JP3750627B2

JP3750627B2 - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP3750627B2
Application number: JP2002117590A
Authority: JP
Inventors: 康嗣大倉; 孝明青木
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-04-19
Filing date: 2002-04-19
Publication date: 2006-03-01
Anticipated expiration: 2022-04-19
Also published as: JP2003318394A

Description

【０００１】
【発明の属する技術分野】
本発明は、トレンチゲート型半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来のトレンチゲート型半導体装置のうち、基板表面におけるトレンチの平面パターンが、格子状に形成されているメッシュ構造のものがある。このような構造の半導体装置の平面図を図４に示す。
【０００３】
図４は、セル領域及びゲート引き出し配線領域における半導体基板表面である。なお、通常、セル領域及びゲート引き出し配線領域の上には、層間絶縁膜、ソース電極等が形成されているが、図４では、省略している。
【０００４】
セル領域では、基板表層にメッシュ構造のトレンチが形成され、このトレンチ内にゲート絶縁膜を介してゲート電極６が形成されている。なお、以下では、このトレンチ内に形成されているゲート電極６をトレンチゲート６と呼ぶ。一方、ゲート引き出し配線領域では、トレンチゲート６の終端部３０は直線形状となっている。このゲート引き出し配線領域において、トレンチゲート６の終端部３０がゲート引き出し配線１８と接続されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この終端部３０の先端のコーナーにて、電界集中が発生してしまう。このため、セル領域が持つ本来のソース・ゲート間耐圧よりも低い電圧で、このトレンチゲート６の終端部３０におけるゲート絶縁膜が破壊されるという問題があった。
【０００６】
本発明は上記点に鑑みて、メッシュ構造のセルを有するトレンチゲート型半導体装置にて、ゲート引き出し配線領域におけるソース・ゲート間耐圧を向上させることできる半導体装置及びその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、セルがメッシュ構造であるトレンチゲート型の半導体装置において、半導体基板にて、ゲート引き出し配線（１８）が形成されているゲート引き出し配線領域と、ゲート引き出し配線領域にて、セルにおけるトレンチゲート（６）と同じ平面パターンの形状にて形成されたトレンチゲート（１６）とを備え、ゲート引き出し配線領域におけるトレンチゲート（１６）の終端部が、セルにおけるトレンチゲート（６）と同じ平面パターンの形状となっていることを特徴としている。
【０００８】
これにより、トレンチゲートの終端の形状が従来の直線形状である場合に比べて、電界集中を緩和することができ、ゲート引き出し配線領域におけるソース・ゲート間耐圧を向上させることができる。
【０００９】
例えば、請求項２に示すように、第１導電型の半導体層（２）を有する半導体基板（３）と、半導体基板（３）にて、半導体素子が形成されているセル領域と、半導体基板（３）にて、ゲート引き出し配線（１８）が形成されているゲート引き出し配線領域とを備え、セル領域は、半導体層（２）表面における平面構造が、各内角が９０°以上である略多角形、若しくは略円形形状のメッシュ構造である第１トレンチ（４）及び第１トレンチ（４）内に第１ゲート絶縁膜（５）を介して形成された第１ゲート電極（６）と、半導体層（２）の表層であって、半導体層（２）表面にて、第１トレンチ（４）に囲まれたメッシュ領域に形成された第２導電型のベース領域（７）と、ベース領域（７）の表層に形成された第１導電型のソース領域（８）と、半導体層（２）表面上に形成された層間絶縁膜（９）と、層間絶縁膜（９）上に形成され、ソース領域（８）と電気的に接続された第１電極（１０）と、半導体基板（３）の裏側に形成された第２電極（２１）とを有し、ゲート引き出し配線領域には、半導体層（２）表層にて、半導体層（２）表面における平面構造が、第１トレンチ（４）と同形状にて形成された第２トレンチ（１４）と、第２トレンチ（１４）内に第２ゲート絶縁膜（１５）を介して形成され、第１ゲート電極（６）と電気的に接続された第２ゲート電極（１６）とを有し、且つ基板（３）表面のうち、第２トレンチ（１４）に囲まれたメッシュ領域が第１電極（１０）と電気的に絶縁されているダミーセルが形成されており、第２ゲート電極（１６）上に、ゲート引き出し配線（１８）が配置され、第２ゲート電極（１６）と、ゲート引き出し配線（１８）とが電気的に接続されている構造とすることができる。
【００１０】
このように本発明の半導体装置は、セル領域でのセルと同じく各内角が９０°以上である略多角形、若しくは略円形形状であるメッシュ構造のトレンチゲート（１６）を有するダミーセルをゲート配線引き出し領域に備えている。そして、このダミーセルにおけるトレンチゲート（１６）がゲート引き出し配線領域における終端となっている。
【００１１】
これにより、トレンチゲートの終端の形状が従来の直線形状である場合に比べて、電界集中を緩和することができ、ゲート引き出し配線領域におけるソース・ゲート間耐圧を向上させることができる。
【００１２】
請求項３に記載の発明では、第１導電型の半導体層（２）を有する半導体基板（３）を用意する工程と、半導体層（２）表層のうち、セル形成予定領域に、半導体層（２）表面における平面構造が、各内角が９０°以上である略多角形、若しくは略円形形状のメッシュ構造である第１トレンチ（４）を形成すると共に、ゲート引き出し配線（１８）形成予定領域に、半導体層（２）表面における平面構造が、第１トレンチ（４）と同じであり、かつ第１トレンチ（４）と接続されている第２トレンチ（１４）を形成する工程と、第１トレンチ（４）内に第１ゲート絶縁膜（５）を介して、第１ゲート電極（６）を形成すると共に、第２トレンチ（１４）内に第２ゲート絶縁膜（１５）を介して、第１ゲート電極（６）と電気的に接続された第２ゲート電極（１６）を形成する工程と、半導体層（２）表層のうち、セル形成予定領域における第１トレンチ（４）に囲まれたメッシュ領域にて、第２導電型のベース領域（７）を形成し、ベース領域（７）の表層に第１導電型のソース領域（８）を形成する工程と、ゲート引き出し配線形成予定領域にて、第２ゲート電極（１６）と接続されたゲート引き出し配線（１８）を形成する工程と、セル形成予定領域及びゲート引き出し配線（１８）上に層間絶縁膜（９）を形成する工程と、セル形成予定領域にて、層間絶縁膜（９）上に、ソース領域（８）と電気的に接続された第１電極（１０）を形成することで、セルを形成すると共に、ゲート引き出し配線形成予定領域にて、半導体基板（３）表面のうち、第２トレンチ（１４）に囲まれた領域を第１電極と電気的に絶縁させることで、ダミーセルを形成する工程と、半導体基板（３）の裏面に第２電極（２１）を形成する工程とを有することを特徴としている。
【００１３】
このような製造方法により、請求項２に記載の半導体装置が得られる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１５】
【発明の実施の形態】
（第１実施形態）
図１（ａ）に本発明を適用した第１実施形態におけるメッシュ構造であるトレンチゲートを有する半導体装置の平面図を示す。なお、図１（ａ）では、層間絶縁膜及びソース電極を省略している。また、図１（ｂ）に図１（ａ）中のＡ−Ａ’断面を示し、図２に図１（ａ）中のＢ−Ｂ’断面、図３に図１（ａ）中のＣ−Ｃ’断面を示す。
【００１６】
本実施形態での半導体装置は、図１（ｂ）に示すように、例えばＮ⁺型シリコン基板１上にＮ^-型層２を有する半導体基板３を備えている。そして、半導体基板３は、セル領域とゲート引き出し配線領域とを有している。
【００１７】
セル領域では、従来の構造と同様に、メッシュ構造（網の目構造）のトレンチゲート６を有している。
【００１８】
具体的には、半導体基板３の表層にトレンチ４が形成されている。このトレンチ４の内壁に形成されたゲート絶縁膜としてのゲート酸化膜５を介して、ゲート電極（トレンチゲート）６が形成されている。なお、ゲート電極６は、例えばＰｏｌｙＳｉにて構成されている。また、トレンチ４、ゲート酸化膜５、及びトレンチゲート６が、それぞれ、特許請求の範囲に記載されている第１トレンチ、第１ゲート絶縁膜、及び第１ゲート電極に相当する。
【００１９】
このトレンチゲート６は、図１（ａ）に示すように、基板表面を上から見たとき、１つの網の目が例えば６角形である網の目状に配置されている。なお、以下では、１つの網の目が６角形である網の目状を、単に６角形のメッシュ構造と呼ぶ。そして、この６角形形状に配置されたトレンチゲート６の内側の領域、言い換えると、トレンチゲート６に囲まれたメッシュ領域には、Ｐ型ベース領域７が形成されている。
【００２０】
このＰ型ベース領域７は、図１（ｂ）、図２に示すように、トレンチ４よりも浅く形成されている。また、Ｎ⁺型ソース領域８はＰ型ベース領域７の表層内にて、トレンチ４と接して形成されている。
【００２１】
そして、図１（ｂ）に示すように、半導体基板３の表面上に層間絶縁膜９が形成されており、この層間絶縁膜９上にＡｌにて構成された第１電極としてのソース電極１０が形成されている。このソース電極１０は、層間絶縁膜９中に形成されたコンタクトホール１１を介して、Ｐ型ベース領域７及びＮ⁺型ソース領域８と電気的に接続されている。このようにセル領域では、セルが形成されている。
【００２２】
一方、ゲート引き出し配線領域では、ダミーセルが形成されている。このダミーセルは、図１（ａ）に示すように、セル領域のセルから延長して形成されたトレンチゲート１６を有している。このトレンチゲート１６は、セルと同様に、６角形のメッシュ構造となっている。
【００２３】
図３に示すように、ダミーセルは、半導体基板３の表層に形成されたトレンチ１４と、トレンチ１４内に形成されたゲート酸化膜１５及びトレンチゲート１６とを有しているが、Ｐ型ベース領域７及びＮ⁺型ソース領域８を有していない構造となっている。なお、トレンチ１４、ゲート酸化膜１５、及びトレンチゲート１６がそれぞれ、特許請求の範囲に記載されている第２トレンチ、第２ゲート絶縁膜、及び第２ゲート電極に相当する。
【００２４】
ゲート引き出し配線領域では、図１（ｂ）に示すように、半導体基板３表面上にＬＯＣＯＳ法による酸化膜１７が形成されている。そして、この酸化膜１７上には、ＰｏｌｙＳｉにて構成されたゲート引き出し配線１８が形成されている。このゲート引き出し配線１８は、図３に示すように、ダミーセル上の酸化膜２２及びトレンチゲート１６上にも形成されており、トレンチゲート１６と接続されている。
【００２５】
また、ダミーセルが有するトレンチゲート１６と、ゲート引き出し配線１８との上には、層間絶縁膜９が形成されている。そして、ダミーセルが形成された領域では、層間絶縁膜９の上にセル領域から延びてソース電極１０が形成されている。
【００２６】
しかしながら、セル領域と異なり、このダミーセルにおいては、層間絶縁膜９中にコンタクトホールが形成されていない。したがって、半導体基板３表面のうち、メッシュ構造のトレンチゲート１６の内側であり、言い換えると、トレンチゲート１６に囲まれたメッシュ領域では、ソース電極１０と電気的に絶縁されている。
【００２７】
また、層間絶縁膜９上には、このソース電極１０と離れてＡｌにて構成されたゲート配線１９が形成されている。このゲート配線１９は層間絶縁膜９中に形成されたスルーホール２０を介して、ゲート引き出し配線１８と電気的に接続されている。
【００２８】
そして、半導体基板３の裏側には、ドレイン電極２１が形成されている。
【００２９】
このように構成された半導体装置は、トレンチゲート６に電圧が印加され、Ｐ型ベース領域７のうち、トレンチ４に隣接している領域がチャネル領域となり、セル領域にて、ソース電極１０とドレイン電極２１との間に電流が流れる。なお、ダミーセルはソース電極１０と絶縁されているので、ダミーセルでは電流は流れない。
【００３０】
本実施形態では、上記したように、セル領域に形成されたセルのゲート引き出し配線側にダミーセルを有した構成となっている。そして、このダミーセルは、ゲート引き出し配線領域に配置されており、このダミーセルにおけるトレンチゲート１６がゲート引き出し配線１８と接続されている。
【００３１】
すなわち、ダミーセルにおける６角形形状に配置されたトレンチゲート１６が、ゲート引き出し配線領域におけるトレンチゲートの終端部となっている。このようにトレンチゲートの終端は、直線形状でなく、セルと同様に６角形形状を構成するように配置されている。このため、トレンチゲートの終端の形状が従来の直線形状の場合のようなコーナー部を有していないので、電界集中を緩和することができる。
【００３２】
なお、電界集中を緩和する方法として、従来では、トレンチゲート６の終端部３０におけるゲート絶縁膜を厚くする方法があった。しかしながら、このような構造となるように半導体装置を製造すると、作動領域であるセル領域におけるゲート絶縁膜の膜厚も厚くなる。そのため、素子の基本的な特性であるオン抵抗が劣化してしまうことから、好ましくなかった。
【００３３】
これに対して、本実施形態では、ゲート絶縁膜を厚くすることなく、ゲート・ソース間耐圧を向上させ、ゲートの信頼性を向上させることができる。
【００３４】
次に本実施形態における半導体装置の製造方法を説明する。なお、本実施形態では、ダミーセル以外のセル領域等は、一般的な方法にて形成する。
【００３５】
まず、Ｎ⁺型基板１を用意し、このＮ⁺型基板１上にエピタキシャル成長にて、Ｎ^-型層２を形成することで、半導体基板３を形成する。
【００３６】
次に、ＣＶＤ法等により、酸化膜を堆積させ、さらに、ホトリソグラフィ工程を行う。これにより、半導体基板３表面に酸化膜２２を形成する。そして、この酸化膜２２をマスクとして、半導体基板３表層をエッチングすることで、半導体基板３のうち、セルの形成予定領域からゲート引き出し配線の形成予定領域にかけて、トレンチ４、１４を形成する。このとき、トレンチ４、１４の平面パターンが６角形のメッシュ構造となるように形成する。
【００３７】
続いて、トレンチ４、１４の内壁にゲート酸化膜５、１５を形成する。このとき、ゲート引き出し配線の形成予定領域においては、例えば、Ｂ（ボロン）を用いたイオン注入にて、Ｐ型ｗｅｌｌ領域２３を形成する。さらに、半導体基板３表面を熱酸化することで、酸化膜１７を形成する。さらに、ゲート酸化膜５、１５を介して、トレンチ４、１４中にトレンチゲート６、１６を形成する。
【００３８】
次に、セル形成予定領域にて、トレンチゲート６に囲まれたメッシュ領域にＰ型ベース領域７、Ｎ⁺型ソース領域８を形成する。この工程では、まず、ホトリソグラフィ工程を行い、半導体基板３上にマスクを形成する。このとき、ゲート引き出し配線の形成予定領域にてトレンチゲート１６に囲まれたメッシュ領域では、マスクが開口されていない状態とする。そして、セル形成予定領域において、不純物として、例えば、Ｂを用いたイオン注入にて、深さがトレンチ４よりも浅いＰ型ベース領域７を形成する。続いて、Ｐ型ベース領域７の表層内において、例えば、Ａｓをイオン注入することで、トレンチ４に隣接したＮ⁺型ソース領域８を形成する。
【００３９】
これにより、セル形成予定領域にて、トレンチゲート６に囲まれたメッシュ領域にＰ型ベース領域７及びＮ⁺型ソース領域８が形成される。一方、ゲート引き出し配線の形成予定領域においては、トレンチゲート１６に囲まれたメッシュ領域にＰ型ベース領域７及びＮ⁺型ソース領域８が形成されない。
【００４０】
そして、ゲート引き出し配線の形成予定領域にて、酸化膜１７上からトレンチゲート１６及び酸化膜２２上に渡って、ＰｏｌｙＳｉを堆積させる。これにより、トレンチゲート１６と接続されたゲート引き出し配線１８が形成される。
【００４１】
次に、ゲート引き出し配線１８上からセル形成予定領域に渡って、半導体基板３上に層間絶縁膜９を形成する。続いて、セル形成予定領域にて、Ｐ型ベース領域７及びＮ⁺型ソース領域８が形成されている領域上の層間絶縁膜９中にコンタクトホール１１を形成する。このとき、ゲート引き出し配線の形成予定領域では、コンタクトホール１１を形成しない。
【００４２】
また、ゲート引き出し配線１８上の層間絶縁膜９中にスルーホール２０を形成する。
【００４３】
その後、コンタクトホール１１を介して、Ｐ型ベース領域７及びＮ⁺型ソース領域８と電気的に接続されるように、層間絶縁膜９上にソース電極１０を形成する。これにより、セル領域にて、セルが形成される。一方、ゲート引き出し配線の形成予定領域では、トレンチゲート１６に囲まれたメッシュ領域がソース電極１０と電気的に絶縁されたダミーセルが形成される。
【００４４】
また、ソース電極１０と離れて、スルーホール２０を介して、ゲート引き出し配線１８と電気的に接続されるように、層間絶縁膜９上にゲート配線１９を形成する。
【００４５】
このようにして、図１（ａ）、（ｂ）、図２、図３に示す半導体装置が形成される。
【００４６】
従来では、トレンチゲートの終端部を、セルが有するトレンチゲートとは異なる特別な平面パターンとする方法があるが、本実施形態では、ダミーセルを有する構造としていることから、トレンチゲートの終端部を特別な平面パターンとする必要がない。
【００４７】
このため、トレンチ４、１４を形成する際において、セル形成予定領域とゲート引き出し配線の形成予定領域とでは、マスクパターン形状が同一であることから、マスクパターンの形成が容易となる。また、セル形成予定領域とゲート引き出し配線の形成予定領域とで異なるトレンチ形状とする場合と比較して、マスクパターン形成にて、形状不良が生じにくい。
【００４８】
なお、本実施形態では、ダミーセルにおいて、Ｐ型ベース領域７及びＮ⁺型ソース領域８を形成していないが、Ｐ型ベース領域７及びＮ⁺型ソース領域８をダミーセルに形成しても良い。この場合でも、層間絶縁膜９中にコンタクトホール１１を形成しないので、ソース電極１０と電気的に絶縁される。
【００４９】
また、本実施形態では、トレンチ４、１４を形成した後、Ｐ型ベース領域７及びＮ⁺型ソース領域８を形成しているが、形成順序が逆になっても良い。
【００５０】
また、本実施形態では、トレンチゲート６、１６は１つの網の目が６角形形状のメッシュ形状の場合を例として説明してきたが、１つの網の目が６角形形状の場合に限らず、各内角が９０°以上である略多角形若しくは、略円形形状のメッシュ構造とすることもできる。このような構造としても、従来の構造と比較して、ゲート耐圧を向上させることができる。なお、トレンチゲート６、１６のメッシュ構造としては、ゲート耐圧の向上の観点から１つの網の目が略円形形状である場合が最も好ましい。
【００５１】
また、本実施形態では、ダミーセルがセルのゲート引き出し配線領域側に、１列だけ形成されていたが、ダミーセルが２列形成された構造とすることができる。また、ダミーセルは２列に限らず、３列以上としても良い。
【００５２】
また、本実施形態では、第１導電型がＮ型であり、第２導電型がＰ型であるＭＯＳトランジスタを例として説明していたが、導電型を入れ替え、第１導電型をＰ型、第２導電型をＮ型としても良い。また、基板１と半導体層２とが異なる導電型であるＩＧＢＴにおいても、本発明を適用することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明を適用した第１実施形態における半導体装置の平面図であり、（ｂ）は（ａ）中のＡ−Ａ’断面を示す図である。
【図２】図１（ａ）中のＢ−Ｂ’断面を示す図である。
【図３】図１（ａ）中のＣ−Ｃ’断面を示す図である。
【図４】従来における半導体装置の平面図である。
【符号の説明】
１…Ｎ⁺型基板、２…Ｎ^-型層、６、１６…トレンチゲート、
７…Ｐ型ベース領域、８…Ｎ⁺型ソース領域、９…層間絶縁膜、
１０…ソース電極、１７…酸化膜、１８…ゲート引き出し配線、
１９…ゲート配線、２３…Ｐ型ｗｅｌｌ領域。

Claims

基板表面におけるトレンチゲート（６）の平面パターンが、各内角が９０°以上である略多角形、若しくは略円形形状であるメッシュ構造のセルを有するトレンチゲート型半導体装置において、
半導体基板にて、ゲート引き出し配線（１８）が形成されているゲート引き出し配線領域と、
前記ゲート引き出し配線領域に、前記セルにおける前記トレンチゲート（６）と同じ平面パターンの形状にて形成されたトレンチゲート（１６）とを備え、
前記ゲート引き出し配線領域における前記トレンチゲート（１６）の終端部が、前記セルにおける前記トレンチゲート（６）と同じ平面パターンの形状であることを特徴とする半導体装置。
第１導電型の半導体層（２）を有する半導体基板（３）と、
前記半導体基板（３）にて、半導体素子が形成されているセル領域と、
前記半導体基板（３）にて、ゲート引き出し配線（１８）が形成されているゲート引き出し配線領域とを備え、
前記セル領域は、前記半導体層（２）表面における平面構造が、各内角が９０°以上である略多角形、若しくは略円形形状のメッシュ構造である第１トレンチ（４）及び前記第１トレンチ（４）内に第１ゲート絶縁膜（５）を介して形成された第１ゲート電極（６）と、
前記半導体層（２）の表層であって、前記半導体層（２）表面にて、前記第１トレンチ（４）に囲まれたメッシュ領域に形成された第２導電型のベース領域（７）と、
前記ベース領域（７）の表層に形成された第１導電型のソース領域（８）と、
前記半導体層（２）表面上に形成された層間絶縁膜（９）と、
前記層間絶縁膜（９）上に形成され、前記ソース領域（８）と電気的に接続された第１電極（１０）と、
前記半導体基板（３）の裏側に形成された第２電極（２１）とを有し、
前記ゲート引き出し配線領域には、前記半導体層（２）表層にて、前記半導体層（２）表面における平面構造が、前記第１トレンチ（４）と同形状にて形成された第２トレンチ（１４）と、前記第２トレンチ（１４）内に第２ゲート絶縁膜（１５）を介して形成され、前記第１ゲート電極（６）と電気的に接続された第２ゲート電極（１６）とを有し、且つ前記基板（３）表面のうち、前記第２トレンチ（１４）に囲まれたメッシュ領域が前記第１電極（１０）と電気的に絶縁されているダミーセルが形成されており、
前記第２ゲート電極（１６）上に、前記ゲート引き出し配線（１８）が配置され、該第２ゲート電極（１６）と、前記ゲート引き出し配線（１８）とが電気的に接続されていることを特徴とする半導体装置。
第１導電型の半導体層（２）を有する半導体基板（３）を用意する工程と、
前記半導体層（２）表層のうち、セル形成予定領域に、前記半導体層（２）表面における平面構造が、各内角が９０°以上である略多角形、若しくは略円形形状のメッシュ構造である第１トレンチ（４）を形成すると共に、ゲート引き出し配線（１８）形成予定領域に、前記半導体層（２）表面における平面構造が、第１トレンチ（４）と同じであり、かつ前記第１トレンチ（４）と接続されている第２トレンチ（１４）を形成する工程と、
前記第１トレンチ（４）内に第１ゲート絶縁膜（５）を介して、第１ゲート電極（６）を形成すると共に、前記第２トレンチ（１４）内に第２ゲート絶縁膜（１５）を介して、前記第１ゲート電極（６）と電気的に接続された第２ゲート電極（１６）を形成する工程と、
前記半導体層（２）表層のうち、前記セル形成予定領域における前記第１トレンチ（４）に囲まれたメッシュ領域にて、第２導電型のベース領域（７）を形成し、該ベース領域（７）の表層に第１導電型のソース領域（８）を形成する工程と、
前記ゲート引き出し配線形成予定領域にて、前記第２ゲート電極（１６）と接続されたゲート引き出し配線（１８）を形成する工程と、
前記セル形成予定領域及び前記ゲート引き出し配線（１８）上に層間絶縁膜（９）を形成する工程と、
前記セル形成予定領域にて、前記層間絶縁膜（９）上に、前記ソース領域（８）と電気的に接続された第１電極（１０）を形成することで、セルを形成すると共に、前記ゲート引き出し配線形成予定領域にて、前記半導体基板（３）表面のうち、前記第２トレンチ（１４）に囲まれた領域を前記第１電極と電気的に絶縁させることで、ダミーセルを形成する工程と、
前記半導体基板（３）の裏面に第２電極（２１）を形成する工程とを有することを特徴とする半導体装置の製造方法。