JP3748703B2 - Trimming groove inspection method for chip resistors - Google Patents
Trimming groove inspection method for chip resistors Download PDFInfo
- Publication number
- JP3748703B2 JP3748703B2 JP04376398A JP4376398A JP3748703B2 JP 3748703 B2 JP3748703 B2 JP 3748703B2 JP 04376398 A JP04376398 A JP 04376398A JP 4376398 A JP4376398 A JP 4376398A JP 3748703 B2 JP3748703 B2 JP 3748703B2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- insulating substrate
- trimming groove
- resistance film
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、一つのチップ型絶縁基板に一つの抵抗膜を形成して成るチップ型抵抗器とか、或いは、一つのチップ型絶縁基板に複数個の抵抗膜を形成して成る多連のチップ型抵抗器において、その抵抗膜に対して刻設する抵抗値調整用のトリミング溝を検査する方法に関するものである。
【0002】
【従来の技術】
一般に、前記したチップ型抵抗器1は、図1に示すように、チップ型の絶縁基板2の上面に、一つの抵抗膜3及びこれを覆う黒色のカバーコート4を形成する一方、前記絶縁基板2の左右両側面部に、前記抵抗膜3の両端に対する端子電極5(但し、この両端子電極5は、絶縁基板2の上面に形成した導電ペースト製の上面電極5aと、絶縁基板2の左右両側面2a,2bに形成した導電ペースト製の側面電極5b、及び、これら上面電極5a及び側面電極5bの表面にニッケルメッキ層を下地として半田又は錫メッキ層を形成した金属メッキ層とによって構成される)を形成すると言うように構成されている。
【0003】
また、前記した多連のチップ型抵抗器11は、図2に示すように、チップ型の絶縁基板12の上面に、複数個の抵抗膜13及びこれを覆う黒色のカバーコート14を形成する一方、前記絶縁基板12の左右両側面部に、前記各抵抗膜13の各々の両端に対する複数個の端子電極15(但し、この両端子電極15は、絶縁基板12の上面に形成した導電ペースト製の上面電極15aと、絶縁基板12の左右両側面12a,12bに形成した導電ペースト製の側面電極15b、及び、これら上面電極15a及び側面電極15bの表面にニッケルメッキ層を下地として半田又は錫メッキ層を形成した金属メッキ層とによって構成される)を形成すると言うように構成されている。
【0004】
そして、前記チップ型抵抗器1の製造に際して、従来は、以下に述べるような方法が採用されている(特開昭56−148804号公報等を参照)。
すなわち、先づ、図3に示すように、前記絶縁基板2の多数個を横方向に並べて一体化して棒状素材基板A1にし、更に、この棒状素材基板A1の複数本を並べて一体化して成るセラミック薄板製の素材基板Aを用意する。
【0005】
なお、前記素材基板Aの周囲には、余白部A2,A3が一体的に設けられ、また、素材基板Aの表面には、当該素材基板Aを、前記各棒状素材基板A1ごとにブレイクするための複数本の縦ブレイク溝A4と、前記各棒状素材基板A1を、各絶縁基板2ごとにブレイクするための複数本の横ブレイク溝A5とが刻設されている。
【0006】
次いで、前記素材基板Aの表面のうち前記各絶縁基板2の部分に、図4に示すように、導電ペースト製の上面電極5aを形成する一方、前記素材基板Aの裏面のうち前記各絶縁基板2の部分に、下面電極を形成する。
次いで、前記素材基板Aの表面のうち前記各絶縁基板2の部分に、図5に示すように、抵抗膜3を形成して、この抵抗膜3に対して透明のアンダーコートを形成したのち、前記各抵抗膜3に対して、当該抵抗膜3における抵抗値を測定しながらレーザ光線の照射にてL字状のトリミング溝3aを刻設することにより、その抵抗値が所定の抵抗値になるようにレーザトリミングする。
【0007】
そして、前記素材基板Aの表面のうち前記各絶縁基板2の部分に、図6に二点鎖線で示すように、各抵抗膜3を覆う黒色又は透明のカバーコート4を形成する。
次いで、前記素材基板Aを、その周囲における各余白部A2,A3を除去したのち、各縦ブレイク溝A4に沿って、各棒状素材基板A1ごとにブレイクし、この棒状素材基板A1における左右両長手側面、つまり、当該棒状素材基板A1の各絶縁基板2における左右両側面2a,2bに対して、導電ペースト製の側面電極5bを形成したのち、この棒状素材基板A1を、各横ブレイク溝A5に沿って、各絶縁基板2ごとにブレイクする。
【0008】
次いで、この絶縁基板2の多数個に対してバレルメッキ処理を施すことにより、各絶縁基板2における両上面電極5a及び両側面電極5bの表面に、下地としてのニッケルメッキ層を含む金属メッキ層を形成して、図1に示すチップ型抵抗器1とする。
また、従来、前記レーザトリミングに際しては、図7に示すように、レーザ光線をレンズにて適宜直径Dに集光し、これを、前記抵抗膜3に対して適宜時間だけ照射して、この照射部分における抵抗膜を気化・消失し、次いで、抵抗膜3とレーザ光線とを相対的に適宜ピッチPだけ移動したのち、直径W0に集光したレーザ光線を、前記抵抗膜3に対して適宜時間だけ照射して、この照射部分における抵抗膜を気化・消失することを順次繰り返すと言う方法が採用されている。
【0009】
【発明が解決しようとする課題】
この従来におけるレーザトリミング方法によると、抵抗膜3に対するレーザ光線の照射が適宜ピッチPの間隔であると言うように間欠的であることにより、トリミング溝3a内のうち前記直径W0のレーザ光線の重なり部分に、当該トリミング溝3aにおける溝幅寸法が所定のW0からW1に局部的に狭くなる部分が前記適宜ピッチPの間隔で発生することになるし、また、前記トリミング溝3a内には、レーザ光線の照射によって気化・消失することができないと言う取り残し部分ができることにより、当該トリミング溝3aにおける溝幅寸法が所定のW0からW1に局部的に狭くなる部分が発生することになる。
【0010】
そして、このように、トリミング溝3aにおける溝幅寸法が局部的にW1に狭くなる部分には、レーザトリミング中において抵抗膜3における抵抗値を測定するためのこれに印加する電圧では通電現象が発生しないから、前記した所定のレーザトリミングは支障はなく行われて、そのままの形態で、図1に示すチップ型抵抗器1に製品化される。
【0011】
このようにして製品化されたチップ型抵抗器1には、その使用中において、前記レーザトリミングに際して印加する電圧よりも高い電圧が印加する場合があり、この場合において、前記したトリミング溝3aにおける溝幅寸法が局部的にW1に狭くなる部分では、通電現象が発生することになるから、抵抗値が大きく変化することが多発すると言う問題があった。
【0012】
この問題を防止するには、各抵抗膜3に対して前記したレーザトリミングを施した後において、この各抵抗膜3に刻設されているトリミング溝3aにおける最小溝幅寸法W1が、レーザトリミングに際して印加する電圧よりも高い電圧が印加された場合でも抵抗値が変化しないような寸法に形成されているか否か、つまり、前記トリミング溝3aの良否を検査する必要がある。
【0013】
この検査に際し、従来は、抵抗膜3の表面を、これに光を照射した状態で、カメラに撮影し、その画像を二値化処理することによって行うようにしている。
しかし、前記トリミング溝3内の底面には、抵抗膜3の一部をレーザ光線の照射によって気化・消失するときに発生する滓成分が、抵抗膜3の略同じ色で薄膜状に付着していることにより、前記トリミング溝3aを、処理画像上において明確に識別することができないから、前記トリミング溝3aの良否を検査する場合の精度が著しく低くて、製品化されたチップ型抵抗器の中に、その後の使用時に抵抗値が大きく変化するような不良品が多々混入するばかりか、このトリミング溝3aの良否を検査することに要する時間が長くなり、製造コストがアップするのであった。
【0014】
また、図2に示す多連のチップ型抵抗器11の場合にも、前記した方法を適用しているので、同様の問題があった。
本発明は、前記各抵抗膜におけるトリミング溝の良否、つまり、当該トリミング溝における最小溝幅寸法がレーザトリミングに際して印加する電圧よりも高い電圧が印加された場合でも抵抗値が変化しないような寸法に形成されているか否かの検査を、高い精度で、迅速に行うことができるようにした検査方法を提供することを技術的課題とする。
【0015】
【課題を解決するための手段】
この技術的課題を達成するため本発明の検査方法は,
「セラミック製絶縁基板の表面に形成した抵抗膜に対してレーザトリミングを施した後で,前記絶縁基板の裏面に対して,光源からの光をレンズで集光して照射し,この状態で前記絶縁基板の表面側から前記抵抗膜のうちトリミング溝を含む部分を撮影手段にて撮影し,この撮影画像を処理した画像から前記トリミング溝における最小溝幅寸法を測定することを特徴とする。」
ものである。
【0016】
【発明の作用・効果】
チップ型抵抗器に使用する絶縁基板には,主としてセラミックの薄板が使用されるもので,このセラミックの薄板は,光に対して多少ではあるが光透過性を有するから,表面に抵抗膜を形成した絶縁基板の裏面に対して,光源からの光をレンズで集光して照射することにより,絶縁基板における表面のうち抵抗膜が形成されている部分は,光の透過を遮断し,前記抵抗膜が形成されていない部分は,光が透過することに加えて,抵抗膜に刻設したトリミング溝内の部分も,この部分には抵抗膜をレーザ光線の照射によって気化・消失するときにおける滓成分が薄く付着しているだけであることにより,光が透過することになる。
【0017】
つまり,前記絶縁基板の裏面に対して,レンズで集光して照射された光は,前記抵抗膜が形成されていない部分においてのみ表面側に透過し,抵抗膜が形成されている部分においては,表面側に透過しないことになって,絶縁基板を,その表面側から見たとき,抵抗膜が形成されている部分と,これ以外の部分,つまり,抵抗膜が形成されていない部分との間に大きなコントラストの差ができる。
【0018】
そこで、前記絶縁基板の表面における抵抗膜のうちトリミング溝を含む部分を、絶縁基板の表面側から撮影手段で撮影して、この撮影画像を、二値化処理等の画像処理することにより、この処理画像には、前記抵抗膜におけるトリミング溝の形状が明瞭に現れることになるから、この処理画像より前記トリミング溝における最小溝幅寸法を、正確に、且つ、迅速に測定することができるのである。
【0019】
従って、本発明によると、トリミング溝の良否を検査することの精度が高いことにより、製品化されたチップ型抵抗器の中に、その後の使用時に抵抗値が大きく変化するような不良品が混入することを大幅に低減できる一方、前記検査に要する時間を短縮できることにより、製造を低減できると言う効果を有する。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を、図8及び図9の図面について説明する。
この図において、符号Bは、X軸の方向と、これに直角のY軸の方向とに往復動するように構成したXYテーブルを示し、このXYテーブルBの上面に、前記図5に示すように、各絶縁基板2における抵抗膜3に対してレーザトリミングにてトリミング溝3aを刻設すると言う工程を経たあとの素材基板Aを載置する一方、このXYテーブルBの上方には、前記素材基板Aの上面を撮影するためのテレビカメラCが配設され、このテレビカメラCには、モニタテレビDが接続されている。
【0021】
前記XYテーブルBには、その上面に載置した素材基板Aの下面を露出するための貫通孔が穿設されており、このXYテーブルBの下部には、ランプ等の光源Eと、この光源Eからの光を強い光に集光して前記素材基板Aにおける下面のうち前記テレビカメラCの真下の部分に照射するようにしたレンズFとが設けられている。
【0022】
また、符号Gは、前記XYテーブルB及びテレビカメラCに対するコントローラを、符号Hは、前記コントローラGに対するプログラムコントローラを、符号Jは、これらの全体に対するコンピュータを各々示す。
これらのコントローラG、プログラムコントローラH及びコンピュータJは、以下に述べるように、XYテーブルB及びテレビカメラCを作動しながら、前記素材基板Aの下面のうち前記テレビカメラCの真下の部分に対して光源Eからの光をレンズFで強い光に集光して照射し、この状態で、前記テレビカメラCの真下の部位に位置している絶縁基板2における抵抗膜3のうちトリミング溝3aを含む部分を撮影し、この撮影画像を二値化処理して得た処理画像から前記トリミング溝3aにおける最小溝幅寸法W1を演算することにより、このトリミング溝3aの良否、つまり、当該トリミング溝3aにおける最小溝幅寸法W1がレーザトリミングに際して印加する電圧よりも高い電圧が印加された場合でも抵抗値が変化しないような寸法に形成されているか否かの検査を、前記素材基板Aにおける各絶縁基板2の各々について行う。
【0023】
すなわち、前記素材基板Aにおける各絶縁基板2のうら前記テレビカメラCの真下に位置する絶縁基板2の下面に対して、光源Eからの光をレンズFで強い光に集光して照射すると、前記素材基板Aにおける各絶縁基板2はセラミック薄板製であることにより光に対して多少ではあるが光透過性を有するから、絶縁基板2における表面のうち抵抗膜3が形成されている部分は、光の透過を遮断し、前記抵抗膜3が形成されていない部分は、光が透過することに加えて、抵抗膜3に刻設したトリミング溝3a内の部分も、この部分には抵抗膜3をレーザ光線の照射によって気化・消失するときにおける滓成分が薄く付着しているだけであることにより、光が透過することになる。
【0024】
つまり、前記テレビカメラCの真下に位置する絶縁基板2の裏面に対して照射された光は、前記抵抗膜3が形成されていない部分においてのみ表面側に透過し、抵抗膜3が形成されている部分においては、表面側に透過しないことになって、絶縁基板2を、その表面側から見たとき、抵抗膜3が形成されている部分と、これ以外の部分、つまり、抵抗膜が形成されていない部分との間に大きなコントラストの差ができる。
【0025】
そこで、前記絶縁基板2の表面における抵抗膜3のうちトリミング溝3aを含む部分を、前記テレビカメラCで撮影して、この撮影画像を、二値化処理等の画像処理することにより、この処理画像には、図10に示すように、前記抵抗膜3におけるトリミング溝3aの形状が明瞭に現れることになるから、この処理画像より前記トリミング溝3aにおける最小溝幅寸法dを、正確に、且つ、迅速に測定することができ、この最小溝幅寸法dが、レーザトリミングに際して印加する電圧よりも高い電圧が印加された場合でも抵抗値が変化しないような寸法に形成されているか否かを判別することにより、トリミング溝3aの良否を検査することができるのである。
【0026】
このようにして、素材基板Aにおける一つの絶縁基板2の抵抗膜3に対する検査が完了すると、XYテーブルBの移動により、次の絶縁基板2を前記テレビカメラCの真下位置に送り込んでその抵抗膜3を検査することを、素材基板Aにおける全ての絶縁基板2について行うのである。
なお、前記テレビカメラCにて複数個の絶縁基板2における抵抗膜3を同時に撮影することにより、前記の検査を複数個の絶縁基板2ずつ行うようにして検査の速度をアップするようにしても良く、また、本発明は、図2に示す多連のチップ型抵抗器11における各抵抗膜13のトリミング溝13aの検査にも適用できることは言うまでもない。
【図面の簡単な説明】
【図1】チップ型抵抗器を示す斜視図である。
【図2】多連のチップ型抵抗器を示す斜視図である。
【図3】前記チップ型抵抗器の製造に際して使用する素材基板の斜視図である。
【図4】前記素材基板の上面に対して上面電極を形成した状態の斜視図である。
【図5】前記素材基板の上面に対して抵抗膜を形成した状態の斜視図である。
【図6】前記素材基板の上面に対してカバーコートを形成した状態の斜視図である。
【図7】図5の要部拡大図である。
【図8】本発明の実施の形態を示す斜視図である。
【図9】図8のIX−IX視断面図である。
【図10】本発明の実施の形態における処理画像を示す図である。
【符号の説明】
A 素材基板
1 チップ型抵抗器
11 多連のチップ型抵抗器
2,12 絶縁基板
3,13 抵抗膜
3a,13a トリミング溝
B XYテーブル
C テレビカメラ
D モニタテレビ
E 光源
F レンズ
G コントローラ
H プログラムコントローラ
J コンピュータ
W0 トリミング溝における溝幅寸法
W1 トリミング溝における最小溝幅寸法[0001]
BACKGROUND OF THE INVENTION
The present invention is a chip resistor formed by forming one resistive film on one chip-type insulating substrate, or a multiple chip type formed by forming a plurality of resistive films on one chip-type insulating substrate. The present invention relates to a method for inspecting a trimming groove for adjusting a resistance value to be engraved in a resistor film in a resistor.
[0002]
[Prior art]
In general, as shown in FIG. 1, the above-described chip resistor 1 is formed with a
[0003]
In addition, as shown in FIG. 2, the
[0004]
In manufacturing the chip resistor 1, a method as described below has been conventionally employed (see Japanese Patent Laid-Open No. 56-148804).
That is, as shown in FIG. 3, first, a large number of the
[0005]
In addition, margin portions A2 and A3 are integrally provided around the material substrate A, and the material substrate A is broken on the surface of the material substrate A for each rod-shaped material substrate A1. A plurality of vertical break grooves A4 and a plurality of horizontal break grooves A5 for breaking each rod-shaped material substrate A1 for each
[0006]
Next, as shown in FIG. 4, an
Next, as shown in FIG. 5, a
[0007]
Then, a black or
Next, after removing the blank portions A2 and A3 in the periphery of the material substrate A, the material substrate A is broken along each vertical break groove A4 for each rod-shaped material substrate A1. After the
[0008]
Next, by subjecting a large number of the
Conventionally, in the laser trimming, as shown in FIG. 7, a laser beam is appropriately condensed to a diameter D by a lens, and this is irradiated to the
[0009]
[Problems to be solved by the invention]
According to this conventional laser trimming method, the irradiation of the laser beam to the
[0010]
Thus, in the portion where the groove width dimension in the
[0011]
The chip resistor 1 manufactured in this way may be applied with a voltage higher than the voltage applied during the laser trimming during use. In this case, the groove in the
[0012]
In order to prevent this problem, after the laser trimming is performed on each
[0013]
In this inspection, conventionally, the surface of the
However, on the bottom surface of the
[0014]
Further, in the case of the multiple
According to the present invention, the trimming groove in each resistance film is good or bad, that is, the dimension in which the minimum groove width in the trimming groove does not change even when a voltage higher than the voltage applied during laser trimming is applied. It is a technical object to provide an inspection method that can quickly and accurately check whether or not it is formed.
[0015]
[Means for Solving the Problems]
In order to achieve this technical problem, the inspection method of the present invention is:
“After performing laser trimming on the resistive film formed on the surface of the ceramic insulating substrate, the back surface of the insulating substrate is irradiated with the light from the light source collected by the lens. The portion including the trimming groove in the resistance film is photographed from the surface side of the insulating substrate by photographing means, and the minimum groove width dimension in the trimming groove is measured from an image obtained by processing the photographed image.
Is.
[0016]
[Operation and effect of the invention]
A ceramic thin plate is mainly used for the insulating substrate used for chip resistors. Since this ceramic thin plate is slightly transparent to light, a resistive film is formed on the surface. By condensing and irradiating the light from the light source with the lens to the back surface of the insulating substrate, the portion of the surface of the insulating substrate where the resistance film is formed blocks light transmission, and the resistance The part where the film is not formed transmits light, and the part in the trimming groove engraved in the resistive film also has a defect when the resistive film is vaporized and disappeared by laser beam irradiation. The light is transmitted only by the thin components.
[0017]
In other words, the light condensed and irradiated by the lens on the back surface of the insulating substrate is transmitted to the surface side only in the portion where the resistance film is not formed, and in the portion where the resistance film is formed. When the insulating substrate is viewed from the surface side because it does not transmit to the surface side, the part where the resistance film is formed and the other part, that is, the part where the resistance film is not formed There is a big contrast difference between them.
[0018]
Therefore, a part including the trimming groove in the resistance film on the surface of the insulating substrate is photographed by photographing means from the surface side of the insulating substrate, and this photographed image is subjected to image processing such as binarization processing. Since the shape of the trimming groove in the resistive film appears clearly in the processed image, the minimum groove width dimension in the trimming groove can be accurately and quickly measured from this processed image. .
[0019]
Therefore, according to the present invention, due to the high accuracy of inspecting the quality of the trimming groove, defective products whose resistance value greatly changes in subsequent use are mixed in the manufactured chip resistors. On the other hand, since the time required for the inspection can be shortened, manufacturing can be reduced.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
In the following, an embodiment of the present invention will be described with reference to FIGS.
In this figure, reference numeral B denotes an XY table configured to reciprocate in the direction of the X axis and the direction of the Y axis perpendicular thereto, and on the upper surface of the XY table B, as shown in FIG. On the other hand, the material substrate A after the process of engraving the trimming
[0021]
The XY table B is provided with a through hole for exposing the lower surface of the material substrate A placed on the upper surface of the XY table B. A light source E such as a lamp and the light source are provided below the XY table B. A lens F is provided for condensing the light from E into a strong light and irradiating a portion of the lower surface of the material substrate A directly below the television camera C.
[0022]
Reference numeral G denotes a controller for the XY table B and the television camera C, reference numeral H denotes a program controller for the controller G, and reference numeral J denotes a computer for all of them.
The controller G, the program controller H, and the computer J operate on the XY table B and the television camera C, as described below, with respect to the portion directly below the television camera C on the lower surface of the material substrate A. The light from the light source E is condensed and irradiated by the lens F, and in this state, the trimming
[0023]
That is, when the light from the light source E is condensed and irradiated by the lens F onto the lower surface of the insulating
[0024]
That is, the light irradiated to the back surface of the insulating
[0025]
Therefore, a portion including the trimming
[0026]
In this way, when the inspection on the
In addition, by simultaneously photographing the
[Brief description of the drawings]
FIG. 1 is a perspective view showing a chip resistor.
FIG. 2 is a perspective view showing multiple chip resistors.
FIG. 3 is a perspective view of a material substrate used in manufacturing the chip resistor.
FIG. 4 is a perspective view showing a state in which an upper surface electrode is formed on the upper surface of the material substrate.
FIG. 5 is a perspective view of a state in which a resistance film is formed on the upper surface of the material substrate.
FIG. 6 is a perspective view of a state in which a cover coat is formed on the upper surface of the material substrate.
7 is an enlarged view of a main part of FIG.
FIG. 8 is a perspective view showing an embodiment of the present invention.
9 is a cross-sectional view taken along the line IX-IX of FIG.
FIG. 10 is a diagram showing a processed image in the embodiment of the present invention.
[Explanation of symbols]
A Material substrate 1
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04376398A JP3748703B2 (en) | 1998-02-25 | 1998-02-25 | Trimming groove inspection method for chip resistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04376398A JP3748703B2 (en) | 1998-02-25 | 1998-02-25 | Trimming groove inspection method for chip resistors |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11243004A JPH11243004A (en) | 1999-09-07 |
JP3748703B2 true JP3748703B2 (en) | 2006-02-22 |
Family
ID=12672807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04376398A Expired - Fee Related JP3748703B2 (en) | 1998-02-25 | 1998-02-25 | Trimming groove inspection method for chip resistors |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3748703B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4716229B2 (en) * | 2008-02-13 | 2011-07-06 | 西進商事株式会社 | Chip resistor substrate defect detection method, chip resistor substrate defect detection device, and trimming device |
CN108036725B (en) * | 2017-12-01 | 2021-06-04 | 信利(惠州)智能显示有限公司 | Method and device for detecting rubbing alignment film |
-
1998
- 1998-02-25 JP JP04376398A patent/JP3748703B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11243004A (en) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101058160B1 (en) | Solder Print Inspection Device and Component Mounting System | |
US11452250B2 (en) | Substrate inspection device that inspects application quality of adhesive | |
JP2953736B2 (en) | Solder shape inspection method | |
JP3748703B2 (en) | Trimming groove inspection method for chip resistors | |
WO2022074897A1 (en) | Solder printing inspection device | |
JPH06204307A (en) | Method and device for making optical inspection | |
WO2020071002A1 (en) | Method and device for manufacturing plated wire | |
US6762428B2 (en) | Cream solder inspection method and apparatus therefor | |
KR20200094587A (en) | Apparatus and method for repairing faulty solder using laser | |
JP3314406B2 (en) | How to measure the height of cream solder | |
JP2007123534A (en) | Method and device for correcting defect in wiring pattern | |
JP2002286427A (en) | Solder printing inspection apparatus | |
JP4857917B2 (en) | Color filter appearance inspection method and appearance inspection apparatus | |
JPH11211423A (en) | Measurement of substrate | |
JPH11307322A (en) | Method of inspecting trimming groove for adjusting resistance value in manufacture of chip type resistor | |
JPH11233936A (en) | Solder joint examination method and surface-mount wiring board using the same | |
KR100274030B1 (en) | Method of fabricating printed circuit board | |
JP7369054B2 (en) | Inspection method and apparatus for metallized film | |
JPS61161403A (en) | Surface treatment of conductive pattern of printed circuit board | |
JPH06232543A (en) | Mounting method for component of printed board | |
JP4752160B2 (en) | Method for manufacturing plasma display panel | |
JPS62260155A (en) | Repairing method for thin film pattern | |
JPS6057624A (en) | Manufacture of hard mask | |
JPH04171793A (en) | Part mounting method | |
JPH08304300A (en) | Method for equipment for inspecting pattern of printed board and production of printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |