JP3744175B2 - Silicon carbide semiconductor device and manufacturing method thereof - Google Patents
Silicon carbide semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3744175B2 JP3744175B2 JP03112598A JP3112598A JP3744175B2 JP 3744175 B2 JP3744175 B2 JP 3744175B2 JP 03112598 A JP03112598 A JP 03112598A JP 3112598 A JP3112598 A JP 3112598A JP 3744175 B2 JP3744175 B2 JP 3744175B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- silicon carbide
- region
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 124
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 63
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 19
- 230000005669 field effect Effects 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001721 carbon Chemical group 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】
本発明は炭化珪素半導体装置、たとえば、大電力用縦型絶縁ゲート型電界効果トランジスタに関する。
【0002】
【従来技術】
近年、電力用トランジスタとして炭化珪素単結晶材料を使用して作製される縦型パワーMOSFETが提案されている。これは基板表面から半導体基板に溝を形成し、溝側面をチャネル領域とするものである。電力用トランジスタにおいてはゲート電圧がオフ時のソースとドレイン間のリーク電流が少なく、かつ、オン時にはソースとドレイン間の抵抗(以下、オン抵抗という)が小さいことが必要であり、このような要求に対して、六方晶炭化珪素の電子物性の長所を生かし、高電圧印加時のリーク電流の低減とオン抵抗の低減が効果的に図れる電力用トランジスタとして例えば、特開平7−131016号公報や特開平7−326755号公報に記載のものが提案されている。
【0003】
【発明が解決しようとする課題】
しかしながら、特開平7−131016号公報や特開平7−326755号公報の溝ゲート型パワーMOSFETにおいては、必ずしもチャネル移動度が向上するとはいえず、依然としてオン抵抗が高いという問題があった。また、ゲート絶縁膜の寿命においてシリコンMOSFETに比べて短いという問題があった。
【0004】
そこで、本発明の目的は、炭化珪素からなる縦型絶縁ゲート型電解効果トランジスタにおいて高信頼性のあるゲート絶縁膜を有するトランジスタ及びその製造方法を提供するものであり、さらにはチャネル移動度を改善しオン抵抗を効果的に低減することのできるトランジスタ及びその製造方法を提供するものである。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、縦型絶縁ゲート型電界効果トランジスタの溝の側面にて囲まれるとともにチャネル部となる島状の半導体領域を形成し、その島状半導体領域を囲う溝側面にゲート絶縁膜を形成した炭化珪素半導体装置をその要旨とする。つまり島状半導体領域はゲート絶縁膜により囲われることになる。
【0006】
そして、請求項1に記載の発明は、島状半導体領域の平面形状を多角形とし、かつ、その多角形のいずれの内角も180度未満であることをその要旨とする。また、請求項1あるいは請求項3に記載の発明は、前記多角形の辺、すなわち溝側面が、略[11−00]方向に平行であり、かつ、ゲート絶縁膜はウエット雰囲気の熱酸化で形成された絶縁膜であることをその要旨とする。
【0007】
請求項2に記載の発明は、請求項1に記載の発明における多角形が、各内角が略等しい六角形であることをその要旨とする。以下、本願発明者らの実験及びその結果に基づく考察により本願発明をより詳細に説明する。まず、信頼性の高いゲート絶縁膜を得るという課題に対して、カーボン原子を起源とする界面準位密度を低下させることができれば、高信頼性のあるゲート絶縁膜が得られ、ゲート絶縁膜の寿命をものばすことができると考えた。
【0008】
本発明者らは、炭化珪素単結晶基板から構成される縦型絶縁ゲート型電界効果トランジスタの溝側面の表面形状が三角形、四角形、六角形、円形等のMOSFETを設計し、その内側に溝を形成したものと、その外側に溝を形成したものを作製、評価した。その結果、外側に溝を形成したものの方が相対的にゲート絶縁膜の寿命も大きいことがわかった。
【0009】
この理由について図14及び図15を用いて説明する。図14(a)、図15(a)は炭化珪素からなる縦型絶縁ゲート型電界効果パワーMOSFETの平面図であり、表面にはソース領域が形成され、かつその側面にチャネル領域が形成されるp型炭化珪素半導体層3(図15では島状半導体領域12)と溝7及びゲート絶縁膜8が図示されている。また、図14(b)、図15(b)は図14(a)、図15(a)のそれぞれの一部拡大図である。図14においてはp型炭化珪素半導体層3に四角い溝7を形成し、図15においては溝7を形成することで島状半導体領域12を形成している。すなわち、図14に示すものが内側に溝を形成したものに該当し、図15に示すものが外側に溝を形成したものに該当する。
【0010】
図14(a)の一部拡大図である図14(b)に示すように内側に溝を形成したものにおいては、チャネル面とチャネル面が交差する角部Aの酸化膜内で、ゲート絶縁膜形成時の熱酸化で発生するカーボン原子の拡散が抑えられ、カーボン原子の密度が大きい領域が存在し、チャネル面とチャネル面が交差する角部では、カーボン原子を起源とする界面準位密度が極めて大きくなり、ゆえにゲート絶縁膜の信頼性の低下を引き起こすものと結論した。
【0011】
一方、図15(a)の一部拡大図である図15(b)に示すように外側に溝を形成したものにおいては、チャネル面とチャネル面が交差する角部の酸化膜内で、ゲート絶縁膜形成時の熱酸化で発生するカーボン原子の拡散が抑制されることはなく、カーボン原子の密度が特に大きい領域も存在しない。そのため、熱酸化で発生するカーボン原子の集中によるゲート絶縁膜の信頼性の低下は発生しないものと結論した。
【0012】
尚、内側に溝を形成した場合と、外側に溝を形成した場合とでゲート絶縁膜形成時の熱酸化で発生するカーボン原子の拡散が異なる理由としては、図14(b)、図15(b)の矢印にて示す熱酸化の際のカーボン原子が拡散していく経路が図14(b)の内側に溝を形成したものにおいては特にコーナー部にて密になり、一方、図15(b)の外側に溝を形成したものにおいてはその経路が密になることがないためと考えられる。すなわち、内側に溝を形成する場合には凹部となる領域が形成され、熱酸化の際にカーボン原子が容易に拡散せず、一方、外側に溝を形成する場合には凹部となる領域が形成されず凸部になっており、熱酸化の際にカーボン原子が容易に拡散するといえる。
【0013】
以上説明したように、溝を外側に形成することでゲート絶縁膜の信頼性を高めることができる。
また、チャネル移動度が依然として低いという課題に対して、本発明者らはトランジスタの電気特性に及ぼすトランジスタ溝側面の表面形状依存性、チャネル面の結晶面方位依存性、及び、ゲート絶縁膜形成条件依存性について検討、実験した。
【0014】
主表面を(0001−)カーボン面とする縦型絶縁ゲート型電界効果トランジスタのチャネル面の面方位すなわち溝側面を5度ずつ変化させたMOSFETを作製し、チャネル移動度を評価した。その結果、ゲート絶縁膜がウエット雰囲気の熱酸化で形成されたMOSFETではチャネル移動度は60度の周期性を示し、チャネル面の面方位が[11−00]に平行である場合にチャネル移動度は極大を示した。また、界面準位密度を見積もったところ、[11−00]に平行である場合に極小を示した。図16に本発明者らの評価から得られた界面準位密度の面方位依存性を示す。ここで、ゲート絶縁膜がドライ雰囲気の熱酸化で形成されたMOSFETでは、ウエット雰囲気で形成されたMOSFETよりチャネル移動度は低く、界面準位密度も大きく、強い面方位依存性を示さなかった。
【0015】
この結果はチャネル移動度低下の要因の1つとして六方晶炭化珪素半導体の結晶構造に起因する界面準位密度が重要であることを示している。
本願発明者らの考察では、炭化珪素半導体にて形成されたMOSFETの界面準位密度の起源は、単原子より構成されるシリコン半導体の場合とは異なり、チャネル面に存在するカーボン原子が重要な役割を担っており、シリコン半導体から形成されたMOSFETよりも一桁以上大きな値を示す界面準位密度はカーボン原子に起因するものであるとの結論に達した。その理由は、六方晶炭化珪素において(0001)シリコン面に比べ(0001−)カーボン面で界面準位密度が大きいこと、さらに実験で得られた図16の界面準位密度の分布が、結晶構造から数学的に計算される単位面積当たりのカーボン原子密度とよい相関があったからである。
【0016】
そこで、チャネル面、及びゲート酸化膜内に存在するカーボン原子の密度を最大限に減少させ、カーボン原子を起源とする界面準位密度を低下させることで炭化珪素にて形成したMOSFETのチャネル移動度向上を図ることができると考えた。それには、チャネル面を[11−00]に平行とし、ゲート絶縁膜をウエット雰囲気の熱酸化で形成することが有効であると本発明者らの実験で確認された。また、図15に示す外側に溝を形成するものにおいても、上述したようにカーボン原子がゲート絶縁膜中に取り残されて密となる領域が存在しないため、カーボン原子に起因する界面準位密度を低下させてチャネル移動度の向上を図ることができると言える。
【0017】
従って、請求項1あるいは請求項3に記載の発明によれば、縦型絶縁ゲート型電界効果トランジスタの溝の側面にて囲まれ、かつチャネル部となる島状の半導体領域を形成し、つまり、外側に溝を形成して島状半導体領域の溝側面にゲート絶縁膜を形成するようにしているため、熱酸化でゲート絶縁膜を形成する際に、内側に溝を形成する場合に比べ、炭化珪素の酸化で発生したカーボン原子を容易に雰囲気中に拡散することができ、これによってカーボン原子の不拡散による界面準位密度の増大が解消され、チャネル移動度の向上とゲート酸化膜寿命の向上を図ることができる。
【0018】
そして、請求項1に記載の発明によれば、前記島状半導体領域を多角形としてあるので、容易な平面形状設計が可能となる。加えて、前記多角形のいずれの内角も180度未満としてあるので、カーボン原子の不拡散による界面準位密度の増大の解消も可能となる。請求項1あるいは請求項3に記載の発明によれば、前記多角形の辺、すなわち前記溝側面は略[11−00]方向に平行であるので、炭化珪素結晶構造に基づくカーボン原子密度が最小となる面にMOS界面を形成することができ、本発明者らの実験結果が示すように、効果的に界面準位密度を低下することができる。
【0019】
請求項2に記載の発明によれば、請求項1に記載の発明の作用に加え、前記側面の平面形状は、各内角が略等しい六角形としたので、六角形の各辺において内角をなす角度は略120度となる。よって、縦型絶縁ゲート型電界効果トランジスタのオフ時にソース・ドレイン間に高電圧が印加された場合に、側面の形状が六角形の溝にて形成された半導体部で電界集中によるアバランシェブレークダウンは発生しにくい。すなわち、請求項1に示すように前記多角形の辺を所定の方向に揃えるためには三角形や菱形もあり得るがこのような形状では鋭角になる部分が生じ電界集中によってアバランシェブレークダウンが生じやすいが、六角形では鋭角になる領域が存在しないためアバランシェブレークダウンが発生しにくい。従って、ソース・ドレイン間耐圧設計においては、高抵抗半導体層と第2導電型の半導体層の不純物濃度及びその膜厚で決まる耐圧を考えればよいので、高耐圧設計が可能となる。
【0020】
尚、本明細書においては、六方晶系の単結晶炭化珪素の面および方向軸を表す場合、本来ならば図面に記載されているように、所要の数字の上にバーを付した表現をとるべきであるが、表現手段に制約があるために、前記所要の数字の上にバーを付す表現の代わりに、前記所要数字の後に「−」を付して表現している。
【0021】
【発明の実施の形態】
以下、この発明の実施の形態を図面に従って説明する。
図1に本実施の形態におけるnチャネルタイプの縦型絶縁ゲート型電界効果トランジスタ(以下、縦型パワーMOSFETという)を示す。
低抵抗半導体層としてのn+ 型炭化珪素半導体基板1は、六方晶炭化珪素が用いられている。このn+ 型炭化珪素半導体基板1上に、高抵抗半導体層としてのn- 型炭化珪素半導体層2とp型炭化珪素半導体層3が順次積層されている。
【0022】
このように、n+ 型炭化珪素半導体基板1とn- 型炭化珪素半導体層2とp型炭化珪素半導体層3とから単結晶炭化珪素よりなる半導体基板4が構成されており、その上面を略(0001−)カーボン面としている。
p型炭化珪素半導体層3内の表層部における所定領域には、半導体領域としてのn+ 型ソース領域5が形成されている。さらに、p型炭化珪素半導体層3内の表層部における所定領域には低抵抗p型炭化珪素領域6が形成されている。
【0023】
又、n+ 型ソース領域5の所定領域に溝7が形成され、この溝7は、n+ 型ソース領域5とp型炭化珪素半導体層3を貫通しn- 型炭化珪素半導体層2に達している。
溝7は半導体基板4の表面に垂直な側面7aおよび半導体基板4の表面に平行な底面7bを有する。溝7の側面7aにより囲まれた六角形状の領域(図1では六角形の一部のみ示す)が島状半導体領域12となる。つまり、島状半導体領域12はn- 型炭化珪素半導体層2上に形成されたp型炭化珪素半導体層3とこのp型炭化珪素半導体層3に形成されたn+ 型ソース領域5及び低抵抗p型炭化珪素領域6を備え、他の島状半導体領域12から分離されている複数の領域のことを言う。又、本実施形態では溝7の側面7aは略[11−00]方向に延設されている。さらに、溝7の側面7aの平面形状は、各内角が略等しい六角形である。つまり、図2の基板4の平面図において、六角形の6つの辺をS1、S2、S3、S4、S5、S6で示し、辺S1とS2となす角度(内角)、辺S2とS3となす角度(内角)、辺S3とS4となす角度(内角)、辺S4とS5となす角度(内角)、辺S5とS6となす角度(内角)、辺S6とS1となす角度(内角)は略120゜となっている。このように島状半導体領域12を形成することでその平面形状に凹部となる領域が形成されない。
【0024】
さらに、溝7内での側面7aの表面と溝7の底面7bにはゲート絶縁膜8が形成されている。溝7内におけるゲート絶縁膜8の内側には、ゲート電極層9が充填されている。ゲート電極層9は絶縁膜10にて覆われている。n+ 型ソース領域5の表面およびと低抵抗p型炭化珪素領域6の表面には第一の電極層としてのソース電極層11が形成されている。n+ 型炭化珪素半導体基板1の表面(半導体基板4の裏面)には、第2の電極層としてのドレイン電極層13が形成されている。
【0025】
このように縦型パワーMOSFETは、チャネル形成面が[11−00]方向に平行となっており、図2に示すように六角形の島状半導体領域12の外側に溝が配置されている。
次に、縦型パワーMOSFETの製造工程を、図3〜図8を用いて説明する。
まず、図3に示すように、主表面が略(0001−)カーボン面であるn+ 型炭化珪素半導体基板1を用意し、その表面にn- 型炭化珪素半導体層2をエピタキシャル成長し、さらにn- 型炭化珪素半導体層2上にp型炭化珪素半導体層3をエピタキシャル成長する。このようにして、n+ 型炭化珪素半導体基板1とn- 型炭化珪素半導体層2とp型炭化珪素半導体層3とからなる半導体基板4が形成される。
【0026】
次に、図4に示すように、p型炭化珪素半導体層3の表層部の所定領域に、n+ 型ソース領域5を例えば窒素のイオン注入により形成する。さらに、p型炭化珪素半導体層3の表層部の別の所定領域に低抵抗p型炭化珪素領域6を例えばアルミニウムのイオン注入により形成する。
そして、図5に示すようにドライエッチング法、例えばRIE(Reactive Ionetching)により、n+ 型ソース領域5及びp型炭化珪素半導体層3をともに貫通してn- 型炭化珪素半導体層2に達する溝7を形成する。この時、溝7の側面7aが[11−00]方向に平行となるように溝7を形成し、島状半導体領域12を形成する。それゆえ、図2に示すように縦型パワーMOSFETの平面図における島状半導体領域12の形状が主表面において六角形となる。
【0027】
引き続き、図6に示すように、半導体基板4および溝7の側面7aと溝7の底面7bにゲート絶縁膜8を形成する。このとき、ゲート絶縁膜8はウエット雰囲気の熱酸化で形成する。このウエット酸化はパイロジェニック法と呼ばれる方法で行い、成膜条件としては上記溝7が形成された半導体基板4を熱酸化炉内に配置し炉内の温度を1100℃まで上昇させ、水素(H2 )と酸素(O2 )とを4:3の割合で流入し、水素と酸素とを燃焼させて水蒸気をつくり、水蒸気と酸素と熱酸化膜を形成した。本実施形態では酸化膜の成長速度を25nm/hとし、100nmまで成長させた。これに対してドライ酸化は酸素のみを供給して酸化膜を形成する方法である。そして、図7に示すように、溝7内のゲート絶縁膜8の内側に、ゲート電極層9を充填する。さらに、図8に示すように、ゲート電極層9の上面に絶縁膜10を形成する。その後、図1に示すように、絶縁膜10上を含むソース領域5と低抵抗p型炭化珪素領域6の上にソース電極層11を形成する。又、n+ 型炭化珪素半導体基板1の表面に、ドレイン電極層12を形成して、溝ゲート型パワーMOSFETを完成する。
【0028】
以上のように、本実施形態においては溝7の側面7aにより島状半導体領域12が囲まれるように、かつ図2に示すように平面図において島状半導体領域12に凹部が形成されないような形状とし、溝7の側面7aにゲート絶縁膜8を形成しているため、信頼性の高いゲート絶縁膜8を得ることができる。さらに界面準位密度を低減でき、チャネル移動度を向上させてオン抵抗を低減させることもできる。
【0029】
また、本実施形態においては縦型MOSFETのチャネルを形成する溝7の側面7aを[11−00]方向に平行となるように形成し、かつこのような溝7の側面7aに対してウエット酸化にてゲート絶縁膜8を形成しているため図16に示すように界面準位を最も低減させることができ、これによってチャネル移動度を向上させることができ、オン抵抗を効果的に低減できるトランジスタを提供できる。
【0030】
これまで述べた構成の他にも、例えば、n+ 型ソース領域5と低抵抗p型炭化珪素領域6に形成されるソース電極は、異なる材料でもよい。又、低抵抗p型炭化珪素領域6は省略も可能であり、この場合ソース電極層11はn+ 型ソース領域5とp型炭化珪素半導体層3に接するように形成される。又、ソース電極層11は、少なくともn+ 型ソース領域5の表面に形成されていればよい。
【0031】
さらに、上述した例では、nチャネル縦型MOSFETに適用した場合について説明したが、図1においてp型とn型を入れ替えた、pチャネル縦型MOSFETにおいても、同じ効果が得られる。
さらに、図1では、溝7は基板表面に対し側面7aがほぼ90゜となっているが、図9に示すように、溝7の側面7aと基板表面のなす角度は必ずしも90゜に近くなくてもよい。又、溝7は底面を有しないV字型でもよい。さらに図10に示すように溝7の側面7aは平面でなくてもよく、滑らかな曲面でもよい。尚、溝7の側面7aと基板表面のなす角度は、チャネル移動度が大きくなるように設計することにより、より良い効果が得られる。
【0032】
又、図11に示すように、ゲート電極9の上部が、n+ 型ソース領域5の上方に延びる形状であってもよい。
又、本実施例では島状半導体領域12の表面形状を六角形としたが、図12に示すように滑らかな楕円形や円形であっても、また、図13に示すように三角形状であっても、外側に溝を形成するようにすれば、本発明の効果が期待できる。
【図面の簡単な説明】
【図1】縦型パワーMOSFETの斜視図。
【図2】基板の平面図。
【図3】縦型パワーMOSFETの製造工程を説明する断面図。
【図4】縦型パワーMOSFETの製造工程を説明する断面図。
【図5】縦型パワーMOSFETの製造工程を説明する断面図。
【図6】縦型パワーMOSFETの製造工程を説明する断面図。
【図7】縦型パワーMOSFETの製造工程を説明する断面図。
【図8】縦型パワーMOSFETの製造工程を説明する断面図。
【図9】応用例の縦型パワーMOSFETの断面図。
【図10】応用例の縦型パワーMOSFETの断面構造模式図。
【図11】応用例の縦型パワーMOSFETの断面構造模式図。
【図12】応用例を説明する基板の平面図。
【図13】応用例を説明する基板の平面図。
【図14】(a)は従来の半導体装置を説明する平面図。
(b)は(a)の一部拡大図。
【図15】(a)は本発明の半導体装置の概念を説明する平面図。
(b)は(a)の一部拡大図。
【図16】六方晶炭化珪素半導体における界面準位密度の面方位依存性を示す特性図。
【符号の説明】
1 n+ 型炭化珪素半導体基板
2 n- 型炭化珪素半導体層
3 p型炭化珪素半導体層
4 半導体基板
5 半n+ 型ソース領域
7 溝
7a 側面
7b 底面
8 ゲート絶縁膜
9 ゲート電極層
10 絶縁膜
11 ソース電極層
13 ドレイン電極層[0001]
[Industrial application fields]
The present invention relates to a silicon carbide semiconductor device, for example, a vertical insulated gate field effect transistor for high power.
[0002]
[Prior art]
In recent years, a vertical power MOSFET manufactured using a silicon carbide single crystal material as a power transistor has been proposed. In this method, a groove is formed in the semiconductor substrate from the substrate surface, and the groove side surface is used as a channel region. In a power transistor, it is necessary that the leakage current between the source and the drain when the gate voltage is off is small, and that the resistance between the source and the drain (hereinafter referred to as on-resistance) is small when the gate voltage is on. On the other hand, as a power transistor capable of effectively reducing leakage current and reducing on-resistance when a high voltage is applied, taking advantage of the electronic properties of hexagonal silicon carbide, for example, Japanese Patent Laid-Open No. 7-13016 and A thing described in Kaihei 7-326755 is proposed.
[0003]
[Problems to be solved by the invention]
However, the groove gate type power MOSFETs disclosed in Japanese Patent Application Laid-Open Nos. 7-1301616 and 7-326755 do not necessarily improve the channel mobility, and have a problem that the on-resistance is still high. There is also a problem that the lifetime of the gate insulating film is shorter than that of the silicon MOSFET.
[0004]
Therefore, an object of the present invention is to provide a transistor having a highly reliable gate insulating film in a vertical insulated gate field effect transistor made of silicon carbide, and a method for manufacturing the same, and further improve channel mobility. A transistor capable of effectively reducing on-resistance and a method of manufacturing the same are provided.
[0005]
[Means for Solving the Problems]
According to the first aspect of the present invention, an island-shaped semiconductor region which is surrounded by a side surface of a trench of a vertical insulated gate field effect transistor and becomes a channel portion is formed, and a gate is formed on the side surface of the trench surrounding the island-shaped semiconductor region. The gist is a silicon carbide semiconductor device in which an insulating film is formed. That is, the island-shaped semiconductor region is surrounded by the gate insulating film.
[0006]
The gist of the invention described in
[0007]
According to a second aspect of the invention, a polygon in the invention of
[0008]
The inventors of the present invention designed a MOSFET whose surface shape on the groove side surface of a vertical insulated gate field effect transistor composed of a silicon carbide single crystal substrate is triangular, quadrangular, hexagonal, circular, etc. What was formed and what formed the groove | channel on the outer side were produced and evaluated. As a result, it was found that the gate insulating film having a relatively long groove has a longer lifetime.
[0009]
The reason for this will be described with reference to FIGS. 14 (a) and 15 (a) are plan views of a vertical insulated gate field effect power MOSFET made of silicon carbide. A source region is formed on the surface and a channel region is formed on the side surface thereof. P type silicon carbide semiconductor layer 3 (
[0010]
As shown in FIG. 14B, which is a partially enlarged view of FIG. 14A, in the case where the groove is formed on the inner side, the gate insulation is formed in the oxide film at the corner A where the channel surface and the channel surface intersect. Diffusion of carbon atoms generated by thermal oxidation during film formation is suppressed, there is a region where the density of carbon atoms is large, and the interface state density originating from carbon atoms is present at the corner where the channel surface intersects the channel surface. It was concluded that this would become extremely large, and hence cause a decrease in the reliability of the gate insulating film.
[0011]
On the other hand, in the case where grooves are formed on the outside as shown in FIG. 15B, which is a partially enlarged view of FIG. 15A, the gate is formed within the oxide film at the corner where the channel surface and the channel surface intersect. Diffusion of carbon atoms generated by thermal oxidation during the formation of the insulating film is not suppressed, and there is no region where the density of carbon atoms is particularly high. Therefore, it was concluded that the reliability of the gate insulating film did not deteriorate due to the concentration of carbon atoms generated by thermal oxidation.
[0012]
Incidentally, the reason why the diffusion of carbon atoms generated by thermal oxidation at the time of forming the gate insulating film differs between when the groove is formed on the inner side and when the groove is formed on the outer side is as follows. The path through which carbon atoms diffuse during the thermal oxidation indicated by the arrow b) becomes dense particularly in the corner portion in the case where grooves are formed inside FIG. 14B, while FIG. This is probably because the path is not dense in the case where grooves are formed outside b). That is, when a groove is formed on the inner side, a region that becomes a recess is formed, and carbon atoms do not diffuse easily during thermal oxidation, while when a groove is formed on the outer side, a region that becomes a recess is formed. It is not a convex part, and it can be said that carbon atoms diffuse easily during thermal oxidation.
[0013]
As described above, the reliability of the gate insulating film can be improved by forming the groove on the outside.
In addition, in response to the problem that the channel mobility is still low, the present inventors have determined that the transistor trench side surface shape dependence, the channel plane crystal plane orientation dependence, and the gate insulating film formation conditions on the electrical characteristics of the transistor The dependence was examined and experimented.
[0014]
A MOSFET with the channel surface orientation of the vertical insulated gate field effect transistor having the main surface of the (0001-) carbon surface, that is, the groove side surface changed by 5 degrees was fabricated, and the channel mobility was evaluated. As a result, in the MOSFET in which the gate insulating film is formed by thermal oxidation in a wet atmosphere, the channel mobility exhibits a periodicity of 60 degrees, and the channel mobility is obtained when the plane orientation of the channel plane is parallel to [11-00]. Showed the maximum. Further, when the interface state density was estimated, it was found to be minimal when parallel to [11-00]. FIG. 16 shows the plane orientation dependence of the interface state density obtained from the evaluation of the present inventors. Here, in a MOSFET in which a gate insulating film is formed by thermal oxidation in a dry atmosphere, channel mobility is lower than that of a MOSFET formed in a wet atmosphere, the interface state density is large, and strong plane orientation dependence is not exhibited.
[0015]
This result shows that the interface state density due to the crystal structure of the hexagonal silicon carbide semiconductor is important as one of the causes of the decrease in channel mobility.
In the inventors' consideration, the origin of the interface state density of the MOSFET formed of the silicon carbide semiconductor is different from the case of the silicon semiconductor composed of a single atom, and the carbon atom existing on the channel surface is important. It was concluded that the interface state density, which plays a role and shows a value that is one order of magnitude larger than that of a MOSFET formed from a silicon semiconductor, is attributed to carbon atoms. The reason is that in hexagonal silicon carbide, the interface state density is higher on the (0001-) carbon surface than on the (0001) silicon surface, and the distribution of the interface state density in FIG. This is because there was a good correlation with the carbon atom density per unit area calculated mathematically from
[0016]
Therefore, the channel mobility of MOSFETs made of silicon carbide is reduced by maximally reducing the density of carbon atoms existing in the channel surface and in the gate oxide film and lowering the interface state density originating from the carbon atoms. We thought that improvement could be aimed at. For this purpose, it has been confirmed by experiments of the present inventors that it is effective to make the channel surface parallel to [11-00] and to form the gate insulating film by thermal oxidation in a wet atmosphere. Further, even in the case where the groove is formed on the outer side shown in FIG. 15, there is no dense region where carbon atoms are left behind in the gate insulating film as described above, so the interface state density due to the carbon atoms is reduced. It can be said that the channel mobility can be improved by lowering.
[0017]
Therefore, according to the invention described in
[0018]
Then, according to the invention described in
[0019]
According to the invention described in
[0020]
In this specification, when expressing the plane and the direction axis of hexagonal single-crystal silicon carbide, it is originally expressed by adding a bar on a required number as shown in the drawing. However, because there are restrictions on the expression means, instead of the expression of adding a bar on the required number, “−” is added after the required number.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows an n-channel type vertical insulated gate field effect transistor (hereinafter referred to as a vertical power MOSFET) in this embodiment.
The n + type silicon
[0022]
Thus, the
An n +
[0023]
The
[0024]
Further, a
[0025]
Thus, in the vertical power MOSFET, the channel forming surface is parallel to the [11-00] direction, and a groove is disposed outside the hexagonal island-shaped
Next, a manufacturing process of the vertical power MOSFET will be described with reference to FIGS.
First, as shown in FIG. 3, an n + type silicon
[0026]
Next, as shown in FIG. 4, n +
Then, a dry etching method as shown in FIG. 5, for example, by RIE (Reactive Ion Etching), through the n + -
[0027]
Subsequently, as shown in FIG. 6, a
[0028]
As described above, in this embodiment, the shape is such that the island-shaped
[0029]
In the present embodiment, the
[0030]
In addition to the configurations described so far, for example, the source electrodes formed in the n + -
[0031]
Furthermore, in the above-described example, the case where the present invention is applied to an n-channel vertical MOSFET has been described. However, the same effect can be obtained in a p-channel vertical MOSFET in which the p-type and the n-type are interchanged in FIG.
Further, in FIG. 1, the
[0032]
As shown in FIG. 11, the upper portion of the
In this embodiment, the surface shape of the island-
[Brief description of the drawings]
FIG. 1 is a perspective view of a vertical power MOSFET.
FIG. 2 is a plan view of a substrate.
FIG. 3 is a cross-sectional view illustrating a manufacturing process of a vertical power MOSFET.
FIG. 4 is a cross-sectional view illustrating a manufacturing process of a vertical power MOSFET.
FIG. 5 is a cross-sectional view illustrating a manufacturing process of a vertical power MOSFET.
FIG. 6 is a cross-sectional view illustrating a manufacturing process of a vertical power MOSFET.
FIG. 7 is a cross-sectional view illustrating a manufacturing process of a vertical power MOSFET.
FIG. 8 is a cross-sectional view illustrating a manufacturing process of a vertical power MOSFET.
FIG. 9 is a cross-sectional view of a vertical power MOSFET of an application example.
FIG. 10 is a schematic sectional view of a vertical power MOSFET according to an application example.
FIG. 11 is a schematic sectional view of a vertical power MOSFET according to an application example.
FIG. 12 is a plan view of a substrate for explaining an application example.
FIG. 13 is a plan view of a substrate for explaining an application example;
14A is a plan view illustrating a conventional semiconductor device. FIG.
(B) is a partially enlarged view of (a).
FIG. 15A is a plan view illustrating the concept of a semiconductor device of the invention.
(B) is a partially enlarged view of (a).
FIG. 16 is a characteristic diagram showing the plane orientation dependence of the interface state density in a hexagonal silicon carbide semiconductor.
[Explanation of symbols]
1 n + type silicon carbide semiconductor substrate 2 n − type silicon carbide semiconductor layer 3 p type silicon
Claims (3)
前記半導体層の表層部の所定領域に形成された第1導電型の半導体領域と、
前記半導体層の主表面から前記半導体領域と前記半導体層を共に貫通し前記高抵抗半導体層に達して前記半導体領域及び前記半導体層を露出させる側面と前記高抵抗半導体層を露出させる底面とを有する溝と、
前記半導体層及び前記半導体領域とを有し、前記溝の側面に囲まれるように形成された島状半導体領域と、
少なくとも前記島状半導体領域を囲っている前記溝の側面に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極層と、
前記主表面のうち少なくとも前記島状半導体領域における前記半導体領域の表面に形成された第1の電極と、
前記低抵抗半導体層の裏面に形成された第2の電極とを備えた炭化珪素半導体装置であって、
前記島状半導体領域は、その平面形状が多角形であり、かつ、前記多角形のいずれの内角も180度未満であるとともに、
前記多角形の辺は、略[11−00]に平行であり、前記ゲート絶縁膜はウエット雰囲気の熱酸化にて形成された熱酸化膜であることを特徴とする炭化珪素半導体装置。A first conductive type low resistance semiconductor layer, a first conductive type high resistance semiconductor layer, and a second conductive type semiconductor layer are sequentially stacked, and a semiconductor substrate made of single crystal silicon carbide;
A semiconductor region of a first conductivity type formed in a predetermined region of a surface layer portion of the semiconductor layer;
The semiconductor layer has a side surface that penetrates both the semiconductor region and the semiconductor layer from the main surface of the semiconductor layer and reaches the high resistance semiconductor layer to expose the semiconductor region and the semiconductor layer, and a bottom surface that exposes the high resistance semiconductor layer. Groove,
The semiconductor layer and the semiconductor region, an island-shaped semiconductor region formed so as to be surrounded by a side surface of the groove;
A gate insulating film formed on a side surface of the trench surrounding at least the island-shaped semiconductor region;
A gate electrode layer formed on the gate insulating film;
A first electrode formed on a surface of the semiconductor region in at least the island-shaped semiconductor region of the main surface;
A silicon carbide semiconductor device comprising a second electrode formed on the back surface of the low-resistance semiconductor layer ,
The island-shaped semiconductor region has a polygonal planar shape, and any interior angle of the polygon is less than 180 degrees,
The polygonal side is substantially parallel to [11-00], and the gate insulating film is a thermal oxide film formed by thermal oxidation in a wet atmosphere .
前記半導体層の表層部の所定領域に第1導電型の半導体領域を形成する第2工程と、
前記半導体層の主表面から前記半導体領域と前記半導体層を共に貫通し前記高抵抗半導体層に達して前記半導体領域及び前記半導体層を露出させる側面と前記高抵抗半導体層を露出させる底面とを有する溝を形成し、前記半導体層及び前記半導体領域とを有して前記溝の側面に囲まれる島状半導体領域を形成する第3工程と、
少なくとも前記島状半導体領域を囲っている前記溝の側面にゲート絶縁膜を形成する第4工程と、
前記ゲート絶縁膜上にゲート電極層を形成する第5工程と、
前記主表面のうち少なくとも前記島状半導体領域における前記半導体領域の表面に第1の電極を形成し、前記低抵抗半導体層の裏面に第2の電極を形成する第6工程とを備えた炭化珪素半導体装置の製造方法であって、
前記第3工程において、前記溝の側面は略[11−00]方向に平行に形成され、かつ前記第4工程において、前記ゲート絶縁膜はウエット雰囲気の熱酸化にて形成されるものであることを特徴とする炭化珪素半導体装置の製造方法。 A first step of sequentially stacking a first conductivity type low-resistance semiconductor layer, a first conductivity type high-resistance semiconductor layer, and a second conductivity type semiconductor layer to prepare a semiconductor substrate made of single-crystal silicon carbide;
A second step of forming a first conductivity type semiconductor region in a predetermined region of the surface layer portion of the semiconductor layer;
The semiconductor layer has a side surface that penetrates both the semiconductor region and the semiconductor layer from the main surface of the semiconductor layer and reaches the high resistance semiconductor layer to expose the semiconductor region and the semiconductor layer, and a bottom surface that exposes the high resistance semiconductor layer. A third step of forming a groove and forming an island-shaped semiconductor region having the semiconductor layer and the semiconductor region and surrounded by a side surface of the groove;
A fourth step of forming a gate insulating film on a side surface of the trench surrounding at least the island-shaped semiconductor region;
A fifth step of forming a gate electrode layer on the gate insulating film;
A silicon carbide comprising: a sixth step of forming a first electrode on the surface of the semiconductor region in at least the island-shaped semiconductor region of the main surface and forming a second electrode on the back surface of the low-resistance semiconductor layer A method for manufacturing a semiconductor device, comprising:
In the third step, the side surface of the groove is formed substantially parallel to the [11-00] direction, and in the fourth step, the gate insulating film is formed by thermal oxidation in a wet atmosphere. A method for manufacturing a silicon carbide semiconductor device , comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03112598A JP3744175B2 (en) | 1997-02-14 | 1998-02-13 | Silicon carbide semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-30410 | 1997-02-14 | ||
JP3041097 | 1997-02-14 | ||
JP03112598A JP3744175B2 (en) | 1997-02-14 | 1998-02-13 | Silicon carbide semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10290010A JPH10290010A (en) | 1998-10-27 |
JP3744175B2 true JP3744175B2 (en) | 2006-02-08 |
Family
ID=26368748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03112598A Expired - Lifetime JP3744175B2 (en) | 1997-02-14 | 1998-02-13 | Silicon carbide semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3744175B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4528460B2 (en) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | Semiconductor element |
JP5369464B2 (en) * | 2008-03-24 | 2013-12-18 | 富士電機株式会社 | Silicon carbide MOS type semiconductor device |
JP5935821B2 (en) * | 2008-12-01 | 2016-06-15 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor element and silicon carbide semiconductor element |
JP5568036B2 (en) * | 2011-03-09 | 2014-08-06 | トヨタ自動車株式会社 | IGBT |
JP7259215B2 (en) | 2018-06-01 | 2023-04-18 | 富士電機株式会社 | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device |
-
1998
- 1998-02-13 JP JP03112598A patent/JP3744175B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10290010A (en) | 1998-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133587A (en) | Silicon carbide semiconductor device and process for manufacturing same | |
JP3721172B2 (en) | Semiconductor device | |
US5744826A (en) | Silicon carbide semiconductor device and process for its production | |
US7091573B2 (en) | Power transistor | |
JP5884617B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP5776610B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP4192281B2 (en) | Silicon carbide semiconductor device | |
WO2011027540A1 (en) | Semiconductor element and method for manufacturing same | |
JP2007123887A (en) | Lateral dmos transistor comprising retrograde region and manufacturing method thereof | |
JP2007027266A (en) | Semiconductor element and its fabrication process | |
US7075147B2 (en) | Low on resistance power MOSFET with variably spaced trenches and offset contacts | |
TW201121049A (en) | Semiconductor device | |
JP6698697B2 (en) | Insulated gate power semiconductor device and method of manufacturing the device | |
US6198129B1 (en) | Vertical type insulated gate transistor | |
CN100477263C (en) | Super-junction semiconductor element and method for fabricating the same | |
JP2006019518A (en) | Horizontal trench mosfet | |
JP2009246225A (en) | Semiconductor device | |
JP4948784B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3744175B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JPH1197689A (en) | Semiconductor device | |
JP2020191327A (en) | Semiconductor device and manufacturing method thereof | |
JP2004200441A (en) | Semiconductor device and its manufacturing method | |
JP2003031821A (en) | Semiconductor device | |
JP2009246224A (en) | Semiconductor device | |
JP2004228172A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |