JP3740488B2 - Method for manufacturing electron-emitting device - Google Patents
Method for manufacturing electron-emitting device Download PDFInfo
- Publication number
- JP3740488B2 JP3740488B2 JP2004346144A JP2004346144A JP3740488B2 JP 3740488 B2 JP3740488 B2 JP 3740488B2 JP 2004346144 A JP2004346144 A JP 2004346144A JP 2004346144 A JP2004346144 A JP 2004346144A JP 3740488 B2 JP3740488 B2 JP 3740488B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electron
- polymer film
- emitting device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、画像形成装置などに用いられる電子放出素子の製造方法に関する。 The present invention relates to a method for manufacturing an electron-emitting device used in an image forming apparatus.
従来より、電子放出素子として表面伝導型電子放出素子が知られている。 Conventionally, surface conduction electron-emitting devices are known as electron-emitting devices.
表面伝導型電子放出素子の構成、製造方法などは、例えば特許文献１などに開示されている。
The configuration, manufacturing method, and the like of the surface conduction electron-emitting device are disclosed in
上記特許文献１などに開示されている一般的な表面伝導型電子放出素子の構成を図１３に模式的に示す。図１３（Ａ）および図１３（Ｂ）はそれぞれ、上記公報などに開示されている上記電子放出素子の平面図および断面図である。
FIG. 13 schematically shows the configuration of a general surface conduction electron-emitting device disclosed in
図１３において、１３１は基体であり、１３２，１３３は対向する一対の電極、１３４は導電性膜、１３５は第２の間隙、１３６は炭素被膜、１３７は第１の間隙である。 In FIG. 13, 131 is a substrate, 132 and 133 are a pair of opposing electrodes, 134 is a conductive film, 135 is a second gap, 136 is a carbon coating, and 137 is a first gap.
図１３に示した構造の電子放出素子の作成工程の一例を図１４に模式的に示す。 FIG. 14 schematically shows an example of a manufacturing process of the electron-emitting device having the structure shown in FIG.
先ず、基板１３１上に一対の電極１３２，１３３を形成する（図１４（Ａ））。
First, a pair of
続いて、電極１３２、１３３間を接続する導電性膜１３４を形成する（図１４（Ｂ））。
Subsequently, a
そして、電極１３２，１３３間に電流を流し、導電性膜１３４の一部に第２の間隙１３５を形成する“フォーミング工程”を行う（図１４（Ｃ））。
Then, a “forming process” is performed in which a current is passed between the
さらに、炭素化合物雰囲気中にて、前記電極１３２，１３３間に電圧を印加して、第２の間隙１３５内の基板１３１上、およびその近傍の導電性膜１３４上に炭素被膜１３６を形成する“活性化工程”を行い、電子放出素子が形成される（図１４（Ｄ））。
Further, a voltage is applied between the
一方、特許文献２には、表面伝導型電子放出素子の別の製造方法が開示されている。
On the other hand,
以上のような製造方法で作成された複数の電子放出素子からなる電子源と、蛍光体などからなる画像形成部材とを組み合わせることで、フラットディスプレイパネルなどの画像形成装置を構成できる。 An image forming apparatus such as a flat display panel can be configured by combining an electron source composed of a plurality of electron-emitting devices produced by the above manufacturing method and an image forming member composed of a phosphor or the like.
上述した従来の素子においては、“フォーミング工程”に加えて、“活性化工程”などを行うことで、“フォーミング工程”によって形成した第２の間隙１３５の内部に、さらに狭い第１の間隙１３７をもつ炭素あるいは炭素化合物からなる炭素被膜１３６を配置させ、良好な電子放出特性を得る工夫が為されている。
In the above-described conventional device, in addition to the “forming process”, an “activation process” is performed, so that the narrower
しかしながら、このような、従来の電子放出素子を用いた画像形成装置の製造においては、以下の課題を有している。 However, the manufacture of such an image forming apparatus using the conventional electron-emitting device has the following problems.
すなわち、“フォーミング工程”や“活性化工程”における度重なる通電工程や、各工程における好適な雰囲気を形成する工程など、付加的な工程が多く、各工程管理が煩雑化していた。 That is, there are many additional processes such as repeated energization processes in the “forming process” and “activation process” and a process for forming a suitable atmosphere in each process, and each process management has become complicated.
また、上記電子放出素子をディスプレイなどの画像形成装置に用いる場合には、装置としての消費電力の低減のためにも電子放出特性の一層の向上が望まれている。 Further, when the electron-emitting device is used in an image forming apparatus such as a display, it is desired to further improve the electron emission characteristics in order to reduce power consumption as the apparatus.
さらには、上記電子放出素子を用いた画像形成装置をより安価にそしてより簡易に製造することが望まれている。 Furthermore, it is desired to manufacture an image forming apparatus using the electron-emitting device at a lower cost and more easily.
そこで、本発明は、上記課題を解決するものであって、特に電子放出素子の製造工程を簡略化でき、かつ、電子放出特性の改善をも行うことのできる電子放出素子の製造方法を提供するものである。 Accordingly, the present invention provides a method for manufacturing an electron-emitting device that solves the above-described problems, and that can simplify the manufacturing process of the electron-emitting device and can also improve the electron-emitting characteristics. Is.
本発明は、上述する課題を解決するために鋭意検討を行ってなされたものであり、下述する構成のものである。 The present invention has been made in earnest to solve the above-described problems, and has the configuration described below.
即ち、本発明は、
基体上に、一対の電極を配置する工程と、
高分子膜を、前記電極間を接続するように配置する工程と、
前記高分子膜を低抵抗化する工程と、
前記高分子膜を低抵抗化することによって得た膜に電流を流すことにより、前記高分子膜が低抵抗化された膜の、前記一対の電極のうちの一方の電極近傍に、間隙を形成する工程とを有し、
前記高分子膜を低抵抗化する工程は、その電気伝導に対する活性化エネルギーが０．３ｅＶ以下となるように前記高分子膜に光あるいは粒子ビームを照射する工程であることを特徴とする電子放出素子の製造方法を提供するものである。
That is, the present invention
Placing a pair of electrodes on a substrate;
Arranging a polymer film so as to connect the electrodes;
Reducing the resistance of the polymer film;
A gap is formed in the vicinity of one of the pair of electrodes of the film in which the resistance of the polymer film is reduced by passing a current through the film obtained by reducing the resistance of the polymer film. And a process of
The step of reducing the resistance of the polymer film is a step of irradiating the polymer film with light or a particle beam so that an activation energy for electric conduction is 0.3 eV or less. An element manufacturing method is provided.
また、本発明は上記表面伝導型電子放出素子のカーボン膜の製造方法に限られるものではない。本発明の製造方法は、導電性のカーボン膜を用いる、電子放出素子、電池などの各種電子デバイスや、各種電子機器などに用いるフィルムに用いることができる。 The present invention is not limited to the method for producing the carbon film of the surface conduction electron-emitting device. The production method of the present invention can be used for various electronic devices such as an electron-emitting device and a battery using a conductive carbon film, and a film used for various electronic devices.
本発明によれば、電子放出素子の作成プロセスを簡易化ができるとともに、長期に渡り表示品位に優れた画像形成装置を安価に製造することができる。 According to the present invention, it is possible to simplify the process for producing an electron-emitting device and to manufacture an image forming apparatus excellent in display quality for a long time at low cost.
以下、本発明の実施形態例を説明するが、本発明はこれらの形態例に限定されるものではない。 Embodiments of the present invention will be described below, but the present invention is not limited to these embodiments.
図１は、本発明による電子放出素子の一構成例を示す模式図であり、（ａ）は平面図、（ｂ）は電極２，３間を通り、電極２，３が配置された基体１の表面に対して実質的に垂直な平面（断面）図である。
1A and 1B are schematic views showing an example of the configuration of an electron-emitting device according to the present invention. FIG. 1A is a plan view, and FIG. 1B is a
図１において、１は基体、２と３は電極、４’はカーボン膜、５は間隙である。６はカーボン膜と基体との間の空隙であり、間隙５の一部を構成する。
In FIG. 1, 1 is a substrate, 2 and 3 are electrodes, 4 'is a carbon film, and 5 is a gap.
上記カーボン膜は、「炭素を主成分とする導電性膜」、あるいは「一部に間隙を有し、一対の電極間を電気的に繋ぐ炭素を主成分とする導電性膜」、あるいは「一対の炭素を主成分とする導電性膜」、あるいは「高分子膜を低抵抗化処理することによって得た膜」ということもできる。また、単に「導電性膜」ということもある。 The carbon film is “a conductive film mainly composed of carbon”, or “a conductive film mainly composed of carbon having a gap in part and electrically connecting a pair of electrodes” or “a pair of carbon films”. It can also be referred to as “a conductive film mainly composed of carbon” or “a film obtained by subjecting a polymer film to a low resistance treatment”. Moreover, it may be simply referred to as “conductive film”.
上記のように構成される本発明の電子放出素子では、間隙５に十分な電界が印加されたときに電子が間隙５をトンネルして、電極２、３間に電流（素子電流：Ｉｆ）が流れる。このトンネル電子の一部が散乱により放出電子（Ｉｅ）となる。
In the electron-emitting device of the present invention configured as described above, when a sufficient electric field is applied to the
本発明の電子放出素子においては、間隙５が一方の電極の近傍に偏って配置される。図１（ａ）に示した例においては、電極２の縁に概略沿って間隙５が配置されている。そして、図１（ｂ）などに示す様に、間隙５内の少なくともその一部において、電極２の表面が露出（存在）していることが好ましい。
In the electron-emitting device of the present invention, the
尚、本発明における上記「露出」とは、電極２の表面が完全に露出している場合を含むのは当然であるが、電極２の表面に、不純物や雰囲気中のガスの吸着物などが存在しているあるいは付着（吸着）している状態を排除するものではない。また、間隙５は、後述する「電圧印加工程」によって形成する場合がある。この「電圧印加工程」では、電圧印加時における、電極とカーボン膜と基板との間における、熱変形や熱歪などの相互作用によって形成されると推測されている。そのため、本発明においては、「電圧印加工程」を経た後の間隙５内において、「電圧印加工程」前に電極２表面に接触していたカーボン膜などの残渣が、電極２の表面にわずかに付着した状態であっても、上記「露出」に相当する。また、少なくとも、断面ＴＥＭ写真や、ＳＥＭ写真において、間隙５内の電極２表面に明らかな被膜の存在が確認されなければ、この状態も本発明における「露出」に相当する。
In the present invention, the above “exposure” naturally includes the case where the surface of the
間隙５が、上記のような構成で形成されると、電子放出素子の電気伝導特性（電子放出特性）が、電極２，３間に印加する印加電圧の極性に対して著しく非対称にすることができる。ある極性（順極性：電極２の電位を電極３の電位よりも高くする）で電圧を印加した場合と、その逆の極性（逆極性）で電圧を印加した場合で比べると、例えばそれぞれ２０Ｖの電圧で比較した場合、電流値に１０倍以上の差が生じる。この時、本発明の電子放出素子の電圧−電流特性は高電界下でのトンネル伝導型であることを示している。
When the
また、上記本発明の電子放出素子では、非常に高い電子放出効率が得られる。この電子放出効率の測定に際しては、素子上にアノード電極を配置し、間隙５に近接する側の電極２が電極３に対して高電位になるように駆動する。このようにすると、非常に高い電子放出効率が得られる。電極２，３間に流れる素子電流Ｉｆと、アノード電極に捕捉される放出電流Ｉｅの比（Ｉｅ／Ｉｆ）を電子放出効率と定義すれば、この値は、従来の「フォーミング処理」および「活性化処理」を施して形成した表面伝導型電子放出素子の数倍の値である。本発明者らは、このような高い電子放出効率が得られる幾つかの理由の一つとして間隙５内に電極材料が露出していることがなんらかの形で寄与しているのではないかと推測している。
In addition, in the electron-emitting device of the present invention, very high electron emission efficiency can be obtained. In measuring the electron emission efficiency, an anode electrode is disposed on the element, and the
間隙５は、詳しくは後述するように、一対の電極２，３間を繋ぐように高分子膜４を配置し、該高分子膜４を低抵抗化処理し、該低抵抗化処理を施して得られた膜（以下「低抵抗化された高分子膜」、あるいは「カーボン膜」、あるいは単に「導電性膜」と記す）に電圧を印加する（電流を流す）「電圧印加工程」を行うことで形成することができる。
As will be described in detail later, the
以下に、図１及び図２を用いて、本発明の電子放出素子の製造方法の一例を説明する。 Hereinafter, an example of the method for manufacturing the electron-emitting device of the present invention will be described with reference to FIGS.
（１）ガラスなどからなる基板（基体）１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体１上に電極２、３を形成する（図２（ａｊ）。電極２と電極３との間隔は、１μｍ以上１００μｍ以下に設定される。また、コストの観点から、基板１に用いられる部材としては、ソーダライムガラス、低アルカリガラス、無アルカリガラス等の比較的安価なガラスが用いられる。これらのガラスの歪点は、７００℃未満のものがほとんどである。
(1) A substrate (base) 1 made of glass or the like is sufficiently washed with a detergent, pure water, an organic solvent, or the like, and an electrode material is deposited by a vacuum evaporation method, a sputtering method, or the like, and then, for example, using a photolithography technique. The
ここで、電極２，３の材料としては、一般的な導電性材料を用いることができる。好ましくは電極２，３の材料としては、金属あるいは金属を主成分とする材料を用いることが好ましい。
Here, as a material of the
（２）次に、電極２、３を設けた基体１上に、電極２，３間を繋ぐように、高分子膜（有機高分子膜）４を形成する（図２（ｂ））。
(2) Next, a polymer film (organic polymer film) 4 is formed on the
高分子膜の膜厚としては、後述する「低抵抗化処理」や、成膜の再現性などの観点から、１ｎｍ以上１μｍ以下が選択される。 As the film thickness of the polymer film, 1 nm or more and 1 μm or less are selected from the viewpoint of “resistance reduction processing” described later, film formation reproducibility, and the like.
本発明における「高分子」とは、少なくとも炭素原子同士の結合を有するものを意味する。そして、好ましくは、本発明の高分子の分子量は５０００以上であり、さらに好ましくは１００００以上である。 The “polymer” in the present invention means one having at least a bond between carbon atoms. And preferably, the molecular weight of the polymer of the present invention is 5000 or more, more preferably 10,000 or more.
炭素原子間の結合を有する高分子に熱を加えると、炭素原子間の結合の解離、再結合が生じて導電性が上昇する場合があり、この様に熱を加えた結果、導電性が上昇した高分子を「熱分解高分子（Ｐｙｒｏｌｙｔｉｃ Ｐｏｌｙｍｅｒ）」と呼ぶ。 When heat is applied to a polymer having bonds between carbon atoms, dissociation and recombination of bonds between carbon atoms may occur and conductivity may increase. As a result of applying heat in this way, conductivity increases. The polymer obtained is called “pyrolytic polymer”.
本発明においては、熱以外の要因、例えば電子線による分解再結合、光子による分解再結合が、熱による分解再結合に加味されて、炭素原子間の結合の解離、再結合が生じて導電性を増す場合も熱分解高分子と表記する。 In the present invention, factors other than heat, such as decomposition recombination due to electron beams and decomposition recombination due to photons, are added to thermal recombination recombination to cause dissociation and recombination of bonds between carbon atoms, resulting in conductivity. Is also referred to as a pyrolytic polymer.
ただし、本発明においては、熱、及び熱以外の要因による高分子の構造的変化及び導電特性の変化を総称して「改質」と表記する。 However, in the present invention, the structural change of the polymer and the change of the conductive property due to heat and factors other than heat are collectively referred to as “modified”.
熱分解高分子では、高分子中の炭素原子間の共役二重結合が増加することで導電性が増すと解釈することができ、改質の進行の度合いにより導電性が異なる。 In the pyrolytic polymer, it can be interpreted that the conductivity is increased by increasing the conjugated double bond between carbon atoms in the polymer, and the conductivity differs depending on the progress of the modification.
炭素原子間の結合の解離・再結合によって導電性が発現しやすい高分子、すなわち炭素原子間の二重結合が生成しやすい高分子としては、芳香族系高分子が挙げられる。そのため、本発明においては、芳香族系高分子を用いることが好ましい。また、その中でも、特に芳香族ポリイミドは、比較的低温で高い導電性を有する熱分解高分子が得られる高分子であるので本発明においてより好ましい材料である。一般に芳香族ポリイミドは、それ自身絶縁体であるが、ポリフェニレンオキサジアゾール、ポリフェニレンビニレンなど、熱分解を行う前から導電性を有する高分子もある。これらの高分子も、本発明において好ましく用いることができる高分子である。 Examples of the polymer that easily exhibits electrical conductivity by dissociation / recombination of bonds between carbon atoms, that is, the polymer that easily generates double bonds between carbon atoms include aromatic polymers. Therefore, in the present invention, it is preferable to use an aromatic polymer. Among them, in particular, aromatic polyimide is a more preferable material in the present invention because it is a polymer from which a pyrolytic polymer having high conductivity at a relatively low temperature can be obtained. In general, aromatic polyimide is an insulator itself, but there are also polymers having conductivity before thermal decomposition, such as polyphenylene oxadiazole and polyphenylene vinylene. These polymers are also polymers that can be preferably used in the present invention.
高分子膜４の形成方法は、公知の種々の方法、すなわち、回転塗布法、印刷法、ディッピング法等を用いることができる。特に、印刷法によれば、安価に高分子膜４を形成できるため、好ましい手法である。中でも、インクジェット方式の印刷法を用いれば、パターニング工程を不要とすることができ、また、数百μｍ以下のパターンの形成も可能であるため、フラットディスプレイパネルに適用されるような、高密度に電子放出素子を配置した電子源の製造に対しても有効である。
As a method for forming the
高分子膜４を形成する場合、高分子材料の溶液を基板上に付与し、乾燥させればよいが、必要に応じて、高分子材料の前駆体溶液を基板上に付与し、加熱等により高分子化させる手法も用いることができる。
When the
本発明においては、上記高分子材料としては、前述した様に、芳香族系高分子が好ましく用いられるが、これらの多くは溶媒に溶けにくいため、その前駆体溶液を塗布する手法が有効である。一例を挙げれば、芳香族ポリイミドの前駆体であるポリアミック酸溶液を塗布し、加熱等によりポリイミド膜を形成することができる。 In the present invention, as described above, an aromatic polymer is preferably used as the polymer material, but since many of these are hardly soluble in a solvent, a technique of applying a precursor solution is effective. . For example, a polyimide film can be formed by applying a polyamic acid solution, which is a precursor of aromatic polyimide, and heating.
なお、高分子の前駆体を溶かす溶媒としては、例えば、Ｎ−メチルピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどが使用でき、また、ｎ−ブチルセロソルブ、トリエタノールアミンなどと併用することもできるが、本発明が適用できれば特に制限は無く、これらの溶媒に限定されるわけではない。 As the solvent for dissolving the polymer precursor, for example, N-methylpyrrolidone, N, N-dimethylacetamide, N, N-dimethylformamide, dimethylsulfoxide and the like can be used, and n-butyl cellosolve, triethanolamine However, there is no particular limitation as long as the present invention can be applied, and the present invention is not limited to these solvents.
尚、図１に示した様に、例えば電極２側に間隙５を配置したい場合には、電極２と高分子膜４（或いはカーボン膜４’）との接続長と、電極３と高分子膜４（或いはカーボン膜４’）との接続長とを、高分子膜４（或いはカーボン膜４’）の形状によって異なるように形成すればよい。その例としては例えば、図１に示す様に、高分子膜４（或いはカーボン膜４’）と電極２との接続長（≒Ｗ１）と、高分子膜４（或いはカーボン膜４’）と電極３との接続長（≒Ｗ２）とが異なるように、高分子膜４を形成する。
As shown in FIG. 1, for example, when it is desired to arrange the
尚、本発明における「接続長」（あるいは「交差長」）とは、「電極（２，３）の端部（エッジ）において、高分子膜４（あるいは後述する「低抵抗化処理」を施して得られた膜４’）と、電極（２，３）とが接している長さ（境界）」を指す。あるいは、また、「接続長」（あるいは「交差長」）とは、「電極（２，３）と、高分子膜４（あるいは後述する「低抵抗化処理」を施して得られた膜４’）と、基体１とが接することで形成される部分（境界）の長さ」と言う事もできる。
In the present invention, the “connection length” (or “intersection length”) means “the polymer film 4 (or“ resistance reduction treatment ”described later) is applied to the ends (edges) of the electrodes (2, 3). The length (boundary) where the obtained
上記接続長を異ならせるためには、高分子膜４を、例えば図１に示した様な台形状にパターニングを行うことによって行う方法を用いることができる。あるいは、また、インクジェット方式の印刷法を用いて高分子膜を形成する場合には、一方の電極に液滴の中心位置をずらして液滴を付与することによって行う方法を用いることができる。あるいは、また、一方の電極の表面エネルギーと他方の電極表面の表面エネルギーを変えた後に、高分子材料の溶液あるいは高分子材料の前駆体溶液を付与し、加熱することで、接続長が異なる高分子膜４を形成することもできる。この様に、接続長を異ならせる手法としては、様々な方法を適宜選択することができる。
In order to make the connection lengths different, a method can be used in which the
本発明において、上記のように間隙５の位置を制御する場合には、上記した接続長を、電極２側と電極３側で異なる様にする方法に限定されるわけではなく、以下にその方法の幾つかを示す。
（ａ）導電性膜４’と電極２との接続抵抗またはステップカバレージと、導電性膜４’と電極３との接続抵抗またはステップカバレージとを非対称にする。
（ｂ）導電性膜４’と電極２とが接続する領域の近傍と、導電性膜４’と電極３とが接続する領域の近傍とで、熱の拡散の度合いを異ならせる。
（ｃ）電極２，３の形状を非対称にする。
In the present invention, when the position of the
(A) The connection resistance or step coverage between the
(B) The degree of heat diffusion is different between the vicinity of the region where the
(C) The shapes of the
（３）次に、高分子膜４を低抵抗化せしめる「低抵抗化処理」を行う。「低抵抗化処理」は、高分子膜４に導電性を発現せしめ、高分子膜４を導電性膜４’とする処理である。
(3) Next, a “resistance reduction process” for reducing the resistance of the
この「低抵抗化処理」の一例としては、高分子膜４を加熱する事により高分子膜４を低抵抗化することができる。加熱により高分子膜４が低抵抗化する（導電化する）理由としては、高分子膜４内の炭素原子間の結合の解離、再結合を行うことで導電性を発現する。
As an example of this “resistance reduction treatment”, the resistance of the
加熱による「低抵抗化処理」は、前記高分子膜４を構成する高分子を分解温度以上の温度で加熱することで達成することができる。また、上記高分子膜４の加熱は不活性ガス雰囲気中や真空中といった酸化抑制雰囲気下において行うことが特に好ましい。
The “resistance reduction treatment” by heating can be achieved by heating the polymer constituting the
前述した芳香族高分子、特に芳香族ポリイミドは、高い熱分解温度を有するが、その熱分解温度を超えた温度、典型的には、７００℃から８００℃以上で加熱することにより、高い導電性を発現せしめることができる。 The above-mentioned aromatic polymer, especially aromatic polyimide, has a high thermal decomposition temperature, but it has high conductivity by heating at a temperature exceeding the thermal decomposition temperature, typically 700 ° C. to 800 ° C. or higher. Can be expressed.
しかしながら、本発明のように、電子放出素子を構成する部材である高分子膜４が熱分解するまでの加熱を行う場合、オーブンやホットプレートなどによって全体を加熱する方法では、電子放出素子を構成する他の部材の耐熱性の観点から、制約を受ける場合がある。
However, when the heating is performed until the
そこで、本発明では、図２（ｃ）に示す様に、より好適な低抵抗化処理の方法として、電子ビームやイオンビームなどの粒子ビーム照射手段１０、またはレーザービームなどの光照射手段１０から粒子ビームまたは光を高分子膜４に照射することにより、該高分子膜４を低抵抗化することが好ましい。このようにすれば、他の部材への熱の悪影響を抑えたまま、高分子膜４を低抵抗化することが可能となる。
Therefore, in the present invention, as shown in FIG. 2 (c), as a more preferable method for reducing resistance, a particle beam irradiation means 10 such as an electron beam or an ion beam or a light irradiation means 10 such as a laser beam is used. It is preferable to reduce the resistance of the
本発明の電子放出素子、電子源ならびに画像形成装置をユーザーに安価に安定して供給するためには、上記「低抵抗化処理」を、安定して、かつ低コストで行うことが、重要である。 In order to stably supply the user with the electron-emitting device, electron source, and image forming apparatus of the present invention at low cost, it is important to perform the above-mentioned “low resistance treatment” stably and at low cost. is there.
例えば、対角４０インチ程度の電子源や画像形成装置を形成する場合には、解像度にもよるが本発明の電子放出素子が同一基板上に百万個以上配列されることになる。そのため、例えば、１素子毎に上記低抵抗化処理を行った場合を考え、１日に処理する基板の数などを加味するなどすると、「低抵抗化処理」に割くことのできる時間が短くなってしまう。 For example, when forming an electron source or an image forming apparatus having a diagonal length of about 40 inches, one million or more electron-emitting devices of the present invention are arranged on the same substrate, depending on the resolution. Therefore, for example, considering the case where the above-described resistance reduction processing is performed for each element, and taking into account the number of substrates to be processed per day, the time available for “resistance reduction processing” is shortened. End up.
本発明者らの検討によれば、「低抵抗化処理」における、粒子ビームや光の照射に際し、許容される時間が短くなると、比較的長い時間をかけて「低抵抗化処理」を行っていた時のようには、高分子膜を十分に改質することができず、その結果、後述する「電圧印加工程」において、間隙５を一方の電極近傍に沿って形成することができなかったり、あるいは、間隙５の間隔が広くなりすぎたりすることで、前述した高い電子放出効率が実現できない場合があることを見出した。更にひどい場合には、「電圧印加工程」において電極が破壊されてしまう場合さえあった。
According to the study by the present inventors, when the allowable time is shortened in the irradiation of particle beam or light in the “resistance reduction processing”, the “resistance reduction processing” is performed over a relatively long time. As a result, the polymer film cannot be sufficiently modified, and as a result, in the “voltage application step” described later, the
そして、本発明者らは、十分に短い照射時間（具体的には１０秒以下）における「低抵抗化処理」において求められる要件と、それよりも長い照射時間による「低抵抗化処理」において求められる要件とが大きく異なることを見出した。 Then, the present inventors demanded a requirement in the “resistance reduction process” with a sufficiently short irradiation time (specifically, 10 seconds or less) and a “resistance reduction process” with a longer irradiation time. We found that the requirements are very different.
図２１には、横軸に照射時間を対数表示しており、縦軸には高分子膜の「低抵抗化処理」に必要なエネルギー密度［Ｗ／ｍ2］を対数表示している。図２１において、破線が１０秒以下の領域において良好な電子放出特性が得られる境界であり、実線が１０秒以上の領域において良好な電子放出特性が得られる境界を示す。 In FIG. 21, the horizontal axis represents the irradiation time logarithmically, and the vertical axis represents the energy density [W / m 2 ] necessary for the “low resistance treatment” of the polymer film logarithmically. In FIG. 21, a broken line indicates a boundary where good electron emission characteristics can be obtained in a region of 10 seconds or less, and a solid line indicates a boundary where good electron emission characteristics can be obtained in a region of 10 seconds or more.
図２１に示す様に、１０秒を境に、照射時間と、高分子膜の「低抵抗化処理」に必要な照射エネルギー密度との関係が大きく変化することがわかる。照射時間を十分にかけて「低抵抗化処理」を行っていた領域（＞１０ｓｅｃ）における関係式（図２１中の実線：Ｗ２）の延長領域（１０ｓｅｃ以下の領域であり、図２１中の実線の延長領域（点線で示す））では、十分な低抵抗化が行えず、結果、優れた電子放出特性が得ることができないことが分かった。すなわち、１０ｓｅｃ以下の照射時間の領域では、高分子膜の単位面積当たりに、単位時間当たり吸収されるエネルギーをＷ［Ｗ／ｍ2］とした際に、Ｗが、下記（１）式で示されるＷ１の条件（図２１における破線を境界領域として含む）を満たすことによって初めて十分な「低抵抗化処理」が行う事ができ、その結果、前述した良好な電子放出特性を示す、図１（ｂ）に示す構造の電子放出素子が得られることを見出した。 As shown in FIG. 21, it can be seen that the relationship between the irradiation time and the irradiation energy density necessary for the “resistance reduction treatment” of the polymer film changes greatly after 10 seconds. An extension region (region of 10 sec or less of the relational expression (solid line: W2 in FIG. 21) in the region (> 10 sec) where the “resistance reduction treatment” has been performed with sufficient irradiation time, and is an extension of the solid line in FIG. In the region (shown by a dotted line)), it was found that the resistance could not be sufficiently lowered, and as a result, excellent electron emission characteristics could not be obtained. That is, in the irradiation time region of 10 sec or less, when the energy absorbed per unit time is W [W / m 2 ] per unit area of the polymer film, W is expressed by the following equation (1). 1 is satisfied only when the W1 condition (including the broken line in FIG. 21 as the boundary region) is satisfied, and as a result, the above-described good electron emission characteristics are obtained. It has been found that an electron-emitting device having the structure shown in b) can be obtained.
本発明者らは、詳細な検討の結果、良好な電子放出特性を示すためには、高分子膜の単位面積当たりに、単位時間当たり吸収される（付与される）エネルギーＷ［Ｗ／ｍ2］が、下記式（１）で示されるＷ１の条件（図２１中の破線を境界領域として含む）を満たすことが必要であることを見出した。 As a result of detailed studies, the present inventors have shown that energy W [W / m 2 ] absorbed (applied) per unit time per unit area of the polymer film in order to exhibit good electron emission characteristics. ], It is necessary to satisfy the condition of W1 represented by the following formula (1) (including the broken line in FIG. 21 as a boundary region).
すなわち、
Ｗ１≧２Ｔ×（ρsub・Ｃsub・λsub／τ）1/2 ・・・・（１）
That is,
W1 ≧ 2T × (ρ sub · C sub · λ sub / τ) 1/2 ··· (1)
尚、上記式（１）において、外部からの高分子膜へのエネルギー（粒子ビームや光）の照射時間をτ［ｓｅｃ］、基体の比熱をｃsub［Ｊ／ｋｇ・Ｋ］、高分子膜を１×１０-4Ｐａ以上の真空度の雰囲気中で１時間加熱保持した後に、該加熱した後の高分子膜が室温において、０．１Ωｃｍ以下の抵抗率を示すために必要とする加熱温度をＴ［℃］、基体の比重をρsub［ｋｇ／ｍ3］、基体の熱伝導率をλsub［Ｗ／ｍ・Ｋ］、１×１０-9ｓｅｃ≦τ≦１０ｓｅｃとする。 In the above formula (1), the irradiation time of energy (particle beam or light) to the polymer film from the outside is τ [sec], the specific heat of the substrate is c sub [J / kg · K], and the polymer film Is heated for 1 hour in an atmosphere of a vacuum degree of 1 × 10 −4 Pa or higher, and then the heated polymer film has a heating temperature necessary for exhibiting a resistivity of 0.1 Ωcm or less at room temperature. Is T [° C.], the specific gravity of the substrate is ρ sub [kg / m 3 ], and the thermal conductivity of the substrate is λ sub [W / m · K], 1 × 10 −9 sec ≦ τ ≦ 10 sec.
また本発明者らは、上記式（１）で示す条件の中で、さらに良好な電子放出特性を示す電子放出素子をより簡易に製造するためには、高分子膜の単位面積当たりに、単位時間当たり吸収される（付与される）エネルギーＷ［Ｗ／ｍ2］が、下記式（２）で示されるＷ１’の条件（図２１中の１点鎖線を境界領域として含む）を満たすことが必要であることを見出した。 In addition, the inventors have made it possible to more easily manufacture an electron-emitting device exhibiting better electron emission characteristics under the conditions represented by the above formula (1), in units per unit area of the polymer film. The energy W [W / m 2 ] absorbed (applied) per time satisfies the condition of W1 ′ represented by the following formula (2) (including the one-dot chain line in FIG. 21 as a boundary region). I found it necessary.
すなわち、
Ｗ１’≧Ａ×Ｔ×（ρsub・Ｃsub・λsub）1/2×τ-γ ・・・・（２）
That is,
W1 ′ ≧ A × T × (ρ sub × C sub × λ sub ) 1/2 × τ −γ (2)
尚、上記式（２）において、Ａは定数であり、２．５≦Ａ≦３．０を満たしており、γは定数であり、０．５＜γ≦０．６を満たしており、１×１０-9ｓｅｃ≦τ≦１ｓｅｃを満たす。 In the above formula (2), A is a constant and satisfies 2.5 ≦ A ≦ 3.0, γ is a constant and satisfies 0.5 <γ ≦ 0.6, and 1 × 10 −9 sec ≦ τ ≦ 1 sec is satisfied.
尚、Ｔは、高分子膜を１×１０-4Ｐａ以上の真空中で１時間加熱保持した後に、該加熱した後の高分子膜が室温において、０．１Ω・ｃｍの抵抗率を示すために必要な加熱温度［℃］である。上記抵抗率は、４探針法を用いて測定したシート抵抗と、段差測定計やエリプソメーター等の膜厚干渉計等で測定した膜厚から求めることができる。 T indicates that after the polymer film is heated and held in a vacuum of 1 × 10 −4 Pa or more for 1 hour, the heated polymer film exhibits a resistivity of 0.1 Ω · cm at room temperature. The heating temperature [° C.] required for the heating. The resistivity can be obtained from the sheet resistance measured using the four-probe method and the film thickness measured with a film thickness interferometer such as a step difference meter or an ellipsometer.
また、前記低抵抗化工程において、前記高分子膜の比抵抗を０．１Ωｃｍ以下にするために必要な活性化エネルギーが、４ｅＶ以下であることを特徴とする。この反応の活性化エネルギーは、本発明のＴと密接に関係する。 In the low resistance step, the activation energy required to make the specific resistance of the polymer film 0.1 Ωcm or less is 4 eV or less. The activation energy of this reaction is closely related to T of the present invention.
前述した芳香族ポリイミドの場合は、Ｔは、７００［℃］程度であり、反応の活性化エネルギーは３．２ｅＶ程度となる。 In the case of the aromatic polyimide described above, T is about 700 [° C.], and the activation energy of the reaction is about 3.2 eV.
以下に、詳細な考察を加える。 Detailed consideration is added below.
単位面積当りに、高分子膜に吸収される（付与される）エネルギーをＥ［Ｊ／ｍ2］、単位面積当りに、高分子膜に単位時間あたり吸収される（付与される）エネルギーをＷ［Ｗ／ｍ2］、エネルギー照射時間をτ［ｓｅｃ］としたとき、
Ｅ＝Ｗ×τ＝（高分子膜への吸熱）＋（基体への熱拡散）
となる。
The energy absorbed (applied) to the polymer film per unit area is E [J / m 2 ], and the energy absorbed (applied) to the polymer film per unit time per unit area is W When [W / m 2 ] and the energy irradiation time is τ [sec],
E = W × τ = (endotherm to polymer film) + (thermal diffusion to substrate)
It becomes.
本発明の高分子膜４の膜厚は、特に限定はないが、前述したように１ｎｍ〜１μｍ程度の範囲にある。従って、高分子膜の膜厚は基体の厚さに比べて十分に薄いことから、「高分子膜の熱容量は、基体の熱容量に比べて十分に小さい」と言える。そのため、エネルギー照射時においては、高分子膜への熱拡散量を無視することができ、「基体最表面の温度≒高分子膜の温度」と言える。
The film thickness of the
また、高分子膜４は、前述したように主に炭素原子間の結合の解離・再結合によって導電性を発現する（低抵抗化する）。炭素原子間の結合の解離は吸熱反応を伴うことが良く知られている。モノマーの構成にもよるが、Ｃ−Ｃ結合（炭素原子と炭素原子との結合）１つで３００〜４００ｋＪ／ｍｏｌを要する。本発明の場合、高分子膜４は前述したように１ｎｍ以上１μｍ以下の膜厚である。最も厚い１μｍの場合で考えても１ｍｍ2当たりの解離熱量は、高分子膜の密度にもよるが、高々数十μＪ程度である。高分子膜４の低抵抗化処理工程においては、高分子膜を均一性高く低抵抗化するために、上記解離熱量よりも充分に大きいエネルギーを照射する必要がある。本発明の式（１）において、上記解離熱量が照射されるエネルギーに対して無視できるほど充分に小さい条件として、少なくとも１０-9［ｓｅｃ］≦τが必要となる。この条件は、低抵抗化処理工程の簡便性の上でも、充分な条件といえる。以上のことから、高分子膜の吸熱を無視することができるため、本発明によるエネルギー照射によって与えられる熱量のすべてが、高分子膜および基体の温度上昇に寄与すると近似することができる。
In addition, as described above, the
一方、基体への熱拡散は、照射時間が短い時、配線材料や配線の厚みによらず、基体材料のみに依存する実験事実（詳しくは実施例にて記載）がある。そのため、基体への熱拡散は、照射時間が短く、熱拡散距離がエネルギー照射径に比べて充分に小さい場合は、基体の深さ方向の１次元でモデル化することができると考えられる。 On the other hand, when the irradiation time is short, there is an experimental fact that the thermal diffusion to the base body depends only on the base material material (details are described in the examples) regardless of the wiring material and the wiring thickness. Therefore, it is considered that the thermal diffusion to the substrate can be modeled in one dimension in the depth direction of the substrate when the irradiation time is short and the thermal diffusion distance is sufficiently smaller than the energy irradiation diameter.
基体の比熱をＣsub［Ｊ／ｋｇ・Ｋ］、基体の比重をρsub［ｋｇ／ｍ3］、基体の熱伝導率をλsub［Ｗ／ｍ・Ｋ］とした時、
（熱拡散距離）＝２×（（λsub×τ）／（Ｃsub×ρsub））1/2
となる。
When the specific heat of the substrate is C sub [J / kg · K], the specific gravity of the substrate is ρ sub [kg / m 3 ], and the thermal conductivity of the substrate is λ sub [W / m · K],
(Thermal diffusion distance) = 2 × ((λ sub × τ) / (C sub × ρ sub )) 1/2
It becomes.
従って、τ［ｓｅｃ］間に与えられた熱量の（基体への熱拡散）は、
（基体への熱拡散）＝ρsub×Ｃsub×拡散距離×（Ｔ−室温）≒ρsub×Ｃsub×拡散距離×Ｔ
で表せる。
Therefore, the amount of heat given during τ [sec] (thermal diffusion to the substrate) is
(Thermal diffusion to the substrate) = ρ sub × C sub × diffusion distance × (T−room temperature) ≈ρ sub × C sub × diffusion distance × T
It can be expressed as
よって、基板へ拡散される単位面積および単位時間あたりのエネルギーＷsub［Ｗ／ｍ2］は、
Ｗsub＝２×Ｔ×（ρsub・Ｃsub・λsub／τ）1/2［Ｗ／ｍ2］
となり、本発明の（１）式と一致することがわかる。
Therefore, the unit area diffused to the substrate and the energy W sub [W / m 2 ] per unit time are
W sub = 2 × T × (ρ sub · C sub · λ sub / τ) 1/2 [W / m 2 ]
Thus, it can be seen that this is consistent with the expression (1) of the present invention.
本発明者らのさらに詳しい検討によれば、（１）式のエネルギーを高分子膜に照射することで得た膜は、電気伝導に対する活性化エネルギー（Ｅａ）が０．３ｅＶ以下となるものの、活性化エネルギーのばらつきが生じることが判明した。（詳細は実施例記載） According to a further detailed study by the present inventors, the film obtained by irradiating the energy of the formula (1) onto the polymer film has an activation energy (Ea) for electrical conduction of 0.3 eV or less, It was found that the activation energy varies. (Details are described in the examples)
そして、（１）式を満たし、１×１０-9ｓｅｃ≦τ≦１ｓｅｃの範囲において（２）式を満たすエネルギーを照射することで、さらにＥａを安定的に製造することができることが判明した。 Then, it was found that Ea can be further stably produced by irradiating energy satisfying the expression (2) in the range of 1 × 10 −9 sec ≦ τ ≦ 1 sec while satisfying the expression (1).
以下に（２）式の詳細な考察を述べる。 The detailed consideration of the equation (2) will be described below.
前述したように低抵抗化工程において、高分子膜は、主に炭素原子間の結合の解離・再結合によって吸熱反応を伴う。この反応の速度の温度依存性は一例を図２６に示すようなアレニウス型になる。これを式であらわすと以下のようになる。 As described above, in the resistance reduction step, the polymer film is accompanied by an endothermic reaction mainly by dissociation / recombination of bonds between carbon atoms. An example of the temperature dependence of the reaction rate is the Arrhenius type as shown in FIG. This can be expressed as follows.
１／ｔｒ＝Ａ×ｅｘｐ（−Ｅｒ／ｋＴｒ） ・・・（３） 1 / tr = A × exp (−Er / kTr) (3)
ここで、上記（３）式において、Ａは、図２６のグラフのＹ軸（縦軸）切片であり、分子の振動レベルの速度である１０13［１／ｓｅｃ］を示しており、Ｔｒは、反応温度［Ｋ］を示しており、ｔｒは反応時間［ｓｅｃ］を示しており、ｋはボルツマン定数を示しており、Ｅｒは高分子膜の比抵抗を０．１Ωｃｍにするための反応の活性化エネルギーを示している。高分子膜を１×１０-4Ｐａ（あるいは１×１０-4Ｐａ以上）の真空中度で１時間加熱保持した時に０．１Ωｃｍの抵抗率になる温度をＴ［Ｋ］とすると
Ｅｒ＝３８．２×ｋ×Ｔ ・・・（４）
よって、（３）式と（４）式より
Ｔｒ＝３８．２／｛Ｉｎ（ｔｒ）＋３０｝×Ｔ ・・・（５）
が得られる。
Here, in the above equation (3), A is the Y-axis (vertical axis) intercept of the graph of FIG. 26, and indicates 10 13 [1 / sec], which is the speed of the vibration level of the molecule, and Tr is The reaction temperature [K] is shown, tr is the reaction time [sec], k is the Boltzmann constant, and Er is the reaction for making the specific resistance of the polymer film 0.1 Ωcm. The activation energy is shown. When the temperature at which the resistivity becomes 0.1 Ωcm when the polymer film is heated and held at a vacuum of 1 × 10 −4 Pa (or 1 × 10 −4 Pa or higher) for 1 hour is T [K], Er = 38 .2 x k x T (4)
Therefore, from the equations (3) and (4), Tr = 38.2 / {In (tr) +30} × T (5)
Is obtained.
尚、本発明において、高分子膜の加熱雰囲気を、１×１０-4Ｐａとしたのは、これ以上の真空度において加熱しても、雰囲気中のガス（酸素など）による高分子膜の改質に対する影響がほとんど無視することができるためである。従って、本発明の請求項１においては、高分子膜の加熱雰囲気を、１×１０-4Ｐａとしているが、これ以上の真空度において高分子膜を加熱した場合であっても、本発明の請求項１に記載した範囲と実質同一である。
In the present invention, the heating atmosphere of the polymer film is set to 1 × 10 −4 Pa because the polymer film is modified by a gas (oxygen or the like) in the atmosphere even when heated at a higher vacuum. The effect on quality can be neglected. Therefore, in
高分子膜にτ時間、Ｗ以上のパワーのエネルギー照射を施して低抵抗化するためには、少なくともτ時間内に（５）式に示す、Ｔｒ［Ｋ］まで高分子膜の温度が上昇している必要がある。 In order to reduce the resistance by irradiating the polymer film with energy having a power of τ time or more than W, the temperature of the polymer film rises to Tr [K] shown in the equation (5) at least within τ time. Need to be.
そこで、Ｔｒ＝Ｔτ、ｔｒ＝τ、室温＝３００Ｋとし、（２）式と（５）式から
Ｗ∝［３８．２／｛Ｉｎ（ｔｒ）＋３０｝×Ｔ−３００］×（ρsub・Ｃsub・λsub／τ）1/2 ・・・（６）
が得られる。
Therefore, Tr = Tτ, tr = τ, and room temperature = 300K, and W∝ [38.2 / {In (tr) +30} × T−300] × (ρ sub · C) from Equations (2) and (5). sub · λ sub / τ) 1/2 (6)
Is obtained.
（６）式の第１項は、１×１０-9ｓｅｃ≦τ≦１ｓｅｃにおいて、
Ａ×Ｔ×τ-γ’ （γ’≒０．０３〜０．１）
と近似することができる。
The first term of the equation (6) is 1 × 10 −9 sec ≦ τ ≦ 1 sec.
A × T × τ −γ ′ (γ′≈0.03 to 0.1)
And can be approximated.
よって、（６）式は
Ｗ∝Ａ×Ｔ×τ-γ’×（ρsub・Ｃsub・λsub／τ）1/2
となり、実験結果から得られた本発明の（１）式と一致することがわかる。
Therefore, the equation (6) is expressed as W∝A × T × τ− γ ′ × (ρ sub × C sub × λ sub / τ) 1/2
Thus, it can be seen from the experimental results that this agrees with the equation (1) of the present invention.
このことは、τが１よりも小さくなった場合、高分子膜の反応速度が無視できなくなるため、（１）式で得られるＷでは、Ｅａ≦０．３ｅＶは得られるものの、安定したＥａを得るためには更に（２）式のＷ’を満たすことが好ましいことを意味している。 This means that when τ is smaller than 1, the reaction rate of the polymer film cannot be ignored. Therefore, in W obtained by the equation (1), Ea ≦ 0.3 eV is obtained, but stable Ea is obtained. In order to obtain it, it means that it is preferable to satisfy W ′ in the formula (2).
また、外部から照射するエネルギーは、基体への熱の影響を抑えたまま、高分子膜４を「低抵抗化処理」するためには、パルス的に、複数回照射することが好ましい。
Further, it is preferable to irradiate the energy irradiated from the outside a plurality of times in a pulsed manner in order to “reducing the resistance” of the
また、図２１の破線に示す様な上記式（１）に示した本発明のエネルギー照射条件もしくは、さらに発展的に限定した図２１の一点鎖線に示す様な式（２）に示した本発明のエネルギー照射条件によれば、電子放出素子を多数配置した場合に各電子放出素子を接続するために基体上に配置される配線の形状や材料の影響が少ない状態で「低抵抗化処理」を行うことができる。そのため、多数の高分子膜４を均一性高く「低抵抗化処理」することができる。その結果、本発明によれば、均一性の高い特性を有する電子放出素子を配列することができ、また、表示画像の均一性の高い画像表示装置を形成することができる。
Further, the energy irradiation condition of the present invention shown in the above formula (1) as shown by the broken line in FIG. 21 or the present invention shown in the formula (2) as shown by the alternate long and short dashed line in FIG. According to the energy irradiation conditions of the above, when a large number of electron-emitting devices are arranged, “low resistance treatment” is performed in a state where the influence of the shape and material of the wiring arranged on the substrate is small in order to connect each electron-emitting device. It can be carried out. Therefore, a large number of
また（４）式より、高分子膜４の反応の活性化エネルギーＥｒが大きいと、Ｔが高くなるため、（５）式より実際の反応温度Ｔｒが高くなる。本発明では、外部から基体へ部分的なエネルギー照射をすることによって、基体の耐熱温度（歪点等）を超える低抵抗化処理温度を高分子膜部に実現するものであるが、基体の融点をはるかに超える反応温度Ｔｒでは許容されない。実在する基板の融点を考慮し、Ｔｒを高すぎない現実的な値とするためには、高分子膜の反応の活性化エネルギーは４ｅＶ以下であることが好ましい。
Further, from the equation (4), when the activation energy Er of the reaction of the
また本発明において、照射エネルギーの上限は特に制限されることはない。しかし、エネルギー源の実現可能性や、「低抵抗化処理」工程での簡便性および実在する基板の耐熱温度等を考えると、最大でも３×１０12Ｗ／ｍ2が、現実的な照射エネルギーの上限となる。 In the present invention, the upper limit of the irradiation energy is not particularly limited. However, considering the feasibility of the energy source, the simplicity in the “resistance reduction process” process, the heat resistance temperature of the actual substrate, etc., the maximum irradiation energy is 3 × 10 12 W / m 2. It becomes the upper limit of.
また、高分子膜に「低抵抗化処理」を施して得られた膜（導電性膜）４’は、正孔キャリア伝導を示し、抵抗率が負の温度特性を示す。このとき、温度特性から、「低抵抗化処理」を施して得られた膜４’の電気伝導に対する活性化エネルギー（以下Ｅａと記す）を求めることができる。
In addition, a film (conductive film) 4 ′ obtained by subjecting the polymer film to a “resistance reduction treatment” exhibits hole carrier conduction and exhibits a negative temperature characteristic of resistivity. At this time, activation energy (hereinafter referred to as Ea) for electrical conduction of the
高分子膜に「低抵抗化処理」を施して得た膜４’のＥａと、その抵抗率は、ほぼ相関を持つ。上述した不十分な「低抵抗化処理」では、Ｅａが大きくなる（温度特性が急勾配になる）。その結果、「電圧印加工程」におけるジュール熱によって熱暴走が生じる。これは、「電圧印加工程」におけるジュール熱により、高分子膜に「低抵抗化処理」を施して得た膜が温度上昇する。この温度上昇により、膜の抵抗がさらに下がる場合がある。そして、抵抗の低下により、さらに、ジュール熱が増加し、さらに、膜の温度が上昇する。このようなサイクルが生じた結果、所望の間隙５が得られなくなるためと発明者は考えている。
The Ea of the
本発明者らが鋭意検討したところ、前述した「低抵抗化処理」に限らず、後述する「電圧印加工程」を施す前の導電性膜（高分子膜に「低抵抗化処理」を施して得た膜）の活性化エネルギーＥａが０．３ｅＶ以下であれば、前述した接続長が電極２側の接続長と電極３側の接続長が同等であっても（つまりは、電極２と電極３とが実質的に同じものであっても）、どちらか一方の電極近傍に間隙５を配置することができることを見出した。また、本発明の、高分子膜に「低抵抗化処理」を施して得た膜４’においても、その活性化エネルギーＥａが０．３ｅＶ以下になるように「低抵抗化処理」を施せば、前述した接続長が電極２側の接続長と電極３側の接続長が同等であっても、どちらか一方の電極近傍に間隙５を配置することができる。
As a result of intensive studies by the present inventors, not only the above-mentioned “low resistance treatment”, but also a conductive film before the “voltage application step” described later (a “low resistance treatment” is applied to the polymer film). If the activation energy Ea of the obtained film is 0.3 eV or less, the connection length described above is equal to the connection length on the
高分子膜に「低抵抗化処理」を施して得た膜の、電気伝導に対するＥａの測定算出方法を以下に示す。 A method for measuring and calculating Ea with respect to electric conduction of a film obtained by subjecting a polymer film to “resistance reduction treatment” will be described below.
例えば、１×１０-6Ｐａ程度の真空下で、電極２，３間に電圧（０．５Ｖ）を加え、高分子膜に「低抵抗化処理」を施して得た膜に流れる電流をモニターしながら、ヒーター（不図示）を用いて基体１を常温から３００℃まで加熱する。その結果得られた、電流−温度グラフの一例を図３に示す。得られた電流と温度のデータをアレニウスプロット（Ｉ∝ＥＸＰ（−Ｅａ／ｋＴ），Ｉ：電流，ｋ：ボルツマン定数，Ｔ：絶対温度）し、その傾きからＥａを算出することができる。アレニウスプロットの一例を図４に示す。
For example, under a vacuum of about 1 × 10 −6 Pa, a voltage (0.5 V) is applied between the
以下に本発明の「低抵抗化処理」の一例を具体的に説明する。 An example of the “resistance reduction process” of the present invention will be specifically described below.
（電子ビーム照射を行う場合）
電子ビームを照射する場合は、高分子膜４を形成した基体１を、電子銃が装着されている減圧雰囲気下（真空容器内）にセットする。容器内に設置された電子銃から高分子膜４に対して電子ビームを照射する。この時の電子ビームの照射条件としては、高分子膜４や基体１への電子ビーム侵入深さを考慮し、加速電圧Ｖac＝０．５ｋＶ以上４０ｋＶ以下であることが好ましい。
(When performing electron beam irradiation)
When irradiating with an electron beam, the
電流密度（ｊd）は、本発明である（１）式より、選択した基体１の熱伝導率、比熱、比重および、１×１０-9秒以上１０秒以下の範囲で任意に選定されるτによって、決定される。 The current density (j d ) is arbitrarily selected from the formula (1) of the present invention within the range of the thermal conductivity, specific heat, specific gravity, and 1 × 10 −9 to 10 seconds. is determined by τ.
通常、ｊd＝０．０１ｍＡ／ｍｍ2以上１０ｍＡ／ｍｍ2以下の範囲で多く使用される。 Normally used much in j d = 0.01mA / mm 2 or more 10 mA / mm 2 or less.
（レーザービーム照射を行う場合）
レーザービームを照射する場合は、高分子膜４を形成した基体１を、ステージ上に配置し、高分子膜４に対してレーザービームを照射する。このとき、レーザーを照射する環境は、高分子膜４の酸化（燃焼）を抑制するため、不活性ガス中や真空中で行うのが好ましいが、レーザーの照射条件によっては、大気中で行うことも可能である。
(When performing laser beam irradiation)
When irradiating a laser beam, the
この時のレーザービームの照射条件としては、例えば、半導体レーザー（７９０〜８３０ｎｍ）を用いて照射することが好ましい。 As irradiation conditions of the laser beam at this time, it is preferable to irradiate using a semiconductor laser (790 to 830 nm), for example.
レーザー照射エネルギーは、本発明である（１）式より、選択した基体１の熱伝導率、比熱、比重および、基体１の融点・歪点より選定されるτによって、決定されるが、照射面積と、高分子膜４および基体１の該波長における吸収率（＝１−［透過率］−［反射率］）を考慮し、レーザー光源の出力が決定される。通常数百ｍＷ／ｍｍ2〜数十Ｗ／ｍｍ2の範囲で多く使用される。
The laser irradiation energy is determined by the thermal conductivity, specific heat, specific gravity, and τ selected from the melting point / strain point of the
また、上記「低抵抗化処理」により形成される「導電性膜」４’は、「炭素を主成分とする導電性膜」、あるいは単に「カーボン膜」とも呼ばれる。 Further, the “conductive film” 4 ′ formed by the “resistance reduction treatment” is also referred to as “conductive film containing carbon as a main component” or simply “carbon film”.
また、Ｐｔなどの触媒性金属を電極２，３に用いた場合には、上記「低抵抗化処理」における加熱により、電極上に位置する高分子膜の膜厚が、電極間の基体上に位置する高分子膜よりも薄くなる。
Further, when a catalytic metal such as Pt is used for the
（４）次に、導電性膜４’に、間隙５の形成を行う（図２（ｄ））。
(4) Next, the
この間隙５の形成は、例えば、電極２、３間に電圧を印加する（電流を流す）ことによって行なわれる。尚、印加する電圧としてはパルス電圧が好ましい。この電圧印加工程により、導電性膜４（低抵抗化された高分子膜４’）の一部に間隙５が形成される。電子放出素子を低電圧で駆動する上では、上記電圧印加工程で印加する電圧はパルス電圧を用いることが好ましい。
The
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。また、間隙５を再現性よく形成するためには、電極２，３に印加するパルス電圧を漸増させる昇圧フォーミングを行うことが好ましい。
This voltage application step can also be performed by applying a voltage pulse between the
また、上記電圧印加工程は、減圧雰囲気下で行うことが好ましく、好ましくは１．３×１０-2Ｐａ以下の圧力の雰囲気下で行うのが望ましい。 The voltage application step is preferably performed in a reduced pressure atmosphere, and preferably in an atmosphere having a pressure of 1.3 × 10 −2 Pa or less.
また、上記電圧印加工程は、前記した「低抵抗化処理」と同時に行うこともできる。 Further, the voltage application step can be performed simultaneously with the above-described “resistance reduction process”.
尚、前述の「低抵抗化処理」を経て得られた膜４’の抵抗値は、上記した「電圧印加工程」において更に抵抗値が下がる場合もある。「低抵抗化処理」を行うことで得られた膜４’と、上記「電圧印加工程」を経て間隙５が形成された後のカーボン膜４’とでは、その電気的特性や、膜質などに若干の差が生じている場合があるが、本発明では、それらを特に断りが無い限り区別しない。さらに、詳しく述べると、「低抵抗化処理」を終えた膜（「高分子膜に低抵抗化処理を施すことによって得た膜」）と、「電圧印加工程」を終えた膜（「カーボン膜」）との間に、炭素の結晶性の観点において特に優位差がない場合には、上記「カーボン膜」という表現と「高分子膜を低抵抗化処理することによって得た膜」という表現は、プロセス段階を区別する表現ではあっても、膜質として区別する表現するものではない。
Note that the resistance value of the
次に、上記電圧印加工程を経て間隙５が形成された後のカーボン膜４’のＥａの測定算出をおこなう方法の一例を以下に記述する。
Next, an example of a method for measuring and calculating Ea of the
１×１０-6Ｐａ程度の真空下で、図１９に示すように電極２，３間のカーボン膜４’にプローブａを接触させ（接触位置は任意）、電極３上にプローブｂを接触させる。続いて両プローブ間に電圧（０．５Ｖ）を加えカーボン膜４’に流れる電流をモニターしながら、ヒーターを用いて基体１を常温から３００℃まで加熱する。
In a vacuum of about 1 × 10 −6 Pa, the probe a is brought into contact with the
得られた電流と温度のデータをアレニウスプロットし、その傾きからＥａを算出することができる。 The obtained current and temperature data are Arrhenius plotted, and Ea can be calculated from the slope.
図５に示した測定装置によって、上記本発明の製造方法により得られた電子放出素子の電圧−電流特性を計測すると、良好に電子放出を示す素子の特性は図１５に示したようなものになる。即ち、上記電子放出素子は、しきい値電圧Ｖｔｈを持っており、この電圧より低い電圧を電極２，３間に印加しても、電子は実質的に放出されないが、この電圧より高い電圧を印加することによって、素子からの放出電流（Ｉｅ）、電極２，３間を流れる素子電流（Ｉｆ）が生じはじめる。
When the voltage-current characteristics of the electron-emitting device obtained by the manufacturing method of the present invention are measured using the measuring apparatus shown in FIG. 5, the characteristics of the device that exhibits good electron emission are as shown in FIG. Become. That is, the electron-emitting device has a threshold voltage Vth, and even when a voltage lower than this voltage is applied between the
本発明では、高分子膜を低抵抗化処理することによって得た膜のＥａが０．３ｅＶ以下であれば、「電圧印加工程」時における導電性膜（高分子膜を低抵抗化処理することによって得た膜）の破壊あるいは電極破壊を抑制することができ、図１５に示した良好な電子放出を示す電子放出素子を得ることができる。（詳細は実施例記載） In the present invention, if the Ea of the film obtained by subjecting the polymer film to low resistance treatment is 0.3 eV or less, the conductive film during the “voltage application process” (reducing the resistance of the polymer film) 15 can be suppressed, and the electron-emitting device exhibiting good electron emission shown in FIG. 15 can be obtained. (Details are described in the examples)
上記図１５に示した特性のため、同一基板上にマトリックス状に上記電子放出素子を複数配した電子源を構成し、所望の素子を選択して駆動する単純マトリックス駆動が可能である。尚、図５において、図１などで用いた符合と同じ符号を用いた部材は、同じ部材を指す。８４はアノードであり、８３は高圧電源、８２は電子放出素子から放出された放出電流Ｉｅを測定するための電流計、８１は電子放出素子に駆動電圧Ｖｆを印加するための電源、８０は電極２，３間を流れる素子電流Ｉｆを測定するための電流計である。電子放出素子の上記素子電流Ｉｆ、放出電流Ｉｅの測定にあたっては、素子電極２、３に電源８１と電流計８０とを接続し、該電子放出素子の上方に電源８３と電流計８２とを接続したアノード電極８４を配置している。また、本電子放出素子及びアノード電極８４は真空装置内に設置されており、その真空装置には不図示の排気ポンプ及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、アノード電極と電子放出素子間の距離Ｈを２ｍｍとしており、真空装置内の圧力を１×１０-6Ｐａとした。
Due to the characteristics shown in FIG. 15, simple matrix driving is possible in which an electron source in which a plurality of electron-emitting devices are arranged in a matrix on the same substrate is configured, and a desired device is selected and driven. In FIG. 5, members using the same reference numerals as those used in FIG. 1 and the like indicate the same members. 84 is an anode, 83 is a high-voltage power supply, 82 is an ammeter for measuring the emission current Ie emitted from the electron-emitting device, 81 is a power supply for applying the drive voltage Vf to the electron-emitting device, and 80 is an electrode It is an ammeter for measuring an element current If flowing between two and three. In measuring the device current If and the emission current Ie of the electron-emitting device, a
（５）安定化駆動
次に、前記工程にて得られた電子放出素子に所望の電圧を印加して電子放出特性の安定化を行う。本発明者らが鋭意検討を行った結果、本発明における電子放出素子は、前記間隙形成後に駆動を行うと駆動初期の放出電流および素子電流減少が発生することを見出した。この様子を図１８に示す。同図に示すように駆動初期に電流減少が発生するが、ある程度の時間、素子駆動を行うことでこの減少は収束し、その後はこうした変動を生ずることなく安定した電子放出を持続するようになる。この放出電流および素子電流を安定化させるための駆動をここでは安定化駆動と呼ぶ。
(5) Stabilization drive Next, a desired voltage is applied to the electron-emitting device obtained in the above-described step to stabilize the electron emission characteristics. As a result of intensive studies by the present inventors, it has been found that when the electron-emitting device according to the present invention is driven after the gap is formed, the emission current and the device current decrease at the initial stage of driving. This is shown in FIG. As shown in the figure, a current decrease occurs in the initial stage of driving, but this decrease is converged by driving the device for a certain period of time, and thereafter stable electron emission is maintained without causing such fluctuations. . The driving for stabilizing the emission current and the device current is referred to herein as stabilization driving.
この安定化駆動に必要な時間は、印加する電圧パルスの幅や電圧パルスの波高値やパルス間隔によって異なるが、概ね数分から数百分の範囲であり、安定化駆動の周期が一定ならばパルス幅が長いほど、あるいは、駆動パルス幅が一定ならばパルス間隔が短いほど、あるいは波高値が高いほど、必要な時間は短くなる。このことは安定化駆動の駆動デューティー（パルス幅／パルス周期）が高いほど短時間での安定化が可能となることを示している。 The time required for this stabilization drive varies depending on the width of the voltage pulse to be applied, the peak value of the voltage pulse, and the pulse interval, but is generally in the range of several minutes to several hundred minutes. The longer the width, the shorter the pulse interval if the drive pulse width is constant, or the higher the peak value, the shorter the required time. This indicates that the higher the drive duty (pulse width / pulse period) of the stabilization drive, the shorter the stabilization becomes possible.
この様子を図２４、図２５に示す。同図において、図２４はパルス幅を変えた場合の安定化の様子を、図２５はパルス間隔を変えた場合の安定化の様子を模式的に示している。この挙動は、パルス波高値においても同様であり、波高値が高いほど、安定化に要する時間は短い。なお、説明の簡略化のために同図では放出電流についてのみ記載しているが、素子電流についても同様の変化を示すことが分かっており、安定化駆動中も電子放出効率（Ｉｅの値／Ｉｆの値）を高い状態に保ったまま行うことができる。 This situation is shown in FIGS. In FIG. 24, FIG. 24 schematically shows the state of stabilization when the pulse width is changed, and FIG. 25 schematically shows the state of stabilization when the pulse interval is changed. This behavior is the same for the pulse peak value, and the higher the peak value, the shorter the time required for stabilization. For simplicity of explanation, only the emission current is shown in the figure, but it is known that the device current also shows the same change, and the electron emission efficiency (value of Ie / (If value) can be kept high.
尚、安定化駆動に用いるパルス電圧の波高値が高い場合は、素子の破壊を誘発する恐れがあるため好ましくなく、実際の駆動（実駆動）時に印加される電圧を若干上回る程度が上限と考えられる。具体的には、実駆動時に素子に印加される最大電圧の０．７倍以上１．５倍以下が好ましく、１．０５倍以上１．２倍以下がより好ましい。 In addition, when the peak value of the pulse voltage used for the stabilization drive is high, it is not preferable because the device may be destroyed. The upper limit is considered to be slightly higher than the voltage applied during actual drive (actual drive). It is done. Specifically, it is preferably 0.7 to 1.5 times the maximum voltage applied to the element during actual driving, and more preferably 1.05 to 1.2 times.
しかし、安定化駆動は電流を流すことが必要であり、素子電流が観測されないような極端に低い電圧では安定化の機能を発現できないためある程度の電圧は必要である。具体的には、図１５に示すような放出電流Ｉｅ、素子電流Ｉｆが流れ始めるＶｔｈの電圧以上が必要である。 However, the stabilization drive requires a current to flow, and a certain level of voltage is necessary because the stabilization function cannot be exhibited at an extremely low voltage at which no element current is observed. Specifically, a voltage equal to or higher than the voltage of Vth at which the emission current Ie and the device current If begin to flow as shown in FIG. 15 is required.
尚、本発明において、「実駆動」とは、本発明の電子放出素子、電子源あるいは画像表示装置が、メーカーから出荷された後の駆動を指し、例えば、ＶＴＲ画像やＴＶ画像などのユーザーが所望する画像を表示する最に素子に印加される、予め想定されていた範囲内の駆動を指すものであって、何らかのトラブルによって突発的に素子に印加されてしまう駆動条件とは異なるものである。 In the present invention, “actual driving” refers to driving after the electron-emitting device, electron source, or image display device of the present invention is shipped from a manufacturer. For example, a user such as a VTR image or a TV image This refers to the driving within the range that is assumed in advance, which is applied to the element when displaying a desired image, and is different from the driving condition that is suddenly applied to the element due to some trouble. .
また、この安定化駆動の工程は、前述の間隙形成工程に引き続き行うことも可能であり、電極２、３間に電圧パルスを連続的に印加して間隙形成した後に安定化駆動電圧を印加することによって連続的に行うこともできる。いずれの場合においても、安定化駆動工程は、減圧雰囲気下、好ましくは１．３×１０-3Ｐａ以下の圧力の雰囲気中で行うのが望ましい。
In addition, this stabilization driving process can be performed following the above-described gap forming process. After the voltage pulse is continuously applied between the
画像形成装置としてパネル化する場合は、後述するようにパネル作製工程を必要とするが上記安定化駆動の工程は電子放出素子の特性を決定付ける工程であるためパネル化工程を経た後の減圧されたパネル内で行うことが望ましく、さらには安定化駆動後に加熱工程を通さないことがより望ましい。 When a panel is formed as an image forming apparatus, a panel manufacturing process is required as described later, but the stabilization driving process is a process for determining the characteristics of the electron-emitting device. It is desirable to carry out in a panel, and it is more desirable not to pass the heating process after the stabilization driving.
以上述べた安定化駆動の諸条件は実際の電子放出素子あるいは画像形成装置の特性に鑑みて設定されるべきものであり、本発明は上記条件に限定されるものではない。 The various conditions for the stabilization driving described above should be set in view of the characteristics of an actual electron-emitting device or image forming apparatus, and the present invention is not limited to the above conditions.
次に、上記電子放出素子を用いた本発明における画像形成装置について説明する。 Next, an image forming apparatus according to the present invention using the electron-emitting device will be described.
図１６は、本発明の製造方法により製造される電子放出素子１０２を用いた画像形成装置の一例を示す模式図である。尚、図１６では画像形成装置（気密容器１００）内を説明するために、後述する支持枠７２およびフェースプレート７１の一部を取り除いた図である。また、駆動回路の図示は省略している。
FIG. 16 is a schematic view showing an example of an image forming apparatus using the electron-emitting
図１６において、１は電子放出素子１０２が多数配置された基体であり、画像形成装置の説明においてはリアプレートと記す。７１は、画像形成部材７５が配置されたフェースプレートである。７２は、フェースプレート７１とリアプレート１間を減圧状態に保持するための支持枠である。１０１はフェースプレート７１とリアプレート１間の間隔を保持するために、配置されたスペーサである。
In FIG. 16,
画像形成装置１００がディスプレイ（画像表示装置）の場合には、画像形成部材７５は蛍光体膜７４と導電性のメタルバック７３から構成される。６２および６３はそれぞれ電子放出素子１０２に電圧を印加するために接続された配線である。Ｄｏｙ１〜ＤｏｙｎおよびＤｏｘ１〜Ｄｏｘｍは、画像形成装置１００の外部に配置される駆動回路などと、画像形成装置の減圧空間（フェースプレートとリアプレートと支持枠とで囲まれる空間）から外部に導出された配線６２および６３の端部とを接続するための取り出し配線である。
When the
次に、本発明の画像形成装置の製造方法の一例を図６乃至図１２などを用いて以下に示す。 Next, an example of a method for manufacturing the image forming apparatus of the present invention will be described below with reference to FIGS.
（Ａ）まず、リアプレート１を用意する。リアプレート１としては、絶縁性材料からなるものを用い、特には、ガラスが好ましく用いられる。
(A) First, the
（Ｂ）次に、リアプレート１上に、図１で説明した一対の電極２，３を複数組み形成する（図６）。電極材料は、導電性材料であれば良い。また、電極２，３の形成方法は、スパッタ法、ＣＶＤ法、印刷法など種々の製造方法を用いることができる。なお、図６では、説明を簡略化するために、Ｘ方向に３組、Ｙ方向に３組、合計９組の電極対を形成した例を用いているが、この電極対の数は、画像形成装置の解像度に応じて適宜設定される。
(B) Next, a plurality of pairs of the
（Ｃ）次に、電極３の一部を覆うように、下配線６２を形成する（図７）。下配線６２の形成方法は、様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
(C) Next, the
（Ｄ）下配線６２と、次工程で形成する上配線６３との交差部に絶縁層６４を形成する（図８）。絶縁層６４の形成方法も様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
(D) An insulating
（Ｅ）下配線６２と実質的に直交する上配線６３を形成する（図９）。上配線６３の形成方法も様々な手法を用いることができるが、下配線６２と同様、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
(E) An
（Ｆ）次に、各電極対２、３間を接続するように、高分子膜４を形成する（図１０）。高分子膜４は、前述のように様々な方法で作成することができるが、大面積に簡易に形成するには、インクジェット法を用いることもできるが、前述したようにパターンニングで所望の形状の高分子膜４を形成しても良い。
(F) Next, the
（Ｇ）続いて、前述した様に、各高分子膜４を低抵抗化する「低抵抗処理」を行う。「低抵抗化処理」については、前記した電子ビームやイオンビームなどの粒子ビームを照射するか、レーザビームを照射することにより行われる。この「低抵抗化処理」は好ましくは減圧雰囲気中で行われる。この工程により、高分子膜４に導電性が付与され、導電性膜（カーボン膜）４’に変化する（図１１）。
(G) Subsequently, as described above, “low resistance treatment” for reducing the resistance of each
（Ｈ）つぎに、前記工程（Ｇ）により得られた膜４’に、間隙５の形成を行う。この間隙５の形成は、各配線６２および配線６３に電圧を印加することによって行う。これにより、各電極対２、３間に電圧が印加される。尚、印加する電圧としてはパルス電圧であることが好ましい。この電圧印加工程により、導電性膜４’の一部に間隙５が形成される（図１２）。間隙５は、一方の電極近傍に配置される。
(H) Next, the
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、すなわち、電子ビームあるいはレーザービームの照射を行っている最中に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下で行うのが望ましい。
This voltage application step is performed by continuously applying a voltage pulse between the
（Ｉ）次に、予め用意しておいた、アルミニウム膜からなるメタルバック７３と蛍光体膜７４とを有するフェースプレート７１と、上記工程（Ａ）〜（Ｈ）を経たリアプレート１とを、メタルバックと電子放出素子が対向するように、位置合わせする（図１７（ａ））。支持枠７２とフェースプレート７１との当接面（当接領域）には接合部材が配置される。同様に、リアプレート１と支持枠７２との当接面（当接領域）にも接合部材が配置される。上記接合部材には、真空を保持する機能と接着機能とを有するものが用いられ、具体的にはフリットガラスやインジウム、インジウム合金などが用いられる。
(I) Next, the
図１７においては、支持枠７２が、予め上記工程（Ａ）〜（Ｈ）を経たリアプレート１上に接合部材によって固定（接着）された例を図示しているが、必ずしも本工程（Ｉ）時に接合されている必要はない。また、同様に、図１７においてはスペーサ１０１がリアプレート１上に固定された例を示しているが、スペーサ１０１も、本工程（Ｉ）時にリアプレート１に必ずしも固定されている必要はない。
FIG. 17 shows an example in which the
また、図１７では、便宜上、リアプレート１を下方に配置し、フェースプレート７１をリアプレート１の上方に配置した例を示したが、どちらが上であっても構わない。
In FIG. 17, for the sake of convenience, the
さらには、図１７では、支持枠７２およびスペーサ１０１は、予め、リアプレート１上に固定（接着）しておいた例を示したが、次の「封着工程」時に固定（接着）されるよう、リアプレート上またはフェースプレート上に載置するだけでもよい。
Further, FIG. 17 shows an example in which the
（Ｊ）次に、封着工程を行う。上記工程（Ｉ）で対向して配置されたフェースプレート７１とリアプレート１とを、その対向方向に加圧しながら、少なくとも前記接合部材を加熱する。上記加熱は、熱的な歪を低減するために、フェースプレートおよびリアプレートの全面を加熱することが好ましい。
(J) Next, a sealing step is performed. At least the joining member is heated while pressing the
尚、本発明においては、上記「封着工程」は、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて行うことが好ましい。具体的な減圧（真空）雰囲気としては、１０-5Ｐａ以下、好ましくは１０-6Ｐａ以下の圧力が好ましい。 In the present invention, the “sealing step” is preferably performed in a reduced pressure (vacuum) atmosphere or a non-oxidizing atmosphere. As a specific reduced pressure (vacuum) atmosphere, a pressure of 10 −5 Pa or less, preferably 10 −6 Pa or less is preferable.
この封着工程により、フェースプレート７１と支持枠７２とリアプレート１との当接部が気密に接合され、同時に、内部が高真空に維持された、図１６に示した気密容器（画像形成装置）１００が得られる。
By this sealing step, the contact portions of the
ここでは、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて「封着工程」を行う例を示した。しかしながら、大気中で上記「封着工程」を行っても良い。この場合は、別途、フェースプレートとリアプレート間の空間を排気するための排気管を、気密容器１００に設けておき、上記「封着工程」後に、気密容器内部を１０-5Ｐａ以下に排気する。その後、排気管を封止することで内部が高真空に維持された気密容器（画像形成装置）１００が得ることができる。
Here, an example in which the “sealing step” is performed in a reduced pressure (vacuum) atmosphere or a non-oxidizing atmosphere is shown. However, you may perform the said "sealing process" in air | atmosphere. In this case, an exhaust pipe for exhausting the space between the face plate and the rear plate is separately provided in the
上記「封着工程」を真空中にて行う場合には、画像形成装置（気密容器）１００内部を高真空に維持するために、上記工程（Ｉ）と工程（Ｊ）との間に、前記メタルバック７３上（メタルバックのリアプレート１と対向する面上）にゲッター材を被覆する工程を設けることが好ましい。この時、用いるゲッター材としては、被覆を簡易にする理由から蒸発型のゲッターであることが好ましい。したがって、バリウムをゲッター膜としてメタルバック７３上に被覆することが好ましい。また、このゲッターの被覆工程は、上記工程（Ｊ）と同様に、減圧（真空）雰囲気中で行われる。 In the case where the “sealing step” is performed in a vacuum, in order to maintain the inside of the image forming apparatus (airtight container) 100 at a high vacuum, between the step (I) and the step (J), It is preferable to provide a step of coating the getter material on the metal back 73 (on the surface of the metal back facing the rear plate 1). At this time, the getter material used is preferably an evaporation type getter for the purpose of simplifying the coating. Therefore, it is preferable to coat barium on the metal back 73 as a getter film. The getter coating step is performed in a reduced pressure (vacuum) atmosphere as in the step (J).
また、ここで説明した画像形成装置の例では、フェースプレート７１とリアプレート１との間には、スペーサ１０１を配置した。しかしながら、画像形成装置の大きさが小さい場合には、スペーサ１０１は必ずしも必要としない。また、リアプレート１とフェースプレート７１との間隔が数百μｍ程度であれば支持枠７２を用いずに、接合部材によって直接リアプレート１とフェースプレート７１とを接合することも可能である。そのような場合には、接合部材が支持枠７２の代替部材を兼ねる。
Further, in the example of the image forming apparatus described here, the
また、本発明においては、電子放出素子１０２の間隙５を形成する工程（工程（Ｈ））の後に、位置合わせ工程（工程（Ｉ））および封着工程（工程（Ｊ））を行った。しかしながら、工程（Ｈ）を、封着工程（工程Ｊ）の後に行うこともできる。
In the present invention, the alignment step (step (I)) and the sealing step (step (J)) were performed after the step (step (H)) for forming the
また、前述したように、前記「安定化駆動」を行う場合は、上記「封着工程」後であって、且つ、パネル内部の真空度が１．３×１０-3Ｐａ以上である状態で行われる。 Further, as described above, when performing the “stabilization driving”, it is after the “sealing step” and the degree of vacuum inside the panel is 1.3 × 10 −3 Pa or more. Done.
以下に、実施例を挙げて本発明をより詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to examples.
［実施例１］
本実施例では、図２で示した製造方法で作製した電子放出素子を用いた。
以下に作製工程の詳細を説明する。
[Example 1]
In this example, the electron-emitting device manufactured by the manufacturing method shown in FIG. 2 was used.
Details of the manufacturing process will be described below.
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を形成した（図２（ａ））。なお、電極２、３の電極間距離は１０μｍとした。基板１には、旭硝子製の「ＰＤ２００」を使用した。このガラスの各物性値は以下のとおりである。比熱：Ｃsub＝６５３［Ｊ／ｋｇ・Ｋ］、比重：ρsub＝２７３０［ｋｇ／ｍ3］、熱伝導率：λsub＝０．９０［Ｗ／ｍ・Ｋ］。また、このガラスの８００ｎｍ付近の波長の吸収係数を測定したところ、約５％であった。また、各電極２と３にはそれぞれ、電流を供給する不図示の配線が接続されている。配線は基板１上に配置される。
(Process 1)
A Pt film having a thickness of 100 nm was deposited on the
（工程２）
基体１に、芳香族ポリイミドの前駆体であるポリアミック酸溶液を、３％のトリエタノールアミンを溶かしたＮ−メチルピロリドン溶媒で希釈したスピンコータによって全面に塗布し、真空条件下に３５０℃まで昇温しベークして、イミド化を行った。その後、フォトレジストを塗布し、露光、現像、エッチングの各工程を施すことによって、ポリイミド膜を素子電極２，３を跨ぐ長方形状にパターニングし、高分子膜４を作製した（図２（ｂ））。この時の、ポリイミド膜４の膜厚は３０ｎｍであった。このポリイミド膜が、１×１０-4Ｐａ以上の真空度中で１時間加熱保持した時に０．１Ωｃｍの抵抗率になる温度Ｔは、７００℃であり、反応の活性化エネルギーは３．２ｅＶであった。
(Process 2)
A polyamic acid solution, which is a precursor of aromatic polyimide, is applied to the entire surface of the
（工程３）
次に、Ｎｄ：ＹＡＧレーザー（ビーム径１０μｍ）を用いて、前述した式（１）に上記基板の物性値を当てはめた条件（Ｗ１の関係式を満たす条件）でのポリイミド膜４へのエネルギー照射（低抵抗化処理）を照射時間毎に３条件ずつ行った。また、前述した式（２）に上記基板の物性値を当てはめた条件（Ｗ１’の関係式を満たす条件）でのポリイミド膜４へのエネルギー照射（低抵抗化処理）を照射時間毎に３条件ずつ行った。この時、式（２）のＡ＝２．７０、γ＝０．５６５とした。また、同じ高分子膜に対して、図２１に実線で示した、長時間をかけて低抵抗化処理を行ってきた知見に基づいて得られた条件（Ｗ２の関係式を満たす条件）でのポリイミド膜４へのエネルギー照射を照射時間条件毎に１条件ずつ行った。各条件毎にポリイミド膜４を低抵抗化処理することによって得た膜のＥａを測定した。この測定結果を表１に示す。
(Process 3)
Next, using a Nd: YAG laser (beam diameter: 10 μm), energy irradiation to the
表１に示す様に、本発明の式（１）を満たす条件で「低抵抗化処理」を行った場合には、照射時間τが１×１０-9ｓｅｃ≦τ≦１０ｓｅｃの範囲内では、Ｅａの値は、照射時間毎にみるとＥａの値がτが小さくなるほどばらついているものの、全て０．３ｅＶ以下であった。しかし、式（１）の条件下であっても、照射時間τの範囲を外れると、Ｅａの値は０．３ｅＶを超えるものがあった。本発明の式（２）を満たす条件で「低抵抗化処理」を行なった場合には、照射時間τが１×１０-9ｓｅｃ≦τ≦１ｓｅｃの範囲内では、Ｅａの値が０．２ｅＶ以下となり、照射時間毎のＥａの値のばらつきも、式（１）を満たす条件に比べて小さくなっていた。照射時間τを外れると、Ｅａの値は０．３ｅＶを超えるものがあった。 As shown in Table 1, when the “low resistance treatment” is performed under the conditions satisfying the formula (1) of the present invention, the irradiation time τ is within the range of 1 × 10 −9 sec ≦ τ ≦ 10 sec. The values of Ea were all 0.3 eV or less, although the values of Ea varied with decreasing τ when viewed at each irradiation time. However, even under the condition of the formula (1), the value of Ea exceeded 0.3 eV when out of the irradiation time τ range. When the “resistance reduction treatment” is performed under the condition satisfying the expression (2) of the present invention, the value of Ea is 0.2 eV when the irradiation time τ is in the range of 1 × 10 −9 sec ≦ τ ≦ 1 sec. The variation in the value of Ea for each irradiation time was also smaller than the condition satisfying Equation (1). Outside the irradiation time τ, the value of Ea exceeded 0.3 eV.
ポリイミド膜に上記「低抵抗化処理」を施した後に得られた膜（「カーボン膜」あるいは「導電性膜」と呼ぶ）をオージェ電子分光分析装置（ＡＥＳ）を用いて分析したところ、カーボンを主成分とする膜に変化していることが分かった。 When the film obtained by applying the above-mentioned “low resistance treatment” to the polyimide film (referred to as “carbon film” or “conductive film”) was analyzed using an Auger Electron Spectrometer (AES), carbon was analyzed. It turned out that it changed into the film | membrane which has a main component.
（工程４）
その後、冷却して各々の電極２，３間に２０Ｖ、パルス幅１ｍｓｅｃの矩形パルスを印加することにより低抵抗化処理を施した膜に間隙５を形成する電圧印加工程を行った。
(Process 4)
Thereafter, a voltage application step was performed in which the
上記工程１〜４の各工程を経た素子の電子放出特性、間隙５の形成位置、間隙がカーボン膜のＥａを調べた。その結果、式（１）の条件下で「低抵抗化処理」を行った素子においては、良好な電子放出特性が得られた。また、間隙５の位置も図２３に示す様に、電極近傍に形成されていた。但し、間隙５は電極３の近傍に形成される場合と、電極２近傍に形成される場合とがあった。しかし、図１９の様に、高分子膜４を台形形状にパターニングすれば、電極と高分子膜との接続長さが短い方に間隙を形成することができた。
The electron emission characteristics of the device that has undergone each of the
一方、τ≦１０ｓｅｃの領域においては、式（１）以外の条件で「低抵抗処理」を行った素子においては、電極２と電極３の中間あたりに間隙が形成されたり、また、間隙が形成できなかったり、ひどい場合には、電極が破壊され電子放出素子としては使えない状態になっていた。また、τが＞１０ｓｅｃの領域では、Ｗ１以外の条件においても、良好な電子放出特性が得られる場合とそうではない場合とがあった。
On the other hand, in the region where τ ≦ 10 sec, in the element subjected to the “low resistance treatment” under the conditions other than the expression (1), a gap is formed in the middle of the
また、良好な電子放出特性を示した素子の導電性膜（カーボン膜）４’のＥａを算出したところ、低抵抗化処理後にＥａが０．２ｅＶ以上０．３ｅＶ以下であったものも含め、いずれの導電性膜（カーボン膜）４’もＥａが０．２ｅＶ以下であった。また、いずれの導電性膜（カーボン膜）４’も低抵抗化処理後に比べてＥａが小さくなっていた。 In addition, when the Ea of the conductive film (carbon film) 4 ′ of the element exhibiting good electron emission characteristics was calculated, including those whose Ea was 0.2 eV or more and 0.3 eV or less after the resistance reduction treatment, All the conductive films (carbon films) 4 ′ had Ea of 0.2 eV or less. Further, any conductive film (carbon film) 4 ′ had a smaller Ea than after the resistance reduction treatment.
本実施例における活性化エネルギーＥａの測定は、１×１０-6Ｐａ程度の真空下で、図１９に示すように、電極２，３間に電圧（０．５Ｖ）を加え「低抵抗化処理」を施して得られた膜に流れる電流をモニターしながら、ヒーターを用いて基体１を常温から３００℃まで加熱する。その結果得られた電流と温度のデータをアレニウスプロット（Ｉ∝ＥＸＰ（−Ｅａ／ｋＴ），Ｉ：電流，ｋ：ボルツマン定数，Ｔ：絶対温度）し、その傾きからＥａを算出した。
In this example, the activation energy Ea is measured by applying a voltage (0.5 V) between the
また、本実施例では、上記電子放出素子に接続する配線の材料を変えて基板１上に形成し、上記と同様の測定をしたところ、図２０に示す様に、τ＞１０ｓｅｃの領域においては、良好な電子放出特性が得られるために必要なエネルギー密度の条件が、配線の材料によって異なることが分かった。しかし、τ≦１０ｓｅｃの領域においては、図２１に示す様に、配線の材料が異なっても、上記式（１）の条件を満たせば、良好な電子放出特性を得ることができることがわかる。また、配線の膜厚や構造によっても、τ≦１０ｓｅｃの領域においては、上記式（１）の条件を満たせば、良好な電子放出特性を得ることができる。
Further, in this example, the wiring material connected to the electron-emitting device was changed on the
この結果からも、電子源や画像形成装置のような、多数の電子放出素子と、電子放出素子を駆動するための配線が配置されるものを形成する場合（即ち、「低抵抗化処理」の際に、既に、基板上に配線が形成されている場合）においては、本発明の式（１）に示す条件下での「低抵抗化処理」を行うことが望ましいことがわかる。 Also from this result, when forming a device in which a large number of electron-emitting devices and wirings for driving the electron-emitting devices are arranged, such as an electron source or an image forming apparatus (that is, “resistance reduction processing”) When the wiring is already formed on the substrate), it is understood that it is desirable to perform the “resistance reduction treatment” under the condition shown in the formula (1) of the present invention.
また、基板１の材料を石英基板に代えて、石英基板の物性値を上記式（１）に当てはめた条件で、上記工程（１）〜（４）を行ったところ、同様に電子放出特性に優れた電子放出素子を得ることができた。この関係は他の基板材料においても同様であった。
Further, when the above steps (1) to (4) were performed under the condition that the material value of the
図２２には、石英基板および高歪点ガラス基板（旭硝子（株）製、商品名：ＰＤ２００）基板の各物性値を式（１）に当てはめた条件をグラフ化して示した。尚、石英基板がλ＝１．３８Ｗ／ｍ・Ｋ、ｃ＝７４０Ｊ／ｋｇ・Ｋ、ρ＝２１９０ｋｇ／ｍ3、（λ・ｃ・ρ）１／２＝１４９５であり、ＰＤ２００基板がλ＝０．９／ｍ・Ｋ、ｃ＝６５３Ｊ／ｋｇ・Ｋ、ρ＝２７３０ｋｇ／ｍ3、（λ・ｃ・ρ）１／２＝１２６７であった。図２１、図２２から、基体の種類や配線材料や配線の膜厚等には依存せず、基体・配線を固定すれば、τ≦１０ｓｅｃの領域においては、照射時間と、高分子膜４の低抵抗化処理に必要な単位面積・単位時間あたりのエネルギーはＬｏｇ−Ｌｏｇで直線の関係にあることがわかる。
FIG. 22 is a graph showing conditions in which the physical property values of the quartz substrate and the high strain point glass substrate (manufactured by Asahi Glass Co., Ltd., trade name: PD200) are applied to the equation (1). The quartz substrate is λ = 1.38 W / m · K, c = 740 J / kg · K, ρ = 2190 kg / m 3 , (λ · c · ρ) 1/2 = 1495, and the PD200 substrate is λ = 0.9 / m · K, c = 653 J / kg · K, ρ = 2730 kg / m 3 , (λ · c · ρ) 1/2 = 1267. From FIG. 21 and FIG. 22, it is not dependent on the type of substrate, the wiring material, the film thickness of the wiring, etc. If the substrate and the wiring are fixed, the irradiation time and the
また、基板１の材料を石英基板にし、石英基板の物性値を上記式（２）に当てはめた条件で、上記工程（１）〜（４）を行った。（２）式におけるＡ＝２．８２、γ＝０．５５３とした。ＰＤ２００基板の時と同様、低抵抗化処理後のＥａばらつきが（１）式の条件よりも小さくなり、その後の「電圧印加工程」が短時間で処理でき、且つさらにばらつきの少ない優れた電子放出特性を持つ電子放出素子を得ることができた。
Moreover, the said process (1)-(4) was performed on the conditions which used the material of the board |
この関係は他の基板材料においても同様であった。このことから、式（２）においても、配線材料や配線の膜厚等には依存せず、基体を固定すれば、τ≦１ｓｅｃの領域においては、照射時間と、高分子膜４の低抵抗化処理に必要な単位面積・単位時間あたりのエネルギーはＬｏｇ−Ｌｏｇで直線の関係に近似できることがわかる。
This relationship was the same for other substrate materials. Therefore, also in the formula (2), the irradiation time and the low resistance of the
また、良好な電子放出特性を示した素子の間隙５近傍の断面ＳＥＭ像を観測したところ、図１（ｂ）に示した模式図と同様に、間隙５内に、電極が露出する構成であった。
In addition, when a cross-sectional SEM image in the vicinity of the
［実施例２］
本実施例では図１６に模式的に示した画像表示装置１００を作成した。符号１０２は、本発明の電子放出素子である。図６乃至図１２、図１６、図１７を用いて、本実施例の画像形成装置の作製方法を述べる。
[Example 2]
In the present embodiment, the
図１２は、リアプレート１と、その上に形成された複数の本発明の電子放出素子と、各電子放出素子に信号を印加するための配線とから構成される電子源の一部を拡大して模式的に示している。１はリアプレート、２、３は電極、５は間隙、４’はカーボン膜、６２はＸ方向配線、６３はＹ方向配線、６４は層間絶縁層である。
FIG. 12 is an enlarged view of a part of an electron source including the
リアプレート１には、旭硝子のＰＤ２００を使用した。各物性値は以下のとおりである。
As the
比 熱 ：ｃsub＝６５３［Ｊ／ｋｇ・Ｋ］
比 重 ：ρsub＝２７３０［ｋｇ／ｍ3］
熱伝導率：λsub＝０．９０［Ｗ／ｍ・Ｋ］
Specific heat: c sub = 653 [J / kg · K]
Specific gravity: ρ sub = 2730 [kg / m 3 ]
Thermal conductivity: λ sub = 0.90 [W / m · K]
図１６において、図１２と同じ符号のものは、同じ部材を示している。７１はガラス基板上に、蛍光体膜７４とＡｌからなるメタルバック７３とが積層されたフェースプレートである。７２は支持枠であり、リアプレート１、フェースプレート７１、支持枠７２で真空密閉容器が形成される。
In FIG. 16, the same reference numerals as those in FIG. 12 denote the same members.
以下、図６乃至図１２、図１６、図１７を用いて、本実施例を説明する。 Hereinafter, this embodiment will be described with reference to FIGS. 6 to 12, 16, and 17.
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を形成した（図６）。なお、電極２、３の電極間距離は１０μｍとした。
(Process 1)
A Pt film having a thickness of 100 nm was deposited on the
（工程２）
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｘ方向配線６２を形成した（図７）。
(Process 2)
Next, an
（工程３）
続いて、Ｘ方向配線６２とＹ方向配線６３の交差部になる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層６４を形成した（図８）。
(Process 3)
Subsequently, an insulating paste was printed by a screen printing method at a position where the
（工程４）
さらに、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｙ方向配線６３を形成し、基体１上にマトリックス配線を形成した（図９）。
(Process 4)
Furthermore, an Ag paste was printed by screen printing and heated and fired to form Y-
（工程５）
以上のようにしてマトリックス配線を形成した基体１の電極２，３間に跨る位置に、高分子膜４を配置した（図１０）。この高分子膜４の形成方法を図２７を用いて具体的に説明する。尚、図２７は１素子分の領域のみを示している。
(Process 5)
The
先ず、マトリックス配線を形成した基体１に、芳香族ポリイミドの前駆体であるポリアミック酸（日立化成工業（株）社製：ＰＩＸ−Ｌ１１０）溶液を、３％のトリエタノールアミンを溶かしたＮ−メチルピロリドン溶媒で希釈したスピンコータによって全面に塗布し、真空条件下に３５０℃まで昇温しベークして、イミド化を行った（図２７（ｂ））。その後、フォトレジスト８を塗布し（図２７（ｃ））、露光（図省略）、現像（図２７（ｄ））、エッチング（図２７（ｅ））の各工程を施すことによって、ポリイミド膜を素子電極２，３を跨ぐ台形形状にパターニングし、台形形状の高分子膜４を作製した（図２７（ｆ）及び図１０）。
First, an aromatic polyimide precursor polyamic acid (manufactured by Hitachi Chemical Co., Ltd .: PIX-L110) solution and 3% triethanolamine dissolved in N-methyl on the
この時の、ポリイミド膜４の膜厚は３０ｎｍであった。このポリイミド膜が、１×１０-4Ｐａ以上の真空度中で１時間加熱保持した時に０．１Ωｃｍ以下の抵抗率になる温度Ｔは、７５０℃であった。また、電極２と高分子膜４との交差長（実質的に、「基板１表面上における電極と高分子膜との境界線の長さ」に相当する）を１００μｍとし、電極３と高分子膜４との交差長を１５０μｍとした。尚、このリヤプレートの８００ｎｍ付近の波長の吸収係数を測定したところ、約５％であった。
At this time, the film thickness of the
（工程６）
次に、Ｐｔからなる電極２、３、マトリックス配線６２、６３、ポリイミド膜からなる高分子膜４を形成したリアプレート１をステージ上にセットし、各々の高分子膜４に対して、実施例１で行った、式（１）の条件下のエネルギーを１パルスづつ照射した。１パルスのパルス幅（照射時間τ）を１ｓｅｃとして照射した。
(Step 6)
Next, the
このとき、各素子に、エネルギー源である半導体レーザーが照射されるよう、ステージを移動させて、各々の高分子膜４を低抵抗化処理した。
At this time, the resistance of each
（工程７）
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とをフリットガラスにより接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３が形成された面とを対向させて）、配置した（図１７（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
(Step 7)
The
（工程８）
次に、対向させたフェースプレート７１とリアプレート１とを１０-6Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図１７（ｂ））。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
(Process 8)
Next, the
最後に、Ｘ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に２５Ｖ、の矩形パルスを印加することにより「低抵抗化処理」を施して得られた膜（「導電性膜」あるいは「カーボン膜」あるいは「炭素を主成分とする導電性膜」）４’に間隙５を形成し（図１２参照）、本実施例の画像形成装置１００を作製した。
Finally, a film obtained by applying a “low resistance treatment” by applying a rectangular pulse of 25 V between the
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して２２Ｖの電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、長時間にわたって明るい良好な画像を形成することができた。 In the image forming apparatus completed as described above, a desired electron-emitting device is selected through the X direction wiring and the Y direction wiring, and a voltage of 22 V is applied, and a voltage of 8 kV is applied to the metal back 73 through the high voltage terminal Hv. As a result, a bright and good image could be formed over a long period of time.
［実施例３］
本実施例では、実施例２で作成した画像表示装置にさらに、「安定化駆動」工程を付与した。従って、実施例２の工程８に続く工程について以下に記載する。
[Example 3]
In this example, the “stabilization driving” step was further added to the image display device created in Example 2. Therefore, the process following the
（工程９）
上記工程８で得られた画像形成装置のＸ方向配線、Ｙ方向配線を通じて各電子放出素子に繰り返し周波数６０Ｈｚ、パルス幅１００μ秒、電圧２２Ｖの駆動パルスを印加してパネルの安定化駆動を行った。この安定化駆動時に印加したパルスの波高値は、実駆動時に印加されるパルスの波高値と同じである。この時の各々のＸ方向に沿った１ライン当りの放出電流及び素子電流を計測し、初期の電流変動が一定値に収束したところで安定化駆動を終了した。それに要した時間は上記条件下ではほぼ１０分間であった。
(Step 9)
The panel was stabilized by applying a driving pulse having a repetition frequency of 60 Hz, a pulse width of 100 μsec, and a voltage of 22 V to each electron-emitting device through the X-direction wiring and Y-direction wiring of the image forming apparatus obtained in
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して印加電圧２２Ｖ、パルス幅２０μ秒、繰り返し周波数６０Ｈｚの駆動電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加して画像を表示したところ、長時間にわたって明るい良好な画像を形成することができた。また、その時の表示画像の輝度変化を測定したところ全画像領域において長期にわたり５％以内という、良好な結果が得られた。 In the image forming apparatus completed as described above, a desired electron-emitting device is selected through the X-direction wiring and the Y-direction wiring, and a driving voltage having an applied voltage of 22 V, a pulse width of 20 μsec, and a repetition frequency of 60 Hz is applied. When an image was displayed by applying a voltage of 8 kV to the metal back 73 through the terminal Hv, a bright and good image could be formed over a long period of time. Further, when the change in luminance of the display image at that time was measured, a good result of 5% or less over a long period in the entire image region was obtained.
［実施例４］
本実施例では、実施例３同様の図１６に模式的に示した画像形成装置１００を作成した。電子放出素子１０２としては、図１および図２を用いてその製造方法を既に記した電子放出素子を用いた。主な製造工程は実施例２と同様であるため省略するが、前記「低抵抗化処理」において、リアプレート１をおよそ１×１０-6Ｐａの減圧雰囲気中に入れ、加速電圧＝１０ｋＶ、電流密度＝０．１ｍＡの電子ビームを高分子膜に照射することで行った。
[Example 4]
In this example, the
こうして得られてリアプレート１を減圧雰囲気中で実施例３と同様にＸ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に２５Ｖ、パルス幅１ｍｓｅｃの矩形パルスを印加することにより間隙５を形成した。
By applying a rectangular pulse having a voltage of 25 V and a pulse width of 1 msec between the
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とをフリットガラスにより接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３が形成された面とを対向させて）、配置した（図１７（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
The
次に、対向させたフェースプレート７１とリアプレート１とを１０-6Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図１７（ｂ））。この工程により内部が高真空に維持された気密容器（パネル）が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
Next, the
次に、上記工程で得られた画像形成装置のＸ方向配線、Ｙ方向配線を通じて各電子放出素子に繰り返し周波数６００Ｈｚ、パルス幅１００μ秒、電圧２２Ｖの駆動パルスを印加してパネルの安定化駆動を行った。この時の各々のＸ方向に沿った１ライン当りの放出電流及び素子電流を計測し、初期の電流変動が一定値に収束したところで安定化駆動を終了した。それに要した時間は上記条件下ではほぼ１分間であり、実施例３に比べてさらに短時間で安定化させることが可能であった。 Next, a stable driving of the panel is performed by applying a driving pulse having a repetition frequency of 600 Hz, a pulse width of 100 μsec, and a voltage of 22 V to each electron-emitting device through the X-direction wiring and Y-direction wiring of the image forming apparatus obtained in the above process. went. At this time, the emission current and device current per line along each X direction were measured, and the stabilization driving was terminated when the initial current fluctuation converged to a constant value. The time required for this was approximately 1 minute under the above conditions, and it was possible to stabilize in a shorter time than in Example 3.
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して印加電圧２２Ｖ、パルス幅２０μ秒、繰り返し周波数６０Ｈｚの駆動電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、長時間にわたって明るい良好な画像を形成することができた。また、その時の表示画像の輝度変化を測定したところ全画像領域において長期に渡って５％以内という、良好な結果が得られた。 In the image forming apparatus completed as described above, a desired electron-emitting device is selected through the X-direction wiring and the Y-direction wiring, and a driving voltage having an applied voltage of 22 V, a pulse width of 20 μsec, and a repetition frequency of 60 Hz is applied. When a voltage of 8 kV was applied to the metal back 73 through the terminal Hv, a bright and good image could be formed over a long period of time. Further, when the change in luminance of the display image at that time was measured, a satisfactory result was obtained that was within 5% over a long period in the entire image region.
１ 基体
２，３ 電極
４ 高分子膜
４’ カーボン膜
５ 間隙
６ 空隙
８ フォトレジスト
１０ 照射手段
６２ 下配線
６３ 上配線
６４ 絶縁層
７１ フェースプレート
７２ 支持枠
７３ メタルバック
７４ 蛍光体膜
７５ 画像形成部材
８０ 電極２，３間を流れる素子電流を測定するための電流計
８１ 電子放出素子に駆動電圧Ｖｆを印加するための電源
８２ 電子放出素子から放出された放出電流Ｉｅを測定するための電流計
８３ 高圧電源
８４ アノード
１００ 画像形成装置
１０１ スペーサ
１０２ 電子放出素子
DESCRIPTION OF
Claims (1)
高分子膜を、前記電極間を接続するように配置する工程と、
前記高分子膜を低抵抗化する工程と、
前記高分子膜を低抵抗化することによって得た膜に電流を流すことにより、前記高分子膜が低抵抗化された膜の、前記一対の電極のうちの一方の電極近傍に、間隙を形成する工程とを有し、
前記高分子膜を低抵抗化する工程は、その電気伝導に対する活性化エネルギーが０．３ｅＶ以下となるように前記高分子膜に光あるいは粒子ビームを照射する工程であることを特徴とする電子放出素子の製造方法。 Placing a pair of electrodes on a substrate;
Arranging a polymer film so as to connect the electrodes;
Reducing the resistance of the polymer film;
A gap is formed in the vicinity of one of the pair of electrodes of the film in which the resistance of the polymer film is reduced by passing a current through the film obtained by reducing the resistance of the polymer film. And a process of
The step of reducing the resistance of the polymer film is a step of irradiating the polymer film with light or a particle beam so that an activation energy for electric conduction is 0.3 eV or less. Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004346144A JP3740488B2 (en) | 2002-02-28 | 2004-11-30 | Method for manufacturing electron-emitting device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054342 | 2002-02-28 | ||
| JP2004346144A JP3740488B2 (en) | 2002-02-28 | 2004-11-30 | Method for manufacturing electron-emitting device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003022953A Division JP3634852B2 (en) | 2002-02-28 | 2003-01-31 | Electron emitting device, electron source, and manufacturing method of image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005056867A JP2005056867A (en) | 2005-03-03 |
| JP3740488B2 true JP3740488B2 (en) | 2006-02-01 |
Family
ID=34379651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004346144A Expired - Fee Related JP3740488B2 (en) | 2002-02-28 | 2004-11-30 | Method for manufacturing electron-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740488B2 (en) |
-
2004
- 2004-11-30 JP JP2004346144A patent/JP3740488B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005056867A (en) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3634852B2 (en) | Electron emitting device, electron source, and manufacturing method of image display device | |
| JP3647436B2 (en) | Electron-emitting device, electron source, image display device, and method for manufacturing electron-emitting device | |
| JP3634805B2 (en) | Manufacturing method of image forming apparatus | |
| US20030161942A1 (en) | Methods of manufacturing electron-emitting device, electron source, and image-forming apparatus | |
| JP3884979B2 (en) | Electron source and image forming apparatus manufacturing method | |
| US6835110B2 (en) | Method for manufacturing electron source and method for manufacturing image display apparatus | |
| JP3902964B2 (en) | Manufacturing method of electron source | |
| JP3884980B2 (en) | Electron source and method of manufacturing image forming apparatus using the electron source | |
| JP3740488B2 (en) | Method for manufacturing electron-emitting device | |
| US6693375B1 (en) | Electron emitting device, electron source, image forming apparatus, and method for manufacturing them | |
| JP3131781B2 (en) | Electron emitting element, electron source using the electron emitting element, and image forming apparatus | |
| JP2003288837A (en) | Manufacturing method of electron emission element | |
| JP2003257307A (en) | Manufacturing method for electron source and image forming apparatus | |
| JP2002343232A (en) | Electron emission element, electron source, imaging device and their manufacturing methods | |
| JP2005108507A (en) | Method for manufacturing electron emission element, electron source, and image display device | |
| JP2003123635A (en) | Manufacturing method of electron emitting element, electron source and image forming device | |
| JP2005268167A (en) | Electron-emitting element, and manufacturing method of electron source and image forming device | |
| JP2005259551A (en) | Manufacturing method for electron emission element, electron source and image forming device | |
| JP2005063779A (en) | Process of manufacture of electron emitting element, electron source, and image forming apparatus | |
| JP2003007206A (en) | Manufacturing method of imaging device | |
| JPH07192629A (en) | Repair method for electron emitting element and image forming device | |
| JP2003197091A (en) | Electron emission element, electron source, and method of manufacturing image forming device | |
| JP2002150930A (en) | Manufacturing method of electron emitting element, electron source and image forming device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |