JP3739091B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3739091B2
JP3739091B2 JP2003099846A JP2003099846A JP3739091B2 JP 3739091 B2 JP3739091 B2 JP 3739091B2 JP 2003099846 A JP2003099846 A JP 2003099846A JP 2003099846 A JP2003099846 A JP 2003099846A JP 3739091 B2 JP3739091 B2 JP 3739091B2
Authority
JP
Japan
Prior art keywords
plate
fixing
electrode
lead terminal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003099846A
Other languages
English (en)
Other versions
JP2004311539A (ja
Inventor
正孝 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003099846A priority Critical patent/JP3739091B2/ja
Publication of JP2004311539A publication Critical patent/JP2004311539A/ja
Application granted granted Critical
Publication of JP3739091B2 publication Critical patent/JP3739091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/84214—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に半導体チップの電極とリード端子とを板状接続導体で接続した構造のパワーＭＯＳＦＥＴ、ＩＧＢＴ等の電力用の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、パワーＭＯＳＦＥＴまたはＩＧＢＴ等の電力用半導体装置の製造においては、製造コストの低減および接続導体の断線防止のために、高価な金線またはアルミニウム線によるワイヤボンディングの代わりに、Ｃｕ等からなる板状接続導体(以下、これをクリップと呼称する)を用いて半導体チップの電極とリード端子とを接続している。
【０００３】
この種の半導体装置の製造方法としては、図５に示すものが知られている（例えば、特許文献１参照。）。
【０００４】
この特許文献１に開示された半導体装置の製造方法は、図５に示すように、まず、先端部にベッド１０２が設けられた第１のリード端子１０１とこのベッド１０２に一方端部がそれぞれ近接配置された第２および第３のリード端子１０３、１０４とを有するリードフレーム１００を用意し、このリードフレーム１００の第１のリード端子１０１のベッド１０２上に、電極１１１、１１２を有する三端子型のダイオードからなる半導体チップ１１０を高融点半田にて固着する。
【０００５】
次に、半導体チップ１１０の電極１１１、１１２上、第２および第３のリード端子１０３、１０４の一方端部上にそれぞれ低融点半田を形成する。
【０００６】
次いで、第１のクリップ１２０を、その一方端部が低融点半田を形成した第２のリード端子１０３の一方端部上に、その他方端部が低融点半田を形成した電極１１１上に位置するように載置する。これと同様に、第２のクリップ１２１を、その一方端部が第３のリード端子１０４の一方端部上に、その他方端部が電極１１２上に載置する。
【０００７】
次に、これを加熱炉、加熱装置等の固着装置まで搬送し、その固着装置において、第１のクリップ１２０の一方端部を第２のリード端子１０３に、その他方端部を電極１１１にそれぞれ半田を介して固着・接続する。また、これと同様に、第２のクリップ１２１の一方端部を第３のリード端子１０４の一方端部に、その他方端部を電極１１２にそれぞれ半田を介して固着・接続している。
【０００８】
【特許文献１】
特開平８−１４８６２３号公報（３頁−４頁、図２）
【０００９】
【発明が解決しようとする課題】
上述した半導体装置の製造方法おいては、クリップを載置する工程と、クリップを電極およびリード端子に固着する工程とが異なるため、載置する工程と固着する工程の間に搬送する工程が介在する。従って、搬送時の振動または他の製造装置との接触等により、いわゆるクリップの位置ズレが発生し、半導体装置の信頼性の低下や組立て工程の歩留の低下が生じ、特に、複雑な構造や、平面でなく段差を有するクリップの場合には、特にその傾向が顕著であるという問題を有している。
【００１０】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、半導体装置の信頼性および組立て工程の歩留の向上を図ることが可能な半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を解決するために、本発明の半導体装置の一態様の製造方法は、複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、この載置工程において、レーザ光を前記板状接続導体の端部に照射することにより前記板状接続導体を前記リード端子および前記電極にそれぞれ固着する工程とを具備することを特徴とする。
また、本発明の半導体装置の一態様の製造方法は、複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、この載置工程において、ランプ光を前記板状接続導体の端部に照射することにより前記板状接続導体を前記リード端子および前記電極にそれぞれ固着する工程とを具備することを特徴とする。
また、本発明の半導体装置の一態様の製造方法は、複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、この載置工程において、レーザ光を前記板状接続導体の端部に照射することにより前記板状接続導体の両端部うちの少なくとも一方を仮固定する工程と、前記仮固定後、固着装置に搬送して、前記板状接続導体と前記リード端子および前記板状接続導体と前記電極をそれぞれ固着する工程とを具備することを特徴とする。
また、本発明の半導体装置の一態様の製造方法は、複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、この載置工程において、ランプ光を前記板状接続導体の端部に照射することにより前記板状接続導体の両端部うちの少なくとも一方を仮固定する工程と、前記仮固定後、固着装置に搬送して、前記板状接続導体と前記リード端子および前記板状接続導体と前記電極をそれぞれ固着する工程とを具備することを特徴とする。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について図面を参照しながら説明する。
【００１３】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係わる半導体装置の製造方法について、図１乃至３を参照して説明する。本実施の形態は、パワーＭＯＳＦＥＴを製造する場合の例である。
【００１４】
図１はパワーＭＯＳＦＥＴの製造工程を示す工程平面図、図２は図１（c）のＡ−Ａ線に沿う拡大断面図、図３は図１(d)のＢ−Ｂ線に沿う拡大断面図である。
【００１５】
図１(a)に示すように、まず、リードフレーム１０および半導体チップとしてパワーＭＯＳＦＥＴチップ２０を用意する。
【００１６】
このリードフレーム１０は、その長手方向に沿う左右両縁部にサイドフレーム１１ａ、１１ｂを有し、この両サイドフレーム１１ａ、１１ｂのうちの一方のサイドフレーム１１ａには、第1のリード端子１２が内向きに突出するように一体的に形成されている。この第１のリード端子１２の先端部には、半導体チップを搭載するためのベッド１３が形成されている。また、他方のサイドフレーム１１ｂには、第２および第３のリード端子１４、１５が内向きに突出するように形成され、その先端部が第１のリード端子１２のベッド１３と近接して向合うように配置されている。
【００１７】
一方、パワーＭＯＳＦＥＴチップ２０は、その上面にソース電極２１およびゲート電極２２を、下面にドレイン電極をそれぞれ有する。
【００１８】
そして、このリードフレーム１０の第１のリード端子１２のベッド１３上に高融点半田を形成した後に、パワーＭＯＳＦＥＴチップ２０を搭載し、固着する。
【００１９】
なお、このパワーＭＯＳＦＥＴチップ２０とベッド１３との固着は、高融点半田の代わりにＢａＮｉ／ＡｕＧｅまたはＴｉ／ＡｕからなるメタルをパワーＭＯＳＦＥＴ２０下面に形成し、ベッド１３に固着させてもよい。
【００２０】
次に、図１(b)に示すように、パワーＭＯＳＦＥＴチップ２０のソース電極２１、ゲート電極２２上、第２および第３のリード端子１４、１５の一方端部上にそれぞれ導電性固着部材、例えば融点２１０℃以下の低融点半田２３ａ、２３ｂ、２３ｃ、２３ｄを形成する。この低融点半田としては、ＳｎＰｂ系、ＳｎＢｉ系、ＳｎＡｇＣｕＩｎ系、およびＳｎＺｎ系等の共晶半田のいずれでもよい。また、低融点半田の代わりに、半田バンプ、Ａｕバンプ、或いは金属、または導電性接着材を用いてもよい。
【００２１】
次いで、図１(c)に示すように、細長い方形状の板状接続導体、例えば銅（Ｃｕ）製の第１のクリップ３０を、その一方端部が第２のリード端子１４の低融点半田２３c上に、その他方端部がパワーＭＯＳＦＥＴチップ２０のソース電極２１の低融点半田２３a上に位置するように載置する。これと同様に、Ｃｕ製の第２のクリップ３１を、その一方端部が第３のリード端子１５の低融点半田２３d上に、その他方端部がパワーＭＯＳＦＥＴチップ２０のゲート電極２２の低融点半田２３b上に位置するように載置する。このクリップ３０，３１は、Ｃｕに限らず、Ａｌ(アルミニウム)、またはＣｕ合金箔で形成してもよい。
【００２２】
ここで、上記クリップ３０、３１の供給方法としては、例えば、予め所定形状に曲げ加工された複数のクリップ３０，３１を異なるパーツフィーダにそれぞれ投入し、各パーツフィーダからクリップを一旦１列状に排出し、さらに、この排出されたクリップを個々に吸着コレット等により吸着保持した状態で、所定位置に移送するといったものが適用できる。また、クリップ３０，３１の載置時には、画像処理装置で、クリップ３０，３１の載置状態を認識し、１回の移送毎に第１および第２のクリップ３０、３１の位置を設定し直すことも可能である。
【００２３】
続いて、低融点半田２３ａ、２３ｃ上に位置する第１のクリップ３０の両端部および低融点半田２３ｂ、２３ｄ上に位置する第２のクリップ３１の両端部に、それぞれレーザ光を照射することにより、第１のクリップ３０の端部と第２のリード端子および１４ソース電極２１間、第２のクリップ３１の端部と第３のリード端子１５およびゲート電極２２間の低融点半田２３ａ、２３ｂ、２３ｃ、２３ｄをそれぞれ溶融させ、クリップ３０、３１の一方端部と第２および第３のリード端子１４，１５、その他方端部とソースおよびゲート電極２１、２２との双方を合金化させることにより、それぞれ固着・接続する。
【００２４】
本実施の形態では、第１および第２のクリップ３０、３１を載置した後は、移動させることなく、その載置工程において、第1および第２のクリップ３０、３１を、第1および第2のリード端子１４、１５とソースおよびゲート電極２１、２２とに固着・接続しているので、クリップの位置ズレは発生する恐れがない。
【００２５】
なお、レーザ光の照射方法としては、図２に示すように、半導体レーザ（ＬＤ）を有するレーザ発生装置４０、レーザ発生装置４０から発生したレーザ光４１を誘導する多数本からなる光ファイバー４２、レーザ光４１を任意の場所に照射するためにレーザ光４１の進路を変更（４１a或いは４１b）させる反射ミラー４３からなるレーザ加熱装置を用いて、レーザ光４１ａ、４１ｂを照射する。また、レーザ光源としては、ＬＤの代わりにＹＡＧレーザ、エキシマレーザ、または炭酸ガスレーザ等を用いて間欠的にレーザ光を照射してもよい。
【００２６】
更に、この第１および第２のクリップ３０、３１を第1および第2のリード端子１４、１５とソースおよびゲート電極２１、２２とに固着・接続したリードフレーム１０を移送して、周知のモールド成形金型により、モールド樹脂５０でパワーＭＯＳＦＥＴチップ２０およびその周辺に覆う。
【００２７】
次いで、周知の打ち抜き金型により、第１乃至第３のリード端子１２、１４、１５の所定位置を切断する。以上のような方法により、図１(d)および図３に示すパワーＭＯＳＦＥＴ１が製造される。
【００２８】
本実施の形態のパワーＭＯＳＦＥＴの製造方法では、第１および第２のクリップ３０、３１を、ソース電極２１の低融点半田２３aと第２のリード端子１４の低融点半田２３c上、およびゲート電極２２の低融点半田２３bと第３のリード端子１５の低融点半田２３d上にそれぞれ載置した後、フレーム１０を移動させることなく載置した場所で、レーザ光を照射させて第１および第２のクリップ３０、３１を固着・接続させているので、クリップの位置ズレが発生する恐れがない。
【００２９】
従って、半導体装置の信頼性および組立て工程の歩留の向上が図れる。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態に係わるパワーＭＯＳＦＥＴの製造方法について、図４を参照して説明する。図４はパワーＭＯＳＦＥＴの製造工程を示す拡大工程断面図である。
【００３１】
本実施の形態では、第１の実施の形態におけるクリップの固着・接続方法をランプ加熱に変更した点で異なり、それ以外の構成については同一であり、以下異なる点のみ説明する。
【００３２】
ランプ加熱方法としては、図４に示すように、楕円面鏡を有するキセノンランプ６０の角度を任意に変更させて、楕円面鏡により集光されたランプ光６１、６２を第1および第２のクリップ３０，３１の両端部にそれぞれ照射する。即ち、低融点半田２３a、２３ｃ上に位置する第１のクリップ３０、および低融点半田２３b、２３d上に位置する第２のクリップ３１にランプ光６１、６２をそれぞれ照射することにより、第１のクリップ３０と第２のリード端子１４およびソース電極２１間、第２のクリップ３１と第３のリード端子１５およびゲート電極２２間の低融点半田２３ａ、２３ｂ、２３ｃ、２３ｄをそれぞれ溶融させ、第１および第２のクリップ３０，３１の一方端部と第２および第３のリード端子１４、１５、その他方端部とソースおよびゲート電極２１、２２との双方を合金化させることにより、それぞれ固着・接続する。なお、キセノンランプに代えて、ハロゲンランプを用いてもよい。
【００３３】
本実施の形態のパワーＭＯＳＦＥＴの製造方法では、第１および第２のクリップ３０、３１を、ソース電極２１の低融点半田２３aと第２のリード端子１４の低融点半田２３c上、およびゲート電極２２の低融点半田２３bと第３のリード端子１５の低融点半田２３d上にそれぞれ載置した後、フレーム１０を移動させることなく載置した場所で、ランプ光を照射させて第１および第２のクリップ３０、３１を固着・接続させているので、クリップの位置ズレが発生する恐れがない。
【００３４】
従って、半導体装置の信頼性および組立て工程の歩留の向上が図れる。
【００３５】
本発明は、上記実施の形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更して実施してもよい。
【００３６】
例えば、第１および第２の実施の形態においては、第１および第２のクリップ３０、３１と第２および第３のリード端子１４、１５およびソースおよびゲート電極２１、２２との固着・接続を、その第１および第２のクリップ３０，３１を載置した後、移動させることなく、その載置工程において実施しているが、第１および第２のクリップ３０，３１をソースおよびゲート電極２１、２２上、第１および第２のリード端子１４，１５上にそれぞれ載置した後に、上述の実施の形態よりも出力を抑制したレーザ光、またはランプ光を照射し、第１および第２のクリップ３０，３１が移動時に位置ズレしないように、第１および第２のクリップ３０、３１の両端部のうちの少なくとも一方を仮固定してもよい。或いは、第１および第２のクリップ３０、３１の両端部のうちの一方の端部のみ、固着・接続しただけでもよい。
【００３７】
この場合は、第１および第２のクリップ３０，３１の少なくとも一方を仮固定、または一方の端部のみを固着したフレーム１０を移送し、加熱炉による加熱固着、加熱圧着、或いは超音波併用加熱圧着等の固着装置を用いて第１および第２のクリップ３０、３１の仮固定部分を、最終的に、それぞれ固着・接続させる。或いは、仮固定、または固着・接続していない他方の端部のみを最終的に固着・接続する。
【００３８】
また、上記実施の形態では、パワーＭＯＳＦＥＴからなる半導体チップを搭載した半導体装置の製造方法について説明したが、ＩＧＢＴからなる半導体チップを搭載した半導体装置、数種類の高耐圧デバイスを搭載したパワー半導体モジュール等の製造方法にも適用できる。
【００３９】
また、第1および第２の実施形態では、板状のクリップを用いたが、リード端子および電極との接触性を向上させるために、クリップに突起を設けたり、クリップ表面をけがいたり、スリットを設けるたり、或いは多数の穴を設けたりしてもよい。
【００４０】
【発明の効果】
本発明によれば、半導体装置の信頼性および組立て工程の歩留の向上が図れる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係わる半導体装置の製造工程を工程順に示す平面図。
【図２】 図１(c)のＡ−Ａ線に沿う拡大断面図。
【図３】 図１(d)のＢ−Ｂ線に沿う拡大断面図。
【図４】 本発明の第２の実施の形態に係わる半導体装置の製造工程を示す拡大断面図。
【図５】 従来の半導体装置の製造方法を説明するため平面図。
【符号の説明】
１ パワーＭＯＳＦＥＴ（半導体装置）
１０、１００ リードフレーム
１１a、１１b サイドフレーム
１２、１０１ 第１のリード端子
１３，１０２ ベッド
１４、１０３ 第２のリード端子
１５、１０４ 第３のリード端子
２０ パワーＭＯＳＦＥＴチップ（半導体チップ）
２１ ソース電極
２２ ゲート電極
２３a、２３b、２３c、２３d 低融点半田（導電性固着部材）
３０、１２０ 第１のクリップ
３１、１２１ 第２のクリップ
５０ モールド樹脂
４１、４１ａ、４１ｂ レーザ光
４０ レーザ発生装置
４２ 光ファイバー
４３ 反射ミラー
６０ キセノンランプ
６１、６２ ランプ光
１１０ 半導体チップ
１１１、１１２ 電極

Claims (6)

  1. 複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、
    前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、
    この載置工程において、レーザ光を前記板状接続導体の端部に照射することにより前記板状接続導体を前記リード端子および前記電極にそれぞれ固着する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、
    前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、
    この載置工程において、ランプ光を前記板状接続導体の端部に照射することにより前記板状接続導体を前記リード端子および前記電極にそれぞれ固着する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  3. 複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、
    前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、
    この載置工程において、レーザ光を前記板状接続導体の端部に照射することにより前記板状接続導体の両端部うちの少なくとも一方を仮固定する工程と、
    前記仮固定後、固着装置に搬送して、前記板状接続導体と前記リード端子および前記板状接続導体と前記電極をそれぞれ固着する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  4. 複数のリード端子のうちの１つのリード端子に半導体チップを固着する工程と、
    前記リード端子のうちの他のリード端子に板状接続導体の一方端部を導電性固着部材を介して載置し、且つその他方端部を前記半導体チップの電極上に前記導電性固着部材を介して載置する工程と、
    この載置工程において、ランプ光を前記板状接続導体の端部に照射することにより前記板状接続導体の両端部うちの少なくとも一方を仮固定する工程と、
    前記仮固定後、固着装置に搬送して、前記板状接続導体と前記リード端子および前記板状接続導体と前記電極をそれぞれ固着する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 前記導電性固着部材は、半田、半田バンプ、Ａｕバンプ、或いは金属から選ばれた１つであることを特徴とする請求項１乃至４のいずれか１項記載の半導体装置の製造方法。
  6. 前記リード端子は、リードフレームにより構成されてなることを特徴とする請求項１乃至４のいずれか１項記載の半導体装置の製造方法。
JP2003099846A 2003-04-03 2003-04-03 半導体装置の製造方法 Expired - Fee Related JP3739091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003099846A JP3739091B2 (ja) 2003-04-03 2003-04-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003099846A JP3739091B2 (ja) 2003-04-03 2003-04-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004311539A JP2004311539A (ja) 2004-11-04
JP3739091B2 true JP3739091B2 (ja) 2006-01-25

Family

ID=33464142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003099846A Expired - Fee Related JP3739091B2 (ja) 2003-04-03 2003-04-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3739091B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305902A (ja) * 2007-06-06 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088263A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 端子・フレーム構造体
JP4842118B2 (ja) * 2006-01-24 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5103863B2 (ja) * 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP4894528B2 (ja) * 2007-01-17 2012-03-14 トヨタ自動車株式会社 半導体素子の配線接合方法
JP4985012B2 (ja) * 2007-03-22 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5090088B2 (ja) * 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2009105266A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2011204886A (ja) * 2010-03-25 2011-10-13 Panasonic Corp 半導体装置及びその製造方法
JP5615757B2 (ja) * 2011-04-06 2014-10-29 新電元工業株式会社 半導体装置、接続子、および、半導体装置の製造方法
JP7510764B2 (ja) 2020-01-30 2024-07-04 ローム株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008305902A (ja) * 2007-06-06 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004311539A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
US6709967B2 (en) Laser wire bonding for wire embedded dielectrics to integrated circuits
JP3885747B2 (ja) ワイヤボンディング方法
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
US6717100B2 (en) Apparatus and method for laser welding of ribbons
US20130273697A1 (en) Fabrication method of a mixed alloy lead frame for packaging power semiconductor devices
JP3739091B2 (ja) 半導体装置の製造方法
US6710439B2 (en) Three-dimensional power semiconductor module and method of manufacturing the same
JP4722757B2 (ja) 半導体装置の製造方法
JPH09102571A (ja) 電力用半導体装置の製造方法およびリードフレーム
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
JP7368450B2 (ja) 半導体装置および接合方法
US9136225B2 (en) Semiconductor device manufacturing method
US9076782B2 (en) Semiconductor device and method of manufacturing same
JP4028101B2 (ja) 半導体装置
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP3570551B2 (ja) ワイヤボンディング方法
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
US11316292B2 (en) Semiconductor power module and method for producing a semiconductor power module
US8378468B2 (en) Semiconductor device and method of manufacturing the same
JP2002280479A (ja) 表面実装型の半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP3206716B2 (ja) 半導体装置及びリードフレーム対
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH04267385A (ja) 半導体レーザモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050415

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees