JP3736062B2

JP3736062B2 - Duplex process I / O device

Info

Publication number: JP3736062B2
Application number: JP23080997A
Authority: JP
Inventors: 徹男石川; 弘泰池戸
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1997-08-27
Filing date: 1997-08-27
Publication date: 2006-01-18
Anticipated expiration: 2017-08-27
Also published as: JPH1165603A

Description

【０００１】
【発明の属する技術分野】
本発明は、分散形制御システムにおける信頼性を向上するために、コントローラにおいてプロセスと直接インタフェースするプロセス入出力装置を二重化した二重化プロセス入出力装置に関する。
【０００２】
【従来の技術】
図11に分散形制御システムの構成例を示す。図11において、１はマンマシンインタフェース装置、２は制御用LAN、31〜3nはコントローラである。分散形制御システムは図11に示すように、分散設置された複数台(大規模の場合は数十台)のコントローラを制御用LANで結合し、これらを１台〜数台のマンマシンインタフェース装置で管理するようなシステムである。図12に図11におけるコントローラの構成例を示す。図12において、４は制御MPU、５はIOリンク、61〜6nはプロセス入出力装置である。図12において、制御MPUは、プロセス制御のための演算を行い、分散設置された複数台(例えば32台)のプロセス入出力装置とIOリンク経由でデータ交換を行う。プロセス入出力装置は、プロセスの各種センサやアクチュエータと接続され、プロセスのアナログ量を、制御MPUで演算可能なディジタル量に変換する。このようなコントローラは、一般的に信頼性の高いことが要求される。コントローラの高信頼化の例を図13に示す。図13において、4A,4Bは制御MPU、5A,5BはIOリンク、61〜6nはプロセス入出力装置である。図13に示すように、制御MPUとIOリンクが二重化され、5A,5BのIOリンクにそれぞれ61〜6nのプロセス入出力装置が接続されている。
【０００３】
図14に制御MPUとIOリンクの二重化に対応するプロセス入出力装置の構成例を示す。図14において、5A,5BはIOリンク、7A,7Bは伝送制御モジュール、８はIOバス、91〜9nはIOモジュールである。図14において伝送制御モジュールは、IOリンク及びIOバスとインタフェースし、制御MPUとIOモジュール間のデータ交換を中継する。一方、IOモジュールは、プロセスと直接インタフェースし、アナログ量とディジタル量の変換を行う。図14の例では、制御MPUとIOリンクの二重化に対応して、伝送制御モジュールが二重化されており、制御MPUとIOリンクの稼働/待機の切り替わりに対応して、伝送制御モジュール7A,7Bが切り替えられる。
【０００４】
図15に、伝送制御モジュールだけでなく、IOモジュールとIOバスも二重化したプロセス入出力装置の構成例を示す。図15において、61はIOシェルフであり、２枚の伝送制御モジュールと16枚のIOモジュールの実装スロットを有しており、IOシェルフ１台で１台のプロセス入出力装置を構成している。また、8A,8BはIOバス、91A,91B〜98A,98BはIOモジュールである。図15に示すように、スロット番号00と01,02と03,・・・14と15には、それぞれ同一種のIOモジュール91,92,・・・98を実装し、Ａ,Ｂのペアで二重化する。Ａ,Ｂのペアは、一方を稼働、もう一方を待機とし、双方がプロセスに接続される。プロセスからの入力信号は稼働、待機の双方へ入力され、プロセスへの信号出力は稼働側のみが行う。
【０００５】
【発明が解決しようとする課題】
しかしながら、図15に示した従来技術には、次のような課題がある。
(１)二重化されたIOモジュールの稼働側に異常がある場合に、待機側が稼働となって処理を引き継ぐのであるがその際、稼働側の異常が確実に検出されなければならない。また、処理を引き継ぐ待機側も、正常であることが常時確認されていなければならない。さらに、IOモジュールペアの一方の故障が、他方に影響しないようにしなければならない。
【０００６】
(２)IOモジュールは活線で着脱できなければならないが、待機側のIOモジュールの活線着脱時に、特に出力モジュールにおいて、プロセスへの出力信号に外乱を与えてはならない。
(３)IOモジュールペアは同一種でなければならないが、異種のモジュールがペアである状態は、速やかに検出してオペレータに通知することが必要である。
(４)稼働/待機切り替え信号に異常が発生した場合に、IOモジュールペアの両方が稼動、または両方が待機という状態になることも可能性としてはあり得る。このような場合を救済するために、オペレータにそれらの異常状態を通知する必要がある。
【０００７】
【課題を解決するための手段】
そこで上記課題を解決するために、本発明では、稼働側/待機側のIOモジュールの異常を検出するために、それぞれ次のような手段を用いるものとした。
(１)パルス入力モジュールにおいて、プロセスインタフェース部とパルスカウンタを二重化し、２つのパルスカウント値を比較して、不一致の場合は、パルス入力モジュールの異常とみなす。
(２)パルス出力モジュールにおいて、出力トランジスタのオン/オフ状態を常時リードバックし、リードバック異常の場合は、パルス出力モジュールの異常とみなす。
(３)また、待機側のIOモジュールについては、プロセスへの出力を行わないので、最終出力段の前段でリードバックを行う。
【０００８】
(４)また、IOモジュールの活線着脱時の外乱を防止するため、あるいは、電源異常時に、入力インピーダンスが低下するのを防止するため、IOモジュールのプロセスインタフェース部に、ノーマリオフのフォトモスリレーを挿入し、これをIOモジュールの電源のオン/オフに連動させて、所定の時定数を持たせて制御する。
(５)また、異種のIOモジュールがペアとなった場合に備えて、伝送制御モジュールが常時IOモジュールペアのIDを監視し、ID不一致の場合は、制御MPUにアラームを通知する。
(６)また、IOモジュールペアが、稼働/稼働、または、待機/待機状態となった場合に備えて、伝送制御モジュールが常時IOモジュールペアの状態を監視し、稼働/稼働、または、待機/待機状態を検出した場合は、IOバス経由でIOモジュールペアに、稼働または待機への切り替わり指令を発信するようにし、かつ、制御MPUにアラームを通知する。
【０００９】
すなわち、請求項１記載の発明は、制御ＭＰＵとＩＯリンクを介して接続されてコントローラを構成するプロセス入出力装置であって、
複数のＩＯモジュール、これら複数のＩＯモジュールをＩＯバス経由で制御する伝送制御モジュール、及び伝送制御モジュールとＩＯモジュールを収納するＩＯシェルフで構成され、
ＩＯシェルフの隣接する２つの実装スロットごとに同一種のＩＯモジュールを実装し、その一方を稼働、他方を待機としてＩＯモジュールを二重化し、プロセスへの出力データを伝送制御モジュール経由でＩＯモジュールペアの双方に与えるとともに、プロセスへの出力をＩＯモジュールペア間の稼働／待機切替え回路により決定される稼働側だけが行い、プロセスからの入力をＩＯモジュールペアの双方へ接続することにより、伝送制御モジュールは前記切替え回路により決定される稼働側のデータのみを制御ＭＰＵへ通知するようにした二重化プロセス入出力装置において、
ＩＯモジュールペアのパルス入力モジュールにおけるプロセスインタフェース部およびパルスカウンタを二重化する手段と、
二重化されて得られた２つのパルスカウント値を比較し不一致であれば重故障と判断してＩＯモジュールペアの稼働／待機を切り替える手段と、
ＩＯモジュールペアの稼働側のモジュールに設けられて、基準抵抗を用いて入力電流を電圧に変換した後にこれをＡ／Ｄ変換する手段と、
ＩＯモジュールペアの待機側のモジュールに設けられて、稼働側のモジュールの基準抵抗と稼働状態の時オンとなる切替えスイッチのオン抵抗を加算した抵抗を用いて入力電流を電圧に変換した後にこれをＡ／Ｄ変換する手段と、を備えたものである。
【００１９】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図１は本発明の第１の実施形態を示す。図１において、100は１チップマイコン等のプロセッサ、101A,101Bは入力フィルタ、102A,102Bはコンパレータ、103A,103Bはカウンタ、104A,104Bはレジスタ、105はカウンタ出力のレジスタへのラッチ信号、106A,106Bはレジスタの読み出し信号、107はレジスタの出力信号である。
【００２０】
図１において、パルス入力信号は、入力フィルタ101A,101Bへ接続され、ノイズ成分を除去した後、コンパレータで24Vレベルから5Vレベルへの変換と、波形整形を行い、カウンタ103A,103Bのクロック入力端子へ入力される。103A,103Bのカウンタは、波形整形されたほぼ同位相のパルス入力信号をカウントする。プロセッサ100は、プロセッサのパラレル出力ポートを使用して得られるラッチ信号105によって、カウンタ103A,103Bの出力を、レジスタ104A,104Bにラッチする。このラッチするタイミングは、カウンタの出力が変化していない時、即ち、パルス入力信号がLowレベルの期間とする。
【００２１】
これはカウンタの出力信号がパルス入力信号の立ち上がりエッジで変化するからである。プロセッサ100は、上記ラッチ後、レジスタの読み出し信号106A,106Bを出力して、レジスタ104A,104Bの出力を読み取り、両者が一致しているか否かをチェックする。一致している場合は、そのデータを伝送制御モジュール経由で制御MPUに通知する。一致しない場合は、自モジュールの故障とみなし、稼働権を放棄して、二重化モジュールペアの相手側へ処理を引き継がせる。なお、このレジスタの読み出し信号106A,106Bは、通常、プロセッサのリード信号と、アドレスをデコードしたレジスタ選択信号のAND信号として生成される。
【００２２】
図２は本発明の第１の参考形態を示す。図２において、１００は１チップマイコン等のプロセッサ、１１０はパルス幅出力信号、１１１は稼働／待機状態信号、１１２はＮＡＮＤゲート、１１３はインバータ、１１４はリードバック信号である。図２において、パルス幅出力信号１１０は、プロセッサ１００のパラレル出力ポートからプログラムにより出力される。一方、稼働／待機状態信号１１１は、ＩＯモジュールペア間の稼働／待機切り替え回路によって決定される信号であり、稼働状態の時、Highレベルとなる。１１２は例えば74LS38等のＮＡＮＤゲートであり、稼働状態のモジュールのみがプロセスへ出力するようになっている。リードバック信号１１４は、プロセスへの出力トランジスタＴｒ２のオン／オフ状態をモニタする信号であり、プロセッサ１００のパラレル入力ポートに接続され、プログラムで前記パラレル出力ポートの状態と比較される。
【００２３】
この比較は、稼働状態のモジュールのみが行い、不一致の場合は、自モジュールの故障とみなし、稼働権を放棄して、二重化モジュールペアの相手側へ処理を引き継がせる。なお図２において、インバータ113には、トランジスタTr2がオンの時、トランジスタTr2のオン電圧と、ダイオードD1の順電圧を加算した電圧をLowと判定できるような、スレッシュホールド電圧の高い、例えば74HC14などを使用する。またダイオードD1は、トランジスタTr2のコレクタへ印加されるプロセス側の電圧が、通常＋24Vであり、Vccの＋5Vより高いので、トランジスタTr2がオフの時、プロセス側からVccへ電流が流れ込むのを阻止するために挿入されている。
【００２４】
図３は本発明の第２の参考形態を示す。図３は、図２に、ダイオードＤ２を追加したものである。ダイオードＤ２を追加することによって、稼働側のモジュールの出力リードバックチェックが正常であっても、出力状態が異常の場合は本来オフ状態であるべき待機側のモジュールのトランジスタＴｒ２が、何らかの異常によりオン状態となっているとみなせるので、待機側のモジュールを良品と交換するなどの処置を取りやすくなる。なお、図３において、ダイオードＤ２が導通状態で縮退故障した場合は、待機側のモジュールの故障が稼働側のモジュールにも波及して前記の状態はなくなってしまうが、ダイオード１個の故障率は、他の部分に比べて充分低いので、そのようなケースは稀であり、ダイオードＤ２の挿入による効果は充分にある。
【００２５】
図４は本発明の第３の参考形態を示す。図４において、１００は１チップマイコン等のプロセッサ、１１１は稼働／待機状態信号、１２０はプロセス負荷であるところの電流入力信号、１２３はマルチプレクサ、１２４はマルチプレクサ１２３の選択信号、１２５はＡＤ変換される電圧信号、Ｑ１はＦＥＴ（電界効果トランジスタ）、Ｒ１は基準抵抗である。図４において、稼働／待機状態信号１１１は、前述したようにＩＯモジュールペア間の稼働／待機切り替え回路によって決定され、稼働側のモジュールのみHighレベルとなり、ＦＥＴＱ１が導通する。
【００２６】
稼働側のモジュールでは、プロセスの電流入力信号120(通常4〜20mA)を、基準抵抗R1(通常250Ω)で電圧(通常1〜5V)に変換した入力信号122を、マルチプレクサ123で選択して電圧信号125としてAD変換を行う。一方、待機側のモジュールでは、FETQ1はオフである。待機側のモジュールは、稼働側のモジュールに異常が発生した場合、直ちに処理を引き継ぐ必要があるが、その場合、稼働側のモジュールと同等の入力電圧を常時AD変換し、オペアンプやAD変換器をウォームアップしておく必要がある。
【００２７】
そこで本形態では、待機側のモジュールは、稼働側のモジュールのＦＥＴＱ１のオン抵抗と、抵抗Ｒ１の抵抗を加算した抵抗で、電流入力信号１２０を電圧に変換した入力信号１２１を、マルチプレクサ１２３で選択して電圧信号１２５としてＡＤ変換を行うようにした。ＦＥＴＱ１のオン抵抗は、抵抗Ｒ１に比べて十分小さい数Ω程度であるので、待機側のモジュールも、稼働側とほぼ同等の入力電圧を常時ＡＤ変換することになる。本形態では、電流入力信号の時間変動は、稼働／待機の切り替わり時間に比べて十分長いことを前提にしており、待機側のモジュールが処理を引き継いだ時には、ほぼ、ＦＥＴＱ１のオン抵抗分の電圧変動に対する出力応答時間を考慮すれば良く、短い引き継ぎ時間で、ＡＤ変換精度を保証できる。
【００２８】
図５は本発明の第４の参考形態を示す。図５において、１００は１チップマイコン等のプロセッサ、１１１は稼働／待機状態信号、１２０はプロセスの負荷、１２３はマルチプレクサ、１２４はマルチプレクサ１２３の選択信号、１２５はＡＤ変換される電圧信号、Ｑ１，Ｑ２，Ｑ３はＦＥＴ（電界効果トランジスタ）、Ｒ１は基準抵抗である。また、本モジュールは電流出力モジュールなので、プロセッサ１００より、出力のディジタル値に対応したＰＷＭ信号（パルス幅変調信号）１３０を出力し、これを平滑及び増幅回路１４０で平滑及び増幅して、電圧信号１３１に変換する。更に電圧／電流変換回路１４１でこれを電流に変換してプロセス負荷１２０へ出力する。
【００２９】
図５において、稼働/待機状態信号111は、前述したようにIOモジュールペア間の稼働/待機切り替え回路によって決定され、稼働側のモジュールのみHighとなり、FETQ1,Q2が導通する。従って、稼働側のモジュールのみがプロセス負荷120へ電流を供給し、この電流出力信号を、基準抵抗R1で電圧に変換し、これをマルチプレクサ123で選択して電圧信号125としてAD変換を行い、前述のディジタル値と比較して、モジュールの自己診断を行う。
【００３０】
一方、待機側のモジュールでは、FETQ1,Q2はオフであり、FETQ3がオンとなる。ここで、信号111は待機状態の時にHighとなる信号である。待機側のモジュールは、電圧/電流変換回路の出力を、プロセスへ出力せず、FETQ3経由で基準抵抗R1へ導き、得られた電圧信号をマルチプレクサ123で選択して電圧信号125としてAD変換を行い、前述のディジタル値と比較して、モジュールの自己診断を行う。こうすることによって、待機状態にあるモジュールも、FETQ1,Q2を除いた回路の自己診断が常時可能となる。
【００３１】
図６は本発明の第５の参考形態を示す。図６の構成要素は、図５と同じである。図６では図５と違って、待機側のモジュールが、平滑及び増幅回路１４０の出力電圧を、リードバック信号１２１とし、これをマルチプレクサ１２３で選択して電圧信号１２５としてＡＤ変換を行い、前述のディジタル値と比較して、モジュールの自己診断を行う。図６の形態では、待機状態のモジュールは、電圧／電流変換回路１４１の自己診断は実施しないが、４〜２０ｍＡの電流を供給しないので、モジュールの電力消費が低減され、発熱がおさえられてその分信頼性が向上する。
【００３２】
図７は本発明の第６の参考形態を示す。図７において、Ｒ１は抵抗、ＰＲ１はフォトモスリレー、ＺＤ１はツェナーダイオード、Ｄ１〜Ｄ４はダイオード、Ｖdd，Ｖssは電源である。一般にプロセス入力のアナログ入力部においては、定格電圧を越える電圧が印加された場合に、モジュールを保護するため、過電圧をアナログ入力モジュールの電源電圧へクランプする回路を設けるのが普通である。図７において、ダイオードＤ１〜Ｄ４は上記目的のために設けたクランプ用ダイオードである。このような保護回路付きのアナログ入力モジュールペアにおいて、稼働側のモジュールの電源が故障した場合、稼働／待機の切り替えがおこなわれるが、前記ダイオードＤ１〜Ｄ４のために、故障した稼働側のモジュールの入力インピーダンスが低下し、ＡＤ変換の精度が保証されなくなる。
【００３３】
前記保護回路を無くせば、このような問題は無くなるが、過電圧が印加された場合、モジュールがダメージをうける。図７におけるPR1は、この問題を解決するために挿入されており、前記クランプ回路のモジュール電源で駆動される。ZD1は、前記クランプ回路のモジュール電源の異常を検出するために設けられており、前記クランプ回路のモジュール電源が故障した場合は、フォトモスリレーPR1がオフとなり、稼働側のモジュールの入力インピーダンスは低下しない。また、一方で、クランプ回路のモジュール電源が正常であれば、フォトモスリレーPR1は常時オンであり、前記保護回路は有効となる。
【００３４】
図８は本発明の第７の参考形態を示す。図８において、１００は１チップマイコン等のプロセッサ、１１１は稼働／待機状態信号、１５０は電圧監視回路、１５１はリセット信号、ＰＲ１はフォトモスリレー、Ｒ１は抵抗、Ｃ１はコンデンサ、Ｄ１，Ｄ２はダイオード、Ｔｒ１はトランジスタである。ＩＯモジュールがＩＯシェルフ６１に実装され、ＩＯモジュールの電源Ｖccが投入されると、電圧監視回路１５０は、一定時間リセット信号１５１を出力後解除する。
【００３５】
プロセッサ100は、リセット信号の解除後動作を開始し、IOモジュールペア間の稼働/待機切り替え回路によって決定される、稼働/待機状態信号111を出力する。稼働状態の場合はトランジスタTr1を駆動する。リセット期間中、リセット信号はLowで信号有りであり、コンデンサC1はダイオードD1を通して放電されており、リセット解除後、抵抗R1を通して充電が開始される。
充電電圧がダイオードD2の順電圧とフォトモスリレーPR1の発光LEDの順電圧の合計値を越えると、発光LEDに電流が流れ、フォトモスリレーPR1が導通状態となる。
【００３６】
従って、抵抗R1、コンデンサC1によって決まる充電時間を、プロセッサ100がリセット解除後、プログラムによってレジスタや出力ポートの状態を確定させるに要する時間よりも長くしておけば、プロセス側に誤信号が出力されることはない。IOモジュールをIOシェルフから引き抜く場合は、待機状態で引き抜くので、トランジスタTr1がオフ状態であり、従ってフォトモスリレーPR1もオフである。Vccが低下していく時に、トランジスタTr1をオフ状態に出来ない不定電圧領域が存在するが、電圧監視回路150により、Vcc＋5Vに対して＋4.5V程度で、リセット信号が生成され、これによってコンデンサC1の放電が行われるので、IOモジュールを引き抜く場合も又プロセス側に誤信号が出力されることはない。
【００３７】
図９は本発明の第８の参考形態を示す。図９の構成要素は、図１５と同一であるが、ＩＯシェルフ６１上に、ＩＯモジュールが二重化されていることを伝送制御モジュールに通知する信号１６０が追加されている。即ち本形態では、ＩＯモジュールの二重化をＩＯシェルフ単位で行うことを前提としている。伝送制御モジュールを、このようなＩＯシェルフに実装すると、伝送制御モジュール内のプロセッサは信号１６０をリードし、ＩＯモジュールが二重化されていることを認識する。
【００３８】
その場合、伝送制御モジュールでは、定周期処理タスクが起動され、IOシェルフの各スロットに実装されているIOモジュールに対し、IDリードコマンドが発信される。これに対して各IOモジュールは、自身のID(型式)を応答する。前記の伝送制御モジュールと各IOモジュール間は、シリアル通信のバスであるIOバスで接続されており、その通信方式はポーリングセレクティング方式である。伝送制御モジュールは、各IOモジュールのIDをリードすると、IOモジュールペアのIDが一致しているか否かをチェックし、一致していない場合は制御MPUにIOリンク経由で、そのスロット番号とIDをアラームとともに通知する。このアラームはオペレータに通知される。
【００３９】
本発明の第９の参考形態を図９と図１０を用いて説明する。図９はＩＯモジュールの二重化の構成方式を示しているが、ＩＯモジュールペア間の稼働／待機の切り替えは、稼働／待機切り替え信号Ｄによる。図１０はこの切り替え回路の詳細を示すもので、＊WDTEはウォッチドッグタイマのオーバフロー信号、＊RSTはリセット信号で、ともにハード的に生成される信号である。また、＊MSTCは各モジュールのプロセッサのプログラムにより起動される信号である。ＩＯモジュールペアのプロセッサは、リセット解除後、それぞれある時間遅れで、＊MSTC信号を有効（High）にする。
【００４０】
IOモジュールペア間には、実装スロット番号によって、前記時間遅れに差を持たせており、例えばIOモジュールAが＊MSTC信号を早く有効にすれば、IOモジュールAが稼働状態になり、IOモジュールBは待機状態となる。なおこのときの＊WDTE信号は無効状態(High)とする。IOモジュールペアの稼働/待機の状態は、M/S信号で示され、M/S信号がHighの時、稼働状態を示す。また、一度、稼働/待機が決定した後に、稼働側のモジュールに異常が発生した場合は、例えば電源異常であれば＊RST信号が、プログラムの暴走であれば＊WDTE信号がそれぞれ有効となる。
【００４１】
また、自己診断異常の場合はプログラムで＊MSTC信号を無効として、稼働側のモジュールが待機状態に移行することにより、待機であったモジュールが稼働となる。このような稼働/待機の切り替え回路は、稼働/待機の切り替えが瞬時に行えるという利点があるが、一方、欠点もあり、稼働/待機切り替え信号Dが縮退故障した場合は、稼働/待機の切り替えが正常に行えなくなる。例えば、稼働/待機切り替え信号DがLow状態に縮退故障した場合は、IOモジュールペアが双方とも待機状態になる可能性があり、High状態に縮退故障した場合は双方とも待稼働態になる可性がある。
【００４２】
そこでこれらの状態を解消するために、伝送制御モジュールは、IOバス経由で、各IOモジュールに入出力データの伝送を行うが、その応答として、各IOモジュールは伝送制御モジュールに、自身の稼働/待機の状態を通知する。伝送制御モジュールは、この応答を受信すると、IOモジュールペアの稼働/待機の状態をチェックし、稼働/稼働、あるいは待機/待機の状態を検出した場合は、該当するIOモジュールペアの片側に、待機または稼働への移行コマンドを発行する。前記コマンドの発行により、該当するIOモジュールペアが稼働/待機状態に復帰できた場合は軽故障のアラームを、復帰できなかった場合は重故障のアラームを、それぞれ制御MPUに通知する。
【００４３】
【発明の効果】
以上述べたように本発明によれば、制御MPUにIOリンクで接続されるリモートプロセス入出力装置において、そのIOモジュールの二重化時の問題点を解決し、プロセス制御システムの信頼性をより一層高める効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示すブロック図である。
【図２】本発明の第１の参考形態の構成を示すブロック図である。
【図３】本発明の第２の参考形態の構成を示すブロック図である。
【図４】本発明の第３の参考形態の構成を示すブロック図である。
【図５】本発明の第４の参考形態の構成を示すブロック図である。
【図６】本発明の第５の参考形態の構成を示すブロック図である。
【図７】本発明の第６の参考形態の構成を示すブロック図である。
【図８】本発明の第７の参考形態の構成を示すブロック図である。
【図９】本発明の第８の参考形態の構成を示すブロック図である。
【図１０】本発明の第９の参考形態の構成を示すブロック図である。
【図１１】本発明が適用される分散形制御システムの構成例を示すブロック図である。
【図１２】図１１の要部の一例を示すブロック図である。
【図１３】図１１の要部の他の例を示すブロック図である。
【図１４】図１３の要部の一例を示すブロック図である。
【図１５】図１３の要部の他の例を示すブロック図である。
【符号の説明】
４Ａ，４Ｂ制御ＭＰＵ
５Ａ，５ＢＩＯリンク
７Ａ，７Ｂ伝送制御モジュール
８Ａ，８ＢＩＯバス
６１ＩＯシェルフ（プロセス入出力装置）
１００プロセッサ
１０１Ａ，１０１Ｂ入力フィルタ
１０２Ａ，１０２Ｂコンパレータ
１０３Ａ，１０３Ｂカウンタ
１０４Ａ，１０４Ｂレジスタ
１０５ラッチ信号
１０６Ａ，１０６Ｂ読み出し信号
１０７出力信号
１１０パルス幅出力信号
１１１稼働／待機状態信号
１１２ＮＡＮＤゲート
１１３インバータ
１１４リードバック信号
１２０プロセス負荷（電流入力信号）
１２１リードバック信号
１２３マルチプレクサ
１２４選択信号
１２５電圧信号
１３０ＰＷＭ信号
１３１電圧信号
１４０平滑及び増幅回路
１４１電圧／電流変換回路
１５０電圧監視回路
１５１リセット信号
１６０二重化設定信号
＊WDTE オーバフロー信号
＊RST リセット信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a duplex process input / output device in which a process input / output device that directly interfaces with a process in a controller is duplexed in order to improve reliability in a distributed control system.
[0002]
[Prior art]
FIG. 11 shows a configuration example of the distributed control system. In FIG. 11, 1 is a man-machine interface device, 2 is a control LAN, and 31 to 3n are controllers. As shown in FIG. 11, the distributed control system combines a plurality of distributed controllers (several dozens in the case of a large scale) with a control LAN, and connects them to one to several man-machine interface devices. It is a system that is managed by. FIG. 12 shows a configuration example of the controller in FIG. In FIG. 12, 4 is a control MPU, 5 is an IO link, and 61 to 6n are process input / output devices. In FIG. 12, the control MPU performs calculations for process control, and exchanges data with a plurality of (for example, 32) process input / output devices arranged in a distributed manner via IO links. The process input / output device is connected to various sensors and actuators of the process, and converts an analog quantity of the process into a digital quantity that can be calculated by the control MPU. Such a controller is generally required to be highly reliable. An example of high reliability of the controller is shown in FIG. In FIG. 13, 4A and 4B are control MPUs, 5A and 5B are IO links, and 61 to 6n are process input / output devices. As shown in FIG. 13, the control MPU and the IO link are duplexed, and 61 to 6n process input / output devices are connected to the 5A and 5B IO links, respectively.
[0003]
FIG. 14 shows a configuration example of the process input / output device corresponding to the duplex control MPU and IO link. In FIG. 14, 5A and 5B are IO links, 7A and 7B are transmission control modules, 8 is an IO bus, and 91 to 9n are IO modules. In FIG. 14, the transmission control module interfaces with the IO link and the IO bus, and relays data exchange between the control MPU and the IO module. The IO module, on the other hand, interfaces directly with the process to convert between analog and digital quantities. In the example of FIG. 14, the transmission control module is duplexed in response to the duplexing of the control MPU and IO link, and the transmission control modules 7A and 7B are switched in response to switching between operation / standby of the control MPU and IO link. Can be switched.
[0004]
FIG. 15 shows a configuration example of a process input / output device in which not only the transmission control module but also the IO module and the IO bus are duplicated. In FIG. 15, reference numeral 61 denotes an IO shelf, which has two transmission control modules and sixteen IO module mounting slots, and one IO shelf constitutes one process input / output device. 8A and 8B are IO buses, and 91A, 91B to 98A and 98B are IO modules. As shown in FIG. 15, the same type of IO modules 91, 92,... 98 are mounted in slot numbers 00, 01, 02, 03,. Duplicate. One pair of A and B is active and the other is standby, and both are connected to the process. An input signal from the process is input to both operation and standby, and only the operation side outputs a signal to the process.
[0005]
[Problems to be solved by the invention]
However, the conventional technique shown in FIG. 15 has the following problems.
(1) When there is an abnormality on the operating side of the duplexed IO module, the standby side becomes active and takes over the processing, but at that time, the abnormality on the operating side must be reliably detected. Also, the standby side that takes over the process must always be confirmed to be normal. In addition, one failure of the IO module pair must not affect the other.
[0006]
(2) The IO module must be detachable with a live line, but when the live line of the standby IO module is attached / detached, the output signal to the process must not be disturbed, especially in the output module.
(3) The IO module pair must be of the same type, but it is necessary to promptly detect and notify the operator that the different types of modules are in pairs.
(4) When an abnormality occurs in the operation / standby switching signal, there is a possibility that both IO module pairs are in operation or both are in a standby state. In order to remedy such a case, it is necessary to notify the operator of those abnormal states.
[0007]
[Means for Solving the Problems]
Therefore, in order to solve the above-described problems, the present invention uses the following means in order to detect an abnormality in the active / standby IO module.
(1) In the pulse input module, the process interface unit and the pulse counter are duplicated, and the two pulse count values are compared. If they do not match, the pulse input module is regarded as abnormal.
(2) In the pulse output module, the on / off state of the output transistor is always read back, and if the read back is abnormal, it is regarded as a pulse output module abnormality.
(3) Since the standby IO module is not output to the process, readback is performed before the final output stage.
[0008]
(4) Also, in order to prevent disturbances when the IO module is hot-plugged, or to prevent the input impedance from being lowered when the power supply is abnormal, a normally-off photo MOS relay is installed in the process interface section of the IO module. Insert and control this with a predetermined time constant in conjunction with the power on / off of the IO module.
(5) In preparation for the case where different types of IO modules are paired, the transmission control module constantly monitors the ID of the IO module pair, and if the ID does not match, notifies the control MPU of an alarm.
(6) In addition, the transmission control module constantly monitors the status of the IO module pair in case the IO module pair is in operation / operation or standby / standby state, and is in operation / operation or standby / standby state. When a standby state is detected, a command to switch to operation or standby is transmitted to the IO module pair via the IO bus, and an alarm is notified to the control MPU.
[0009]
That is, the invention described in claim 1 is a process input / output device that is connected to a control MPU via an IO link and constitutes a controller.
It is composed of a plurality of IO modules, a transmission control module that controls the plurality of IO modules via the IO bus, and an IO shelf that stores the transmission control module and the IO module.
The same type of IO module is mounted in every two adjacent mounting slots of the IO shelf, one of them is operated, the other is used as a standby, and the IO module is duplexed, and the output data to the process is transferred to the IO module pair via the transmission control module. In addition to giving both, the output to the process is performed only by the operating side determined by the operation / standby switching circuit between the IO module pairs, and the input from the process is connected to both of the IO module pairs. In the duplex process input / output device configured to notify the control MPU only of the operation side data determined by the switching circuit,
Means for duplicating the process interface unit and the pulse counter in the pulse input module of the IO module pair;
A means for switching the operation / standby of the IO module pair by comparing two pulse count values obtained by duplication and determining a major failure if they do not match;
Means provided in the module on the operating side of the IO module pair, and A / D-converts the input current after converting the input current into a voltage using a reference resistor;
It is provided in the standby module of the IO module pair, and after converting the input current to voltage using a resistance that is the sum of the reference resistance of the active module and the ON resistance of the changeover switch that is turned on when the IO module is operating, means for converting a / D, Ru der those with.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a first embodiment of the present invention. In FIG. 1, 100 is a processor such as a one-chip microcomputer, 101A and 101B are input filters, 102A and 102B are comparators, 103A and 103B are counters, 104A and 104B are registers, 105 is a latch signal to a counter output register, 106A 106B are register read signals, and 107 is a register output signal.
[0020]
In FIG. 1, the pulse input signal is connected to the input filters 101A and 101B, and after removing the noise component, the comparator performs conversion from 24V level to 5V level and waveform shaping, and the clock input terminals of the counters 103A and 103B Is input. The counters 103A and 103B count pulse input signals having substantially the same phase that have been waveform-shaped. The processor 100 latches the outputs of the counters 103A and 103B in the registers 104A and 104B by a latch signal 105 obtained using the parallel output port of the processor. The latch timing is set when the output of the counter is not changed, that is, when the pulse input signal is at a low level.
[0021]
This is because the output signal of the counter changes at the rising edge of the pulse input signal. After the latch, the processor 100 outputs the register read signals 106A and 106B, reads the outputs of the registers 104A and 104B, and checks whether or not they match. If they match, the data is notified to the control MPU via the transmission control module. If they do not match, it is regarded as a failure of the own module, the operation right is abandoned, and the processing is taken over to the other side of the duplex module pair. The register read signals 106A and 106B are usually generated as an AND signal of a processor read signal and a register selection signal obtained by decoding an address.
[0022]
FIG. 2 shows a first reference embodiment of the present invention. In FIG. 2, 100 is a processor such as a one-chip microcomputer, 110 is a pulse width output signal, 111 is an operation / standby state signal, 112 is a NAND gate, 113 is an inverter, and 114 is a readback signal. In FIG. 2, a pulse width output signal 110 is output from a parallel output port of the processor 100 by a program. On the other hand, the operation / standby state signal 111 is a signal determined by the operation / standby switching circuit between the IO module pairs, and is at a high level in the operation state. 112 is a NAND gate such as 74LS38, for example, and only the active module outputs to the process. The readback signal 114 is a signal for monitoring the on / off state of the output transistor Tr2 to the process, is connected to the parallel input port of the processor 100, and is compared with the state of the parallel output port by a program.
[0023]
This comparison is performed only by the operating modules. If they do not match, the module is regarded as a failure of the own module, the operating right is abandoned, and the processing is taken over to the other side of the duplex module pair. In FIG. 2, when the transistor Tr2 is on, the inverter 113 has a high threshold voltage such as 74HC14 so that the voltage obtained by adding the on-voltage of the transistor Tr2 and the forward voltage of the diode D1 can be determined as low. Is used. The diode D1 also prevents the current from flowing from the process side to Vcc when the transistor Tr2 is off because the process side voltage applied to the collector of the transistor Tr2 is normally + 24V and higher than + 5V of Vcc. Has been inserted for.
[0024]
Figure 3 shows a second referential embodiment of the present invention. FIG. 3 is obtained by adding a diode D2 to FIG. By adding the diode D2, even if the output readback check of the active module is normal, if the output state is abnormal, the transistor Tr2 of the standby module that should be in the off state is turned on due to some abnormality Since it can be regarded as being in a state, it is easy to take measures such as replacing the standby module with a non-defective product. In FIG. 3, when the diode D2 is in a conduction state and a stuck-at failure, the failure of the standby side module spreads to the operating side module and the above state disappears, but the failure rate of one diode is Such a case is rare and the effect of inserting the diode D2 is sufficient.
[0025]
FIG. 4 shows a third reference embodiment of the present invention. In FIG. 4, 100 is a processor such as a one-chip microcomputer, 111 is an operation / standby state signal, 120 is a current input signal as a process load, 123 is a multiplexer, 124 is a selection signal for the multiplexer 123, and 125 is AD converted. Voltage signal, Q1 is an FET (field effect transistor), and R1 is a reference resistor. In FIG. 4, the operation / standby state signal 111 is determined by the operation / standby switching circuit between the IO module pairs as described above, and only the module on the operation side becomes the high level, and the FET Q1 becomes conductive.
[0026]
On the active module, the multiplexer 123 selects the input signal 122 obtained by converting the process current input signal 120 (typically 4 to 20 mA) into a voltage (typically 1 to 5 V) using the reference resistor R1 (typically 250 Ω). AD conversion is performed as the signal 125. On the other hand, in the standby module, FETQ1 is off. The module on the standby side must immediately take over the processing if an abnormality occurs in the module on the active side. In this case, the input voltage equivalent to that of the module on the active side is always AD converted, and an operational amplifier or AD converter is installed. It is necessary to warm up.
[0027]
Therefore, in this form state, the module of the standby side, and the on-resistance of the FET Q1 of the operational side module, with the sum resistance the resistance of the resistor R1, the input signal 121 obtained by converting the current input signal 120 into a voltage, a multiplexer 123 And AD conversion is performed as the voltage signal 125. Since the on-resistance of the FET Q1 is about several Ω which is sufficiently smaller than that of the resistor R1, the standby-side module always AD-converts the input voltage almost equal to that of the operating side. In this form status, time variation of the current input signal is based on the premise that enough longer than the switching time of the operation / standby, when the waiting-side module takes over the process, almost on-resistance of the FET Q1 It is only necessary to consider the output response time with respect to voltage fluctuations in minutes, and AD conversion accuracy can be guaranteed with a short takeover time.
[0028]
FIG. 5 shows a fourth reference embodiment of the present invention. In FIG. 5, 100 is a processor such as a one-chip microcomputer, 111 is an operation / standby state signal, 120 is a process load, 123 is a multiplexer, 124 is a selection signal for the multiplexer 123, 125 is a voltage signal to be AD converted, Q1, Q2 and Q3 are FETs (field effect transistors), and R1 is a reference resistor. Further, since this module is a current output module, the processor 100 outputs a PWM signal ( pulse width modulation signal ) 130 corresponding to the output digital value, and the smoothing and amplification circuit 140 smoothes and amplifies the PWM signal. Convert to signal 131. Further, the voltage / current conversion circuit 141 converts this into a current and outputs it to the process load 120.
[0029]
In FIG. 5, the operation / standby state signal 111 is determined by the operation / standby switching circuit between the IO module pairs as described above, and only the module on the operation side becomes High, and FETs Q1 and Q2 are conducted. Therefore, only the active module supplies current to the process load 120, and this current output signal is converted to a voltage by the reference resistor R1, and this is selected by the multiplexer 123 to perform AD conversion as the voltage signal 125. The module self-diagnosis is performed in comparison with the digital value.
[0030]
On the other hand, in the standby module, FETQ1 and Q2 are off and FETQ3 is on. Here, the signal 111 is a signal that becomes High in the standby state. The module on the standby side does not output the output of the voltage / current conversion circuit to the process, but leads it to the reference resistor R1 via FET Q3, selects the obtained voltage signal with the multiplexer 123, and performs AD conversion as the voltage signal 125 Compared with the digital values described above, the module self-diagnosis is performed. By doing so, the module in the standby state can always perform self-diagnosis of the circuit excluding FETQ1 and Q2.
[0031]
FIG. 6 shows a fifth reference embodiment of the present invention. The components in FIG. 6 are the same as those in FIG. In FIG. 6, unlike FIG. 5, the module on the standby side uses the output voltage of the smoothing and amplifying circuit 140 as the readback signal 121, selects this by the multiplexer 123, and performs AD conversion as the voltage signal 125. Compares with digital values and performs module self-diagnosis. The form state in Fig. 6, the module of the standby state is not performed in the self-diagnosis of the voltage / current conversion circuit 141, does not supply a current of 4 to 20 mA, the power consumption of the module is reduced, heat generation is suppressed The reliability is improved accordingly.
[0032]
FIG. 7 shows a sixth reference embodiment of the present invention. In FIG. 7, R1 is a resistor, PR1 is a photoMOS relay, ZD1 is a Zener diode, D1 to D4 are diodes, and Vdd and Vss are power supplies. Generally, in an analog input section of a process input, a circuit for clamping an overvoltage to a power supply voltage of the analog input module is usually provided in order to protect the module when a voltage exceeding a rated voltage is applied. In FIG. 7, diodes D1 to D4 are clamping diodes provided for the above purpose. In such an analog input module pair with a protection circuit, when the power supply of the operation side module fails, the operation / standby is switched. However, because of the diodes D1 to D4, The input impedance is lowered, and the accuracy of AD conversion is not guaranteed.
[0033]
If the protective circuit is eliminated, such a problem is eliminated, but the module is damaged when an overvoltage is applied. The PR1 in FIG. 7 is inserted to solve this problem and is driven by the module power supply of the clamp circuit. ZD1 is provided to detect abnormalities in the module power supply of the clamp circuit. When the module power supply of the clamp circuit fails, the photo MOS relay PR1 is turned off, and the input impedance of the active module is reduced. do not do. On the other hand, if the module power supply of the clamp circuit is normal, the photo MOS relay PR1 is always on, and the protection circuit is effective.
[0034]
FIG. 8 shows a seventh reference embodiment of the present invention. In FIG. 8, 100 is a processor such as a one-chip microcomputer, 111 is an operation / standby state signal, 150 is a voltage monitoring circuit, 151 is a reset signal, PR1 is a photoMOS relay, R1 is a resistor, C1 is a capacitor, and D1 and D2 are The diode, Tr1, is a transistor. When the IO module is mounted on the IO shelf 61 and the power source Vcc of the IO module is turned on, the voltage monitoring circuit 150 outputs the reset signal 151 for a predetermined time and then cancels it.
[0035]
The processor 100 starts the operation after releasing the reset signal, and outputs the operation / standby state signal 111 determined by the operation / standby switching circuit between the IO module pairs. In the operating state, the transistor Tr1 is driven. During the reset period, the reset signal is Low and a signal is present, and the capacitor C1 is discharged through the diode D1, and after the reset is released, charging is started through the resistor R1.
When the charging voltage exceeds the total value of the forward voltage of the diode D2 and the forward voltage of the light emitting LED of the photo MOS relay PR1, a current flows through the light emitting LED, and the photo MOS relay PR1 becomes conductive.
[0036]
Therefore, if the charging time determined by the resistor R1 and capacitor C1 is longer than the time required for the processor 100 to determine the state of the registers and output ports after the reset is released by the processor 100, an error signal is output to the process side. Never happen. When the IO module is pulled out from the IO shelf, it is pulled out in a standby state, so that the transistor Tr1 is in an off state, and therefore the photo MOS relay PR1 is also off. There is an indefinite voltage region where the transistor Tr1 cannot be turned off when Vcc decreases, but the voltage monitoring circuit 150 generates a reset signal at about + 4.5V with respect to Vcc + 5V, which causes the capacitor C1 Therefore, no error signal is output to the process side even when the IO module is pulled out.
[0037]
FIG. 9 shows an eighth reference embodiment of the present invention. The components in FIG. 9 are the same as those in FIG. 15, but a signal 160 is added on the IO shelf 61 to notify the transmission control module that the IO module is duplicated. That is, in this form state, it is assumed to perform the duplication of IO module IO shelf units. When the transmission control module is mounted on such an IO shelf, the processor in the transmission control module reads the signal 160 and recognizes that the IO module is duplicated.
[0038]
In that case, in the transmission control module, a periodic processing task is activated, and an ID read command is transmitted to the IO module installed in each slot of the IO shelf. In response to this, each IO module responds with its own ID (model). The transmission control module and each IO module are connected by an IO bus that is a serial communication bus, and the communication method is a polling selecting method. When the transmission control module reads the ID of each IO module, it checks whether the ID of the IO module pair matches.If not, the slot number and ID are sent to the control MPU via the IO link. Notify with alarm. This alarm is notified to the operator.
[0039]
A ninth reference embodiment of the present invention will be described with reference to FIGS. FIG. 9 shows a configuration scheme for duplication of IO modules. The operation / standby switching between IO module pairs is based on an operation / standby switching signal D. FIG. 10 shows details of the switching circuit. * WDTE is a watchdog timer overflow signal and * RST is a reset signal, both of which are generated in hardware. * MSTC is a signal activated by the program of the processor of each module. The processors of the IO module pair make the * MSTC signal valid (High) after a certain time delay after reset release.
[0040]
There is a difference in the time delay between IO module pairs depending on the mounting slot number. For example, if IO module A enables the * MSTC signal earlier, IO module A becomes operational and IO module B Is in a standby state. At this time, the * WDTE signal is in an invalid state (High). The operation / standby state of the IO module pair is indicated by an M / S signal. When the M / S signal is high, the operation state is indicated. Further, once an operation / standby is determined, if an abnormality occurs in the module on the operation side, for example, if the power supply is abnormal, the * RST signal is valid, and if the program is out of control, the * WDTE signal is valid.
[0041]
In the case of a self-diagnosis abnormality, the * MSTC signal is invalidated by the program, and the module on the operating side shifts to the standby state, so that the module that has been on standby becomes active. Such an operation / standby switching circuit has the advantage that the operation / standby switching can be performed instantaneously, but there is also a drawback, and when the operation / standby switching signal D is stuck in failure, the operation / standby switching is performed. Cannot be performed normally. For example, if the operation / standby switching signal D is stuck in a low state, both IO module pairs may be in a standby state. If a stuck-in failure occurs in a high state, both may be in a standby state. There is.
[0042]
In order to eliminate these conditions, the transmission control module transmits input / output data to each IO module via the IO bus. Notify the standby status. When the transmission control module receives this response, it checks the operating / standby status of the IO module pair, and if it detects an operating / operating status or standby / standby status, it waits on one side of the corresponding IO module pair. Or issue a command to shift to operation. If the corresponding IO module pair can be returned to the active / standby state by issuing the command, a minor failure alarm is notified to the control MPU, and if it cannot be restored, a serious failure alarm is notified to the control MPU.
[0043]
【The invention's effect】
As described above, according to the present invention, in the remote process input / output device connected to the control MPU with an IO link, the problem at the time of duplication of the IO module is solved, and the reliability of the process control system is further improved. effective.
[Brief description of the drawings]
1 is a block diagram showing the configuration of implementation of the invention.
2 is a block diagram showing a configuration of a first reference embodiment of the present invention.
3 is a block diagram showing the configuration of the second reference embodiment of the present invention.
4 is a block diagram showing the configuration of a third reference embodiment of the present invention.
5 is a block diagram showing the configuration of a fourth reference embodiment of the present invention.
6 is a block diagram showing the configuration of the fifth reference embodiment of the present invention.
7 is a block diagram showing the configuration of a sixth reference embodiment of the present invention.
8 is a block diagram showing the configuration of a seventh reference embodiment of the present invention.
9 is a block diagram showing the configuration of the eighth reference embodiment of the present invention.
10 is a block diagram showing the configuration of the ninth reference embodiment of the present invention.
FIG. 11 is a block diagram showing a configuration example of a distributed control system to which the present invention is applied.
12 is a block diagram illustrating an example of a main part of FIG.
13 is a block diagram showing another example of the main part of FIG.
14 is a block diagram illustrating an example of a main part of FIG.
15 is a block diagram showing another example of the main part of FIG.
[Explanation of symbols]
4A, 4B control MPU
5A, 5B IO link 7A, 7B Transmission control module 8A, 8B IO bus 61 IO shelf (process input / output device)
100 Processor 101A, 101B Input filter 102A, 102B Comparator 103A, 103B Counter 104A, 104B Register 105 Latch signal 106A, 106B Read signal 107 Output signal 110 Pulse width output signal 111 Operating / standby state signal 112 NAND gate 113 Inverter 114 Readback signal 120 Process load (current input signal)
121 Readback signal 123 Multiplexer 124 Selection signal 125 Voltage signal 130 PWM signal 131 Voltage signal 140 Smoothing and amplification circuit 141 Voltage / current conversion circuit 150 Voltage monitoring circuit 151 Reset signal 160 Duplex setting signal * WDTE Overflow signal * RST Reset signal

Claims

制御ＭＰＵとＩＯリンクを介して接続されてコントローラを構成するプロセス入出力装置であって、
複数のＩＯモジュール、これら複数のＩＯモジュールをＩＯバス経由で制御する伝送制御モジュール、及び伝送制御モジュールとＩＯモジュールを収納するＩＯシェルフで構成され、
ＩＯシェルフの隣接する２つの実装スロットごとに同一種のＩＯモジュールを実装し、その一方を稼働、他方を待機としてＩＯモジュールを二重化し、プロセスへの出力データを伝送制御モジュール経由でＩＯモジュールペアの双方に与えるとともに、プロセスへの出力をＩＯモジュールペア間の稼働／待機切替え回路により決定される稼働側だけが行い、プロセスからの入力をＩＯモジュールペアの双方へ接続することにより、伝送制御モジュールは前記切替え回路により決定される稼働側のデータのみを制御ＭＰＵへ通知するようにした二重化プロセス入出力装置において、
ＩＯモジュールペアのパルス入力モジュールにおけるプロセスインタフェース部およびパルスカウンタを二重化する手段と、
二重化されて得られた２つのパルスカウント値を比較し不一致であれば重故障と判断してＩＯモジュールペアの稼働／待機を切り替える手段と、
ＩＯモジュールペアの稼働側のモジュールに設けられて、基準抵抗を用いて入力電流を電圧に変換した後にこれをＡ／Ｄ変換する手段と、
ＩＯモジュールペアの待機側のモジュールに設けられて、稼働側のモジュールの基準抵抗と稼働状態の時オンとなる切替えスイッチのオン抵抗を加算した抵抗を用いて入力電流を電圧に変換した後にこれをＡ／Ｄ変換する手段と、
を備えたことを特徴とする二重化プロセス入出力装置。A process input / output device connected to a control MPU via an IO link and constituting a controller,
It is composed of a plurality of IO modules, a transmission control module that controls the plurality of IO modules via an IO bus, and an IO shelf that houses the transmission control module and the IO module.
The same type of IO module is mounted in every two adjacent mounting slots of the IO shelf, one of them is operated, the other is used as a standby, and the IO module is duplicated, and the output data to the process is transferred to the IO module pair via the transmission control module. In addition to giving both, the output to the process is performed only by the operating side determined by the operation / standby switching circuit between the IO module pairs, and the input from the process is connected to both of the IO module pairs. In the duplex process input / output device configured to notify the control MPU only of the operation side data determined by the switching circuit,
Means for duplicating the process interface unit and the pulse counter in the pulse input module of the IO module pair;
A means for switching the operation / standby of the IO module pair by comparing two pulse count values obtained by duplication and determining a major failure if they do not match;
Means provided in a module on the operating side of the IO module pair, and A / D-converts the input current after converting the input current into a voltage using a reference resistor;
It is provided in the standby module of the IO module pair, and after converting the input current to voltage using a resistance that is the sum of the reference resistance of the operating module and the ON resistance of the changeover switch that is turned on in the operating state, Means for A / D conversion;
A dual process input / output device characterized by comprising: