JP3735873B2 - Printed wiring board - Google Patents
Printed wiring board Download PDFInfo
- Publication number
- JP3735873B2 JP3735873B2 JP24474894A JP24474894A JP3735873B2 JP 3735873 B2 JP3735873 B2 JP 3735873B2 JP 24474894 A JP24474894 A JP 24474894A JP 24474894 A JP24474894 A JP 24474894A JP 3735873 B2 JP3735873 B2 JP 3735873B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- filling ink
- insulating substrate
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【0001】
【産業上の利用分野】
本発明は,プリント配線板用の穴埋めインクであって,特にスルーホールの内部,及び各パターン回路の間の間隙に充填するための穴埋めインクに関する。
【0002】
【従来技術】
ボールグリッドタイプのプリント配線板には,表側面及び裏側面に設けた各パターン回路の電気的導通を図るため,又は熱放散のために,スルーホールが設けられている。
図14に示すごとく,このスルーホール90は,プリント配線板を構成する絶縁基板9を貫通して形成されている。スルーホール90の内壁には,金属めっき膜3が施されている。
【0003】
そして,上記スルーホール90の内部には,穴埋めインク19が充填してある。この穴埋めインク19は,プリント配線板をマザーボードに半田付けする際,スルーホール90を通じてフラックス,半田洗浄液等が滲み出すことを防止し,絶縁基板9の表側面に設けたパターン回路61および各種電子部品の汚染を防止する役目を果たしている。
上記穴埋めインク19は,フィラーを含浸したエポキシ樹脂であり,図15に示すごとく,アスペクト比(絶縁基板9の厚み(a)/スルーホール90の口径(b))が高いスルーホール90の中で用いられても,優れた熱衝撃性を発揮する。
【0004】
また,図14に示すごとく,隣合う各パターン回路61の間の間隙60にも穴埋めインク17が充填されている。この穴埋めインク17は,ソルダーレジスト膜7を,各パターン回路61の間の間隙60において,窪みを発生させることなく,平坦な表面とするための穴埋め用として用いられる。
【0005】
【解決しようとする課題】
ところで,上記穴埋めインク19,17を一つの工程によりスルーホールの内部及びパターン回路の間の間隙60に充填し,プリント配線板の製造方法の簡略化を図りたいという要望がある。
【0006】
そこで,スルーホール90の内部,及びパターン回路61の間の間隙60に,同種の穴埋めインクを用いて,1回の塗布により充填することが考えられるが,いずれの環境にも適した穴埋めインクは,従来存在しなかった。
即ち,スルーホール内を充填するための穴埋めインクを,パターン回路の間にも充填した場合には,図16(a),(b)に示すごとく,ヒートサイクル時に,パターン回路61と穴埋めインク17との境界付近を被覆するソルダーレジスト膜7に,クラック79が発生するおそれがある。
【0007】
逆に,パターン回路61の間の間隙60に充填するための穴埋めインクを,スルーホールの中に充填した場合には,図15に示すごとく,ヒートサイクル時に,スルーホール内の穴埋めインクに亀裂199が生じる。そのためスルーホール90の密閉性を保持することができず,絶縁基板9の上のパターン回路及び半導体チップ等に腐食等の損傷を与えるおそれがある。
【0008】
本発明はかかる従来の問題点に鑑み,耐熱衝撃性に優れ,かつパターン回路及び穴埋めインクの上面を被覆するソルダーレジスト膜のクラックの発生を防止し,かつスルーホール内の密閉性を確保することができる,プリント配線板を提供しようとするものである。
【0009】
【課題の解決手段】
本発明は,絶縁基板を貫通して設けたスルーホールを有するプリント配線板であって,
上記スルーホールの内部,及び上記絶縁基板の表面に形成された隣合う各パターン回路の間の間隙に充填され,エポキシ樹脂と0.001〜0.050μmの平均粒子径を有するシリカ粉末との混合物よりなる穴埋めインクと,
上記パターン回路及び穴埋めインクを被覆するソルダーレジスト膜と,
を備えることを特徴とするプリント配線板にある。
【0010】
本発明において最も注目すべきことは,穴埋めインクが,平均粒子径0.001〜0.050μmのシリカ粉末を含浸していることである。
上記シリカ粉末は,平均粒子径0.001μm未満の場合には,シリカ粉末が浮遊しやすくなるので取扱いにくくなるおそれがあり,またコスト高となる場合がある。一方,平均粒子径が0.050μmを越える場合には,熱衝撃により,スルーホール内の穴埋めインクに亀裂が発生し,絶縁基板の表裏間の密閉性を保持することが困難となる。
【0011】
上記シリカ粉末は,上記穴埋めインク中に,0.3〜5重量%含有されていることが好ましい。0.3重量%未満の場合には,穴埋めインクの強度が低下し,熱衝撃によりスルーホール内の穴埋めインクに亀裂が発生するおそれがある。一方,5重量%を越える場合には,パターン回路の間の間隙の穴埋めインクに,シリカ粉末とエポキシ樹脂との間の熱膨張の差により,エポキシ樹脂に亀裂が発生しやすくなる。
【0012】
また,上記シリカ粉末は,その表面がカップリング処理されていることが好ましい。これにより,シリカ粉末とエポキシ樹脂との接合強度が高まり,熱衝撃を受けた場合にも,シリカ粉末付近のエポキシ樹脂に亀裂が発生することを防止することができる。
ここにカップリング処理とは,シリカ粉末にカップリング剤を添加,混合することにより,シリカ粉末の表面が有機物質と強い結合を形成した状態とする処理をいう。
【0013】
上記スルーホールの内壁は金属めっき膜により被覆され,かつ上記金属めっき膜の表面には化学的表面処理により粗化表面層が形成されていることが好ましい。この場合には,穴埋めインクが,スルーホールの内壁に対して密着する。そのため,例え,熱衝撃を受けても,穴埋めインクがスルーホールの内壁から剥がれることがない。従って,スルーホール内の密閉性をより確実に確保することができる。
【0014】
上記化学的表面処理としては,例えば,黒化処理だけを行う方法,黒化処理及び黒化還元処理を順次行う方法,黒化処理,黒化還元処理及び酸処理を順次行う方法等がある。
【0015】
上記黒化処理だけを行う方法としては,例えば,亜塩素酸ナトリウム,リン酸3ナトリウム,水酸化ナトリウム等を水に溶解した黒化処理液に,上記絶縁基板を浸漬することにより行う。これにより,金属めっき膜の表面に,その針状結晶が生成する。この結晶が,スルーホール内及び絶縁基板の金属めっき膜上の表面に,粗化表面層を形成する。
【0016】
上記黒化処理及び黒化還元処理を順次行う方法としては,例えば,上記黒化処理液に上記絶縁基板を浸漬し,次いで,水素化ホウ素ナトリウム,水酸化ナトリウム等を水に溶解した第一還元処理液に,上記絶縁基板を浸漬する。更に,これを水酸化ナトリウム,ホルムアルデヒド,メタノール等を水に溶解した第二還元処理液に浸漬する。これにより,金属めっき膜の表面にその針状結晶が生成し,この結晶が還元される。
【0017】
上記黒化処理,黒化還元処理及び酸処理を順次行う方法としては,例えば,上記黒化処理液及び上記還元処理液に,順に上記絶縁基板を浸漬し,次いでこれを酸処理用の硫酸等の酸処理液に浸漬する。これにより,金属めっき膜の表面にその針状結晶が生成し,この結晶が一端還元された後,酸化される。
【0018】
次に,粗化表面層を形成している上記スルーホールの内部及びその開口周辺部には,穴埋めインクを充填し,硬化させる。次に,絶縁基板の表面から突出した穴埋めインクを,絶縁基板表面の金属めっき膜の粗化表面層と共に,バフ,ブラシ等を用いて,研磨除去する。これにより,上記金属めっき膜及び穴埋めインクの表面が平滑になり,絶縁基板の表面全体が平滑面となる。次に,平滑な絶縁基板の表面には,パターン回路を形成する。
【0019】
【作用及び効果】
本発明にかかる穴埋めインクにおいては,上記の平均粒子径を有するシリカ粉末を用いている。このシリカ粉末は,従来において用いられていたフィラーよりも平均粒子径が小さい。そのため,穴埋めインクには高密度に,かつ均一にシリカ粉末を分散させることができ,充填硬化させた穴埋めインクの強度を向上させることができる。
【0020】
また,熱衝撃を穴埋めインクに与えた場合には,シリカ粉末に熱応力が発生する。この熱応力は,シリカ粉末の周囲のエポキシ樹脂に微小な亀裂が生じることによりエポキシ樹脂に吸収される。そのため,この微小な亀裂は,エポキシ樹脂全体に伝播しない。
そのため,スルーホール内においては,穴埋めインクの全体に亀裂が発生しない。それ故,スルーホールの密閉性を確保することができる。従って,絶縁基板上のパターン回路及び半導体チップ等の腐蝕等の損傷を防止することができる。
【0021】
また,隣合う各パターン回路の間の間隙においては,穴埋めインク自身が,穴埋めインクとパターン回路との境界付近を被覆するソルダーレジスト膜の応力を吸収する。そのため,ソルダーレジスト膜にクラックが発生することを防止することができる。
【0022】
従って,本発明によれば,耐熱衝撃性に優れ,かつパターン回路及び穴埋めインクの上面を被覆するソルダーレジスト膜のクラックの発生を防止し,かつスルーホール内の密閉性を確保することができる,プリント配線板を提供することができる。
【0023】
【実施例】
本発明の実施例にかかる穴埋めインクについて,図1〜図9を用いて説明する。
本例により作製されるプリント配線板10は,図1に示すごとく,絶縁基板9を貫通して設けたスルーホール90を設けている。スルーホール90の内壁は,金属めっき膜3により被覆されている。このスルーホール90の内部は,穴埋めインク1により充填されている。
また,絶縁基板9の表側面及び裏側面にはパターン回路61,62が形成されている。隣合う各パターン回路61の間の間隙60,及び隣合うパターン回路62の間の間隙60には,穴埋めインク1が充填されている。
【0024】
上記のスルーホール90,パターン回路61又は62の間に充填した穴埋めインク1は,エポキシ樹脂とシリカ粉末との混合物よりなる。シリカ粉末は,平均粒子径が0.010μmである。シリカ粉末は,その表面がカップリング処理されている。シリカ粉末は,穴埋めインク中に,2重量%含有されている。
【0025】
絶縁基板9の表側面には,パターン回路61及び半導体チップ搭載用のダイパッド63が設けられている。絶縁基板9の裏側面には,パターン回路62及び放熱パッド64が設けられている。
ダイパッド63と放熱パッド64の間は,絶縁基板9の略中央部に設けた上記スルーホール90により電気的に接続している。絶縁基板9の表側面及び裏側面に設けた各パターン回路61,62の間は,図2に示すごとく,絶縁基板9の周辺部に設けた上記スルーホール90により接続されている。
ボンディングパッド610及びマザーボード実装用のパッド620を除く,プリント配線板10の表面は,ソルダーレジスト膜7により被覆されている。
【0026】
次に,上記穴埋めインクを用いたプリント配線板の製造方法について,図3〜図7を用いて説明する。
まず,図3に示すごとく,表側面及び裏側面に銅箔2を貼着した絶縁基板9に,スルーホール90を穿設する。次に,絶縁基板9の表面及びスルーホール90の内壁に金属めっき膜3を施す。金属めっき膜3は,銅である。
【0027】
次に,エッチングレジスト法により,銅箔2及び金属めっき膜3の不要部分を除去して,絶縁基板9の表側面にはパターン回路61,ボンディングパッド610,及びダイパッド63を,一方絶縁基板9の裏側面にはパターン回路62及び放熱パッド64を形成する。
【0028】
次に,図4に示すごとく,スルーホール90の内部を含む絶縁基板9の全表面に,上記の穴埋めインク1を被覆する。
次いで,この穴埋めインク1を加熱又は紫外線照射により硬化させる。
【0029】
次に,図5に示すごとく,硬化した穴埋めインク1の表面をバフにより研磨して,パターン回路61,62,ダイパッド63,放熱パッド64,及びマザーボード実装用のパッド形成部分を露出させて,これらの間の間隙60とスルーホール90の内部にのみ,穴埋めインク1を残す。また,上記研磨により,穴埋めインク1より露出した金属めっき膜3の表面を平滑面39とする。
【0030】
次に,図6に示すごとく,ボンディングパッド610,ダイパッド63,及びマザーボード実装用のパッドを形成する部分を除く,絶縁基板9の全表面に,ソルダーレジスト膜7を被覆する。次に,図7に示すごとく,ソルダーレジスト膜7により覆われていない金属めっき膜3の表面に,Ni/Auめっき膜4を被覆する。これにより,ダイパッド63,ボンディングパッド610がNi/Auめっき膜4により被覆される。また,絶縁基板9の裏側面には,マザーボードと半田接合するためのパッド620が形成される。これにより,上記プリント配線板10が得られる。
【0031】
上記プリント配線板10には,図1に示すごとく,ダイパッド63の上に,接着剤59を用いて,半導体チップ5が搭載され,ワイヤー50により,ボンディングパッド610と電気的に接続される。
このプリント配線板10の裏側面におけるパッド620は,マザーボード8のパッド82の上に,ボール状の半田81を介して搭載される。次いで,これを加熱して,両者を半田付けする。
【0032】
次に,本例の作用効果について説明する。
本例においては,図8に示すごとく,穴埋めインク1が,上記の平均粒子径を有するシリカ粉末11とエポキシ樹脂12との混合物である。このシリカ粉末11は,図9に示す従来の穴埋めインク199に用いられていたフィラー191よりも平均粒子径が小さい。そのため,高密度にかつ均一にエポキシ樹脂12の中に分散している。このため,穴埋めインク1の強度が向上する。
【0033】
また,熱衝撃を穴埋めインク1に与えた場合には,シリカ粉末11に応力が発生する。この熱応力は,シリカ粉末11の周囲のエポキシ樹脂12に微小な亀裂121が生じることにより吸収される。この微小な亀裂121は,図16に示す従来に係る穴埋めインク199のようにエポキシ樹脂全体に伝播しない。そのため,シリカ粉末11の熱応力は穴埋めインク自身が吸収する。
【0034】
そのため,スルーホールの中においては,穴埋めインク1の全体に亀裂が発生しない。このため,図1に示すごとく,スルーホール90の密閉性を確保することができる。従って,プリント配線板10をマザーボード8に半田付けする際,スルーホール90を通じてフラックス,半田洗浄液等が滲み出すこともなく,絶縁基板9の表側面に形成したパターン回路61,ボンディングパッド610,半導体チップ5に腐蝕等の損傷が発生するのを防止することができる。
【0035】
また,隣合う各パターン回路61,62の間の間隙60においては,穴埋めインク自身が,穴埋めインク1とパターン回路61,62との境界付近を被覆するソルダーレジスト膜7の応力を吸収する。それ故,ソルダーレジスト膜7にクラックが発生するのを防止することができる。
【0036】
実施例2
本例においては,穴埋めインクの耐熱衝撃性について評価した。
評価に当たっては,シリカ粉末の含有量及び平均粒子径を種々に変えた穴埋めインク(試料1,2,3,4,5,C1,C2)を調製した。
そして,各穴埋めインクを用いて,プリント配線板を作製した。シリカ粉末の含有量及び平均粒子径は,表1に示すように変えた。その他は,実施例1と同様である。
【0037】
スルーホール内の穴埋めインクの評価においては,穴埋めインクの亀裂の発生状況を調べた。その結果を表1に示した。同表中,
○は,シリカ粉末の周囲に若干のクラックが認められる程度の状態を示す。
△は,穴埋めインク中に混在する隣合うシリカ粉末の間を結ぶ程度のクラックが認められる程度の状態を示す。
×は,スルーホールを横断する程度の太くて長いクラックが認められる程度の状態を示す。
【0038】
パターン回路の間の間隙を充填する穴埋めインクの評価においては,パターン回路及び穴埋めインクの上面を被覆するソルダーレジスト膜のクラックの発生状態を調べた。その結果を表1に示した。同表中,
○は,上記の○と同様である。
△は,上記の△と同様である。
×は,隣接するパターン回路の間を横断する程度の太くて長いクラックが認められる程度の状態を示す。
【0039】
同表において,シリカ粉末の含有量が0.4〜4.0重量%であり,且つ平均粒子径が0.01〜0.030μmである場合(試料1〜5)には,スルーホール内の穴埋めインクに亀裂の発生はなかった。また,パターン回路と穴埋めインクとの境界付近を被覆するソルダーレジスト膜には,クラックの発生はなかった。
一方,試料C1及びC2の場合は,いずれも比較的長いクラックの発生が認められた。
【0040】
【表1】
【0041】
実施例3
本例のプリント配線板は,図10に示すごとく,スルーホール90の内壁を被覆する金属めっき膜3の表面が,化学的表面処理により粗化表面層30を形成している点で,実施例1のプリント配線板と異なる。その他の構成は実施例1と同様である。
【0042】
本例のプリント配線板の製造方法について図11〜図13を用いて説明する。まず,実施例1と同様に,絶縁基板9にパターン回路61,62,ボンディングパッド610,ダイパッド63,放熱パッド64を形成する(図3参照)。
【0043】
次に,図11に示すごとく,化学的表面処理により,金属めっき膜3の表面に粗化表面層30を形成する。上記化学的表面処理は,黒化処理により行う。
上記黒化処理は,以下の黒化処理液に,0.3〜15分間,絶縁基板9を浸漬することにより行う。この黒化処理により,金属めっき膜3の表面には,銅の針状結晶が生成する。
【0044】
▲1▼黒化処理液
・成分(水中濃度)
亜塩素酸ナトリウム.......20〜70g/リットル,
リン酸3ナトリウム12水....10〜30g/リットル,
水酸化ナトリウム........10〜30g/リットル,
・温度........70〜98℃,
【0045】
次に,図12に示すごとく,スルーホール90の内部を含む絶縁基板9の全表面に,実施例1と同様の穴埋めインク1を被覆し,加熱又は紫外線照射等の手段により硬化させる。
【0046】
次に,図13に示すごとく,硬化した穴埋めインク1の表面をバフにより研磨して,パターン回路61,62,ダイパッド63,放熱パッド64,及びマザーボード実装用のパッドの形成部分を露出させて,これらの間の間隙60とスルーホール90の内部にのみ,穴埋めインク1を残す。
また,上記研磨により,穴埋めインク1より露出した金属めっき膜3の表面を平滑面39とする。
【0047】
その後,実施例1と同様に,ソルダーレジスト膜7による絶縁基板9の被覆(図6参照),Ni/Auめっき膜4による金属めっき膜3の被覆(図7参照)を行なう。これにより,図10に示すプリント配線板が得られる。
【0048】
本例においては,図10に示すごとく,スルーホール90の内壁に形成した金属めっき膜3の表面に,化学的表面処理を施して,粗化表面層30を形成している。粗化表面層30には,穴埋めインク1がスルーホール90の内壁に対し密着する。
そのため,例え,熱衝撃を受けても,穴埋めインク1がスルーホール90の内壁から剥がれることもない。従って,スルーホール90から湿気が浸入するのを防止することができる。
【0049】
それ故,プリント配線板を半田付けによりマザーボードに実装する場合においても,半田の溶融温度により,スルーホール内の金属めっき膜3と穴埋めインク1との間に剥離を生じない。
【0050】
また,スルーホール90の内部だけでなく,その開口周辺部にも穴埋めインク1を供給している。そのため,例え,穴埋めインク1を硬化する際に穴埋めインク1が収縮しても,スルーホール90の内部全体を穴埋めインク1により充填することができる。
【0051】
また,絶縁基板9の表面の金属めっき3には粗化表面層が形成されるが,その後これを研磨して均一な平滑面としている。そのため,金属めっき3の表面を,更にめっき膜で被覆する場合にも,均一な厚みのめっき膜を形成することができる。
このため,絶縁基板9の表面に,平滑で層厚みが均一なパターン回路61及びダイパッド63を形成することができる。
その他,本例においても,実施例1と同様の効果を得ることができる。
【図面の簡単な説明】
【図1】実施例1のプリント配線板をマザーボードに実装した状態を示す断面図。
【図2】実施例1のプリント配線板の表側面を示す説明図。
【図3】実施例1のプリント配線板の製造方法において,スルーホール,パターン回路,ダイパッド,及び放熱パッド等のパターンを形成した絶縁基板の断面図。
【図4】図3に続く,穴埋めインクを充填した絶縁基板の断面図。
【図5】図4に続く,パターン表面の穴埋めインクを研磨除去した絶縁基板の断面図。
【図6】図5に続く,ソルダーレジスト膜を形成した絶縁基板の断面図。
【図7】図6に続く,Ni/Auめっき膜を施した絶縁基板の断面図。
【図8】実施例1の,穴埋めインク中のシリカ粉末を示す説明図。
【図9】実施例1における,穴埋めインク中のフィラーが大径の場合の問題点を示す説明図。
【図10】実施例3のプリント配線板の断面図。
【図11】実施例3の,化学的表面処理を施した絶縁基板の断面図。
【図12】図11に続く,穴埋めインクを充填した絶縁基板の断面図。
【図13】図12に続く,パターン表面の穴埋めインクを研磨除去した絶縁基板の断面図。
【図14】従来例の,プリント配線板の要部断面図。
【図15】従来例の,プリント配線板のスルーホール付近の拡大断面図。
【図16】従来例の,プリント配線板のパターン回路と穴埋めインクとの境界付近の断面図(a),及び(a)のA−A線矢視断面図(b)。
【符号の説明】
1...穴埋めインク,
10...プリント配線板,
11...シリカ粉末,
3...金属めっき膜,
30...粗化表面層,
4...Ni/Auめっき膜,
5...半導体チップ,
60...間隙,
61,62...パターン回路,
9...絶縁基板,
90...スルーホール,[0001]
[Industrial application fields]
The present invention relates to a hole-filling ink for a printed wiring board, and more particularly to a hole-filling ink for filling the inside of a through hole and a gap between each pattern circuit.
[0002]
[Prior art]
The ball grid type printed wiring board is provided with through-holes for electrical conduction of each pattern circuit provided on the front side surface and the back side surface or for heat dissipation.
As shown in FIG. 14, the
[0003]
The through
The
[0004]
Further, as shown in FIG. 14, the
[0005]
[Problems to be solved]
By the way, there is a demand for simplifying the printed wiring board manufacturing method by filling the
[0006]
Therefore, it is conceivable to fill the
That is, when the filling ink for filling the through hole is also filled between the pattern circuits, as shown in FIGS. 16A and 16B, during the heat cycle, the
[0007]
On the contrary, when the hole filling ink for filling the
[0008]
In view of such conventional problems, the present invention is excellent in thermal shock resistance, prevents the occurrence of cracks in the solder resist film covering the upper surface of the pattern circuit and the hole-filling ink, and ensures the sealing property in the through hole. It is intended to provide a printed wiring board that can.
[0009]
[Means for solving problems]
The present invention is a printed wiring board having a through hole provided through an insulating substrate,
Above the through holes, and is filled in a gap between the pattern circuits adjacent formed on the surface of the insulating substrate, a mixture of silica powder having an average particle diameter of the epoxy resin and 0.001~0.050μm A hole filling ink comprising:
And the solder resist film covering the pattern circuit and filling the ink,
It is in the printed wiring board characterized by providing.
[0010]
What should be noted most in the present invention is that the hole-filling ink is impregnated with silica powder having an average particle size of 0.001 to 0.050 μm.
When the silica powder has an average particle diameter of less than 0.001 μm, the silica powder tends to float, which may make it difficult to handle and may increase the cost. On the other hand, if the average particle diameter exceeds 0.050 μm, cracks occur in the ink filling the through holes due to thermal shock, making it difficult to maintain the sealing between the front and back of the insulating substrate.
[0011]
The silica powder is preferably contained in the hole-filling ink in an amount of 0.3 to 5% by weight. If it is less than 0.3% by weight, the strength of the ink for filling the hole is lowered, and there is a possibility that the ink for filling the hole in the through hole is cracked due to thermal shock. On the other hand, if it exceeds 5% by weight, cracks are likely to occur in the epoxy resin due to the difference in thermal expansion between the silica powder and the epoxy resin in the ink for filling the gaps between the pattern circuits.
[0012]
Moreover, it is preferable that the surface of the silica powder is subjected to a coupling treatment. As a result, the bonding strength between the silica powder and the epoxy resin is increased, and it is possible to prevent the epoxy resin near the silica powder from cracking even when subjected to thermal shock.
Here, the coupling treatment refers to a treatment in which a coupling agent is added to and mixed with silica powder so that the surface of the silica powder forms a strong bond with an organic substance.
[0013]
Preferably, the inner wall of the through hole is covered with a metal plating film, and a roughened surface layer is formed on the surface of the metal plating film by chemical surface treatment. In this case, the hole filling ink adheres to the inner wall of the through hole. For this reason, even if a thermal shock is applied, the ink for filling the hole does not peel off from the inner wall of the through hole. Therefore, it is possible to ensure the sealing performance in the through hole more reliably.
[0014]
Examples of the chemical surface treatment include a method of performing only blackening treatment, a method of sequentially performing blackening treatment and blackening reduction treatment, a method of sequentially performing blackening treatment, blackening reduction treatment, and acid treatment.
[0015]
As a method of performing only the blackening treatment, for example, the insulating substrate is immersed in a blackening treatment solution in which sodium chlorite, trisodium phosphate, sodium hydroxide, or the like is dissolved in water. Thereby, the acicular crystal | crystallization produces | generates on the surface of a metal plating film. This crystal forms a roughened surface layer in the through hole and on the surface of the insulating substrate on the metal plating film.
[0016]
As a method of sequentially performing the blackening treatment and the blackening reduction treatment, for example, the first reduction in which the insulating substrate is immersed in the blackening treatment solution and then sodium borohydride, sodium hydroxide, etc. are dissolved in water. The insulating substrate is immersed in a processing solution. Furthermore, this is immersed in the 2nd reduction process liquid which melt | dissolved sodium hydroxide, formaldehyde, methanol, etc. in water. Thereby, the acicular crystal | crystallization produces | generates on the surface of a metal plating film, and this crystal | crystallization is reduce | restored.
[0017]
As a method of sequentially performing the blackening treatment, blackening reduction treatment, and acid treatment, for example, the insulating substrate is immersed in the blackening treatment solution and the reduction treatment solution in order, and then this is treated with sulfuric acid for acid treatment or the like. Immerse in an acid treatment solution. As a result, the needle-like crystals are formed on the surface of the metal plating film, and the crystals are once reduced and then oxidized.
[0018]
Next, the inside of the through hole forming the roughened surface layer and the periphery of the opening are filled with a hole filling ink and cured. Next, the ink for filling the hole protruding from the surface of the insulating substrate is polished and removed together with the roughened surface layer of the metal plating film on the surface of the insulating substrate using a buff, a brush or the like. As a result, the surfaces of the metal plating film and the hole-filling ink become smooth, and the entire surface of the insulating substrate becomes a smooth surface. Next, a pattern circuit is formed on the surface of the smooth insulating substrate.
[0019]
[Action and effect]
In the hole-filling ink according to the present invention, silica powder having the above average particle diameter is used. This silica powder has an average particle size smaller than that of fillers conventionally used. Therefore, the silica powder can be uniformly and uniformly dispersed in the hole-filling ink, and the strength of the hole-filling ink that has been filled and cured can be improved.
[0020]
In addition, when a thermal shock is applied to the hole filling ink, thermal stress is generated in the silica powder. This thermal stress is absorbed by the epoxy resin by causing micro cracks in the epoxy resin around the silica powder. Therefore, this minute crack does not propagate throughout the epoxy resin.
Therefore, no cracks occur in the entire hole filling ink in the through hole. Therefore, the sealing property of the through hole can be ensured. Therefore, it is possible to prevent damage such as corrosion of the pattern circuit and the semiconductor chip on the insulating substrate.
[0021]
Further, in the gaps between the adjacent pattern circuits, the hole filling ink itself absorbs the stress of the solder resist film covering the vicinity of the boundary between the hole filling ink and the pattern circuit. Therefore, it is possible to prevent cracks from occurring in the solder resist film.
[0022]
Therefore, according to the present invention, the thermal shock resistance is excellent, the occurrence of cracks in the solder resist film covering the upper surface of the pattern circuit and the hole-filling ink can be prevented, and the sealing property in the through hole can be ensured. A printed wiring board can be provided.
[0023]
【Example】
A hole-filling ink according to an embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 1, the printed
Further,
[0024]
The
[0025]
A
The
The surface of the printed
[0026]
Next, a method for manufacturing a printed wiring board using the hole filling ink will be described with reference to FIGS.
First, as shown in FIG. 3, a through
[0027]
Next, unnecessary portions of the
[0028]
Next, as shown in FIG. 4, the
Next, the hole-filling
[0029]
Next, as shown in FIG. 5, the surface of the cured
[0030]
Next, as shown in FIG. 6, the solder resist
[0031]
As shown in FIG. 1, the
The
[0032]
Next, the function and effect of this example will be described.
In this example, as shown in FIG. 8, the hole-filling
[0033]
Further, when a thermal shock is applied to the
[0034]
Therefore, no crack is generated in the entire hole-filling
[0035]
Further, in the
[0036]
Example 2
In this example, the thermal shock resistance of the hole filling ink was evaluated.
For the evaluation, hole-filling inks (
And the printed wiring board was produced using each hole filling ink. The content and average particle size of the silica powder were changed as shown in Table 1. Others are the same as in the first embodiment.
[0037]
In evaluating the filling ink in the through hole, the occurrence of cracks in the filling ink was investigated. The results are shown in Table 1. In the same table,
○ indicates a state where some cracks are observed around the silica powder.
Δ indicates a state where cracks to the extent of connecting adjacent silica powders mixed in the hole-filling ink are recognized.
X indicates a state in which a thick and long crack that crosses the through hole is recognized.
[0038]
In the evaluation of the hole filling ink that fills the gap between the pattern circuits, the occurrence of cracks in the solder resist film covering the upper surface of the pattern circuit and the hole filling ink was examined. The results are shown in Table 1. In the same table,
○ is the same as ○ above.
Δ is the same as Δ described above.
X indicates a state in which a thick and long crack that allows crossing between adjacent pattern circuits is recognized.
[0039]
In the same table, when the content of silica powder is 0.4 to 4.0% by weight and the average particle size is 0.01 to 0.030 μm (
On the other hand, in the case of Samples C1 and C2, relatively long cracks were observed.
[0040]
[Table 1]
[0041]
Example 3
As shown in FIG. 10, the printed wiring board of this example is an embodiment in that the surface of the
[0042]
The manufacturing method of the printed wiring board of this example is demonstrated using FIGS. First, as in the first embodiment,
[0043]
Next, as shown in FIG. 11, a roughened
The blackening treatment is performed by immersing the insulating
[0044]
(1) Blackening solution / component (water concentration)
Sodium chlorite. . . . . . . 20-70 g / liter,
Sodium hydroxide. . . . . . . . 10-30 g / liter,
·temperature. . . . . . . . 70-98 ° C,
[0045]
Next, as shown in FIG. 12, the entire surface of the insulating
[0046]
Next, as shown in FIG. 13, the surface of the cured
Further, the surface of the
[0047]
Thereafter, similarly to Example 1, the insulating
[0048]
In this example, as shown in FIG. 10, the surface of the
Therefore, for example, the
[0049]
Therefore, even when the printed wiring board is mounted on the motherboard by soldering, peeling does not occur between the
[0050]
Further, the hole-filling
[0051]
In addition, a roughened surface layer is formed on the metal plating 3 on the surface of the insulating
Therefore, the
In addition, also in this example, the same effect as Example 1 can be acquired.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a state in which a printed wiring board of Example 1 is mounted on a motherboard.
FIG. 2 is an explanatory diagram showing a front side surface of the printed wiring board according to the first embodiment.
3 is a cross-sectional view of an insulating substrate on which a pattern such as a through hole, a pattern circuit, a die pad, and a heat dissipation pad is formed in the method for manufacturing a printed wiring board according to
4 is a cross-sectional view of an insulating substrate filled with ink for filling holes, following FIG. 3;
FIG. 5 is a cross-sectional view of an insulating substrate after the pattern surface ink is polished and removed, following FIG. 4;
6 is a cross-sectional view of an insulating substrate on which a solder resist film is formed, following FIG. 5;
7 is a cross-sectional view of an insulating substrate provided with a Ni / Au plating film, following FIG. 6;
FIG. 8 is an explanatory diagram showing silica powder in the hole-filling ink of Example 1.
FIG. 9 is an explanatory diagram showing a problem when the filler in the hole-filling ink has a large diameter in the first embodiment.
10 is a cross-sectional view of a printed wiring board according to
11 is a cross-sectional view of an insulating substrate subjected to chemical surface treatment in Example 3. FIG.
12 is a cross-sectional view of an insulating substrate filled with hole-filling ink, following FIG. 11;
FIG. 13 is a cross-sectional view of the insulating substrate after the pattern surface ink is removed by polishing, following FIG. 12;
FIG. 14 is a cross-sectional view of a main part of a printed wiring board according to a conventional example.
FIG. 15 is an enlarged cross-sectional view of the vicinity of a through hole of a printed wiring board according to a conventional example.
16A and 16B are a cross-sectional view in the vicinity of a boundary between a printed circuit board pattern circuit and hole-filling ink, and a cross-sectional view taken along line AA in FIG.
[Explanation of symbols]
1. . . Hole filling ink,
10. . . Printed wiring board,
11. . . Silica powder,
3. . . Metal plating film,
30. . . Roughened surface layer,
4). . . Ni / Au plating film,
5. . . Semiconductor chip,
60. . . gap,
61, 62. . . Pattern circuit,
9. . . Insulating substrate,
90. . . Through hole,
Claims (3)
上記スルーホールの内部,及び上記絶縁基板の表面に形成された隣合う各パターン回路の間の間隙に充填され,エポキシ樹脂と0.001〜0.050μmの平均粒子径を有するシリカ粉末との混合物よりなる穴埋めインクと,
上記パターン回路及び穴埋めインクを被覆するソルダーレジスト膜と,
を備えることを特徴とするプリント配線板。 A printed wiring board having a through hole provided through an insulating substrate,
Above the through holes, and is filled in a gap between the pattern circuits adjacent formed on the surface of the insulating substrate, a mixture of silica powder having an average particle diameter of the epoxy resin and 0.001~0.050μm A hole filling ink comprising:
And the solder resist film covering the pattern circuit and filling the ink,
A printed wiring board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24474894A JP3735873B2 (en) | 1994-09-12 | 1994-09-12 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24474894A JP3735873B2 (en) | 1994-09-12 | 1994-09-12 | Printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0883971A JPH0883971A (en) | 1996-03-26 |
JP3735873B2 true JP3735873B2 (en) | 2006-01-18 |
Family
ID=17123315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24474894A Expired - Fee Related JP3735873B2 (en) | 1994-09-12 | 1994-09-12 | Printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3735873B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376049B1 (en) * | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
US6193910B1 (en) | 1997-11-11 | 2001-02-27 | Ngk Spark Plug Co., Ltd. | Paste for through-hole filling and printed wiring board using the same |
JP4691797B2 (en) * | 2001-02-15 | 2011-06-01 | イビデン株式会社 | Printed wiring board and manufacturing method thereof |
JP2003069168A (en) * | 2001-08-28 | 2003-03-07 | Nagoya Industrial Science Research Inst | Circuit pattern for printed wiring board or integrated circuit and printed wiring board having the same, integrated circuit |
JP2008263222A (en) * | 2008-06-23 | 2008-10-30 | Ibiden Co Ltd | Multilayer printed wiring board |
CN114916150A (en) * | 2022-04-18 | 2022-08-16 | 奥士康精密电路(惠州)有限公司 | Method for improving tailing of solder-proof screen printing of PCB |
-
1994
- 1994-09-12 JP JP24474894A patent/JP3735873B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0883971A (en) | 1996-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175060A (en) | Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same | |
US4152477A (en) | Printed circuit board and method for making the same | |
KR20100025597A (en) | Printed wiring board | |
JP5216078B2 (en) | Multilayer printed wiring board and method for producing multilayer printed wiring board | |
EP2209358A1 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
JP4953499B2 (en) | Printed wiring board | |
JP4674120B2 (en) | Wiring board and manufacturing method thereof | |
JPH0748584B2 (en) | Printed circuit and its manufacturing method | |
JP5505433B2 (en) | Printed wiring board | |
TW201406243A (en) | Wiring substrate | |
JP3735873B2 (en) | Printed wiring board | |
JP2014179430A (en) | Multilayer printed wiring board for mounting semiconductor element | |
JP4863559B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP4129665B2 (en) | Manufacturing method of substrate for semiconductor package | |
JP4726285B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
JP4391671B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
KR100688755B1 (en) | Method for forming solder ball pad in BGA printed circuit board and BGA printed circuit board manufactured therefrom | |
JP2001007248A (en) | Package substrate | |
JPH06260756A (en) | Manufacture of printed wiring board | |
JP3582111B2 (en) | Manufacturing method of printed wiring board | |
JP4067027B2 (en) | Printed wiring board and manufacturing method thereof | |
JP4863560B2 (en) | Printed wiring board and printed wiring board manufacturing method | |
KR101075677B1 (en) | LGA substrate and method for manufacturing the same | |
JP4396770B2 (en) | Printed wiring board | |
JP2004207534A (en) | Wiring board and electronic device using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |