JP3735848B2 - デジタル通信受信装置 - Google Patents
デジタル通信受信装置 Download PDFInfo
- Publication number
- JP3735848B2 JP3735848B2 JP11144196A JP11144196A JP3735848B2 JP 3735848 B2 JP3735848 B2 JP 3735848B2 JP 11144196 A JP11144196 A JP 11144196A JP 11144196 A JP11144196 A JP 11144196A JP 3735848 B2 JP3735848 B2 JP 3735848B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- clock
- frequency
- data format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0028—Correction of carrier offset at passband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0055—Closed loops single phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の属する技術分野】
本発明はデジタル通信復調装置および方法に関し、特に、CPUの負荷を軽減するようにした、デジタル通信復調装置および方法に関する。
【0002】
【従来の技術】
図5は、従来の衛星放送を受信する受信装置の構成例を表している。アンテナ1は、図示せぬ衛星からの電波を受信し、コンバータ2に出力する。コンバータ2は、アンテナ1からの信号を、より低い所定の周波数の信号に変換して、チューナ3に出力している。チューナ3は、ホストCPU8により制御され、コンバータ2より入力される信号から所定の周波数帯域の信号を受信し、ベースバンド信号をデジタル復調回路4に出力する。デジタル復調回路4は、チューナ3より入力されたベースバンド信号をデジタル復調し(QPSK復調し)、誤り訂正回路5に出力している。
【0003】
誤り訂正回路5は、デジタル復調回路4より入力されたデジタル復調信号の誤りを訂正し、トランスポート回路6に出力する。トランスポート回路6は、それぞれ独立したパケットとして構成されている音声データと映像データとを分離するほか、スクランブルされている映像データをデスクランブルし、MPEGデコーダ7に出力する。MPEGデコーダ7は、放送側において、MPEG方式によりエンコードされている映像データと音声データをそれぞれデコードし、出力する。
【0004】
ホストCPU8は、リモートコマンダ、受信装置のフロントパネルに設けられているスイッチなどよりなる入力部9からの指令に対応して、各部を制御する。デジタル復調回路4、誤り訂正回路5、トランスポート回路6およびMPEGデコーダ7は、8ビットのバス、リード/ライト信号、チップセレクト信号およびアドレス信号などよりなる、CPUフォーマットの制御信号により制御される。
【0005】
これに対して、チューナ3は、PLLシンセサイザチューナにより構成され、3ワイヤ方式のフォーマットの制御信号により制御されるようになされている。この3ワイヤ方式のフォーマットにおいては、シリアルクロック、シリアルデータおよびイネーブル信号が用いられる。このため、ホストCPU8は、CPUフォーマットの制御信号以外に、3ワイヤ方式のフォーマットの制御信号も生成する。
【0006】
【発明が解決しようとする課題】
ホストCPU8が、チューナ3を制御する3ワイヤ方式のフォーマットにおけるクロックレートは、MHz以下の低い周波数である。このため、ホストCPU8がチューナ3に対して所定の周波数帯域の信号を受信するように制御しているとき、ホストCPU8は、それだけの制御に占有されてしまい、他の回路を制御することができなくなってしまう課題があった。
【0007】
本発明はこのような状況に鑑みてなされたものであり、CPUの負荷を軽減することができるようにするものである。
【0008】
【課題を解決するための手段】
請求項1に記載のデジタル通信受信装置は、周波数帯域を指定するための制御信号であって、第1のクロックに同期したシリアルデータフォーマットの第1の制御信号の供給を受け、第1の制御信号に基づいて、所定の変調方式で変調された複数の周波数帯域の信号から、指定された周波数帯域の信号を選択する周波数選択手段と、IC(Integrated Circuit)内に構成され、第1のクロックよりもクロック周波数が高い第2のクロックに同期したパラレルデータフォーマットの第2の制御信号の供給を受け、第2の制御信号に基づいて、周波数選択手段により選択された所定の周波数帯域の信号を、変調方式に対応した復調方式でデジタル復調する復調手段と、周波数選択手段を制御するための第3の制御信号を、第2のクロックに同期したパラレルデータフォーマットで出力するとともに、復調手段を制御するための第2の制御信号を、第2のクロックに同期したパラレルデータフォーマットで出力する、第2のクロック以上の動作クロックで動作する制御手段と、制御手段により出力された、周波数選択手段を制御するための第2のクロックに同期したパラレルデータフォーマットの第3の制御信号の複数ビットのデジタル信号を一旦蓄積して、第1のクロックに同期して1ビットづつ出力することにより、第1のクロックに同期したシリアルデータフォーマットの第1の制御信号に変換して、周波数選択手段に供給する変換手段とを備え、変換手段は、復調手段を含むICに組み込まれていることを特徴とする。
【0010】
請求項1に記載のデジタル通信受信装置においては、周波数選択手段において、第1のクロックに同期したシリアルデータフォーマットで供給される、周波数帯域を指定するための第1の制御信号に基づいて、所定の変調方式で変調された複数の周波数帯域の信号から、指定された周波数帯域の信号が選択され、復調手段において、第1のクロックよりもクロック周波数が高い第2のクロックに同期したパラレルデータフォーマットの第2の制御信号に基づいて、選択された所定の周波数帯域の信号が、変調方式に対応した復調方式でデジタル復調され、第2のクロック以上の動作クロックで動作する制御手段から、周波数選択手段を制御するための第3の制御信号が、第2のクロックに同期したパラレルデータフォーマットで出力されるとともに、復調手段を制御するための第2の制御信号が、第2のクロックに同期したパラレルデータフォーマットで出力され、変換手段において、周波数選択手段を制御するための第2のクロックに同期したパラレルデータフォーマットの第3の制御信号の複数ビットのデジタル信号が一旦蓄積されて、第1のクロックに同期されて1ビットづつ出力されることにより、第1のクロックに同期した第3のシリアルデータフォーマットの第1の制御信号に変換されて、周波数選択手段に供給され、変換手段は、復調手段を含むIC(Integrated Circuit)に組み込まれている。
【0011】
【発明の実施の形態】
図1は、本発明のデジタル通信復調装置を応用した受信装置の構成例を表しており、図5における場合と対応する部分には同一の符号を付してある。
【0012】
この受信装置も、基本的に、アンテナ1、コンバータ2、チューナ3、デジタル復調回路4、誤り訂正回路5、トランスポート回路6、MPEGデコーダ7、ホストCPU8、入力部9により構成されている。
【0013】
さらにチューナ3は、コンバータ2の出力を発振器29の出力と乗算し、出力する乗算器21を有している。AGC回路22は、乗算器21の出力をデジタル復調回路4のQPSK復調回路43より出力される制御信号に対応して、所定のレベルに制御し、乗算器23と24に出力している。乗算器24は、発振器25が出力する所定の周波数の信号とAGC回路22の出力とを乗算し、I信号成分を出力する。また、乗算器23は、発振器25が出力する信号の位相を90゜位相器26により90゜だけ位相した信号とAGC回路22の出力とを乗算し、Q信号成分を出力するようになされている。
【0014】
位相比較器27は、分周器30の出力とクロック発生回路31が出力する基準クロックとの位相を比較し、その位相誤差に対応する信号をループフィルタ28に出力する。ループフィルタ28は、入力された誤差信号を平滑し、電圧制御発振器29に出力する。電圧制御発振器29は、ループフィルタ28からの制御信号に対応する位相の信号を発生し、乗算器21に出力するようになされている。また、電圧制御発振器29の出力は、分周器30で分周された後、位相比較器27に出力される。
【0015】
デジタル復調回路4のA/D変換器41と42には、それぞれチューナ3の乗算器23と24より出力された信号が、ローパスフィルタ11または12を介して入力されるようになされている。A/D変換器41と42は、入力された信号をA/D変換した後、QPSK復調回路43に供給している。QPSK復調回路43は、A/D変換器41と42より入力されたI信号成分とQ信号成分をそれぞれ復調し、誤り訂正回路5に出力する。
【0016】
また、QPSK復調回路43は、AFC回路44(検出手段)を内蔵し、このAFC回路44は、チューナ3による受信周波数とホストCPU8により受信が指令された周波数とのずれを検出し、そのずれに対応する信号(AFC信号)を出力する。このAFC信号は、加算器52(合成手段)を介してフォーマット変換回路53(変換手段)に入力され、3ワイヤ方式のフォーマットの信号に変換された後、分周器30に出力されている。また、ホストCPU8より出力されたCPUフォーマットの制御信号は、バスを介してCPUインタフェース51に入力され、さらに、加算器52を介してフォーマット変換回路53に入力されるようになされている。
【0017】
図2は、フォーマット変換回路53の構成例を表している。この実施例においては、フォーマット変換回路53は、それぞれ従属接続された27個のセレクタ71−1乃至71−27と、28個のD型フリップフロップ72−1乃至72−28とにより構成されている。
【0018】
図1の実施例のその他の構成は、図5における場合と同様である。
【0019】
次に、その動作について説明する。入力部9を操作して、ホストCPU8に対して所定の放送局の受信を指令すると、ホストCPU8は、その放送局を受信させるための制御信号をCPUインタフェース51、加算器52を介して、フォーマット変換回路53に出力する。この制御信号は、28ビットのCPUフォーマットのデータにより構成される。この28ビットの全てのデータをホストCPU8より出力するようにしてもよいが、その一部のビットが固定ビットとされているような場合においては、ホストCPU8は、残りのビットのみを出力すればよいことになる。
【0020】
図2のフォーマット変換回路53においては、LSBがD型フリップフロップ72−1の端子Dに接続されている端子F0から入力され、MSBがセレクタ71−27の端子Aに接続されている端子P3から入力されるようになされている。そして、セレクタ71−19と71−20の端子Aは、所定の高レベルのビット(例えば論理1)に固定されており、セレクタ71−21乃至71−26の端子Aは、低レベルのビット(例えば論理0)に固定されている。
【0021】
ホストCPU8は、28ビットの制御データを出力した後、所定のタイミングで端子LOADのレベルをLにする。このLOAD信号は、バッファ73を介して各セレクタ71−1乃至71−27の端子Sに入力される。このとき各セレクタ71−1乃至71−27は、端子Aから入力されている制御データの各ビットを取り込む。この各ビットのデータは、各マルチプレクサ71−1乃至71−27の端子Xから、後段のD型フリップフロップ72−2乃至72−28の端子Dに供給される。このとき、ホストCPU8はまた、端子SERIAL_CLOCKからシリアルクロックを供給するので、D型フリップフロップ72−1乃至72−8に、制御データのビットが取り込まれる。
【0022】
次に、ホストCPU8がLOAD信号をHにすると、セレクタ71−1乃至71−27は、端子Bより入力される前段のD型フリップフロップ72−1乃至72−27の端子Qからの出力を選択し、端子Xから、後段のD型フリップフロップ72−2乃至72−28の端子Dに供給する。このとき、ホストCPU8はまた、端子SERIAL_CLOCKからシリアルクロックを供給するので、端子SERIAL_DATAから28ビットの制御データが、MSBからLSBの順番で、順次出力される。
【0023】
この制御データは、フォーマット変換回路53からチューナ3の分周器30に供給され、その分周比を所定の値に設定する。
【0024】
分周器30は、発振器29が出力する所定の周波数のクロックを設定された所定の値で分周した後、位相比較器27に出力する。位相比較器27は、分周器30から入力された信号とクロック発生回路31が発生出力する基準クロックの位相を比較し、その位相誤差信号を出力する。ループフィルタ28は、この位相誤差信号を平滑し、発振器29に制御信号として出力する。発振器29は、ループフィルタ28より入力される制御信号に対応する位相と周波数の信号を発生する。
【0025】
このようにして、位相比較器27、ループフィルタ28、発振器29、分周器30により構成されるPLL回路により設定される所定の周波数の信号が、乗算器21に入力され、コンバータ2より入力される信号と乗算される。その結果、乗算器21の出力は、コンバータ2より入力される周波数多重化信号のうち、入力部9を操作することで、使用者により指定された放送局の信号のベースバンド信号となる。この信号は、AGC回路22により、所定のレベルに制御された後、乗算器23と24に入力される。
【0026】
この乗算器23と24には、発振器25が発生出力した、相互に90゜だけ位相が異なる信号と乗算される。これにより、乗算器23と24より、QPSK変調されている信号のI信号成分とQ信号成分が、それぞれ出力される。
【0027】
このI信号成分とQ信号成分は、それぞれローパスフィルタ11と12により平滑された後、デジタル復調回路4のA/D変換器41と42によりA/D変換され、QPSK復調回路43に入力される。QPSK復調回路43は、入力されたデジタルのI信号成分とQ信号成分をQPSK復調し、誤り訂正回路5に出力する。
【0028】
なお、このQPSK復調回路43は、例えば、特公昭63−48469号公報に開示されているような構成とすることができる。
【0029】
QPSK復調回路43のAFC回路44は、入力された信号と正規の信号との周波数ずれを検出し、その誤差を補正するためのAFC信号を発生する。このAFC信号は、加算器52によりCPUインタフェース51からの制御信号と加算(合成)された後、フォーマット変換回路53に入力され、3ワイヤ方式のフォーマットの信号に変換され、分周器30に入力される。分周器30は、この制御信号に対応して分周比を変更する。このようにして、受信周波数が、本来の周波数とずれている場合においては、そのずれが自動的に補正される。
【0030】
QPSK復調回路43は、また、A/D変換器41と42より入力される信号のレベルが所定のレベルとなるように、AGC回路22に制御信号を出力する。AGC回路22は、この制御信号に対応して、乗算器21から入力される信号のレベルを制御する。
【0031】
誤り訂正回路5は、QPSK復調回路43より入力された信号の誤りを訂正した後、トランスポート回路6に出力する。トランスポート回路6は、誤り訂正回路5より入力されたデジタル信号を、音声データのパケットと映像データのパケットとに分離する。また、そのデータがスクランブルされている場合、これをデスクランブルし、MPEGデコーダ7に出力する。MPEGデコーダ7は、入力された映像データと音声データを、それぞれデコードし、出力する。
【0032】
ホストCPU8は、バスを介してデジタル復調回路4、誤り訂正回路5、トランスポート回路6、およびMPEGデコーダ7を適宜制御する。
【0033】
ホストCPU8が選局の制御データをフォーマット変換回路53に出力すると、後は、このフォーマット変換回路53が選局の制御を実行するので、ホストCPU8は、その後、直ちに、他の制御に移行することができる。
【0034】
図3は、他の実施例を表している。この実施例においては、CPUインタフェース51の出力がROM81(記憶手段)に入力され、ROM81の出力が加算器52を介してフォーマット変換回路53に入力されるようになされている。その他の構成は、図1における場合と同様である。
【0035】
すなわち、この実施例においては、ROM81に、チューナ3において受信する受信周波数に関するデータが予め書き込まれている。従って、ホストCPU8は、ROM81に予め記憶されているデータの中から、所定の1つの周波数をチューナ3に受信させるための信号を指定するだけでよい。チューナ3により受信する周波数帯域の数は、50個程度であるので、ホストCPU8がROM81の所定の記憶値を読み出すために必要なビット数は、せいぜい8ビットもあれば充分である。
【0036】
また、ROM81に代えて、RAMを用いるようにすることもできる。この場合、例えば電源立上げ時などにおいて、ホストCPU8は、所定のデータをRAMに書き込むようにする。そして、以後、そこに書き込んだデータの中から所定のものを読み出すようにする。
【0037】
図4は、さらに他の実施例を表している。この実施例においては、デジタル復調回路4と誤り訂正回路5が1つのIC92に組み込まれている。そして、チューナ3とIC92が、チューナパック91として、1つの金属性のパック内にまとめて収容されている。チューナ3とIC92とは、チューナパック91の基板上で3ワイヤ方式のフォーマットで結合されている。ホストCPU8は、バスを介してIC92にアクセスし、IC92を介してチューナ3を制御する。
【0038】
このようにすれば、取扱いがさらに容易となる。
【0039】
なお、3ワイヤ方式のフォーマットのチューナ3の例としては、モトローラ社(商号)のMC12210のシリアル入力PLL周波数シンセサイザを挙げることができる。あるいはまた、GEC PLESSEY SEMICONDUCTORS社(商号)の2.7GHzのLOW PHASE NOISE FREQUENCY SYNTHESISER SP5658を挙げることができる。
【0040】
このように、チューナ3として、すでに3ワイヤ方式という簡便な方式で制御が可能な製品が市販されているので、これをそのまま用いることができ、より低コストの装置を実現することができる。
【0041】
なお、以上の実施例においては、衛星放送を受信する受信装置を例として、本発明を説明したが、本発明はこれに限らず、伝送されてきた周波数多重化されている信号から、1つの周波数帯域の信号を抽出する場合に適用することが可能である。
【0042】
【発明の効果】
以上の如く請求項1に記載のデジタル通信受信装置によれば、周波数選択手段が、第1のクロックに同期したシリアルデータフォーマットで供給される、周波数帯域を指定するための第1の制御信号に基づいて、所定の変調方式で変調された複数の周波数帯域の信号から、指定された周波数帯域の信号を選択し、復調手段が、第1のクロックよりもクロック周波数が高い第2のクロックに同期したパラレルデータフォーマットの第2の制御信号に基づいて、選択された所定の周波数帯域の信号を、変調方式に対応した復調方式でデジタル復調し、第2のクロック以上の動作クロックで動作する制御手段が、周波数選択手段を制御するための第3の制御信号を、第2のクロックに同期したパラレルデータフォーマットで出力するとともに、復調手段を制御するための第2の制御信号を、第2のクロックに同期したパラレルデータフォーマットで出力し、変換手段が、周波数選択手段を制御するための第2のクロックに同期したパラレルデータフォーマットの第3の制御信号の複数ビットのデジタル信号を一旦蓄積して、第1のクロックに同期して1ビットづつ出力することにより、第1のクロックに同期したシリアルデータフォーマットの第1の制御信号に変換して、周波数選択手段に供給し、変換手段は、復調手段を含むIC(Integrated Circuit)に組み込まれるようにしたので、安価な装置で、CPUに対する負荷を軽減することができる。
【図面の簡単な説明】
【図1】本発明のデジタル通信復調装置を応用した受信装置の構成例を示すブロック図である。
【図2】図1のフォーマット変換回路53の構成例を示すブロック図である。
【図3】本発明のデジタル通信復調装置を応用した受信装置の他の実施例の構成を示すブロック図である。
【図4】本発明のデジタル通信復調装置を応用した受信装置のさらに他の実施例の構成を示すブロック図である。
【図5】従来の受信装置の構成例を示すブロック図である。
【符号の説明】
3 チューナ, 4 デジタル復調回路, 5 誤り訂正回路, 6 トランスポート回路, 7 MPEGデコーダ, 8 ホストCPU, 21 乗算器, 27 位相比較器, 28 ループフィルタ, 29 電圧制御発振器, 30 分周器, 31 クロック発生回路, 43 QPSK復調回路, 52加算器, 53 フォーマット変換回路, 81 ROM
Claims (3)
- 周波数帯域を指定するための制御信号であって、第1のクロックに同期したシリアルデータフォーマットの第1の制御信号の供給を受け、前記第1の制御信号に基づいて、所定の変調方式で変調された複数の周波数帯域の信号から、指定された周波数帯域の信号を選択する周波数選択手段と、
IC(Integrated Circuit)内に構成され、前記第1のクロックよりもクロック周波数が高い第2のクロックに同期したパラレルデータフォーマットの第2の制御信号の供給を受け、前記第2の制御信号に基づいて、前記周波数選択手段により選択された所定の周波数帯域の信号を、前記変調方式に対応した復調方式でデジタル復調する復調手段と、
前記周波数選択手段を制御するための第3の制御信号を、前記第2のクロックに同期したパラレルデータフォーマットで出力するとともに、前記復調手段を制御するための前記第2の制御信号を、前記第2のクロックに同期したパラレルデータフォーマットで出力する、前記第2のクロック以上の動作クロックで動作する制御手段と、
前記制御手段により出力された、前記周波数選択手段を制御するための前記第2のクロックに同期したパラレルデータフォーマットの前記第3の制御信号の複数ビットのデジタル信号を一旦蓄積して、前記第1のクロックに同期して1ビットづつ出力することにより、前記第1のクロックに同期したシリアルデータフォーマットの前記第1の制御信号に変換して、前記周波数選択手段に供給する変換手段と
を備え、
前記変換手段は、前記復調手段を含む前記ICに組み込まれている
ことを特徴とするデジタル通信受信装置。 - 前記復調手段は、
前記周波数選択手段が選択する信号の周波数のずれを検出し、そのずれに対応する信号を出力する検出手段と、
前記検出手段により出力される周波数のずれに対応する信号と前記制御手段の制御信号を合成して前記変換手段に供給する合成手段と
をさらに備えることを特徴とする請求項1に記載のデジタル通信受信装置。 - パラレルデータフォーマットの第4の制御信号の供給を受け、前記復調手段の出力の誤りを訂正する誤り訂正手段と、
パラレルデータフォーマットの第5の制御信号の供給を受け、前記誤り訂正手段の出力から、音声データと映像データを分離する分離手段と、
パラレルデータフォーマットの第6の制御信号の供給を受け、前記分離手段により分離された前記音声データと映像データをデコードするデコード手段と
をさらに備え、
前記制御手段は、前記誤り訂正手段、前記分離手段、および、前記デコード手段に、それぞれ、パラレルデータフォーマットの前記第4の制御信号、前記第5の制御信号、および、前記第6の制御信号を更に供給する
ことを特徴とする請求項1に記載のデジタル通信受信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11144196A JP3735848B2 (ja) | 1996-05-02 | 1996-05-02 | デジタル通信受信装置 |
US08/841,566 US5987074A (en) | 1996-05-02 | 1997-04-30 | Digital communication demodulator, digital communication demodulation method and digital demodulation circuit |
CNB971134707A CN1169328C (zh) | 1996-05-02 | 1997-05-02 | 数字通信解调器、方法及数字解调电路 |
KR1019970016994A KR100460355B1 (ko) | 1996-05-02 | 1997-05-02 | 디지털통신복조기와디지털통신복조방법및디지털통신회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11144196A JP3735848B2 (ja) | 1996-05-02 | 1996-05-02 | デジタル通信受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298569A JPH09298569A (ja) | 1997-11-18 |
JP3735848B2 true JP3735848B2 (ja) | 2006-01-18 |
Family
ID=14561284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11144196A Expired - Fee Related JP3735848B2 (ja) | 1996-05-02 | 1996-05-02 | デジタル通信受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5987074A (ja) |
JP (1) | JP3735848B2 (ja) |
KR (1) | KR100460355B1 (ja) |
CN (1) | CN1169328C (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133965A (en) * | 1998-02-12 | 2000-10-17 | Zenith Electronics Corporation | Digital AGC control for high definition television tuner |
KR100610564B1 (ko) * | 1998-04-17 | 2006-08-09 | 톰슨 라이센싱 | 디지털 신호 동조 시스템 |
JP2938039B1 (ja) * | 1998-06-12 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | ディジタル復調装置 |
US6137997A (en) * | 1998-08-04 | 2000-10-24 | Motorola, Inc. | Circuit for receiving and transmitting signals and method |
US6847688B1 (en) * | 2000-10-30 | 2005-01-25 | Ericsson Inc. | Automatic frequency control systems and methods for joint demodulation |
US7227895B1 (en) | 2000-12-12 | 2007-06-05 | Sony Corporation | System and method for generating decoded digital video image data |
CN101032088B (zh) * | 2005-07-29 | 2012-06-27 | 松下电器产业株式会社 | 接收装置及采用该接收装置的电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2262690A (en) * | 1940-06-22 | 1941-11-11 | Chapman Valve Mfg Co | Production of free-machining stainless steel |
US5125106A (en) * | 1989-03-31 | 1992-06-23 | Matsushita Electric Industrial Co., Ltd. | Switching control apparatus for tuning system |
US5313496A (en) * | 1990-12-26 | 1994-05-17 | Trw Inc. | Digital demodulator circuit |
KR970002845B1 (ko) * | 1993-12-31 | 1997-03-12 | 엘지전자 주식회사 | 디지탈 오디오 신호의 복조장치 |
US5699384A (en) * | 1994-11-14 | 1997-12-16 | Hughes Electronics | Apparatus and method for satellite receiver computer adaptor card |
US5826166A (en) * | 1995-07-06 | 1998-10-20 | Bell Atlantic Network Services, Inc. | Digital entertainment terminal providing dynamic execution in video dial tone networks |
US5825241A (en) * | 1995-12-11 | 1998-10-20 | Delco Electronics Corporation | Differential demodulator |
JPH09181572A (ja) * | 1995-12-25 | 1997-07-11 | Matsushita Electric Ind Co Ltd | 受信機の自動同調装置 |
-
1996
- 1996-05-02 JP JP11144196A patent/JP3735848B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-30 US US08/841,566 patent/US5987074A/en not_active Expired - Lifetime
- 1997-05-02 CN CNB971134707A patent/CN1169328C/zh not_active Expired - Fee Related
- 1997-05-02 KR KR1019970016994A patent/KR100460355B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970078224A (ko) | 1997-12-12 |
CN1169328C (zh) | 2004-09-29 |
JPH09298569A (ja) | 1997-11-18 |
KR100460355B1 (ko) | 2005-01-27 |
US5987074A (en) | 1999-11-16 |
CN1169631A (zh) | 1998-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3241098B2 (ja) | 多方式対応の受信装置 | |
EP0526836B1 (en) | QPSK demodulator with automatic frequency control | |
US6888888B1 (en) | Simultaneous tuning of multiple channels using intermediate frequency sub-sampling | |
US6075829A (en) | Digital broadcast receiver | |
CA2338411C (en) | Vsb/qam receiver and method | |
TW201001960A (en) | Broadcast receiver system | |
JPH0678014A (ja) | テレビジョン信号処理装置 | |
KR100367636B1 (ko) | 디지털 방송 신호를 복조하는 복조기 | |
JP3735848B2 (ja) | デジタル通信受信装置 | |
JPH11355375A (ja) | ディジタルシンクロダインされるvsb及びqam最終中間周波数信号に対する個別的な中間周波数増幅器を備えるテレビジョン受信機 | |
KR100189370B1 (ko) | 직각 위상 편이 복조기의 자동 이득 제어장치 | |
US8605222B2 (en) | Receiver device, tuner, and television receiver | |
US6115473A (en) | Receiving apparatus for digital broadcasting | |
JPH06510643A (ja) | ディジタルテレビジョン受像器用クロック信号発生器 | |
JPH07250115A (ja) | デジタルデータ受信装置 | |
JP3350068B2 (ja) | デジタル変調波の復調装置 | |
US6389082B1 (en) | Receiver | |
JP3743417B2 (ja) | 受信装置 | |
JPH1188795A (ja) | 衛星放送用チューナの自動周波数同調装置 | |
JPH0779390A (ja) | 受信装置 | |
KR100463502B1 (ko) | 에이치디티브이의디지탈복조기 | |
JP3832941B2 (ja) | デジタル衛星放送用受信機とこれを用いた装置 | |
JP2001024721A (ja) | 共用化受信装置 | |
JP2932289B2 (ja) | 4位相復調回路 | |
JPH10304276A (ja) | デジタル衛星放送用受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051016 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |