JP3726492B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3726492B2 JP3726492B2 JP13972898A JP13972898A JP3726492B2 JP 3726492 B2 JP3726492 B2 JP 3726492B2 JP 13972898 A JP13972898 A JP 13972898A JP 13972898 A JP13972898 A JP 13972898A JP 3726492 B2 JP3726492 B2 JP 3726492B2
- Authority
- JP
- Japan
- Prior art keywords
- element substrate
- liquid crystal
- substrate
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置におけるアクティブ素子の特性を向上及び均一化させるための製造方法方法に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置のアクティブ素子が形成される素子基板の製造工程では、ガラス基板表面を硫酸での洗浄後直ちに下地膜を形成し、アクティブ素子製造工程に投入していた。
【０００３】
下地膜形成の主目的は、次工程で成膜されアクティブ素子を構成する、例えばタンタル膜等の導電膜とガラス基板との密着性を向上することである。
【０００４】
下地膜は直接アクティブ素子を構成していないために、この様な洗浄方法で十分と考えられていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の下地膜成膜前の洗浄では、次のような問題点を有する。
【０００６】
例えば、硫酸での洗浄方法では、ガラス基板に付着する有機物系の不純物を完全には除去できず、この不純物はアクティブ素子の下層に残る場合がある。これらは製造工程中の基板にかかる応力等により下地膜に微少な剥離を起こし、アクティブ素子の特性を著しく劣化させる要因となっていた。これは液晶表示装置全体では画素欠陥不良の大きな原因であった。すなわち、結果としては歩留りを落とし製造コストの増加となっていた。
【０００７】
本発明の目的は、製造工程の初期である下地膜の成膜前の段階で有機物系不純物の除去を実施し製造歩留りを上げることにある。
【０００８】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法は、複数のアクティブ素子が形成される素子基板と前記素子基板に対向して配置される対向基板とからなる一対の基板と、前記一対の基板間に挟持される液晶層とを含む液晶表示装置の製造方法において、前記素子基板を硫酸洗浄する工程と、前記素子基板を、酸素ガスを用いてプラズマ洗浄することで、該素子基板表面の有機系不純物を除去する工程と、前記素子基板の洗浄された面に、絶縁性の下地膜を形成する工程と、前記絶縁性の下地膜上に前記アクティブ素子を形成する工程と、を含んでなることを特徴とする。
また本発明の液晶表示装置の製造方法は、複数のアクティブ素子が形成される素子基板と前記素子基板に対向して配置される対向基板とからなる一対の基板と、前記一対の基板間に挟持される液晶層とを含む液晶表示装置の製造方法において、前記素子基板を硫酸洗浄する工程と、前記素子基板を、ヘリウムガス又はアルゴンガスを用いてプラズマ洗浄することで、該素子基板表面の不純物を除去する工程と、前記素子基板の洗浄された面に、絶縁性の下地膜を形成する工程と、前記絶縁性の下地膜上に前記アクティブ素子を形成する工程と、を含んでなることを特徴とする。
【０００９】
本発明によれば、ガラス基板の硫酸による表面洗浄後に、プラズマ洗浄処理を導入しているため、有機物系不純物の完全な除去ができるものである。その後、下地膜を形成してからアクティブ素子製造工程に投入するので、アクティブ素子の下層側には不純物がなく、アクティブ素子の特性は均一に良好になり、液晶表示装置全体では画素欠陥不良を大きく低減させることができる。その結果歩留まりが大きく向上できるものである。
【００１０】
また、前記アクティブ素子は第１の導電層、絶縁体層及び第２の導電層が積層され構成される２端子型非線形素子であることを特徴とする。
【００１１】
本発明によれば、その特性が、アクティブ素子の下層の不純物の影響を受けやすい、積層構造の２端子型非線形素子において、特に効果的である。
【００１２】
また、前記素子基板をプラズマ洗浄する工程の後、該素子基板に絶縁性を有する下地膜を形成する工程を含むことを特徴とする。
【００１３】
本発明によれば、有機系の不純物が除去された基板上に下地膜が形成されるため、その後のアクティブ素子形成工程において、アクティブ素子の特性は均一に良好になり、液晶表示装置全体では画素欠陥不良を大きく低減させることができる。
【００１４】
また、前記素子基板をプラズマ洗浄する工程は、酸素によるプラズマ洗浄であることを特徴とする。
【００１５】
本発明の構成によれば、洗浄工程における不純物の除去性能が高く、また、透明基板の親水性を高めることができるため、後の工程における基板処理に好適である。
【００１６】
また、前記素子基板をプラズマ洗浄する工程は、ヘリウムによるプラズマ洗浄であることを特徴とする。
【００１７】
本発明によれば、比較的低分子量の物質であるので、透明基板に対するダメージが少ない。
【００１８】
また、前記素子基板をプラズマ洗浄する工程は、アルゴンによるプラズマ洗浄であることを特徴とする。
【００１９】
本発明によれば、分子量の大きい物質であるので、有機物以外も除去することができ、洗浄効率を高めることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
図１はアクティブ素子として、２端子型非線形素子を形成する場合の素子基板の製造工程を示す平面図である。
【００２２】
まず、素子基板の製造工程投入までの間に、素子基板１０上に有機物ａが付着している場合があるため、ガラスからなる素子基板１０を硫酸で表面洗浄したのち、酸素（Ｏ２）のプラズマ洗浄処理Ｐで表面洗浄を行う。本工程では、硫酸洗浄のみでは除去できない有機物の除去を行うものである。
【００２３】
この、素子基板上に付着する可能性のある有機物としては、作業者の指紋による油脂や、透明基板の搬送過程の緩衝用部材として用いられるポリプロピレンやポリスチレン等の発泡材等がある。
【００２４】
プラズマ洗浄処理においては、チャンバー内に素子基板１０をセットして、Ｏ２ガスを導入した後、素子基板を載置した下部電極とそれに対向して配置される上部電極との間に高周波電界を印加することによりＯ２ガスが励起され、基板上の異物である有機物ａが除去されることとなる。
【００２５】
なお、プラズマ洗浄処理は、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等でも行うことができる。Ａｒは、比較的安価であり、分子量の大きい物質であるので、有機物以外も除去することができ、洗浄効率を高めることができる。Ｈｅは、高価ではあるが、比較的低分子量の物質であるので、透明基板に対するダメージを少なくすることができる。Ｏ２は、有機物の除去性能が高く、また、透明基板の親水性を高めることができる。
【００２６】
この有機物の除去にあたって導入するガス及び、プラズマ洗浄処理の条件は、所望の除去効率や透明基板の材質、その後の工程との関係によって選択することが可能である。
【００２７】
次に、硫酸洗浄、プラズマ洗浄処理による有機物除去を経た透明基板に対し、アクティブ素子が形成される。
【００２８】
まず、下地膜としてタンタル（Ｔａ）の膜を５０ｎｍ程度の膜厚でスパッタリング法により成膜する。その後熱酸化法により酸化タンタル膜１１を形成する。この膜は、次に形成する、素子を構成するＴａの層と基板との密着性を向上させるために形成するものである。
【００２９】
この下地膜は、タンタル酸化物をＲＦスパッタリングによって直接成膜してもよく、また、ＴａをＡｒ／Ｏ２ガスを用いてリアクティブスパッタリングにより成膜したり、Ｔａを基板上に形成後、陽極酸化法によりその表面を酸化させ下地酸化タンタル膜としてもよい。
【００３０】
次に、下地膜である酸化タンタル膜１１上に、２端子型非線形素子の第１の導電層を構成するＴａの膜を１２０〜１８０ｎｍ程度スパッタリング法により成膜し、例えば図２に示すように、所定の形状にパターニングを行い配線層１２を形成する。この配線層１２にはその延長に沿って配置された画素領域毎に対応した、素子部分となる第１電極部１２ａが形成される。なお、図２に示した断面図は、図１の工程３に示したＡ−Ａ線における断面図である。
【００３１】
次に、クエン酸水溶液などからなる化成液（電解液）中において、電極部１２ａを含む配線層１２に陽極酸化を施し、その表面に陽極酸化膜１２ｂを形成する。
【００３２】
この後、上記素子基板１０の熱処理を、不活性ガス中において３００〜４５０℃で２時間程度の条件下で実施し、その後空気中で急冷する。この熱処理工程によって、２端子型非線形素子の電流-電圧特性等の特性を所望のものとすることができる。
【００３３】
このように処理した素子基板１０の表面上に、クロム（Ｃｒ）をスパッタリング法により約１００ｎｍ程度の厚さに成膜し、一部が陽極酸化膜１２ｂ上に重なるようにパターニングを行い、第２の導電層となる第２電極部１３を形成する。この第１の導電層１２ａ、陽極酸化膜１２ｂ及び、第２の導電層１３が積層された部分が、２端子型非線形素子部分１４となっている。
【００３４】
ここで、第２の導電層として、インジウム−スズ酸化物（ＩＴＯ）を用いてもよい。第２の導電層としてＩＴＯを用いた場合は、次に述べる画素電極も同時に形成することができ素子基板の製造工程の一部が省略可能となる。
【００３５】
最後にＩＴＯをスパッタリング法により約５０ｎｍ程度の厚さに成膜し、パターニングを行って第２電極部１３の上に重なるように画素電極１５を形成する。
【００３６】
このようにして形成された素子基板１０を一方の基板とした液晶表示装置の部分的な構造を図３に示す。
【００３７】
素子基板１０は、シール材、スペーサ（図示せず）を介してもう一方の基板、対向基板２０と接合されている。この対向基板２０の内面上（図では下面側）には、モザイク型のカラーフィルター層２１が形成されており、このカラーフィルター層２１の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色間にブラックマトリクス２２が形成されている。また、カラーフィルター層２１上に形成された保護膜（図示せず）上には、例えばＩＴＯなどにより対向電極２３が素子基板の配線層１２と交差する方向にストライプ状に形成されている。
【００３８】
素子基板１０および対向基板２０上には、図示はしないが配向膜が形成されており、これらの配向膜の間に液晶層およびスペーサ等（図示せず）が配置されている。また、素子基板１０および対向基板２０の互いに対向する面と反対側の面には、それぞれ偏光板３０，３１が貼り付けられている。
【００３９】
この構造において、駆動回路（図示せず）により対向電極２３および２端子型非線形素子に接続された配線層１２に駆動信号が印加される。これにより、２端子型非線形素子が駆動され、液晶の配向状態が制御されて表示が行われる。
【００４０】
なお、本実施形態において、アクティブ素子として２端子型非線形素子を例に挙げて説明したが、これに限るものではなく、例えばアクティブ素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を形成する液晶表示装置の製造方法にも、本発明は適用でき同様の作用効果を得ることができるものである。
【００４１】
以上述べた本発明の一実施形態による工程と、従来の工程とにより、４インチの液晶表示装置（４４２×２３８画素）を制作し、画素欠陥数を比較したところ、従来では平均０．１７５個であったが、本発明では０．１５５個となった。
【００４２】
これは、工程投入直後に有機物を含む不純物を除去することにより、アクティブ素子の下側には不純物がなくなり、素子特性を均一に良好に出来たことによるものである。
【００４３】
したがって、液晶表示装置全体では画素欠陥不良を激減させ、その結果歩留まりが大きく向上でき、製造コストを引き下げることができるものである。
【図面の簡単な説明】
【図１】本発明の実施例に記載された２端子型非線形素子を含む画素の拡大平面図である。
【図２】本発明の実施例の２端子型非線形素子の素子基板の製造工程を示す図である。
【図３】本発明の実施例に記載された液晶表示装置の部分断面図である。
【符号の説明】
１０・・・素子基板
１１・・・酸化タンタル膜
１２・・・配線層
１２ａ・・・第１電極部
１２ｂ・・・陽極酸化膜
１３・・・第２電極部
１４・・・２端子型非線形素子部
１５・・・画素電極
２０・・・対向基板
２３・・・対向電極
【発明の属する技術分野】
本発明は、液晶表示装置におけるアクティブ素子の特性を向上及び均一化させるための製造方法方法に関するものである。
【０００２】
【従来の技術】
従来の液晶表示装置のアクティブ素子が形成される素子基板の製造工程では、ガラス基板表面を硫酸での洗浄後直ちに下地膜を形成し、アクティブ素子製造工程に投入していた。
【０００３】
下地膜形成の主目的は、次工程で成膜されアクティブ素子を構成する、例えばタンタル膜等の導電膜とガラス基板との密着性を向上することである。
【０００４】
下地膜は直接アクティブ素子を構成していないために、この様な洗浄方法で十分と考えられていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の下地膜成膜前の洗浄では、次のような問題点を有する。
【０００６】
例えば、硫酸での洗浄方法では、ガラス基板に付着する有機物系の不純物を完全には除去できず、この不純物はアクティブ素子の下層に残る場合がある。これらは製造工程中の基板にかかる応力等により下地膜に微少な剥離を起こし、アクティブ素子の特性を著しく劣化させる要因となっていた。これは液晶表示装置全体では画素欠陥不良の大きな原因であった。すなわち、結果としては歩留りを落とし製造コストの増加となっていた。
【０００７】
本発明の目的は、製造工程の初期である下地膜の成膜前の段階で有機物系不純物の除去を実施し製造歩留りを上げることにある。
【０００８】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法は、複数のアクティブ素子が形成される素子基板と前記素子基板に対向して配置される対向基板とからなる一対の基板と、前記一対の基板間に挟持される液晶層とを含む液晶表示装置の製造方法において、前記素子基板を硫酸洗浄する工程と、前記素子基板を、酸素ガスを用いてプラズマ洗浄することで、該素子基板表面の有機系不純物を除去する工程と、前記素子基板の洗浄された面に、絶縁性の下地膜を形成する工程と、前記絶縁性の下地膜上に前記アクティブ素子を形成する工程と、を含んでなることを特徴とする。
また本発明の液晶表示装置の製造方法は、複数のアクティブ素子が形成される素子基板と前記素子基板に対向して配置される対向基板とからなる一対の基板と、前記一対の基板間に挟持される液晶層とを含む液晶表示装置の製造方法において、前記素子基板を硫酸洗浄する工程と、前記素子基板を、ヘリウムガス又はアルゴンガスを用いてプラズマ洗浄することで、該素子基板表面の不純物を除去する工程と、前記素子基板の洗浄された面に、絶縁性の下地膜を形成する工程と、前記絶縁性の下地膜上に前記アクティブ素子を形成する工程と、を含んでなることを特徴とする。
【０００９】
本発明によれば、ガラス基板の硫酸による表面洗浄後に、プラズマ洗浄処理を導入しているため、有機物系不純物の完全な除去ができるものである。その後、下地膜を形成してからアクティブ素子製造工程に投入するので、アクティブ素子の下層側には不純物がなく、アクティブ素子の特性は均一に良好になり、液晶表示装置全体では画素欠陥不良を大きく低減させることができる。その結果歩留まりが大きく向上できるものである。
【００１０】
また、前記アクティブ素子は第１の導電層、絶縁体層及び第２の導電層が積層され構成される２端子型非線形素子であることを特徴とする。
【００１１】
本発明によれば、その特性が、アクティブ素子の下層の不純物の影響を受けやすい、積層構造の２端子型非線形素子において、特に効果的である。
【００１２】
また、前記素子基板をプラズマ洗浄する工程の後、該素子基板に絶縁性を有する下地膜を形成する工程を含むことを特徴とする。
【００１３】
本発明によれば、有機系の不純物が除去された基板上に下地膜が形成されるため、その後のアクティブ素子形成工程において、アクティブ素子の特性は均一に良好になり、液晶表示装置全体では画素欠陥不良を大きく低減させることができる。
【００１４】
また、前記素子基板をプラズマ洗浄する工程は、酸素によるプラズマ洗浄であることを特徴とする。
【００１５】
本発明の構成によれば、洗浄工程における不純物の除去性能が高く、また、透明基板の親水性を高めることができるため、後の工程における基板処理に好適である。
【００１６】
また、前記素子基板をプラズマ洗浄する工程は、ヘリウムによるプラズマ洗浄であることを特徴とする。
【００１７】
本発明によれば、比較的低分子量の物質であるので、透明基板に対するダメージが少ない。
【００１８】
また、前記素子基板をプラズマ洗浄する工程は、アルゴンによるプラズマ洗浄であることを特徴とする。
【００１９】
本発明によれば、分子量の大きい物質であるので、有機物以外も除去することができ、洗浄効率を高めることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
図１はアクティブ素子として、２端子型非線形素子を形成する場合の素子基板の製造工程を示す平面図である。
【００２２】
まず、素子基板の製造工程投入までの間に、素子基板１０上に有機物ａが付着している場合があるため、ガラスからなる素子基板１０を硫酸で表面洗浄したのち、酸素（Ｏ２）のプラズマ洗浄処理Ｐで表面洗浄を行う。本工程では、硫酸洗浄のみでは除去できない有機物の除去を行うものである。
【００２３】
この、素子基板上に付着する可能性のある有機物としては、作業者の指紋による油脂や、透明基板の搬送過程の緩衝用部材として用いられるポリプロピレンやポリスチレン等の発泡材等がある。
【００２４】
プラズマ洗浄処理においては、チャンバー内に素子基板１０をセットして、Ｏ２ガスを導入した後、素子基板を載置した下部電極とそれに対向して配置される上部電極との間に高周波電界を印加することによりＯ２ガスが励起され、基板上の異物である有機物ａが除去されることとなる。
【００２５】
なお、プラズマ洗浄処理は、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）等でも行うことができる。Ａｒは、比較的安価であり、分子量の大きい物質であるので、有機物以外も除去することができ、洗浄効率を高めることができる。Ｈｅは、高価ではあるが、比較的低分子量の物質であるので、透明基板に対するダメージを少なくすることができる。Ｏ２は、有機物の除去性能が高く、また、透明基板の親水性を高めることができる。
【００２６】
この有機物の除去にあたって導入するガス及び、プラズマ洗浄処理の条件は、所望の除去効率や透明基板の材質、その後の工程との関係によって選択することが可能である。
【００２７】
次に、硫酸洗浄、プラズマ洗浄処理による有機物除去を経た透明基板に対し、アクティブ素子が形成される。
【００２８】
まず、下地膜としてタンタル（Ｔａ）の膜を５０ｎｍ程度の膜厚でスパッタリング法により成膜する。その後熱酸化法により酸化タンタル膜１１を形成する。この膜は、次に形成する、素子を構成するＴａの層と基板との密着性を向上させるために形成するものである。
【００２９】
この下地膜は、タンタル酸化物をＲＦスパッタリングによって直接成膜してもよく、また、ＴａをＡｒ／Ｏ２ガスを用いてリアクティブスパッタリングにより成膜したり、Ｔａを基板上に形成後、陽極酸化法によりその表面を酸化させ下地酸化タンタル膜としてもよい。
【００３０】
次に、下地膜である酸化タンタル膜１１上に、２端子型非線形素子の第１の導電層を構成するＴａの膜を１２０〜１８０ｎｍ程度スパッタリング法により成膜し、例えば図２に示すように、所定の形状にパターニングを行い配線層１２を形成する。この配線層１２にはその延長に沿って配置された画素領域毎に対応した、素子部分となる第１電極部１２ａが形成される。なお、図２に示した断面図は、図１の工程３に示したＡ−Ａ線における断面図である。
【００３１】
次に、クエン酸水溶液などからなる化成液（電解液）中において、電極部１２ａを含む配線層１２に陽極酸化を施し、その表面に陽極酸化膜１２ｂを形成する。
【００３２】
この後、上記素子基板１０の熱処理を、不活性ガス中において３００〜４５０℃で２時間程度の条件下で実施し、その後空気中で急冷する。この熱処理工程によって、２端子型非線形素子の電流-電圧特性等の特性を所望のものとすることができる。
【００３３】
このように処理した素子基板１０の表面上に、クロム（Ｃｒ）をスパッタリング法により約１００ｎｍ程度の厚さに成膜し、一部が陽極酸化膜１２ｂ上に重なるようにパターニングを行い、第２の導電層となる第２電極部１３を形成する。この第１の導電層１２ａ、陽極酸化膜１２ｂ及び、第２の導電層１３が積層された部分が、２端子型非線形素子部分１４となっている。
【００３４】
ここで、第２の導電層として、インジウム−スズ酸化物（ＩＴＯ）を用いてもよい。第２の導電層としてＩＴＯを用いた場合は、次に述べる画素電極も同時に形成することができ素子基板の製造工程の一部が省略可能となる。
【００３５】
最後にＩＴＯをスパッタリング法により約５０ｎｍ程度の厚さに成膜し、パターニングを行って第２電極部１３の上に重なるように画素電極１５を形成する。
【００３６】
このようにして形成された素子基板１０を一方の基板とした液晶表示装置の部分的な構造を図３に示す。
【００３７】
素子基板１０は、シール材、スペーサ（図示せず）を介してもう一方の基板、対向基板２０と接合されている。この対向基板２０の内面上（図では下面側）には、モザイク型のカラーフィルター層２１が形成されており、このカラーフィルター層２１の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色間にブラックマトリクス２２が形成されている。また、カラーフィルター層２１上に形成された保護膜（図示せず）上には、例えばＩＴＯなどにより対向電極２３が素子基板の配線層１２と交差する方向にストライプ状に形成されている。
【００３８】
素子基板１０および対向基板２０上には、図示はしないが配向膜が形成されており、これらの配向膜の間に液晶層およびスペーサ等（図示せず）が配置されている。また、素子基板１０および対向基板２０の互いに対向する面と反対側の面には、それぞれ偏光板３０，３１が貼り付けられている。
【００３９】
この構造において、駆動回路（図示せず）により対向電極２３および２端子型非線形素子に接続された配線層１２に駆動信号が印加される。これにより、２端子型非線形素子が駆動され、液晶の配向状態が制御されて表示が行われる。
【００４０】
なお、本実施形態において、アクティブ素子として２端子型非線形素子を例に挙げて説明したが、これに限るものではなく、例えばアクティブ素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を形成する液晶表示装置の製造方法にも、本発明は適用でき同様の作用効果を得ることができるものである。
【００４１】
以上述べた本発明の一実施形態による工程と、従来の工程とにより、４インチの液晶表示装置（４４２×２３８画素）を制作し、画素欠陥数を比較したところ、従来では平均０．１７５個であったが、本発明では０．１５５個となった。
【００４２】
これは、工程投入直後に有機物を含む不純物を除去することにより、アクティブ素子の下側には不純物がなくなり、素子特性を均一に良好に出来たことによるものである。
【００４３】
したがって、液晶表示装置全体では画素欠陥不良を激減させ、その結果歩留まりが大きく向上でき、製造コストを引き下げることができるものである。
【図面の簡単な説明】
【図１】本発明の実施例に記載された２端子型非線形素子を含む画素の拡大平面図である。
【図２】本発明の実施例の２端子型非線形素子の素子基板の製造工程を示す図である。
【図３】本発明の実施例に記載された液晶表示装置の部分断面図である。
【符号の説明】
１０・・・素子基板
１１・・・酸化タンタル膜
１２・・・配線層
１２ａ・・・第１電極部
１２ｂ・・・陽極酸化膜
１３・・・第２電極部
１４・・・２端子型非線形素子部
１５・・・画素電極
２０・・・対向基板
２３・・・対向電極
Claims (3)
- 複数のアクティブ素子が形成される素子基板と前記素子基板に対向して配置される対向基板とからなる一対の基板と、前記一対の基板間に挟持される液晶層とを含む液晶表示装置の製造方法において、
前記素子基板を硫酸洗浄する工程と、
前記素子基板を、酸素ガスを用いてプラズマ洗浄することで、該素子基板表面の有機系不純物を除去する工程と、
前記素子基板の洗浄された面に、絶縁性の下地膜を形成する工程と、
前記絶縁性の下地膜上に前記アクティブ素子を形成する工程と、
を含んでなることを特徴とする液晶表示装置の製造方法。 - 複数のアクティブ素子が形成される素子基板と前記素子基板に対向して配置される対向基板とからなる一対の基板と、前記一対の基板間に挟持される液晶層とを含む液晶表示装置の製造方法において、
前記素子基板を硫酸洗浄する工程と、
前記素子基板を、ヘリウムガス又はアルゴンガスを用いてプラズマ洗浄することで、該素子基板表面の不純物を除去する工程と、
前記素子基板の洗浄された面に、絶縁性の下地膜を形成する工程と、
前記絶縁性の下地膜上に前記アクティブ素子を形成する工程と、
を含んでなることを特徴とする液晶表示装置の製造方法。 - 請求項１又は２において、前記アクティブ素子は第１の導電層、絶縁体層及び第２の導電層が積層され構成される２端子型非線形素子であることを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13972898A JP3726492B2 (ja) | 1998-05-21 | 1998-05-21 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13972898A JP3726492B2 (ja) | 1998-05-21 | 1998-05-21 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11337917A JPH11337917A (ja) | 1999-12-10 |
| JP3726492B2 true JP3726492B2 (ja) | 2005-12-14 |
Family
ID=15252016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13972898A Expired - Fee Related JP3726492B2 (ja) | 1998-05-21 | 1998-05-21 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3726492B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100750922B1 (ko) * | 2001-04-13 | 2007-08-22 | 삼성전자주식회사 | 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법 |
| TWI571449B (zh) * | 2012-08-06 | 2017-02-21 | Avanstrate Korea Inc | Color filter with glass plate |
-
1998
- 1998-05-21 JP JP13972898A patent/JP3726492B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11337917A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755376B2 (ja) | 電気光学素子の製造方法 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11202365A (ja) | 液晶表示パネル及びその製造方法 | |
| JP3726492B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06230428A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06223971A (ja) | 薄膜ｅｌ素子の製造方法 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP3306923B2 (ja) | 液晶装置の製造方法 | |
| KR20020079439A (ko) | 비선형 소자 제조 방법, 전기 광학 장치 제조 방법, 전기광학 장치 및 전자 기기 | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| JP2737758B2 (ja) | 液晶表示装置の製造方法 | |
| JPH04213427A (ja) | 多層金属膜電極配線の製造方法 | |
| JP3823748B2 (ja) | 浸漬処理装置、浸漬処理方法、電気光学装置の製造方法 | |
| JPH04316022A (ja) | 液晶表示素子の製造方法 | |
| JPH07333649A (ja) | 液晶表示装置およびその製法 | |
| JPH0345932A (ja) | アクティブマトリクス液晶表示パネルの製造方法 | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 | |
| JPH04256324A (ja) | 薄膜半導体素子の製造方法 | |
| JPH03291971A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0713203A (ja) | 液晶表示装置 | |
| JPH0342631A (ja) | Ｍｉｍ型非線形スイッチング素子の製造方法 | |
| JPS5994737A (ja) | アクテイブマトリクス液晶パネルの製造方法 | |
| JPH06265933A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0580355A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |