JP3723347B2 - 半導体発光素子の製法 - Google Patents
半導体発光素子の製法 Download PDFInfo
- Publication number
- JP3723347B2 JP3723347B2 JP15601698A JP15601698A JP3723347B2 JP 3723347 B2 JP3723347 B2 JP 3723347B2 JP 15601698 A JP15601698 A JP 15601698A JP 15601698 A JP15601698 A JP 15601698A JP 3723347 B2 JP3723347 B2 JP 3723347B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- layer
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明はウェハ状の基板上に、p形層およびn形層を含む半導体層を積層した後に、ウェハから各チップにブレークして発光素子チップを形成する半導体発光素子の製法に関する。さらに詳しくは、サファイア基板上にチッ化ガリウム系化合物半導体層が積層される青色系の半導体発光素子のように、ウェハから各チップにブレークするとき、基板の分割がしにくい場合のブレークを容易に行うことができる半導体発光素子の製法に関する。
【0002】
【従来の技術】
従来、青色系の光を発光する半導体発光素子のチップ(以下、LEDチップという)の製法は、つぎのように行われる。すなわち、図6に示されるように、サファイア基板21上にたとえばn形のGaNからなるn形層(クラッド層)23と、バンドギャップエネルギーがクラッド層のそれよりも小さく発光波長を定める材料、たとえばInGaN系(InとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体からなる活性層(発光層)24と、p形のGaNからなるp形層(クラッド層)25とを順次エピタキシャル成長し、その表面にp側(上部)電極28を設け、積層された半導体層の一部をエッチングして露出するn形層23の表面にn側(下部)電極29を設ける。
【0003】
そして、基板21の裏面を研磨してウェハの厚さを350μm程度から100μm程度に薄くし、チップの境界部Sで、基板21の裏面からダイヤモンドカッターなどによりスクライブライン21aを入れ、そのスクライブライン21aの部分に力を加えることにより、ブレークして各チップに分割している。サファイア基板は非常に硬いため、このスクライブライン21aの深さは数μm以下の浅い傷になる。なお、n形層23およびp形層25はキャリアの閉じ込め効果を向上させるため、活性層23側にAlGaN系(AlとGaの比率が種々変わり得ることを意味する、以下同じ)化合物半導体層が用いられることがある。また、前述の積層される半導体層をエッチングする際に、各チップの境界部Sで、ブレークする部分も同時にエッチングしてn形層23を露出させてブレークをしやすくしている。
【0004】
【発明が解決しようとする課題】
前述のように、ウェハから各チップにブレークする場合、積層される半導体層の一部をエッチングして薄くし、基板の裏面からダイヤモンドカッターによりスクライブラインを入れて割る方法が用いられている。しかし、基板にサファイアのような硬い基板が用いられる場合、スクライブラインは非常に浅い線にしかならず、そのスクライブラインを頼りにサファイアのような硬い基板をブレークすることは非常に難しい。しかも基板の表面側は、積層される半導体層の一部がエッチングされているが、n形層などの半導体層の一部が残存しており、基板と異なる材料が密着しているため、一層ブレークしにくいという問題がある。その結果、強引にブレークできた場合でも、積層される半導体層のエッチングされない方に割れ目が入って活性層などの発光層部やp形層部を損傷する場合も生じる。
【0005】
本発明はこのような問題を解決するためになされたもので、ウェハから各チップにブレーク(切断分離)する場合に、そのブレークラインが斜めに進んでチップを不良にしないと共に、容易にブレークすることができる半導体発光素子の製法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明による半導体発光素子の製法は、ウェハ状の基板上に半導体層を積層し、該積層される半導体層の表面の第1導電形の半導体層および前記積層される半導体層の一部を除去して露出する第2導電形の半導体層の露出部にそれぞれ電気的に接続して複数個の各チップごとに電極を設け、前記半導体層が積層されたウェハ状の基板を各チップにブレークする半導体発光素子の製法であって、前記第2導電形の半導体層を露出させる際に前記各チップの周囲も第2導電形の半導体層を露出させ、各チップの境界部における前記露出した第2導電形の半導体層側から前記基板の一部までダイサーにより切断し、ついで該切断のダイサーに用いるブレードより薄いブレードによりさらに前記基板の一部を切断し、前記基板の切断部と反対面の前記境界部にダイヤモンドカッターによりスクライブラインを入れてから前記半導体層が積層された基板を各チップに分割することを特徴とする。
【0007】
ここにブレークとは、ワリ(破断)、切断などのウェハから各チップに分割することを意味する。
【0008】
このようにすることにより、基板の裏側にダイヤモンドカッターによりスクライブラインを入れてブレークする際に、スクライブラインから基板に入る割れ目はダイサーにより入れられた溝の端部に向かって入るため、チップの内部に割れ目が延びることがなくなる。
【0009】
前記基板がサファイア基板で、前記積層される半導体層がチッ化ガリウム系化合物半導体であれば、ブレークしにくいサファイア基板上に半導体層が積層される発光素子のチップ化が容易になるため、とくに効果が大きい。
【0010】
ここにチッ化ガリウム系化合物半導体とは、III 族元素のGaとV族元素のNとの化合物またはIII 族元素のGaの一部がAl、Inなどの他のIII 族元素と置換したものおよび/またはV族元素のNの一部がP、Asなどの他のV族元素と置換した化合物からなる半導体をいう。
【0011】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子の製法について説明をする。図1には、青色系の発光に適したチッ化ガリウム系化合物半導体層をウェハ状のサファイア基板上に積層し、各LEDチップにブレークする本発明の製法の一実施形態におけるブレーク前の状態の部分断面説明図が示されている。
【0012】
本発明の半導体発光素子の製法は、図1に示されるように、ウェハ状態の基板1上にn形層3およびp形層5を含む半導体層を積層し、該積層される半導体層の表面の第1導電形の半導体層(p形層5)および前記積層される半導体層の一部を除去して露出する第2導電形の半導体層(n形層3)の露出部にそれぞれ電気的に接続して複数個の各LEDチップ11、12・・・ごとに電極8、9を設ける。このn形の半導体層3を露出させる際に各チップの境界部Sの近傍もn形の半導体層3を露出させる。そして、前記ウェハを各LEDチップ11、12にブレークするにあたり、基板1の裏面をラッピング装置により研磨し、基板1の厚さを350μm程度から100μm程度に薄くし、前記各チップの境界部Sの露出しているn形層3から基板1の表面部をダイサーにより切断して、切り溝15を形成する。ついで基板1の裏面の境界部Sにダイヤモンドカッターによりスクライブライン16を入れてから前記半導体層が積層された基板1を各チップに分割することを特徴とする。
【0013】
この製法をさらに詳細に説明すると、まず、半導体層を積層するため、たとえば有機金属化学気相成長法(MOCVD法)により反応ガスおよび必要なドーパントガスを導入して、サファイア(Al2 O3 単結晶)などからなる基板1の表面に図示しないGaNからなる低温バッファ層と、クラッド層となるn形のGaNおよび/またはAlGaN系化合物半導体の積層構造からなるn形層(クラッド層)3を1〜5μm程度堆積し、さらに、バンドギャップエネルギーがクラッド層のそれよりも小さくなる材料、たとえばInGaN系化合物半導体層からなる活性層4を0.05〜0.3μm程度、p形のAlGaN系化合物半導体層および/またはGaN層からなるp形層(クラッド層)5を0.2〜1μm程度、それぞれ順次積層する。ついで、NiおよびAuを蒸着してシンターすることにより、メタル層などからなる電流拡散層7を2〜100nm程度形成する。この電流拡散層7が設けられる場合は、p側電極8は電流拡散層7を介してp形層5と電気的に接続され、電流拡散層7が設けられない場合は、直接p形層5にまたは他のp形半導体層を介して電気的に接続される。
【0014】
その後、n側電極9を形成するため、積層された半導体層の表面にレジスト膜などを設けてパターニングをし、電流拡散層7および積層された半導体層3〜5の一部をエッチングしてn形層3を露出させる。この際、各チップに分割する境界部Sの近傍の半導体層もエッチングし、n形層3を露出させる。このエッチングは、塩素ガスなどによる反応性イオンエッチングにより行うことができ、厚い半導体層をエッチングするためにはTiなどをマスクとして用いることにより、エッチングをすることができる。
【0015】
ついで、このエッチングにより露出したn形層3の表面にn側電極9の形成のための金属のTiおよびAlをそれぞれ0.1μm程度と0.3μm程度づつ真空蒸着などにより成膜してシンターし、さらにp側電極8のために図示しないSiNなどの保護膜(設けられない場合もある)の一部を除去してTiとAuをそれぞれ真空蒸着して積層することにより、p側電極8およびn側電極9を形成する。
【0016】
その後、このウェハの各LEDチップ11、12の縦横の境界部Sの部分に、エッチングしたn形層3の上面からダイサーにより基板1の一部まで切断されるようにハーフカットをする。このハーフカットは、サファイア基板1をブレークするときにその境界部Sでブレークすることができるようにするもので、切り溝15の深さDは、本来は深いほど好ましいが、サファイア基板1は非常に硬く、切断しにくいと共に、ダイサーも傷みやすいため、ブレークの際の案内溝になり得る深さで、できるだけ浅く形成する。具体的には、前述のように100μm程度の厚さに研磨された基板1の表面からの深さDが10〜40μm程度、さらに好ましくは20〜30μm程度になるように形成すればよい。なお、通常のダイサーを使用すれば切り溝15の幅Wは10〜20μm程度になる。ついで、基板1の裏面からダイヤモンドカッターにより線状にスクライブライン16を入れる。その後、スクライブライン16の部分に瞬間的な衝撃力を加えることにより、ウェハ状の基板1を割って各LEDチップ11、12に分割する。
【0017】
ダイヤモンドカッターによるスクライブラインだけでは、数μm程度の非常に浅い溝しか入らないため、衝撃の加わる具合により割れる方向が一定しないが、本発明によれば、ダイサーによるハーフカットがなされているため、サファイア基板の厚さの20〜30%程度が切断されており、しかもその先端が切断によりギザギザになっているため、反対面のスクライブラインからの衝撃によりその切り溝に向かって割れ目が入り、横に進むことなく割れる。一方、サファイア基板は硬く、ダイサーによる切断は時間がかかるが、サファイア基板の全体を切断するのではなく、その厚さの数十%だけを切断するため、それ程工数増にはならず、ダイサーのブレードの消耗もそれ程多くはならない。そのため、割れ方向の安定性に伴い非常に歩留りが向上し、結果的に効率のよいブレークをすることができる。
【0018】
図2は、ダイサーによるハーフカットを2段で行う例を示す図である。すなわち、サファイア基板1は、前述のように硬くとくにブレードが薄いとダイサーによる切断を行いにくいため、基板1への切り溝の深さの半分程度(10μm程度)を切り溝の幅が30〜50μm程度になる厚いブレードを用いて第1の切り溝15aを形成し、残りの10〜20μm程度を切り溝の幅が10〜20μm程度になる薄いブレードを用いて第2の切り溝15bを形成し、基板1に全体として20〜30μm程度の深さの切り溝を設ける例である。このようにすればブレードが厚く硬いサファイア基板でも比較的安定して切断することができ、しかもその切り溝15の先端は細く、裏面のスクライブライン16からの割れ目が切り溝の細い先端に向って延びるように割れる。他の図1に示される例と同じ部分には同じ符号を付してその説明を省略する。
【0019】
図3は、さらに他の例を示す図で、この例は、各チップの境界部Sの積層された半導体層をドライエッチングによりエッチングして基板を露出させてから、その基板1をハーフカットしているものである。このようにすることにより、積層した半導体層を直接ダイサーにより切断しないため、積層された半導体層に機械的衝撃が加わることがないため信頼性上好ましい。この場合も図1と同じ部分には同じ符号を付してその説明を省略する。
【0020】
図4はさらに他の例を示す同様の断面説明図で、この例は、ダイサーによるハーフカットを基板1の裏面側に入れ、積層された半導体層のn形層3側にダイヤモンドカッターによるスクライブライン16が入れられたものである。このようにしても基板1がダイサーによりハーフカットされているため、スクライブライン16から切り溝15に向かって割れ目が入り、ウェハから各チップに切断分離される。なお、この場合も各チップの境界部の積層された半導体層をドライエッチングにより除去しておくことにより、サファイア基板だけで切断することができるため、より容易に切断分離をすることができる。また、図1と同じ部分には同じ符号を付してその説明を省略する。
【0021】
前述の図2に示されるように厚さの異なるブレードにより2段に切断すれば比較的丈夫なブレードにより硬いサファイア基板1を切断することができるが、図5(b)〜(c)にブレードの先端部(周縁部)の断面図が示されるように先端(周端部)の断面形状を小さいアールまたはV字状にしたブレードを用いて切断することにより図2の例と同様の先端が細い切り溝を形成することができる。なお、図5(a)が通常のブレードの形状を示す。
【0022】
なお、前述の各例では、サファイア基板に積層される半導体層がチッ化ガリウム系化合物半導体で、かつ、具体的な例であったが、これらの具体例に限定されず、それ以外の半導体層や構造でも基板がブレークしにくい場合に同様の方法を用いることができる。また、積層される半導体層の構造も、前述のn形層とp形層とで活性層が挟持されたダブルヘテロ接合構造に限定されるものではなく、n形層とp形層とが直接接合するpn接合などの他の構造のものでもよい。
【0023】
【発明の効果】
本発明によれば、サファイア基板などのウェハからチップへのブレークが困難な基板に半導体層が積層される半導体発光素子でも、割れ目が横の方向にずれたりしないで比較的容易にブレークすることができ、歩留りを低下させることなく、発光特性を低下させることもない。その結果、安価で高特性の半導体発光素子が得られる。
【図面の簡単な説明】
【図1】本発明の製法の一実施形態のブレーク前の状態の断面説明図である。
【図2】本発明の製法の他の実施形態の図1と同様の説明図である。
【図3】本発明の製法の他の実施形態の図1と同様の説明図である。
【図4】本発明の製法の他の実施形態の図1と同様の説明図である。
【図5】本発明のダイサーによる切断に用いるブレードの形状例の説明図である。
【図6】従来の半導体発光素子の製法を説明する図である。
【符号の説明】
1 基板
3 n形層
5 p形層
8 p側電極
9 n側電極
S チップの境界部
15 切り溝
16 スクライブライン
Claims (1)
- ウェハ状の基板上に半導体層を積層し、該積層される半導体層の表面の第1導電形の半導体層および前記積層される半導体層の一部を除去して露出する第2導電形の半導体層の露出部にそれぞれ電気的に接続して複数個の各チップごとに電極を設け、前記半導体層が積層されたウェハ状の基板を各チップにブレークする半導体発光素子の製法であって、前記第2導電形の半導体層を露出させる際に前記各チップの周囲も第2導電形の半導体層を露出させ、各チップの境界部における前記露出した第2導電形の半導体層側から前記基板の一部までダイサーにより切断し、ついで該切断のダイサーに用いるブレードより薄いブレードによりさらに前記基板の一部を切断し、前記基板の切断部と反対面の前記境界部にダイヤモンドカッターによりスクライブラインを入れてから前記半導体層が積層された基板を各チップに分割する半導体発光素子の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15601698A JP3723347B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体発光素子の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15601698A JP3723347B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体発光素子の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354841A JPH11354841A (ja) | 1999-12-24 |
JP3723347B2 true JP3723347B2 (ja) | 2005-12-07 |
Family
ID=15618480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15601698A Expired - Fee Related JP3723347B2 (ja) | 1998-06-04 | 1998-06-04 | 半導体発光素子の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3723347B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101859476B1 (ko) * | 2011-10-27 | 2018-05-23 | 엘지디스플레이 주식회사 | 질화물 반도체 발광 소자의 제조 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010042866A1 (en) * | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
TW200529308A (en) | 2000-03-31 | 2005-09-01 | Toyoda Gosei Kk | Method for dicing semiconductor wafer into chips |
KR100576317B1 (ko) * | 2003-12-24 | 2006-05-03 | 주식회사 이츠웰 | 질화물계 반도체 발광다이오드 및 그의 제조방법 |
JP2005252245A (ja) * | 2004-02-03 | 2005-09-15 | Showa Denko Kk | 窒化ガリウム系化合物半導体ウェハー |
JP2006086516A (ja) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
TW201009913A (en) * | 2008-08-26 | 2010-03-01 | Tian-Cai Lin | A LED fragmentation cutting method and product thereof |
JP5623791B2 (ja) * | 2010-06-01 | 2014-11-12 | 株式会社ディスコ | サファイア基板の加工方法 |
JP5623795B2 (ja) * | 2010-06-04 | 2014-11-12 | 株式会社ディスコ | サファイア基板の加工方法 |
KR101219030B1 (ko) | 2011-04-28 | 2013-01-21 | (재)한국나노기술원 | 수직형 발광다이오드 소자 및 그 제조방법 |
JP2013089622A (ja) * | 2011-10-13 | 2013-05-13 | Mitsuboshi Diamond Industrial Co Ltd | 半導体基板のブレイク方法 |
CN103904174B (zh) * | 2014-04-11 | 2016-08-24 | 安徽三安光电有限公司 | 发光二极管芯片的制作方法 |
JP2019036662A (ja) * | 2017-08-18 | 2019-03-07 | 信越半導体株式会社 | 発光素子の製造方法 |
CN112786741A (zh) * | 2019-11-11 | 2021-05-11 | 厦门市三安光电科技有限公司 | 一种led芯片的制作方法及其产品 |
-
1998
- 1998-06-04 JP JP15601698A patent/JP3723347B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101859476B1 (ko) * | 2011-10-27 | 2018-05-23 | 엘지디스플레이 주식회사 | 질화물 반도체 발광 소자의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH11354841A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867541B1 (ko) | 수직형 발광 소자의 제조 방법 | |
US7008861B2 (en) | Semiconductor substrate assemblies and methods for preparing and dicing the same | |
US6197609B1 (en) | Method for manufacturing semiconductor light emitting device | |
JPH10275936A (ja) | 半導体発光素子の製法 | |
US7858414B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4493127B2 (ja) | 窒化物半導体チップの製造方法 | |
TWI680588B (zh) | 分離形成於基板晶圓上之發光裝置之方法 | |
JP3723347B2 (ja) | 半導体発光素子の製法 | |
JP2007087973A (ja) | 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子 | |
JP2006086516A (ja) | 半導体発光素子の製造方法 | |
JP2914014B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
US8158490B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
JP2006253670A (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP2004228290A (ja) | 半導体発光素子及びその製造方法 | |
JP2005012206A (ja) | 窒化物系半導体素子およびその製造方法 | |
JP2004363213A (ja) | 半導体装置の製造方法 | |
KR100972852B1 (ko) | 3족 질화물 반도체 발광소자 및 그 제조방법 | |
JPH10209506A (ja) | 半導体発光素子の製法 | |
JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
KR20100083879A (ko) | 발광 다이오드 및 그 제조 방법 | |
JP4932044B2 (ja) | 窒化物半導体素子の製造方法 | |
KR101098589B1 (ko) | 3족 질화물 반도체 발광소자 | |
JP3928621B2 (ja) | 発光素子用ウエハー | |
JP3679626B2 (ja) | 窒化ガリウム系化合物半導体チップ | |
JP3938101B2 (ja) | 発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |