JP3721673B2 - Semiconductor device provided with capacitive element - Google Patents
Semiconductor device provided with capacitive element Download PDFInfo
- Publication number
- JP3721673B2 JP3721673B2 JP32272596A JP32272596A JP3721673B2 JP 3721673 B2 JP3721673 B2 JP 3721673B2 JP 32272596 A JP32272596 A JP 32272596A JP 32272596 A JP32272596 A JP 32272596A JP 3721673 B2 JP3721673 B2 JP 3721673B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- region
- insulating film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、容量素子を備えた半導体装置に関し、更に詳細には、半導体装置内に形成し易い構成の容量素子を備えソフトエラ耐性の高い半導体記憶装置に関するものである。
【0002】
【従来の技術】
SRAMなどの半導体記憶装置には、α線等の放射線がメモリセルに入射した際に、記憶データが一時的に消失するというソフトエラ現象があって、記憶保持についての信頼性が問題になるということがある。この問題は、デバイスの微細化に伴い、メモリセル内の記憶ノードの静電容量が減少するために、益々重大な問題となって来ている。また、ソフトエラの問題は、α線入射時の雑音電流がMOSFETの駆動電流よりも十分大きいために、高抵抗負荷型あるいはTFT(Thin Film Transistor)負荷型セルに限らず、6トランジスタSRAMセルにおいてもやはり同様に問題である。
これの対策としては、(1)パッシベーション膜の上にチップコート、例えばポリイミド膜などのバッファコートを厚く堆積してα線の入射を制限する、(2)基板領域の不純物プロファイルを工夫して、基板内部で発生した過剰キャリアの記憶ノードへの収集を抑制する、(3)メモリセルの構造を工夫して記憶ノードにおける静電容量を増加させることが考えられる。
【0003】
【発明が解決しようとする課題】
しかし、(1)の対策では、ウェハに反りが生じて、後の加工工程で支障が生じたり、或いはボンディングが困難になるなど組立時の問題が生じるという弊害があり、(2)の対策では、必ずしも十分な効果は得られず、また半導体装置の特性、例えばMOSFET特性に対する影響が懸念される。また、(3)の対策では、例えば、ポリシリコン層を一層追加して容量素子を形成する方法が採用されているが、メモリセルの微細化に伴うメモリセル面積の縮小化のために、十分な静電容量を付加することが難しくなって来ている。
TFT負荷型セルにおいては、抵抗素子と組合せた例も検討されているが、書き込み特性などへの影響も有って、その実現は必ずしも容易ではない。また、6トランジスタへの適用は、TFT負荷型セルにおけるよりも更に大きな影響が懸念される。フィン構造の容量素子をMOSFETの上部に形成する例もあるが、セル領域とその他の領域との段差が拡大するために、その上部構造を形成する際、例えば配線層を形成する際、加工が難しくなるなどの問題が有る。
【0004】
よって、本発明の目的は、ソフトエラが発生し難いように大きな静電容量を半導体装置に付加できる容量素子を備えた半導体記憶装置、特にソフトエラが発生し難いように大きな静電容量を有する容量素子を備えた6トランジスタ型SRAMセルを提供することである。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置に含まれる容量素子は、第1の導電型の基板領域の上層に設けられた第2の導電型の第1の拡散層と、素子分離領域として第1の拡散層近傍の基板領域に設けられた膜厚の厚い第1の絶縁膜とに跨がる開口を有し、第1の絶縁膜の下面より深い位置に底部を有するように基板領域内に形成された溝状又は筒状の凹部と、
凹部壁に沿って設けられた第2の薄い絶縁膜と、
第2の絶縁膜の内側に形成された第2の導電型の半導体層と、
半導体層の内側に沿って設けられた第3の薄い絶縁膜と、
第3の絶縁膜の間に棒状又は柱状の形状で設けられた導電体層とを備え、
第2の絶縁膜を介して基板領域と半導体層とからなる第1の容量と、第3の絶縁膜を介して半導体層と導電体層とからなる第2の容量とを有することを特徴としている。
【0006】
本容量素子は、素子分離領域に近接して設けられるので、半導体装置を大きくする必要がなく、半導体装置の微細化に適応している。溝状にするか、筒状するかは半導体装置の構造によって定まる。
半導体層及び導電体層の材質は、制約はなく、例えばポリシリコンで形成することができる。
また、第2の絶縁膜は、凹部の底部を除く凹部壁の側壁沿って形成され、半導体層は、凹部壁の側壁に沿って第2の絶縁膜の内側に側壁半導体層として形成され、その下端縁が凹部の底部の基板領域に接し、かつ側壁半導体層の上部が第1の絶縁膜及び第1の拡散層に接し、第3の絶縁膜は、凹部の底部及び側壁半導体層の内側に形成されているようにすることもできる。側壁半導体層の上部が第1の拡散層、即ちドレイン領域又はソース領域に接続しているので、半導体記憶装置と容量素子とが簡単な構成で電気的に接続している。
【0007】
また、本発明に係る半導体装置は、上述の容量素子を備え、かつSRAMセルとして構成された半導体装置であって、
容量素子の第1の拡散層と、容量素子とは別に設けられた第2の拡散層が、SRAMセルの2個の各記憶ノードの拡散層に相当し、かつ容量素子の導電体層が第2の拡散層に接続している。これにより、容量素子を簡単な構成で半導体装置の拡散層に接続できる。
また、半導体装置が、6トランジスタ型SRAMセルとして構成されている場合には、SRAMセルのpMOSFET領域では、容量素子の第1および第2導電型がそれぞれn型及びp型であり、第2の拡散層がp型であり、SRAMセルのnMOSFET領域では、第1および第2導電型がそれぞれp型及びn型であり、第2の拡散層がn型である2種類の容量素子を有する。
【0008】
本発明によれば、記憶ノードに十分な大きさの静電容量を付加するために、容量素子を半導体基板内部に形成し、SRAMセルにおいてはその2個の電極を2個の記憶ノードに接続し、更に6トランジスタセルにおいてpMOSFET及びnMOSFET領域にそれぞれ容量素子を形成する。
【0009】
【発明の実施の形態】
以下に、添付図面を参照して、本発明の実施の形態をより詳細に説明する。
本発明の半導体装置に形成される容量素子の構成
図1は、容量素子をnMOSFETに形成したときの基本的構成を示す基板断面図であって、容量素子を有するnMOSFETの一部領域を示す。
容量素子が形成されているいるnMOSFET10は、図1に示すように、n型半導体基板12に形成されたpウェル領域14と、pウェル領域14の上層に形成された膜厚の厚い第1のフィールド酸化膜から成る素子分離領域16と、素子分離領域16の両側のpウェル領域14の上層にそれぞれ活性領域として形成された第1のn型拡散層18及び第2のn型拡散層20と、第1の拡散層18に隣接するチャネル領域22とを備えている。
チャネル領域22にはゲート酸化膜24を介して、ポリシリコン層26とタングステン・シリサイド層28の積層構造からなるゲート電極30が形成されている。一方、第2の拡散層20は、層間絶縁膜31を貫通する金属コンタンクト32を介して第1層の配線層34に接続している。
【0010】
容量素子36は、第1の拡散層18と素子分離領域16とに跨がって開口を有し、素子分離領域16の下面より深い位置に底部を有し、pウェル領域14中に形成された円筒状の筒穴38内に設けられている。
容量素子36は、筒穴38の底部を除く穴壁に沿って円筒状に形成された第2の薄い酸化膜40と、その内側に円筒状に形成されたn型半導体からなる側壁半導体層42と、筒穴38の底部及び側壁半導体層42の内側に形成された第3の薄い絶縁膜44とを備え、更に、第3の酸化膜44の間に設けられた円柱状の導電体層46とを有する。
側壁半導体層42は、筒穴38の底部で第2の酸化膜40を介在させることなくpウェル領域14に接触し、筒穴38の上部で一部が同じく第2の酸化膜40を介在させることなく第1の拡散層18又は素子分離領域20に接触している。これにより、側壁半導体層42は、第1の拡散層18に電気的に接続され、pウェル領域とは、pn接合により電気的には分離されている。なお、本実施例とは異なり、筒穴38の底部及び上部で第2の酸化膜40を介在させるようにしても良い。
導電体層46は、ポリシリコン層で形成され、ゲート電極30と同様に上部にタングステン・シリサイド層47を備えており、素子分離領域16上で金属コンタクト32と電気的に接続し、シェアドコンタクト32を構成している。また、導電体層46と同じ構成の導電体層(図示せず)が、ゲート電極30に電気的に接続し、ゲート電極30の配線層としての機能を果たしている。
【0011】
以上の構成により、容量素子36は、第2の酸化膜40を介在させたpウェル領域14と側壁半導体層42とから構成される対接地の第1の容量48と、第3の酸化膜44を介在させた側壁半導体層42と導電体層46とから構成される第2の容量50とを備えている。
【0012】
上述の例は、nMOSFETを例にして説明したが、本発明に係る半導体装置は、n型Si基板にそれぞれp型の拡散層を形成したpMOSFETにも適用できる。この場合には、上述の導電型のnとpが相互に入れ替わった導電型の構成になる。
【0013】
本発明の半導体装置に形成される容量素子の形成方法
図2及び図3を参照して、図1に示した半導体装置の形成方法を説明する。図2(a)、(b)及び(c)は、それぞれ、図1に示したnMOSFETの形成工程毎の基板断面図である。図3(d)及び(e)は、それぞれ、図2(c)に続く、nMOSFETの形成工程毎の基板断面図である。
先ず、図2(a)に示すように、n型Si基板12上に第1の酸化膜としてフィールド酸化膜16を形成し、その上に10nm程度の薄いSi窒化膜52を堆積する。次いで、フォトレジスト膜を成膜し、更にパタニングして、筒穴38をエッチングするためのレジストマスク54を形成する。
次いで、図2(b)に示すように、SiとSi酸化膜との選択比の小さい条件を用いた異方性エッチングによってフィールド酸化膜16の端部を貫通するように、深さ1μm程度の筒穴38をn型Si基板12に形成し、次いで、不純物のイオン注入によってpウェル領域14を形成する。続いて、厚さ10nm程度の酸化膜40をSi窒化膜52上に成膜し、更に厚さ50nm程度のn型のポリシリコンを堆積し、続いて筒穴38以外の領域上及び筒穴38の底部上のポリシリコン層をエッチバックして、n型ポリシリコンからなる側壁半導体層42を筒穴38の穴壁に沿って酸化膜40を介して形成する。酸化膜40は、第2の酸化膜として機能する。
次に、図2(c)に示すように、Si窒化膜52上の露出した酸化膜40、筒穴38内の露出した酸化膜40、及び側壁半導体層42の上部及び底部と穴壁との間の酸化膜40をフッ酸によりエッチングして除去する。次に、酸化膜40をエッチングして除去した側壁半導体層42の上部及び底部と穴壁との間の空間に、n型のポリシリコン56を堆積し、続いてエッチバックして埋め込む。
【0014】
図3(d)に示すように、熱リン酸によってSi窒化膜52をエッチング除去した後、基板全面に酸化膜を成膜し、ゲート酸化膜24及び第3の酸化膜44とする。次いで、その上に、順次、n型ポリシリコンからなるポリシリコン層58、更にタングステン・シリサイド層60を堆積する。
図3(e)に示すように、n型ポリシリコン層58及びタングステン・シリサイド層60のパタニングを行って、導電体層46及びその上のタングステン・シリサイド層47と、ゲート電極30を構成するポリシリコン層26及びタングステン・シリサイド層28とする。次いで、不純物をイオン注入して第1のn型拡散層18、第2のn型拡散層20を含むnMOSFETを形成する。
更に、図1に示すように、層間絶縁膜31を堆積した後、シェアドコンタクト32をタングステンプラグにより形成し、更に金属配線34を形成する。
【0015】
実施例1
本実施例は、本発明に係る半導体装置を6トランジスタセル型のSRAMセルに適用した例であって、図1で説明した第1および第2の拡散層18、20が、図2に示すように、それぞれ記憶ノードD1及びD2の拡散層に相当する。図4は、本発明に係る容量素子を使用した6トランジスタセル型のSRAMセルの等価回路を示している。
本SRAMセルは、インバータ2個によるフリップロップ回路と入出力線との間のスイッチとしてのn型MOSFET2個を備えたセルであって、図1の第1の容量48に相当するC1及び第2の容量50に相当するC2を有する第1の容量素子62と、同じく第1の容量48に相当するC3及び第2の容量50に相当するC4を有する第2の容量素子64とを備えている。
図1の例は、nMOSFETを用いた領域を想定したものであるが、6トランジスタセルのpMOSFETの領域に設けた第2の容量素子64は、図1の導電型とはpとnとを相互に入れ換えた導電型の容量素子である。
【0016】
以上の構成により、SRAMセルの記憶ノード間にクロスカップル容量が構成されるため、小さな領域内で実効的に大きな静電容量を得ることができ、また、pMOSFET領域にも、大きな記憶ノード容量が得られ、微細化したメモリセルにおいても、小さな面積で大きな静電容量を付加し、良好なソフトエラ耐性を有するSRAMセルを実現できる。
【0017】
図4に示した等価回路を有するSRAMセルの第1のAl配線層(図1の配線層34に相当)の下でのレイアウトパターン及び第1のAl配線層のレイアウトパターンは、第1の容量素子62及び第2の容量素子64の配置を含めて、図5及び図6に示すと通りである。
また、図7は、図5及び図6の線I−II、及び線II−IIIでの基板断面図である。尚、図7では、縦線X−X′より右側、及び縦線X−X′より左側は、それぞれ、線I−IIでの断面及び線II−IIIでの断面を示し、また、簡単にするために、第1及び容量素子62、64の図示は省略されている。また、図7(a)はゲート電極の層構造を示す詳細図である。
なお図1〜図3では、n−MOSFETの場合について説明しているが、図7では導電型が逆になる、p−MOSFETを用いて説明している。
このように、本発明による容量素子は、既知の構成のメモリセルに容易に適用することが可能である。また、基板内部に容量素子を形成するために、メモリセル領域とその周辺の領域との間の段差を増大させるようなことがない。
【0018】
【発明の効果】
本発明の構成によれば、拡散層と素子分離領域に跨がる位置に溝状又は筒状の凹部を設け、その凹部内に直列に接続した2個の容量を備える容量素子を形成している。本発明に係る容量素子を半導体記憶装置に設けることにより、メモリセルの面積を増加させることなく、記憶ノード間のクロスカップル容量および対接地容量を構成して記憶ノードに十分な大きさの静電容量を付加することができるので、半導体装置の微細化の要求に応じつつ、半導体装置、特にSRAMメモリセルのソフトエラ耐性を向上させることができる。
また、容量素子を基板領域内に形成し、メモリセル領域と周辺の領域との間の段差を増大させないので、後の加工工程での処理が容易で、特性の良好な半導体記憶装置を実現することができる。更には、容量素子を形成するにあたり、フォトリソグラフィ工程の増加は1工程(レティクルの追加は1枚の追加)で済むので、形成コストも嵩まないし、また、既存のセルのレイアウトパタンとの整合性も良い。また、本発明による容量素子は、SRAMセルのみならず、DRAMセルや他の半導体装置にも適用可能であることは言うまでもない。
【図面の簡単な説明】
【図1】 本発明の半導体装置に形成される容量素子の構成を示す基板断面図である。
【図2】 図2(a)、(b)及び(c)は、それぞれ、図1に示したnMOSFETの形成工程毎の基板断面図である。
【図3】 図3(d)及び(e)は、それぞれ、図2(c)に続く、nMOSFETの形成工程毎の基板断面図である。
【図4】 本発明に係る6トランジスタ型SRAMセルの等価回路を示す図である。
【図5】 SRAMセルの横断面図である。
【図6】 図5より上の位置でのSRAMセルの横断面図である。
【図7】 SRAMセルの基板断面図である。
【符号の説明】
10……本発明に係る半導体装置、12……n型半導体基板、14……pウェル領域、16……第1のフィールド酸化膜から成る素子分離領域、18……第1のn型拡散層、20……第2のn型拡散層、22……チャネル領域、24……ゲート酸化膜24、26……ポリシリコン層、28……タングステン・シリサイド層、30……ゲート電極、31……層間絶縁膜、32……金属コンタンクト、シェアドコンタクト、34……第1層の配線層、36……容量素子、38……筒穴、40……第2の酸化膜、42……側壁半導体層、44……第3の酸化膜、46……導電体層、48……第1の容量、50……第2の容量。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device provided with a capacitor element, and more particularly to a semiconductor memory device having a capacitor element having a configuration that can be easily formed in a semiconductor device and having a high soft error resistance.
[0002]
[Prior art]
In semiconductor memory devices such as SRAM, there is a soft error phenomenon in which stored data is temporarily lost when radiation such as α rays enters the memory cell, and reliability of memory retention becomes a problem. There is. This problem is becoming more and more serious because the capacitance of the storage node in the memory cell is reduced with the miniaturization of the device. Also, the problem of soft error is that the noise current at the time of α-ray incidence is sufficiently larger than the driving current of the MOSFET, so that it is not limited to a high resistance load type or TFT (Thin Film Transistor) load type cell, but also in a 6 transistor SRAM cell. It is a problem as well.
As countermeasures against this, (1) a chip coat, for example, a buffer coat such as a polyimide film, is deposited thickly on the passivation film to limit the incidence of α rays, and (2) the impurity profile of the substrate region is devised, It is conceivable to suppress the collection of excess carriers generated in the substrate to the storage node, and (3) to increase the capacitance at the storage node by devising the structure of the memory cell.
[0003]
[Problems to be solved by the invention]
However, the countermeasure (1) has a detrimental effect that the wafer is warped, causing problems in later processing steps, or causing problems during assembly such as difficulty in bonding. In the countermeasure (2), However, a sufficient effect cannot always be obtained, and there is a concern about the influence on the characteristics of the semiconductor device, for example, the MOSFET characteristics. In the measure (3), for example, a method of forming a capacitive element by adding a polysilicon layer is used, but this is sufficient for reducing the memory cell area accompanying the miniaturization of the memory cell. It is becoming difficult to add a large capacitance.
In the case of a TFT load type cell, an example of combining with a resistance element has been studied, but it is not always easy to realize it due to an influence on write characteristics and the like. In addition, application to 6 transistors is concerned about an even greater effect than in a TFT load type cell. There is also an example in which a fin-structure capacitive element is formed on the upper portion of the MOSFET, but since the step between the cell region and other regions is enlarged, when forming the upper structure, for example, when forming a wiring layer, processing is performed. There are problems such as difficulty.
[0004]
Therefore, an object of the present invention is to provide a semiconductor memory device including a capacitive element that can add a large capacitance to a semiconductor device so that soft error is unlikely to occur. A six-transistor SRAM cell having the following structure is provided.
[0005]
[Means for Solving the Problems]
In order to achieve the above object, a capacitor element included in a semiconductor device according to the present invention includes a first conductivity type first diffusion layer provided in an upper layer of a first conductivity type substrate region, and an element isolation. As an area, an opening is formed over the thick first insulating film provided in the substrate region in the vicinity of the first diffusion layer, and the bottom is located deeper than the lower surface of the first insulating film. A groove-shaped or cylindrical recess formed in the substrate region;
A second thin insulating film provided along the recess wall;
A second conductive type semiconductor layer formed inside the second insulating film;
A third thin insulating film provided along the inside of the semiconductor layer;
A conductor layer provided in a rod-like or columnar shape between the third insulating films,
A first capacitor composed of a substrate region and a semiconductor layer via a second insulating film, and a second capacitor composed of a semiconductor layer and a conductor layer via a third insulating film Yes.
[0006]
Since this capacitor element is provided close to the element isolation region, it is not necessary to enlarge the semiconductor device, and is suitable for miniaturization of the semiconductor device. Whether to form a groove or a cylinder depends on the structure of the semiconductor device.
The materials of the semiconductor layer and the conductor layer are not limited, and can be formed of, for example, polysilicon.
The second insulating film is formed along the sidewall of the recess wall except for the bottom of the recess, and the semiconductor layer is formed as a sidewall semiconductor layer inside the second insulating film along the sidewall of the recess wall. The lower edge is in contact with the substrate region at the bottom of the recess, the top of the sidewall semiconductor layer is in contact with the first insulating film and the first diffusion layer, and the third insulating film is on the bottom of the recess and inside the sidewall semiconductor layer. It can also be formed. Since the upper portion of the sidewall semiconductor layer is connected to the first diffusion layer, that is, the drain region or the source region, the semiconductor memory device and the capacitor element are electrically connected with a simple configuration.
[0007]
A semiconductor device according to the present invention is a semiconductor device comprising the above-described capacitive element and configured as an SRAM cell,
The first diffusion layer of the capacitor and the second diffusion layer provided separately from the capacitor correspond to the diffusion layers of the two storage nodes of the SRAM cell, and the conductor layer of the capacitor is the first. 2 diffusion layers. Thereby, the capacitive element can be connected to the diffusion layer of the semiconductor device with a simple configuration.
In the case where the semiconductor device is configured as a six-transistor type SRAM cell, the first and second conductivity types of the capacitive element are n-type and p-type, respectively, in the pMOSFET region of the SRAM cell. The diffusion layer is p-type, and the nMOSFET region of the SRAM cell has two types of capacitive elements in which the first and second conductivity types are p-type and n-type, respectively, and the second diffusion layer is n-type.
[0008]
According to the present invention, in order to add a sufficiently large capacitance to the storage node, the capacitive element is formed inside the semiconductor substrate, and in the SRAM cell, the two electrodes are connected to the two storage nodes. Further, a capacitive element is formed in each of the pMOSFET and nMOSFET regions in the 6-transistor cell.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
Configuration of Capacitance Element Formed in Semiconductor Device of Present Invention FIG. 1 is a cross-sectional view of a substrate showing a basic configuration when a capacitance element is formed in an nMOSFET, and shows a partial region of the nMOSFET having the capacitance element.
As shown in FIG. 1, the nMOSFET 10 in which the capacitive element is formed includes a p-well region 14 formed in the n-type semiconductor substrate 12 and a thick first film formed in the upper layer of the p-well region 14. An element isolation region 16 made of a field oxide film, and a first n-type diffusion layer 18 and a second n-type diffusion layer 20 formed as active regions in the upper layer of the p-well region 14 on both sides of the element isolation region 16, respectively And a channel region 22 adjacent to the first diffusion layer 18.
A gate electrode 30 having a laminated structure of a polysilicon layer 26 and a tungsten silicide layer 28 is formed in the channel region 22 with a gate oxide film 24 interposed therebetween. On the other hand, the second diffusion layer 20 is connected to the first wiring layer 34 through a metal contact 32 penetrating the interlayer insulating film 31.
[0010]
The capacitive element 36 has an opening extending over the first diffusion layer 18 and the element isolation region 16, has a bottom portion deeper than the lower surface of the element isolation region 16, and is formed in the p well region 14. It is provided in the cylindrical tube hole 38.
The capacitive element 36 includes a second thin oxide film 40 formed in a cylindrical shape along the hole wall except the bottom of the cylindrical hole 38, and a sidewall semiconductor layer 42 made of an n-type semiconductor formed in a cylindrical shape inside the second thin oxide film 40. And a third thin insulating film 44 formed on the bottom of the cylindrical hole 38 and on the inner side of the sidewall semiconductor layer 42, and a cylindrical conductor layer 46 provided between the third oxide films 44. And have.
The sidewall semiconductor layer 42 contacts the p-well region 14 without the second oxide film 40 interposed at the bottom of the cylindrical hole 38, and a part of the sidewall semiconductor layer 42 also has the second oxide film 40 interposed above the cylindrical hole 38. The first diffusion layer 18 or the element isolation region 20 is in contact without any contact. Thereby, the sidewall semiconductor layer 42 is electrically connected to the first diffusion layer 18 and is electrically separated from the p-well region by the pn junction. Unlike the present embodiment, the second oxide film 40 may be interposed at the bottom and top of the cylindrical hole 38.
The conductor layer 46 is formed of a polysilicon layer, and includes a tungsten silicide layer 47 on the upper portion like the gate electrode 30. The conductor layer 46 is electrically connected to the metal contact 32 on the element isolation region 16, and the shared contact 32. Is configured. A conductor layer (not shown) having the same configuration as that of the conductor layer 46 is electrically connected to the gate electrode 30 and functions as a wiring layer of the gate electrode 30.
[0011]
With the above-described configuration, the capacitive element 36 includes the first grounding capacitor 48 including the p-well region 14 and the sidewall semiconductor layer 42 with the second oxide film 40 interposed therebetween, and the third oxide film 44. A second capacitor 50 including a sidewall semiconductor layer 42 and a conductor layer 46 with a gap interposed therebetween.
[0012]
Although the above-described example has been described by taking an nMOSFET as an example, the semiconductor device according to the present invention can also be applied to a pMOSFET in which a p-type diffusion layer is formed on an n-type Si substrate. In this case, the above-described conductivity type n and p are replaced with each other.
[0013]
Method for Forming Capacitive Element Formed in Semiconductor Device of the Present Invention A method for forming the semiconductor device shown in FIG. 1 will be described with reference to FIGS. FIGS. 2A, 2B, and 2C are cross-sectional views of the substrate for each step of forming the nMOSFET shown in FIG. FIGS. 3D and 3E are cross-sectional views of the substrate for each nMOSFET formation process following FIG. 2C.
First, as shown in FIG. 2A, a field oxide film 16 is formed as a first oxide film on an n-type Si substrate 12, and a thin Si nitride film 52 of about 10 nm is deposited thereon. Next, a photoresist film is formed and further patterned to form a resist mask 54 for etching the cylindrical hole 38.
Next, as shown in FIG. 2B, a depth of about 1 μm is formed so as to penetrate the end portion of the field oxide film 16 by anisotropic etching using a condition with a small selection ratio between Si and Si oxide film. A cylindrical hole 38 is formed in the n-type Si substrate 12, and then a p-well region 14 is formed by impurity ion implantation. Subsequently, an oxide film 40 having a thickness of about 10 nm is formed on the Si nitride film 52, n-type polysilicon having a thickness of about 50 nm is further deposited, and then on the region other than the cylindrical hole 38 and the cylindrical hole 38. The polysilicon layer on the bottom is etched back to form a sidewall semiconductor layer 42 made of n-type polysilicon through the oxide film 40 along the hole wall of the cylindrical hole 38. The oxide film 40 functions as a second oxide film.
Next, as shown in FIG. 2C, the exposed oxide film 40 on the Si nitride film 52, the exposed oxide film 40 in the cylindrical hole 38, and the top and bottom portions of the sidewall semiconductor layer 42 and the hole wall The intermediate oxide film 40 is removed by etching with hydrofluoric acid. Next, n-type polysilicon 56 is deposited in the space between the top and bottom of the sidewall semiconductor layer 42 removed by etching the oxide film 40 and the hole wall, and then etched back to fill it.
[0014]
As shown in FIG. 3D, after the Si nitride film 52 is removed by etching with hot phosphoric acid, an oxide film is formed on the entire surface of the substrate to form a gate oxide film 24 and a third oxide film 44. Next, a polysilicon layer 58 made of n-type polysilicon and a tungsten silicide layer 60 are sequentially deposited thereon.
As shown in FIG. 3E, the n-type polysilicon layer 58 and the tungsten silicide layer 60 are patterned so that the conductor layer 46, the tungsten silicide layer 47 thereon, and the polysilicon constituting the gate electrode 30 are formed. A silicon layer 26 and a tungsten silicide layer 28 are formed. Next, impurities are ion-implanted to form an nMOSFET including the first n-type diffusion layer 18 and the second n-type diffusion layer 20.
Further, as shown in FIG. 1, after the interlayer insulating film 31 is deposited, a shared contact 32 is formed by a tungsten plug, and a metal wiring 34 is further formed.
[0015]
Example 1
The present embodiment is an example in which the semiconductor device according to the present invention is applied to a six-transistor cell type SRAM cell, and the first and second diffusion layers 18 and 20 described in FIG. to, respectively corresponding to the diffusion layer of the storage node D 1 and D 2. FIG. 4 shows an equivalent circuit of a 6-transistor cell type SRAM cell using the capacitive element according to the present invention.
This SRAM cell is a cell having two n-type MOSFETs as a switch between a flip-flop circuit by two inverters and an input / output line, and includes a C 1 and a first capacitor corresponding to the first capacitor 48 in FIG. A
The example of FIG. 1 assumes a region using an nMOSFET, but the
[0016]
With the above configuration, since a cross-coupled capacitance is formed between the storage nodes of the SRAM cell, a large capacitance can be obtained effectively in a small region, and a large storage node capacitance is also provided in the pMOSFET region. Even in the obtained and miniaturized memory cell, a large capacitance can be added with a small area, and an SRAM cell having good soft error resistance can be realized.
[0017]
The layout pattern under the first Al wiring layer (corresponding to the wiring layer 34 in FIG. 1) and the layout pattern of the first Al wiring layer of the SRAM cell having the equivalent circuit shown in FIG. The arrangement of the
FIG. 7 is a cross-sectional view of the substrate taken along lines I-II and II-III in FIGS. 5 and 6. In FIG. 7, the right side from the vertical line XX ′ and the left side from the vertical line XX ′ show a cross section taken along the line I-II and a cross section taken along the line II-III, respectively. Therefore, the first and
Note that FIGS. 1 to 3 illustrate the case of an n-MOSFET, but FIG. 7 illustrates the use of a p-MOSFET whose conductivity type is reversed.
Thus, the capacitive element according to the present invention can be easily applied to a memory cell having a known configuration. Further, in order to form the capacitive element inside the substrate, there is no increase in the level difference between the memory cell region and the surrounding region.
[0018]
【The invention's effect】
According to the configuration of the present invention, a groove-shaped or cylindrical recess is provided at a position straddling the diffusion layer and the element isolation region, and a capacitor element having two capacitors connected in series is formed in the recess. Yes. By providing the capacitive element according to the present invention in a semiconductor memory device, a cross-coupled capacitance and a grounded capacitance between the storage nodes are formed without increasing the area of the memory cell, and a sufficiently large electrostatic capacity is formed in the storage node. Since the capacitance can be added, the soft error resistance of the semiconductor device, particularly the SRAM memory cell, can be improved while meeting the demand for miniaturization of the semiconductor device.
In addition, since the capacitor element is formed in the substrate region and the step between the memory cell region and the peripheral region is not increased, a semiconductor memory device that can be easily processed in a later processing step and has good characteristics is realized. be able to. Furthermore, when forming the capacitive element, the number of photolithography processes is increased by one process (adding one reticle), so that the formation cost does not increase, and matching with the layout pattern of an existing cell is required. Good nature. Needless to say, the capacitive element according to the present invention is applicable not only to SRAM cells but also to DRAM cells and other semiconductor devices.
[Brief description of the drawings]
1 is a substrate cross-sectional view showing the structure of a capacitor element that will be formed in the semiconductor device of the present invention.
FIGS. 2A, 2B, and 2C are cross-sectional views of a substrate for each step of forming the nMOSFET shown in FIG.
3 (d) and 3 (e) are cross-sectional views of the substrate for each nMOSFET formation process following FIG. 2 (c), respectively.
FIG. 4 is a diagram showing an equivalent circuit of a 6-transistor SRAM cell according to the present invention.
FIG. 5 is a cross-sectional view of an SRAM cell.
6 is a cross-sectional view of the SRAM cell at a position above FIG.
FIG. 7 is a cross-sectional view of an SRAM cell substrate.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Semiconductor device according to the present invention, 12 ... n-type semiconductor substrate, 14 ... p-well region, 16 ... element isolation region comprising first field oxide film, 18 ... first n-type diffusion layer , 20 ... second n-type diffusion layer, 22 ... channel region, 24 ... gate oxide film 24, 26 ... polysilicon layer, 28 ... tungsten silicide layer, 30 ... gate electrode, 31 ... Interlayer insulating film 32... Metal contact, shared contact 34... First wiring layer 36... Capacitive element 38... Cylindrical hole 40 .. second oxide film 42. , 44... Third oxide film, 46... Conductor layer, 48... First capacitor, 50.
Claims (2)
凹部の底部を除く凹部壁に沿って形成された第2の薄い絶縁膜と、
第2の絶縁膜の内側に、側壁半導体層として、その下端縁が凹部の基板領域に接し、かつ上部が第1の絶縁膜及び第1の拡散層に接するように形成された第2の導電型の半導体層と、
凹部の底部及び半導体層の内側に沿って設けられた第3の薄い絶縁膜と、
第3の絶縁膜の間に棒状又は柱状の形状で設けられた導電体層と、
第2の絶縁膜を介して基板領域と半導体層とからなる第1の容量と、
第3の絶縁膜を介して半導体層と導電体層とからなる第2の容量とを有する容量素子を備え、
前記第1の拡散層がソース領域又はドレイン領域であることを特徴とするSRAMセルとして構成された半導体装置であって、
容量素子の第1の拡散層と、容量素子とは別に設けられた第2の拡散層が、SRAMセルの2個の各記憶ノードの拡散層に相当し、かつ容量素子の導電体層が第2の拡散層に接続していることを特徴とする半導体装置。A first diffusion layer of the second conductivity type provided in the upper layer of the substrate region of the first conductivity type, and a thick first film provided in the substrate region in the vicinity of the first diffusion layer as the element isolation region A groove-shaped or cylindrical recess formed in the substrate region so as to have a bottom at a position deeper than the lower surface of the first insulating film,
A second thin insulating film formed along the recess wall excluding the bottom of the recess;
Second conductive film formed as a sidewall semiconductor layer on the inner side of the second insulating film so that the lower edge thereof is in contact with the substrate region of the recess and the upper portion is in contact with the first insulating film and the first diffusion layer. A mold semiconductor layer;
A third thin insulating film provided along the bottom of the recess and the inside of the semiconductor layer;
A conductor layer provided in a rod-like or columnar shape between the third insulating films;
A first capacitor comprising a substrate region and a semiconductor layer via a second insulating film;
A capacitor element having a second capacitor composed of a semiconductor layer and a conductor layer via a third insulating film;
A semiconductor device configured as an SRAM cell, wherein the first diffusion layer is a source region or a drain region,
The first diffusion layer of the capacitor and the second diffusion layer provided separately from the capacitor correspond to the diffusion layers of the two storage nodes of the SRAM cell, and the conductor layer of the capacitor is the first. A semiconductor device connected to two diffusion layers.
SRAMセルのnMOSFET領域では、容量素子の第1および第2導電型がそれぞれn型及びp型であり、第2の拡散層がp型であり、
SRAMセルのnMOSFET領域では、第1および第2の導電型がそれぞれp型及びn型であり、第2の拡散層がn型である2種類の容量素子を有することを特徴とする請求項1に記載の半導体装置。The semiconductor device is configured as a 6-transistor SRAM cell,
In the nMOSFET region of the SRAM cell, the first and second conductivity types of the capacitive element are n-type and p-type, respectively, and the second diffusion layer is p-type,
2. The nMOSFET region of an SRAM cell has two types of capacitive elements in which the first and second conductivity types are p-type and n-type, respectively, and the second diffusion layer is n-type. A semiconductor device according to 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32272596A JP3721673B2 (en) | 1996-12-03 | 1996-12-03 | Semiconductor device provided with capacitive element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32272596A JP3721673B2 (en) | 1996-12-03 | 1996-12-03 | Semiconductor device provided with capacitive element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163343A JPH10163343A (en) | 1998-06-19 |
JP3721673B2 true JP3721673B2 (en) | 2005-11-30 |
Family
ID=18146931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32272596A Expired - Fee Related JP3721673B2 (en) | 1996-12-03 | 1996-12-03 | Semiconductor device provided with capacitive element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3721673B2 (en) |
-
1996
- 1996-12-03 JP JP32272596A patent/JP3721673B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10163343A (en) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297090B1 (en) | Method for fabricating a high-density semiconductor memory device | |
US6621110B1 (en) | Semiconductor intergrated circuit device and a method of manufacture thereof | |
US5442584A (en) | Semiconductor memory device and method for fabricating the same dynamic random access memory device construction | |
KR0178800B1 (en) | Semiconductor device and method of manufacturing the same | |
US4873560A (en) | Dynamic random access memory having buried word lines | |
US20020158272A1 (en) | Semiconductor device | |
US8946821B2 (en) | SRAM integrated circuits and methods for their fabrication | |
JP2004172643A (en) | Semiconductor device | |
JPH0648719B2 (en) | Semiconductor memory device | |
JP3270250B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2941039B2 (en) | Method for manufacturing semiconductor memory device | |
US20050186743A1 (en) | Method for manufacturing semiconductor device | |
JPH11177089A (en) | Manufacture of semiconductor device | |
JP2689923B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2669364B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP3721673B2 (en) | Semiconductor device provided with capacitive element | |
KR100316577B1 (en) | Semiconductor memory cell | |
KR970000227B1 (en) | Semiconductor memory device and method for producing the same | |
JP2623293B2 (en) | Semiconductor integrated circuit device | |
JPH1022471A (en) | Semiconductor integrated circuit device and manufacture thereof | |
JP2969876B2 (en) | Semiconductor device and manufacturing method thereof | |
JPS6058662A (en) | Memory device for temporary storage of charge | |
JP3128896B2 (en) | Semiconductor storage device and method of manufacturing the same | |
JPH1084091A (en) | Semiconductor integrated circuit and its manufacture | |
JP2827377B2 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
LAPS | Cancellation because of no payment of annual fees |