JP3717635B2 - 加入線制御装置 - Google Patents
加入線制御装置 Download PDFInfo
- Publication number
- JP3717635B2 JP3717635B2 JP18656497A JP18656497A JP3717635B2 JP 3717635 B2 JP3717635 B2 JP 3717635B2 JP 18656497 A JP18656497 A JP 18656497A JP 18656497 A JP18656497 A JP 18656497A JP 3717635 B2 JP3717635 B2 JP 3717635B2
- Authority
- JP
- Japan
- Prior art keywords
- signal data
- flag
- subscriber line
- scan
- subscriber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/02—Constructional details
- H04Q1/028—Subscriber network interface devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/005—Interface circuits for subscriber lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2207/00—Type of exchange or network, i.e. telephonic medium, in which the telephonic communication takes place
- H04M2207/08—ISDN systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/2272—Subscriber line supervision circuits, e.g. call detection circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2201/00—Constructional details of selecting arrangements
- H04Q2201/10—Housing details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Interface Circuits In Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子交換機における加入者線制御装置に関する。特に、ＩＳＤＮ加入者線の物理層における伝送路の規定に従うＬａｙｅｒ１を制御するハードウェア及びファームウェアで構成される加入者線制御装置に関する。
【０００２】
【従来の技術】
かかる加入者線制御装置は、加入者回路と接続し、ＳＤ／ＳＣＮ信号によりＬａｙｅｒ１を制御する。ＳＤ信号は、加入者線の物理層である伝送路の活性化をしたり、保守運用のためのリレー制御を行う送信信号である。一方、ＳＣＮ信号は、加入者回路の障害情報及び加入者回路と終端装置の同期を表す信号である。
【０００３】
図１６は、加入者線制御装置を含む加入者制御システムの構成例である。加入者制御シェルフ１、ラインプロセッサ（ＬＰＲ）２及び呼プロセッサ（ＣＰＲ）３で構成される。加入者制御シェルフ１に加入者線制御装置１０が含まれる。
【０００４】
加入者制御シェルフ１は、更にラインプロセッサ２と呼プロセッサ３とのインタフェース機能を有する回路１２及び、複数の加入者カード１１（カード０〜ｎ）を有する。複数の加入者カード１１のそれぞれは、終端装置ＮＴＥを通してＩＳＤＮ端末加入者に接続され、例として８加入者分の加入者回路を収容する。加入者線制御装置１０は、図１６の構成においては、二重化の冗長構成（＃０、＃１）とされ、それぞれ共通に複数の加入者カード１１に接続される。
【０００５】
更に、図１６の構成では、現用系の加入者線制御装置１０のみがホスト（ラインプロセッサ２及び呼プロセッサ３）との通信を行う。したがって、ホストから加入者線の制御を行ったり、又ホストに対し、加入者線障害の通知を行う。
【０００６】
【発明が解決しようとする課題】
ここで、加入者線制御装置１０は、複数の加入者線を制御するために、複数の加入者カード１１を順次走査し、全加入者（例えば、２２４加入者）の状態変化を検出し、ホスト側に通知を行う。更に、加入者線制御装置１０では加入者カード１１を走査した時に得られるＳＣＡＮ（ＳＣＮ）信号の変化の差分をファームウェアにより全加入者分、周期的に検出している。
【０００７】
一方、近年経済化の一環として、加入者制御シェルフ１への加入者カード収容数を高める傾向にある。かかる場合、加入者線数の増加によりファームウェアの処理負荷が増大してしまうという問題がある。
【０００８】
即ち、図を参照して説明すると、図１７は、図１６の加入者線制御装置１０に適用される、本発明者等により先に開発した構成例を説明する図である。図１７において、ハード装置としての、ＳＤ／ＳＣＮコントロール部１００が、加入者カード１１からＳＣＡＮ信号を受信する。ＳＤ／ＳＣＮコントロール部１００が受信したＳＣＡＮ信号は、ＳＣＡＮメモリ１０１に送られ、全加入者分のＳＣＡＮデータ（０）〜（ｎ）を順次記憶する。
【０００９】
ここで、ＳＣＡＮデータの内容は、例えば対応する加入者回路の障害情報、加入者回路と終端装置間の同期ビット等が含まれる。
【００１０】
図１８は、図１７におけるファームウェア処理の動作フローである。ＳＣＡＮメモリ１０１から加入者毎のＳＣＡＮデータを読み取り（ステップＳ１）、ファームメモリ１０２から最後に参照した（Ｌａｓｔ−Ｌｏｏｋ）、対応する加入者のＳＣＡＮデータを読み出す（ステップＳ２）。
【００１１】
読み出したそれぞれのデータをファームウェア比較処理１０３により比較する（ステップＳ３）。データが不一致であればファームメモリ１０２の内容を更新し（ステップＳ４）、ホスト側（ラインプロセッサ２、呼プロセッサ３）のＬａｙｅｒ１の制御プログラムへＳＣＡＮ信号に変化があった旨を対応の加入者番号毎に通知する（ステップＳ５）。かかる処理を全加入者分について行う（ステップＳ６）。
【００１２】
Ｌａｙｅｒ１の制御プログラムは、このＳＣＡＮ信号に変化があった旨の通知に基づきＬａｙｅｒ１の起動処理、障害処理を行っていた。従って、かかる構成では加入者が増加した場合に、ファームウェアの処理負荷が増加してしまうという問題がある。
【００１３】
したがって、本発明の目的は、かかる加入者数が増加した時、ファームウェアの処理負荷が増加するという問題を解決し、加入者線数の増加にかかわらず、ファームウェアの処理負荷の軽減を可能とする加入者線制御装置を提供することにある。
【００１４】
更に、加入者線制御装置の二重化の冗長構成（＃０、＃１）において、系切り替え時に、漏れなくＳＣＡＮ信号を新ＡＣＴ系に引き継ぐことを可能とする加入者線制御装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記本発明の目的は、複数の加入者回路に接続される加入者線制御装置において、加入者線の状態を示す信号データを記憶する記憶回路と、この加入者線の状態を示す信号データの変化を示すフラグの表示手段をハードウェアとして有し、且つ表示手段により表示されるフラグを周期的に監視するファームウェアを有することにより達成される。
【００１６】
一の態様として、前記において、前記記憶回路に先に記憶されている加入者線の状態を示す信号データと、受信した加入者線の状態を示す信号データを比較する比較回路を有し、この比較回路が不一致を検出した時、該受信した加入者線の状態を示す信号データを該記憶回路に書込み更新すると共に、前記フラグを信号データが変化していることを表示するフラグとすることを特徴とする。
【００１７】
更に、別の態様として、前記において、前記ファームウェアは、前記フラグを参照して、このフラグが信号データが変化していることを表示するフラグである場合に、前記メモリに書き込まれている対応する信号データを読み取る。
【００１８】
また、別の態様として前記比較回路が不一致を検出した時、対応するフラグが、前記信号データが変化していることを表示するフラグである場合は、前記記憶回路への信号データの更新書込み、及びフラグの変更のいずれも行なわない様に構成される。
【００１９】
さらに、ＦＩＦＯメモリを有し、このＦＩＦＯメモリは、前記比較回路が不一致を検出した時、前記記憶回路に受信信号データを書き込む位置を示す。
【００２０】
さらにまた、前記において、前記ＦＩＦＯメモリの示す位置を前記ファームウェアが前記記憶回路の信号データを読んだ時、減算し、前記比較回路が不一致を検出した時、加算する。
【００２１】
さらに現用と予備の二重化構成では、複数の加入者回路に接続される加入者線制御装置において、現用系と予備系のそれぞれに加入者線の状態を示す信号データを記憶する記憶回路と、この加入者線の状態を示す信号データの変化を示すフラグの表示手段をハードウェアとして有し、且つ表示手段により表示されるフラグを周期的に監視するファームウェアを有し、現用系は、このフラグの表示手段が加入者線の状態を示す信号データの変化があったことを示す時、現用及び予備用の記憶回路を書き換え更新し、予備系は、周期的に全加入者の該フラグを信号データの変化が無いことを示すフラグに書き換えることを特徴とする。
【００２２】
さらに、前記において、一の態様は、前記予備系が、前記フラグが信号データの変化があったことを示す時、前記記憶回路を無条件に書き換える。
【００２３】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。尚、図において同一又は類似のものには同一の参照番号又は、参照記号を付して説明する。
【００２４】
図１は、本発明に従う加入者線制御装置の第１の実施の形態例ブロック図である。先に説明した図１７の構成では、ＳＣＡＮ信号をそのままＳＣＡＮメモリ１０１に書き込み、ファームウェア処理１０３でＳＣＡＮ信号の変化を検出していた。これに対し、図１の構成はＳＣＡＮ信号の変化をハードウェアで検出するようにしている。
【００２５】
具体的には、図１に示すように、加入者毎にＳＣＡＮ信号データを記憶する記憶回路であるＳＣＡＮメモリ１２１と加入者毎にＳＣＮ信号変化の有無を示すフラグを記憶するＳＣＮ変化フラグメモリ１２２を有する。
【００２６】
ＳＣＡＮ信号データの記憶回路１２１と、ＳＣＮ変化フラグメモリ１２２に対応して、それぞれ書込み制御回路１１１、１１２を有する。加入者回路を走査して得られるＳＣＡＮ信号データは、比較回路１０４に入力される。比較回路１０４には、ＳＣＡＮメモリ１２１から先に記憶されている（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データが読み出されて、ＳＣＡＮ信号ラッチ回路１０５でラッチされる。
【００２７】
したがって、比較回路１０４は、入力されたＳＣＡＮ信号データとラッチ回路１０５の出力を比較し、比較結果を出力する。比較回路１０４からの比較結果は、ＳＣＡＮメモリ１２１の書込みを制御する書込み制御回路１１１と、ＳＣＮ変化フラグメモリ１２２の書込みを制御する書込み制御回路１１２に送られる。
【００２８】
したがって、基本的概念として、図１の構成により本発明では、比較回路１０４で（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データと受信したＳＣＡＮ信号データとの不一致を検出した時、変化フラグをオン「１」とし、ＳＣＡＮメモリ１２１のデータを更新する。即ち、図１の実施の形態では、更にＳＣＡＮ信号の変化を検出する時に、ＳＣＡＮ信号のノイズを吸収すること及び、後に説明するファームウェア処理との整合性に対する対応が図られている。
【００２９】
ＳＣＡＮ信号の変化を検出する時に、ＳＣＡＮ信号のノイズを吸収するために図１では、（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データを格納するＳＣＡＮメモリ１２１と同様の保護カウンタ用メモリ１２３、保護カウンタ用メモリ１２３の書込みを制御する書込み制御回路１１３、保護カウンタ用メモリ１２３から読み出された（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データをラッチするラッチ回路１０７、ラッチ回路１１７の出力と受信したＳＣＡＮ信号データをを比較する比較回路１０９、保護カウンタ１０８及びカウンタ演算回路１１０を有する。
【００３０】
図２、図３はそれぞれ図１の実施の形態のハード論理動作フローと、ファームウェア動作フローである。
【００３１】
図２において、ＳＣＡＮ信号データを受信すると、ＳＣＡＮ信号のノイズを吸収するために保護カウンタ用メモリ１２３から（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データを読み出し（ステップＳ０１）、ラッチ回路１０７にラッチする。次いで、受信ＳＣＡＮ信号データとラッチ回路１０７の出力を比較回路１０９で比較する（ステップＳ０２）。
【００３２】
この比較において、データが不一致の場合は、保護カウンタ１０８に０を書き込む。一致する場合は、保護カウンタ１０８の値が０であるかを判断する（ステップＳ０４）。保護カウンタ１０８の値が０である場合は、保護カウンタ１０８に１を書き込む（ステップＳ０５）。
【００３３】
ステップＳ０４において、保護カウンタ１０８の値が０でない場合は、１であるかを判断する（ステップＳ０６）。保護カウンタ１０８の値が１である場合は保護カウンタ１０８に値２を書き込み（ステップＳ０７）、ＳＣＡＮメモリ１２１から（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号読み出し、ＳＣＡＮラッチ回路１０５にラッチする（ステップＳ０８）。ステップＳ０６で、保護カウンタ１０８の値が１でない場合は、保護カウンタ１０８の値が２であり、この場合もステップＳ０８の対象とされる。
【００３４】
尚、上記において、保護カウンタ１０８の値の判断及び、条件により保護カウンタ１０８への０，１，２の値の書込み制御は、カウンタ演算回路１１０によって行われる。
【００３５】
更に、カウンタ演算回路１１０は、保護カウンタ１０８の値が２である場合（ステップＳ０６：Ｎｏ）、及び保護カウンタ１０８に値２を書き込んだ時（ステップＳ０７）、ＳＣＡＮメモリ書込み制御回路１１１を付勢し、ＳＣＡＮメモリ１２１からの（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み出し、ＳＣＡＮメモリ１２１からの（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み出し出しを可能とする。
【００３６】
したがって、保護カウンタ１０８が値２となるまで、（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み出しを遅らせるので、ＳＣＡＮ信号のノイズを吸収することができる。
【００３７】
図２において、更に受信ＳＣＡＮ信号データとＳＣＡＮラッチ回路１０５の出力が比較回路１０４において、比較される（ステップＳ０９）。この比較結果がＳＣＡＮメモリ書込み制御回路１１と、ＳＣＡＮ変化フラグメモリ１１２の書込み制御回路１１２に送られる。
【００３８】
ステップＳ０９において、比較結果が一致である場合は、ＳＣＡＮ信号データは、変化していないので何も行われない。一方、比較結果が不一致である場合は、ＳＣＡＮ信号データは、変化していることを示している。したがって、この場合は、ＳＣＡＮメモリ１２１へ受信ＳＣＡＮ信号データを新たに書き込み更新する必要ががある。
【００３９】
しかし、ファームウェア側でまだ読みとっていない（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データがある場合は、ファームウェアとの競合となる。このために、ＳＣＡＮ変化フラグメモリ１２２からＳＣＡＮ変化フラグを読み取る（ステップＳ１０）。ＳＣＡＮ変化フラグメモリ１２２から読み取られたＳＣＡＮ変化フラグは、ラッチ回路１０６にラッチされる。
【００４０】
ラッチ回路１０６にラッチされたＳＣＡＮ変化フラグは、ＳＣＡＮ変化フラグメモリ書込み制御回路１１２で、フラグの値が判断される（ステップＳ１１）。フラグの値が１である場合は、ファームウェア側で未だ（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データを読み取っていないことを示している。したがってこの場合は何も行われない。
【００４１】
一方、フラグの値が０である場合は、ファームウェア側で既に（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み取り処理が行われていることを示している。したがって、ＳＣＡＮ変化フラグメモリ１２２に値１を書込み（ステップＳ１２）、同時にＳＣＡＮメモリ１２１に、受信ＳＣＡＮ信号データの書き込みを行う（ステップＳ１３）。
【００４２】
図３において、ファームウェア側動作は、ＳＣＡＮ変化フラグメモリ１２２に書き込まれているフラグの値を読み取る（ステップＳ２０）。そして、フラグの値が１であるか、０であるかを判断する（ステップＳ２１）。
【００４３】
フラグの値が０である場合は、ＳＣＡＮ信号データは変化がないので、何ら処理は行われない。フラグの値が１である場合は、ＳＣＡＮ信号データが変化しているので、対応する加入者番号の検索を行う（ステップＳ２２）。検索された加入者に対し変化処理即ち、Ｌａｙｅｒ１制御プログラムにＳＣＡＮ信号の変化を通知する。これによりＬａｙｅｒ１が起動し、障害処理を起動する（ステップＳ２３）。かかる処理を全加入者分について行う（ステップＳ２４）。
【００４４】
図４は、ＳＣＡＮメモリ１２１、ＳＣＡＮ変化フラグメモリ１２２、及び保護用ＳＣＡＮメモリ１２３のメモリアドレス領域を説明する図である。図４において、メモリアドレス領域は、アドレスバウンダリ（Address Boundary) を合わせるために空き領域４０，４１，４２を有している。
【００４５】
図５は、ＳＣＡＮメモリ１２１及び保護用ＳＣＡＮメモリ１２３の共通の構成例である。データが分類IからIVに別れ、それぞれ実施例として２２４加入者分の領域を有する。また、Ｄ１６及びＤ１７は、保護カウンタ１０８である。
【００４６】
上記の分類IからIVにおいて、分類Iには、加入者線のＤＬＣ−ＮＴＥ間の同期ビットが収容される。分類IIには、加入者線路の伝送品質情報が収容されるが、分類Iの同期ビットが立っていないと無意味となる。
【００４７】
分類IIIは、終端装置ＮＴＥからの情報であって、端末−ＮＴＥの同期ビット、終端装置ＮＴＥの電源状態などの情報が含まれる。分類IVには、ＤＬＣ−ＮＴＥ間の保守用通信ビットが収容される。これも類Iの同期ビットが立っていないと無意味となる。
【００４８】
図６は、ＳＣＡＮ変化フラグメモリ１２２の構成例である。上記ＳＣＡＮメモリ１２１の分類I〜分類IIIに対して設けられ、数字１、２，３・・・は、加入者番号であり、対応する加入者番号の位置に図１の実施の形態にしたがって、変化フラグ１または０がセットされる。
【００４９】
上記の通り、本発明によりファームウェアは、ＳＣＡＮフラグだけで全加入者について、ＳＣＡＮ変化フラグメモリ１２２のＳＣＡＮ変化フラグだけを周期的に見るだけで変化個所を知ることができる。これによりファームウェアの処理負荷が軽減できる。
【００５０】
ここで、加入者線制御においては、加入者線制御のＬａｙｅｒ１立ち上げ等の応答監視、加入者線路上の障害監視のために周期的に加入者線のＳＣＡＮ信号を監視する必要がある。監視するＳＣＡＮ変化フラグビットも多く、更に加入者線の収容数が増大する傾向が必至である。
【００５１】
これに伴い、上記図１の実施の形態において、変化フラグの監視だけでも定常状態における負荷が増える傾向にある。したがって、図７に示す実施の形態は、更にファームウェアの処理負荷を下げることを可能とする構成である。また、
図７において、図１と異なる点は、次の通りである。即ち、ＳＣＡＮ変化フラグメモリ１２２に換え、ＳＣＡＮ変化ＦＩＦＯメモリ２２２とＦＩＦＯポインタ３２２を設け、更にＳＣＡＮ変化フラグメモリ書込み制御回路１１２に換えて、ＳＣＡＮ変化ＦＩＦＯメモリ書込み制御回路２１２とＦＩＦＯポインタ書込み制御回路３１２及び、フラグラッチ回路１０６をポインタラッチ回路２０６に換えて有している。
【００５２】
図７において、図１の構成と同様に受信ＳＣＡＮ信号データの変化を検出し、この検出の際に変化した受信ＳＣＡＮ信号データをＳＣＡＮメモリ１２１とＳＣＡＮ変化ＦＩＦＯメモリ２２２に書き込む。ＦＩＦＯメモリ２２２には、ＦＩＦＯＰポインタ３２２が示す位置に、変化したＳＣＡＮ信号データと対応する加入者番号を書き込む。
【００５３】
ＦＩＦＯポインタ３２２は、次にＳＣＡＮ信号データが変化した時に、ＦＩＦＯメモリ２２２に書き込む位置を示す。さらに、ファームウェアがＦＩＦＯメモリ２２２を読んだ時に（−）減算し、ＳＣＡＮ信号データの変化により（＋）加算を行う。
【００５４】
このＦＩＦＯポインタ３２２の減算及び加算は、ＦＩＦＯポインタ書込み制御回路３１２がＦＩＦＯポインタラッチ回路２０６の出力に対し、ファームウェア側からのＳＣＡＮ変化ＦＩＦＯメモリ２２２の読取り（Ｒｅａｄ）信号により１を減算し、比較回路１０４からのＳＣＡＮ信号データの変化判断信号により１を加算することにより行われる。但し、ＦＩＦＯメモリ２２２が満杯時には、ＦＩＦＯメモリ２２２及びＳＣＡＮメモリ１２１への書込みを行わない。
【００５５】
一方、ファームウェア側での処理は、図８に示すフローに従って行われる。周期的にＦＩＦＯポインタ３２２を監視する（ステップＳ３０、３１）。ＦＩＦＯポインタ３２２が０でない場合は、ＳＣＡＮ信号データに変化が有ることを示している。したがって、この場合は、ＦＩＦＯポインタ３２２が示すＳＣＡＮ変化ＦＩＦＯメモリ２２２の位置のデータを読み出す（ステップＳ３２）。
【００５６】
この様にＦＩＦＯポインタ３２２が０となるまで上記読み出しを繰り返す（ステップＳ３３）。ＦＩＦＯメモリから読みとったデータ（ステップＳ３４）はＬａｙｅｒ１制御プログラムに対し、ＳＣＡＮ信号データの変化通知を行い、Ｌａｙｅｒ１の起動障害処理を起動する（ステップＳ３５）。そして、Ｌａｓｔ−Ｌｏｏｋデータを更新する（ステップＳ３６）。
【００５７】
ここで、図９を参照して、従来の加入者線制御装置の系切り替え時の処理を考察する。従来の加入者線制御装置では、ＳＣＡＮメモリのＬａｔＬｏｏｋデータを二重化された他方のＳＣＡＮメモリ上にファームウェアにより書き込む様にしている。
【００５８】
これにより系切り替え時に、新ＡＣＴ（現用）系９１が旧ＡＣＴ系９０のファームウェアが書き込んでいた二重化メモリ上の（Ｌａｓｔ−Ｌｏｏｋ）データを使用して、新ＡＣＴ系９１でのＳＣＡＮ信号データの変化検出の処理を継続すればよかった。
【００５９】
即ち、従来装置においては、ＳＣＡＮ信号がＡＣＴ／ＳＢＹ系９０，９１両方に対して、同じように見え、ＳＣＡＮメモリも同じように見えていた。したがって、系切り替え時には、上記ファームウェア処理で問題とはならなかった。
【００６０】
しかるに、先に説明したように本発明では、加入者の増加に伴いＳＣＡＮ変化フラグを用いている。したがって、ＳＣＡＮ信号を旧ＡＣＴ系から新ＡＣＴ系に漏れなく引き上げることが必要である。
【００６１】
図１０は、これを実現する構成例概略図である。先に図１で説明したように、ＳＣＡＮ信号データの変化時に、ＳＣＡＮフラグメモリ１２２のＳＣＡＮフラグを１とし、ＳＣＡＮメモリ１２１の更新を行う。かかる動作は、ＡＣＴ系とＳＢＹ系で共通である。
【００６２】
ファームウェアの動作は、図１１、図１２に示される。図１１はＡＣＴ系の動作であり、図１２はＳＢＹ系の動作である。図１１において、監視タイマーを起動して周期的に（ステップＳ４０１、４０２）、ＳＣＡＮ変化フラグメモリ１２４を読み出し（ステップＳ４０）、変化の有無を判断する（ステップＳ４１）。
【００６３】
ＳＣＡＮ変化フラグメモリ１２４においてＳＣＡＮ変化フラグが０に対応するＳＣＡＮメモリ１２１の変化の内容をファームウェアに通知する（ステップＳ４２）。これにより、ファームウェアではＬａｙｅｒ１制御プログラムを起動して、障害対策処理を行う。
【００６４】
ハード側では更に、読み出したＳＣＡＮメモリ１２１の内容をＬａｓｔ−ＬｏｏｋとしてＡＣＴ／ＳＢＹで二重化されたメモリ１２１（図１０参照）上に書き込み更新する（ステップＳ４３）。次いで、ＳＣＡＮ変化フラグを１（ｏｆｆ）にする（ステップＳ４４）。かかる動作を全加入者分行い終了する（ステップＳ４５）。
【００６５】
尚、ＳＣＡＮ変化フラグメモリ１２４においてＳＣＡＮ変化フラグが１の個所に対しては何も処理を行わない。したがって、Ｌａｓｔ−Ｌｏｏｋの更新も行わない。
【００６６】
図１２にＳＢＹ系の動作が示される。周期的（ステップＳ５００，５０２）に全加入者のＳＣＡＮ変化フラグを０にする。この時、ＳＣＡＮ変化フラグが１でも０でも無条件に０とする（ステップＳ５０１）。したがって、ＳＣＡＮメモリ１２１の内容も読まない。
【００６７】
次に、系切り替え発生時の動作を説明する。図１１において、系切り替え直前のＡＣＴ系の動作は、周期処理を停止し、従って、ＳＣＡＮ変化フラグ監視を停止する（ステップＳ４６〜４９）。
【００６８】
ＳＣＡＮ変化フラグ監視を停止する過程は、ＡＣＴ系からＳＢＹ系に対しＳＣＡＮ停止要求（ステップＳ４６）を行い、同時に周期監視タイマーを停止する（ステップＳ４７）。ＳＢＹ系からＡＣＴ系に対し、停止を通知する（ステップＳ４８）。これによりＡＣＴ系でのＳＣＡＮ信号データの受信を停止する。
【００６９】
ＳＣＡＮ再開後（ステップＳ５０）は、２重化された旧ＡＣＴ系９０のＳＣＡＮメモリ１２１のＬａｓｔ−Ｌｏｏｋデータと新ＡＣＴ系９１のＳＣＡＮメモリ１２１のデータを比較して、全加入者分について、差分チェックする（ステップＳ５１〜５５）。
【００７０】
データ比較（ステップＳ５１，５２）において、一致する場合は何も処理されない（ステップＳ５２：ｙｅｓ）。一致しない場合は、Ｌａｙｅｒ１制御プログラムにＳＣＡＮ信号変化を通知し（ステップＳ５３）、Ｌａｓｔ−Ｌｏｏｋの書き換更新を行う（ステップＳ５４）。Ｌａｙｅｒ１制御プログラムは、通知されたＳＣＡＮ信号変化通知に基づきＬａｙｅｒ１の起動、障害処理を起動する。かかる構成により２重化で多重回線の処理が可能となる。
【００７１】
図１３は、系切り替え時のファームウエアの動作シーケンスを説明する図である。＃０系は今ＡＣＴ系であると考え、障害により又はホスト側より系切替え要求がが発生すると（ステップＳ１００）、＃０系からＳＢＹ系である＃１に系切替え要求が送られる（ステップＳ１０１）。これに対し、＃１から応答確認が送られる（ステップＳ１０２）。
【００７２】
尚、上記図１０の実施の形態では、周期的に全加入者のＳＣＡＮ変化フラグをクリアする必要があった。これに対し、＃０系では装置制御プログラムからＳＣＡＮ変化検出プログラムに対し、ＳＣＡＮ停止要求が出される（ステップＳ１０３）。
【００７３】
したがって、ＳＣＡＮ変化検出プログラムは、ＳＣＡＮ停止状態となる（ステップＳ１０４）。次いで、装置制御プログラムに対し、停止通知を送る（ステップＳ１０５）。装置制御プログラムはこれにより、ＡＣＴ／ＳＢＹを切り替える（ステップＳ１０６）。以降、＃０系は、自側がＳＢＹ系であることを判断して（ステップＳ１０７）、ＳＢＹプログラムの実行を行なう（ステップＳ１０８）。
【００７４】
一方、＃１系では、＃０系からの系切替え要求（ステップＳ１０１）に対し、応答（ステップＳ１０２）を送った後、自側がＡＣＴ系であることを判断して（ステップＳ１０９）、ＡＣＴプログラムの実行を行なう（ステップＳ１１０）。
【００７５】
ＡＣＴプログラムの実行に従い、装置制御プログラムは、ＳＣＡＮ再開をＳＣＡＮ変化検出プログラムに対し通知する（ステップＳ１１１）。
【００７６】
ＳＣＡＮ変化検出プログラムでは、新ハード（＃１）系のＳＣＡＮメモリ１２１と旧ＡＣＴ（＃０）系のファームＬａｓｔ−Ｌｏｏｋデータとの比較を行なう（ステップＳ１１２）。ここで差分が有れば、Ｌａｙｅｒ１制御プログラムに対し変化を通知し、Ｌａｙｅｒ１起動処理と障害処理を行なう（ステップＳ１１３）。また、差分がなければ、通常状態に移行する。
【００７７】
ここで、図１０の実施の形態では、全加入者の変化フラグをクリアする必要があった。従って、更なる実施の形態として図１４に示す構成では、ＳＢＹ側でクリア処理を行なわなくても２重化の系切替えが可能なようにハードウエアに、ＳＣＡＮメモリ１２１が変化した時は、加入者毎にＳＣＡＮ変化フラグを設けるとともに、ハードウエアが変化を検出した場合は、無条件にＳＣＡＮメモリ１２１を更新させるモードを追加したものである。
【００７８】
即ち、図１４に示すように、ＳＣＡＮコントロール部１００にＡＣＴ／ＳＢＹモードの受信回路を備える。ＡＣＴ系の場合は、図１０の実施の形態で説明したように、ＳＣＡＮ変化を変化フラグを使用した受信モードで動作し、対応するＳＣＡＮ変化フラグメモリ１２４の対応するビットを書き換える（モードＭ０）。
【００７９】
これに対し、ＳＢＹ系の場合は、ＳＣＡＮの変化点が有った時にＳＣＡＮメモリ１２１を無条件に更新させるモードＭ１を追加する。
【００８０】
図１５は、上記のハードウェア動作のフローであるが、図１の実施の形態に対応する動作フローに対し、フラグ制御選択モードの判断フロー（ステップＳ１４）が追加されている。ステップＳ１４において、フラグ制御モード即ち、モードＭ１の場合に、ハードウエアが変化を検出した時無条件にＳＣＡＮメモリを更新させる。
【００８１】
ファームウェア動作は、ＡＣＴ側は図１０の実施の形態と同じであるが、ＳＢＹ側は無条件にＳＣＡＮメモリ１２１を更新するモードＭ１であるために系切替えを待つだけの処理となる。
【００８２】
系切替え発生時は、旧ＡＣＴ系の動作は、図１０の実施の形態と同じであるが、新ＡＣＴ側は、新ＡＣＴのハードウェアに対してＳＢＹモードをＡＣＴモードに切り替える。その後、旧ＡＣＴで２重化メモリ上に書き込まれているＳＣＡＮメモリのＬａｓｔ−Ｌｏｏｋの内容と新ハードウェアでのＳＣＡＮメモリ１２１の比較を行なう。後の処理は図１０の実施の形態と同様である。
【００８３】
そして、新ＳＢＹ系となった系のハードウェアに対し、ＳＢＹモードを設定し、次に自系がＡＣＴに切り替わるのを待つ。かかる実施の形態によりＳＢＹ側プログラムの処理軽減が図られる。
【００８４】
【発明の効果】
以上実施の形態に従い説明したように、本発明により加入者数が増加した時、ファームウェアの処理負荷が増加するという問題を解決し、加入者線数の増加にかかわらず、ファームウェアの処理負荷の軽減が可能である。
【００８５】
さらに、加入者線制御装置の二重化の冗長構成（＃０、＃１）において、系切り替え時に、漏れなくＳＣＡＮ信号を新ＡＣＴ系に引き継ぐことが可能である加入者線制御装置が提供さえる。
【図面の簡単な説明】
【図１】本発明に従う加入者線制御装置の第１の実施の形態例ブロック図である。
【図２】図１の実施の形態のハード論理動作フローである。
【図３】図１の実施の形態のファームウェア動作フローである。
【図４】ＳＣＡＮメモリ１２１、ＳＣＡＮ変化フラグメモリ１２２、及び保護用ＳＣＡＮメモリ１２３のメモリアドレス領域を説明する図である。
【図５】ＳＣＡＮメモリ１２１及び、保護用ＳＣＡＮメモリ１２３の共通の構成例である。
【図６】ＳＣＡＮ変化フラグメモリ１２２の構成例である。
【図７】ファームウェアの処理負荷を下げることを可能とする構成例である。
【図８】図７に対応するファームウェア側での処理を説明する図である。
【図９】従来の加入者線制御装置の系切り替え時の処理を説明する図である。
【図１０】ＳＣＡＮ信号を旧ＡＣＴ系から新ＡＣＴ系に漏れなく引き上げる実施の形態ブロック図である。
【図１１】図１０の実施の形態におけるＡＣＴ系の動作を説明する動作フローである。
【図１２】図１０の実施の形態におけるＳＢＹ系の動作を説明する動作フローである。
【図１３】図１０の実施の形態における系切り替え時のファームウエアの動作シーケンスを説明する図である。
【図１４】ＳＢＹ側でクリア処理を行なわなくても２重化の系切替えが可能な実施の形態ブロック図である。
【図１５】図１４の実施の形態のハードウェアの動作フローである。
【図１６】加入者線制御装置を含む加入者制御システムの構成例である。
【図１７】図１６の加入者線制御装置１０に適用される、本発明者等により先に開発した構成例を説明する図である。
【図１８】図１７におけるファームウェア処理の動作フローである。
【符号の説明】
１２１ ＳＣＡＮメモリ
１２２ ＳＣＡＮ変化フラグメモリ
１２３ （Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮメモリ
１１１ ＳＣＡＮメモリ書込み制御回路
１１２ ＳＣＡＮ変化フラグメモリ書込み制御回路
１１３ （Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮメモリ書込み制御回路
１０４、１０９ 比較回路
１０５、１０７ ＳＣＡＮラッチ回路
１０６ フラグラッチ回路
１０８ 保護カウンタ
１１０ カウンタ演算回路
【発明の属する技術分野】
本発明は、電子交換機における加入者線制御装置に関する。特に、ＩＳＤＮ加入者線の物理層における伝送路の規定に従うＬａｙｅｒ１を制御するハードウェア及びファームウェアで構成される加入者線制御装置に関する。
【０００２】
【従来の技術】
かかる加入者線制御装置は、加入者回路と接続し、ＳＤ／ＳＣＮ信号によりＬａｙｅｒ１を制御する。ＳＤ信号は、加入者線の物理層である伝送路の活性化をしたり、保守運用のためのリレー制御を行う送信信号である。一方、ＳＣＮ信号は、加入者回路の障害情報及び加入者回路と終端装置の同期を表す信号である。
【０００３】
図１６は、加入者線制御装置を含む加入者制御システムの構成例である。加入者制御シェルフ１、ラインプロセッサ（ＬＰＲ）２及び呼プロセッサ（ＣＰＲ）３で構成される。加入者制御シェルフ１に加入者線制御装置１０が含まれる。
【０００４】
加入者制御シェルフ１は、更にラインプロセッサ２と呼プロセッサ３とのインタフェース機能を有する回路１２及び、複数の加入者カード１１（カード０〜ｎ）を有する。複数の加入者カード１１のそれぞれは、終端装置ＮＴＥを通してＩＳＤＮ端末加入者に接続され、例として８加入者分の加入者回路を収容する。加入者線制御装置１０は、図１６の構成においては、二重化の冗長構成（＃０、＃１）とされ、それぞれ共通に複数の加入者カード１１に接続される。
【０００５】
更に、図１６の構成では、現用系の加入者線制御装置１０のみがホスト（ラインプロセッサ２及び呼プロセッサ３）との通信を行う。したがって、ホストから加入者線の制御を行ったり、又ホストに対し、加入者線障害の通知を行う。
【０００６】
【発明が解決しようとする課題】
ここで、加入者線制御装置１０は、複数の加入者線を制御するために、複数の加入者カード１１を順次走査し、全加入者（例えば、２２４加入者）の状態変化を検出し、ホスト側に通知を行う。更に、加入者線制御装置１０では加入者カード１１を走査した時に得られるＳＣＡＮ（ＳＣＮ）信号の変化の差分をファームウェアにより全加入者分、周期的に検出している。
【０００７】
一方、近年経済化の一環として、加入者制御シェルフ１への加入者カード収容数を高める傾向にある。かかる場合、加入者線数の増加によりファームウェアの処理負荷が増大してしまうという問題がある。
【０００８】
即ち、図を参照して説明すると、図１７は、図１６の加入者線制御装置１０に適用される、本発明者等により先に開発した構成例を説明する図である。図１７において、ハード装置としての、ＳＤ／ＳＣＮコントロール部１００が、加入者カード１１からＳＣＡＮ信号を受信する。ＳＤ／ＳＣＮコントロール部１００が受信したＳＣＡＮ信号は、ＳＣＡＮメモリ１０１に送られ、全加入者分のＳＣＡＮデータ（０）〜（ｎ）を順次記憶する。
【０００９】
ここで、ＳＣＡＮデータの内容は、例えば対応する加入者回路の障害情報、加入者回路と終端装置間の同期ビット等が含まれる。
【００１０】
図１８は、図１７におけるファームウェア処理の動作フローである。ＳＣＡＮメモリ１０１から加入者毎のＳＣＡＮデータを読み取り（ステップＳ１）、ファームメモリ１０２から最後に参照した（Ｌａｓｔ−Ｌｏｏｋ）、対応する加入者のＳＣＡＮデータを読み出す（ステップＳ２）。
【００１１】
読み出したそれぞれのデータをファームウェア比較処理１０３により比較する（ステップＳ３）。データが不一致であればファームメモリ１０２の内容を更新し（ステップＳ４）、ホスト側（ラインプロセッサ２、呼プロセッサ３）のＬａｙｅｒ１の制御プログラムへＳＣＡＮ信号に変化があった旨を対応の加入者番号毎に通知する（ステップＳ５）。かかる処理を全加入者分について行う（ステップＳ６）。
【００１２】
Ｌａｙｅｒ１の制御プログラムは、このＳＣＡＮ信号に変化があった旨の通知に基づきＬａｙｅｒ１の起動処理、障害処理を行っていた。従って、かかる構成では加入者が増加した場合に、ファームウェアの処理負荷が増加してしまうという問題がある。
【００１３】
したがって、本発明の目的は、かかる加入者数が増加した時、ファームウェアの処理負荷が増加するという問題を解決し、加入者線数の増加にかかわらず、ファームウェアの処理負荷の軽減を可能とする加入者線制御装置を提供することにある。
【００１４】
更に、加入者線制御装置の二重化の冗長構成（＃０、＃１）において、系切り替え時に、漏れなくＳＣＡＮ信号を新ＡＣＴ系に引き継ぐことを可能とする加入者線制御装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記本発明の目的は、複数の加入者回路に接続される加入者線制御装置において、加入者線の状態を示す信号データを記憶する記憶回路と、この加入者線の状態を示す信号データの変化を示すフラグの表示手段をハードウェアとして有し、且つ表示手段により表示されるフラグを周期的に監視するファームウェアを有することにより達成される。
【００１６】
一の態様として、前記において、前記記憶回路に先に記憶されている加入者線の状態を示す信号データと、受信した加入者線の状態を示す信号データを比較する比較回路を有し、この比較回路が不一致を検出した時、該受信した加入者線の状態を示す信号データを該記憶回路に書込み更新すると共に、前記フラグを信号データが変化していることを表示するフラグとすることを特徴とする。
【００１７】
更に、別の態様として、前記において、前記ファームウェアは、前記フラグを参照して、このフラグが信号データが変化していることを表示するフラグである場合に、前記メモリに書き込まれている対応する信号データを読み取る。
【００１８】
また、別の態様として前記比較回路が不一致を検出した時、対応するフラグが、前記信号データが変化していることを表示するフラグである場合は、前記記憶回路への信号データの更新書込み、及びフラグの変更のいずれも行なわない様に構成される。
【００１９】
さらに、ＦＩＦＯメモリを有し、このＦＩＦＯメモリは、前記比較回路が不一致を検出した時、前記記憶回路に受信信号データを書き込む位置を示す。
【００２０】
さらにまた、前記において、前記ＦＩＦＯメモリの示す位置を前記ファームウェアが前記記憶回路の信号データを読んだ時、減算し、前記比較回路が不一致を検出した時、加算する。
【００２１】
さらに現用と予備の二重化構成では、複数の加入者回路に接続される加入者線制御装置において、現用系と予備系のそれぞれに加入者線の状態を示す信号データを記憶する記憶回路と、この加入者線の状態を示す信号データの変化を示すフラグの表示手段をハードウェアとして有し、且つ表示手段により表示されるフラグを周期的に監視するファームウェアを有し、現用系は、このフラグの表示手段が加入者線の状態を示す信号データの変化があったことを示す時、現用及び予備用の記憶回路を書き換え更新し、予備系は、周期的に全加入者の該フラグを信号データの変化が無いことを示すフラグに書き換えることを特徴とする。
【００２２】
さらに、前記において、一の態様は、前記予備系が、前記フラグが信号データの変化があったことを示す時、前記記憶回路を無条件に書き換える。
【００２３】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。尚、図において同一又は類似のものには同一の参照番号又は、参照記号を付して説明する。
【００２４】
図１は、本発明に従う加入者線制御装置の第１の実施の形態例ブロック図である。先に説明した図１７の構成では、ＳＣＡＮ信号をそのままＳＣＡＮメモリ１０１に書き込み、ファームウェア処理１０３でＳＣＡＮ信号の変化を検出していた。これに対し、図１の構成はＳＣＡＮ信号の変化をハードウェアで検出するようにしている。
【００２５】
具体的には、図１に示すように、加入者毎にＳＣＡＮ信号データを記憶する記憶回路であるＳＣＡＮメモリ１２１と加入者毎にＳＣＮ信号変化の有無を示すフラグを記憶するＳＣＮ変化フラグメモリ１２２を有する。
【００２６】
ＳＣＡＮ信号データの記憶回路１２１と、ＳＣＮ変化フラグメモリ１２２に対応して、それぞれ書込み制御回路１１１、１１２を有する。加入者回路を走査して得られるＳＣＡＮ信号データは、比較回路１０４に入力される。比較回路１０４には、ＳＣＡＮメモリ１２１から先に記憶されている（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データが読み出されて、ＳＣＡＮ信号ラッチ回路１０５でラッチされる。
【００２７】
したがって、比較回路１０４は、入力されたＳＣＡＮ信号データとラッチ回路１０５の出力を比較し、比較結果を出力する。比較回路１０４からの比較結果は、ＳＣＡＮメモリ１２１の書込みを制御する書込み制御回路１１１と、ＳＣＮ変化フラグメモリ１２２の書込みを制御する書込み制御回路１１２に送られる。
【００２８】
したがって、基本的概念として、図１の構成により本発明では、比較回路１０４で（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データと受信したＳＣＡＮ信号データとの不一致を検出した時、変化フラグをオン「１」とし、ＳＣＡＮメモリ１２１のデータを更新する。即ち、図１の実施の形態では、更にＳＣＡＮ信号の変化を検出する時に、ＳＣＡＮ信号のノイズを吸収すること及び、後に説明するファームウェア処理との整合性に対する対応が図られている。
【００２９】
ＳＣＡＮ信号の変化を検出する時に、ＳＣＡＮ信号のノイズを吸収するために図１では、（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データを格納するＳＣＡＮメモリ１２１と同様の保護カウンタ用メモリ１２３、保護カウンタ用メモリ１２３の書込みを制御する書込み制御回路１１３、保護カウンタ用メモリ１２３から読み出された（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データをラッチするラッチ回路１０７、ラッチ回路１１７の出力と受信したＳＣＡＮ信号データをを比較する比較回路１０９、保護カウンタ１０８及びカウンタ演算回路１１０を有する。
【００３０】
図２、図３はそれぞれ図１の実施の形態のハード論理動作フローと、ファームウェア動作フローである。
【００３１】
図２において、ＳＣＡＮ信号データを受信すると、ＳＣＡＮ信号のノイズを吸収するために保護カウンタ用メモリ１２３から（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データを読み出し（ステップＳ０１）、ラッチ回路１０７にラッチする。次いで、受信ＳＣＡＮ信号データとラッチ回路１０７の出力を比較回路１０９で比較する（ステップＳ０２）。
【００３２】
この比較において、データが不一致の場合は、保護カウンタ１０８に０を書き込む。一致する場合は、保護カウンタ１０８の値が０であるかを判断する（ステップＳ０４）。保護カウンタ１０８の値が０である場合は、保護カウンタ１０８に１を書き込む（ステップＳ０５）。
【００３３】
ステップＳ０４において、保護カウンタ１０８の値が０でない場合は、１であるかを判断する（ステップＳ０６）。保護カウンタ１０８の値が１である場合は保護カウンタ１０８に値２を書き込み（ステップＳ０７）、ＳＣＡＮメモリ１２１から（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号読み出し、ＳＣＡＮラッチ回路１０５にラッチする（ステップＳ０８）。ステップＳ０６で、保護カウンタ１０８の値が１でない場合は、保護カウンタ１０８の値が２であり、この場合もステップＳ０８の対象とされる。
【００３４】
尚、上記において、保護カウンタ１０８の値の判断及び、条件により保護カウンタ１０８への０，１，２の値の書込み制御は、カウンタ演算回路１１０によって行われる。
【００３５】
更に、カウンタ演算回路１１０は、保護カウンタ１０８の値が２である場合（ステップＳ０６：Ｎｏ）、及び保護カウンタ１０８に値２を書き込んだ時（ステップＳ０７）、ＳＣＡＮメモリ書込み制御回路１１１を付勢し、ＳＣＡＮメモリ１２１からの（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み出し、ＳＣＡＮメモリ１２１からの（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み出し出しを可能とする。
【００３６】
したがって、保護カウンタ１０８が値２となるまで、（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み出しを遅らせるので、ＳＣＡＮ信号のノイズを吸収することができる。
【００３７】
図２において、更に受信ＳＣＡＮ信号データとＳＣＡＮラッチ回路１０５の出力が比較回路１０４において、比較される（ステップＳ０９）。この比較結果がＳＣＡＮメモリ書込み制御回路１１と、ＳＣＡＮ変化フラグメモリ１１２の書込み制御回路１１２に送られる。
【００３８】
ステップＳ０９において、比較結果が一致である場合は、ＳＣＡＮ信号データは、変化していないので何も行われない。一方、比較結果が不一致である場合は、ＳＣＡＮ信号データは、変化していることを示している。したがって、この場合は、ＳＣＡＮメモリ１２１へ受信ＳＣＡＮ信号データを新たに書き込み更新する必要ががある。
【００３９】
しかし、ファームウェア側でまだ読みとっていない（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データがある場合は、ファームウェアとの競合となる。このために、ＳＣＡＮ変化フラグメモリ１２２からＳＣＡＮ変化フラグを読み取る（ステップＳ１０）。ＳＣＡＮ変化フラグメモリ１２２から読み取られたＳＣＡＮ変化フラグは、ラッチ回路１０６にラッチされる。
【００４０】
ラッチ回路１０６にラッチされたＳＣＡＮ変化フラグは、ＳＣＡＮ変化フラグメモリ書込み制御回路１１２で、フラグの値が判断される（ステップＳ１１）。フラグの値が１である場合は、ファームウェア側で未だ（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データを読み取っていないことを示している。したがってこの場合は何も行われない。
【００４１】
一方、フラグの値が０である場合は、ファームウェア側で既に（Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮ信号データの読み取り処理が行われていることを示している。したがって、ＳＣＡＮ変化フラグメモリ１２２に値１を書込み（ステップＳ１２）、同時にＳＣＡＮメモリ１２１に、受信ＳＣＡＮ信号データの書き込みを行う（ステップＳ１３）。
【００４２】
図３において、ファームウェア側動作は、ＳＣＡＮ変化フラグメモリ１２２に書き込まれているフラグの値を読み取る（ステップＳ２０）。そして、フラグの値が１であるか、０であるかを判断する（ステップＳ２１）。
【００４３】
フラグの値が０である場合は、ＳＣＡＮ信号データは変化がないので、何ら処理は行われない。フラグの値が１である場合は、ＳＣＡＮ信号データが変化しているので、対応する加入者番号の検索を行う（ステップＳ２２）。検索された加入者に対し変化処理即ち、Ｌａｙｅｒ１制御プログラムにＳＣＡＮ信号の変化を通知する。これによりＬａｙｅｒ１が起動し、障害処理を起動する（ステップＳ２３）。かかる処理を全加入者分について行う（ステップＳ２４）。
【００４４】
図４は、ＳＣＡＮメモリ１２１、ＳＣＡＮ変化フラグメモリ１２２、及び保護用ＳＣＡＮメモリ１２３のメモリアドレス領域を説明する図である。図４において、メモリアドレス領域は、アドレスバウンダリ（Address Boundary) を合わせるために空き領域４０，４１，４２を有している。
【００４５】
図５は、ＳＣＡＮメモリ１２１及び保護用ＳＣＡＮメモリ１２３の共通の構成例である。データが分類IからIVに別れ、それぞれ実施例として２２４加入者分の領域を有する。また、Ｄ１６及びＤ１７は、保護カウンタ１０８である。
【００４６】
上記の分類IからIVにおいて、分類Iには、加入者線のＤＬＣ−ＮＴＥ間の同期ビットが収容される。分類IIには、加入者線路の伝送品質情報が収容されるが、分類Iの同期ビットが立っていないと無意味となる。
【００４７】
分類IIIは、終端装置ＮＴＥからの情報であって、端末−ＮＴＥの同期ビット、終端装置ＮＴＥの電源状態などの情報が含まれる。分類IVには、ＤＬＣ−ＮＴＥ間の保守用通信ビットが収容される。これも類Iの同期ビットが立っていないと無意味となる。
【００４８】
図６は、ＳＣＡＮ変化フラグメモリ１２２の構成例である。上記ＳＣＡＮメモリ１２１の分類I〜分類IIIに対して設けられ、数字１、２，３・・・は、加入者番号であり、対応する加入者番号の位置に図１の実施の形態にしたがって、変化フラグ１または０がセットされる。
【００４９】
上記の通り、本発明によりファームウェアは、ＳＣＡＮフラグだけで全加入者について、ＳＣＡＮ変化フラグメモリ１２２のＳＣＡＮ変化フラグだけを周期的に見るだけで変化個所を知ることができる。これによりファームウェアの処理負荷が軽減できる。
【００５０】
ここで、加入者線制御においては、加入者線制御のＬａｙｅｒ１立ち上げ等の応答監視、加入者線路上の障害監視のために周期的に加入者線のＳＣＡＮ信号を監視する必要がある。監視するＳＣＡＮ変化フラグビットも多く、更に加入者線の収容数が増大する傾向が必至である。
【００５１】
これに伴い、上記図１の実施の形態において、変化フラグの監視だけでも定常状態における負荷が増える傾向にある。したがって、図７に示す実施の形態は、更にファームウェアの処理負荷を下げることを可能とする構成である。また、
図７において、図１と異なる点は、次の通りである。即ち、ＳＣＡＮ変化フラグメモリ１２２に換え、ＳＣＡＮ変化ＦＩＦＯメモリ２２２とＦＩＦＯポインタ３２２を設け、更にＳＣＡＮ変化フラグメモリ書込み制御回路１１２に換えて、ＳＣＡＮ変化ＦＩＦＯメモリ書込み制御回路２１２とＦＩＦＯポインタ書込み制御回路３１２及び、フラグラッチ回路１０６をポインタラッチ回路２０６に換えて有している。
【００５２】
図７において、図１の構成と同様に受信ＳＣＡＮ信号データの変化を検出し、この検出の際に変化した受信ＳＣＡＮ信号データをＳＣＡＮメモリ１２１とＳＣＡＮ変化ＦＩＦＯメモリ２２２に書き込む。ＦＩＦＯメモリ２２２には、ＦＩＦＯＰポインタ３２２が示す位置に、変化したＳＣＡＮ信号データと対応する加入者番号を書き込む。
【００５３】
ＦＩＦＯポインタ３２２は、次にＳＣＡＮ信号データが変化した時に、ＦＩＦＯメモリ２２２に書き込む位置を示す。さらに、ファームウェアがＦＩＦＯメモリ２２２を読んだ時に（−）減算し、ＳＣＡＮ信号データの変化により（＋）加算を行う。
【００５４】
このＦＩＦＯポインタ３２２の減算及び加算は、ＦＩＦＯポインタ書込み制御回路３１２がＦＩＦＯポインタラッチ回路２０６の出力に対し、ファームウェア側からのＳＣＡＮ変化ＦＩＦＯメモリ２２２の読取り（Ｒｅａｄ）信号により１を減算し、比較回路１０４からのＳＣＡＮ信号データの変化判断信号により１を加算することにより行われる。但し、ＦＩＦＯメモリ２２２が満杯時には、ＦＩＦＯメモリ２２２及びＳＣＡＮメモリ１２１への書込みを行わない。
【００５５】
一方、ファームウェア側での処理は、図８に示すフローに従って行われる。周期的にＦＩＦＯポインタ３２２を監視する（ステップＳ３０、３１）。ＦＩＦＯポインタ３２２が０でない場合は、ＳＣＡＮ信号データに変化が有ることを示している。したがって、この場合は、ＦＩＦＯポインタ３２２が示すＳＣＡＮ変化ＦＩＦＯメモリ２２２の位置のデータを読み出す（ステップＳ３２）。
【００５６】
この様にＦＩＦＯポインタ３２２が０となるまで上記読み出しを繰り返す（ステップＳ３３）。ＦＩＦＯメモリから読みとったデータ（ステップＳ３４）はＬａｙｅｒ１制御プログラムに対し、ＳＣＡＮ信号データの変化通知を行い、Ｌａｙｅｒ１の起動障害処理を起動する（ステップＳ３５）。そして、Ｌａｓｔ−Ｌｏｏｋデータを更新する（ステップＳ３６）。
【００５７】
ここで、図９を参照して、従来の加入者線制御装置の系切り替え時の処理を考察する。従来の加入者線制御装置では、ＳＣＡＮメモリのＬａｔＬｏｏｋデータを二重化された他方のＳＣＡＮメモリ上にファームウェアにより書き込む様にしている。
【００５８】
これにより系切り替え時に、新ＡＣＴ（現用）系９１が旧ＡＣＴ系９０のファームウェアが書き込んでいた二重化メモリ上の（Ｌａｓｔ−Ｌｏｏｋ）データを使用して、新ＡＣＴ系９１でのＳＣＡＮ信号データの変化検出の処理を継続すればよかった。
【００５９】
即ち、従来装置においては、ＳＣＡＮ信号がＡＣＴ／ＳＢＹ系９０，９１両方に対して、同じように見え、ＳＣＡＮメモリも同じように見えていた。したがって、系切り替え時には、上記ファームウェア処理で問題とはならなかった。
【００６０】
しかるに、先に説明したように本発明では、加入者の増加に伴いＳＣＡＮ変化フラグを用いている。したがって、ＳＣＡＮ信号を旧ＡＣＴ系から新ＡＣＴ系に漏れなく引き上げることが必要である。
【００６１】
図１０は、これを実現する構成例概略図である。先に図１で説明したように、ＳＣＡＮ信号データの変化時に、ＳＣＡＮフラグメモリ１２２のＳＣＡＮフラグを１とし、ＳＣＡＮメモリ１２１の更新を行う。かかる動作は、ＡＣＴ系とＳＢＹ系で共通である。
【００６２】
ファームウェアの動作は、図１１、図１２に示される。図１１はＡＣＴ系の動作であり、図１２はＳＢＹ系の動作である。図１１において、監視タイマーを起動して周期的に（ステップＳ４０１、４０２）、ＳＣＡＮ変化フラグメモリ１２４を読み出し（ステップＳ４０）、変化の有無を判断する（ステップＳ４１）。
【００６３】
ＳＣＡＮ変化フラグメモリ１２４においてＳＣＡＮ変化フラグが０に対応するＳＣＡＮメモリ１２１の変化の内容をファームウェアに通知する（ステップＳ４２）。これにより、ファームウェアではＬａｙｅｒ１制御プログラムを起動して、障害対策処理を行う。
【００６４】
ハード側では更に、読み出したＳＣＡＮメモリ１２１の内容をＬａｓｔ−ＬｏｏｋとしてＡＣＴ／ＳＢＹで二重化されたメモリ１２１（図１０参照）上に書き込み更新する（ステップＳ４３）。次いで、ＳＣＡＮ変化フラグを１（ｏｆｆ）にする（ステップＳ４４）。かかる動作を全加入者分行い終了する（ステップＳ４５）。
【００６５】
尚、ＳＣＡＮ変化フラグメモリ１２４においてＳＣＡＮ変化フラグが１の個所に対しては何も処理を行わない。したがって、Ｌａｓｔ−Ｌｏｏｋの更新も行わない。
【００６６】
図１２にＳＢＹ系の動作が示される。周期的（ステップＳ５００，５０２）に全加入者のＳＣＡＮ変化フラグを０にする。この時、ＳＣＡＮ変化フラグが１でも０でも無条件に０とする（ステップＳ５０１）。したがって、ＳＣＡＮメモリ１２１の内容も読まない。
【００６７】
次に、系切り替え発生時の動作を説明する。図１１において、系切り替え直前のＡＣＴ系の動作は、周期処理を停止し、従って、ＳＣＡＮ変化フラグ監視を停止する（ステップＳ４６〜４９）。
【００６８】
ＳＣＡＮ変化フラグ監視を停止する過程は、ＡＣＴ系からＳＢＹ系に対しＳＣＡＮ停止要求（ステップＳ４６）を行い、同時に周期監視タイマーを停止する（ステップＳ４７）。ＳＢＹ系からＡＣＴ系に対し、停止を通知する（ステップＳ４８）。これによりＡＣＴ系でのＳＣＡＮ信号データの受信を停止する。
【００６９】
ＳＣＡＮ再開後（ステップＳ５０）は、２重化された旧ＡＣＴ系９０のＳＣＡＮメモリ１２１のＬａｓｔ−Ｌｏｏｋデータと新ＡＣＴ系９１のＳＣＡＮメモリ１２１のデータを比較して、全加入者分について、差分チェックする（ステップＳ５１〜５５）。
【００７０】
データ比較（ステップＳ５１，５２）において、一致する場合は何も処理されない（ステップＳ５２：ｙｅｓ）。一致しない場合は、Ｌａｙｅｒ１制御プログラムにＳＣＡＮ信号変化を通知し（ステップＳ５３）、Ｌａｓｔ−Ｌｏｏｋの書き換更新を行う（ステップＳ５４）。Ｌａｙｅｒ１制御プログラムは、通知されたＳＣＡＮ信号変化通知に基づきＬａｙｅｒ１の起動、障害処理を起動する。かかる構成により２重化で多重回線の処理が可能となる。
【００７１】
図１３は、系切り替え時のファームウエアの動作シーケンスを説明する図である。＃０系は今ＡＣＴ系であると考え、障害により又はホスト側より系切替え要求がが発生すると（ステップＳ１００）、＃０系からＳＢＹ系である＃１に系切替え要求が送られる（ステップＳ１０１）。これに対し、＃１から応答確認が送られる（ステップＳ１０２）。
【００７２】
尚、上記図１０の実施の形態では、周期的に全加入者のＳＣＡＮ変化フラグをクリアする必要があった。これに対し、＃０系では装置制御プログラムからＳＣＡＮ変化検出プログラムに対し、ＳＣＡＮ停止要求が出される（ステップＳ１０３）。
【００７３】
したがって、ＳＣＡＮ変化検出プログラムは、ＳＣＡＮ停止状態となる（ステップＳ１０４）。次いで、装置制御プログラムに対し、停止通知を送る（ステップＳ１０５）。装置制御プログラムはこれにより、ＡＣＴ／ＳＢＹを切り替える（ステップＳ１０６）。以降、＃０系は、自側がＳＢＹ系であることを判断して（ステップＳ１０７）、ＳＢＹプログラムの実行を行なう（ステップＳ１０８）。
【００７４】
一方、＃１系では、＃０系からの系切替え要求（ステップＳ１０１）に対し、応答（ステップＳ１０２）を送った後、自側がＡＣＴ系であることを判断して（ステップＳ１０９）、ＡＣＴプログラムの実行を行なう（ステップＳ１１０）。
【００７５】
ＡＣＴプログラムの実行に従い、装置制御プログラムは、ＳＣＡＮ再開をＳＣＡＮ変化検出プログラムに対し通知する（ステップＳ１１１）。
【００７６】
ＳＣＡＮ変化検出プログラムでは、新ハード（＃１）系のＳＣＡＮメモリ１２１と旧ＡＣＴ（＃０）系のファームＬａｓｔ−Ｌｏｏｋデータとの比較を行なう（ステップＳ１１２）。ここで差分が有れば、Ｌａｙｅｒ１制御プログラムに対し変化を通知し、Ｌａｙｅｒ１起動処理と障害処理を行なう（ステップＳ１１３）。また、差分がなければ、通常状態に移行する。
【００７７】
ここで、図１０の実施の形態では、全加入者の変化フラグをクリアする必要があった。従って、更なる実施の形態として図１４に示す構成では、ＳＢＹ側でクリア処理を行なわなくても２重化の系切替えが可能なようにハードウエアに、ＳＣＡＮメモリ１２１が変化した時は、加入者毎にＳＣＡＮ変化フラグを設けるとともに、ハードウエアが変化を検出した場合は、無条件にＳＣＡＮメモリ１２１を更新させるモードを追加したものである。
【００７８】
即ち、図１４に示すように、ＳＣＡＮコントロール部１００にＡＣＴ／ＳＢＹモードの受信回路を備える。ＡＣＴ系の場合は、図１０の実施の形態で説明したように、ＳＣＡＮ変化を変化フラグを使用した受信モードで動作し、対応するＳＣＡＮ変化フラグメモリ１２４の対応するビットを書き換える（モードＭ０）。
【００７９】
これに対し、ＳＢＹ系の場合は、ＳＣＡＮの変化点が有った時にＳＣＡＮメモリ１２１を無条件に更新させるモードＭ１を追加する。
【００８０】
図１５は、上記のハードウェア動作のフローであるが、図１の実施の形態に対応する動作フローに対し、フラグ制御選択モードの判断フロー（ステップＳ１４）が追加されている。ステップＳ１４において、フラグ制御モード即ち、モードＭ１の場合に、ハードウエアが変化を検出した時無条件にＳＣＡＮメモリを更新させる。
【００８１】
ファームウェア動作は、ＡＣＴ側は図１０の実施の形態と同じであるが、ＳＢＹ側は無条件にＳＣＡＮメモリ１２１を更新するモードＭ１であるために系切替えを待つだけの処理となる。
【００８２】
系切替え発生時は、旧ＡＣＴ系の動作は、図１０の実施の形態と同じであるが、新ＡＣＴ側は、新ＡＣＴのハードウェアに対してＳＢＹモードをＡＣＴモードに切り替える。その後、旧ＡＣＴで２重化メモリ上に書き込まれているＳＣＡＮメモリのＬａｓｔ−Ｌｏｏｋの内容と新ハードウェアでのＳＣＡＮメモリ１２１の比較を行なう。後の処理は図１０の実施の形態と同様である。
【００８３】
そして、新ＳＢＹ系となった系のハードウェアに対し、ＳＢＹモードを設定し、次に自系がＡＣＴに切り替わるのを待つ。かかる実施の形態によりＳＢＹ側プログラムの処理軽減が図られる。
【００８４】
【発明の効果】
以上実施の形態に従い説明したように、本発明により加入者数が増加した時、ファームウェアの処理負荷が増加するという問題を解決し、加入者線数の増加にかかわらず、ファームウェアの処理負荷の軽減が可能である。
【００８５】
さらに、加入者線制御装置の二重化の冗長構成（＃０、＃１）において、系切り替え時に、漏れなくＳＣＡＮ信号を新ＡＣＴ系に引き継ぐことが可能である加入者線制御装置が提供さえる。
【図面の簡単な説明】
【図１】本発明に従う加入者線制御装置の第１の実施の形態例ブロック図である。
【図２】図１の実施の形態のハード論理動作フローである。
【図３】図１の実施の形態のファームウェア動作フローである。
【図４】ＳＣＡＮメモリ１２１、ＳＣＡＮ変化フラグメモリ１２２、及び保護用ＳＣＡＮメモリ１２３のメモリアドレス領域を説明する図である。
【図５】ＳＣＡＮメモリ１２１及び、保護用ＳＣＡＮメモリ１２３の共通の構成例である。
【図６】ＳＣＡＮ変化フラグメモリ１２２の構成例である。
【図７】ファームウェアの処理負荷を下げることを可能とする構成例である。
【図８】図７に対応するファームウェア側での処理を説明する図である。
【図９】従来の加入者線制御装置の系切り替え時の処理を説明する図である。
【図１０】ＳＣＡＮ信号を旧ＡＣＴ系から新ＡＣＴ系に漏れなく引き上げる実施の形態ブロック図である。
【図１１】図１０の実施の形態におけるＡＣＴ系の動作を説明する動作フローである。
【図１２】図１０の実施の形態におけるＳＢＹ系の動作を説明する動作フローである。
【図１３】図１０の実施の形態における系切り替え時のファームウエアの動作シーケンスを説明する図である。
【図１４】ＳＢＹ側でクリア処理を行なわなくても２重化の系切替えが可能な実施の形態ブロック図である。
【図１５】図１４の実施の形態のハードウェアの動作フローである。
【図１６】加入者線制御装置を含む加入者制御システムの構成例である。
【図１７】図１６の加入者線制御装置１０に適用される、本発明者等により先に開発した構成例を説明する図である。
【図１８】図１７におけるファームウェア処理の動作フローである。
【符号の説明】
１２１ ＳＣＡＮメモリ
１２２ ＳＣＡＮ変化フラグメモリ
１２３ （Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮメモリ
１１１ ＳＣＡＮメモリ書込み制御回路
１１２ ＳＣＡＮ変化フラグメモリ書込み制御回路
１１３ （Ｌａｓｔ−Ｌｏｏｋ）ＳＣＡＮメモリ書込み制御回路
１０４、１０９ 比較回路
１０５、１０７ ＳＣＡＮラッチ回路
１０６ フラグラッチ回路
１０８ 保護カウンタ
１１０ カウンタ演算回路
Claims (5)
- 複数の加入者回路に接続される加入者線制御装置であって、
加入者線の状態を示す信号データを記憶する記憶回路と、
前記加入者線の状態を示す信号データの変化を示すフラグの表示手段と、
前記記憶回路に先に記憶されている加入者線の状態を示す信号データと、受信した加入者線の状態を示す信号データを比較する比較回路と、更に
前記表示手段により表示されるフラグを周期的に監視するファームウェアを有し、
前記比較回路が不一致を検出した時、前記受信した加入者線の状態を示す信号データを前記記憶回路に書込み更新すると共に、前記表示手段により前記フラグを前記信号データが変化していることを示すフラグとし、
前記ファームウェアは、前記フラグを参照して、該フラグが信号データが変化していることを表示するフラグである場合に、前記記憶回路に書き込まれている対応する信号データを読み取リ、
さらに、前記比較回路が不一致を検出した時であって、前記表示手段により表示されているフラグが、信号データが変化していることを表示するフラグである場合は、前記記憶回路への信号データの更新書込み、及びフラグの変更のいずれも行なわないようにした
ことを特徴とする加入線制御装置。 - 請求項１において、
前記フラグの表示手段をＦＩＦＯメモリとＦＩＦＯポインタで構成し、前記ＦＩＦＯメモリは、加入者線の状態を示す信号データと対応する加入者番号を書き込み、前記ＦＩＦＯポインタは、前記ＦＩＦＯメモリの書き込み位置を示すことを特徴とする加入線制御装置。 - 請求項２において、
前記ＦＩＦＯポインタの示す前記ＦＩＦＯメモリの書き込み位置は、前記ファームウェアが前記記憶回路の信号データを読んだ時に減算され、前記比較回路が不一致を検出した時に加算されることを特徴とする加入線制御装置。 - それぞれ複数の加入者回路に接続される、現用系と予備系の加入者線制御装置であって、
現用系と予備系のそれぞれの加入者線制御装置に加入者線の状態を示す信号データを記憶する記憶回路と、前記加入者線の状態を示す信号データの変化を示すフラグの表示手段をハードウェアとして有し、且つ前記表示手段により表示されるフラグを周期的に監視するファームウェアを有し、
前記現用系の加入者線制御装置において、前記フラグの表示手段が加入者線の状態を示す信号データの変化があったことを示す時、前記現用系及び予備系の加入者線制御装置の記憶回路を書き換え更新し、前記予備系の加入者線制御装置において、周期的に全加入者の前記フラグを信号データの変化が無いことを示すフラグに書き換えることを特徴とする加入線制御装置。 - 請求項４において、
前記予備系の加入者線制御装置において、前記フラグが信号データの変化があったことを示す時、前記記憶回路を無条件に書き換えることを特徴とする加入線制御装置。」
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18656497A JP3717635B2 (ja) | 1997-07-11 | 1997-07-11 | 加入線制御装置 |
| CNB981160204A CN1157922C (zh) | 1997-07-11 | 1998-07-10 | 用户线控制设备 |
| US09/081,367 US6556675B2 (en) | 1997-07-11 | 2002-06-27 | Subscriber line control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18656497A JP3717635B2 (ja) | 1997-07-11 | 1997-07-11 | 加入線制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1132358A JPH1132358A (ja) | 1999-02-02 |
| JP3717635B2 true JP3717635B2 (ja) | 2005-11-16 |
Family
ID=16190741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18656497A Expired - Fee Related JP3717635B2 (ja) | 1997-07-11 | 1997-07-11 | 加入線制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6556675B2 (ja) |
| JP (1) | JP3717635B2 (ja) |
| CN (1) | CN1157922C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647364B2 (ja) | 2000-07-21 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | クロック制御方法及び回路 |
| JP2006285448A (ja) * | 2005-03-31 | 2006-10-19 | Oki Electric Ind Co Ltd | 冗長システム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU482164B2 (en) * | 1972-11-13 | 1975-05-15 | Lm ERICSSON PTY. LTD | TIME DIVISION MULTIPLEXED Specification DIGITAL SWITCHING APPARATUS V |
| US4283717A (en) * | 1979-10-01 | 1981-08-11 | Digital Monitoring Products | Monitoring system for a direct-wire alarm system |
| US4393491A (en) * | 1980-11-05 | 1983-07-12 | Anaconda-Ericsson | Automatic self-test system for a digital multiplexed telecommunication system |
-
1997
- 1997-07-11 JP JP18656497A patent/JP3717635B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-10 CN CNB981160204A patent/CN1157922C/zh not_active Expired - Fee Related
-
2002
- 2002-06-27 US US09/081,367 patent/US6556675B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1132358A (ja) | 1999-02-02 |
| US6556675B2 (en) | 2003-04-29 |
| US20020150234A1 (en) | 2002-10-17 |
| CN1157922C (zh) | 2004-07-14 |
| CN1205591A (zh) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548743A (en) | Data processing system with duplex common memory having physical and logical path disconnection upon failure | |
| USRE40521E1 (en) | Data access and management system as well as a method for data access and data management for a computer system | |
| JP2006012004A (ja) | ホットスタンバイシステム | |
| US5600808A (en) | Processing method by which continuous operation of communication control program is obtained | |
| JP2687927B2 (ja) | 外部バスの障害検出方法 | |
| JP3717635B2 (ja) | 加入線制御装置 | |
| JP3545252B2 (ja) | 情報処理装置 | |
| US7002905B1 (en) | Method and apparatus for performing the rebooting of a network node with minimal loss of network traffic | |
| JP3494788B2 (ja) | プログラム実行管理システム及びプログラム実行管理方法 | |
| JP3226566B2 (ja) | 電子交換機システム | |
| JPH1013494A (ja) | 伝送装置及びその復旧方式 | |
| KR100431467B1 (ko) | 프로세서간 이중화 시스템 및 방법 | |
| JPH10105498A (ja) | ネットワークシステム、ネットワークシステムにおける 通信サーバの切り替え方法および通信サーバの切り替え 用プログラムを記憶した記憶媒体 | |
| JPH03280144A (ja) | 通信制御システム | |
| JP2991122B2 (ja) | 通信バッファ制御システム | |
| JP3457432B2 (ja) | プロセッサ間通信の方法およびそれに用いるプロセッサ | |
| JP3051043B2 (ja) | データ処理装置 | |
| CN111813610A (zh) | 多机热备方法、装置、电子设备及存储介质 | |
| JPH10133958A (ja) | 通信装置制御回路 | |
| JPS6382143A (ja) | Ｐｖｃの設定方法 | |
| JP2699900B2 (ja) | 障害情報収集装置 | |
| JPH06332753A (ja) | 実装パッケージの種別変化検出方法 | |
| JP2000163276A (ja) | ネットワークワイド予備方式 | |
| JPH06253076A (ja) | ファクシミリ蓄積交換装置 | |
| JP2000184119A (ja) | ファックスモデム装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |