JP3717384B2 - Circulator - Google Patents
Circulator Download PDFInfo
- Publication number
- JP3717384B2 JP3717384B2 JP2000276622A JP2000276622A JP3717384B2 JP 3717384 B2 JP3717384 B2 JP 3717384B2 JP 2000276622 A JP2000276622 A JP 2000276622A JP 2000276622 A JP2000276622 A JP 2000276622A JP 3717384 B2 JP3717384 B2 JP 3717384B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circulator
- conductors
- circuit board
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、磁界の中におかれる中心導体を回路基板に設けて構成したサーキュレータに関する。
【0002】
【従来の技術】
従来のサーキュレータを図11、図12に基づいて説明すると、サーキュレータS2は、120度の間隔で配されると共に、一部が互いに交叉して配置され3個の中心導体51をそれぞれ取り付け、積層された複数の誘電体基板52と、中心導体51の交叉部分の上下に配置された磁石53、及びフェライト(図示せず)と、上部に位置する磁石53の外部を覆うように配置された磁性体からなる第1のヨーク54と、この第1のヨーク54に接合され、下部に位置するフェライトの外部を覆うように配置された磁性体からなる第2のヨーク55とで構成されている。
【0003】
また、このサーキュレータS2は、第1、第2のヨーク54、55で磁気閉回路が形成される。そして、3個の中心導体51の一端が入出力用の端子51aとなって第1、第2のヨーク54、55の側方から外部に突出した構成となって、サーキュレータS2は、単品の製品で形成されている。各中心導体51の他端は接地される。
【0004】
以上のような構成によるサーキュレータはいずれの入出力端子に入力された信号もファラデー効果によって一方の回転方向側の他の入出力端子には出力されるが、逆の回転方向側の他の入出力端子には出力されないようになっている。
【0005】
そして、単品からなるサーキュレータS2は、回路基板56の孔56aに位置させて、中心導体51の端子51a、及びアース電極(図示せず)を導電パターン57上に載置し、これ等を半田付けにより導電パターン57に接続されており、このような構成によって、従来のサーキュレータを備えた電子回路ユニットが形成されている。
【0006】
【発明が解決しようとする課題】
従来のサーキュレータでは中心導体間が誘電体基板を介して対向するので、図13に示すように、交叉点Pにおいて各中心導体間には大きな分布容量成分Cが形成される。このため、各中心導体が分布容量成分Cによって結合してしまい、信号が出力されないはずの逆方向の回転側の入出力端子との間では、図14に示す等価回路となって、分布容量成分Cを介して信号が出力されるという問題があった。
【0007】
そこで、本発明は、ファラデー効果によって信号が出力されないはずの入出力端子に漏れて出力される信号のレベルを極力低くすることを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明のサーキュレータは、複数の誘電体基板が積層されて構成された回路基板と、前記複数の誘電体基板のそれぞれに互いに120°の間隔で配設されると共に、上下方向において互いに一部が交叉する第1、第2、第3の中心導体と、これ等の中心導体の交叉部分の上下に配置された磁石、及びフェライトと、前記磁石の外側を覆う第1のヨークと、前記フェライトの外側を覆う第2のヨークとを備え、120°の間隔となる前記第一、第二、第三の中心導体の一端をそれぞれ入出力端子とし、隣接する前記入出力端子間をインダクタンス素子で接続した。
【0009】
また、前記各入出力端子にそれぞれ接続された導電パターンと前記各導電パターン間を接続するマイクロストリップラインとを前記回路基板上に設け、前記マイクロストリップラインを前記インダクタンス素子とした。
【0010】
また、前記各中心導体が交叉することによって生じる中心導体間の容量成分と前記インダクタンス素子とによって構成される並列共振回路の共振周波数を、前記入出力端子に入力される信号の周波数に一致させた。
【0011】
【発明の実施の形態】
本発明のサーキュレータの図面を説明すると、図1は本発明のサーキュレータの要部の斜視図、図2は本発明のサーキュレータの分解斜視図、図3は本発明のサーキュレータに使用する回路基板の構成を示す説明用斜視図である。
また、図4乃至図7は本発明のサーキュレータの断面図、図8乃至図10は本発明のサーキュレータの等価回路図である。
【0012】
次に、本発明のサーキュレータの構成を図1〜図8に基づいて説明すると、サーキュレータS1に使用される回路基板1は、複数のセラミックスグリーンシートからなる誘電体基板2が積層されて構成されている。
そして、この回路基板1は、最上面に位置する第1層目の誘電体基板2の表面に所望の形状の三つの導電パターン3が設けられている。この導電パターン3はスルーホール導体(後述する)によって、回路基板1の下面に引き出されると共に、回路に接続されている。
【0013】
また、この回路基板1の上面には、印刷によって形成されたコンデンサ4a、4b、4c等の印刷形成、及びチップ状からなる種々の電気部品(図示せず)が設けられて、所望の電子回路が形成されている。
また、コンデンサ4a、4b、4cは、回路基板1の上面に設けられた導電パターン3で形成される電極3aと、誘電体基板2を挟んで、回路基板1内に設けられた接地パターン3bとで構成されている。
なお、このコンデンサ4a、4b、4cは、チップ型のものを使用しても良い。
【0014】
次に、本発明におけるサーキュレータS1の構成を説明すると、サーキュレータS1は、上下方向において一部が交叉する銅箔パターン等からなる第1、第2、第3の中心導体5、6、7と、交叉部分の上下に配置された磁石8、及びフェライト9と、磁石8とフェライト9の外側を覆う磁性体からなる第1、第2のヨーク10、11と、第1、第2のヨーク10、11との間に設けられた磁性材12、及び環状の磁性パターン13とで形成されている。
【0015】
そして、第1の中心導体5は、回路基板1の上面から第2層目に位置する誘電体基板2の上面に印刷等により設けられ、また、第2の中心導体6は、回路基板1の上面から第3層目に位置する誘電体基板2の上面に印刷等により設けられ、更に、第3の中心導体7は、回路基板1の上面から第4層目に位置する誘電体基板2の上面に印刷等により設けられている。
【0016】
また、これ等の第1、第2、第3の中心導体5、6、7を設けた複数の誘電体基板2は、互いに重ね合わされた状態で積層されると共に、第1、第2、第3の中心導体5、6、7は、中央部が交叉した状態で、互いに120度の間隔を持って配置されている。
即ち、これ等の中心導体5、6、7は、導電パターン3を形成した第1層目の誘電体基板2より下部に位置した誘電体基板2に形成されている。
【0017】
また、回路基板1の第1層目の誘電体基板2の下部には、第1、第2、第3の中心導体5、6、7に対向し、上部が第1層目から第4層目の誘電体基板2で塞がれた状態で、下面が開放して設けられた凹部1aと、この凹部1aの周囲に設けられた切り欠き部からなる肩部1bとを有し、この凹部1a内にはフェライト9が配置されると共に、回路基板1の上面には、接着剤等によって磁石8が貼着されて配置されている。
【0018】
即ち、磁石8とフェライト9とで、第1、第2、第3の中心導体5、6、7の交叉部分を上下から挟むように配置されている。
また、図4〜図6に示すように、第1、第2、第3の中心導体5、6、7のそれぞれの一端の上部に位置する誘電体基板2には、孔1cが設けられ、これ等の孔1cには、銀等の導電ペーストからなるスルーホール導体14が充填されて、第1,第2,第3の中心導体5、6、7のそれぞれの一端が出力端子5a、6a、7aとなってそれぞれ各導電パターン3に接続されると共に、サーキュレータS1用のコンデンサ4a、4b、4cの電極3aに接続されている。
【0019】
そして、各導電パターン3は回路基板1の上面で第一のヨークの外側に設けたたマイクロストリップライン3cによって互いに接続される(図1参照)。このマイクロストリップライン3cはインダクタンス素子として働く。
【0020】
また、図4〜図6に示すように、第1、第2、第3の中心導体5、6、7のそれぞれの他端の下部に位置する誘電体基板2には、孔1dが設けられ、これ等の孔1dには、銀等の導電ペーストからなるスルーホール導体15が充填されて、第1、第2、第3の中心導体5、6、7のそれぞれの他端に接続されたスルーホール導体15が肩部1bの下面に露出した状態で導出されている。
【0021】
また、回路基板1には、図4〜図7に示すように、凹部1aを囲む同一円周上において、上下に貫通する複数個(0.4mmのピッチで、約30個)の貫通孔1eが設けられており、そして、上部から第1層目に位置する誘電体基板2において、第1、第2、第3の中心導体5、6、7の一端と接続される導電パターン3が形成された部分においては、導電パターン3との絶縁を図るために、貫通孔1eがない状態となっている。
【0022】
また、回路基板1を構成する誘電体基板2には、図1〜図7に示すように、最上部に位置する第1層目の誘電体基板2の上面、肩部1bに位置する誘電体基板2の下面、及び誘電体基板2間の全てにおいて、凹部1aを囲む同一円周上の貫通孔1eと一致した状態で、環状の磁性パターン13が設けられている。
この磁性パターン13は、銅とニッケル等を含んだペーストを誘電体基板2に印刷した後、焼成することにより形成されており、また、この磁性パターン13は、導電パターン3が形成された第1層目の誘電体基板2と、第1、第2、第3の中心導体5、6、7が形成された第2層目、第3層目、及び第4層目の誘電体基板2において、それぞれ導電パターン3、及び第1、第2、第3の中心導体5、6、7との接触を避けるために、一部が切断された切り欠き部13aが設けられている。
【0023】
そして、それぞれの貫通孔1eには、銅とニッケル等の磁性粉を含んだペーストからなる磁性材12が充填されると共に、これ等の磁性材12は、それぞれの磁性パターン13に接触した状態で接合されて、これ等の環状の磁性パターン13と磁性材12によって磁路が形成されている。
また、これ等の磁性パターン13は、第1、第2、第3の中心導体5、6、7の他端より外側、即ち、第1、第2、第3の中心導体5、6、7の他端が環状の磁性パターン13よりも中心側に位置した状態で、スルーホール導体15に接続された状態となっている。
【0024】
また、第1のヨーク10は、上壁10aと、この上壁10aの端部から直角に折り曲げられた円筒状の側壁10bと、この側壁10bの端部に設けられた3個の切り欠き部10cとを有し、この第1のヨーク10は、回路基板1の上面に配置された磁石8の外側を覆うと共に、切り欠き部10cが導電パターン3に位置した状態で回路基板1上に載置されている。
そして、切り欠き部10cを除く側壁10bの端部全周が環状の磁性パターン13に半田18付けされて、第1のヨーク10が回路基板1に取り付けられている。
即ち、磁性パターン13と磁性材12は、第1のヨーク10の側壁10bの端部に沿った状態で形成され、第1のヨーク10が取り付けられた際、側壁10bの端部は、磁性パターン13と磁性材12とに接触した状態となっている。
【0025】
また、第2のヨーク11は、円板状の磁性板からなり、この第2のヨーク11の上面には、銅等の導電性の良い金属板からなる一枚の良導電体19が配置されている。
そして、この第2のヨーク11は、フェライト9の外側を覆うと共に、回路基板1の凹部1aの開放部を塞ぐように肩部1bに配置され、磁性パターン13とスルーホール導体15に、半田20付けによって、良導電体19と共に回路基板1に取り付けられている。
また、半田20は、下端部1bの表面に設けられた接地パターン(図示せず)にも付着して、良導電体19とスルーホール導体15を接地するようになっている。
【0026】
そして、第1、第2のヨーク10、11が取り付けられると、第1、第2のヨーク10、11間には、磁性パターン13と磁性材12とで磁路が形成され、その結果、第1、第2のヨーク10、11と、磁性パターン13、及び磁性材12とで磁気閉回路が構成されるようになる。
また、第2のヨーク11が取り付けられると、一つの良導電体19が第1、第2、第3の中心導体5、6、7の他端に接続されたスルーホール導体15のそれぞれに接触して、第1、第2、第3の中心導体5、6、7の他端の接地を良好にしている。
【0027】
このような構成によってサーキュレータS1が形成され、図8の等価回路図に示すように、各中心導体5、6、7の一端側がそれぞれ入出力端子5a、6a、7aとなり、各他端側が接地された構成となるが、各中心導体5、6、7は交叉点Pに介在する容量成分Cによって互いに結合し、さらに、各入出力端子5a、6a、7a間にマイクロストリップライン3cが接続された状態となる。
【0028】
そして、一つの中心導体(例えば中心導体7)の入出力端子7aに入力された信号が、ファラデー効果によってもう一つの中心導体(例えば中心導体5)に誘起してその入出力端子5aに出力される場合の等価回路は図9に示すようになり、二つの入出力端子7a、5a間には二つの中心導体7、5とマイクロストリップライン3cとが並列接続された状態となる。マイクロストリップライン3cのインダクタンス成分は二つの中心導体(7、5)によるインダクタンス成分よりも大きいので、マイクロストリップライン3cのインダクタンス成分の存在は無視することが可能となり、中心導体5の入出力端子5aに信号が出力される。
【0029】
一方、一つの中心導体(例えば中心導体7)の入出力端子7aに入力された信号が、ファラデー効果によって他の中心導体(例えば中心導体6)に誘起せずその入出力端子6aに出力されない場合の等価回路は図10に示すようになり、二つの入出力端子7a、6a間には二つの中心導体7、6の間に容量成分Cが介在し、さらに、マイクロストリップライン3cがこれらに並列に接続された状態となる。ここで、マイクロストリップライン3cのインダクタンス成分と容量成分とによって信号周波数に共振させれば、中心導体6の入出力端子6aに信号が出力されず、アイソレーションが向上する。
共振周波数の調整はマイクロストリップライン3cをトリミングすることによって行える。
【0030】
【発明の効果】
以上のように、本発明のサーキュレータは、120°の間隔で配置された三つの中心導体の一端をそれぞれ入出力端子とし、隣接する各入出力端子間をインダクタンス素子で接続したので、中心導体間に介在する容量成分とインダクタンス素子とによって並列共振回路が構成され、ファラデー効果によって信号が出力されないはずの入出力端子に漏れて出力される信号のレベルを低くすることができる。
【0031】
また、各入出力端子にそれぞれ接続された導電パターンと各導電パターン間を接続するマイクロストリップラインとを回路基板上に設け、マイクロストリップラインをインダクタンス素子としたので、トリミングによってマイクロストリップラインのインダクタンス調整が簡単になる。
【0032】
また、各中心導体が交叉することによって生じる中心導体間の容量成分とインダクタンス素子とによって構成される並列共振回路の共振周波数を、入出力端子に入力される信号の周波数に一致させたので、漏れて出力される信号のレベルを極めて低くすることが出来る。
【図面の簡単な説明】
【図1】本発明のサーキュレータの斜視図である。
【図2】本発明のサーキュレータの分解斜視図である。
【図3】本発明のサーキュレータに使用する回路基板の構成を示す斜視図である。
【図4】本発明のサーキュレータに関わる図3の4−4線の位置における断面図である。
【図5】本発明のサーキュレータに関わる図3の5−5線の位置における断面図である。
【図6】本発明のサーキュレータに関わる図3の6−6線の位置における断面図である。
【図7】本発明のサーキュレータに関わる図3の7−7線の位置における断面図である。
【図8】本発明のサーキュレータにおける三つの入出力端子間における等価回路図である。
【図9】本発明のサーキュレータにおける信号出力時の二つの入出力端子間の等価回路である。
【図10】本発明のサーキュレータにおける信号非出力時の二つの入出力端子間の等価回路である。
【図11】従来のサーキュレータの分解斜視図である。
【図12】従来のサーキュレータの使用例を示す分解斜視図である。
【図13】従来のサーキュレータにおける三つの入出力端子間における等価回路である。
【図14】本発明のサーキュレータにおける信号非出力時の二つの入出力端子間の等価回路である。
【符号の説明】
1 回路基板
1a 凹部
1b 肩部
1c 孔
1d 孔
1e 貫通孔
2 誘電体基板
3 導電パターン
3a 電極
3b 接地パターン
3c マイクロストリップライン(インダクタンス素子)
4a コンデンサ
4b コンデンサ
4c コンデンサ
S1 サーキュレータ
5 第1の中心導体
5a 入出力端子
6 第2の中心導体
6a 入出力端子
7 第3の中心導体
7a 入出力端子
8 磁石
9 フェライト
10 第1のヨーク
10a 上壁
10b 側壁
10c 切り欠き部
11 第2のヨーク
12 磁性材
13 磁性パターン
13a 切り欠き部
14 スルーホール導体
15 スルーホール導体
18 半田
19 良導電体
20 半田[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circulator configured by providing a circuit board with a central conductor placed in a magnetic field.
[0002]
[Prior art]
The conventional circulator will be described with reference to FIGS. 11 and 12. The circulator S2 is arranged at an interval of 120 degrees, and a part thereof is arranged so as to cross each other, and three
[0003]
In the circulator S2, the first and
[0004]
In the circulator configured as described above, the signal input to any input / output terminal is output to the other input / output terminal on the one rotation direction side by the Faraday effect, but the other input / output terminal on the opposite rotation direction side is also output. It is not output to the terminal.
[0005]
The single-piece circulator S2 is placed in the
[0006]
[Problems to be solved by the invention]
In the conventional circulator, since the center conductors face each other through the dielectric substrate, a large distributed capacitance component C is formed between the center conductors at the intersection P as shown in FIG. For this reason, the center conductors are coupled by the distributed capacitance component C, and the equivalent circuit shown in FIG. 14 is formed between the input and output terminals on the rotation direction in the reverse direction, from which no signal should be output. There was a problem that a signal was output via C.
[0007]
Therefore, an object of the present invention is to reduce the level of a signal that leaks and is output to an input / output terminal that should not output a signal due to the Faraday effect.
[0008]
[Means for Solving the Problems]
As means for solving the above problems, a circulator according to the present invention is disposed on a circuit board formed by laminating a plurality of dielectric substrates and the plurality of dielectric substrates at intervals of 120 °. The first, second, and third center conductors that partially cross each other in the vertical direction, the magnets disposed above and below the crossing portions of these center conductors, the ferrite, and the outside of the magnets A first yoke for covering and a second yoke for covering the outside of the ferrite are provided, and one end of each of the first, second, and third central conductors that are 120 ° apart is used as an input / output terminal, and is adjacent to each other. The input / output terminals were connected by an inductance element.
[0009]
In addition, a conductive pattern connected to each of the input / output terminals and a microstrip line connecting the conductive patterns are provided on the circuit board, and the microstrip line is used as the inductance element.
[0010]
In addition, the resonance frequency of the parallel resonance circuit formed by the capacitance component between the center conductors generated by the crossing of the center conductors and the inductance element is matched with the frequency of the signal input to the input / output terminal. .
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a perspective view of a main part of the circulator of the present invention, FIG. 2 is an exploded perspective view of the circulator of the present invention, and FIG. 3 is a configuration of a circuit board used for the circulator of the present invention. FIG.
4 to 7 are sectional views of the circulator of the present invention, and FIGS. 8 to 10 are equivalent circuit diagrams of the circulator of the present invention.
[0012]
Next, the configuration of the circulator according to the present invention will be described with reference to FIGS. 1 to 8. The
In the
[0013]
The upper surface of the
The
The
[0014]
Next, the configuration of the circulator S1 according to the present invention will be described. The circulator S1 includes first, second, and third
[0015]
The first
[0016]
The plurality of
That is, these
[0017]
Further, the lower part of the first
[0018]
That is, the
Moreover, as shown in FIGS. 4-6, the
[0019]
The conductive patterns 3 are connected to each other by a
[0020]
Also, as shown in FIGS. 4 to 6, the
[0021]
Further, as shown in FIGS. 4 to 7, the
[0022]
Further, as shown in FIGS. 1 to 7, the
The
[0023]
And each through-hole 1e is filled with the
These
[0024]
The
The entire periphery of the end of the
That is, the
[0025]
The second yoke 11 is made of a disk-shaped magnetic plate, and a single
The second yoke 11 covers the outside of the
The
[0026]
When the first and
When the second yoke 11 is attached, one
[0027]
With such a configuration, the circulator S1 is formed, and as shown in the equivalent circuit diagram of FIG. 8, one end side of each of the
[0028]
Then, a signal input to the input / output terminal 7a of one central conductor (for example, the central conductor 7) is induced in another central conductor (for example, the central conductor 5) by the Faraday effect and output to the input /
[0029]
On the other hand, when a signal input to the input / output terminal 7a of one central conductor (for example, the central conductor 7) is not induced to another central conductor (for example, the central conductor 6) by the Faraday effect and is not output to the input /
The resonance frequency can be adjusted by trimming the
[0030]
【The invention's effect】
As described above, in the circulator of the present invention, one end of each of the three central conductors arranged at 120 ° intervals is used as an input / output terminal, and adjacent input / output terminals are connected by an inductance element. A parallel resonance circuit is configured by the capacitance component and the inductance element interposed between the two, and the level of the signal leaked to the input / output terminal that should not output the signal due to the Faraday effect can be lowered.
[0031]
In addition, since the conductive pattern connected to each input / output terminal and the microstrip line connecting the conductive patterns are provided on the circuit board, and the microstrip line is an inductance element, the inductance adjustment of the microstrip line is performed by trimming. Becomes easier.
[0032]
In addition, since the resonance frequency of the parallel resonance circuit composed of the capacitance component between the center conductors and the inductance element generated by crossing each center conductor is matched with the frequency of the signal input to the input / output terminal, The level of the output signal can be made extremely low.
[Brief description of the drawings]
FIG. 1 is a perspective view of a circulator according to the present invention.
FIG. 2 is an exploded perspective view of a circulator according to the present invention.
FIG. 3 is a perspective view showing a configuration of a circuit board used in the circulator of the present invention.
4 is a cross-sectional view taken along line 4-4 of FIG. 3 relating to the circulator of the present invention.
5 is a cross-sectional view of the circulator of the present invention at the position of line 5-5 in FIG.
6 is a cross-sectional view taken along the line 6-6 in FIG. 3 relating to the circulator of the present invention.
7 is a cross-sectional view taken along a line 7-7 in FIG. 3 relating to the circulator of the present invention.
FIG. 8 is an equivalent circuit diagram between three input / output terminals in the circulator of the present invention.
FIG. 9 is an equivalent circuit between two input / output terminals when a signal is output in the circulator of the present invention.
FIG. 10 is an equivalent circuit between two input / output terminals when no signal is output in the circulator of the present invention.
FIG. 11 is an exploded perspective view of a conventional circulator.
FIG. 12 is an exploded perspective view showing an example of use of a conventional circulator.
FIG. 13 is an equivalent circuit between three input / output terminals in a conventional circulator.
FIG. 14 is an equivalent circuit between two input / output terminals when no signal is output in the circulator of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000276622A JP3717384B2 (en) | 2000-09-07 | 2000-09-07 | Circulator |
US09/904,950 US6741478B2 (en) | 2000-07-14 | 2001-07-12 | Compact electronic circuit unit having circulator, manufactured with high productivity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000276622A JP3717384B2 (en) | 2000-09-07 | 2000-09-07 | Circulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002084106A JP2002084106A (en) | 2002-03-22 |
JP3717384B2 true JP3717384B2 (en) | 2005-11-16 |
Family
ID=18762055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000276622A Expired - Fee Related JP3717384B2 (en) | 2000-07-14 | 2000-09-07 | Circulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3717384B2 (en) |
-
2000
- 2000-09-07 JP JP2000276622A patent/JP3717384B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002084106A (en) | 2002-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6741478B2 (en) | Compact electronic circuit unit having circulator, manufactured with high productivity | |
US20060022766A1 (en) | High frequency circuit module having non-reciprocal circuit element | |
JP3858853B2 (en) | 2-port isolator and communication device | |
JP3858852B2 (en) | 2-port isolator and communication device | |
JP3682642B2 (en) | Non-reciprocal circuit device and manufacturing method thereof | |
JP3717384B2 (en) | Circulator | |
JP3852373B2 (en) | Two-port nonreciprocal circuit device and communication device | |
JPWO2007046393A1 (en) | 2-port isolator | |
JP3979402B2 (en) | Two-port isolator, characteristic adjustment method thereof, and communication device | |
JP3655583B2 (en) | Non-reciprocal circuit element | |
JP3779532B2 (en) | Electronic circuit unit with circulator | |
JPH03125504A (en) | Delay line | |
JPH10270911A (en) | Irreversible circuit element and its mounting structure | |
US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
JP4097084B2 (en) | Non-reciprocal circuit element | |
JPH0338813A (en) | Lc composite component | |
JP3667158B2 (en) | Stripline resonator | |
JP2004296927A (en) | Wiring board for housing electronic component | |
JP3852434B2 (en) | Non-reciprocal circuit device and communication device | |
JP3655591B2 (en) | Non-reciprocal circuit element | |
JP2002094305A (en) | Electronic circuit unit provided with circulator | |
JP2004350164A (en) | Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device | |
JP3948391B2 (en) | Non-reciprocal circuit device, manufacturing method thereof, and communication device | |
JP4063816B2 (en) | Non-reciprocal circuit element | |
JPS6314484Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |