JP3715438B2

JP3715438B2 - Electronic device and manufacturing method thereof

Info

Publication number: JP3715438B2
Application number: JP20561598A
Authority: JP
Inventors: 秀文植田; 剛山本; 康男山岸
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-07-21
Filing date: 1998-07-21
Publication date: 2005-11-09
Anticipated expiration: 2018-07-21
Also published as: JP2000036657A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ素子および電子部品を、回路基板に表面実装する方法に関する。
【０００２】
【従来の技術】
複数個のＬＳＩチップを一つのモジュールに搭載して、高速化、小型化、高機能化を図るＭＣＭは、大型コンピュータ、人工衛星、軍事用電子機器などのハイエンド機器から、最近では携帯電話、ノートパソコンなどの民生用電子機器まで応用範囲が広く、実装技術の中枢の一つとなっている。ＭＣＭとはMulti Chip Module の略である。最近のＭＣＭの開発においては、機能の増強に伴うサイズの増大、および入出力ピン（以下Ｉ／Ｏピンという）の数の増大が生じており、これに伴いＩ／Ｏピンのピッチを減少させる必要が生じている。
【０００３】
図１（Ａ）、（Ｂ）は複数のチップ（図示せず）を担持したＭＣＭ基板１を基板６上に実装した従来の構造を示す。ただし、図１（Ｂ）は図１（Ａ）の一部を拡大して示す。基板１は典型的には窒化アルミニウム（ＡｌＮ）よりなり、チップをフェースダウン状態で担持する。基板６は配線基板であり、例としてコンピュータ用のマザーボードとして使用される。材質はガラスポリイミドである場合が多い。両基板は接続ピン４により電気的に接続されるが、接続ピン４はＭＣＭ基板１に対しては、Ａｕ−Ｓｎ系のはんだ合金３により基板１下面上の配線電極２において、また基板６に対してはＳｎ−Ｐｂ系のはんだ合金５により、基板６上の対応する電極６Ａにおいて、接合されている。
【０００４】
【発明が解決しようとする課題】
このようなＭＣＭ基板を別の基板上に保持した電子装置では、Ｉ／Ｏピンの最大間隔が５０ｍｍ以上、ピンピッチ（格子パターン）１．３ｍｍ以下の、例えば、大型コンピュータ用ＭＣＭの場合、ＭＣＭ基板（窒化アルミ）とマザーボード基板（ガラスポリイミド）の熱膨張率差による位置ずれ、あるいはＭＣＭ基板のそりが深刻な問題となる。現状のＳｎ−３７Ｐｂ系のはんだ合金を使用した場合、はんだ合金をリフローさせるのに約１８０℃の温度まで加熱する必要がある。しかし、このように高い温度まで加熱すると、前記熱膨張率差による位置ずれが顕著となり、接合がほとんど不可能になる。またはんだ合金の凝固後に接合部のはんだ合金に対する永続的な応力歪みが発生し、クリープ特性に問題のあるＳｎ−３７Ｐｂでは熱疲労特性などの接合信頼性に問題が生じる。
【０００５】
上記問題が生じる例として、Ｉ／Ｏピン４の最大間隔ｌ、ピンピッチｐのＭＣＭ基板１を熱膨張率差がΔεのマザーボード基板に図１のようなピングリッドアレイ方式によって実装する場合、基板間の熱膨張率差によるＩ／Ｏピンの位置ずれＤは、以下の式によって算出される。
Ｄ＝Δε・（ｌ／２）・（Ｔ_solーＴ_r）（＜ｐ／４）
ここに、Ｔ_solは接合部におけるはんだ合金の固相線温度を、Ｔ_rは室温を表す。例として、マザーボード基板２との熱膨張率差が12×10^-6、Ｉ／Ｏピンの最大間隔が50mm、ピンピッチ1.3mm のＭＣＭ基板１を図１（Ａ），（Ｂ）のようなピングリッドアレイ方式によって接合する場合において、Ｓｎ−３７Ｐｂはんだ合金（固相線温度183 ℃）を用いて接合した場合の、最大間隔離れたＩ／Ｏピンのはんだ凝固後の位置ずれＤspは、

となり、ピンピッチ1300μm に対して、位置ずれが問題となる目安である、ピンピッチの１/ ３に相当する値を超えることになる。このずれ分がそのままはんだ合金接合部に加わる応力となり、接合の信頼性を低下させる原因となる。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。請求項１記載の発明では、ＡｌＮよりなり、相互に対向する第１および第２の主面を有する第１の基板と、ガラスポリイミドよりなり、相互に対向する第３および第４の主面を有し、前記第３の主面が前記第１の基板の前記第２の主面に対面するように配設された第２の基板と、前記第１の主面上に担持された半導体チップと、前記第２の主面と第３の主面との間に５０ｍｍ以下の長さであって、且つ最大５０ｍｍ×５０ｍｍの領域に約１．３ｍｍ以下のピッチで担持された複数の導体ピンと、前記第３の主面上に形成された導体パターンと、前記第３の主面上において、前記複数の導体ピンの各々を、前記導体パターンに電気的に接合するはんだ合金とを少なくとも備えた電子装置において、前記はんだ合金は、その固相線温度と室温との温度差による第１の基板と第２の基板との熱膨張率差による位置ずれ量が、前記ピッチの１／３以下となるように、約１５０℃以下の固相線温度を有することを特徴とするものである。
【０００７】
また、請求項２記載の発明では、前記はんだ合金は、Ｓｎを約４２〜５９重量％、Ｂｉを約４１〜５８重量％含むはんだ合金よりなることを特徴とするものである。
また、請求項３記載の発明では、前記はんだ合金は、約１３６℃の固相線温度を有することを特徴とするものである。
【０００８】
また、請求項４記載の発明では、前記はんだ合金は、Ｓｎを約４２重量％、Ｂｉを約５７重量％、Ａｇを約１重量％含むことを特徴とするものである。
【００１３】
［作用］以下本発明の作用を説明する。本発明では、図１（Ａ），（Ｂ）の構成において、ＭＣＭ基板１を接続ピン４のピングリッドアレイにより基板６に接続する場合、接続ピン４を基板６上の導体パターンに接続するはんだ合金５として、固相線温度が典型的には約１５０℃以下の組成のものを使う。この場合、配線基板６との熱膨張率差が１２×１０^-6、Ｉ／Ｏピン４の最大間隔が５０ｍｍ、ピンピッチを１．３ｍｍとすると、固相線温度１５０℃のはんだ合金で行った場合の、はんだ合金凝固後の位置ずれＤlsは、先の式によれば、
Ｄls＝１２×１０^-6・（２５×１０⁴）・（１５０−２５）＝３７５μmとなり、ずれをピンピッチ１３００μmに対して１／３以下に抑えることができる。このように、接合に使用するはんだ合金の固相線温度を約１５０℃以下に下げることにより、はんだ合金が完全に凝固してから室温に温度雰囲気が低下するまでの温度幅を狭めることができる。その結果、各基板の熱収縮量の差により接合部の凝固したはんだ合金に加わる応力歪みを小さくすることができる。また、本発明では、ヤング率が高くて硬いＳｎ，Ｂｉを主成分とするはんだ合金を用いることにより、接合部に生じる応力歪みによるはんだ合金の変形を抑えることができる。以上の効果により接合部の信頼性を向上させることができる。
【００１４】
【発明の実施の形態】
図２（Ａ），（Ｂ）は本発明の実施例を示す構成図である。
図中第一の基板１1 （モジュール基板）は、窒化アルミニウムを材質とするＭＣＭ基板であり、この形状として５０ｍｍ四方、熱膨張率が５×１０^-6、Ｉ／Ｏピン１４の最大間隔が５０ｍｍ、ピンピッチが１．３ｍｍのものである。これに従来方法であるＡｕ−Ｓｎはんだ合金１３を用いて接合された接続ピンであるＩ／Ｏピン１４が、ガラスポリイミドを材質とするマザーボード（第二の基板（配線基板））１６とを接合する上で本発明に係るはんだ合金２３であるＳｎ５７Ｂｉ−１Ａｇ（数値は重量比を表す）が用いられている例である。Ｉ／Ｏピン１４は、信号の入出力のためのもの以外にも、例えば接地ピンや電源ピン、あるいはクロックピン等をも含む。
【００１５】
本実施形態を図２（Ａ），（Ｂ）に基いて順次説明すると、次のようになる。図２（Ａ）は、ＭＣＭ基板（第一の基板）１１とマザーボード（第二の基板）１６とを接合する前の状態を示すものであり、図２（Ｂ）はこれらを接合後の状態を示すものである。
図２（Ａ）において、上部は、第１の基板であるＭＣＭ基板１１が、その上面にプリントされた配線１９と、ビアホール２０と、下面にプリントされた配線２１、および配線２１とＡｕ−Ｓｎはんだ合金１３を介して接続されたＩ／Ｏピン１４からなり、電極配線２１、Ａｕ−Ｓｎはんだ１３、Ｉ／Ｏピン１４は電気的に接続されている。そしてこのＭＣＭ基板１１の上面の配線１９に対向して、その上部に、半導体チップ１７がその電極バンプ１８を含む表面を下部（ＭＣＭ基板）側に向けて（フェースダウン状態）配接され、電極バンプ１８とＩ／Ｏピン１４とが電気的に接続されている。
【００１６】
図２（Ａ）下部は基板１６面上に、対応する前記Ｉ／Ｏピン１４が接合される位置に電極配線２２が載置されている。基板１６はガラスポリイミド等よりなり、例えばコンピュータのマザーボードとして使われる。基板１６上の配線２２上にははんだ合金のペーストが塗布されている。前記ＭＣＭ基板１１は、Ｉ／Ｏピン１４が基板１６上の対応する配線パターン２２にコンタクトするように、前記基板１６上に載置される。
【００１７】
はんだ合金としては、例えばリフロー温度が約１３６℃の、組成がＳｎ−５７Ｂｉ−１Ａｇと表されるＳｎ−Ｂｉ系のはんだ合金を使う。このはんだ合金は、約４２重量％のＳｎと約５７重量％のＢｉと、約１重量％のＡｇとを含む。
次に、前記ＭＣＭ基板１１を載置した基板１６は、温度１３６℃に設定されたリフロー炉中を通され、その結果はんだ合金はリフローし、図２（Ｂ）のように、Ｉ／Ｏピン１４が、対応する配線パターン１２に接続される。
【００１８】
さらに、基板１６は前記リフロー炉から出て室温に冷却されるが、この場合の温度差は高々１１６℃程度にすぎず、仮にＩ／Ｏピン１４が１．３ｍｍピッチあるいはそれ以下のピッチで、しかもＭＣＭ基板１１上の５０ｍｍ×５０ｍｍの領域に形成されていたとしても、生じる熱歪みは290 μｍ程度で、前記１．３ｍｍピッチの場合の１/ ３以下となる。続いて図２（Ｂ）は、図２（Ａ）上部のＩ／Ｏピン１４と、同図下部の電極配線２２とが、本発明に係るはんだ合金２３であるＳｎ−５７Ｂｉ−１Ａｇを用いることによって接合された状態を示すものである。
【００１９】
次に、本発明の効果を知るために、接合部の熱疲労特性試験を行い、従来技術におけるＳｎ−３７Ｐｂとの違いを比較した。その結果を表１に示す。
【００２０】
【表１】

【００２１】
図中サイクル数とは、Ｓｎ−３７Ｐｂについては室温からその固相線温度である１８３℃の間の温度の昇降回数を、Ｓｎ−５７Ｂｉ−１Ａｇについては室温から同様に１３６℃までの間の温度の昇降回数を示す。Ｓｎ−３７Ｐｂはんだ合金を用いたサンプルでは、１０００サイクル後に顕著なクラック、はんだ合金表面のしわが発生し、ピンセットによるピッキングで破壊する接合部が現れたのに対し、Ｓｎ−５７Ｂｉ−１Ａｇはんだ合金を用いたサンプルでは、２０００サイクル後まで、わずかなクラックの発生に留まり、ピンセットによるピッキングで破壊する接合部も現われなかった。
【００２２】
以上の説明では、はんだ合金２３としてＳｎ−５７Ｂｉ−１Ａｇを用いたが、本発明では固相線温度が約１５０℃以下となるはんだ合金であれば、どのようなものを用いてもよい。例えば、Ｓｎを４２〜５９重量％、Ｂｉを４１〜５８重量％含むＳｎ−Ｂｉ系のはんだ合金を用いてもよい。
また、１１７℃の固相線温度を有するＳｎ−Ｉｎ系のはんだ合金（Ｉｎを４８重量％、Ｓｎを５２重量％含む）を用いてもよい。
【００２３】
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載した範囲内において、様々な変形や変更が可能である。
【００２４】
【発明の効果】
本発明によって次のような効果が得られる。請求項１から請求項４までの記載の発明によれば、固相線温度が１５０℃程度以下のＳｎ，Ｂｉを主成分とするはんだ合金を用いることによって接合することにより、基板間の熱膨張率の差により生じる、接合部はんだ合金への応力歪みを低減し、かつ、接合部のはんだ合金の変形を抑えることができ、接合信頼性を確保できる。また、低誘電率ガラスであるポリイミド材を使用したマザーボード基板では、耐熱性が低下する問題があるが、本発明はこの要求に対しても、固相線温度の低いＳｎＢｉ共晶系はんだ合金を用いることで対応できる。さらに低融点はんだ合金の使用は、リムーブ、リプレス時の熱ストレス緩和という利点も併せ持つものである。
【図面の簡単な説明】
【図１】ＭＣＭ基板を従来方法であるはんだ合金によってマザーボードに実装した構成図である。
【図２】（Ａ）は、本発明に係るはんだ合金を用いて、モジュール基板と配線基板を接続する前の、それぞれの状態を示す図であり、（Ｂ）は本発明に係るはんだ合金を用いて、モジュール基板と配線基板を接続後の状態を示す図である。
【符号の説明】
１、１１モジュール基板（第一の基板）
２、６Ａ、１２、１９、２１、２２電極配線
３Ａｕ−Ｓｎはんだ合金
４、１４入出力ピン（Ｉ／Ｏピン）
５Ｓｎ−３７Ｐｂはんだ合金
６配線基板（第二の基板）
１３Ｓｎー５７Ｂｉ−１Ａｇはんだ合金
１６マザーボード（第二の基板）
１７半導体チップ
１８電極バンプ
２０ビアホール
２３Ｓｎ−５７Ｂｉ−１Ａｇはんだ合金[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for surface mounting LSI elements and electronic components on a circuit board.
[0002]
[Prior art]
MCMs, which are equipped with multiple LSI chips in a single module to achieve high speed, miniaturization, and high functionality, are used in high-end devices such as large computers, artificial satellites, and military electronic devices. It has a wide range of applications, including consumer electronics such as personal computers, and is one of the centers of packaging technology. MCM is an abbreviation for Multi Chip Module. In recent MCM development, an increase in size accompanying an increase in functions and an increase in the number of input / output pins (hereinafter referred to as I / O pins) have occurred, and accordingly, the pitch of I / O pins is reduced. There is a need.
[0003]
1A and 1B show a conventional structure in which an MCM substrate 1 carrying a plurality of chips (not shown) is mounted on a substrate 6. Note that FIG. 1B is an enlarged view of part of FIG. The substrate 1 is typically made of aluminum nitride (AlN) and carries the chip in a face-down state. The board 6 is a wiring board, and is used as a mother board for a computer as an example. The material is often glass polyimide. Both substrates are electrically connected by connection pins 4, and the connection pins 4 are connected to the MCM substrate 1 at the wiring electrode 2 on the lower surface of the substrate 1 by the Au—Sn solder alloy 3 and to the substrate 6. On the other hand, a corresponding electrode 6A on the substrate 6 is joined by a Sn—Pb solder alloy 5.
[0004]
[Problems to be solved by the invention]
In an electronic device in which such an MCM substrate is held on another substrate, the maximum interval between I / O pins is 50 mm or more and the pin pitch (lattice pattern) is 1.3 mm or less. Positional displacement due to the difference in thermal expansion coefficient between (aluminum nitride) and the motherboard (glass polyimide) or warpage of the MCM substrate becomes a serious problem. When the current Sn-37Pb solder alloy is used, it is necessary to heat to a temperature of about 180 ° C. in order to reflow the solder alloy. However, when heated to such a high temperature, the displacement due to the difference in thermal expansion coefficient becomes significant, and joining becomes almost impossible. Further, permanent stress distortion to the solder alloy at the joint occurs after the solidification of the solder alloy, and Sn-37Pb, which has a problem in creep characteristics, causes a problem in joint reliability such as thermal fatigue characteristics.
[0005]
As an example in which the above problem occurs, when the MCM substrate 1 having the maximum interval l of the I / O pins 4 and the pin pitch p is mounted on a motherboard substrate having a thermal expansion coefficient difference Δε by the pin grid array method as shown in FIG. The positional deviation D of the I / O pin due to the difference in thermal expansion coefficient is calculated by the following equation.
D = Δε · (l / 2) · (T _sol −T _r ) (<p / 4)
Here, T _sol represents the solidus temperature of the solder alloy at the joint, and _Tr represents room temperature. As an example, an MCM board 1 having a thermal expansion coefficient difference of 12 × 10 ⁻⁶ and a maximum I / O pin interval of 50 mm and a pin pitch of 1.3 mm as shown in FIGS. 1A and 1B is used. In the case of joining by the grid array method, the positional deviation Dsp after the solder solidification of the I / O pins separated by the maximum distance when joining using Sn-37Pb solder alloy (solidus temperature 183 ° C.) is:

Thus, for a pin pitch of 1300 μm, it exceeds the value corresponding to 1/3 of the pin pitch, which is a rough guide for positional deviation. This deviation becomes the stress applied to the solder alloy joint as it is, which causes a decrease in the reliability of the joint.
[0006]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention is characterized by the following measures. According to the first aspect of the present invention, the first substrate made of AlN and having the first and second main surfaces facing each other, and the third and fourth main surfaces made of glass polyimide and facing each other are formed. has the third and the second substrate main surface is arranged so as to face the second main surface of the first substrate, the semiconductor chips carried on the first main surface A plurality of conductor pins having a length of 50 mm or less between the second main surface and the third main surface and carried at a pitch of about 1.3 mm or less in a maximum area of 50 mm × 50 mm ; And at least a conductor pattern formed on the third main surface and a solder alloy for electrically joining each of the plurality of conductor pins to the conductor pattern on the third main surface. in the electronic device, the solder alloy, with its solidus temperature and room temperature Positional displacement amount due to difference in thermal expansion coefficient between the first substrate and the second substrate by degrees difference, such that less than 1/3 of the pitch, characterized in that it has a solidus temperature of less than or equal to about 0.99 ° C. It is what.
[0007]
According to a second aspect of the present invention, the solder alloy is made of a solder alloy containing about 42 to 59% by weight of Sn and about 41 to 58% by weight of Bi.
According to a third aspect of the present invention, the solder alloy has a solidus temperature of about 136 ° C.
[0008]
According to a fourth aspect of the invention, the solder alloy contains about 42 wt% Sn, about 57 wt% Bi, and about 1 wt% Ag.
[0013]
[Operation] The operation of the present invention will be described below. In the present invention, in the configuration of FIGS. 1A and 1B, when the MCM substrate 1 is connected to the substrate 6 by the pin grid array of the connection pins 4, the solder for connecting the connection pins 4 to the conductor pattern on the substrate 6 is used. As the alloy 5, one having a composition having a solidus temperature of typically about 150 ° C. or lower is used. In this case, assuming that the thermal expansion coefficient difference with the wiring substrate 6 is 12 × 10 ⁻⁶ , the maximum interval between the I / O pins 4 is 50 mm, and the pin pitch is 1.3 mm, the soldering is performed with a solidus temperature of 150 ° C. In this case, the positional deviation Dls after the solder alloy solidification is
^{Dls = 12 × 10 -6 · (} 25 × 10 4) · (150-25) = 375μm , and the displacement can be suppressed to 1/3 or less against pin pitch 1300 [mu] m. Thus, by reducing the solidus temperature of the solder alloy used for joining to about 150 ° C. or less, the temperature range from when the solder alloy is completely solidified until the temperature atmosphere is lowered to room temperature can be narrowed. . As a result, it is possible to reduce the stress strain applied to the solder alloy solidified at the joint due to the difference in thermal shrinkage between the substrates. Further, in the present invention, by using a solder alloy mainly composed of Sn and Bi having a high Young's modulus and hard, deformation of the solder alloy due to stress strain generated in the joint can be suppressed. The reliability of a junction part can be improved by the above effect.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
2A and 2B are configuration diagrams showing an embodiment of the present invention.
In the figure, the first substrate 11 (module substrate) is an MCM substrate made of aluminum nitride. The shape is 50 mm square, the coefficient of thermal expansion is 5 × 10 ⁻⁶ , and the maximum distance between the I / O pins 14 is 50 mm. The pin pitch is 1.3 mm. An I / O pin 14 which is a connection pin joined using an Au—Sn solder alloy 13 which is a conventional method is joined to a mother board (second board (wiring board)) 16 made of glass polyimide. In this example, Sn57Bi-1Ag (numerical value represents weight ratio), which is the solder alloy 23 according to the present invention, is used. The I / O pin 14 includes, for example, a ground pin, a power supply pin, a clock pin, and the like in addition to those for inputting and outputting signals.
[0015]
The present embodiment will be described in sequence based on FIGS. 2A and 2B as follows. 2A shows a state before the MCM substrate (first substrate) 11 and the mother board (second substrate) 16 are joined, and FIG. 2B shows a state after joining them. Is shown.
In FIG. 2A, the MCM substrate 11 which is the first substrate is the upper side, the wiring 19 printed on the upper surface, the via hole 20, the wiring 21 printed on the lower surface, and the wiring 21 and Au-Sn. The electrode wiring 21, the Au—Sn solder 13, and the I / O pin 14 are electrically connected. The I / O pin 14 is connected via a solder alloy 13. Then, facing the wiring 19 on the upper surface of the MCM substrate 11, the semiconductor chip 17 is arranged on the upper side thereof so that the surface including the electrode bumps 18 faces the lower side (MCM substrate) side (face-down state). The bump 18 and the I / O pin 14 are electrically connected.
[0016]
In the lower part of FIG. 2A, the electrode wiring 22 is placed on the surface of the substrate 16 at a position where the corresponding I / O pin 14 is joined. The substrate 16 is made of glass polyimide or the like, and is used, for example, as a computer motherboard. A solder alloy paste is applied on the wiring 22 on the substrate 16. The MCM substrate 11 is placed on the substrate 16 such that the I / O pins 14 are in contact with the corresponding wiring patterns 22 on the substrate 16.
[0017]
As the solder alloy, for example, an Sn—Bi based solder alloy having a reflow temperature of about 136 ° C. and a composition represented by Sn-57Bi-1Ag is used. The solder alloy includes about 42% by weight Sn, about 57% by weight Bi, and about 1% by weight Ag.
Next, the substrate 16 on which the MCM substrate 11 is placed is passed through a reflow furnace set at a temperature of 136 ° C., and as a result, the solder alloy is reflowed, as shown in FIG. 14 are connected to the corresponding wiring pattern 12.
[0018]
Further, the substrate 16 exits from the reflow furnace and is cooled to room temperature. In this case, the temperature difference is only about 116 ° C., and the I / O pins 14 have a pitch of 1.3 mm or less. Moreover, even if it is formed in a 50 mm × 50 mm region on the MCM substrate 11, the generated thermal strain is about 290 μm, which is 1/3 or less of the case of the 1.3 mm pitch. Subsequently, in FIG. 2B, the I / O pin 14 in the upper part of FIG. 2A and the electrode wiring 22 in the lower part of FIG. 2A use Sn-57Bi-1Ag which is the solder alloy 23 according to the present invention. It shows the state joined by.
[0019]
Next, in order to know the effect of the present invention, a thermal fatigue characteristic test of the joint portion was performed, and the difference from Sn-37Pb in the prior art was compared. The results are shown in Table 1.
[0020]
[Table 1]

[0021]
The number of cycles in the figure refers to the number of times of temperature increase / decrease between room temperature and 183 ° C., which is the solidus temperature, for Sn-37Pb, and the temperature between room temperature and 136 ° C., similarly for Sn-57Bi-1Ag. Indicates the number of times of lifting. In the sample using Sn-37Pb solder alloy, remarkable cracks, wrinkles on the surface of the solder alloy were generated after 1000 cycles, and a joint portion that was broken by picking with tweezers appeared, whereas Sn-57Bi-1Ag solder alloy In the sample used, only slight cracks were generated until 2000 cycles, and no joints that were broken by picking with tweezers appeared.
[0022]
In the above description, Sn-57Bi-1Ag is used as the solder alloy 23. However, any solder alloy having a solidus temperature of about 150 ° C. or lower may be used in the present invention. For example, an Sn—Bi solder alloy containing 42 to 59 wt% Sn and 41 to 58 wt% Bi may be used.
Alternatively, an Sn—In solder alloy having a solidus temperature of 117 ° C. (including 48 wt% In and 52 wt% Sn) may be used.
[0023]
As mentioned above, although this invention was demonstrated about the preferable Example, this invention is not limited to said Example, A various deformation | transformation and change are possible within the range described in the claim.
[0024]
【The invention's effect】
The following effects are obtained by the present invention. According to the invention described in claims 1 to 4 , the thermal expansion between the substrates is achieved by bonding by using a solder alloy mainly composed of Sn and Bi whose solidus temperature is about 150 ° C. or less. It is possible to reduce the stress strain to the joint solder alloy caused by the difference in rate, and to suppress the deformation of the solder alloy at the joint, thereby ensuring the joint reliability. In addition, there is a problem that the heat resistance is lowered in the mother board using the polyimide material which is a low dielectric constant glass. However, the present invention can meet this requirement by using a SnBi eutectic solder alloy having a low solidus temperature. It can respond by using. Furthermore, the use of a low-melting-point solder alloy has the advantage of reducing thermal stress during removal and re-pressing.
[Brief description of the drawings]
FIG. 1 is a configuration diagram in which an MCM substrate is mounted on a mother board by a solder alloy which is a conventional method.
FIG. 2A is a view showing respective states before connecting a module substrate and a wiring board using the solder alloy according to the present invention, and FIG. 2B is a diagram showing the solder alloy according to the present invention. It is a figure which shows the state after using and connecting a module board and a wiring board.
[Explanation of symbols]
1,11 Module board (first board)
2, 6A, 12, 19, 21, 22 Electrode wiring 3 Au-Sn solder alloy 4, 14 Input / output pin (I / O pin)
5 Sn-37Pb solder alloy 6 Wiring board (second board)
13 Sn-57Bi-1Ag solder alloy 16 Mother board (second board)
17 Semiconductor chip 18 Electrode bump 20 Via hole 23 Sn-57Bi-1Ag solder alloy

Claims

ＡｌＮよりなり、相互に対向する第１および第２の主面を有する第１の基板と、
ガラスポリイミドよりなり、相互に対向する第３および第４の主面を有し、前記第３の主面が前記第１の基板の前記第２の主面に対面するように配設された第２の基板と、
前記第１の主面上に担持された半導体チップと、
前記第２の主面と第３の主面との間に５０ｍｍ以下の長さであって、且つ最大５０ｍｍ×５０ｍｍの領域に約１．３ｍｍ以下のピッチで担持された複数の導体ピンと、
前記第３の主面上に形成された導体パターンと、
前記第３の主面上において、前記複数の導体ピンの各々を、前記導体パターンに電気的に接合するはんだ合金とを少なくとも備えた電子装置において、
前記はんだ合金は、その固相線温度と室温との温度差による第１の基板と第２の基板との熱膨張率差による位置ずれ量が、前記ピッチの１／３以下となるように、約１５０℃以下の固相線温度を有することを特徴とする電子装置。A first substrate made of AlN and having first and second main surfaces facing each other;
Made of glass polyimide, a third and fourth main surfaces facing each other, the third main surface is arranged so as to face the second major surface of said first substrate Two substrates;
A semiconductor chip carried on the first main surface;
A plurality of conductor pins having a length of 50 mm or less between the second main surface and the third main surface and carried at a pitch of about 1.3 mm or less in a maximum area of 50 mm × 50 mm ;
A conductor pattern formed on the third main surface;
On the third main surface, in an electronic device comprising at least a solder alloy that electrically joins each of the plurality of conductor pins to the conductor pattern,
The solder alloy has a positional shift amount due to a difference in thermal expansion coefficient between the first substrate and the second substrate due to a temperature difference between the solidus temperature and room temperature, so that it becomes 1/3 or less of the pitch. An electronic device having a solidus temperature of about 150 ° C. or less.

前記はんだ合金は、Ｓｎを約４２〜５９重量％、Ｂｉを約４１〜５８重量％含むはんだ合金よりなることを特徴とする請求項１記載の電子装置。 2. The electronic device according to claim 1, wherein the solder alloy is made of a solder alloy containing about 42 to 59% by weight of Sn and about 41 to 58% by weight of Bi.

前記はんだ合金は、約１３６℃以下の固相線温度を有することを特徴とする請求項１記載の電子装置。 The electronic device of claim 1, wherein the solder alloy has a solidus temperature of about 136 ° C. or less.

前記はんだ合金は、Ｓｎを約４２重量％、Ｂｉを約５７重量％、Ａｇを約１重量％含む請求項１乃至３のうち、いずれか一項記載の電子装置。 4. The electronic device according to claim 1, wherein the solder alloy contains about 42 wt% Sn, about 57 wt% Bi, and about 1 wt% Ag. 5.