JP3709811B2

JP3709811B2 - Image data capturing method, image data capturing device, and image data capturing program

Info

Publication number: JP3709811B2
Application number: JP2001186291A
Authority: JP
Inventors: 光司鴻巣; 猛松島
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-06-20
Filing date: 2001-06-20
Publication date: 2005-10-26
Anticipated expiration: 2021-06-20
Also published as: JP2003006569A

Description

【０００１】
【発明の属する技術分野】
本発明は、読取対象領域に存在する明暗パターンからなる情報コードを読取る情報コード読取装置等に好適な画像データ取込方法，画像データ取込み装置および画像データ取込プログラムに関する。
【０００２】
【発明が解決しようとする課題】
例えば、画像データ取込み装置は、読取対象領域内の情報コードを読取るにあたり、その撮像部分を構成する部品としてＣＭＯＳイメージセンサが、コスト，消費電力の特性面でＣＣＤセンサより優れている点から採用される傾向にある。このようなＣＭＯＳイメージセンサを使用する一般的なモジュールはＡ／Ｄ変換器の分解能の向上に伴い、従来の８ビットＡ／Ｄ変換器により８ビットの画素データとして出力するものに加えて１０ビットＡ／Ｄ変換器により１０ビットの画素データとして出力するものも安価に提供されつつある。
【０００３】
この場合、画像データとして１０ビットの画素データのものを処理するには、情報を取込むためのメモリの増加や処理時間の増加を招くので、好ましくない面がある。
【０００４】
ところで、使用する画像メモリとしては一般的に８ビット、１６ビット、３２ビットと８ビットの倍数単位で扱うものが主流である。したがって、ＣＭＯＳイメージセンサの出力としてＡ／Ｄ変換器の１０ビット出力を上述したメモリに蓄えるように構成すると、８ビットの倍数単位で記憶するメモリにおいては１画素１０ビットのデータを１６ビット単位で記憶する必要があることから不必要なメモリの増大を招くことになる。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、不必要なメモリの増大を防ぎつつ処理時間の増加を招くことがない画像データ取込方法，この方法を利用した画像データ取込み装置及び画像データ取込プログラムを提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の画像データ取込方法は、画素データのうち所定個数の判定用の画素を選択し、選択された各画素の画素データについて所定個数の判定用の画素を選択し、選択された各画素の画素データについて数値データが出現する上位のビットをみたときに同じビット値となる画素の個数が判定用のしきい値を超える最も上位のビットを開始ビットと判定し、前記画像データの各画素データに対して上記判定された開始ビットから下位のｍビットの画素データを有効値とするため、ｎビットで記憶させるメモリを用意することなく不必要なメモリの増大を防ぎ、ｍビットで処理するため処理時間の増加を招くことをなくすることができる。
【０００７】
尚、画像データ取込み装置において要求される解像度は、白点及び黒点の明暗レベルとして、白と黒との判別が成されればよいため、従来のものと同様に低くても良いとされている。
【０００８】
請求項２記載の画像データ取込装置によれば、選択手段は、画像データからあらかじめ指定された個数の判定用の画素を選択し、判定手段は、当該画素の画素データについて数値データが出現する上位ビットをみたときに同じビット値となる画素の個数を計数すると共に、その計数個数が判定用のしきい値を超えるときのビットのうちの最も上位のビットを開始ビットと判定する。また、画素データ取込手段は、前記画像データの各画素データに対して判定された開始ビットから下位に向けて取込対象となるｍビットの画素データを有効値とする。これにより、明暗の解像度を維持した状態においてｍビットの有効なデータを得られると共にコストの低減を図ることができる。
【０００９】
【発明の実施の形態】
以下本発明の画像データ取込方法を使用した画像データ取込装置を、情報コード読取装置１に適用した一実施形態につき、図面を参照して説明する。尚、以下の説明においては、本発明の特徴的な構成を有する電気的構成を中心に述べる。
図１は、情報コード読取装置１の要部の電気的構成を示している。
情報コード読取装置１は、全体の制御を行うＣＰＵ２を中心として構成されている。ＣＰＵ（Central Processing Unit）２は、プログラムメモリ３が接続されており、このプログラムメモリ３にあらかじめ記憶されているプログラムを読み出して他に接続される各構成要素を動作させるようになっている。
【００１０】
ＣＰＵ２には、プログラムメモリ３の他、エリアセンサ４，ワークメモリ５，キー操作部６，通信インターフェース７，表示部８及び画像メモリコントローラ９が接続されている。
【００１１】
撮像手段としてのエリアセンサ４は、例えばＣＭＯＳイメージセンサ及び図示しないＡＧＣ（Automatic Gain Control）等とからなるもので、読取対象領域Ｐに光を照射する図示しない照明用発光ダイオードからの光の反射を受けてＣＰＵ２からのタイミング信号にしたがって読取対象領域Ｐを所定の走査方向で各画素毎に撮像し、撮像された画像データをアナログ信号としてアンプ１０に出力するようになっている。
【００１２】
アンプ１０は、エリアセンサ４により撮像された画像データのアナログ信号を所定の増幅度で増幅し、Ａ／Ｄ変換器１１に出力するように構成されている。
【００１３】
Ａ／Ｄ変換器１１は、ＣＰＵ２からのタイミング信号にしたがって、アンプ１０により増幅された信号を画素毎の画像データとして１０ビットで量子化し、取込みデータ判定回路１２及び画像データ取込み回路１３に出力するように構成されている。
【００１４】
なお、この実施形態において用いているエリアセンサ４は、アンプ１０及びＡ／Ｄ変換器１１を一体に備えたモジュールとして提供されているものである。
【００１５】
取込みデータ判定回路１２及び画像データ取込み回路１３は、相互に接続されており例えばマイクロコンピュータ，ＲＯＭ，ＲＡＭ等からなるもので、ＲＯＭには画像データを取込む際に、１０ビット分解能の画像データから８ビット分解能の画素データを有効値とするように設定するプログラムが記憶されており、また、ＲＡＭにはそのプログラムを実行するためのワークメモリ領域が確保されている。
【００１６】
また、取込みデータ判定回路１２及び画像データ取込み回路１３は、例えば３種類（複数種類）の取込みモード（以降、それぞれ取込みモード▲１▼，▲２▼，▲３▼と記述する）を後述する手順にしたがって設定選択し、８ビット分解能の画素データを有効値として画像メモリ１４に格納するように構成されている。尚、初期状態として取込みモード▲１▼に設定されている。尚、取込みデータ判定回路１２及び画像データ取込み回路１３により本発明における制御手段としてのデータ処理回路１５が構成されている。
【００１７】
画像メモリ１４は、取込みデータ判定回路１２，画像データ取込み回路１３及び画像メモリコントローラ９に接続されている。画像メモリ１４は、明暗を記録するための画像データメモリ（図示せず）等から構成されている。また、画像メモリ１４は、１読取対象領域分以上の画素データを、１画素データに対して８ビットで格納できるようにメモリ領域が割り当てられており、格納された画素データに対するアドレスを接続される各構成要素から指定でき、内容を読取書込可能に構成されている。
【００１８】
画像メモリコントローラ９は、ＣＰＵ２からの制御信号に基づいて画像メモリ１４のアドレスを指定することで、画像メモリ１４の内容を読取書込可能に構成されている。
【００１９】
ワークメモリ５にはプログラム動作時のワークエリアが割り当てられている。またキー操作部６は、例えばファンクションキーにより構成されており各種情報を入力可能に構成されている。通信インターフェース７は、外部に接続される例えばコンピュータとのデータ通信可能に構成されており、表示部８は読み込んだ２次元コードなどを表示するために用いられる。
【００２０】
上記構成の作用につき説明する。
以下、読取対象領域Ｐを撮像する際に１読取対象領域分の画素データが画像メモリ１４に記憶される過程を説明する。
【００２１】
まず、読取対象領域Ｐで反射される光が情報コード読取装置１のエリアセンサ４に入射する。エリアセンサ４は、ＣＰＵ２からのタイミング信号にしたがって、読取対象領域Ｐを撮像して得たアナログ信号をアンプ１０に出力する。アンプ１０は、所定の増幅度でアナログ信号を増幅しＡ／Ｄ変換器１１に出力する。
【００２２】
Ａ／Ｄ変換器１１は、ＣＰＵ２からのタイミング信号にしたがって、増幅されたアナログ信号を画素毎の画像データとして１０ビット分解能で量子化したディジタル信号に変換し、取込みデータ判定回路１２及び画像データ取込み回路１３に出力する。図２（ａ），図２（ｂ），図２（ｃ）は、それぞれ画像取込みモード▲１▼，▲２▼，▲３▼毎の処理動作を模式的に表わす図を示しており、また、図３は、取込みデータ判定回路１２及び画像データ取込み回路１３が行う画像取込み処理のフローチャートを示している。
【００２３】
画像データ取込み回路１３は、画像データを順次画素毎に取込み、あらかじめ設定されている画像取込みモード▲１▼で１読取対象領域分の画素データを画像メモリ１４に記憶させる。
【００２４】
また、１０ビットの階調の画像データが与えられると画像データのうち所定個数の判定用の画素を選択する。図４（ａ），（ｂ），（ｃ）は、このときに選択される判定用の画素を読取対象領域Ｐに対する領域Ｓとして図面内にハッチングすることにより示している。尚、読取対象領域Ｐは所定の検査区域にあらかじめ分割されており、その検査区域を図中破線で示している。また、７×７個の検査区域に分割しているが、これは理解を容易化するための簡易モデルを示しており、実際には６４０×４８０画素程度の領域に対して所定の検査区域に分割するものである。
【００２５】
また、選択される判定用の画素としては、図４（ａ）に示すように読取対象領域Ｐの例えば略中央の水平方向の走査線に対応する特定ライン部分の領域Ｓ、図４（ｂ）に示すように読取対象領域Ｐの例えば略中央部の検査区域に対応する特定エリア部分の領域Ｓ、図４（ｃ）に示すように読取対象領域Ｐに含まれる全画素に対応する領域Ｓなどが挙げられるが、本実施形態においては、図４（ｃ）に示すように全画素に対応する領域Ｓで画像取込み処理を行う形態につき説明する。
【００２６】
取込みデータ判定回路１２は、３種類の取込みモードのうち初期状態として取込みモード▲１▼を設定選択し、この所定の取込みモード▲１▼で画像データを取込む（ステップＳ１）。このとき、取込みデータ判定回路１２は、画像データの選択された画素について上位２ビット、すなわち、最上位ビットｂ９及び最上位から２ビット目ｂ８を取込み、この取込みデータを判断する（ステップＳ２）。すなわち、取込みデータ判定回路１２は、選択された判定用の画素に対して、最上位ビットｂ９が有効（例えば「１」とする）となる個数を計数し、また、最上位から２ビット目ｂ８が「１」となる個数を計数して判断する。
【００２７】
そして、取込みデータ判定回路１２は、最上位ビットｂ９が「１」となる個数があらかじめ定められた所定の判定用のしきい値ｎ１を超えるか否かを判定する（ステップＳ３）。このとき、取込みデータ判定回路１２は、判定用のしきい値ｎ１を超えるときには（ステップＳ３：Ｙｅｓ）、画像データ取込みモードを▲１▼に設定選択する（ステップＳ４）。また所定の個数ｎ１を超えていないときには（ステップＳ３：Ｎｏ）、最上位から２ビット目ｂ８が「１」となる個数が判定用のしきい値ｎ２を超えるか否かを判定する（ステップＳ５）。
【００２８】
取込みデータ判定回路１２は、ステップＳ５において、ｎ２を超えると判定したときには、画像データ取込みモードを▲２▼に設定選択する（ステップＳ６）。逆にステップＳ５においてｎ２を超えないと判定したときには、画像データ取込みモードを▲３▼に設定選択する（ステップＳ７）。すなわち、取込みデータ判定回路１２が判定するいずれのビットも判定用のしきい値（この場合ｎ１，ｎ２）を超えないときには、取込みデータ判定回路１２において判定されない上位のビットから下位に８ビットを有効値として画像メモリ１４に記憶させることになる。
【００２９】
ステップＳ４，Ｓ６，Ｓ７のいずれかの処理が終了すると、取込みデータ判定回路１２は、画像データ取込み回路１３に取込みモードを示すモード情報を出力し、画像データ取込み回路１３は、後述するように設定選択された取込みモードで再度画像データを取込む（ステップＳ８）。以下、取込みモード▲１▼，▲２▼，▲３▼における処理内容について図２（ａ）ないし図２（ｃ）を参照して説明する。
【００３０】
＜取込みモード▲１▼における処理内容について＞
取込みモード▲１▼は、１０ビットで得られたＡ／Ｄ変換器１１の出力について最上位を開始ビットとして下位に８ビットで画像メモリ１４に記憶させるモードを示している。すなわち、図２（ａ）に示すように、ステップＳ４において画像データ取込みモードが▲１▼に設定選択された場合には、画像データ取込み回路１３は、ビットｂ９〜ｂ２の８ビットについて画像メモリ１４に記憶させる。
【００３１】
＜取込みモード▲２▼における処理内容について＞
取込みモード▲２▼は、最上位から２ビット目を開始ビットとして下位に８ビットで画像メモリ１４に記憶させるモードを示している。すなわち、画像データ取込み回路１３は、ビットｂ８〜ｂ１の８ビットについて画像メモリ１４に記憶させる。
【００３２】
＜取込みモード▲３▼における処理内容について＞
取込みデータ判定回路１２が判定するいずれのビットも判定用のしきい値を超えないときには、取込みデータ判定回路１２において判定されない上位のビットから下位に８ビットを有効値として画像メモリ１４に記憶させることになる。取込みモード▲３▼は、最上位から３ビット目を開始ビットとして下位に８ビットで画像メモリ１４に記憶させるモードを示している。すなわち、画像データ取込み回路１３は、ビットｂ７〜ｂ０の８ビットについて画像メモリ１４に記憶させるモードである。
【００３３】
まとめると、取込みモード▲１▼の場合には読取対象領域Ｐの撮像画像を通常の明るさ、取込みモード▲２▼の場合には読取対象領域Ｐの撮像画像の明るさを２倍、取込みモード▲３▼の場合には読取対象領域Ｐの撮像画像の明るさを４倍にして全ての画素データに対する基準レベルを一定に設定し有効値とすることになる。
【００３４】
このようにした後、設定選択された取込みモードで画像データを更新して取込む（ステップＳ８）。すなわち、ＣＰＵ２は、画像メモリコントローラ９を介して画像メモリ１４に記憶された内容が更新されたことを検出し、再度エリアセンサ４，アンプ１０，Ａ／Ｄ変換器１１，取込みデータ判定回路１２及び画像データ取込み回路１３を通じて設定選択された取込みモードで画像メモリ１４に記憶させる。ＣＰＵ２は、ステップＳ８において画像メモリコントローラ９を介して画像メモリ１４に画像データが更新されたことを検出すると、ＣＰＵ２は、従来より行われているデコード処理を行う（ステップＳ９）。
【００３５】
このデコード処理は、読取対象領域Ｐに存在する情報コードを判定するための解読処理を示しており、従来手順にそって行われるものでありその説明を省略する。尚、情報コードは、図５（ａ）〜図５（ｄ）に示すようなコードなどにも適用できる。
【００３６】
このような実施形態によれば、取込みデータ判定回路１２が、判定用のしきい値を超える最も上位のビットを開始ビットと判定し、画像データの各画素データに対して上記判定された開始ビットから下位の８ビットの画素データを有効値として画像メモリ１４に記憶させているので、有効となる画素データが含まれる画素データを画像メモリ１４に記憶させることができ、不必要なメモリの増大を防ぎつつ処理時間の増加を招かないようにすることができる。
【００３７】
また、全ての画素におけるデータの基準レベルを一定にしているので、特に読取対象領域Ｐ面に照射される外来光の影響を低減することができ、また、情報コード読取装置１としては目的解像度を維持しつつ、ｍビットの有効なデータを得られると共にコストの低減を図ることができる。
【００３８】
（他の実施形態）
本発明は、上記実施形態に何ら限定されるものではなく、特に以下に示す拡張または変形が可能である。
ステップＳ５における処理は、次のように変更することもできる。取込みデータ判定回路１２は、選択された各画素の画素データについて数値データが出現する最も上位のビット（この場合ＭＳＢ(Most Significant Bit)のｂ９）の「１」を計数して判定用のしきい値と比較し、このしきい値を超えていない画素データに対してのみ２番目の上位のビット（ｂ８）の「１」を計数するようにする。このようにしても上記実施形態と同一の作用効果が得られる。
【００３９】
上記実施形態においては、取込みデータ判定回路１２及び画像データ取込み回路１３は、マイクロコンピュータ，ＲＯＭ，ＲＡＭ等から構成されているとしたが、ＰＬＤ（Programmable Logic Device)，ＦＰＧＡ(Field Programmable Gate Array)等でハード的に論理演算する構成としても良い。
【図面の簡単な説明】
【図１】本発明の実施形態を示す電気的構成図
【図２】画像データ取込み回路及び取込みデータ判定回路の動作を模式的に示す図
【図３】情報コード読取装置の制御動作を示すフローチャート
【図４】読取対象領域に対する判定用の画素の選択領域を概略的に示す図
【図５】情報コードの一例を示す図
【符号の説明】
１は情報コード読取装置（画像データ取込み装置）、２はＣＰＵ、４はエリアセンサ（撮像手段）、１２は取込みデータ判定回路（判定手段）、１３は画像データ取込み回路（選択手段）、１４は画像メモリ、１５はデータ処理回路（制御手段）である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image data fetching method, an image data fetching apparatus, and an image data fetching program suitable for an information code reading device that reads an information code consisting of a light and dark pattern existing in a reading target area.
[0002]
[Problems to be solved by the invention]
For example, when reading an information code in a reading target area, a CMOS image sensor is adopted as an image data capturing device because the CMOS image sensor is superior to a CCD sensor in terms of cost and power consumption. Tend to. A general module using such a CMOS image sensor has 10 bits in addition to the conventional 8-bit A / D converter that outputs as 8-bit pixel data as the resolution of the A / D converter increases. What is output as 10-bit pixel data by an A / D converter is being provided at low cost.
[0003]
In this case, processing of 10-bit pixel data as image data is not preferable because it causes an increase in memory for taking in information and an increase in processing time.
[0004]
By the way, as the image memory to be used, those which are handled in multiples of 8 bits, 16 bits, 32 bits and 8 bits are generally mainstream. Therefore, if the 10-bit output of the A / D converter is stored in the above-mentioned memory as the output of the CMOS image sensor, the 10-bit data for each pixel is stored in the unit of 16 bits in the memory storing the multiple of 8 bits. Since it needs to be stored, an unnecessary increase in memory is caused.
[0005]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an image data capturing method that prevents an increase in unnecessary memory while preventing an increase in processing time, and an image data capturing device using this method. And providing an image data fetching program.
[0006]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the image data capturing method according to claim 1 selects a predetermined number of determination pixels from the pixel data, and sets a predetermined number of determination pixels for the pixel data of each selected pixel. Select the pixel, and when the high-order bit where numerical data appears for the pixel data of each selected pixel is seen, the number of pixels that have the same bit value exceeds the threshold value for determination. Therefore, an unnecessary memory is prepared without preparing a memory for storing n bits, since the m-bit pixel data lower than the determined start bit is set to a valid value for each pixel data of the image data. Increase in the processing time, and processing with m bits can be prevented from increasing the processing time.
[0007]
It should be noted that the resolution required in the image data capturing device may be as low as the conventional one because it is only necessary to discriminate between white and black as the brightness levels of the white point and black point. .
[0008]
According to the image data capturing device of the second aspect, the selection unit selects a predetermined number of determination pixels from the image data, and the determination unit displays numerical data for the pixel data of the pixel. The number of pixels having the same bit value when the upper bits are viewed is counted, and the highest bit among the bits when the counted number exceeds the determination threshold is determined as the start bit. Further, the pixel data fetching means sets m-bit pixel data to be fetched from the start bit determined for each pixel data of the image data to the lower order as an effective value. As a result, effective data of m bits can be obtained in a state where the light and dark resolution is maintained, and the cost can be reduced.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment in which an image data capturing device using the image data capturing method of the present invention is applied to an information code reader 1 will be described with reference to the drawings. In the following description, an electrical configuration having a characteristic configuration of the present invention will be mainly described.
FIG. 1 shows an electrical configuration of a main part of the information code reading device 1.
The information code reading device 1 is configured around a CPU 2 that performs overall control. A CPU (Central Processing Unit) 2 is connected to a program memory 3, and reads a program stored in advance in the program memory 3 to operate other components connected thereto.
[0010]
In addition to the program memory 3, an area sensor 4, work memory 5, key operation unit 6, communication interface 7, display unit 8 and image memory controller 9 are connected to the CPU 2.
[0011]
The area sensor 4 as an imaging means is composed of, for example, a CMOS image sensor and an AGC (Automatic Gain Control) (not shown) and the like, and reflects light from an illumination light emitting diode (not shown) that irradiates the reading target region P with light. In response to the timing signal from the CPU 2, the reading target area P is imaged for each pixel in a predetermined scanning direction, and the captured image data is output to the amplifier 10 as an analog signal.
[0012]
The amplifier 10 is configured to amplify an analog signal of image data picked up by the area sensor 4 with a predetermined amplification degree and output the amplified signal to the A / D converter 11.
[0013]
The A / D converter 11 quantizes the signal amplified by the amplifier 10 in 10 bits as image data for each pixel according to the timing signal from the CPU 2, and outputs the quantized signal to the capture data determination circuit 12 and the image data capture circuit 13. It is configured as follows.
[0014]
Note that the area sensor 4 used in this embodiment is provided as a module that integrally includes an amplifier 10 and an A / D converter 11.
[0015]
The fetch data determination circuit 12 and the image data fetch circuit 13 are connected to each other and are composed of, for example, a microcomputer, a ROM, a RAM, and the like. A program for setting pixel data with 8-bit resolution as an effective value is stored, and a work memory area for executing the program is secured in the RAM.
[0016]
The capture data determination circuit 12 and the image data capture circuit 13 are, for example, procedures described later in three types (plural types) of capture modes (hereinafter referred to as capture modes (1), (2), and (3), respectively). The pixel data of 8 bits resolution is stored in the image memory 14 as an effective value. Incidentally, the acquisition mode (1) is set as the initial state. Note that the fetch data determination circuit 12 and the image data fetch circuit 13 constitute a data processing circuit 15 as control means in the present invention.
[0017]
The image memory 14 is connected to the capture data determination circuit 12, the image data capture circuit 13, and the image memory controller 9. The image memory 14 includes an image data memory (not shown) for recording light and dark. The image memory 14 is assigned a memory area so that pixel data for one reading target area or more can be stored in 8 bits for one pixel data, and an address for the stored pixel data is connected. Each component can be specified, and the contents can be read and written.
[0018]
The image memory controller 9 is configured to be able to read and write the contents of the image memory 14 by designating the address of the image memory 14 based on a control signal from the CPU 2.
[0019]
A work area for program operation is assigned to the work memory 5. The key operation unit 6 is composed of, for example, function keys and is configured to be able to input various information. The communication interface 7 is configured to be capable of data communication with, for example, a computer connected to the outside, and the display unit 8 is used to display the read two-dimensional code.
[0020]
The operation of the above configuration will be described.
Hereinafter, a process in which pixel data for one reading target area is stored in the image memory 14 when the reading target area P is imaged will be described.
[0021]
First, the light reflected by the reading target region P enters the area sensor 4 of the information code reading device 1. The area sensor 4 outputs an analog signal obtained by imaging the reading target area P to the amplifier 10 in accordance with the timing signal from the CPU 2. The amplifier 10 amplifies the analog signal with a predetermined amplification degree and outputs it to the A / D converter 11.
[0022]
The A / D converter 11 converts the amplified analog signal into a digital signal quantized with 10-bit resolution as image data for each pixel in accordance with the timing signal from the CPU 2, and acquires the acquisition data determination circuit 12 and the image data acquisition Output to the circuit 13. 2 (a), 2 (b), and 2 (c) schematically show processing operations for each of the image capture modes (1), (2), and (3), respectively. FIG. 3 shows a flowchart of the image capture process performed by the capture data determination circuit 12 and the image data capture circuit 13.
[0023]
The image data capturing circuit 13 sequentially captures image data for each pixel, and stores pixel data for one reading target area in the image memory 14 in a preset image capturing mode (1).
[0024]
Further, when 10-bit gradation image data is given, a predetermined number of determination pixels are selected from the image data. 4A, 4 </ b> B, and 4 </ b> C are illustrated by hatching the determination pixels selected at this time as a region S with respect to the reading target region P in the drawing. Note that the reading target area P is divided in advance into predetermined inspection areas, and the inspection areas are indicated by broken lines in the figure. Moreover, although it is divided into 7 × 7 inspection areas, this shows a simple model for facilitating understanding, and in fact, a predetermined inspection area for an area of about 640 × 480 pixels is shown. To divide.
[0025]
Further, as a pixel for determination to be selected, as shown in FIG. 4A, for example, a region S of a specific line portion corresponding to a horizontal scanning line in the approximate center of the reading target region P, FIG. As shown in FIG. 4, for example, the area S of the specific area corresponding to the inspection area at the substantially central portion of the reading target area P, the area S corresponding to all the pixels included in the reading target area P as shown in FIG. However, in the present embodiment, a mode in which the image capturing process is performed in the region S corresponding to all the pixels as illustrated in FIG. 4C will be described.
[0026]
The capture data determination circuit 12 sets and selects the capture mode {circle around (1)} as an initial state among the three types of capture modes, and captures image data in the predetermined capture mode {circle around (1)} (step S1). At this time, the captured data determination circuit 12 captures the upper 2 bits, ie, the most significant bit b9 and the second most significant bit b8 from the selected pixel of the image data, and determines the captured data (step S2). That is, the captured data determination circuit 12 counts the number of the most significant bit b9 that is valid (eg, “1”) for the selected determination pixel, and the second bit b8 from the most significant bit. Judgment is made by counting the number in which “1” becomes “1”.
[0027]
Then, the fetch data determination circuit 12 determines whether or not the number at which the most significant bit b9 is “1” exceeds a predetermined threshold value n1 for determination (step S3). At this time, when the threshold value n1 for determination is exceeded (step S3: Yes), the captured data determination circuit 12 sets and selects the image data capture mode (1) (step S4). If the predetermined number n1 is not exceeded (step S3: No), it is determined whether or not the number at which the second bit b8 from the most significant bit is “1” exceeds the threshold value n2 for determination (step S5). ).
[0028]
When it is determined in step S5 that the value exceeds n2, the captured data determination circuit 12 sets and selects the image data capture mode (2) (step S6). Conversely, when it is determined in step S5 that n2 is not exceeded, the image data capture mode is set to (3) and selected (step S7). That is, when any bit judged by the fetched data judgment circuit 12 does not exceed the judgment threshold value (in this case, n1, n2), the lower eight bits are valid from the upper bit not judged by the fetched data judgment circuit 12 The value is stored in the image memory 14 as a value.
[0029]
When any one of steps S4, S6, and S7 is completed, the capture data determination circuit 12 outputs mode information indicating the capture mode to the image data capture circuit 13, and the image data capture circuit 13 is set as described later. The image data is captured again in the selected capture mode (step S8). Hereinafter, processing contents in the capture modes {circle around (1)}, {circle around (2)}, {circle around (3)} will be described with reference to FIGS. 2 (a) to 2 (c).
[0030]
<Processing details in capture mode (1)>
The capture mode (1) indicates a mode in which the output of the A / D converter 11 obtained with 10 bits is stored in the image memory 14 with the most significant bit as the start bit and the lower 8 bits. That is, as shown in FIG. 2A, when the image data capture mode is set to (1) in step S4, the image data capture circuit 13 performs image memory 14 for 8 bits b9 to b2. Remember me.
[0031]
<Processing content in capture mode (2)>
The capture mode {circle over (2)} indicates a mode in which the second bit from the most significant bit is stored in the image memory 14 with the lower 8 bits as the start bit. That is, the image data fetch circuit 13 stores the 8 bits of bits b8 to b1 in the image memory 14.
[0032]
<Processing details in capture mode (3)>
When any bit determined by the captured data determination circuit 12 does not exceed the determination threshold value, the lower 8 bits are stored in the image memory 14 as effective values from the upper bits not determined by the captured data determination circuit 12. become. The capture mode {circle over (3)} indicates a mode in which the third bit from the most significant bit is stored in the image memory 14 with the lower 8 bits as the start bit. That is, the image data capturing circuit 13 is a mode in which 8 bits of bits b7 to b0 are stored in the image memory 14.
[0033]
In summary, in the capture mode (1), the captured image of the read target area P is normal brightness, and in the capture mode (2), the brightness of the captured image of the read target area P is doubled, and the capture mode In the case of {circle around (3)}, the brightness of the picked-up image in the reading target area P is quadrupled, and the reference level for all pixel data is set to a constant value to be an effective value.
[0034]
After this, the image data is updated and captured in the capture mode selected and selected (step S8). That is, the CPU 2 detects that the content stored in the image memory 14 has been updated via the image memory controller 9, and again the area sensor 4, the amplifier 10, the A / D converter 11, the captured data determination circuit 12, and The image data is stored in the image memory 14 in the capture mode set and selected through the image data capture circuit 13. When the CPU 2 detects that the image data has been updated in the image memory 14 via the image memory controller 9 in step S8, the CPU 2 performs a decoding process conventionally performed (step S9).
[0035]
This decoding process shows a decoding process for determining an information code existing in the reading target area P, and is performed according to a conventional procedure, and its description is omitted. The information code can also be applied to codes as shown in FIGS. 5 (a) to 5 (d).
[0036]
According to such an embodiment, the captured data determination circuit 12 determines the most significant bit exceeding the determination threshold as the start bit, and the determined start bit for each pixel data of the image data. Since the lower 8 bits of pixel data are stored in the image memory 14 as effective values, the pixel data including the effective pixel data can be stored in the image memory 14, which increases unnecessary memory. It is possible to prevent an increase in processing time while preventing it.
[0037]
In addition, since the reference level of the data in all the pixels is made constant, the influence of extraneous light irradiated onto the reading target area P surface can be reduced, and the information code reading apparatus 1 has a target resolution. While maintaining, m-bit effective data can be obtained and the cost can be reduced.
[0038]
(Other embodiments)
The present invention is not limited to the above-described embodiment, and can be expanded or modified as follows.
The process in step S5 can be changed as follows. The fetch data determination circuit 12 counts “1” of the most significant bit (in this case, b9 of MSB (Most Significant Bit)) for the pixel data of each selected pixel to determine the threshold for determination. Compared with the value, only “1” of the second upper bit (b8) is counted only for the pixel data not exceeding the threshold value. Even if it does in this way, the same operation effect as the above-mentioned embodiment is acquired.
[0039]
In the above embodiment, the capture data determination circuit 12 and the image data capture circuit 13 are composed of a microcomputer, a ROM, a RAM, and the like. It is good also as a structure which performs a logical operation by hardware.
[Brief description of the drawings]
FIG. 1 is an electrical configuration diagram illustrating an embodiment of the present invention. FIG. 2 is a diagram schematically illustrating operations of an image data capturing circuit and a captured data determination circuit. FIG. 3 is a flowchart illustrating a control operation of an information code reader. FIG. 4 is a diagram schematically showing a selection region of a pixel for determination with respect to a reading target region. FIG. 5 is a diagram showing an example of an information code.
1 is an information code reader (image data capturing device), 2 is a CPU, 4 is an area sensor (imaging means), 12 is a captured data determination circuit (determination means), 13 is an image data capture circuit (selection means), and 14 is An image memory 15 is a data processing circuit (control means).

Claims

読取対象領域を撮像して得られるｎビットの階調の画像データに対して、これをｍ（ｍ＜ｎ）ビットの階調の画素データとして取りこむ場合において、
前記画像データのうち所定個数の判定用の画素を選択し、
選択された各画素の画素データについて数値データが出現する上位のビットをみたときに同じビット値となる画素の個数が判定用のしきい値を超える最も上位のビットを開始ビットと判定し、
前記画像データの各画素データに対して上記判定された開始ビットから下位のｍビットの画素データを有効値とすることを特徴とする画像データ取込方法。In the case where n-bit gradation image data obtained by imaging the reading target area is captured as pixel data of m (m <n) bit gradation,
Select a predetermined number of determination pixels from the image data,
For the pixel data of each selected pixel, the most significant bit in which the number of pixels having the same bit value when looking at the most significant bit where numerical data appears is determined as a start bit,
An image data capturing method, wherein the pixel data of the lower m bits from the determined start bit is set to a valid value for each pixel data of the image data.

撮像手段により読取対象領域を撮像して得られるｎビット階調の画像データが与えられるとその画像データからあらかじめ指定された個数の判定用の画素を選択する選択手段と、
この選択手段により選択された複数の画素の画素データについて数値データが出現する上位のビットをみたときに同じビット値となる画素の個数を計数すると共に、その計数個数が判定用のしきい値を超えるときのビットのうちの最も上位のビットを開始ビットと判定する判定手段と、
前記画像データの各画素データに対して上記判定された開始ビットから下位に向けて取込み対象となるｍビットの画素データを有効値とする画素データ取込手段とを備えたことを特徴とする画像データ取込み装置。Selection means for selecting a predetermined number of pixels for determination from the image data given n-bit gradation image data obtained by imaging the reading target area by the imaging means;
Regarding the pixel data of a plurality of pixels selected by this selection means, the number of pixels having the same bit value when counting the upper bits where numerical data appears is counted, and the counted number sets a threshold value for determination. Determining means for determining the highest bit among the bits when exceeding as a start bit;
Image data comprising: pixel data fetching means that takes m-bit pixel data to be fetched from the determined start bit to the lower order for each pixel data of the image data as an effective value Data acquisition device.

画像データ取込み装置の制御手段に、
撮像手段により読取対象領域を撮像して得られるｎビット分解能の画像データが与えられるとその画像データからあらかじめ指定された個数の判定用の画素を選択する処理と、
選択された複数の画素の画素データについて数値データが出現する上位のビットをみたときに同じビットとなる画素の個数が判定用のしきい値を超えるときのビットのうちの最も上位のビットを開始ビットと判定する処理と、
前記画像データの各画素データに対して上記判定された開始ビットから下位に向けて取込対象となるｍビットの画素データを取り込む処理を実行させることを特徴とする画像データ取込プログラム。In the control means of the image data capturing device,
A process of selecting a predetermined number of determination pixels from the image data given n-bit resolution image data obtained by imaging the reading target area by the imaging means;
Starts the highest bit among the bits when the number of pixels that become the same bit when the high-order bit where numerical data appears for the pixel data of multiple selected pixels exceeds the threshold for judgment Processing to determine a bit,
An image data fetching program for executing processing for fetching m-bit pixel data to be fetched from the determined start bit toward the lower order for each pixel data of the image data.