JP3705977B2 - Method for forming gate electrode - Google Patents

Method for forming gate electrode Download PDF

Info

Publication number
JP3705977B2
JP3705977B2 JP34408199A JP34408199A JP3705977B2 JP 3705977 B2 JP3705977 B2 JP 3705977B2 JP 34408199 A JP34408199 A JP 34408199A JP 34408199 A JP34408199 A JP 34408199A JP 3705977 B2 JP3705977 B2 JP 3705977B2
Authority
JP
Japan
Prior art keywords
tungsten
etching
plasma
gate electrode
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34408199A
Other languages
Japanese (ja)
Other versions
JP2001160549A (en
Inventor
通成 山中
淳 芝田
重徳 林
秀夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP34408199A priority Critical patent/JP3705977B2/en
Publication of JP2001160549A publication Critical patent/JP2001160549A/en
Application granted granted Critical
Publication of JP3705977B2 publication Critical patent/JP3705977B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明に属する技術分野】
本発明は、ドライエッチング方法を用いたゲート電極の形成方法に関するものである。
【0002】
【従来の技術】
従来、半導体集積回路のゲート電極材料として、多結晶シリコンが用いられていた。しかしながら、近年の半導体回路の高性能化、高速化のためにゲート電極の低抵抗化が求められている。特に、0.15μmルール以下の世代では、多結晶シリコンと金属膜(例えばタングステン)の積層膜をゲート電極の材料として用いるポリメタルゲート電極、またはさらに微細なルールにおいては金属膜をゲート電極の材料として用いるメタルゲート電極の採用が提案されている。
【0003】
メタルゲート電極の材料として広く検討されているものの一つがタングステンである。タングステンはシリコン半導体において配線材料やタングステンポリサイドといった形で利用されており、シリコンプロセスには整合性の良い材料である。
【0004】
以下、図面を参照しながら、メタルゲート電極の構造とドライエッチング方法によるゲート電極形成方法について説明する。図8はメタルゲート電極形成時の工程断面図である。まず半導体基板1上にゲート絶縁膜2を形成し、ゲート絶縁膜2上にメタルゲート材料としてタングステンを形成するが、タングステンを直接絶縁膜2上に形成するとはがれやすいという問題がある。このためゲート絶縁膜2とタングステンの間に密着層3を形成する。密着層3としては例えば窒化チタンや窒化タングステンが用いられている。
【0005】
上記のようにゲート絶縁膜2として例えば4nm以下のシリコン酸化膜を形成し、10nmの密着層3を形成する。さらに100nmのタングステン4を形成し、シリコン窒化膜5を形成する。次に図8(a)に示すようにリソグラフィーによってレジストパターン6を形成する。
【0006】
次に、図8(b)に示すように、シリコン窒化膜5をエッチングする。
【0007】
次に、図8(c)に示すように、フォトレジスト6を除去した後、シリコン窒化膜5をマスクとして、タングステン膜4のドライエッチングを行なった。ここで、タングステンのエッチングは誘導結合型プラズマ(InductivelyCoupled Plasma、以下ICP)を用いたドライエッチング装置で行なった。
【0008】
タングステンのエッチングガスとしてはSF6 のようなフッ素系ガスあるいはCl2 のような塩素系ガスが一般的に用いられている。次に上記2種類のエッチングガス及び上記窒化チタン、窒化タングステンの2種類の密着層3を用いた際の、ゲート電極エッチングに関する課題について説明する。
【0009】
密着層3が窒化タングステンでCl2 ガスを用いた場合、次のような課題が存在する。すなわち、例えば下記エッチング条件でエッチングしたとする。
【0010】
電極温度 :10℃
Cl2 ガス流量 :25sccm
2 ガス流量 :25sccm
圧力 :1Pa
ICP電力 :500W
バイアス電力 :50W
この条件下では、タングステン膜4および窒化タングステン3のエッチング速度はほぼ同一であり、下地ゲート酸化膜2との選択比は10程度と低い。このため、図8(d)に示すようにゲート酸化膜2に破れ82が生じ、さらに下地シリコン基板1までもエッチングしてしまう。
【0011】
次に密着層3が窒化タングステンでSF6 ガスを用いた場合には、次のような課題が存在する。すなわち、例えば下記エッチング条件でエッチングしたとする。
【0012】
電極温度 :10℃
SF6 ガス流量 :50sccm
圧力 :1Pa
ICP電力 :500W
バイアス電力 :25W
この条件下においても、密着層3が窒化タングステンでCl2 ガスを用いた場合と同様に、タングステン膜4および窒化タングステン3のエッチング速度はほぼ同一であり、下地ゲート酸化膜2との選択比は10程度と低い。このため、図8(d)に示すようにゲート酸化膜2に破れ82が生じさらに下地シリコン基板1までもエッチングしてしまう。
【0013】
次に密着層3が窒化チタンでCl2 ガスを用いた場合、次のような課題が存在する。すなわち、例えば下記エッチング条件でエッチングしたとする。
【0014】
電極温度 :10℃
Cl2 ガス流量 :25sccm
2 ガス流量 :25sccm
圧力 :1Pa
ICP電力 :500W
バイアス電力 :50W
この条件下においては、タングステン4のエッチング速度は50nm/minであり、窒化チタン3のエッチング速度は25nm/minであるため、図8(e)に示すように窒化チタン3にすそ引きが生じてしまう。また下地ゲート酸化膜2との選択比は10程度と低い。このため、図8(e)に示すようにゲート酸化膜2に破れ82が生じさらに下地シリコン基板1までもエッチングしてしまう。
【0015】
さらに密着層3が窒化チタンでSF6 ガスを用いた場合、次のような課題が存在する。この場合Cl2 ガスを用いた場合に発生したすそ引きを防止するために、まずタングステンのみをSF6 ガスによりエッチングし、窒化チタンを露出させ、次にCl2 ガスを用いて窒化チタンをエッチングする方法をとる。タングステンのエッチング条件は次の通りである。
【0016】
電極温度 :10℃
SF6 ガス流量 :50sccm
圧力 :1Pa
ICP電力 :500W
バイアス電力 :25W
この時のタングステン膜4のエッチング速度は、50nm/minであり、下地窒化チタン3のエッチング速度は30nm/minである。すなわち、対窒化チタン選択比(タングステンのエッチング速度/窒化チタンのエッチング速度)は1.7である。続けて次のエッチング条件で窒化チタン3をドライエッチングにより除去する。
【0017】
電極温度 :10℃
Cl2 ガス流量 :25sccm
2 ガス流量 :25sccm
圧力 :1Pa
ICP電力 :500W
Bias電力 :50W
この時の窒化チタンのエッチング速度は、100nm/minであり、下地ゲート酸化膜のエッチング速度は5nm/minである。すなわち、対酸化膜選択比(窒化チタンのエッチング速度/ゲート酸化膜のエッチング速度)は20である。
【0018】
しかしながらこの場合、SF6 ガスを用いたタングステン4のエッチングにおいて対窒化チタン選択比は、1.7しかなく、タングステン4がエッチングされ窒化チタン3が露出した際には、図8(c)に示すように、窒化チタン3の一部が欠損(窒化チタン破れ)81した状態になることがある。そして、窒化チタン3のエッチングが行なわれた場合、ゲート酸化膜厚Toxは4nm以下と非常に薄く、しかも窒化チタンエッチング中の対酸化膜選択比は20程度であるために、窒化チタンエッチング中のゲート酸化膜破れ82(図8(d))が発生してしまう。このようにタングステンエッチング時に窒化チタン3に対して高い選択比が得られない原因は次の通りである。
【0019】
タングステン4のドライエッチングにおいて、エッチングガスとして主にSF6 を用いている。SF6 は、プラズマ中で電子衝突により、次のような多段階の解離をし、
SF6 + e- →SF5 -+F
SF5 -+ e- →SF4 2-+F
SF4 2-+ e- →SF3 3-+F
・ ・ ・ ・ ・
多量のフッ素ラジカルを放出する。このF(フッ素)ラジカルがタングステン表面に付着し、SFxイオンのイオン支援によりタングステン4と反応し、
W + 6F →WF6
というようにエッチングが進行する。
【0020】
一方、TiNはFラジカルとは化学的に容易に反応し、
TiN + 4F → TiF4
となる。Fラジカルがプラズマ中に多量に存在する状態では、タングステン4、窒化チタン3との反応が進行するため、選択比(タングステンのエッチング速度/窒化チタンのエッチング速度)を確保するのが非常に困難である。
【0021】
上記のような問題は例えばゲート酸化膜2が5〜10nm程度と厚い場合には問題にはならず、実際Cl2 ガスを用いたゲート電極の加工例が報告されている(例えば、H.Noda et al., Jpn.J.Appl.Phys. Vol.35(1996) pp.807-811 )。しかし、実施にメタルゲートが適用される世代では、ゲート酸化膜2は3〜4nm以下と非常に薄くなるため、上記のような酸化膜破れ82のような問題を生じる。
【0022】
このようにタングステン4を用いたメタルゲートのエッチングは下地との選択比が低いために非常に困難であり、特にゲート絶縁膜2が薄膜化された際に実用上有効なエッチング手段は見出されていない。そのため、エッチングによらずにメタルゲートを形成する方法(例えばダマシンゲート形成方法、応用物理学会分科会シリコンテクノロジーNo.10(1999) もしくは日経マイクロデバイス7月号(1999)、pp46-51 )が開発されるまでに至っている。しかしこの方法は工程が複雑であり実用上有効な手法ではない。
【0023】
さてエッチング時の下地との選択比を向上させる方法として、プラズマに印加する高周波電力を時間変調したパルスプラズマを用いる方法がある。
【0024】
例えば特開平6−267900号公報には電子サイクロトロン共鳴プラズマを10kHz以上の周波数でパルス変調する方法が開示されている。このパルスプラズマをポリシリコンを用いたゲート電極形成に適用し、ポリシリコンと下地酸化膜との選択比を向上させている。また特開平11−26433号公報では誘導結合式プラズマにおいてパルス変調を行い、BPSGとポリシリコンの選択比を向上させる方法が開示されている。これらはいずれも、酸化膜やポリシリコンといったシリコン系材料へのパルスプラズマの適用例であり、メタルゲートへの適用例ではない。
【0025】
さらに高融点金属へのパルスプラズマの適用例としては特開平9−260359号公報に示されている。これはパルス励起されたプラズマにより高融点金属をエッチングしようというものであるが、開示されている高融点金属としてはNb、Ta、Moであり、タングステンに関する開示は無い。
【0026】
したがって、本発明の目的は、密着層の種類やエッチングガス種との組み合わせで生じる上記のような酸化膜破れや密着層のすそ引きなどの問題点に鑑み、エッチング時の選択性が高く、良好な形状が得られるゲート電極の形成方法を提供するものである。
【0027】
【課題を解決するための手段】
請求項1記載のゲート電極の形成方法は、基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に窒化チタンとタングステンを順に形成する工程と、
前記タングステンと前記窒化チタンに対して、変調周期が10〜500μsecの時間変調された高周波励起プラズマによるエッチングを行い、ゲート電極を形成する工程とを含み、
前記ゲート電極を形成する工程において、前記タングステンのエッチングを行い前記窒化チタンを露出させた後、エッチングガスを切り替えて前記窒化チタンをエッチングし、
前記タングステンのエッチングに用いられるガスはSF 6 、NF 3 、CF 4 、CHF 3 、C 2 6 、C 3 8 、C 4 8 の内少なくともいずれか1種を含み、
前記窒化チタンのエッチングに用いられるガスはBCl 3 、Cl 2 、HCl、HBrの内少なくともいずれか1種を含み、
前記窒化チタンと前記ゲート絶縁膜との選択比が100程度あり、
前記ゲート電極の幅は0.15μm以下であり、
前記ゲート絶縁膜のシリコン酸化膜換算膜厚が4nm以下であることを特徴とするものである。
【0028】
請求項1記載のゲート電極の形成方法によれば、時間変調された高周波励起プラズマを用いてエッチングすることで、半導体基板上の極薄ゲート絶縁膜上に形成された高融点金属膜を含む積層膜をエッチングしてゲート電極を形成する場合でも、下地との選択比を高め、良好なエッチング形状を得ることができる。
【0033】
請求項記載のゲート電極の形成方法は、請求項1において、前記窒化チタンにかえて、窒化タングステンを用いることを特徴とする。
【0034】
請求項記載のゲート電極の形成方法によれば、請求項1と同様な効果がある。
【0043】
請求項記載のゲート電極の形成方法は、請求項1において、前記高周波励起プラズマが誘導結合型プラズマであるものである。
【0044】
請求項記載のゲート電極の形成方法によれば、請求項1と同様な効果であるほか、特に高周波励起プラズマとして高密度プラズマを低圧力で発生できる誘導結合プラズマを用いるとより効果的である。
【0047】
請求項記載のゲート電極の形成方法は、請求項において、前記時間変調された誘導結合型プラズマにおいて、変調におけるオンオフ周期に対するオン時間の割合が10%〜80%である。
【0048】
請求項記載のゲート電極の形成方法によれば、請求項と同様な効果がある。
【0049】
ここで以下、時間変調プラズマ(以下パルスプラズマと記す)について説明する。
【0050】
図7は、パルス変調プラズマを発生させるICP型ドライエッチング装置の断面図である。図7において、70はチャンバ、71は下部電極、72は排気口、73は石英板、74はバイアス高周波電力を印加する高周波電源(0.4〜13.76MHz)、75はICPコイル、76はICP高周波電源(0.4〜13.76MHz)、77はガス導入口、78は半導体基板、79はパルス変調回路である。本ICPエッチング装置において、パルス変調回路79を用いて、高周波電源76をON/OFF変調し、ICPコイル75に時間変調された高周波電力を印加することによって、パルスプラズマをチャンバー70内で発生させる。そして、バイアス高周波電源74より下部電極71に高周波電力を供給し、下部電極71上に設置された半導体基板78に、上記ICPコイル75により発生したパルスプラズマ中からイオン、電子を下部電極71の方向に引き込むとともに、プラズマから等方的にラジカルが供給され、反応性イオンエッチングによって半導体基板78上のエッチングが進行する。
【0051】
次にパルスプラズマの効果について説明する。図6に連続高周波(以後CWと記す)電力にON/OFF変調を行なった場合に、プラズマ中の電子密度Neがどのように変化するかを示した概念図である。図6(a)に示す13.56MHzの高周波電力に、図6(b)に示すON/OFF変調を行なうと、図6(c)に示すような波形の高周波電力(以後パルス高周波と記す)が得られる。このパルス高周波を、図7に示したICPエッチング装置のICPコイルに印加する。このようなパルス高周波を印加した時、ON時にはCWと同様に、ガス分子の解離及び励起が進行し、電子密度Neは1×1012cm-3程度になる。しかし、OFF時には、電子は急激にその運動エネルギーを失い、電子密度Neは減少する(図6(d))。すなわち、パルス的に高周波電力を印加することにより、CW放電と比較し、平均的な電子密度を小さくすることが可能となる。
【0052】
次に、パルス変調が負イオン密度に与える影響について説明する。CWプラズマにおいては、高エネルギー電子が母ガスへ電子衝突することによって正イオン、負イオンが生成される。一方、パルスプラズマ中では、ON時間中には電子衝突によって正イオン、負イオンが生成されるが、OFF時間中では、電子は急速にそのエネルギーを失い、分子もしくは原子に付着して負イオンを生成する。このような負イオンは正イオンよりも反応性が大きい。そして、パルス周期、オンオフ周期に対するオン時間の割合(以下、デューティ比)を制御することによってプラズマ中の負イオン密度を制御するとともに、プラズマから供給されるイオン及びラジカルと半導体基板との反応性を制御することが可能となる。
【0053】
次に、パルス変調がラジカル密度に与える影響について説明する。一般にプラズマ中では、ガス分子への電子衝突によって母ガスの解離が起こり、イオンやラジカルが生成される。すなわち、イオン、ラジカル量は電子密度に比例すると考えられるから、パルス変調により上記のように平均的な電子密度が減少すると、母ガスより生成するラジカル量自体も減少すると考えられる。
【0054】
このパルス変調プラズマの効果を、SF6ガスを例にとって具体的に説明する。
【0055】
SF6 ガスは、プラズマ中で電子衝突により、
SF6 + e- →SF5 -+F
SF5 -+ e- →SF4 2-+F
SF4 2-+ e- →SF3 3-+F
・ ・ ・ ・ ・
というような多段階の解離が起こり、Fラジカルが生成される。CWプラズマを用いた時、上記した解離が進行し、Fラジカルが多量に発生する。一方、パルスプラズマを用いた場合、ON時間中に解離は進行するが、OFF時間には解離は進行しない。そこで、上記したような多段階の解離が妨げられ、Fラジカルの生成量がCWプラズマと比べ抑制される。
【0056】
次に、Cl2 ガスを用いたプラズマにパルス変調を適用した場合について説明する。Cl2 ガスの場合でも、上記したSF6 ガスの場合と同様、電子衝突により、
Cl2 +e- → Cl- +Cl*
というような解離が進行するが、パルス変調を行なうことにより、解離が抑制されClラジカルの生成が妨げられ、プラズマ中のClラジカル密度は、CW放電の場合と比較して、小さくなるのである。
また、パルス変調を行なった場合、イオンの生成においても、SF6 の場合と同様にOFF時間に電子の付着が起こり、CW放電と比較して負イオンがより多く生成される。
【0057】
以上の述べたように、ICPプラズマにおいてパルスプラズマを適用することにより、プラズマ中のラジカル密度およびラジカル組成を制御することが可能なのである。
【0058】
本発明では、以上述べたパルスプラズマの特徴を用いて、以下に示す構成により、パルスプラズマをメタルゲート電極エッチングに適用し、被エッチング物(例えばタングステン)と下地膜(例えば、TiNもしくはゲート酸化膜)との選択性を向上させようとするものである。
【0059】
【発明の実施の形態】
以下本発明の実施の形態について、図1から図4を参照しながら説明する。
【0060】
(実施の形態1)
図1は、本発明の第1の実施の形態におけるゲート電極を形成する高融点金属膜を含む積層膜として、タングステンと窒化チタンによる密着層で構成されたメタルゲート電極をドライエッチングを用いて形成する方法を示す工程断面図である。図1において、1は半導体基板、2はゲート酸化膜、3は窒化チタン(TiN)、4はタングステン(W)、5はシリコン窒化膜、6はフォトレジストである。
【0061】
まず、図1(a)に示すように、半導体基板1上にゲート酸化膜2を形成し、順次窒化チタン3、タングステン4、シリコン窒化膜5を堆積し、リソグラフィによってレジストパターン6を形成する。
【0062】
次に、図1(b)に示すように、シリコン窒化膜5をエッチングする。
【0063】
次に、図1(c)に示すように、フォトレジスト6を除去した後、シリコン窒化膜5をマスクとして、パルス変調プラズマを用いて、タングステン膜4のドライエッチングを行なう。
【0064】
エッチング条件は次の通りである。
電極温度 :10℃
SF6 ガス流量 :50sccm
圧力 :1Pa
ICP電力 :1000W
Bias電力 :25W
デューティ比 :50%
パルス周期 :50μs
タングステン4のドライエッチングにパルス変調を適用した効果を示すために、図2(a)にタングステン4(Wを黒丸で示す)、窒化チタン3(TiNを白丸で示す)のエッチング速度のパルス周期依存性を、図2(b)に選択比(タングステンのエッチング速度/窒化チタンのエッチング速度)のパルス周期依存性を示す。パルス周期以外のエッチング条件は第1の実施の形態の実施例中に上記した通りである。なお図2には平均投入パワー(ピークパワー×デューティ比)を一定とした場合のCWプラズマのデータも示している。図2(a)からわかるようにCWからパルス周期が短くなるにつれてタングステン4のエッチング速度は増加するが、TiNのエッチング速度は、CWプラズマよりパルスプラズマの方が小さく、パルス周期50〜500μsの間では、エッチング速度はほぼ一定である。その結果、図2(b)に示すように、選択比はCWプラズマにおいて2以下であるが、パルスプラズマを用いることにより選択比が6以上に向上する。
【0065】
これは、パルス変調を行なうことにより、プラズマ中でタングステン4のエッチングに寄与する負イオンが増大するために、CW放電と比較し、エッチング速度が増大するためである。上記したパルスプラズマをタングステン4のドライエッチングに適用することにより、図1(c)に示すように、窒化チタン3(TiN)上でタングステン4のエッチングをストップさせることが可能となる。
【0066】
次に図1(d)に示すように、エッチングガス並びにエッチング条件を変えたパルス変調プラズマを用いて窒化チタン3のドライエッチングを行なう。
エッチング条件は次の通りである。
電極温度 :10℃
Cl2 ガス流量 :25sccm
2 ガス流量 :25sccm
圧力 :1Pa
ICP電力 :1000W
Bias電力 :50W
デューティ比 :50%
パルス周期 :50μs
図3に窒化チタン3のドライエッチング時の選択比(窒化チタンのエッチング速度/ゲート酸化膜2のエッチング速度)のパルス周期依存性を示す。パルス周期以外のエッチング条件は上記した通りである。なお図3には平均投入パワー(ピークパワー×デューティ比)を一定とした場合のCWプラズマのデータも示している。図3からわかるように、CW時では、選択比は20程度であるが、パルス変調により選択比は増大し、パルス周期が短くなるにつれ選択比は向上していき、パルス周期50μsで選択比100まで向上することがわかった。
【0067】
これは、パルス変調により塩素ラジカルの生成が抑制されたことによるゲート酸化膜のエッチング阻害および負イオン生成による窒化チタンエッチ反応の促進がなされたためと考えられる。つまり、Cl2 ガスを用いたパルス変調プラズマでは、窒化チタンのエッチング速度が増大し、ゲート酸化膜のエッチング速度が低下する。そのため、パルスプラズマを用いることにより、選択比(窒化チタンのエッチング速度/ゲート酸化膜のエッチング速度)の増大が図られるのである。
【0068】
このようにゲート酸化膜2との選択比が100程度まで向上すると、窒化チタン3のエッチング時には下地酸化膜と十分な選択比を確保することができ、図1(d)に示すように酸化膜破れのないメタルゲート電極を形成することができる。
【0069】
なお、本実施の形態では、エッチングガスとしてSF6 、Cl2 を用いたが、SF6 に代えてフッ素を含むガスとしてNF3 、CF4 、CHF3 、C2 6 、C3 8 、C4 8 のうち少なくとも一種以上のガスを用いることで、またCl2 に代えて塩素を含むガスあるいはハロゲンを含むガスとしてBCl3 、Cl2 、HCl、HBrのうち少なくとも一種以上のガスを用いることで同様の効果が得られる。
【0070】
(実施の形態2)
図4は、本発明の第2の実施の形態におけるタングステンと窒化タングステンによる密着層で構成されたメタルゲート電極をドライエッチングを用いて形成する方法を示す工程断面図である。図4において、1は半導体基板、2はゲート酸化膜、7は窒化タングステン(WNx)、4はタングステン(W)、5はシリコン窒化膜、6はフォトレジストである。
【0071】
まず、図4(a)に示すように、半導体基板1上にゲート酸化膜2を形成し、順次窒化タングステン7、タングステン4、シリコン窒化膜5を堆積し、リソグラフィによってレジストパターン6を形成する。
【0072】
次に、図4(b)に示すように、シリコン窒化膜5をエッチングする。
【0073】
次に、図4(c)に示すように、フォトレジスト6を除去した後、シリコン窒化膜5をマスクとして、パルス変調プラズマを用いて、タングステン膜4、窒化タングステン膜7のドライエッチングを行なう。
【0074】
エッチング条件は次の通りである。
電極温度 :70℃
Cl2 ガス流量 :25sccm
2 ガス流量 :25sccm
圧力 :1Pa
ICP電力 :1000W
Bias電力 :200W
デューティ比 :50%
パルス周期 :50μs
図5に窒化タングステン7のドライエッチング時の選択比(タングステンのエッチング速度/窒化タングステンのエッチング速度)のパルス周期依存性を示す。パルス周期以外のエッチング条件は上記した通りである。なお図5は平均投入パワー(ピークパワー×デューティ比)を一定とした場合のCWプラズマのデータも示している。図5からわかるように、CW時では、選択比は10程度であるが、パルス変調により選択比は増大し、パルス周期が短くなるにつれ選択比は向上していき、パルス周期50μsで選択比100まで向上することがわかった。
【0075】
これは、パルス変調を行なうことにより、プラズマ中でタングステン4のエッチングに寄与する負イオンCl- が増大するために、CW放電と比較し、エッチング速度が増大した結果、タングステンとゲート酸化膜との選択比が向上するのである。上記したパルスプラズマをタングステンのドライエッチングに適用することにより、ゲート酸化膜との選択比が100まで向上し、図4(c)に示すように、ゲート酸化膜2上でタングステン4および窒化タングステン7のエッチングをストップさせることが可能となる。
【0076】
なお窒化タングステンに代えて密着層にタンタルあるいは窒化タンタルを用いても同様の効果が得られる。
【0077】
なお、本実施の形態では、エッチングガスとしてCl2 を用いたが、塩素を含むガスあるいはハロゲンを含むガスとしてBCl3 、Cl2 、HCl、HBrのうち少なくとも一種以上のガスを用いることで同様の効果が得られる。
【0078】
また、第1の実施の形態及び第2の実施の形態ではパルス変調として、パルス周期50μs、デューティ比50%を用いたが、パルス周期は10μsから500μsの間にあればよい。これはプラズマのオン/オフのために約5μsecが必要なためである。また、デューティ比は10%から80%にあれば、CW放電と比較し、パルス変調プラズマにおける上記したような選択比向上効果が得られる。例えば、パルス周期が一定でデューティ比のオン時間を短くすることで、過剰な解離は抑制できると考えられる。例えば図2においてデューティ比は全て50%であるが周期を短くすることでオン時間はそれぞれ25ms、50ms、250msとなる。一方デューティ比をあまり小さくすることは高周波電源およびプラズマの応答性から考えて安定して用いるために限度があると考えられ、上記のデューティ比10%から80%が好ましい。
【0079】
またゲート絶縁膜はシリコン酸化膜、シリコン酸化窒化膜、あるいはシリコン窒化膜のいずれかであり、かつゲート絶縁膜のシリコン酸化膜換算膜厚が4nm以下であるのが好ましい。
【0080】
以上のように本発明は、タングステンを含む金属材料で構成されたメタルゲート電極のドライエッチングにパルス変調プラズマを適用することにより、ゲート酸化膜に損傷を与えないドライエッチング方法を得ることができ、0.15μm以下の極微細なゲート加工が可能となるものである。
【0081】
【発明の効果】
請求項1記載のゲート電極の形成方法によれば、時間変調された高周波励起プラズマを用いてエッチングすることで、半導体基板上の極薄ゲート絶縁膜上に形成された高融点金属膜を含む積層膜をエッチングしてゲート電極を形成する場合でも、下地との選択比を高め、良好なエッチング形状を得ることができる。
【0084】
請求項記載のゲート電極の形成方法によれば、請求項1と同様な効果がある。
【0089】
請求項記載のゲート電極の形成方法によれば、請求項1と同様な効果であるほか、特に高周波励起プラズマとして高密度プラズマを低圧力で発生できる誘導結合プラズマを用いるとより効果的である。
【0090】
請求項記載のゲート電極の形成方法によれば、請求項と同様な効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるタングステンと窒化チタンにより構成されたメタルゲート電極をドライエッチングを用いて形成する方法を示す工程断面図である。
【図2】(a)は第1の実施の形態におけるパルス周期に対するタングステン、窒化チタンのエッチング速度を示す図、(b)は同じく選択比のパルス周期依存性を示す図である。
【図3】第1の実施の形態における窒化チタンのドライエッチング時の選択比のパルス周期依存性を示す図である。
【図4】本発明の第2の実施の形態におけるタングステンと窒化タングステンにより構成されたメタルゲート電極をドライエッチングを用いて形成する方法を示す工程断面図である。
【図5】第2の実施の形態における窒化チタンのドライエッチング時の選択比のパルス周期依存性を示す図である。
【図6】パルスプラズマにおける電子温度、電子密度への影響を説明するための概念図である。
【図7】本発明に用いるパルスプラズマを発生させるチャンバの模式図である。
【図8】従来のタングステンと窒化チタンにより構成されたメタルゲート電極をドライエッチングを用いて形成する方法を示す工程断面図である。
【符号の説明】
1 半導体基板
2 ゲート酸化膜
3 窒化チタン(TiN)
4 タングステン(W)
5 シリコン窒化膜
6 フォトレジスト
7 窒化タングステン(WNx)
70 チャンバ
71 下部電極
72 排気口
73 石英板
74 高周波電源
75 ICPコイル
76 ICP高周波電源
77 ガス導入口
78 半導体基板
79 パルス変調回路
81 窒化チタンの破れ
82 ゲート酸化膜破れ
[0001]
[Technical field belonging to the invention]
  The present inventionMethod for forming gate electrode using dry etching methodIt is about.
[0002]
[Prior art]
Conventionally, polycrystalline silicon has been used as a gate electrode material for semiconductor integrated circuits. However, in order to improve the performance and speed of semiconductor circuits in recent years, it is required to reduce the resistance of the gate electrode. In particular, in the generation of 0.15 μm rule or less, a polymetal gate electrode using a laminated film of polycrystalline silicon and a metal film (for example, tungsten) as a material of a gate electrode, or in a finer rule, a metal film is a material of a gate electrode. It has been proposed to use a metal gate electrode to be used as the above.
[0003]
One widely studied material for the metal gate electrode is tungsten. Tungsten is used as a wiring material or tungsten polycide in silicon semiconductors, and is a material with good compatibility with silicon processes.
[0004]
Hereinafter, the structure of a metal gate electrode and a gate electrode forming method using a dry etching method will be described with reference to the drawings. FIG. 8 is a process cross-sectional view when forming the metal gate electrode. First, the gate insulating film 2 is formed on the semiconductor substrate 1 and tungsten is formed on the gate insulating film 2 as a metal gate material. However, when tungsten is directly formed on the insulating film 2, there is a problem that it is easily peeled off. Therefore, an adhesion layer 3 is formed between the gate insulating film 2 and tungsten. For example, titanium nitride or tungsten nitride is used as the adhesion layer 3.
[0005]
As described above, for example, a silicon oxide film having a thickness of 4 nm or less is formed as the gate insulating film 2, and the adhesion layer 3 having a thickness of 10 nm is formed. Further, tungsten 4 having a thickness of 100 nm is formed, and a silicon nitride film 5 is formed. Next, as shown in FIG. 8A, a resist pattern 6 is formed by lithography.
[0006]
Next, as shown in FIG. 8B, the silicon nitride film 5 is etched.
[0007]
Next, as shown in FIG. 8C, after the photoresist 6 was removed, the tungsten film 4 was dry etched using the silicon nitride film 5 as a mask. Here, the etching of tungsten was performed by a dry etching apparatus using inductively coupled plasma (hereinafter referred to as ICP).
[0008]
The etching gas for tungsten is SF6Fluorine gas or Cl2A chlorinated gas such as is generally used. Next, problems relating to gate electrode etching when the two types of etching gases and the two types of adhesion layers 3 of titanium nitride and tungsten nitride are used will be described.
[0009]
Adhesion layer 3 is tungsten nitride and Cl2When gas is used, the following problems exist. That is, for example, it is assumed that etching is performed under the following etching conditions.
[0010]
Electrode temperature: 10 ° C
Cl2Gas flow rate: 25sccm
O2Gas flow rate: 25sccm
Pressure: 1Pa
ICP power: 500W
Bias power: 50W
Under this condition, the etching rates of the tungsten film 4 and the tungsten nitride 3 are substantially the same, and the selectivity with the base gate oxide film 2 is as low as about 10. For this reason, as shown in FIG. 8D, the gate oxide film 2 is broken 82, and the underlying silicon substrate 1 is also etched.
[0011]
Next, the adhesion layer 3 is tungsten nitride and SF.6When gas is used, the following problems exist. That is, for example, it is assumed that etching is performed under the following etching conditions.
[0012]
Electrode temperature: 10 ° C
SF6Gas flow rate: 50sccm
Pressure: 1Pa
ICP power: 500W
Bias power: 25W
Even under this condition, the adhesion layer 3 is tungsten nitride and Cl.2As in the case of using gas, the etching rates of the tungsten film 4 and the tungsten nitride 3 are substantially the same, and the selectivity with the base gate oxide film 2 is as low as about 10. For this reason, as shown in FIG. 8 (d), the gate oxide film 2 is broken 82, and the underlying silicon substrate 1 is also etched.
[0013]
Next, the adhesion layer 3 is titanium nitride and Cl.2When gas is used, the following problems exist. That is, for example, it is assumed that etching is performed under the following etching conditions.
[0014]
Electrode temperature: 10 ° C
Cl2Gas flow rate: 25sccm
O2Gas flow rate: 25sccm
Pressure: 1Pa
ICP power: 500W
Bias power: 50W
Under this condition, the etching rate of tungsten 4 is 50 nm / min, and the etching rate of titanium nitride 3 is 25 nm / min. Therefore, as shown in FIG. End up. The selection ratio with the underlying gate oxide film 2 is as low as about 10. For this reason, as shown in FIG. 8E, the gate oxide film 2 is torn 82, and the underlying silicon substrate 1 is also etched.
[0015]
Furthermore, the adhesion layer 3 is made of titanium nitride and SF.6When gas is used, the following problems exist. In this case Cl2In order to prevent the soaking that occurs when using gas, only tungsten is first added to SF.6Etch with gas to expose titanium nitride, then Cl2A method of etching titanium nitride using a gas is employed. Etching conditions for tungsten are as follows.
[0016]
Electrode temperature: 10 ° C
SF6Gas flow rate: 50sccm
Pressure: 1Pa
ICP power: 500W
Bias power: 25W
At this time, the etching rate of the tungsten film 4 is 50 nm / min, and the etching rate of the underlying titanium nitride 3 is 30 nm / min. That is, the selectivity to titanium nitride (tungsten etching rate / titanium nitride etching rate) is 1.7. Subsequently, the titanium nitride 3 is removed by dry etching under the following etching conditions.
[0017]
Electrode temperature: 10 ° C
Cl2Gas flow rate: 25sccm
O2Gas flow rate: 25sccm
Pressure: 1Pa
ICP power: 500W
Bias power: 50W
At this time, the etching rate of titanium nitride is 100 nm / min, and the etching rate of the base gate oxide film is 5 nm / min. That is, the selectivity to oxide film (titanium nitride etching rate / gate oxide etching rate) is 20.
[0018]
However, in this case, SF6In the etching of tungsten 4 using a gas, the selectivity to titanium nitride is only 1.7. When tungsten 4 is etched and titanium nitride 3 is exposed, as shown in FIG. May be in a state where a part of the film is deficient (titanium nitride breakage) 81. When the titanium nitride 3 is etched, the gate oxide film thickness Tox is as thin as 4 nm or less, and the selectivity to the oxide film during the titanium nitride etching is about 20. Gate oxide film breakage 82 (FIG. 8D) occurs. The reason why a high selection ratio with respect to titanium nitride 3 cannot be obtained during tungsten etching is as follows.
[0019]
In dry etching of tungsten 4, mainly SF is used as an etching gas.6Is used. SF6Has the following multi-stage dissociation due to electron collision in the plasma,
SF6+ E-→ SFFive -+ F
SFFive -+ E-→ SFFour 2-+ F
SFFour 2-+ E-→ SFThree 3-+ F
・ ・ ・ ・ ・ ・
Releases a large amount of fluorine radicals. This F (fluorine) radical adheres to the tungsten surface and reacts with tungsten 4 with the aid of SFx ions,
W + 6F → WF6
Etching progresses.
[0020]
On the other hand, TiN reacts easily with F radicals chemically,
TiN + 4F → TiFFour
It becomes. In the state where a large amount of F radicals are present in the plasma, the reaction with tungsten 4 and titanium nitride 3 proceeds, so that it is very difficult to ensure the selection ratio (tungsten etching rate / titanium nitride etching rate). is there.
[0021]
The above problem does not become a problem when the gate oxide film 2 is as thick as about 5 to 10 nm.2A processing example of a gate electrode using gas has been reported (for example, H. Noda et al., Jpn. J. Appl. Phys. Vol. 35 (1996) pp. 807-811). However, in the generation in which a metal gate is applied to the implementation, the gate oxide film 2 becomes very thin as 3 to 4 nm or less, which causes a problem such as the oxide film breakage 82 described above.
[0022]
As described above, etching of a metal gate using tungsten 4 is very difficult because of a low selection ratio with respect to the base, and in particular, a practically effective etching means has been found when the gate insulating film 2 is thinned. Not. Therefore, methods to form metal gates without etching (for example, Damascene gate formation method, Japan Society of Applied Physics, Silicon Technology No.10 (1999) or Nikkei Microdevices July issue (1999), pp46-51) have been developed. Has been reached. However, this method is not a practically effective method because the process is complicated.
[0023]
As a method for improving the selection ratio with the base during etching, there is a method using pulsed plasma obtained by time-modulating high-frequency power applied to plasma.
[0024]
For example, Japanese Patent Laid-Open No. 6-267900 discloses a method of pulse-modulating an electron cyclotron resonance plasma at a frequency of 10 kHz or more. This pulse plasma is applied to gate electrode formation using polysilicon to improve the selection ratio between polysilicon and the base oxide film. Japanese Patent Application Laid-Open No. 11-26433 discloses a method for improving the selectivity between BPSG and polysilicon by performing pulse modulation in inductively coupled plasma. These are all examples of application of pulsed plasma to silicon-based materials such as oxide films and polysilicon, and not examples of application to metal gates.
[0025]
Further, an application example of pulse plasma to a refractory metal is disclosed in Japanese Patent Laid-Open No. 9-260359. This is an attempt to etch a refractory metal by pulse-excited plasma, but the disclosed refractory metals are Nb, Ta, and Mo, and there is no disclosure regarding tungsten.
[0026]
  Therefore, the object of the present invention is high in selectivity at the time of etching in view of the problems such as the oxide film breakage and the squeezing of the adhesion layer caused by the combination with the kind of the adhesion layer and the etching gas. Can be obtainedMethod for forming gate electrodeIs to provide.
[0027]
[Means for Solving the Problems]
  The method for forming a gate electrode according to claim 1, wherein a step of forming a gate insulating film on the substrate;
  Forming titanium nitride and tungsten in order on the gate insulating film;
  Etching the tungsten and the titanium nitride with a time-modulated high-frequency excitation plasma having a modulation period of 10 to 500 μsec to form a gate electrode,
In the step of forming the gate electrode, the tungsten is etched to expose the titanium nitride, and then the titanium nitride is etched by switching an etching gas.
The gas used for etching the tungsten is SF. 6 , NF Three , CF Four , CHF Three , C 2 F 6 , C Three F 8 , C Four F 8 Including at least one of
The gas used for etching the titanium nitride is BCl. Three , Cl 2 Including at least one of HCl, HBr,
  The selectivity between the titanium nitride and the gate insulating film is about 100;
  The gate electrode has a width of 0.15 μm or less,
  The gate insulating film has a silicon oxide equivalent film thickness of 4 nm or less.
[0028]
  Claim 1Method for forming gate electrodeAccording to the present invention, the gate electrode is formed by etching the laminated film including the refractory metal film formed on the ultrathin gate insulating film on the semiconductor substrate by etching using the time-modulated high frequency excitation plasma. Even in this case, it is possible to increase the selectivity with the base and obtain a good etching shape.
[0033]
  Claim2DescribedMethod for forming gate electrodeIn claim 1Instead of the titanium nitride, tungsten nitride is used.
[0034]
  Claim2DescribedMethod for forming gate electrodeAccording to the invention, the same effect as in the first aspect is obtained.
[0043]
  Claim3The method for forming a gate electrode according to claim 1 is the method according to claim 1, wherein the high frequency excitation plasma is inductively coupled plasma.
[0044]
  Claim3According to the method for forming a gate electrode described above, the same effect as in the first aspect is obtained, and in particular, inductively coupled plasma capable of generating high density plasma at low pressure is more effective as high frequency excitation plasma.
[0047]
  Claim4The method of forming a gate electrode according to claim3In the time-modulated inductively coupled plasma, the ratio of the on time to the on / off period in the modulation is 10% to 80%.
[0048]
  Claim4According to the method for forming a gate electrode described in claim3Has the same effect.
[0049]
Here, time-modulated plasma (hereinafter referred to as pulsed plasma) will be described.
[0050]
FIG. 7 is a cross-sectional view of an ICP type dry etching apparatus that generates pulse modulated plasma. In FIG. 7, 70 is a chamber, 71 is a lower electrode, 72 is an exhaust port, 73 is a quartz plate, 74 is a high-frequency power source (0.4 to 13.76 MHz) for applying bias high-frequency power, 75 is an ICP coil, and 76 is An ICP high frequency power source (0.4 to 13.76 MHz), 77 is a gas inlet, 78 is a semiconductor substrate, and 79 is a pulse modulation circuit. In the present ICP etching apparatus, pulse plasma is generated in the chamber 70 by applying ON / OFF modulation to the RF power source 76 using the pulse modulation circuit 79 and applying time-modulated RF power to the ICP coil 75. Then, high frequency power is supplied from the bias high frequency power source 74 to the lower electrode 71, and ions and electrons are transferred from the pulse plasma generated by the ICP coil 75 to the semiconductor substrate 78 installed on the lower electrode 71 in the direction of the lower electrode 71. At the same time, radicals are supplied isotropically from the plasma, and etching on the semiconductor substrate 78 proceeds by reactive ion etching.
[0051]
Next, the effect of pulse plasma will be described. FIG. 6 is a conceptual diagram showing how the electron density Ne in plasma changes when ON / OFF modulation is performed on continuous high-frequency (hereinafter referred to as CW) power. When the 13.56 MHz high frequency power shown in FIG. 6A is subjected to the ON / OFF modulation shown in FIG. 6B, the high frequency power having a waveform as shown in FIG. 6C (hereinafter referred to as pulse high frequency). Is obtained. This pulse high frequency is applied to the ICP coil of the ICP etching apparatus shown in FIG. When such a pulse high frequency is applied, dissociation and excitation of gas molecules proceed in the same way as CW when ON, and the electron density Ne is 1 × 10 6.12cm-3It will be about. However, at the time of OFF, the electrons suddenly lose their kinetic energy, and the electron density Ne decreases (FIG. 6 (d)). That is, by applying high-frequency power in a pulsed manner, the average electron density can be reduced as compared with CW discharge.
[0052]
Next, the influence of pulse modulation on the negative ion density will be described. In the CW plasma, positive ions and negative ions are generated when high energy electrons collide with the base gas. On the other hand, in the pulsed plasma, positive ions and negative ions are generated by electron collision during the ON time, but during the OFF time, the electrons lose their energy rapidly and attach to molecules or atoms to create negative ions. Generate. Such negative ions are more reactive than positive ions. Then, the negative ion density in the plasma is controlled by controlling the ratio of the on time (hereinafter referred to as the duty ratio) to the pulse period and the on / off period, and the reactivity between the ions and radicals supplied from the plasma and the semiconductor substrate is controlled. It becomes possible to control.
[0053]
Next, the influence of pulse modulation on the radical density will be described. In general, in a plasma, dissociation of a mother gas occurs due to electron collision with gas molecules, and ions and radicals are generated. That is, since the amount of ions and radicals is considered to be proportional to the electron density, if the average electron density is reduced as described above by pulse modulation, the amount of radicals generated from the mother gas is also considered to be reduced.
[0054]
The effect of this pulse-modulated plasma will be specifically described with SF6 gas as an example.
[0055]
SF6The gas is caused by electron impact in the plasma.
SF6+ E-→ SFFive -+ F
SFFive -+ E-→ SFFour 2-+ F
SFFour 2-+ E-→ SFThree 3-+ F
・ ・ ・ ・ ・ ・
Such multi-stage dissociation occurs to generate F radicals. When CW plasma is used, the above dissociation proceeds and a large amount of F radicals are generated. On the other hand, when pulse plasma is used, dissociation proceeds during the ON time, but dissociation does not proceed during the OFF time. Therefore, the multi-stage dissociation as described above is hindered, and the generation amount of F radicals is suppressed as compared with CW plasma.
[0056]
Next, Cl2A case where pulse modulation is applied to plasma using gas will be described. Cl2Even in the case of gas, the above-mentioned SF6As with gas, due to electron collision,
Cl2  + e- → Cl-+ Cl *
Although dissociation proceeds as described above, by performing pulse modulation, dissociation is suppressed and the generation of Cl radicals is hindered, and the Cl radical density in the plasma becomes smaller than in the case of CW discharge.
In addition, when pulse modulation is performed, SF is also generated in the generation of ions.6As in the case of, the attachment of electrons occurs during the OFF time, and more negative ions are generated compared to the CW discharge.
[0057]
As described above, by applying pulsed plasma in ICP plasma, the radical density and radical composition in the plasma can be controlled.
[0058]
In the present invention, using the characteristics of the pulse plasma described above, the pulse plasma is applied to metal gate electrode etching with the following configuration, and an object to be etched (for example, tungsten) and a base film (for example, TiN or a gate oxide film). ) To improve the selectivity.
[0059]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
[0060]
(Embodiment 1)
FIG. 1 shows the formation of a metal gate electrode composed of an adhesion layer of tungsten and titanium nitride by dry etching as a laminated film including a refractory metal film for forming a gate electrode in the first embodiment of the present invention. It is process sectional drawing which shows the method to do. In FIG. 1, 1 is a semiconductor substrate, 2 is a gate oxide film, 3 is titanium nitride (TiN), 4 is tungsten (W), 5 is a silicon nitride film, and 6 is a photoresist.
[0061]
First, as shown in FIG. 1A, a gate oxide film 2 is formed on a semiconductor substrate 1, titanium nitride 3, tungsten 4 and silicon nitride film 5 are sequentially deposited, and a resist pattern 6 is formed by lithography.
[0062]
Next, as shown in FIG. 1B, the silicon nitride film 5 is etched.
[0063]
Next, as shown in FIG. 1C, after the photoresist 6 is removed, the tungsten film 4 is dry-etched using pulse-modulated plasma using the silicon nitride film 5 as a mask.
[0064]
Etching conditions are as follows.
Electrode temperature: 10 ° C
SF6Gas flow rate: 50sccm
Pressure: 1Pa
ICP power: 1000W
Bias power: 25W
Duty ratio: 50%
Pulse period: 50 μs
In order to show the effect of applying pulse modulation to the dry etching of tungsten 4, FIG. FIG. 2B shows the dependency of the selectivity (tungsten etching rate / titanium nitride etching rate) on the pulse period. Etching conditions other than the pulse period are as described above in the example of the first embodiment. FIG. 2 also shows CW plasma data when the average input power (peak power × duty ratio) is constant. As can be seen from FIG. 2A, the etching rate of tungsten 4 increases as the pulse period becomes shorter from CW, but the etching rate of TiN is smaller in pulsed plasma than in CW plasma, and between 50 and 500 μs pulse period. Then, the etching rate is almost constant. As a result, as shown in FIG. 2B, the selectivity is 2 or less in CW plasma, but the selectivity is improved to 6 or more by using pulsed plasma.
[0065]
This is because, by performing pulse modulation, negative ions contributing to the etching of tungsten 4 in the plasma increase, so that the etching rate increases compared to CW discharge. By applying the above-described pulsed plasma to dry etching of tungsten 4, etching of tungsten 4 can be stopped on titanium nitride 3 (TiN) as shown in FIG.
[0066]
Next, as shown in FIG. 1D, dry etching of the titanium nitride 3 is performed using pulse-modulated plasma in which the etching gas and the etching conditions are changed.
Etching conditions are as follows.
Electrode temperature: 10 ° C
Cl2Gas flow rate: 25sccm
O2Gas flow rate: 25sccm
Pressure: 1Pa
ICP power: 1000W
Bias power: 50W
Duty ratio: 50%
Pulse period: 50 μs
FIG. 3 shows the pulse period dependence of the selectivity (drying rate of titanium nitride / etching rate of the gate oxide film 2) during dry etching of the titanium nitride 3. Etching conditions other than the pulse period are as described above. FIG. 3 also shows CW plasma data when the average input power (peak power × duty ratio) is constant. As can be seen from FIG. 3, at CW, the selection ratio is about 20, but the selection ratio increases due to pulse modulation, and the selection ratio improves as the pulse period becomes shorter. It was found to improve.
[0067]
This is considered to be due to the inhibition of the etching of the gate oxide film due to the suppression of the generation of chlorine radicals by pulse modulation and the promotion of the titanium nitride etch reaction due to the generation of negative ions. That is, Cl2In the pulse-modulated plasma using gas, the etching rate of titanium nitride increases and the etching rate of the gate oxide film decreases. Therefore, by using pulsed plasma, the selectivity (titanium nitride etching rate / gate oxide film etching rate) can be increased.
[0068]
When the selection ratio with the gate oxide film 2 is improved to about 100 in this way, a sufficient selection ratio with the base oxide film can be secured when the titanium nitride 3 is etched, and the oxide film as shown in FIG. A metal gate electrode without tearing can be formed.
[0069]
In this embodiment, SF is used as the etching gas.6, Cl2Was used, but SF6NF as a gas containing fluorine instead ofThree, CFFour, CHFThree, C2F6, CThreeF8, CFourF8By using at least one kind of gas, Cl2As a gas containing chlorine or a gas containing halogen instead of BClThree, Cl2Similar effects can be obtained by using at least one kind of gas among HCl, HBr.
[0070]
(Embodiment 2)
FIG. 4 is a process cross-sectional view showing a method for forming a metal gate electrode composed of an adhesion layer of tungsten and tungsten nitride using dry etching in the second embodiment of the present invention. In FIG. 4, 1 is a semiconductor substrate, 2 is a gate oxide film, 7 is tungsten nitride (WNx), 4 is tungsten (W), 5 is a silicon nitride film, and 6 is a photoresist.
[0071]
First, as shown in FIG. 4A, a gate oxide film 2 is formed on a semiconductor substrate 1, tungsten nitride 7, tungsten 4 and silicon nitride film 5 are sequentially deposited, and a resist pattern 6 is formed by lithography.
[0072]
Next, as shown in FIG. 4B, the silicon nitride film 5 is etched.
[0073]
Next, as shown in FIG. 4C, after the photoresist 6 is removed, the tungsten film 4 and the tungsten nitride film 7 are dry-etched using pulse-modulated plasma using the silicon nitride film 5 as a mask.
[0074]
Etching conditions are as follows.
Electrode temperature: 70 ° C
Cl2Gas flow rate: 25sccm
O2Gas flow rate: 25sccm
Pressure: 1Pa
ICP power: 1000W
Bias power: 200W
Duty ratio: 50%
Pulse period: 50 μs
FIG. 5 shows the pulse period dependence of the selectivity (tungsten etching rate / tungsten nitride etching rate) during dry etching of tungsten nitride 7. Etching conditions other than the pulse period are as described above. FIG. 5 also shows CW plasma data when the average input power (peak power × duty ratio) is constant. As can be seen from FIG. 5, at CW, the selection ratio is about 10, but the selection ratio increases due to pulse modulation, and the selection ratio improves as the pulse period becomes shorter. It was found to improve.
[0075]
This is because negative ions Cl contributing to etching of tungsten 4 in plasma by performing pulse modulation.-Therefore, the etching rate is increased as compared with the CW discharge, so that the selectivity between tungsten and the gate oxide film is improved. By applying the above pulsed plasma to dry etching of tungsten, the selectivity with respect to the gate oxide film is improved to 100. As shown in FIG. 4C, tungsten 4 and tungsten nitride 7 are formed on the gate oxide film 2. It is possible to stop the etching.
[0076]
Similar effects can be obtained by using tantalum or tantalum nitride in the adhesion layer instead of tungsten nitride.
[0077]
Note that in this embodiment mode, Cl is used as an etching gas.2As a gas containing chlorine or a gas containing halogen, BCl is used.Three, Cl2Similar effects can be obtained by using at least one kind of gas among HCl, HBr.
[0078]
In the first embodiment and the second embodiment, a pulse period of 50 μs and a duty ratio of 50% are used as pulse modulation, but the pulse period may be between 10 μs and 500 μs. This is because about 5 μsec is required to turn on / off the plasma. Further, when the duty ratio is in the range of 10% to 80%, the effect of improving the selection ratio as described above in the pulse modulation plasma can be obtained as compared with the CW discharge. For example, it is considered that excessive dissociation can be suppressed by shortening the ON time of the duty ratio with a constant pulse period. For example, in FIG. 2, the duty ratios are all 50%, but by shortening the period, the on-time becomes 25 ms, 50 ms, and 250 ms, respectively. On the other hand, it is considered that there is a limit to making the duty ratio too small in order to use it stably in consideration of the response of the high frequency power supply and plasma, and the duty ratio of 10% to 80% is preferable.
[0079]
The gate insulating film is preferably a silicon oxide film, a silicon oxynitride film, or a silicon nitride film, and the equivalent silicon oxide film thickness of the gate insulating film is preferably 4 nm or less.
[0080]
As described above, the present invention can obtain a dry etching method that does not damage the gate oxide film by applying the pulse modulation plasma to the dry etching of the metal gate electrode composed of a metal material containing tungsten, This enables extremely fine gate processing of 0.15 μm or less.
[0081]
【The invention's effect】
  Claim 1Method for forming gate electrodeAccording to the present invention, the gate electrode is formed by etching the laminated film including the refractory metal film formed on the ultrathin gate insulating film on the semiconductor substrate by etching using the time-modulated high frequency excitation plasma. Even in this case, it is possible to increase the selectivity with the base and obtain a good etching shape.
[0084]
  Claim2DescribedMethod for forming gate electrodeAccording to the invention, the same effect as in the first aspect is obtained.
[0089]
  Claim3According to the method for forming a gate electrode described above, the same effect as in the first aspect is obtained, and in particular, inductively coupled plasma capable of generating high density plasma at low pressure is more effective as high frequency excitation plasma.
[0090]
  Claim4According to the method for forming a gate electrode described in claim3Has the same effect.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a method of forming a metal gate electrode composed of tungsten and titanium nitride by dry etching according to a first embodiment of the present invention.
FIG. 2A is a diagram showing the etching rates of tungsten and titanium nitride with respect to the pulse period in the first embodiment, and FIG. 2B is a diagram showing the dependency of the selectivity on the pulse period.
FIG. 3 is a diagram showing the pulse period dependence of the selectivity during dry etching of titanium nitride in the first embodiment.
FIG. 4 is a process cross-sectional view illustrating a method of forming a metal gate electrode composed of tungsten and tungsten nitride by dry etching according to a second embodiment of the present invention.
FIG. 5 is a diagram showing the pulse period dependence of the selectivity during dry etching of titanium nitride in the second embodiment.
FIG. 6 is a conceptual diagram for explaining influences on electron temperature and electron density in pulsed plasma.
FIG. 7 is a schematic view of a chamber for generating pulsed plasma used in the present invention.
FIG. 8 is a process sectional view showing a conventional method of forming a metal gate electrode composed of tungsten and titanium nitride by dry etching.
[Explanation of symbols]
1 Semiconductor substrate
2 Gate oxide film
3 Titanium nitride (TiN)
4 Tungsten (W)
5 Silicon nitride film
6 photoresist
7 Tungsten nitride (WNx)
70 chambers
71 Lower electrode
72 Exhaust vent
73 Quartz plate
74 High frequency power supply
75 ICP coil
76 ICP high frequency power supply
77 Gas inlet
78 Semiconductor substrate
79 Pulse modulation circuit
81 Titanium nitride tear
82 Gate oxide film breakage

Claims (4)

基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に窒化チタンとタングステンを順に形成する工程と、
前記タングステンと前記窒化チタンに対して、変調周期が10〜500μsecの時間変調された高周波励起プラズマによるエッチングを行い、ゲート電極を形成する工程とを含み、
前記ゲート電極を形成する工程において、前記タングステンのエッチングを行い前記窒化チタンを露出させた後、エッチングガスを切り替えて前記窒化チタンをエッチングし、
前記タングステンのエッチングに用いられるガスはSF 6 、NF 3 、CF 4 、CHF 3 、C 2 6 、C 3 8 、C 4 8 の内少なくともいずれか1種を含み、
前記窒化チタンのエッチングに用いられるガスはBCl 3 、Cl 2 、HCl、HBrの内少なくともいずれか1種を含み、
前記窒化チタンと前記ゲート絶縁膜との選択比が100程度あり、
前記ゲート電極の幅は0.15μm以下であり、
前記ゲート絶縁膜のシリコン酸化膜換算膜厚が4nm以下であることを特徴とする、ゲート電極の形成方法。
Forming a gate insulating film on the substrate;
Forming titanium nitride and tungsten in order on the gate insulating film;
Etching the tungsten and the titanium nitride with a time-modulated high-frequency excitation plasma having a modulation period of 10 to 500 μsec to form a gate electrode,
In the step of forming the gate electrode, the tungsten is etched to expose the titanium nitride, and then the titanium nitride is etched by switching an etching gas.
The gas used for etching the tungsten is SF 6. , NF 3 , CF 4 , CHF 3 , C 2 F 6 , C 3 F 8 , C 4 Including at least one of F 8 ,
The gas used for etching the titanium nitride is BCl 3. , Cl 2 Including at least one of HCl, HBr,
The selectivity between the titanium nitride and the gate insulating film is about 100;
The gate electrode has a width of 0.15 μm or less,
A method for forming a gate electrode, wherein the gate insulating film has a silicon oxide equivalent film thickness of 4 nm or less.
前記窒化チタンにかえて、窒化タングステンを用いることを特徴とする、請求項1記載のゲート電極の形成方法。  2. The method for forming a gate electrode according to claim 1, wherein tungsten nitride is used in place of the titanium nitride. 前記高周波励起プラズマが誘導結合型プラズマである請求項1記載のゲート電極の形成方法。  The method of forming a gate electrode according to claim 1, wherein the high frequency excitation plasma is inductively coupled plasma. 前記時間変調された誘導結合型プラズマにおいて、変調におけるオンオフ周期に対するオン時間の割合が10%〜80%である請求項記載のゲート電極の形成方法。4. The method of forming a gate electrode according to claim 3, wherein in the time-modulated inductively coupled plasma, a ratio of an on-time to an on-off period in the modulation is 10% to 80%.
JP34408199A 1999-12-03 1999-12-03 Method for forming gate electrode Expired - Fee Related JP3705977B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34408199A JP3705977B2 (en) 1999-12-03 1999-12-03 Method for forming gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34408199A JP3705977B2 (en) 1999-12-03 1999-12-03 Method for forming gate electrode

Publications (2)

Publication Number Publication Date
JP2001160549A JP2001160549A (en) 2001-06-12
JP3705977B2 true JP3705977B2 (en) 2005-10-12

Family

ID=18366515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34408199A Expired - Fee Related JP3705977B2 (en) 1999-12-03 1999-12-03 Method for forming gate electrode

Country Status (1)

Country Link
JP (1) JP3705977B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750574B2 (en) 2006-01-20 2010-07-06 Ngk Insulators, Ltd. Method of generating discharge plasma
US7914692B2 (en) 2006-08-29 2011-03-29 Ngk Insulators, Ltd. Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084832B2 (en) * 2001-10-09 2006-08-01 Plasma Control Systems, Llc Plasma production device and method and RF driver circuit with adjustable duty cycle
JP2004165555A (en) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US7208424B2 (en) * 2004-09-17 2007-04-24 Freescale Semiconductor, Inc. Method of forming a semiconductor device having a metal layer
JP2006332180A (en) * 2005-05-24 2006-12-07 Sumitomo Electric Ind Ltd Manufacturing method of silicon carbide semiconductor device
JP4849881B2 (en) * 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ Plasma etching method
US7815814B2 (en) * 2007-03-23 2010-10-19 Tokyo Electron Limited Method and system for dry etching a metal nitride
JP5248063B2 (en) * 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ Semiconductor element processing method
WO2011016266A1 (en) * 2009-08-07 2011-02-10 株式会社京三製作所 Pulse-modulated high-frequency power control method and pulse-modulated high-frequency power source device
WO2013114882A1 (en) * 2012-02-01 2013-08-08 東京エレクトロン株式会社 Plasma etching method and plasma etching apparatus
CN103985716B (en) * 2014-05-06 2018-03-27 深圳市华星光电技术有限公司 Method for manufacturing thin film transistor array substrate and thin-film transistor array base-plate
JP7320136B2 (en) * 2021-07-14 2023-08-02 株式会社日立ハイテク Plasma treatment method
WO2023214521A1 (en) * 2022-05-02 2023-11-09 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
WO2024053456A1 (en) * 2022-09-09 2024-03-14 ローム株式会社 Semiconductor device and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750574B2 (en) 2006-01-20 2010-07-06 Ngk Insulators, Ltd. Method of generating discharge plasma
US7914692B2 (en) 2006-08-29 2011-03-29 Ngk Insulators, Ltd. Methods of generating plasma, of etching an organic material film, of generating minus ions, of oxidation and nitriding

Also Published As

Publication number Publication date
JP2001160549A (en) 2001-06-12

Similar Documents

Publication Publication Date Title
JP3705977B2 (en) Method for forming gate electrode
KR100277246B1 (en) Aluminum metallization patterning method
JP3252518B2 (en) Dry etching method
JP3271359B2 (en) Dry etching method
KR101476435B1 (en) Method for multi-layer resist plasma etch
KR101111924B1 (en) Method for bilayer resist plasma etch
US5883007A (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
KR20030066673A (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JPH09148314A (en) Etching process of silicified titanium
TW201403752A (en) Method for forming semiconductor structure
CN101148765B (en) Silicon chip etching method
KR100291154B1 (en) A method for dry-etching a polycide film
JP2004519838A (en) Method for etching titanium nitride
JP2660117B2 (en) Dry etching method for layers on semiconductor substrate wafer
TW201724252A (en) Etching method
US6432834B1 (en) Method for enhancing etch selectivity of metal silicide film to polysilicon film, and method for etching stacked film of metal silicide film and polysilicon film
KR100747671B1 (en) Dry etching method and method of manufacturing semiconductor apparatus
JP2991177B2 (en) Method for manufacturing semiconductor device
JP3279016B2 (en) Dry etching method
TW201403753A (en) Semiconductor structure formation method
JP4865373B2 (en) Dry etching method
JP3277414B2 (en) Dry etching method
JPH09116149A (en) Polyside gate formation of semiconductor device
JP3696655B2 (en) Wiring formation method
KR100567885B1 (en) Method for manufacturing silicide layer of the semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees