JP3705725B2

JP3705725B2 - PWM motor drive device

Info

Publication number: JP3705725B2
Application number: JP34719699A
Authority: JP
Inventors: 一彦西村; 健介矢崎
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-12-07
Filing date: 1999-12-07
Publication date: 2005-10-12
Anticipated expiration: 2019-12-07
Also published as: JP2001169588A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＶＴＲのキャプスタンモータ等のブラシレスＤＣモータをＰＷＭ方式で回転数を制御した上で駆動するＰＷＭモータ駆動装置に関するものである。
【０００２】
【従来の技術】
モータ駆動装置の出力段の構成例を図９に示す。同図において、Ｔ_UU、Ｔ_VU、Ｔ_WU、Ｔ_UL、Ｔ_VL、Ｔ_WLはＮＰＮ型のパワートランジスタである。Ｌ_U、Ｌ_V、Ｌ_WはそれぞれモータのＵ相、Ｖ相、Ｗ相のコイルであり、Ｙ結線されている。トランジスタＴ_UU、Ｔ_VU、Ｔ_WUのコレクタにはモータの駆動電圧Ｖ_Mが印加されており、トランジスタＴ_UL、Ｔ_VL、Ｔ_WLのエミッタはグランドに接続されている。トランジスタＴ_UUのエミッタとトランジスタＴ_ULのコレクタとがモータのＵ相のコイルＬ_Uに、トランジスタＴ_VUのエミッタとトランジスタＴ_VLのコレクタとがモータのＶ相のコイルＬ_Vに、トランジスタＴ_WUのエミッタとトランジスタＴ_WLのコレクタとがモータのＷ相のコイルＬ_Wに、それぞれ接続されている。
【０００３】
例えば、図９に矢印Ｙ₁で示すように、モータのＵ相のコイルＬ_UからＶ相のコイルＬ_Vに電流を流すときには、上側出力トランジスタＴ_UUと下側出力トランジスタＴ_VLとをＯＮさせるが、ＰＷＭ駆動方式では、これらのトランジスタのどちらか一方または両方のＯＮ／ＯＦＦをスイッチングさせる。そして、このＯＮ／ＯＦＦのデューティ比によって、モータへ供給する電力量、すなわち、モータの回転数を制御する。
【０００４】
さて、従来のＰＷＭモータ駆動装置では、上側出力トランジスタが飽和しないように、Ｕ相の電圧（点ＰＵの電圧）、Ｖ相の電圧（点ＰＶの電圧）、Ｗ相の電圧（点ＰＷの電圧）のうちの最も高い電圧に応じて、上側出力トランジスタのベース電流の値を制御し、また、下側出力トランジスタが飽和しないように、Ｕ相の電圧、Ｖ相の電圧、Ｗ相の電圧のうちの最も低い電圧に応じて、下側出力トランジスタのベース電流を制御するようになっていた。
【０００５】
【発明が解決しようとする課題】
ここで、例えば上側出力トランジスタＴ_UUがＯＮからＯＦＦに切り替わったときには、コイルＬ_Uの逆起電圧により図９に矢印Ｙ₂で示すように、下側出力トランジスタＴ_ULに寄生するダイオードＤを介して電流が流れ、Ｕ相の電圧がダイオードＤの電圧降下分だけグランドレベルよりも低くなり、本来は、Ｕ相、Ｖ相、Ｗ相のうち下側出力トランジスタによって駆動されているコイルの相の電圧が最も低いはずであるのに、他の下側出力トランジスタにより駆動されていないコイルの相の電圧の方が低くなってしまう。
【０００６】
このため、従来のＰＷＭモータ駆動装置では、上側出力トランジスタのＯＮ／ＯＦＦをスイッチングさせる場合には、上側出力トランジスタによって駆動されているコイルの相の電圧によって下側出力トランジスタのベース電流を制御しようとするので、下側出力トランジスタの飽和を検出することができなかった。同様に、下側出力トランジスタのＯＮ／ＯＦＦをスイッチングさせる場合には、上側出力トランジスタの飽和を検出することができなかった。その結果、モータの回転特性を向上させることが難しかった。
【０００７】
そこで、本発明は、出力トランジスタの飽和を防止することにより、モータの回転特性を向上させたＰＷＭモータ駆動装置を提供することを目的とする。
【０００８】
【問題を解決するための手段】
上記の目的を達成するため、本発明では、モータの各相をパルスで駆動し、このパルスのデューティ比によってモータへ供給する電力量を制御するＰＷＭモータ駆動装置であって、モータの複数の相の中から駆動されている出力トランジスタを各相ごとに検出する検出手段と、該検出手段で検出された出力トランジスタを飽和しないように制御する飽和防止手段とを備えたＰＷＭモータ駆動装置において、駆動電源の高電圧側とモータとの間に接続された上側出力トランジスタと、駆動電源の低電圧側とモータとの間に接続された下側出力トランジスタと、モータの回転位置を示す信号に応じて前記上側出力トランジスタ及び前記下側出力トランジスタのＯＮ／ＯＦＦをスイッチングさせる手段と、前記上側出力トランジスタのＯＮ／ＯＦＦのデューティ比をトルクコントロール信号に応じてＰＷＭ方式で制御することにより、駆動電源からモータへ供給する電力量を制御する制御手段と、前記上側出力トランジスタを飽和しないように制御する第１の飽和防止手段と、駆動されている下側出力トランジスタを各相ごとに検出する検出手段と、前記検出手段によって検出された前記下側出力トランジスタを飽和しないように制御する第２の飽和防止手段と、を備えている。
【０００９】
この構成により、モータの複数の相のうち駆動されている相の出力トランジスタが飽和しないように制御される。
【００１０】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。本発明の一実施形態であるＰＷＭモータ駆動装置のブロック図を図１に示す。モータの回転部分であるロータの周辺に取り付けられたホール素子ＨＵ、ＨＶ、ＨＷからそれぞれ出力されるホール信号Ｈ１、Ｈ２、Ｈ３は、ホールアンプ１で増幅されて信号Ａ１、Ａ２、Ａ３となった後、三相合成回路２に入力される。尚、３つのホール信号Ｈ１、Ｈ２、及び、Ｈ３はモータの回転位置を示すものである。
【００１１】
制御アンプ４の反転入力端子（−）には基準電圧Ｖ_REFが入力されており、一方、その非反転入力端子（＋）には電圧信号であるトルクコントロール信号Ｔ_CTLが入力されている。そして、制御アンプ４は、反転入力端子（−）に入力される電圧と非反転入力端子（＋）に入力される電圧との電圧差に応じた電流Ｉ_CTLを出力する。具体的には、トルクコントロール信号Ｔ_CTLの電圧が基準電圧Ｖ_REFよりも高くなるほど、制御アンプ４から出力される電流Ｉ_CTLは大きくなる。電流供給回路５は、制御アンプ４から出力される電流Ｉ_CTLに応じた電流を抵抗６、上側飽和防止回路９、及び、下側飽和防止回路１０に供給する。
【００１２】
尚、トルクコントロール信号Ｔ_CTLは、モータの回転数を検出し、検出した回転数と設定回転数とを比較する不図示の回路から出力される信号であり、その電圧値は、モータの実際の回転数が設定回転数よりも低いほど高くなり、設定回転数よりも高いほど低くなる。したがって、制御アンプ４から出力される電流Ｉ_CTLは、モータの実際の回転数と設定回転数との誤差に応じた信号である。
【００１３】
ＰＷＭコンパレータ７の非反転入力端子（＋）には制御アンプ４から出力される電流Ｉ_CTLに応じた電流が抵抗６によって電圧に変換された後、入力されており、一方、その反転入力端子（−）には三角波発生回路８から出力される高周波な三角波が入力されている。
【００１４】
以上から、ＰＷＭコンパレータ７からは高周波な２値信号（以下、「ＰＷＭ信号」と称する）Ｓ_PWMが出力されるが、このＰＷＭ信号Ｓ_PWMの１周期に対するハイレベルのデューティ比は、トルクコントロール信号Ｔ_CTLの電圧値が高くなるほど大きくなり、同信号の電圧値が低くなるほど小さくなる。そして、このＰＷＭ信号Ｓ_PWMは三相合成回路２に入力されている。
【００１５】
出力アンプ３は、ＮＰＮ型のパワートランジスタＴ_UU、Ｔ_VU、Ｔ_WU、Ｔ_UL、Ｔ_VL、及び、Ｔ_WLで構成されている。上側出力トランジスタＴ_UU、Ｔ_VU、Ｔ_WUのコレクタにはモータの駆動電圧Ｖ_Mが印加されており、下側出力トランジスタＴ_UL、Ｔ_VL、Ｔ_WLのエミッタはグランドに接続されている。上側出力トランジスタＴ_UUのエミッタと下側出力トランジスタＴ_ULのコレクタとがモータのＵ相のコイルＬ_Uに、上側出力トランジスタＴ_VUのエミッタと下側出力トランジスタＴ_VLのコレクタとがモータのＶ相のコイルＬ_Vに、上側出力トランジスタＴ_WUのエミッタと下側出力トランジスタＴ_WLのコレクタとがモータのＷ相のコイルＬ_Wに、それぞれ接続されている。
【００１６】
さて、図３に示すように、ホール素子ＨＵ、ＨＶ、ＨＷからそれぞれ出力される、互いに１２０゜ずつ位相がずれた正弦波状のホール信号Ｈ１、Ｈ２、Ｈ３は、ホールアンプ１でそれぞれ位相が３０゜進角された後、増幅されて信号Ａ１、Ａ２、Ａ３となる。
【００１７】
三相合成回路２の内部構成を図２に示す。対数変換回路２１は、図３に示すように、信号Ａ１、Ａ２、Ａ３の正の部分を取り出してそれぞれ得られる切り替え信号Ｂ１、Ｂ２、Ｂ３、及び、信号Ａ１、Ａ２、Ａ３のそれぞれの負の部分を取り出して得られる切り替え信号Ｂ４、Ｂ５、Ｂ６を生成する。
【００１８】
三差動回路２２の構成を図４に示す。ＰＮＰ型のトランジスタ２２０１及び２２０２はカレントミラー回路を構成している。入力側のトランジスタ２２０１のコレクタには後述する上側飽和防止回路９から出力される電流Ｉ_UOが流れている。一方、出力側のトランジスタ２２０２のコレクタには、ＮＰＮ型のトランジスタ２２０３のコレクタが接続されている。
【００１９】
ＮＰＮ型のトランジスタ２２０３及び２２０４はカレントミラー回路を構成している。トランジスタ２２０３のコレクタには、前述したように、トランジスタ２２０２のコレクタが接続されている。トランジスタ２２０４のコレクタには、ＮＰＮ型のトランジスタ２２０５、２２０６、及び、２２０７のエミッタが接続されている。
【００２０】
ＮＰＮ型のトランジスタ２２０８及び２２０９はカレントミラー回路を構成している。入力側のトランジスタ２２０８のコレクタには後述する下側飽和防止回路１０から出力される電流Ｉ_LOが流れている。一方、出力側のトランジスタ２２０９のコレクタには、ＰＮＰ型のトランジスタ２２１０のコレクタが接続されている。
【００２１】
ＰＮＰ型のトランジスタ２２１０及び２２１１はカレントミラー回路を構成している。入力側のトランジスタ２２１０のコレクタには、前述したように、トランジスタ２２０９のコレクタが接続されている。出力側のトランジスタ２２１１のコレクタには、ＰＮＰ型のトランジスタ２２１２、２２１３、及び、２２１４のエミッタが接続されている。
【００２２】
トランジスタ２２０５のベースには切り替え信号Ｂ１が、トランジスタ２２０６のベースには切り替え信号Ｂ２が、トランジスタ２２０７のベースには切り替え信号Ｂ３が、トランジスタ２２１２のベースには切り替え信号Ｂ４が、トランジスタ２２１３のベースには切り替え信号Ｂ５が、トランジスタ２２１４のベースには切り替え信号Ｂ６が、それぞれ入力されている。
【００２３】
そして、トランジスタ２２０５、２２１２、２２０６、２２１３、２２０７、２２１４のそれぞれのコレクタに流れる電流Ｉ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、Ｉ６が三差動回路２２から出力される。三差動回路２２から出力される電流Ｉ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、Ｉ６はプリアンプ２３で増幅されてそれぞれ電流ＵＵ、ＵＬ、ＶＵ、ＶＬ、ＷＵ、ＷＬとなった後、後述する出力アンプ３の出力トランジスタＴ_UU、Ｔ_UL、Ｔ_VU、Ｔ_VL、Ｔ_WU、Ｔ_WLのベースに入力される。
【００２４】
尚、三差動回路２２から出力される電流のうち、上側出力トランジスタのベースに入力される電流に係わる電流Ｉ１、Ｉ３、Ｉ５はそれぞれスイッチ２４、２５、２６を介してプリアンプ２３に入力される。そして、各スイッチ２４、２５、２６はＰＷＭ信号Ｓ_PWMがハイレベルであるときにＯＮ、ローレベルであるときにＯＦＦするようになっている。したがって、出力アンプ３の上側出力トランジスタのＯＮ／ＯＦＦがＰＷＭ信号Ｓ_PWMと同じ周波数及び同じデューティ比でスイッチングされることになる。
【００２５】
以上の構成により、モータの回転位置に応じて、駆動されるコイルが適切なタイミングで切り替えられ、モータが回転する。そして、ＰＷＭ信号Ｓ_PWMの１周期に対するハイレベルのデューティ比が大きくなるほど、出力アンプ３の上側出力トランジスタがＯＮする時間が長くなるので、コイルへ供給される電力量（言い換えれば、コイルの駆動電流）が大きくなり、モータの負荷が一定であるとすれば、モータの回転数が高くなる。
【００２６】
また、上側飽和防止回路９から出力される電流Ｉ_UOが大きくなると、上側出力トランジスタのベースに流れる電流が大きくなり、また、下側飽和防止回路１０から出力される電流Ｉ_LOが大きくなると、下側出力トランジスタのベースに流れる電流が大きくなる。
【００２７】
上側飽和防止回路９の内部構成を図５に示す。ＮＰＮ型のトランジスタ９０１及び９０２はカレントミラー回路を構成している。トランジスタ９０１、９０２のエミッタはそれぞれ抵抗９０３、９０４を介して接地されている。入力側のトランジスタ９０１のコレクタには制御アンプ４から出力される電流Ｉ_CTLが入力されている。出力側のトランジスタ９０２のコレクタにはダイオード接続されたＰＮＰ型のトランジスタ９０５のコレクタが接続されている。
【００２８】
トランジスタ９０５のエミッタは直列に接続された２つの抵抗９０９及び９１０を介してモータの駆動電圧Ｖ_Mに接続されている。２つの抵抗９０９、９１０同士の接続点からは定電流Ｉ_CC1が流れ出している。ＰＮＰ型のトランジスタ９０６、９０７、及び、９０８のベースはトランジスタ９０５のベースに共通に接続されている。
【００２９】
トランジスタ９０６のエミッタは抵抗９１１を介して出力アンプ３内の上側出力トランジスタＴ_UUのエミッタと下側出力トランジスタＴ_ULのコレクタとの接続点（以下、「Ｕ相の出力点」と称する）ＰＵに、トランジスタ９０７のエミッタは抵抗９１２を介して出力アンプ３内の上側出力トランジスタＴ_VUのエミッタと下側出力トランジスタＴ_VLのコレクタとの接続点（以下、「Ｖ相の出力点」と称する）ＰＶに、トランジスタ９０８のエミッタは抵抗９１３を介して出力アンプ３内の上側出力トランジスタＴ_WUのエミッタと下側出力トランジスタＴ_WLのコレクタとの接続点（以下、「Ｗ相の出力点」と称する）ＰＷにそれぞれ接続されている。
【００３０】
ＮＰＮ型のトランジスタ９１４及び９１５は、トランジスタ９１４を入力側、トランジスタ９１５を出力側として、カレントミラー回路を構成している。トランジスタ９１４のエミッタは抵抗９１６を介して接地されており、そのコレクタにはトランジスタ９０６、９０７、及び、９０８のコレクタが共通に接続されている。トランジスタ９１５のエミッタは抵抗９１７を介して接地されており、そのコレクタはＮＰＮ型のトランジスタ９１８のコレクタに接続されている。
【００３１】
ＮＰＮ型のトランジスタ９１８及び９１９は、トランジスタ９１８を入力側、トランジスタ９１９を出力側として、カレントミラー回路を構成している。トランジスタ９１８、９１９のエミッタはそれぞれ抵抗９２０、９２１を介して接地されている。トランジスタ９１８のコレクタには定電流源９２２から出力される定電流が抵抗９２３を介して供給される。そして、トランジスタ９１９のコレクタに流れる電流Ｉ_UOが上側飽和防止回路９から出力される。尚、定電流源９２２と抵抗９２３との接続点には位相補償用の外付けのコンデンサ（不図示）が接続される。
【００３２】
この上側飽和防止回路９の構成により、Ｕ相の出力点ＰＵ、Ｖ相の出力点ＰＶ、Ｗ相の出力点ＰＷのうち最も電圧が高い点の電圧が上側設定電圧（具体的には、トランジスタ９０５のエミッタ電圧）に等しくなるように、出力アンプ３の上側出力トランジスタのベース電流がフィードバック制御される。これにより、上側出力トランジスタＴ_UU、Ｔ_VU、Ｔ_WUの飽和を防止することができる。
【００３３】
尚、トランジスタ９０５のエミッタ電圧Ｖ_Eは、抵抗９０９、９１０の抵抗値をそれぞれＲ１、Ｒ２とすると、
Ｖ_E＝Ｖ_M−Ｉ_CC1・Ｒ１−Ｉ_CTL・（Ｒ１＋Ｒ２）
となり、制御アンプ４の出力電流Ｉ_CTLによって変化する。これにより、モータの回転状況に応じて、上側出力トランジスタのベース電流が制御されることになり、モータの回転数の制御性が向上する。
【００３４】
下側飽和防止回路１０の内部構成を図６に示す。ＰＮＰ型のトランジスタ１００１及び１００２のエミッタは定電流源１００３に共通に接続されている。トランジスタ１００１のベースにはＰＮＰ型のトランジスタ１００４のエミッタが接続されている。トランジスタ１００４のベースは抵抗１００５を介して接地されている。トランジスタ１００４と抵抗１００５との接続点には、定電流源１００６から出力される定電流Ｉ_CC2と制御アンプ４から出力される電流Ｉ_CTLとが流れ込む。
【００３５】
トランジスタ１００２のベースにはＰＮＰ型のトランジスタ１００７、１００８、及び、１００９のエミッタが接続されている。トランジスタ１００２、１００７、１００８、及び、１００９のコレクタは接地されている。トランジスタ１００７、１００８、１００９のベースにはそれぞれ抵抗１０１０、１０１１、１０１２を介して後述する下側相検出回路１１から出力される３つの電圧Ｖ_UL、Ｖ_VL、Ｖ_WLが入力される。
【００３６】
トランジスタ１００１のコレクタはＮＰＮ型のトランジスタ１０１３のコレクタに接続されている。ＮＰＮ型のトランジスタ１０１３及び１０１４は、トランジスタ１０１３を入力側、トランジスタ１０１４を出力側として、カレントミラー回路を構成している。トランジスタ１０１３、１０１４のエミッタはそれぞれ抵抗１０１５、１０１６を介して接地されている。
【００３７】
ＰＮＰ型のトランジスタ１０１７、１０１８、及び、１０１９はカレントミラー回路を構成している。入力側のトランジスタ１０１７、出力側のトランジスタ１０１８のエミッタはそれぞれ抵抗１０２０、１０２１を介して電源電圧Ｖ_CCに接続されている。入力側のトランジスタ１０１７のコレクタはトランジスタ１０１４のコレクタに抵抗１０２２を介して接続されている。そして、トランジスタ１０１８のコレクタに流れる電流Ｉ_LOが下側飽和防止回路１０から出力される。尚、トランジスタ１０１４のコレクタと抵抗１０２２との接続点には位相補償用の外付けのコンデンサ（不図示）が接続される。
【００３８】
この下側飽和防止回路１０の構成により、下側相検出回路１１から出力される３つの電圧のうち最も低い電圧が下側設定電圧（具体的には、トランジスタ１００４のベース電圧）に等しくなるように、下側出力トランジスタのベース電流がフィードバック制御される。
【００３９】
尚、トランジスタ１００４のベース電圧Ｖ_Bは、抵抗１００５の抵抗値をＲとすると、
Ｖ_B＝（Ｉ_CTL＋Ｉ_CC2）・Ｒ
となり、制御アンプ４の出力電流Ｉ_CTLによって変化する。これにより、モータの回転状況に応じて、下側出力トランジスタのベース電流が制御されることになり、モータの回転数の制御性が向上する。
【００４０】
下側相検出回路１１は、図７に示すように、第１の回路１１１、第２の回路１１２、及び、第３の回路１１３から成る。第１の回路１１１について説明する。ＮＰＮ型のトランジスタ１１０１については、ベースが抵抗１１０２を介して接地されており、エミッタが接地されており、コレクタは直列接続された２つの抵抗１１０３、１１０４を介してモータの駆動電圧Ｖ_Mに接続されている。トランジスタ１１０１のベースと抵抗１１０２との接続点には三相合成回路２で生成される切り替え信号Ｂ４に相当する信号が入力されている。ＰＮＰ型のトランジスタ１１０５については、ベースが抵抗１１０２、１１０３同士の接続点に、エミッタがモータの駆動電圧Ｖ_Mに、コレクタが抵抗１１０６を介してＵ相の出力点ＰＵに接続されている。
【００４１】
尚、第２の回路１１２及び第３の回路１１３は第１の回路１１１と同一の構成であるので、これらの説明は省略する。但し、第２の回路１１２、第３の回路１１３では、それぞれトランジスタ１１０１のベースと抵抗１１０２との接続点には三相合成回路２で生成される切り替え信号Ｂ５、Ｂ６に相当する信号が入力されており、また、それぞれトランジスタ１１０５のコレクタは抵抗１１０６を介してＶ相の出力点ＰＶ、Ｗ相の出力点ＰＷに接続されている。また、第１の回路１１１、第２の回路１１２、及び、第３の回路１１３におけるトランジスタ１１０５と抵抗１１０６との３つの接続点の電圧Ｖ_UL、Ｖ_VL、及び、Ｖ_WLが下側相検出回路１１から出力される。
【００４２】
この下側相検出回路１１の構成により、切り替え信号Ｂ４がローレベルであるときには、第１の回路１１１においては、トランジスタ１１０１がＯＦＦであるため、トランジスタ１１０５がＯＦＦであり、Ｕ相の出力点ＰＵの電圧が出力され、一方、第２の回路１１２及び第３の回路１１３においては、トランジスタ１１０１がＯＮであるため、トランジスタ１１０５がＯＮであり、ほぼモータの駆動電圧Ｖ_Mに等しい電圧が出力される。
【００４３】
同様に考えて、切り替え信号Ｂ５がローレベルであるときには、第２の回路１１２からはＶ相の出力点ＰＶの電圧が出力されるが、第１の回路１１１及び第３の回路１１３からはモータの駆動電圧Ｖ_Mにほぼ等しい電圧が出力される。また、切り替え信号Ｂ６がローレベルであるときには、第３の回路１１３からはＷ相の出力点ＰＷの電圧が出力されるが、第１の回路１１１及び第２の回路１１２からはモータの駆動電圧Ｖ_Mにほぼ等しい電圧が出力される。
【００４４】
まとめると、切り替え信号Ｂ４、Ｂ５、Ｂ６がローレベルであるときには、それぞれ下側出力トランジスタＴ_UL、Ｔ_VL、Ｔ_WLによって、それぞれＵ相のコイルＬ_U、Ｖ相のコイルＬ_V、Ｗ相のコイルＬ_Wが駆動されていることになるので、下側相検出回路１１からは、下側出力トランジスタによってコイルが駆動されている相の出力点の電圧が、他の２つの電圧よりも常に低い状態で出力されることになる。
【００４５】
以上の下側飽和防止回路１０及び下側相検出回路１１の動作内容から、下側出力トランジスタによってコイルが駆動されている相の出力点の電圧に基づいて下側出力トランジスタのベース電流が制御されることになる。したがって、従来のように、下側出力トランジスタによってコイルが駆動されていない相の出力点の電圧に基づいて下側出力トランジスタのベース電流が制御されることはなくなり、下側出力トランジスタの飽和を防止することができ、これにより、モータの回転特性を向上させることができる。
【００４６】
尚、出力アンプ３の下側出力トランジスタのＯＮ／ＯＦＦをスイッチングさせる場合には、図８に示すような構成の上側相検出回路１２から出力される信号を上側飽和防止回路９に入力するようにしておけばよい。
【００４７】
上側相検出回路１２は、第１の回路１２１、第２の回路１２２、及び、第３の回路１２３から成る。第１の回路１２１について説明する。ＰＮＰ型のトランジスタ１２０１については、ベースが抵抗１２０２を介してモータの駆動電圧Ｖ_Mに接続されており、エミッタはモータの駆動電圧Ｖ_Mに接続されており、コレクタは直列接続された２つの抵抗１２０３、１２０４を介して接地されている。
【００４８】
トランジスタ１２０１のベースと抵抗１２０２との接続点には三相合成回路２で生成される切り替え信号Ｂ１に相当する信号が入力される。ＮＰＮ型のトランジスタ１２０５については、ベースが抵抗１２０３、１２０４同士の接続点に接続されており、エミッタが接地されており、コレクタが抵抗１２０６を介してＵ相の出力点ＰＵに接続されている。
【００４９】
尚、第２の回路１２２及び第３の回路１２３は第１の回路１２１と同一の構成であるので、これらの説明は省略する。但し、第２の回路１２１、第３の回路１２３では、それぞれトランジスタ１２０１のベースと抵抗１２０２との接続点には三相合成回路２で生成される切り替え信号Ｂ２、Ｂ３に相当する信号が入力されており、また、それぞれトランジスタ１２０５のコレクタは抵抗１２０６を介してＶ相の出力点ＰＶ、Ｗ相の出力点ＰＷに接続されている。また、第１の回路１２１、第２の回路１２２、及び、第３の回路１２３におけるトランジスタ１２０５と抵抗１２０６との３つの接続点の電圧Ｖ_UU、Ｖ_VU、及び、Ｖ_WUが上側飽和防止回路９に入力される。
【００５０】
この上側相検出回路１２の構成により、上側出力トランジスタによってコイルが駆動されている相の出力点の電圧に基づいて上側出力トランジスタのベース電流が制御されることになり、上側出力トランジスタの飽和を防止することができる。
【００５１】
尚、出力アンプの上側と下側との両方の出力トランジスタのＯＮ／ＯＦＦをスイッチングさせる場合には、下側相検出回路１１と上側相検出回路１２との両方を設けておけばよい。
【００５２】
【発明の効果】
以上説明したように、本発明のＰＷＭモータ駆動装置によれば、モータの複数の相のうち駆動されている相の電圧に応じて出力トランジスタのベース電流が制御されるので、出力トランジスタの飽和を防止することができ、モータの回転特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＰＷＭモータ駆動装置のブロック図である。
【図２】三相合成回路の内部構成を示す図である。
【図３】各信号のタイミングチャートである。
【図４】三差動回路の回路図である。
【図５】上側飽和防止回路の回路図である。
【図６】下側飽和防止回路の回路図である。
【図７】下側相検出回路の回路図である。
【図８】上側相検出回路の回路図である。
【図９】モータ駆動装置の出力段の回路図である。
【符号の説明】
１ホールアンプ
２三相合成回路
３出力アンプ
４制御アンプ
５電流供給回路
６抵抗
７ＰＷＭコンパレータ
８三角波発生回路
９上側飽和防止回路
１０下側飽和防止回路
１１下側相検出回路
１２上側相検出回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a PWM motor driving apparatus that drives a brushless DC motor such as a VTR capstan motor while controlling the number of rotations by a PWM method.
[0002]
[Prior art]
A configuration example of the output stage of the motor drive device is shown in FIG. In the figure, T _UU , T _VU , T _WU , T _UL , T _VL , and T _WL are NPN type power transistors. L _U , L _V , and L _W are U-phase, V-phase, and W-phase coils of the motor, respectively, and are Y-connected. Transistor T _UU, T _VU, the collector of T _WU are applied drive voltage V _M of the motor is, the emitter of the transistor T _UL, T _VL, T _WL is connected to the ground. The coil L _U collector and the motor of the U-phase of the emitter and the transistor T _UL transistor T _UU, and the collector of the emitter and the transistor T _VL of the transistor T _VU is the coil L _V of the V-phase of the motor, the transistor T _WU The emitter and the collector of the transistor T _WL are connected to the W phase coil L _W of the motor, respectively.
[0003]
For example, as indicated by an arrow Y ₁ in FIG. 9, when the current flows from the coil L _U of the motor of the U-phase to the coil L _V of the V-phase, makes ON the upper output transistor T _UU and lower output transistor T _VL However, in the PWM drive system, one or both of these transistors are switched ON / OFF. The amount of electric power supplied to the motor, that is, the rotational speed of the motor is controlled by the ON / OFF duty ratio.
[0004]
In the conventional PWM motor driving device, the U-phase voltage (voltage at point PU), the V-phase voltage (voltage at point PV), and the W-phase voltage (voltage at point PW) so that the upper output transistor is not saturated. ), The base current value of the upper output transistor is controlled, and the U-phase voltage, V-phase voltage, and W-phase voltage are controlled so that the lower output transistor is not saturated. The base current of the lower output transistor is controlled according to the lowest voltage among them.
[0005]
[Problems to be solved by the invention]
Here, for example, when the upper output transistor T _UU is switched from ON to OFF, the reverse voltage of the coil L _U causes a diode D parasitic on the lower output transistor T _UL as shown by an arrow Y ₂ in FIG. Current flows, and the voltage of the U phase becomes lower than the ground level by the voltage drop of the diode D. Originally, the phase of the coil driven by the lower output transistor of the U phase, V phase, and W phase Although the voltage should be the lowest, the voltage of the coil phase not driven by the other lower output transistor will be lower.
[0006]
For this reason, in the conventional PWM motor driving apparatus, when switching the ON / OFF of the upper output transistor, the base current of the lower output transistor is controlled by the voltage of the phase of the coil driven by the upper output transistor. Therefore, saturation of the lower output transistor could not be detected. Similarly, when the ON / OFF state of the lower output transistor is switched, the saturation of the upper output transistor cannot be detected. As a result, it has been difficult to improve the rotation characteristics of the motor.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a PWM motor driving apparatus that improves the rotational characteristics of a motor by preventing saturation of an output transistor.
[0008]
[Means for solving problems]
In order to achieve the above object, according to the present invention, a PWM motor driving device that drives each phase of a motor with a pulse and controls the amount of electric power supplied to the motor according to the duty ratio of the pulse. In a PWM motor drive device comprising: a detecting means for detecting an output transistor driven from each phase for each phase; and a saturation preventing means for controlling the output transistor detected by the detecting means so as not to be saturated. According to a signal indicating the rotational position of the motor, an upper output transistor connected between the high voltage side of the power supply and the motor, a lower output transistor connected between the low voltage side of the drive power supply and the motor Means for switching ON / OFF of the upper output transistor and the lower output transistor; and ON / OFF of the upper output transistor Control means for controlling the amount of power supplied from the drive power source to the motor by controlling the duty ratio in accordance with the torque control signal by the PWM method, and first saturation prevention means for controlling the upper output transistor so as not to be saturated. And a detecting means for detecting the driven lower output transistor for each phase, and a second saturation preventing means for controlling the lower output transistor detected by the detecting means so as not to be saturated. ing.
[0009]
With this configuration, control is performed so that the output transistor of the driven phase among the plurality of phases of the motor is not saturated.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a PWM motor driving apparatus according to an embodiment of the present invention. Hall signals H1, H2, and H3 respectively output from Hall elements HU, HV, and HW attached to the periphery of the rotor, which is a rotating portion of the motor, are amplified by the Hall amplifier 1 to become signals A1, A2, and A3. Thereafter, it is input to the three-phase synthesis circuit 2. The three hall signals H1, H2, and H3 indicate the rotational position of the motor.
[0011]
The reference voltage V _REF is input to the inverting input terminal (−) of the control amplifier 4, while the torque control signal T _CTL that is a voltage signal is input to the non-inverting input terminal (+). The control amplifier 4 outputs a current I _CTL corresponding to the voltage difference between the voltage input to the inverting input terminal (−) and the voltage input to the non-inverting input terminal (+). Specifically, the current I _CTL output from the control amplifier 4 increases as the voltage of the torque control signal T _CTL becomes higher than the reference voltage V _REF . The current supply circuit 5 supplies a current corresponding to the current I _CTL output from the control amplifier 4 to the resistor 6, the upper saturation prevention circuit 9, and the lower saturation prevention circuit 10.
[0012]
The torque control signal T _CTL is a signal output from a circuit (not shown) that detects the number of rotations of the motor and compares the detected number of rotations with the set number of rotations. The lower the rotation speed is, the higher the rotation speed is. The higher the rotation speed is, the lower the rotation speed. Therefore, the current I _CTL output from the control amplifier 4 is a signal corresponding to an error between the actual rotational speed of the motor and the set rotational speed.
[0013]
The current corresponding to the current I _CTL output from the control amplifier 4 is converted into a voltage by the resistor 6 and input to the non-inverting input terminal (+) of the PWM comparator 7, while the inverting input terminal (+) A high-frequency triangular wave output from the triangular wave generating circuit 8 is input to-).
[0014]
From the above, the PWM comparator 7 outputs a high-frequency binary signal (hereinafter referred to as “PWM signal”) S _PWM . The high-level duty ratio for one cycle of the PWM signal S _PWM is the torque control signal. increases as the voltage value of the T _CTL is high, becomes smaller as the voltage value of the signal is low. The PWM signal S _PWM is input to the three-phase synthesis circuit 2.
[0015]
The output amplifier 3 includes NPN-type power transistors T _UU , T _VU , T _WU , T _UL , T _VL , and T _WL . The motor drive voltage V _M is applied to the collectors of the upper output transistors T _UU , T _VU , T _WU , and the emitters of the lower output transistors T _UL , T _VL , T _WL are connected to the ground. The emitter of the upper output transistor _{TUU and} the collector of the lower output transistor _TUL are the U phase coil L _U of the motor, and the emitter of the upper output transistor T _{VU and} the collector of the lower output transistor T _VL are the V phase of the motor. the coil L _V of a collector of the upper output transistor T _WU of the emitter and the lower output transistor T _WL is the coil L _W of the W phase of the motor, are respectively connected.
[0016]
As shown in FIG. 3, sinusoidal Hall signals H1, H2, and H3, which are output from the Hall elements HU, HV, and HW and are shifted in phase by 120 ° from each other, have phases of 30 by the Hall amplifier 1, respectively. After being advanced, it is amplified to become signals A1, A2, and A3.
[0017]
The internal configuration of the three-phase synthesis circuit 2 is shown in FIG. As shown in FIG. 3, the logarithmic conversion circuit 21 extracts the positive portions of the signals A1, A2, and A3, and obtains the switching signals B1, B2, and B3, and the negative values of the signals A1, A2, and A3, respectively. Switching signals B4, B5, and B6 obtained by extracting the portions are generated.
[0018]
The configuration of the three differential circuit 22 is shown in FIG. PNP transistors 2201 and 2202 constitute a current mirror circuit. A current I _UO output from an upper saturation prevention circuit 9 described later flows through the collector of the transistor 2201 on the input side. On the other hand, the collector of the NPN transistor 2203 is connected to the collector of the transistor 2202 on the output side.
[0019]
NPN transistors 2203 and 2204 constitute a current mirror circuit. As described above, the collector of the transistor 2202 is connected to the collector of the transistor 2203. The collector of the transistor 2204 is connected to the emitters of NPN transistors 2205, 2206, and 2207.
[0020]
NPN transistors 2208 and 2209 constitute a current mirror circuit. A current _ILO output from the lower saturation prevention circuit 10 described later flows through the collector of the transistor 2208 on the input side. On the other hand, the collector of the output side transistor 2209 is connected to the collector of a PNP transistor 2210.
[0021]
PNP transistors 2210 and 2211 form a current mirror circuit. As described above, the collector of the transistor 2209 is connected to the collector of the transistor 2210 on the input side. The emitters of the PNP transistors 2212, 2213, and 2214 are connected to the collector of the output-side transistor 2211.
[0022]
The base of the transistor 2205 has a switching signal B1, the base of the transistor 2206 has a switching signal B2, the base of the transistor 2207 has a switching signal B3, the base of the transistor 2212 has a switching signal B4, and the base of the transistor 2213 has The switching signal B5 is input to the base of the transistor 2214, and the switching signal B6 is input thereto.
[0023]
Then, currents I 1, I 2, I 3, I 4, I 5, and I 6 flowing through the collectors of the transistors 2205, 2212, 2206, 2213, 2207, and 2214 are output from the three differential circuit 22. The currents I1, I2, I3, I4, I5, and I6 output from the three differential circuit 22 are amplified by the preamplifier 23 to become currents UU, UL, VU, VL, WU, and WL, and then output amplifiers to be described later Three output transistors T _UU , T _UL , T _VU , T _VL , T _WU , T _WL are input to the bases.
[0024]
Of the current output from the three differential circuit 22, currents I1, I3, and I5 related to the current input to the base of the upper output transistor are input to the preamplifier 23 via the switches 24, 25, and 26, respectively. . Each switch 24, 25 and 26 is adapted to OFF when ON, a low level when the PWM signal S _PWM is high. Therefore, ON / OFF of the upper output transistor of the output amplifier 3 is switched at the same frequency and the same duty ratio as the PWM signal S _PWM .
[0025]
With the above configuration, the driven coil is switched at an appropriate timing according to the rotational position of the motor, and the motor rotates. As the high-level duty ratio for one cycle of the PWM signal S _PWM increases, the time during which the upper output transistor of the output amplifier 3 is turned on increases, so that the amount of power supplied to the coil (in other words, the coil drive current) ) Increases and the motor load is constant, the motor speed increases.
[0026]
When the current I _UO output from the upper saturation prevention circuit 9 increases, the current flowing through the base of the upper output transistor increases, and when the current I _LO output from the lower saturation prevention circuit 10 increases, The current flowing through the base of the side output transistor increases.
[0027]
The internal configuration of the upper saturation prevention circuit 9 is shown in FIG. NPN transistors 901 and 902 constitute a current mirror circuit. The emitters of the transistors 901 and 902 are grounded via resistors 903 and 904, respectively. A current I _CTL output from the control amplifier 4 is input to the collector of the transistor 901 on the input side. A collector of a diode-connected PNP transistor 905 is connected to the collector of the transistor 902 on the output side.
[0028]
The emitter of transistor 905 is connected to the driving voltage V _M of the motor through two resistors 909 and 910 connected in series. A constant current I _CC1 flows out from the connection point between the two resistors 909 and 910. The bases of the PNP transistors 906, 907, and 908 are commonly connected to the base of the transistor 905.
[0029]
Connection point between the collector of the emitter and the low side output transistor T _UL of the upper output transistor T _UU emitter of the transistor 906 in the output amplifier 3 through a resistor 911 (hereinafter, referred to as "output point of the U-phase") in PU The emitter of the transistor 907 is a connection point between the emitter of the upper output transistor T _{VU and} the collector of the lower output transistor T _VL in the output amplifier 3 through the resistor 912 (hereinafter referred to as “V-phase output point”) PV. The emitter of the transistor 908 is connected through a resistor 913 to a connection point between the emitter of the upper output transistor T _{WU and} the collector of the lower output transistor T _WL in the output amplifier 3 (hereinafter referred to as “W-phase output point”). Each is connected to a PW.
[0030]
NPN transistors 914 and 915 form a current mirror circuit with the transistor 914 as an input side and the transistor 915 as an output side. The emitter of the transistor 914 is grounded via a resistor 916, and the collectors of the transistors 906, 907, and 908 are connected in common to the collector. The emitter of the transistor 915 is grounded via a resistor 917, and its collector is connected to the collector of an NPN transistor 918.
[0031]
The NPN transistors 918 and 919 form a current mirror circuit with the transistor 918 as an input side and the transistor 919 as an output side. The emitters of the transistors 918 and 919 are grounded through resistors 920 and 921, respectively. A constant current output from the constant current source 922 is supplied to the collector of the transistor 918 via the resistor 923. Then, the current I _UO flowing through the collector of the transistor 919 is output from the upper saturation prevention circuit 9. Note that an external capacitor (not shown) for phase compensation is connected to a connection point between the constant current source 922 and the resistor 923.
[0032]
Due to the configuration of the upper saturation prevention circuit 9, the voltage at the highest voltage among the U-phase output point PU, the V-phase output point PV, and the W-phase output point PW is the upper set voltage (specifically, the transistor The base current of the upper output transistor of the output amplifier 3 is feedback-controlled so as to be equal to the emitter voltage 905). Thereby, it is possible to prevent the upper output transistors T _UU , T _VU and T _WU from being saturated.
[0033]
Note that the emitter voltage V _E of the transistor 905 is given by assuming that the resistance values of the resistors 909 and 910 are R1 and R2, respectively.
V _E = V _M −I _CC1 · R1−I _CTL · (R1 + R2)
Thus, the output current I _CTL of the control amplifier 4 changes. Thus, the base current of the upper output transistor is controlled according to the rotation state of the motor, and the controllability of the motor rotation speed is improved.
[0034]
The internal configuration of the lower saturation prevention circuit 10 is shown in FIG. The emitters of the PNP transistors 1001 and 1002 are connected to a constant current source 1003 in common. The emitter of a PNP transistor 1004 is connected to the base of the transistor 1001. The base of the transistor 1004 is grounded via a resistor 1005. A constant current I _CC2 output from the constant current source 1006 and a current I _CTL output from the control amplifier 4 flow into the connection point between the transistor 1004 and the resistor 1005.
[0035]
The emitters of PNP transistors 1007, 1008, and 1009 are connected to the base of the transistor 1002. The collectors of the transistors 1002, 1007, 1008, and 1009 are grounded. Three voltages V _UL , V _VL , and V _WL output from the lower phase detection circuit 11 to be described later are input to the bases of the transistors 1007, 1008, and 1009 via resistors 1010, 1011, and 1012, respectively.
[0036]
The collector of the transistor 1001 is connected to the collector of the NPN transistor 1013. The NPN transistors 1013 and 1014 form a current mirror circuit with the transistor 1013 as an input side and the transistor 1014 as an output side. The emitters of the transistors 1013 and 1014 are grounded via resistors 1015 and 1016, respectively.
[0037]
The PNP transistors 1017, 1018 and 1019 constitute a current mirror circuit. The emitters of the input-side transistor 1017 and the output-side transistor 1018 are connected to the power supply voltage V _CC via resistors 1020 and 1021, respectively. The collector of the input-side transistor 1017 is connected to the collector of the transistor 1014 via the resistor 1022. Then, the current I _LO flowing through the collector of the transistor 1018 is output from the lower saturation prevention circuit 10. An external capacitor (not shown) for phase compensation is connected to a connection point between the collector of the transistor 1014 and the resistor 1022.
[0038]
With the configuration of the lower saturation prevention circuit 10, the lowest voltage among the three voltages output from the lower phase detection circuit 11 becomes equal to the lower set voltage (specifically, the base voltage of the transistor 1004). In addition, the base current of the lower output transistor is feedback controlled.
[0039]
Note that the base voltage V _B of the transistor 1004 is given by assuming that the resistance value of the resistor 1005 is R.
V _B = (I _CTL + I _CC2 ) · R
Thus, the output current I _CTL of the control amplifier 4 changes. Thereby, the base current of the lower output transistor is controlled according to the rotation state of the motor, and the controllability of the rotation speed of the motor is improved.
[0040]
The lower phase detection circuit 11 includes a first circuit 111, a second circuit 112, and a third circuit 113, as shown in FIG. The first circuit 111 will be described. The NPN-type transistor 1101 has its base via a resistor 1102 is grounded, the emitter is grounded, the collector is connected to a driving voltage V _M of the motor via the two resistors 1103 and 1104 connected in series Has been. A signal corresponding to the switching signal B4 generated by the three-phase synthesis circuit 2 is input to a connection point between the base of the transistor 1101 and the resistor 1102. The PNP-type transistor 1105, to the connection point between the base resistors 1102 and 1103, the driving voltage V _M of the emitter motor is connected to the output point PU of U-phase collector through a resistor 1106.
[0041]
Note that the second circuit 112 and the third circuit 113 have the same configuration as that of the first circuit 111, and thus description thereof is omitted. However, in the second circuit 112 and the third circuit 113, signals corresponding to the switching signals B5 and B6 generated by the three-phase synthesis circuit 2 are input to the connection point between the base of the transistor 1101 and the resistor 1102, respectively. The collectors of the transistors 1105 are connected to the V-phase output point PV and the W-phase output point PW via the resistor 1106, respectively. Further, the voltages V _UL , V _VL , and V _{WL at} the three connection points of the transistor 1105 and the resistor 1106 in the first circuit 111, the second circuit 112, and the third circuit 113 are detected in the lower phase. Output from the circuit 11.
[0042]
With this configuration of the lower phase detection circuit 11, when the switching signal B4 is at a low level, in the first circuit 111, the transistor 1101 is OFF, so the transistor 1105 is OFF and the U-phase output point PU the voltage of the output, whereas, in the second circuit 112 and the third circuit 113, the transistor 1101 is oN, the transistor 1105 is oN, the output is substantially a voltage equal to the driving voltage V _M of the motor The
[0043]
Similarly, when the switching signal B5 is at the low level, the voltage of the V-phase output point PV is output from the second circuit 112, but the motor from the first circuit 111 and the third circuit 113 is output. A voltage substantially equal to the drive voltage V _M is output. When the switching signal B6 is at the low level, the third circuit 113 outputs the voltage at the W-phase output point PW, but the first circuit 111 and the second circuit 112 drive the motor. substantially equal voltage is output to the V _M.
[0044]
In summary, when the switching signals B4, B5, and B6 are at a low level, the U-phase coil L _U , the V-phase coil L _V , and the W-phase coil are respectively output by the lower output transistors T _UL , T _VL , and T _WL . Since the coil L _W is being driven, the voltage at the output point of the phase in which the coil is driven by the lower output transistor is always lower than the other two voltages from the lower phase detection circuit 11. Will be output in the state.
[0045]
Based on the operation contents of the lower saturation prevention circuit 10 and the lower phase detection circuit 11 described above, the base current of the lower output transistor is controlled based on the voltage at the output point of the phase in which the coil is driven by the lower output transistor. Will be. Therefore, unlike the conventional case, the base current of the lower output transistor is not controlled based on the voltage at the output point of the phase where the coil is not driven by the lower output transistor, and saturation of the lower output transistor is prevented. Thus, the rotational characteristics of the motor can be improved.
[0046]
When switching the ON / OFF of the lower output transistor of the output amplifier 3, a signal output from the upper phase detection circuit 12 configured as shown in FIG. 8 is input to the upper saturation prevention circuit 9. Just keep it.
[0047]
The upper phase detection circuit 12 includes a first circuit 121, a second circuit 122, and a third circuit 123. The first circuit 121 will be described. The PNP-type transistor 1201 has its base connected to the driving voltage V _M of the motor through the resistor 1202, the emitter is connected to a driving voltage V _M of the motor, the collector of the two in series connected resistors Grounded through 1203 and 1204.
[0048]
A signal corresponding to the switching signal B1 generated by the three-phase synthesis circuit 2 is input to a connection point between the base of the transistor 1201 and the resistor 1202. The NPN transistor 1205 has a base connected to a connection point between the resistors 1203 and 1204, an emitter grounded, and a collector connected to the U-phase output point PU via the resistor 1206.
[0049]
Note that the second circuit 122 and the third circuit 123 have the same configuration as that of the first circuit 121, and thus description thereof is omitted. However, in the second circuit 121 and the third circuit 123, signals corresponding to the switching signals B2 and B3 generated by the three-phase synthesis circuit 2 are input to the connection point between the base of the transistor 1201 and the resistor 1202, respectively. The collectors of the transistors 1205 are connected to the V-phase output point PV and the W-phase output point PW via the resistor 1206, respectively. Further, voltages V _UU , V _VU , and V _{WU at} three connection points of the transistor 1205 and the resistor 1206 in the first circuit 121, the second circuit 122, and the third circuit 123 are the upper saturation prevention circuit. 9 is input.
[0050]
With this configuration of the upper phase detection circuit 12, the base current of the upper output transistor is controlled based on the voltage at the output point of the phase in which the coil is driven by the upper output transistor, thereby preventing saturation of the upper output transistor. can do.
[0051]
In addition, when switching ON / OFF of both the output transistors of the upper side and the lower side of the output amplifier, both the lower phase detection circuit 11 and the upper phase detection circuit 12 may be provided.
[0052]
【The invention's effect】
As described above, according to the PWM motor driving device of the present invention, since the base current of the output transistor is controlled according to the voltage of the driven phase among the plurality of phases of the motor, the saturation of the output transistor is suppressed. This can prevent the rotation characteristics of the motor.
[Brief description of the drawings]
FIG. 1 is a block diagram of a PWM motor driving apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram showing an internal configuration of a three-phase synthesis circuit.
FIG. 3 is a timing chart of each signal.
FIG. 4 is a circuit diagram of a three-differential circuit.
FIG. 5 is a circuit diagram of an upper saturation prevention circuit.
FIG. 6 is a circuit diagram of a lower saturation prevention circuit.
FIG. 7 is a circuit diagram of a lower phase detection circuit.
FIG. 8 is a circuit diagram of an upper phase detection circuit.
FIG. 9 is a circuit diagram of an output stage of the motor driving device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Hall amplifier 2 Three-phase synthetic circuit 3 Output amplifier 4 Control amplifier 5 Current supply circuit 6 Resistance 7 PWM comparator 8 Triangle wave generation circuit 9 Upper saturation prevention circuit 10 Lower saturation prevention circuit 11 Lower phase detection circuit 12 Upper phase detection circuit

Claims

モータの各相をパルスで駆動し、このパルスのデューティ比によってモータへ供給する電力量を制御するＰＷＭモータ駆動装置であって、モータの複数の相の中から駆動されている出力トランジスタを各相ごとに検出する検出手段と、該検出手段で検出された出力トランジスタを飽和しないように制御する飽和防止手段とを備えたＰＷＭモータ駆動装置において、
駆動電源の高電圧側とモータとの間に接続された上側出力トランジスタと、
駆動電源の低電圧側とモータとの間に接続された下側出力トランジスタと、
モータの回転位置を示す信号に応じて前記上側出力トランジスタ及び前記下側出力トランジスタのＯＮ／ＯＦＦをスイッチングさせる手段と、
前記上側出力トランジスタのＯＮ／ＯＦＦのデューティ比をトルクコントロール信号に応じてＰＷＭ方式で制御することにより、駆動電源からモータへ供給する電力量を制御する制御手段と、
前記上側出力トランジスタを飽和しないように制御する第１の飽和防止手段と、
駆動されている下側出力トランジスタを各相ごとに検出する検出手段と、
前記検出手段によって検出された前記下側出力トランジスタを飽和しないように制御する第２の飽和防止手段と、
を備えていることを特徴とするＰＷＭモータ駆動装置。A PWM motor driving device that drives each phase of a motor with a pulse and controls the amount of power supplied to the motor according to the duty ratio of the pulse, and outputs an output transistor driven from a plurality of phases of the motor to each phase. In a PWM motor drive device comprising detection means for detecting each and a saturation prevention means for controlling the output transistor detected by the detection means so as not to saturate ,
An upper output transistor connected between the high voltage side of the drive power supply and the motor;
A lower output transistor connected between the low voltage side of the drive power supply and the motor;
Means for switching ON / OFF of the upper output transistor and the lower output transistor in accordance with a signal indicating the rotational position of the motor;
Control means for controlling the amount of power supplied from the drive power source to the motor by controlling the duty ratio of ON / OFF of the upper output transistor in a PWM manner according to the torque control signal;
First saturation prevention means for controlling the upper output transistor not to be saturated;
Detecting means for detecting the driven lower output transistor for each phase;
Second saturation prevention means for controlling the lower output transistor detected by the detection means so as not to be saturated ;
A PWM motor driving apparatus comprising: