JP3703918B2 - Pattern formation method - Google Patents

Pattern formation method Download PDF

Info

Publication number
JP3703918B2
JP3703918B2 JP25015896A JP25015896A JP3703918B2 JP 3703918 B2 JP3703918 B2 JP 3703918B2 JP 25015896 A JP25015896 A JP 25015896A JP 25015896 A JP25015896 A JP 25015896A JP 3703918 B2 JP3703918 B2 JP 3703918B2
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
etching
resist
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25015896A
Other languages
Japanese (ja)
Other versions
JPH1098023A (en
Inventor
巌 東川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25015896A priority Critical patent/JP3703918B2/en
Publication of JPH1098023A publication Critical patent/JPH1098023A/en
Application granted granted Critical
Publication of JP3703918B2 publication Critical patent/JP3703918B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子形成に代表されるリソグラフィー技術によるパターン形成方法に関する。
【0002】
【従来の技術】
半導体に代表される素子製造分野では、微細化の要求を満足するための加工技術開発が進められている。微細加工技術においては、加工寸法の微細化のみでなく、精度も要求され、パターン寸法やパターン位置の精度についての要求は、パターンの微細化にともなってますます厳しくなっている。パターンの加工にマスクとして用いられるレジストパターンの寸法がばらついたり、位置精度が得られない原因は、主に、レジストパターンを焼き付ける露光装置にあり、露光マスクを用いる場合は、露光マスクにも起因している。そのため、パターン露光において露光領域内で一様な転写特性を持ち、歪のない露光技術と、高精度の露光マスクの開発が行われている。しかしながら、レジストパターンには、マスクや露光装置の照明の微小なばらつきを反映したパターン寸法の変動や、露光装置の光学系に起因する位置歪や、露光マスク上のパターンの位置歪や、被露光基板の平面度に起因するような位置歪が観察される。
【0003】
【発明が解決しようとする課題】
したがって、本発明は、従来の技術では達成困難であった高い寸法精度および位置精度を有するパターンを形成し得るパターン形成方法を提供することを課題とする。
【0004】
【課題を解決するための手段】
上記課題を解決するために、本発明は、基板上に形成されたレジスト膜にパターン状に露光を行い、現像処理を施してレジストパターンを形成した後、このレジストパターンに対し、デポジションおよび/またはエッチング処理をその処理量が該レジストパターンの設計に対するずれの分布に対応するように行って該レジストパターンのずれを補正することを特徴とするレジストパターンの形成方法を提供する。
【0005】
【発明の実施の形態】
本発明は、上にも述べたように、露光・現像後形成されたレジストパターンに対し、デポジション処理またはエッチング処理、あるいはその両者を組み合わせた処理を行い、レジストパターンの設計位置・寸法に対するずれの補正を行うものである。
【0006】
露光・現像後に形成されたレジストパターンは、その位置および/または寸法が設計値に対してずれ、また同一基板内でそのずれに分布を有すること、すなわち位置または寸法が同一基板内で徐々に変動し、設計範囲を逸脱することが多い。この位置および/または寸法のずれを補正するために、本発明においては、レジストパターンに対してデポジションまたはエッチング、あるいはその両者を行うのであるが、その際その処理を設計値のずれに対応させて行い、同一基板内でのずれおよびその分布を補正し、ほぼ設計値通りのレジストパターンを得るものである。すなわち、基板上に形成されたレジスト膜に対して所定のパターン状露光および現像処理を行った後、まず、パターン精度の測定を行うか、計算によりずれを予測する。あるいは、事前に設計値からのずれの傾向を得ておく。しかる後、その結果に基づいて、位置ずれ、寸法のずれ(設計寸法より大きいか小さいか)またはその両者に対応して所定のデポジションおよび/またはエッチング処理を行い、ずれを補正する。
【0007】
例えば、同一基板内で寸法の一様性が得られる条件では、形成されたレジストパターン寸法測定値の平均値と設計寸法とにずれが生じる傾向にあるが、その際、レジストパターンが設計値より大きい場合には、一様のエッチング処理を行う。また、レジストパターンが設計値より小さい場合には、一様のデポジション処理を行い、さらに必要に応じてデスカム(レジストの裾部分のエッチング除去)を行う。
【0008】
また、同一基板内において狭い領域では寸法の一様性が得られているにもかかわらず、当該狭い領域毎に寸法が徐々に変化することもあるが、その際レジストパターンが徐々に大きくなる場合にはそれに対応して処理量に分布を持たせたエッチング処理を行い、一方レジストパターンが徐々に小さくなる場合には、それに対応して処理量に分布を持たせたデポジション処理を行う。
【0009】
また、基板に対してレジストパターンが一様に位置ずれを生じている場合には、非対称的な方向性エッチング処理もしくはデポジション処理を行うことによりレジストパターンを非対称にエッチングするかレジストパターンに非対的にデポジションを行う。
【0010】
上記本発明の実施の形態を図1を参照してより具体的に説明する。上にも述べたように、通常、露光転写されたパターンには寸法と位置の変動が少なからず発生する。本発明においては、この寸法と位置のずれに対して、パターンにデポジション処理および/エッチング処理を行ってそのずれの補正をするのであるが、例えば、図1(a)のように形成されたパターン11に対して、等方性エッチング処理(図中、矢印で示す)を施せば、パターン12の寸法が小さくなる。また、図1(a)のパターン11に対して、図1(c)に示すように一方向(図中、矢印で示す)から異方性エッチング処理を施すことにより、線幅のみでなく、位置を変えたパターン13を得ることができる。また、図1(a)のパターン11に対して、図1(d)に示すように全体的に(等方的に)デポジション処理(14)を施すことに、線幅を大きくすることができる。さらにまた、図1(e)に示すように方向性(図中、矢印で示す)を持たせた(異方性)デポジション処理(15)を行うことにより線幅と位置を修正することも可能になる。そして、本発明においては、これらの処理を同一基板面内で処理量を変えて行うことにより、初めに得たパターンの位置・寸法のずれの面内分布を補正することが可能となる。
【0011】
本発明において、非対的なエッチング処理またはデポジション処理は、エッチング雰囲気またはデポジション雰囲気の一部に電界または磁界印加するか、エッチングガスまたはデポジションガスの供給量に分布をもたせるか、処理装置内の真空度に勾配をもたせるか、あるいはこれらの組み合わせにより行うことができる。
【0012】
図2に、基板上に形成されたパターンの特定領域のみにエッチング処理を施すために好適なバレル型エッチング装置を示す。図2(a)に示すように、このエッチング装置は、バレル型真空容器(エッチング室)21を有する。この容器21をほぼ上部半分を囲んで上部電極22が配置され、またその下部半分を囲むように下部電極23が配置されている。これら電極22および23は、高周波電源24に接続され、下部電極23は接地されている。真空容器21内には、レジストパターンを形成した基板25が載置され、基板25には、図2(b)に良く示されているように中央部に透孔26aを有するアルミニウム板26が離間して対向配置されている。アルミニウム板26は、XおよびY方向に移動可能なように設置されている。この装置を用い、あらかじめ形成されたレジストパターンのうち、設計寸法より大きなパターンを有する領域上にアルミニウム板26の透孔26aを位置させてエッチングを行うことにより、当該領域のパターンを中心に所望のエッチングを達成できる。なお、デポジション処理においても、同様のアルミニウム板を用いることにより所定領域のパターンに対してデポジション処理を施すことができる。
【0013】
図3には、パターンに対して非対称的なエッチング処理を施す上で好適なドライエッチング装置の電極構成が示されている。すなわち、このドライエッチング装置は、上部電極31および下部電極32からなる平行平板電極構造を備え、上部電極の一端部には、磁石33が設置されている。下部電極32上に基板35を載置し、両電極に電圧を印加し、磁石33近傍からエッチングガスを導入することによりエッチングガスプラズマは磁場34の影響によりその部分で強く活性化され、磁場34から離れた位置では活性化が弱まるので、パターンに対して非対称的なエッチングを行うことができる。
【0014】
同様に、デポジション処理においても、磁界を印加することにより、レジストパターンの一方の側で量を多く、他方の側で量を少なくデポジションを行うことができる。
【0015】
また、本発明においては、通常、デポジションは、例えばエチレンガスを用いたデポジション処理のように、有機材料の堆積を主体とするデポジション処理であるが、シリコン等の無機材料を堆積させるデポジション処理であってもよい。なお、異方性のデポジション処理は、基板に対して堆積物が斜めに入射するデポジション処理によっても行うことができる。
【0016】
【実施例】
以下本発明の具体的実施例につき詳述する。
[第1の実施例]
本発明をレチクルの作製に適用した例をレジストパターンの断面形状を示す図4を参照して説明する。この実施例では、電子ビーム露光においてレジストパターンがもっとも再現性よく形成される条件を用いた結果発生するコーナーの丸みや、解像力の不足を解消する例を示すものである。
【0017】
まず、石英基板上にクロム/クロム酸化物よりなる遮光膜を設けた0.25インチ厚、6インチ方形のブランクにネガ型電子ビームレジスト(シップレー社製SAL601)を0.5μmの厚さに塗布し、ベーキングした。ついで、加速電圧50KeVで動作する可変成形電子ビーム露光装置にて所定の露光処理を行った後、所定のベーキング処理を行い、ついで、専用の現像液を用いて現像処理し、レジストパターンを形成した。露光処理は、設計パターンデータを0.2μmの幅でサイジング(線幅の拡大処理)し、これを露光データとして用いて行った。露光量と現像条件をレジストプロファイルがもっとも再現性よく形成される条件に設定した結果、得られたレジストパターン41の寸法は露光データの寸法に対して幅0.3μm、即ち図4中点線で示す設計データに対して幅0.1μm細くなっていた(図4(a))。
【0018】
ついで、基板を平行平板電極型の高周波プラズマ発生装置の一方の電極上に置き、エチレンモノマーガスと窒素ガスとの体積比95:5の混合ガスを導入し、プラズマ放電を行った。100Paの減圧下、300Wの電力で75秒処理し、0.1μmの厚さにポリエチレン皮膜を形成した。図4(b)に示すようにポリエチレン皮膜42は、レジストパターン41に対して、等方的に形成された。
【0019】
次に、同じ平行平板電極型の高周波プラズマ発生装置を用いて、酸素ガスと窒素ガスの体積比15:85の混合ガスを導入し、プラズマ放電を行った。30Paの減圧下、150Wの電力で、120秒処理した。その結果、図4(c)に示すように、レジストパターン41の側壁にのみ残置ポリエチレン皮膜42’を有するパターンを得た。
【0020】
こうして得られたレジストパターンをエッチングマスクとし、クロム/クロム酸化物よりなる遮光膜をエッチングした。このエッチングは、塩素ガスと酸素ガスとアルゴンガスとの体積比95:5:100の混合ガスを用い、基板温度を70℃に加熱し、150Wの電力で15分行った。レジストパターンには若干量の(約0.05μm)の減少が認められたが、得られた遮光膜パターンは寸法の均一性が±30nm未満の範囲内にあった。
【0021】
上記のように、サイジング処理を0.2μm程度にとり、変換差0.3μm程度の現像処理を行い本発明を適用した場合、レジストパターン寸法のサイジング処理を大きくとる方法により従来問題であった解像力の不足や、コーナーの丸みの増大は著しく軽減されていた。
【0022】
なお、図5に設計パターンに対して現像・露光後異なる形状で得られるパターンの例を示すが、図5(a)に示すような同一線幅Lおよび形状を有する設計パターン51〜53に対して、露光・現像後のパターンが図5(b)および図5(b)の線C−C断面図である図5(c)に示すように適正に、小さくおよび大きく(それぞれ、51’、52’および53’で示す)形成された場合、大きく形成されたパターンのほうがレジストプロファイルが優れ、しかもレジストパターンの寸法ばらつきが少ないことが確かめられている。その結果、露光パターンに比べてレジストパターンを大きく形成する本実施例の方法により、同一基板内でのパターンの寸法の一様性が達成される。
【0023】
[第2の実施例]
パターンデータを変えて第1の実施例と同一の工程でレジストパターンを形成した。線幅を測定した結果、データ量が著しく大きく、第1の実施例に比べ5倍程度すなわち約7時間の描画処理となったことが原因と考えられるパターンの描き出し部分から描き終わり部分にかけて線幅の変化が生じていた。描き始めと描き終わりでは、98nmの線幅が変動していた。
【0024】
このレジストパターンに対して、処理時間を変えた以外は第1の実施例1と同様のポリエチレンのデポジション処理を行い、基板上に0.15μmの厚さにポリエチレン皮膜を形成した。
【0025】
ついで、図2に示すバレル型プラズマエッチング装置(基板25上に10mm間隔をおいてアルミニュウム板26を設置)を用い、空気を水中でバブリングしてから真空容器31中に供給し、プラズマ発生を行うウェット空気プラズマ処理を施した。アルミニュウム板26によりエッチング領域を規制し、基板上では他の領域とのエッチング速度差を20倍にすることができた。これにより、設計パターンより大きなサイズのレジストパターンの領域を中心に等方性のエッチングが施された。
【0026】
ついで、平行平板電極型の高周波プラズマ発生装置を用いて、酸素ガスと窒素ガスとの体積比15:85の混合ガスを導入し、エッチングを行った。30Paの減圧した、150Wの電力で120秒処理し、異方性エッチングを施した。この結果、被エッチング領域上の残膜は完全に除去された。
【0027】
こうして得られたレジストパターンをエッチングマスクとして、第1の実施例と同様にクロム/クロム酸化物よりなる遮光膜をエッチングした。レジスト除去後、基板内の寸法の一様性を測定したとこり、ばらつきの範囲は、±36nmまで減少していた。
【0028】
[第3の実施例]
図6を参照して第3の実施例を説明する。図6において、設計線幅をL、設計中心位置をD、形成されたレジストパターンの中心位置をFで示す。
【0029】
まず、前記第1の実施例と同様な方法により、レジストパターンを形成した。その精度を測定した結果、位置精度が不十分で、パターン領域の右上の領域で、外側に最大115nmの位置ずれが発生していることが確認された(図(a):この図には3つのパターン61、62、63が示されている)。
【0030】
このレジストパターンを形成した基板を平行平板電極を有するプラズマ重合デポジション装置に設置し、エチレンガスを導入してポリエチレンを0.075μmの厚さに成膜し図6(b)に示すようなパターン61’、62’、63’を得た。この成膜はパターンの中心位置ずれの生じた領域において磁場によりプラズマの増大を図り、最大差のパターン部分で、パターンの左右で膜厚の差を2倍まで増加させた。ポリエチレン膜は、磁場の方向性により、レジストパターンの側壁では一方の側では0.1μmの膜厚で、他方の側では0.05μmの膜厚で形成されていた。エチレンガスの導入を磁場を印加した部分の一方の側から供給した結果、このようにパターンに対して非対称にポリエチレン皮膜が形成されたものと考えられる。
【0031】
ついで、エッチング装置に基板を設置し、異方性エッチングを行い、レジスト膜厚に換算して0.15μmのエッチングを行って図6(c)に示すようなレジストパターン61”、62”、63”を得た。得られたレジストの線幅は設計寸法より約0.025μm大きかったが、線幅のばらつきは、±50nmの範囲内に入っていた。ここで、ニコン社製光波3lにより、位置精度を測定し、面内のばらつきを評価した結果、最大115nmあった位置ずれが、50nmの位置ずれまで減少していた。
【0032】
しかる後、得られたレジストパターンをエッチングマスクとして、第1の実施例と同様に遮光膜のエッチング処理を施し、遮光膜パターンを形成した。得られた遮光膜パターンの精度を測定した結果、寸法(線幅)のばらつきは±58nm、位置のばらつきは±47nmの範囲内にあった。
【0033】
[第4の実施例]
半導体素子形成のためにシリコン基板上にレジストパターンを形成した。形成されたレジストパターンはウェハーすべてについて同様に、ノッチマークに近い基板の側では徐々に大きくなり、最も大きな部分では許容値を0.05μmはずれていた。これらウェハーを図3に関して説明したドライエッチング装置にて部分的にデスカムした。磁場の強い部分に希釈酸素ガスを導入し、90秒間エッチング処理を行ったところ、デスカム量は磁場の最も強い部分では0.04μmに達していた。エッチング後、ウェハー面内のレジストの線幅を測定した結果、0.45μmの設計線幅に対して、0.44±0.03μmの線幅が達成され、素子形成上問題のない値であった。
【0034】
以上本発明を実施例により説明したが、本発明はこれらに限定されるものではない。すなわち、上記実施例においては、レジストパターンをエッチングマスクとして使用する例を示したが、本発明は、リフトオフ工程で用いられるパターンの形成にも適用できる。また、上記実施例ではエッチング等の処理を一部の領域を中心としてエッチング量またはデポジション量を増加させたたが、これら処理量を減少させるようにしてもよい。また、上記実施例では、デポジョション膜として有機材料を使用する例を示したが、シリコン系の材料であってもよい。
【0035】
【発明の効果】
以上述べたように、本発明によれば、比較的簡単な手法により設計値からのずれを補正したレジストパターンを得ることができる。
【図面の簡単な説明】
【図1】 本発明を説明するためのレジストパターンの断面図。
【図2】 本発明に使用し得るドライエッチング装置の概略図。
【図3】 本発明に使用し得るドライエッチング装置を説明するための概略断面図。
【図4】 本発明の一実施例を説明するためのレジストパターンの断面図。
【図5】 本発明の一実施例を説明するためのレジストパターンの断面図。
【図6】 本発明の他の実施例を説明するためのレジストパターンの断面図。
【符号の説明】
11,12,13,41,51,52,53,61,62,63…レジストパターン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pattern formation method using a lithography technique represented by semiconductor element formation.
[0002]
[Prior art]
In the field of element manufacturing typified by semiconductors, development of processing techniques for satisfying the demand for miniaturization is being promoted. In microfabrication technology, not only miniaturization of processing dimensions but also accuracy is required, and the demands on the accuracy of pattern dimensions and pattern positions are becoming stricter with the miniaturization of patterns. The reason why the resist pattern used as a mask for pattern processing varies in size and the positional accuracy cannot be obtained is mainly in an exposure apparatus for printing a resist pattern. When using an exposure mask, it is also caused by the exposure mask. ing. For this reason, development of an exposure technique having uniform transfer characteristics in the exposure region and free from distortion in pattern exposure and a high-accuracy exposure mask have been carried out. However, the resist pattern includes variations in pattern dimensions that reflect minute variations in illumination of the mask and exposure apparatus, positional distortion caused by the optical system of the exposure apparatus, positional distortion of the pattern on the exposure mask, and exposure Positional distortion due to the flatness of the substrate is observed.
[0003]
[Problems to be solved by the invention]
Accordingly, an object of the present invention is to provide a pattern forming method capable of forming a pattern having high dimensional accuracy and position accuracy, which has been difficult to achieve with conventional techniques.
[0004]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a resist film formed on a substrate that is exposed in a pattern and is subjected to development treatment to form a resist pattern. Alternatively, a resist pattern forming method is provided in which the etching process is performed so that the processing amount corresponds to the distribution of deviation from the design of the resist pattern to correct the deviation of the resist pattern.
[0005]
DETAILED DESCRIPTION OF THE INVENTION
As described above, according to the present invention, a resist pattern formed after exposure / development is subjected to a deposition process, an etching process, or a combination of both, so that a deviation from the design position / dimension of the resist pattern occurs. Correction is performed.
[0006]
The resist pattern formed after exposure / development is shifted in position and / or size from the design value and distributed in the same substrate, that is, the position or size is gradually changed in the same substrate. However, it often deviates from the design range. In order to correct this positional and / or dimensional deviation, in the present invention, the resist pattern is subjected to deposition and / or etching. In this case, the processing is made to correspond to the deviation of the design value. In this way, a deviation and its distribution within the same substrate are corrected, and a resist pattern almost as designed is obtained. That is, after a predetermined pattern exposure and development process is performed on the resist film formed on the substrate, first, pattern accuracy is measured or a deviation is predicted by calculation. Alternatively, a tendency of deviation from the design value is obtained in advance. Thereafter, based on the result, a predetermined deposition and / or etching process is performed corresponding to the positional deviation, the dimensional deviation (larger or smaller than the design dimension), or both, and the deviation is corrected.
[0007]
For example, under conditions where dimensional uniformity can be obtained within the same substrate, there is a tendency that the average value of the measured resist pattern dimension measurement value and the design dimension are shifted. If it is larger, a uniform etching process is performed. If the resist pattern is smaller than the design value, uniform deposition processing is performed, and descum (etching removal of the skirt portion of the resist) is performed as necessary.
[0008]
In addition, even if the uniformity of dimensions is obtained in a narrow area on the same substrate, the dimensions may gradually change for each narrow area, but the resist pattern gradually increases at that time. In this case, an etching process with a distribution of the processing amount is performed correspondingly. On the other hand, when the resist pattern is gradually reduced, a deposition process with a distribution of the processing amount is performed accordingly.
[0009]
In addition, when the resist pattern is uniformly displaced with respect to the substrate, the resist pattern is etched asymmetrically by performing asymmetric directional etching processing or deposition processing or is not applied to the resist pattern. Deposition is performed nominally.
[0010]
The embodiment of the present invention will be described more specifically with reference to FIG. As described above, the exposure and transfer patterns usually have a considerable variation in size and position. In the present invention, the displacement is corrected by performing a deposition process and / or an etching process on the pattern with respect to the deviation in size and position. For example, the pattern is formed as shown in FIG. If the pattern 11 is subjected to an isotropic etching process (indicated by an arrow in the figure), the dimension of the pattern 12 is reduced. Further, by performing anisotropic etching treatment from one direction (indicated by an arrow in the figure) on the pattern 11 in FIG. 1A as shown in FIG. 1C, not only the line width, A pattern 13 with a changed position can be obtained. In addition, when the deposition process (14) is performed on the pattern 11 in FIG. 1A as a whole (isotropically) as shown in FIG. 1D, the line width can be increased. it can. Furthermore, as shown in FIG. 1E, the line width and position may be corrected by performing (anisotropy) deposition processing (15) with directivity (indicated by an arrow in the figure). It becomes possible. In the present invention, by performing these processes while changing the processing amount in the same substrate surface, it is possible to correct the in-plane distribution of the position / dimension deviation of the pattern obtained first.
[0011]
In the present invention, asymmetric etching process or deposition process, or applying an electric field or a magnetic field to a portion of the etching atmosphere or deposition atmosphere, or impart a distribution supply amount of the etching gas or deposition gas, A gradient can be given to the degree of vacuum in the processing apparatus, or a combination thereof can be used.
[0012]
FIG. 2 shows a barrel type etching apparatus suitable for performing an etching process only on a specific region of a pattern formed on a substrate. As shown in FIG. 2A, the etching apparatus has a barrel type vacuum container (etching chamber) 21. An upper electrode 22 is disposed so as to substantially surround the upper half of the container 21, and a lower electrode 23 is disposed so as to surround the lower half thereof. These electrodes 22 and 23 are connected to a high frequency power source 24, and the lower electrode 23 is grounded. A substrate 25 on which a resist pattern is formed is placed in the vacuum vessel 21, and an aluminum plate 26 having a through hole 26 a at the center is separated from the substrate 25 as well shown in FIG. And are arranged opposite to each other. The aluminum plate 26 is installed so as to be movable in the X and Y directions. Using this apparatus, etching is performed by positioning the through-holes 26a of the aluminum plate 26 on a region having a pattern larger than the design dimension among the resist patterns formed in advance, so that a desired pattern is formed around the pattern in the region. Etching can be achieved. In the deposition process, the same aluminum plate can be used to perform the deposition process on the pattern in the predetermined area.
[0013]
FIG. 3 shows an electrode configuration of a dry etching apparatus suitable for performing an asymmetric etching process on a pattern. That is, this dry etching apparatus includes a parallel plate electrode structure including an upper electrode 31 and a lower electrode 32, and a magnet 33 is installed at one end of the upper electrode. The substrate 35 is placed on the lower electrode 32, a voltage is applied to both electrodes, and an etching gas is introduced from the vicinity of the magnet 33, whereby the etching gas plasma is strongly activated in that portion by the influence of the magnetic field 34, and the magnetic field 34 Since the activation is weakened at a position away from, etching asymmetrically with respect to the pattern can be performed.
[0014]
Similarly, in the deposition process, by applying a magnetic field, the deposition can be performed with a large amount on one side of the resist pattern and a small amount on the other side.
[0015]
In the present invention, the deposition is usually a deposition process mainly composed of organic material deposition such as a deposition process using ethylene gas. Position processing may be used. The anisotropic deposition process can also be performed by a deposition process in which deposits are obliquely incident on the substrate.
[0016]
【Example】
Hereinafter, specific examples of the present invention will be described in detail.
[First embodiment]
An example in which the present invention is applied to the production of a reticle will be described with reference to FIG. 4 showing the cross-sectional shape of a resist pattern. In this embodiment, an example of eliminating corner rounding and lack of resolving power that occur as a result of using conditions under which a resist pattern is formed with the highest reproducibility in electron beam exposure is shown.
[0017]
First, a negative electron beam resist (SAL601 manufactured by Shipley) is applied to a thickness of 0.5 μm on a 0.25 inch thick, 6 inch square blank provided with a light shielding film made of chromium / chromium oxide on a quartz substrate. And baked. Next, after performing a predetermined exposure process with a variable shaping electron beam exposure apparatus operating at an acceleration voltage of 50 KeV, a predetermined baking process is performed, and then a development process is performed using a dedicated developer to form a resist pattern. . The exposure process was performed by sizing the design pattern data with a width of 0.2 μm (line width expansion process) and using this as exposure data. As a result of setting the exposure amount and the development conditions to the conditions in which the resist profile is formed with the highest reproducibility, the dimension of the obtained resist pattern 41 is 0.3 μm wide with respect to the dimension of the exposure data, that is, indicated by the dotted line in FIG. The width was 0.1 μm narrower than the design data (FIG. 4A).
[0018]
Next, the substrate was placed on one electrode of a parallel plate electrode type high-frequency plasma generator, and a mixed gas of ethylene monomer gas and nitrogen gas in a volume ratio of 95: 5 was introduced to perform plasma discharge. Under a reduced pressure of 100 Pa, the film was treated with a power of 300 W for 75 seconds to form a polyethylene film having a thickness of 0.1 μm. As shown in FIG. 4B, the polyethylene film 42 was formed isotropic with respect to the resist pattern 41.
[0019]
Next, using the same parallel plate electrode type high-frequency plasma generator, a mixed gas of oxygen gas and nitrogen gas in a volume ratio of 15:85 was introduced to perform plasma discharge. The treatment was performed for 120 seconds under a reduced pressure of 30 Pa with 150 W of electric power. As a result, as shown in FIG. 4C, a pattern having a remaining polyethylene film 42 ′ only on the side wall of the resist pattern 41 was obtained.
[0020]
The light shielding film made of chromium / chromium oxide was etched using the resist pattern thus obtained as an etching mask. This etching was performed using a mixed gas of chlorine gas, oxygen gas, and argon gas in a volume ratio of 95: 5: 100, the substrate temperature was heated to 70 ° C., and power was 150 W for 15 minutes. Although a slight amount of reduction (about 0.05 μm) was observed in the resist pattern, the obtained light shielding film pattern had a dimensional uniformity within a range of less than ± 30 nm.
[0021]
As described above, when the sizing process is set to about 0.2 μm, the development process with a conversion difference of about 0.3 μm is performed, and the present invention is applied, the resolution of the resolving power, which has been a problem in the past, is increased by the method of increasing the sizing process of the resist pattern dimension. The shortage and increased roundness of the corners were significantly reduced.
[0022]
FIG. 5 shows an example of a pattern obtained in a different shape after development / exposure with respect to the design pattern. For design patterns 51 to 53 having the same line width L and shape as shown in FIG. As shown in FIG. 5C, which is a cross-sectional view taken along line CC in FIG. 5B and FIG. 5B, the pattern after exposure and development is appropriately small and large (respectively 51 ′, When formed, the resist profile is confirmed to have a better resist profile and less dimensional variation of the resist pattern. As a result, uniformity of pattern dimensions within the same substrate is achieved by the method of this embodiment in which the resist pattern is formed larger than the exposure pattern.
[0023]
[Second Embodiment]
A resist pattern was formed in the same process as in the first embodiment by changing the pattern data. As a result of measuring the line width, the amount of data is remarkably large, and the line width from the pattern drawing portion to the drawing end portion, which is thought to be caused by drawing processing about 5 times that of the first embodiment, that is, about 7 hours. There was a change. The line width of 98 nm fluctuated at the start and end of drawing.
[0024]
The resist pattern was subjected to the same polyethylene deposition process as in Example 1 except that the processing time was changed, and a polyethylene film having a thickness of 0.15 μm was formed on the substrate.
[0025]
Next, using a barrel-type plasma etching apparatus shown in FIG. 2 (with an aluminum plate 26 installed on the substrate 25 at an interval of 10 mm), air is bubbled in water and then supplied into the vacuum vessel 31 to generate plasma. Wet air plasma treatment was applied. The etching region was regulated by the aluminum plate 26, and the etching rate difference from other regions on the substrate could be increased 20 times. As a result, isotropic etching was performed around the region of the resist pattern having a size larger than the design pattern.
[0026]
Next, using a parallel plate electrode type high frequency plasma generator, a mixed gas of oxygen gas and nitrogen gas in a volume ratio of 15:85 was introduced for etching. The anisotropic etching was performed for 120 seconds with the power of 150 W reduced pressure of 30 Pa. As a result, the remaining film on the etched region was completely removed.
[0027]
Using the resist pattern thus obtained as an etching mask, the light shielding film made of chromium / chromium oxide was etched in the same manner as in the first example. After removing the resist, the dimensional uniformity in the substrate was measured, and the range of variation was reduced to ± 36 nm.
[0028]
[Third embodiment]
A third embodiment will be described with reference to FIG. In FIG. 6, the design line width is indicated by L, the design center position is indicated by D, and the center position of the formed resist pattern is indicated by F.
[0029]
First, a resist pattern was formed by the same method as in the first embodiment. As a result of measuring the accuracy, it was confirmed that the positional accuracy was inadequate, and a maximum positional displacement of 115 nm occurred in the upper right region of the pattern region (FIG. 6 (a): Three patterns 61, 62, 63 are shown).
[0030]
The substrate on which this resist pattern is formed is placed in a plasma polymerization deposition apparatus having parallel plate electrodes, and an ethylene gas is introduced to form a polyethylene film having a thickness of 0.075 μm. A pattern as shown in FIG. 61 ′, 62 ′, 63 ′ were obtained. In this film formation, plasma was increased by a magnetic field in a region where the center position of the pattern was shifted, and the difference in film thickness between the left and right sides of the pattern was increased up to twice in the pattern portion having the maximum difference. The polyethylene film was formed with a film thickness of 0.1 μm on one side on the side wall of the resist pattern and a film thickness of 0.05 μm on the other side due to the directionality of the magnetic field. As a result of supplying ethylene gas from one side of the portion to which a magnetic field was applied, it is considered that a polyethylene film was formed asymmetrically with respect to the pattern.
[0031]
Next, a substrate is set in an etching apparatus, anisotropic etching is performed, and a resist pattern 61 ″, 62 ″, 63 as shown in FIG. The line width of the obtained resist was about 0.025 μm larger than the design dimension, but the variation in the line width was within the range of ± 50 nm. Here, by the light wave 3l manufactured by Nikon Corporation, As a result of measuring the positional accuracy and evaluating the in-plane variation, the positional deviation of 115 nm at the maximum decreased to the positional deviation of 50 nm.
[0032]
Thereafter, using the obtained resist pattern as an etching mask, the light shielding film was etched in the same manner as in the first example to form a light shielding film pattern. As a result of measuring the accuracy of the obtained light shielding film pattern, the variation in dimension (line width) was within ± 58 nm, and the variation in position was within ± 47 nm.
[0033]
[Fourth embodiment]
A resist pattern was formed on a silicon substrate for forming a semiconductor element. The formed resist pattern was gradually increased on the side of the substrate close to the notch mark for all the wafers, and the allowable value was 0.05 μm off at the largest portion. These wafers were partially descummed with the dry etching apparatus described with respect to FIG. When diluted oxygen gas was introduced into the strong magnetic field and etching was performed for 90 seconds, the descum amount reached 0.04 μm in the strongest magnetic field. After etching, the line width of the resist in the wafer surface was measured. As a result, a line width of 0.44 ± 0.03 μm was achieved with respect to the designed line width of 0.45 μm, which is a value that does not cause any problems in element formation. It was.
[0034]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. That is, in the above embodiment, an example in which a resist pattern is used as an etching mask has been shown, but the present invention can also be applied to formation of a pattern used in a lift-off process. In the above embodiment, the etching amount or the deposition amount is increased mainly in a part of the region in the processing such as the etching. However, the processing amount may be decreased. Moreover, in the said Example, although the example which uses an organic material as a deposition film was shown, a silicon-type material may be sufficient.
[0035]
【The invention's effect】
As described above, according to the present invention, a resist pattern in which a deviation from a design value is corrected by a relatively simple method can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a resist pattern for explaining the present invention.
FIG. 2 is a schematic view of a dry etching apparatus that can be used in the present invention.
FIG. 3 is a schematic cross-sectional view for explaining a dry etching apparatus that can be used in the present invention.
FIG. 4 is a cross-sectional view of a resist pattern for explaining one embodiment of the present invention.
FIG. 5 is a cross-sectional view of a resist pattern for explaining one embodiment of the present invention.
FIG. 6 is a cross-sectional view of a resist pattern for explaining another embodiment of the present invention.
[Explanation of symbols]
11, 12, 13, 41, 51, 52, 53, 61, 62, 63 ... resist pattern

Claims (3)

基板上に形成されたレジスト膜にパターン状に露光を行い、現像処理を施してレジストパターンを形成した後、このレジストパターンに対し、デポジションおよび/またはエッチング処理をその処理量が該レジストパターンの設計に対するずれの分布に対応するように行って該レジストパターンのずれを補正することを特徴とするレジストパターンの形成方法。The resist film formed on the substrate is exposed in a pattern and developed to form a resist pattern. The resist pattern is subjected to deposition and / or etching treatment with a processing amount of the resist pattern. A resist pattern forming method, wherein the resist pattern deviation is corrected by corresponding to a deviation distribution with respect to the design. 基板上の少なくとも一部の領域内のレジストパターンに対して、非対称的なエッチング処理を行うことによりレジストパターンのずれの分布を補正することを特徴とする請求項1に記載のレジストパターンの形成方法。2. The resist pattern forming method according to claim 1, wherein the resist pattern shift distribution is corrected by performing an asymmetric etching process on the resist pattern in at least a part of the region on the substrate. . レジストパターンに対して、有機材料の堆積を主体とするデポジション処理を行い、ついで異方性エッチング処理を行って該堆積された有機材料を部分的にエッチング除去することによりレジストパターンのずれの分布を補正することを特徴とする請求項1に記載のレジストパターンの形成方法。A resist pattern shift distribution is obtained by performing a deposition process mainly on the deposition of an organic material on the resist pattern and then performing an anisotropic etching process to partially remove the deposited organic material by etching. The method of forming a resist pattern according to claim 1, wherein:
JP25015896A 1996-09-20 1996-09-20 Pattern formation method Expired - Fee Related JP3703918B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25015896A JP3703918B2 (en) 1996-09-20 1996-09-20 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25015896A JP3703918B2 (en) 1996-09-20 1996-09-20 Pattern formation method

Publications (2)

Publication Number Publication Date
JPH1098023A JPH1098023A (en) 1998-04-14
JP3703918B2 true JP3703918B2 (en) 2005-10-05

Family

ID=17203691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25015896A Expired - Fee Related JP3703918B2 (en) 1996-09-20 1996-09-20 Pattern formation method

Country Status (1)

Country Link
JP (1) JP3703918B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099072A (en) * 2000-09-26 2002-04-05 Dainippon Printing Co Ltd Method of manufacturing photomask
JP4031752B2 (en) * 2000-10-02 2008-01-09 松下電器産業株式会社 Manufacturing method of semiconductor integrated circuit device
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control
US7723235B2 (en) 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
JP6540278B2 (en) * 2015-06-29 2019-07-10 大日本印刷株式会社 Optical element manufacturing method

Also Published As

Publication number Publication date
JPH1098023A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
US7008877B2 (en) Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias
JP4133810B2 (en) Dry etching method
JP5265174B2 (en) Etching of nano-imprint template using etching reactor
US20080099426A1 (en) Method and apparatus for photomask plasma etching
EP1253117A1 (en) Glass substrate for photomasks and preparation method
CN105789040A (en) Gate stack materials for semiconductor applications for lithographic overlay improvement
JPS6337193B2 (en)
US20030049934A1 (en) Methods and apparatus for etching metal layers on substrates
US20020155725A1 (en) Method and apparatus for etching photomasks
US6165907A (en) Plasma etching method and plasma etching apparatus
JP3703918B2 (en) Pattern formation method
US20030003374A1 (en) Etch process for photolithographic reticle manufacturing with improved etch bias
KR100403933B1 (en) Method for fabricating mask
JP2006032908A (en) Manufacturing method of semiconductor device
US6544894B1 (en) Method of producing chromium mask
US20040000535A1 (en) Process for etching photomasks
JP6319474B2 (en) Imprint mold
JP2002072439A (en) Method for producing semiconductor device, photomask and apparatus for producing semiconductor device
JPS6126366Y2 (en)
KR20040022089A (en) Chromeless Photo mask and Method for manufacturing the same
JPH08195378A (en) Phase inversion mask and its preparation
JPH0637064A (en) Dry etching method
KR20020017847A (en) A method for forming a phase shift mask
JPH06244157A (en) Manufacture of semiconductor device
JPH11186234A (en) Etching device, carrying tray, exposure mask and manufacture of exposure mask

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees