JP3701954B2 - 半導体集積回路、その静電気耐圧試験方法及び装置 - Google Patents

Description

本発明は、半導体集積回路に静電気を印加し、電気的な破壊の発生有無を試験する静電気耐圧試験方法及び装置に関する。

静電気耐圧試験方法としては、例えば特許文献１に開示されたものが知られている。以下、図１７を参照して、その概要を説明する。図１７は、従来の静電気耐圧試験装置１２００の構成例を示すブロック図である。

即ち、特許文献１では、図１７に示すように、所定の電気回路を備えた電気部品（供試品）１２０１を装着する部品装着部１２０２と、この部品装着部１２０２に装着された電気部品（供試品）１２０１に対向配置され、高電圧の印加によって放電する放電手段（放電ガン）１２０３と、放電後の電気部品（供試品）１２０１の電気回路が正常であるか否かを検査する検査手段（検査部）１２０４とが備えられ、上記電気部品（供試品）１２０１が部品装着部１２０２に装着された状態で電気部品（供試品）１２０１に上記放電手段（放電ガン）１２０３からの静電気が印加された後に引き続き上記検査手段（検査部）１２０４により放電後の電気部品（供試品）１２０１の電気回路が正常であるか否かの検査が行われるように構成され、上記部品装着部１２０２の上流側には部品装着部１２０２に装着された電気部品（供試品）１２０１に電力を供給する電源（直流電源）１２０５が設けられ、この電源（直流電源）１２０５と電気部品（供試品）１２０１との間には電源側スイッチ部材１２０６が介設されているとともに、上記検査手段（検査部）１２０４と上記電気部品（供試品）１２０１との間には検査手段側スイッチ部材１２０７が介設され、上記放電手段（放電ガン）１２０３の駆動および上記検査手段（検査部）１２０４による検査を制御する制御手段１２０８が設けられる静電気試験装置が開示されている（例えば、特許文献１参照）。

また、コンタクトレス端子リーク電流テスト対応入出力回路に関する従来技術を特許文献２に示す。
特開２０００−１１１５９６号公報（００１５〜００２５、図１） 特開平１０−１２３２１２号公報（図１）

しかしながら、上記特許文献１に開示された静電気耐圧試験方法では、静電気を印加した後の半導体集積回路の動作状態を検査することにより、電気回路が正常であるか否かを判定しているが、動作としては正常であっても何らかの静電気破壊を起こしている場合があり得るので、この開示された方法では、そのような軽微な静電気破壊の発生を検出することができない。軽微な静電気破壊の発生は、リーク電流となって現れるので、消費電流の増加を招来し発熱等の原因になる。つまり、上記特許文献１に開示された静電気耐圧試験方法では、半導体集積回路の検査を十分に行うことができない。

本発明は、かかる点に鑑みてなされたものであり、半導体集積回路の検査精度が高く且つ安価に実現できる静電気耐圧試験方法及び装置を提供することを目的とする。

本発明に係る静電気耐圧試験方法は、半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の電源端子とグランド端子の一方に電源を供給し他方を接地した状態で、全信号端子についての端子リーク電流を検査し、また、前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、入出力回路の電源端子とグランド端子の他方に電源を供給して信号入力端子にデジタル信号を供給した状態で内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査するようにした。

この方法によれば、半導体集積回路の全端子または所望の端子に静電気を印加した後に、端子リーク電流テストと電源リークテストとが行えるので、静電気耐圧の検査精度の向上が図れる。また、静電気印加とリーク電流テストとを連続して行うことができるので、静電気耐圧試験の大幅な合理化が図れる。

本発明に係る静電気耐圧試験方法は、半導体集積回路にリーク電流テスト専用端子を設け、前記半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給した状態で、前記リーク電流テスト専用端子にデジタル信号を供給し、前記入出力回路をハイインピーダンスモードにして端子リーク電流を検査し、前記内部回路に接続される入力信号をローレベルまたはハイレベルに制御して、前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査するようにした。

この方法によれば、全端子または所望の端子の端子リーク電流検査が行え、また、端子リーク電流検査と電源リーク電流検査の精度向上が図れる。

本発明に係る静電気耐圧試験方法は、半導体集積回路において、１個以上のフリップフロップを備え、外部から端子に非接触の状態で端子リーク電流テストができる専用回路を内蔵したコンタクトレス端子リーク電流テスト対応入出力回路の複数個を連接することにより、リーク電流テスト専用フリップフロップチェーンを形成し、前記半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給した状態で、前記入出力回路が備えるリーク電流テスト専用端子にデジタル信号を供給し、また、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することにより、前記入出力回路の端子リーク電流を検査し、前記内部回路に接続される入力信号をローレベルまたはハイレベルに制御して、前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査するようにした。

この方法によれば、検査精度の向上及び静電気耐圧試験の大幅な合理化に加えて、リーク電流テスト専用回路である入出力回路を設け、外部から端子に非接触の状態で端子リーク電流テストが行えるので、検査用端子が少なくて済み、静電気耐圧試験を行う装置を安価に構成することができる。

本発明に係る静電気耐圧試験方法は、上記の発明において、前記内部回路では、１本以上のスキャンパス用フリップフロップチェーンのそれぞれのデータ入力を、セレクタを介して前記リーク電流テスト専用フリップフロップチェーンの任意の箇所に接続するか、複数のスキャンパス用のフリップフロップチェーンをセレクタを介して１本につなぎ、最初のフリップフロップチェーンのデータ入力をセレクタを介して前記リーク電流テスト専用フリップフロップチェーンの任意の箇所に接続し、前記リーク電流テスト専用端子にデジタル信号を供給して内部回路の状態を設定することにより、内部回路の電源リーク電流テストが行えるようにした。

この方法によれば、前記半導体集積回路の内部回路の状態を任意に設定することができ、精度の高い電源リーク電流テストが行える。

本発明に係る静電気耐圧試験方法は、上記の発明において、前記入出力回路では、２組の前記リーク電流テスト専用端子が設けられ、前記いずれかのリーク電流テスト専用端子にデジタル信号を与え、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することによって２個の半導体集積回路について別々に静電気耐圧試験が行えるようにした。

この方法によれば、リーク電流テスト専用端子に静電気を印加すると、端子破壊により端子リーク電流テスト、電源リーク電流テストの設定ができない場合が発生するため、２組のリーク電流テスト専用端子の内１組ずつ使用して別々の半導体集積回路の静電気耐圧を試験することにより、半導体集積回路の全ての端子の静電気耐圧を試験することができる。

本発明は、半導体集積回路の検査精度が高く且つ安価に実現できる静電気耐圧試験方法、装置及び半導体集積回路が得られる。

本発明の骨子は、端子リーク電流テストと電源リーク電流テストの双方を実施して静電気耐圧試験の精度を高めることである。さらに、リーク電流テスト専用端子を設けたり、コンタクトレス端子リーク電流テスト対応入出力回路を用いることにより、検査精度の向上やリーク電流テスト検査用端子の削減を実現することである。

以下、本発明の実施の形態について、添付図面を参照して詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。図１において、検査対象の半導体集積回路（以降「ＩＣ」と記す）１００は、入力端子ＩＮ、入出力端子Ｉ／Ｏ、出力端子ＯＵＴ、当該ＩＣの入力セル、出力セル、入出力セルの電源端子ＶＤＤ及びグランド端子ＶＳＳ、内部回路の電源端子ＶＤＤＩ及びグランド端子ＶＳＳＩを備えている。

静電気耐圧試験装置１０１は、静電気印加装置１０２と、リーク電流検査装置１０３，１０４と、パタン発生器１０５とで構成されている。静電気印加装置１０２は、複数のスイッチ１１１を介してＩＣ１００の上記した全端子に接続されている。電源端子ＶＤＤはスイッチ１１２を介して電源装置１０６に接続される。また、グランド端子ＶＳＳはスイッチ１１３を介して、グランド端子ＶＳＳＩはスイッチ１１４を介してそれぞれ接地（グランドに接続）されている。

リーク電流検査装置１０４は、スイッチ１１５を介して電源端子ＶＤＤＩに接続されている。一方、リーク電流検査装置１０３は、複数のスイッチ１１６を介して入力端子ＩＮと入出力端子Ｉ／Ｏと出力端子ＯＵＴとに接続されている。また、パタン発生器１０５は、複数のスイッチ１１７を介して入力端子ＩＮと入力モードにある入出力端子Ｉ／Ｏとに接続されている。

以上の構成において、ＩＣ１００の静電気耐圧試験は、次の手順で行うことができる。即ち、まず、スイッチ１１３とスイッチ１１４の一方を閉路してグランド端子ＶＳＳ，ＶＳＳＩの一方を接地した状態で、または、スイッチ１１３とスイッチ１１４の他方を閉路してグランド端子ＶＳＳ，ＶＳＳＩの他方を接地した状態で、複数のスイッチ１１１を順次閉路することによって、静電気印加装置１０２からＩＣ１００の全端子または所望の端子に任意電圧の静電気を印加する。

次に、スイッチ１１２を閉路して電源端子ＶＤＤを電源装置１０６に接続し、スイッチ１１３とスイッチ１１４を閉路してグランド端子ＶＳＳとＶＳＳＩを接地した状態で、複数のスイッチ１１６を順次閉路する。これによって、リーク電流検査装置１０３にて全ての入力端子ＩＮ、出力端子ＯＵＴ、入出力端子Ｉ／Ｏのリーク電流有無を検査することができる。

また、スイッチ１１２を閉路して電源端子ＶＤＤを電源装置１０６に接続し、スイッチ１１３を閉路してグランド端子ＶＳＳを接地し、スイッチ１１４を閉路してグランド端子ＶＳＳＩを接地する。加えて、スイッチ１１５を閉路して電源端子ＶＤＤＩをリーク電流検査装置１０４に接続する。この状態で、複数のスイッチ１１７を閉路しパタン発生器１０５からデジタル信号を入力端子ＩＮと入力モードにある入出力端子Ｉ／Ｏとに印加し、内部回路を任意の状態に設定する。これによって、リーク電流検査装置１０４にてその任意状態での内部回路の電源リーク電流の有無を検査することができる。

このように、静電気を印加し、端子リーク電流テストと電源リーク電流テストとが行えるので、検査精度を高めることができる。また、静電気印加とリーク電流テストとを連続して行うことができるので、静電気耐圧試験の大幅な合理化が行えるようになる。但し、一部の出力端子ＯＵＴと一部の出力モードの入出力端子Ｉ／Ｏの端子リーク電流検査精度は低い場合がある。

（実施の形態２）
図２は、本発明の実施の形態２に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。なお、図２では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。

図２に示すように、実施の形態２では、ＩＣ１００の電源・グランドの接続関係が実施の形態１とは、逆になっている。即ち、電源端子ＶＤＤ，ＶＤＤＩはスイッチ２０１，２０２を介して接地（グランドに接続）されている。また、グランド端子ＶＳＳは、スイッチ２０３を介して電源装置１０６に接続され、グランド端子ＶＳＳＩは、スイッチ２０４を介してリーク電流検査装置１０４に接続されている。

このＩＣ１００に対する静電気耐圧試験装置１０１の接続関係は、実施の形態１と同様である。つまり、実施の形態２でも、実施の形態１と同様の手順で静電気耐圧試験を実施することができ、同様の効果が得られる。

（実施の形態３）
図３は、本発明の実施の形態３に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。なお、図３は、図１に示した構成と同一ないしは同等である構成要素には、同一符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。

図３において、静電気耐圧試験装置６００は、静電気印加装置１０２とリーク電流検査装置１０３、１０４とパタン発生器１０５と、検査対象であるＩＣ１００に実装したリーク電流テスト専用回路である入出力回路６０１とで構成されている。

入出力回路６０１は、リーク電流テスト専用端子６０３が接続されるとともに、ＩＣ１００の内部回路に接続される複数の端子リーク電流テスト対応入出力回路等によって構成されている（図４参照）。リーク電流テスト専用端子６０３は、スイッチ６０４を介してパタン発生器１０５に接続されている。

以上のように構成される静電気耐圧試験装置６００によるＩＣ１００の静電気耐圧試験方法について説明する。

図３において、まず、スイッチ１１３とスイッチ１１４の一方を閉路してグランド端子ＶＳＳ、ＶＳＳＩの一方を接地した状態で、または、スイッチ１１３とスイッチ１１４の他方を閉路してグランド端子ＶＳＳ、ＶＳＳＩの他方を接地した状態で、複数のスイッチ１１１を順次閉路することによって、静電気印加装置１０２からＩＣ１００のリーク電流テスト専用端子６０３以外の全端子または所望の端子に任意電圧の静電気を印加する。

次に、スイッチ１１２を閉路して電源端子ＶＤＤを電源装置１０６に接続し、スイッチ１１３と１１４を閉路してグランド端子ＶＳＳとＶＳＳＩを接地する。加えて、スイッチ１１５を閉路して電源端子ＶＤＤＩをリーク電流検査装置１０４に接続し、スイッチ６０４を閉路してパタン発生器１０５からデジタル信号をリーク電流テスト専用端子６０３に印加する。この状態で、複数のスイッチ１１６を順次閉路することによって、リーク電流検査装置１０３にてリーク電流テスト専用端子６０３以外の全ての端子のリーク電流テストと電源リーク電流テストを行うことができる。

次に、図４を参照して、ＩＣ１００に実装される入出力回路について説明する。図４は、図３に示すリーク電流テスト専用端子の構成及びそれが接続される端子リーク電流テスト対応入出力回路の構成を示す図である。

図４において、リーク電流テスト専用端子６０２のデジタル信号をハイレベル（１）にすると、バッファを介して信号が各入出力回路に伝わり、各入出力回路の端子をハイインピーダンスモードにし、内部回路５０１へ入力する信号をローレベル（０）に設定することができる。したがって、リーク電流テスト専用端子６０３以外の全ての端子のリーク電流テストの検査精度を向上させることができる。

（実施の形態４）
図５は、本発明の実施の形態４に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。なお、図５では、図４に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。

図５に示すように、実施の形態４では、ＩＣ１００の電源・グランドの接続関係が実施の形態３とは、逆になっている。即ち、電源端子ＶＤＤ、ＶＤＤＩはスイッチ２０１、２０２を介して接地（グランドに接続）されている。また、グランド端子ＶＳＳは、スイッチ２０３を介して電源装置１０６に接続され、グランド端子ＶＳＳＩは、スイッチ２０４を介してリーク電流検査装置１０４に接続されている。

このＩＣ１００に対する静電気耐圧試験装置６００の接続関係は、実施の形態３と同様である。つまり、実施の形態２でも、実施の形態３と同様の手順で静電気耐圧試験を実施することができ、同様な効果が得られる。

（実施の形態５）
図６は、本発明の実施の形態５に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。なお、図６では、図１に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。

図６において、静電気耐圧試験装置３００は、静電気印加装置１０２とリーク電流検査装置１０４に代えたリーク電流検査装置３０１と追加されたロジック検査装置３０２と、検査対象であるＩＣ１００に実装したリーク電流テスト専用回路である入出力回路３０３とで構成されている。

入出力回路３０３は、リーク電流テスト専用端子３０４とバッファを介して接続されるとともに、ＩＣ１００の内部回路に接続されるコンタクトレス端子リーク電流テスト対応入出力回路等によって構成されている（図７、図８参照）。リーク電流テスト専用端子３０４は、複数のスイッチ３０５を介してロジック検査装置３０２に接続されている。

リーク電流テスト専用端子３０４が接続されるコンタクトレス端子リーク電流テスト対応入出力回路等については、後述するとして、以上のように構成される静電気耐圧試験装置３００によるＩＣ１００の静電気耐圧試験方法について説明する。

図６において、まず、スイッチ１１３とスイッチ１１４の一方を閉路してグランド端子ＶＳＳ，ＶＳＳＩの一方を接地した状態で、または、スイッチ１１３とスイッチ１１４の他方を閉路してグランド端子ＶＳＳ，ＶＳＳＩの他方を接地した状態で、複数のスイッチ１１１を閉路することによって、静電気印加装置１０２からＩＣ１００のリーク電流テスト専用端子３０４以外の全端子または所望の端子に任意電圧の静電気を印加する。

次に、スイッチ１１２を閉路して電源端子ＶＤＤを電源装置１０６に接続し、スイッチ１１３を閉路してグランド端子ＶＳＳを接地し、スイッチ１１４を閉路してグランド端子ＶＳＳＩを接地する。加えて、スイッチ１１５を閉路して電源端子ＶＤＤＩをリーク電流検査装置３０１に接続する。この状態で、複数のスイッチ３０５を閉路しロジック検査装置３０２からデジタル信号をリーク電流テスト専用端子３０４に印加し、リーク電流テスト専用端子３０４から出力されるデジタル信号のロジックを検査する。これによって、端子リーク電流テストを行う。また、ロジック検査装置３０２からデジタル信号をリーク電流テスト専用端子３０４に印加し、リーク電流検査装置３０１にて電源リーク電流テストとを行うことができる。

次に、図７、図８を参照して、ＩＣ１００に実装される入出力回路３０３について説明する。なお、図７は、図６に示すリーク電流テスト専用端子の構成及びそれが接続されるコンタクトレス端子リーク電流テスト対応入出力回路の配置状態を示す図である。図８は、図７に示すコンタクトレス端子リーク電流テスト対応入出力回路の構成を示す図である。

コンタクトレス端子リーク電流テスト回路に関しては、例えば、特許文献２に開示されたものが知られている。図１８は、コンタクトレス端子リーク電流テスト回路の構成を示すブロック図の従来例である。

本従来例では、各入出力回路に２つのフリップフロップを持ち、駆動能力の異なる並列に構成された複数のテスト用ドライバを用いて、パッドに非接触の状態で、端子リークを検査し、上記チェーン状になったフリップフロップを利用して外部に読み出すことでリーク電流を検査するようになっている。

図７において、入出力回路３０３には、リーク電流テスト専用端子３０４がバッファを介して接続されるコンタクトレス端子リーク電流テスト対応入出力回路４０２が環状に多数個配置され、またスキャンパス４０３が設けられている。

リーク電流テスト専用端子３０４は、ＴＭ（テストモード）端子、ＯＣ（出力制御）端子、ＣＫ（クロック）端子、ＤＩ（データ入力）端子及びＤＯ（データ出力）端子の５端子で構成されている。

ＴＭ、ＯＣ、ＣＫそれぞれの端子は、コンタクトレス端子リーク電流テスト対応ＩＯセル４０２の同じ名前の端子に接続される。ＤＩ端子は、最も近くのコンタクトレス端子リーク電流テスト対応ＩＯセル４０２のＳＩ端子に接続され、ＤＯ端子は、別のコンタクトレス端子リーク電流テスト対応ＩＯセルのＳＯ端子に接続される。

スキャンパス４０３は、ＴＭ端子の信号レベルに応じて入力端子Ａ，Ｂのいずれかと出力端子Ｙとを接続するセレクタ４３１、４３３と、セレクタ４３１の出力をデータ入力とし、セレクタ４３３の出力をクロック入力とするフリップフロップ４３２と、以下同様な複数のセレクタとフリップフロップによって構成される。

コンタクトレス端子リーク電流テスト対応入出力回路４０２は、図８に示すように、内部回路５０１とパッド５０２との間に、リーク電流テスト専用フリップフロップ５０６、セレクタ５０３，５０５，５０７，５０９、出力バッファ５０４及び入力バッファ５０８を配置して構成されている。

図８においてＳＩ端子に印加された信号は、セレクタ５０９を介してリーク電流テスト専用フリップフロップ５０６に入力され、リーク電流テスト専用フリップフロップ５０６からＳＯ端子に出力される。したがって、コンタクトレス端子リーク電流テスト対応入出力回路４０２ごとのＳＩ端子とＳＯ端子とを順次結ぶことにより、ＤＩ端子からＤＯ端子につながるリーク電流テスト専用フリップフロップのチェーンが形成される。これによって、パッド５０２が外部から端子に非接触な状態でも入出力回路３０３によるリーク電流有無が検査できる。

また、スキャンパス４０３が複数のスキャンパス用フリップフロップチェーンで構成されている場合は、各フリップフロップチェーンの先頭のフリップフロップのデータ入力をセレクタ４３１と同様のセレクタを介してリーク電流テスト専用フリップフロップチェーンの任意の箇所に接続する。スキャンパス用フリップフロップチェーンのクロック信号の切り替えもセレクタ４３３と同様に行う。また、別の方法としては、各スキャンパス用フリップフロップチェーンをセレクタを介して１本につなぎ、最初のフリップフロップチェーンの先頭のフリップフロップのデータ入力をセレクタ４３１を介して上記のＤＩ端子からＤＯ端子につながるリーク電流テスト専用フリップフロップチェーンの任意の箇所に接続する。また、各スキャンパス用フリップフロップチェーンのクロックをセレクタ４３３を介してリーク電流テスト専用端子のＣＫに接続することにより、パッド５０２が外部から端子に非接触な状態でも内部回路５０１の状態を任意に設定して、内部回路５０１の電源リーク電流テストを行うことができる。

次に、図６〜図９を参照して、パッド５０２が行うコンタクトレス端子リーク電流テストの内容を説明する。なお、図９は、図６に示すリーク電流テスト専用端子を用いたコンタクトレス端子リーク電流テストを説明するタイムチャートである。

図６〜図９において、まず、ＴＭ端子の出力をＨレベルにしてテストモードにする。これによって、セレクタ５０３，５０５，５０７が選択動作を行う。即ち、セレクタ５０３では、一方の入力端子Ａに内部回路５０１のＬＣ端子出力が入力され、他方の入力端子ＢにＯＣ端子出力が入力されるが、Ｓ端子にＨレベルが入力されると、ＯＣ端子出力を選択して出力バッファ５０４の制御端に与える。

また、セレクタ５０５は、一方の入力端子Ａに内部回路５０１のＬＯ端子出力が入力され、他方の入力端子Ｂにリーク電流テスト専用フリップフロップ５０６の出力が入力されるが、Ｓ端子にＨレベルが入力されると、リーク電流テスト専用フリップフロップ５０６の出力を選択して出力バッファ５０４の入力端に与える。

また、セレクタ５０７では、一方の入力端子Ａに入力バッファ５０８の出力が入力され、他方の入力端子Ｂにリーク電流テスト専用フリップフロップ５０６の出力が入力されるが、Ｓ端子にＨレベルが入力されると、リーク電流テスト専用フリップフロップ５０６の出力を選択して内部回路５０１のＬＩ端子に与える。なお、バッファ５０４の出力端とバッファ５０８の入力端とは共にパッド５０２に接続されている。

次に、ＤＩ端子からデータを入力する。入力されたデータは、ＳＩ端子からセレクタ５０９の一方の入力端Ａに与えられる。セレクタ５０９の他方の入力端Ｂには入力バッファ５０８の出力が与えられる。ＯＣ端子出力がＬレベルであるときは、セレクタ５０９は、ＳＩ端子からのデータをリーク電流テスト専用フリップフロップ５０６に与える。リーク電流テスト専用フリップフロップ５０６では、ＣＫ端子からのクロックによって取り込み、出力であるＤａｔａがＨレベルに設定される。

これによって、セレクタ５０５は、上記フリップフロップ５０６の出力を出力バッファ５０４に与える。出力バッファ５０４は、出力モードになっているのでパッド５０２の電圧Ｖｐａｄは、Ｈレベルになる。また、セレクタ５０７は、上記フリップフロップ５０６の出力を内部回路５０１のＬＩ端子に与える。

次に、ＯＣ端子出力をＬレベルからＨレベルに変化させる。これによって、セレクタ５０３の出力端子ＹがＨレベルになり、バッファ５０４は出力モードから高インピーダンスモード（Ｈｉ−Ｚ）に変化するので、Ｌレベル側にリーク電流があればパッド５０２の電圧ＶｐａｄはＨレベルからＬレベルに変化する。変化の度合いはリーク電流に比例して決まる。従って、入力バッファ５０８の出力Ｉｎは、リーク電流がなければＨレベルを保ち、リーク電流があればすぐにＬレベルに変化してしまう。

セレクタ５０９は、入力バッファ５０８の出力を選択してリーク電流テスト専用フリップフロップ５０６に与えているので、ＣＫ端子の出力を適切なタイミングでＬレベルからＨレベルに変化させ、入力バッファの出力Ｉｎを上記フリップフロップ５０６に取り込ませる。そして、シフト動作によってＳＯ端子からＤＯ端子に出力させ、上記フリップフロップ５０６の信号を読み出す。これによって、上記コンタクトレス端子リーク電流テスト対応入出力回路４０２にＬレベル側の端子リーク電流があるか否かが判断できる。

上記と同様に、フリップフロップ５０６の出力であるＤａｔａをＬレベルにすることによって、Ｈレベル側の端子リーク電流があるか否かが判断できる。以上の動作を多数配置したコンタクトレス端子リーク電流テスト対応入出力回路４０２のそれぞれにおいて行えば、ＩＣ１００のリーク電流テスト専用端子と電源端子、グランド端子以外の全端子についてのテストが実施できる。

本実施の形態５では、このようにＩＣにリーク電流テスト専用端子及びリーク電流テスト専用フリップフロップチェーンを形成するコンタクトレス端子リーク電流テスト対応入出力回路を備えるＩＯセル部を追加し、外部から端子に非接触で端子リーク電流テスト及び電源リーク電流テストが行えるので、リーク電流テストに必要な端子数を実施の形態１から４に比べて大幅に削減することができる。換言すれば、実施の形態１から４は比較的小規模のＩＣの静電気耐圧試験に向いているが、端子数が増加したり、回路規模が増大してくると、本実施の形態５が非常に有効になる。

（実施の形態６）
図１０は、本発明の実施の形態６に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。なお、図１０では、図６に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。

図１０に示すように、実施の形態６では、ＩＣ１００の電源・グランドの接続関係が実施の形態５とは、逆になっている。即ち、電源端子ＶＤＤ，ＶＤＤＩはスイッチ２０１，２０２を介して接地（グランドに接続）されている。また、グランド端子ＶＳＳは、スイッチ２０３を介して電源装置１０６に接続され、グランド端子ＶＳＳＩは、スイッチ２０４を介してリーク電流検査装置３０１に接続されている。

このＩＣ１００に対する静電気耐圧試験装置３００の接続関係は、実施の形態５と同様である。つまり、実施の形態６でも、実施の形態５と同様の手順で静電気耐圧試験を実施することができ、同様の効果が得られる。

（実施の形態７）
図１１及び図１２は、本発明の実施の形態７に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図である。なお、図１１及び図１２では、図６に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。

本発明の実施の形態７では、実施の形態５の応用例として、２個のＩＣについて並行して静電気耐圧試験を実施する場合の構成例が示されている。即ち、図１１及び図１２において、入出力回路８０１は、２個のＩＣ８０２，９０１について並行して静電気耐圧試験の実施ができるようにするため、リーク電流テスト専用端子(１)８０３とリーク電流テスト専用端子(２)９０２とが設けられている。

図１１では、端子８０３が複数のスイッチ３０５を介してロジック検査装置３０２に接続されている。図１２では、端子９０２が複数のスイッチ３０５を介してロジック検査装置３０２に接続されている。

リーク電流テスト専用端子(１)８０３は、ＴＭ１（テストモード１）端子、ＯＣ１（出力制御）端子、ＤＩ１（データ入力１）端子、ＤＯ１（データ出力１）端子、ＣＫ（クロック）端子の他に、ＴＳ１（テストセレクト１）端子を備えている。

また、リーク電流テスト専用端子(２)９０２は、ＴＭ２（テストモード２）端子、ＯＣ２（出力制御）端子、ＤＩ２（データ入力２）端子、ＤＯ２（データ出力２）端子、ＣＫ（クロック）端子の他に、ＴＳ２（テストセレクト２）端子を備えている。

これらのリーク電流テスト専用端子は、基本的には、実施の形態５にて説明した入出力回路３０３と同様に、リーク電流テスト専用フリップフロップチェーンを形成するコンタクトレス端子リーク電流テスト対応ＩＯセルに接続されるが、図１３から図１６に示すように、切り替えて用いることができるようになっている（後述する）。

図１１は、リーク電流テスト専用端子(１)８０３を用いて一方のＩＣ８０２におけるリーク電流を検査する場合を示している。即ち、図１１において、スイッチ１１３，１１４の一方を閉路してＩＣ８０２のグランド端子ＶＳＳ，ＶＳＳＩの一方を接地（グランドに接続）した状態で、複数のスイッチ１１１を閉路して静電気印加装置１０２からリーク電流テスト専用端子(１)８０３以外のＩＣ８０２の全端子または所望の端子に任意電圧の静電気を印加する。リーク電流テスト専用端子（１）８０３に静電気印加をしないのは、静電気破壊によりリーク電流テスト時に制御不能になることを防ぐためである。

次に、スイッチ１１２を閉路して電源端子ＶＤＤをＩＣ８０２の電源装置１０６に接続し、スイッチ１１３を閉路してＩＣ８０２のグランド端子ＶＳＳを接地し、スイッチ１１４を閉路してＩＣ８０２のグランド端子ＶＳＳＩを接地する。加えて、スイッチ１１５を閉路してＩＣ８０２の電源端子ＶＤＤＩをリーク電流検査装置３０１に接続する。この状態で、複数のスイッチ３０５を閉路しロジック検査装置３０２からデジタル信号をリーク電流テスト専用端子（１）に印加し、リーク電流テスト専用端子（１）から出力されるデジタル信号のロジックを検査する。これによって、ＩＣ８０２について、端子リーク電流テストと電源リーク電流テストとを行うことができる。

また、図１２は、リーク電流テスト専用端子(２)９０２を用いて他方のＩＣ９０１におけるリーク電流を検査する場合を示している。即ち、図１２において、スイッチ１１３，１１４の一方を閉路してＩＣ９０１のグランド端子ＶＳＳ，ＶＳＳＩの一方を接地（グランドに接続）した状態で、複数のスイッチ１１１を閉路して静電気印加装置１０２からリーク電流テスト専用端子(２)９０２以外のＩＣ９０１の全端子または所望の端子に任意電圧の静電気を印加する。

次に、スイッチ１１２を閉路して電源端子ＶＤＤをＩＣ９０１の電源装置１０６に接続し、スイッチ１１３を閉路してＩＣ９０１のグランド端子ＶＳＳを接地し、スイッチ１１４を閉路してＩＣ９０１のグランド端子ＶＳＳＩを接地する。加えて、スイッチ１１５を閉路してＩＣ９０１の電源端子ＶＤＤＩをリーク電流検査装置３０１に接続する。この状態で、複数のスイッチ３０５を閉路しロジック検査装置３０２からデジタル信号をリーク電流テスト専用端子（２）９０２に印加し、リーク電流テスト専用端子（２）から出力されるデジタル信号のロジックを検査する。これによって、ＩＣ９０１について、端子リーク電流テストと電源リーク電流テストとを行うことができる。

次に、図１３〜図１６を参照して、入出力回路８０１の構成例と選択動作について説明する。なお、図１３〜図１５は、図１１、図１２に示す入出力回路の構成例を示す図である。図１６は、図１１、図１２に示す２つのリーク電流テスト専用端子の選択動作を説明するタイムチャートである。

図１３において、コンタクトレス端子リーク電流テスト対応セル１００１は、図８に示したコンタクトレス端子リーク電流テスト対応セル４０２において、セレクタ５０３と５０５の入力端Ａを接地し、セレクタ５０３と出力バッファ５０４間にＯＲ回路を挿入した構成になっている。

ＣＫ１端子とＴＳ１端子に接続されるコンタクトレス端子リーク電流テスト対応セル１００１は、ＡＮＤ回路１０２０の出力（Ｂ）を前記ＯＲ回路に接続する。ＣＫ２端子とＴＳ２端子に接続されるコンタクトレス端子リーク電流テスト対応セル１００１は、ＡＮＤ回路１０１６の出力（Ａ）を前記ＯＲ回路に接続する。

ＴＭ１端子、ＯＣ１端子、ＤＩ１端子に接続されるコンタクトレス端子リーク電流テスト対応セル１１０１は、ＡＮＤ回路１０１７の出力を前記ＯＲ回路に接続する。ＴＭ２端子、ＯＣ２端子、ＤＩ２端子に接続されるコンタクトレス端子リーク電流テスト対応セル１１０１は、ＡＮＤ回路１０１８の出力を前記ＯＲ回路に接続する。

図１４及び図１５に示すＤＯ１，Ｄ０２端子に接続されるコンタクトレス端子リーク電流テスト対応セル１１０２は、図８に示したコンタクトレス端子リーク電流テスト対応セル４０２において、セレクタ５０３の入力端Ａを接地し、セレクタ５０３と出力バッファ５０４間にＡＮＤ回路を挿入し、セレクタ５０５と出力バッファ５０４間にセレクタ回路を挿入した構成になっている。

セレクタ５０３の出力が前記ＡＮＤ回路の一方の入力端に接続され、ＡＮＤ回路１０１７の出力が前記ＡＮＤ回路の他方の入力端に接続される。セレクタ５０５の出力が前記セレクタ回路の入力端Ａに接続され、ＤＯが前記セレクタ回路の入力端Ｂに接続され、ＡＮＤ回路１０１７の出力が前記セレクタ回路の入力端Ｓに接続され、前記セレクタ回路の出力Ｙが出力バッファ５０４の入力端に接続される。

ＤＯ２端子に接続されるコンタクトレス端子リーク電流テスト対応セル１１０２は、上記ＤＯ１端子に接続されるコンタクトレス端子リーク電流テスト対応セル１１０２と同一の構成であるが、セレクタの入力端ＳとＡＮＤ回路の一方の入力端に接続される信号がＡＮＤ回路１０１８の出力であることが異なっている。

リーク電流テスト専用端子(１)８０３のＣＫ１端子は、コンタクトレス端子リーク電流テスト対応セル１００１のバッファを介してＯＲ回路１００２の一方の入力端と、ＡＮＤ回路１００３の一方の入力端とに接続される。また、リーク電流テスト専用端子(２)９０２のＣＫ２端子は、コンタクトレス端子リーク電流テスト対応セル１００１のバッファを介してＯＲ回路１００４の一方の入力端と、ＡＮＤ回路１００５の一方の入力端とに接続される。

ＯＲ回路１００２の出力端とＯＲ回路１００４の出力端とは、ＥＸＯＲ１００６を介して８個のフリップフロップ１００７〜１０１４のクロック端に接続される。８個のフリップフロップ１００７〜１０１４のリセット端Ｒには、電源リセット回路１０１５が接続されている。８個のフリップフロップ１００７〜１０１４のうち、フリップフロップ１００７〜１０１０の４個が縦属接続され、フリップフロップ１０１１〜１０１４の４個が縦属接続されている。

縦属接続されたフリップフロップ１００７〜１０１０では、初段のフリップフロップ１００７のデータ入力端Ｄにコンタクトレス端子リーク電流テスト対応セル１００１のバッファを介してリーク電流テスト専用端子(１)８０３のＴＳ１端子が接続されている。そして、各段の出力端がＡＮＤ回路１０１６を介してＡＮＤ回路１０１７，ＡＮＤ回路１０１８，ＯＲ回路１０１９の一方の入力端にそれぞれ接続されるとともに、上記ＯＲ回路１００４の他方の入力端に接続されている。

また、縦属接続されたフリップフロップ１０１１〜１０１４では、初段のフリップフロップ１０１１のデータ入力端Ｄにコンタクトレス端子リーク電流テスト対応セル１００１のバッファを介してリーク電流テスト専用端子(２)９０２のＴＳ２端子が接続されている。そして、各段の出力端がＡＮＤ回路１０２０を介してＡＮＤ回路１０１７，ＡＮＤ回路１０１８，ＯＲ回路１０１９の他方の入力端にそれぞれ接続されるとともに、上記ＯＲ回路１００２の他方の入力端に接続されている。

ＡＮＤ回路１０１７の出力端は、上記ＡＮＤ回路１００３の他方の入力端に接続されるとともに、ＡＮＤ回路１０２１の一方の入力端に接続されている。ＡＮＤ回路１０１８の出力端は、上記ＡＮＤ回路１００５の他方の入力端に接続されるとともに、ＡＮＤ回路１０２２の一方の入力端に接続されている。ＯＲ回路１０１９の出力端は、ＡＮＤ回路１０２３，１０２４の一方の入力端にそれぞれ接続されている。

ＡＮＤ回路１００３，１００５の出力端は、ＯＲ回路１０２５を介してＡＮＤ回路１０２３の他方の入力端に与えられる。これにより、ＡＮＤ回路１０２３の出力端からコンタクトレス端子リーク電流テスト対応セル１００１内のフリップフロップに対して信号ＣＫが出力される。

リーク電流テスト専用端子(１)８０３のＴＭ１端子、ＯＣ１端子及びＤＩ１端子は、コンタクトレス端子リーク電流テスト対応セル１００１のバッファを介してＡＮＤ回路１０２１の他方の入力端に接続される。また、リーク電流テスト専用端子(２)９０２のＴＭ２端子、ＯＣ２端子及びＤＩ２端子は、コンタクトレス端子リーク電流テスト対応セル１００１のバッファを介してＡＮＤ回路１０２２の他方の入力端に接続される。

ＡＮＤ回路１０２１，１０２２の出力端は、ＯＲ回路１０２６を介してＡＮＤ回路１０２４の他方の入力端に与えられる。これにより、ＡＮＤ回路１０２４の出力端からコンタクトレス端子リーク電流テスト対応セル１００１内に対して、信号ＴＭ，ＯＣ及びＤＩが出力される。

以上の構成において、２つのリーク電流テスト専用端子の選択動作は次のようにして行われる。即ち、電源を立ち上げた時は、電源リセット回路１０１５による電源リセットが働き、フリップフロップ１００７〜１０１４全ての出力はＬレベルになる。ＡＮＤ回路１０１６の出力(Ａ)とＡＮＤ回路１０２０の出力(Ｂ)はＬレベルの状態になる。

ＥＸＯＲ１００６を介したクロック信号で、ＴＳ１の信号を４段のフリップフロップ１００７〜１０１０でサンプリングし、またＴＳ２の信号を４段のフリップフロップ１０１１〜１０１４でサンプリングする。

図１６に示すように、ＴＳ１の信号をＣＫ１でサンプリングし、ＴＳ１につながった４段のフリップフロップ１００７〜１０１０の出力レベルがＨ、Ｌ、Ｈ、Ｌになると、ＡＮＤ回路１０１６の出力(Ａ)は、ＬレベルからＨレベルに変化し、ＣＫ２を遮断する。つまり、ＣＫ１のみが有効となる。

ＴＳ２は、高インピーダンス状態（Ｈｉ−Ｚ）であるが、通常はＬレベル又はＨレベル付近で安定しているので、ＡＮＤ回路１０２０の出力(Ｂ)は、Ｌレベルを維持する確率が非常に高い。この状態でＣＫ１をＬレベルに固定すれば、ＴＳ２、ＣＫ２、ＴＭ２、ＯＣ２、ＤＩ２、ＤＯ２は通常の端子となる。

次に、ＡＮＤ回路１０１６の出力(Ａ)とＡＮＤ回路１０２０の出力(Ｂ)がＬレベルの状態であるとき、ＴＳ２の信号をＣＫ２でサンプリングし、ＴＳ２につながった４段のフリップフロップ１０１１〜１０１４の出力レベルがＨ、Ｌ、Ｈ、Ｌになると、ＡＮＤ回路１０２０の出力(Ｂ)はＬレベルからＨレベルに変化し、ＣＫ１の信号を遮断する。つまり、ＣＫ２のみが有効となる。

ＴＳ１は、高インピーダンス状態（Ｈｉ−Ｚ）であるが、通常はＬレベル又はＨレベル付近で安定しているので、ＡＮＤ回路１０１６の出力(Ａ)は、Ｌレベルを維持する確率が非常に高い。この状態でＣＫ２をＬレベルに固定すれば、ＴＳ１、ＣＫ１、ＴＭ１、ＯＣ１、ＤＩ１、ＤＯ１は通常の端子となる。

以上の操作において、運悪くＡＮＤ回路１０１６の出力(Ａ)とＡＮＤ回路１０２０の出力(Ｂ)が共にＨレベルになったときは、ＣＫ１、ＣＫ２の両方が遮断され、リーク電流テスト制御不能となるので、再度電源を立ち上げ直すことにより上記フリップフロップをリセットし、もう１度上記操作をやり直すことになる。

このように、リーク電流テスト専用端子を２組設けた構成にし、別々のＩＣの全端子についての静電気耐圧試験をそれぞれリーク電流テスト専用端子(１)８０３とリーク電流テスト専用端子(２)９０２のいずれかを用いて行うことができる。

なお、図示は省略したが、実施の形態１に対する実施の形態２、実施の形態３に対する実施の形態４、実施の形態５に対する実施の形態６のように、本実施の形態７に対しても電源端子ＶＤＤ，ＶＤＤＩをグランド（接地）に接続し、グランド端子ＶＳＳに電源装置１０６を接続し、グランド端子ＶＳＳＩにリーク電流検査装置３０１を接続する試験方法も同様に実施することができることは言うまでもない。

本発明にかかる半導体集積回路、その静電気耐圧試験方法及び装置は、半導体集積回路における静電気耐圧試験の検査精度を高く且つ安価に実現でき、半導体集積回路に静電気を印加し、電気的な破壊の発生有無を試験する静電気耐圧試験に用いるのに適している。

本発明の実施の形態１に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 本発明の実施の形態２に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 本発明の実施の形態３に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 図３のリーク電流テスト専用端子に接続される端子リーク電流テスト対応入出力回路の構成を示す図 本発明の実施の形態４に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 本発明の実施の形態５に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 図５と図６に示すリーク電流テスト専用端子の構成及びそれが接続されるコンタクトレス端子リーク電流テスト対応入出力回路の配置状態を示す図 図７に示すコンタクトレス端子リーク電流テスト対応入出力回路の構成を示す図 図６に示すリーク電流テスト専用端子を用いたコンタクトレス端子リーク電流テストを説明するタイムチャート 本発明の実施の形態６に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 本発明の実施の形態７に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 本発明の実施の形態７に係る静電気耐圧試験方法を実施する装置の構成を示すブロック図 図１１、図１２に示す入出力回路の構成例を示す図 図１１、図１２に示す入出力回路の構成例を示す図 図１１、図１２に示す入出力回路の構成例を示す図 図１１、図１２に示す２つのリーク電流テスト専用端子の選択動作を説明するタイムチャート 従来の静電気耐圧試験装置の構成例を示すブロック図 従来のコンタクトレス端子リーク電流テスト回路の構成例を示す図

符号の説明

１００，８０２，９０１ 半導体集積回路（ＩＣ）
１０１，３００ 静電気耐圧試験装置
１０２ 静電気印加装置
１０３，１０４，３０１ リーク電流検査装置
１０５ パタン発生器
１０６ 電源装置
１１１〜１１７、２０１〜２０４，３０５ スイッチ
３０２ ロジック検査装置
３０３，８０１ 入出力回路（リーク電流テスト専用回路）
３０４ リーク電流テスト専用端子
４０２ コンタクトレス端子リーク電流テスト対応ＩＯセル
４０３ スキャンパス
５０１ 内部回路
５０２ パッド
５０６ リーク電流テスト専用フリップフロップ
５０３，５０５，５０７，５０９ セレクタ
５０４ 出力バッファ
５０８ 入力バッファ
ＶＤＤ ＩＣの電源端子
ＶＤＤＩ 内部回路の電源端子
ＶＳＳ ＩＣのグランド端子
ＶＳＳＩ 内部回路のグランド端子

Claims (9)

1. 半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の電源端子とグランド端子の一方に電源を供給し他方を接地した状態で、全信号端子についての端子リーク電流を検査し、また、前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給して信号入力端子にデジタル信号を供給した状態で前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査することを特徴とする半導体集積回路の静電気耐圧試験方法。
2. 半導体集積回路にリーク電流テスト専用端子を設け、前記半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給した状態で、前記リーク電流テスト専用端子にデジタル信号を供給し、前記入出力回路をハイインピーダンスモードにして端子リーク電流を検査し、前記内部回路に接続される入力信号をローレベルまたはハイレベルに制御して、前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査することを特徴とする半導体集積回路の静電気耐圧試験方法。
3. 半導体集積回路において、１個以上のフリップフロップを備え、外部から端子に非接触の状態で端子リーク電流テストができる専用回路を内蔵したコンタクトレス端子リーク電流テスト対応入出力回路の複数個を連接することにより、リーク電流テスト専用フリップフロップチェーンを形成し、前記半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給した状態で、前記入出力回路が備えるリーク電流テスト専用端子にデジタル信号を供給し、また、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することにより、前記入出力回路の端子リーク電流を検査し、前記内部回路に接続される入力信号をローレベルまたはハイレベルに制御して、前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査することを特徴とする半導体集積回路の静電気耐圧試験方法。
4. 前記内部回路では、１本以上のスキャンパス用フリップフロップチェーンのそれぞれのデータ入力を、セレクタを介して前記リーク電流テスト専用フリップフロップチェーンの任意の箇所に接続するか、複数のスキャンパス用のフリップフロップチェーンをセレクタを介して１本につなぎ、最初のフリップフロップチェーンのデータ入力をセレクタを介して前記リーク電流テスト専用フリップフロップチェーンの任意の箇所に接続し、前記リーク電流テスト専用端子にデジタル信号を供給して内部回路の状態を設定することにより、内部回路の電源リーク電流テストが行えることを特徴とする請求項３記載の半導体集積回路の静電気耐圧試験方法。
5. 前記入出力回路では、２組の前記リーク電流テスト専用端子が設けられ、前記いずれかのリーク電流テスト専用端子にデジタル信号を与え、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することによって２個の半導体集積回路について別々に静電気耐圧試験が行えることを特徴とする請求項２から請求項４のいずれかに記載の半導体集積回路の静電気耐圧試験方法。
6. 半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加する静電気印加手段と、
   前記半導体集積回路の電源端子とグランド端子の一方に電源を供給し他方を接地した状態で全信号端子の端子リーク電流を検査する第１リーク電流検査手段と、
   前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給して信号入力端子にデジタル信号を供給した状態で、前記内部回路の電源端子とグランド端子の他方の端子を用いて電源リーク電流を検査する第２リーク電流検査手段と、
   を具備したことを特徴とする半導体集積回路の静電気耐圧試験装置。
7. リーク電流テスト専用フリップフロップチェーンを形成するための１個以上のフリップフロップを備え、外部から端子に非接触の状態で端子リーク電流テストができる専用回路を内蔵した半導体集積回路の入出力回路と、
   前記半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加する静電気印加手段と、
   前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給した状態で、前記入出力回路が備えるリーク電流テスト専用端子にデジタル信号を供給し、また、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することにより端子リーク電流を検査する手段と、
   前記リーク電流テスト専用端子にデジタル信号を供給し、前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査するリーク電流検査手段と、
   を具備したことを特徴とする半導体集積回路の静電気耐圧試験装置。
8. 半導体集積回路の電源端子またはグランド端子を接地した状態で、前記半導体集積回路の所望の端子に静電気を印加し、その後、引き続き前記半導体集積回路の内部回路と入出力回路の両方の電源端子とグランド端子の一方を接地し、前記入出力回路の電源端子とグランド端子の他方に電源を供給した状態で、前記入出力回路が備えるリーク電流テスト専用端子にデジタル信号を供給し、また、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することにより、前記入出力回路の端子リーク電流を検査し、前記内部回路に接続される入力信号をローレベルまたはハイレベルに制御して、前記内部回路の電源端子とグランド端子の他方を用いて電源リーク電流を検査するために、１個以上のフリップフロップを備え、外部から端子に非接触の状態で端子リーク電流テストができる専用回路を内蔵したコンタクトレス端子リーク電流テスト対応テスト対応入出力回路の複数個を連接することにより、リーク電流テスト専用フリップフロップチェーンを形成し、前記内部回路では、１本以上のスキャンパス用フリップフロップチェーンのそれぞれのデータ入力を、セレクタを介して前記リーク電流テスト専用フリップフロップチェーンの任意の箇所に接続するか、複数のスキャンパス用フリップフロップチェーンをセレクタを介して１本に繋ぎ、最初のフリップフロップチェーンのデータ入力をセレクタを介して前記リーク電流テスト専用フリップフロップチェーンの任意箇所に接続し、前記リーク電流テスト専用端子にデジタル信号を供給して内部回路の状態を設定して内部回路の電源リークテストが行えることを特徴とする半導体集積回路。
9. 前記入出力回路では、２組の前記リーク電流テスト専用端子が設けられ、前記いずれかのリーク電流テスト専用端子にデジタル信号を与え、前記リーク電流テスト専用端子から出力されるデジタル信号のロジックを検査することによって２個の半導体集積回路について別々に静電気耐圧試験が行えることを特徴とする請求項８記載の半導体集積回路。
   

Images