JP3700639B2

JP3700639B2 - Power supply

Info

Publication number: JP3700639B2
Application number: JP2001335816A
Authority: JP
Inventors: 雄治高橋; 恵一清水
Original assignee: Toshiba Lighting and Technology Corp
Current assignee: Toshiba Lighting and Technology Corp
Priority date: 2001-10-31
Filing date: 2001-10-31
Publication date: 2005-09-28
Anticipated expiration: 2021-10-31
Also published as: JP2003143857A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のキャパシタを電力供給源とした電源装置に関する。
【０００２】
【従来の技術】
特開平７−１２３７３３号公報には、キャパシタとスイッチ素子を使用して電源周波数を高周波に変換する電源装置が記載されている。この電源装置は、交流電源を全波整流器で全波整流した波形により、キャパシタを充電するが、交流電源の正極において複数のスイッチ素子を順次オン、オフ制御してそれぞれ対応するキャパシタを電源電圧に応じて充電し、また、交流電源の負極においても複数のスイッチ素子を順次オン、オフ制御してそれぞれ対応するキャパシタを電源電圧に応じて充電し、これら各キャパシタを放電用のスイッチ素子を使用し、この各スイッチ素子を高速にオン、オフ制御して放電し負荷に高周波電流を流すようになっている。
【０００３】
【発明が解決しようとする課題】
このような複数のキャパシタを電力供給源とした電源装置において、入力電流高調波を抑制して力率を改善することが要望されていた。
【０００４】
本発明は、このような要望を満たすために為されたもので、複数のキャパシタを電力供給源に使用したものにおいて、入力電流高調波を抑制して力率を改善できる電源装置を提供する。
【０００５】
【課題を解決するための手段】
本発明は、商用交流入力を全波整流する全波整流器の出力端子に可変抵抗器とキャパシタの直列回路を複数、並列的に接続し、かつ、商用交流入力電圧に略比例した入力電流波形となるように入力電流の目標値を作成し、各キャパシタは、それぞれ対応する可変抵抗器を介して充電し、各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ目標値に追従した充電電流が流れるようにインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御される電源装置にある。
【０００６】
また、本発明は、商用交流の入力端子に、正極性電圧で動作する可変抵抗器とキャパシタの直列回路を複数、並列的に接続するとともに、負極性電圧で動作する可変抵抗器とキャパシタの直列回路を複数、並列的に接続し、かつ、商用交流入力電圧に略比例した入力電流波形となるように入力電流の目標値を作成し、正極性電圧で動作する側の各キャパシタは、正極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、負極性電圧で動作する側の各キャパシタは、負極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ目標値に追従した充電電流が流れるようにインピーダンスが制御され、それ以外の期間ではインピーダンスが無限大となるように制御される電源装置にある。
【０００８】
また、本発明は、さらに、電源電圧の絶対値が上昇する期間においては、あるキャパシタの充電を、そのキャパシタの電圧が電源電圧と等しくなったとき開始させ、次段のキャパシタの電圧が電源電圧と等しくなったとき停止させ、電源電圧の絶対値が下降する期間においては、あるキャパシタの充電を、１つ前のキャパシタの電圧が電源電圧と等しくなったとき開始させ、充電電圧が電源電圧と等しくなったとき停止させる電源装置にある。
【０００９】
また、本発明は、さらに、商用交流の入力電圧と入力電流が同位相で、かつ、入力電圧のピーク位置に対して入力電流のピーク位置が進相となるように可変抵抗器のインピーダンスを制御する電源装置にある。
【００１０】
【発明の実施の形態】
以下、本発明の一実施の形態を図面を参照して説明する。
図１に示すように、商用交流電源１に全波整流器２の入力端子を接続し、その全波整流器２の出力端子に、ダイオード３を順極性に介して可変抵抗器５を並列に接続するとともに、それぞれダイオード４-1，４-2，…，４-nを順極性に介して可変抵抗器６-1，６-2，…，６-nとキャパシタ７-1，７-2，…，７-nとの直列回路を並列に接続している。
【００１１】
前記各可変抵抗器６-1〜６-nは、それぞれインピーダンス制御回路９-1〜９-nによって、それぞれ対応するキャパシタ７-1〜７-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。また、前記可変抵抗器５は、インピーダンス制御回路８によって、全波整流器２の出力電圧がゼロボルトから立ち上がってから初段のキャパシタ７-1の充電が開始されるまでの期間、およびキャパシタ７-1の充電が終了してから全波整流器２の出力電圧がゼロになるまでの期間だけインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。
【００１２】
前記ダイオード４-1〜４-n、可変抵抗器６-1〜６-n、キャパシタ７-1〜７-n、インピーダンス制御回路９-1〜９-nからなる回路部の構成を具体的に示すと、例えば、図２に示すように構成される。なお、ここでは可変抵抗器をＭＯＳ型ＦＥＴ（電界効果トランジスタ）で構成した場合を示し、ＭＯＳＦＥＴ６-kとし、また、ダイオード４-k、キャパシタ７-k、インピーダンス制御回路９-kとして説明する。
【００１３】
ＭＯＳＦＥＴ６-kとキャパシタ７-kとの間に電流検出器１０を直列に接続している。インピーダンス制御回路９-kは、バッファ１１、比較器１２及び目標値設定回路１３を設け、これらを駆動するためのドライブ電源１４をキャパシタ７-kの充電電圧を基準電圧として作り出し、前記バッファ１１及び比較器１２にそれぞれ供給している。また、前記目標値設定回路１３には基準電圧が入力している。
【００１４】
前記目標値設定回路１３には、図４の(a)に示す全波整流器２からの入力電圧波形に対して図４の(b)に示す正弦波状の入力電流波形が得られるようにするために、この入力電流波形の一部が目標値として設定されている。
【００１５】
前記比較器１２は、非反転入力端子(+)に前記目標値設定回路１３に設定されている入力電流波形の目標値を入力すると共に反転入力端子(-)に前記ＭＯＳＦＥＴ６-kと電流検出器１０との接続点から得られる実際の電流波形を入力し、両者を比較しつつバッファ１１を介してＭＯＳＦＥＴ６-kを制御するようになっている。
【００１６】
前記ＭＯＳＦＥＴ６-kは、図３に示すような特性を有し、ゲート、ソース間のバイアスを制御して図中点線の左側の非飽和領域で駆動され、一種の可変抵抗器として動作するようになっている。
【００１７】
この電源装置においては、全波整流器２からの入力電圧波形がゼロボルトから立ち上がると、ダイオード３を介して可変抵抗器５に電流が流れる。そして、入力電圧とキャパシタ７-1の充電電圧が等しくなると、可変抵抗器５のインピーダンスが無限大となるように制御されると共に可変抵抗器６-1のインピーダンスが有限値に制御される。なお、可変抵抗器５のインピーダンスが無限大になるということはＭＯＳＦＥＴ６-kの場合は非導通制御されることを意味する。
【００１８】
こうして、キャパシタ７-1は可変抵抗器６-1を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ７-1に対して充電が行われている最中に可変抵抗器６-1のインピーダンスは増加するように制御され、入力電流を制御する。そして、入力電圧と次のキャパシタ７-2の充電電圧が等しくなると、可変抵抗器６-1のインピーダンスが無限大となるように制御されると共に可変抵抗器６-2のインピーダンスが有限値に制御される。こうして、キャパシタ７-2は可変抵抗器６−2を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ７-2に対して充電が行われている最中に可変抵抗器６-2のインピーダンスは増加するように制御され、入力電流を制御する。
【００１９】
このようにして全波整流器２からの入力電圧波形が上昇している期間においては、可変抵抗器６-1〜６-nのインピーダンスが所定のタイミングで無限大から有限値に切り替わり、さらに、インピーダンスが可変制御されて各キャパシタ７-1〜７-nへの充電が順次行われる。
【００２０】
また、全波整流器２からの入力電圧波形が下降する期間においては、キャパシタ７-nの充電電圧が入力電圧に等しくなると、可変抵抗器６-nのインピーダンスが無限大に切り替わるとともに可変抵抗器６-(n-1)のインピーダンスが有限値に切り替わり、キャパシタ７-nに代わってキャパシタ７-(n-1)への充電が開始される。このキャパシタ７-(n-1)に対して充電が行われている最中に可変抵抗器６-(n-1)のインピーダンスは減少するように制御され、入力電流を制御する。
【００２１】
このような動作を行うことで、図５の(a)に示すように、あるキャパシタ７-i，７-(i+1)の電圧ＶＣi、ＶＣi+1は図中点線で示す入力電圧波形Ｖrecの変化に対して図中実線で示すように変化し、図中ｔ1、ｔ2、ｔ3、ｔ4で示す期間においてキャパシタはゆっくりと充電が行われる。
【００２２】
そして、ｔ1及びｔ3の期間においてキャパシタに流れる電流を示すと図５の(b)に実線で示すようになり、この時の可変抵抗器のインピーダンス変化を示すと図５の(c)に示すようになる。そして、このような動作が複数のキャパシタに対して順次連続して行われることで、全波整流器２からの入力電流波形Ｉinは図５の(b)に点線で示すようになり、入力電圧波形とほぼ同位相の正弦波となる。このようにして、入力電流における高調波成分を充分に抑制し力率を改善することができる。
【００２３】
これに対し、従来公報のように、可変抵抗器ではなくオン、オフするスイッチを使用してキャパシタへの充電を制御するものでは、入力電圧波形Ｖrecの変化に対してキャパシタの電圧は図５の(d)に実線で示すように入力電圧波形の立ち上がりにおいてはその立ち上がり波形に沿った急激な充電が行われ、その結果、入力電流波形は図５の(e)に点線の波形Ｉinで示すように入力電圧波形に対して９０°の進相波形となり、また、入力電圧波形の立ち下がりにおいてはさらに急激な充電が行われ、その結果、入力電流波形は図５の(e)に波形Ｉin´で示すようなパルス波形となる。すなわち、入力電流に高調波成分が多く含まれて力率が低くなる。
【００２４】
また、目標値設定回路１３に正弦波状の入力電流波形が得られるように目標値を設定し、この目標値に従ってＭＯＳＦＥＴ６-kのインピーダンスを可変制御するので、入力電流を略正弦波にでき、力率を改善できる。また、全波整流器２の出力端子にキャパシタのないダイオード３と可変抵抗器５との直列回路を並列に接続しているので、電源電圧のゼロボルト付近においても連続的に入力電流を流すことができ、この点においても入力電流を略正弦波にでき、力率を改善できる。
【００２５】
また、このような構成の電源装置において、全波整流器２の出力端子に並列に接続される、可変抵抗器とキャパシタとの直列回路の数を適切に設定することで変換効率を向上させることができる。すなわち、直列回路の数をｎ、電源電圧のピーク値をＶ0とすると、各キャパシタの充電電圧値は、Ｖ0×１／（ｎ＋１）、Ｖ0×２／（ｎ＋１）、…、Ｖ0×ｎ／（ｎ＋１）と設定することになる。このとき、入力電流波形の目標を電源電圧と同位相の正弦波とした場合に、直列回路の数と変換効率との関係を調べたところ図６に示す結果が得られた。
【００２６】
このグラフから８５％以上の変換効率を得るには少なくとも５個の直列回路を使用すればよく、また、９０％以上の変換効率を得るには少なくとも７個の直列回路を使用すればよく、また、９５％以上の変換効率を得るには少なくとも１４個の直列回路を使用すればよいことが分かった。
このように全波整流器２の出力端子に並列に接続される、可変抵抗器とキャパシタとの直列回路の数を増やすことで変換効率を高めることができる。
【００２７】
また、可変抵抗器５の回路から可変抵抗器６-1の回路に、可変抵抗器６-1の回路から可変抵抗器６-2の回路に、可変抵抗器６-2の回路から可変抵抗器６-3の回路に、…というように、回路から次の回路に電流が転流するときの時間を、入力電圧の周期に対して無視できる程度に小さくすることで、入力電流を連続して流すことができる。
【００２８】
次に、直列回路の数を増やすことなく変換効率を高めることができる場合について述べる。
例えば、全波整流器２の出力端子に並列に接続される、可変抵抗器とキャパシタとの直列回路の数を５個とした場合、図７に示すように、各キャパシタ７-1〜７-5に対する充電電圧を、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧の比が小さくなるように各キャパシタの充電電圧を設定する。
【００２９】
すなわち、使用するキャパシタの数が５個の場合には、充電区間は６区間に分けられる。そして、例えば、電源電圧のピーク値Ｖ0を、1+2+3+4+5+6=21の２１等分する。そして、充電電圧の低い方から、Ｖ0×６／２１、Ｖ0×（６＋５）／２１、Ｖ0×（６＋５＋４）／２１、Ｖ0×（６＋５＋４＋３）／２１、Ｖ0×（６＋５＋４＋３＋２）／２１のように設定する。
【００３０】
これにより、キャパシタ７-1と７-2との充電電圧の比に対してキャパシタ７-2と７-3との充電電圧の比は小さく、キャパシタ７-2と７-3との充電電圧の比に対してキャパシタ７-3と７-4との充電電圧の比は小さく、キャパシタ７-3と７-4との充電電圧の比に対してキャパシタ７-4と７-5との充電電圧の比は小さくなる。
【００３１】
このように設定することにより、単純に電源電圧のピーク値Ｖ0を等分割して各キャパシタの充電電圧を設定した場合に比べて約４ポイント変換効率を向上させることができる。
【００３２】
また、時間等分割する方法もある。例えば、使用するキャパシタの数が５個の場合、電源電圧の位相０°〜９０°を時間方向に６分割する。電源周波数を５０Ｈｚとすると、位相０°〜９０°は１／４サイクルで５msあるから、これを、０ms〜５／６ms、５／６ms〜２×５／６ms、２×５／６ms〜３×５／６ms、３×５／６ms〜４×５／６ms、４×５／６ms〜５×５／６ms、５×５／６ms〜５msの６区間に分割する。
【００３３】
そして、例えば、各区間の境界の時間における電源電圧値を各キャパシタ７-1〜７-5の充電電圧として設定する。すなわち、時間ｔ＝５／６msにおける電源電圧値を最も低い充電電圧値として設定し、時間ｔ＝５×５／６msにおける電源電圧値を最も高い充電電圧値として設定すればよい。これにより、単純に電源電圧のピーク値Ｖ0を等分割して各キャパシタの充電電圧を設定した場合に比べて約４ポイント変換効率を向上させることができる。
【００３４】
なお、充電電圧の設定としては、その他、５／６ms〜２×５／６msにおける平均値的な値を最も低い充電電圧値として設定し、５×５／６ms〜５msにおける平均値的な値を最も高い充電電圧値として設定してもよい。
【００３５】
さらに、損失値を等しくする方法もある。この方法は、各キャパシタ７-1〜７-5を充電する際に、可変抵抗器６-1〜６-5により損失が発生するが、その損失が略等しくなるように各キャパシタの充電電圧を設定する方法である。図８は位相０°〜９０°の１／４サイクルにおける可変抵抗器の損失の瞬時値を示している。三角波状の波形は各充電区間での可変抵抗器の瞬時損失を表わしている。すなわち、ｔ＝０〜１．１msの波形Ｓ1は、キャパシタが接続されていない可変抵抗器５の瞬時損失を表わし、ｔ＝１．１ms〜１．８msの波形Ｓ2は、可変抵抗器６-1の瞬時損失を表わし、ｔ＝１．８ms〜２．５msの波形Ｓ3は、可変抵抗器６-2の瞬時損失を表わし、ｔ＝２．５ms〜３．２msの波形Ｓ4は、可変抵抗器６-3の瞬時損失を表わし、ｔ＝３．２ms〜３．９msの波形Ｓ5は、可変抵抗器６-4の瞬時損失を表わし、ｔ＝３．９ms〜５．０msの波形Ｓ6は、可変抵抗器６-5の瞬時損失を表わしている。各波形Ｓ1〜Ｓ6の面積が可変抵抗器での損失に相当するが、これらの面積が各区間でほぼ等しくなるように設定する。これにより、単純に電源電圧のピーク値Ｖ0を等分割して各キャパシタの充電電圧を設定した場合に比べて約４ポイント変換効率を向上させることができる。
【００３６】
図９は、単純に等分割した場合、比率を小さくした場合、時間等分割にした場合、損失値を等しくした場合のそれぞれの変換効率を比較したグラフである。これからも分かるように、比率を小さくした場合、時間等分割にした場合、損失値を等しくした場合の変換効率は、単純に等分割した場合に比べて約４ポイント変換効率を向上させることができる。
【００３７】
次に、入力電流のピーク位相を入力電圧のピーク位相に対して進相となるように可変抵抗器のインピーダンスを制御して変換効率を向上させる場合について述べる。
図１０の(a)は入力電流波形を示し、図１０の(b)は入力電圧波形を示し、また、点線は各キャパシタの端子電圧を示している。このように、入力電流と入力電圧が相似形で同位相の正弦波の場合、電源電圧のピークに対して入力電流波形は対称であるから、全波整流電圧が上昇する期間における各キャパシタの充電電流と、全波整流電圧が下降する期間における充電電流とは電源電圧のピークに対して対称である。すなわち、充電に伴う損失は、整流電圧の上昇期間と下降期間とで等しい。この場合の変換効率は９０．３％となる。
【００３８】
これに対し、入力電流波形のピーク位置を電源電圧のピーク位置に対して進み位相あるいは遅れ位相の位置に設定すると、入力電流波形は非対称になる。全波整流電圧が上昇する期間においては充電効率を１００％とすることができる。また、全波整流電圧が下降する期間においては入力電流を流すためにキャパシタ電圧の方が低い時点で充電を開始させる必要が有り、このため必ず損失を伴う。
【００３９】
従って、全波整流電圧が上昇する期間の方が、全波整流電圧が下降する期間に比べて充電効率を高くすることができる。すなわち、全波整流電圧が上昇する期間に入力電流のピークが位置するようにピーク位置を進相にすれば変換効率を向上させることができる。
【００４０】
例えば、入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約３０°進相させると、入力電流波形は図１１の(a)に示す波形になる。図１１の(b)は入力電圧波形で、これは図１０の(b)と同一である。このように、入力電流波形のピーク位置を約３０°進相させることで変換効率が９１．４％となり、図１０の(a)に示す正弦波の場合に比較して変換効率を１．１％程度向上させることができた。このときの入力力率は０．９４であり、入力電流の総合歪み率は１６．３％であった。
【００４１】
入力電流のピーク位相を入力電圧のピーク位相に対して進めすぎると、逆に変換効率が低下する。これは、入力電圧ゼロ付近で可変抵抗器５に流れる入力電流が増加するためである。このことと、入力力率、入力電流の高調波限度値とから、位相の進め具合は約４５°が上限となる。
【００４２】
入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約４５°進相させると、入力電流波形は図１２の(a)に示す波形になる。図１２の(b)は入力電圧波形で、これは図１０の(b)と同一である。このように、入力電流波形のピーク位置を約４５°進相させることで変換効率が９０．９％となり、約３０°進相させた場合に比較して変換効率が若干低下する。また、このときの入力力率は０．８６であり、入力電流の総合歪み率は２６．８％、特に、３次高調波成分が２４．５％と大きく、限度値（３０×入力力率＝２５．８％）に対してマージンが少なくなってしまう。
【００４３】
次に、全波整流器２の出力端子からの入力電圧の位相０°〜９０°の期間における充電電荷量が、位相９０°〜１８０°の期間における充電電荷量よりも大きくなるように各可変抵抗器５、６-1〜６-5のインピーダンスを制御して変換効率を向上させる場合について述べる。
【００４４】
すなわち、全波整流器２の出力端子からの入力電圧が上昇する期間は、入力電圧が下降する期間に比べて充電効率を高くできるので、この期間において充電電荷量が大きくなるようにすれば変換効率を向上できることになる。すなわち、図１３の(b)に示す入力電圧波形における入力電圧が上昇する位相０°〜９０°の期間において多くの充電電流が流れるように、すなわち、入力電流波形が図１３の(a)に示す電流波形となるように各可変抵抗器５、６-1〜６-5のインピーダンスを制御する。このようにすることで、位相０°〜９０°の期間と位相９０°〜１８０°の期間とで充電電荷量を変えない場合に比べて変換効率を向上させることができる。
【００４５】
次に、各キャパシタ７-1〜７-nにおいて、充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定し、変換効率を向上させる場合について述べる。
例えば、５個のキャパシタ７-1〜７-5を使用した場合を例として述べると、充電電圧が最も低いキャパシタはキャパシタ７-1であり、充電電圧が最も高いキャパシタはキャパシタ７-5である。
【００４６】
そこで、入力電流のピーク位相に対してリプル電圧の上限値と下限値との範囲を、キャパシタ７-1については図１４に示すように設定し、キャパシタ７-2については図１５に示すように設定し、キャパシタ７-3については図１６に示すように設定し、キャパシタ７-4については図１７に示すように設定し、キャパシタ７-5については図１８に示すように設定する。そして、この範囲内において充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定することで変換効率を向上させることができる。
【００４７】
次に、入力電圧の位相０°〜９０°の期間における各可変抵抗器５、６-1〜６-nのインピーダンスが、位相９０°〜１８０°の期間における各可変抵抗器５、６-1〜６-nのインピーダンスに比べて小さくなるように制御することで変換効率を向上させる場合について述べる。
各可変抵抗器５、６-1〜６-nのインピーダンスは、入力電圧の位相０°〜９０°の期間においては可変抵抗器５→６-1→６-2→…→６-nの順に制御され、入力電圧の位相９０°〜１８０°の期間においては可変抵抗器６-n→…→６-2→６-1→５の順に制御される。
【００４８】
そして、図１９の(a)に示す入力電圧Ｖinの位相０°〜９０°の期間において各可変抵抗器５、６-1〜６-nのインピーダンスを図１９の(b)に示すように位相９０°〜１８０°の期間に比べて相対的に小さくなるように制御することによって、位相０°〜９０°の期間における充電電荷量が増加する。このように、入力電圧が上昇する期間における各可変抵抗器のインピーダンスを相対的に小さくすることで充電電荷量を大きくでき、変換効率を向上できることになる。
【００４９】
その他、高い電圧に充電されるキャパシタの静電容量を、低い電圧に充電されるキャパシタの静電容量よりも大きくすることにより、高い電圧に充電されるキャパシタの電圧リプルが低い電圧に充電されるキャパシタの電圧リプルよりも小さくすることができ、これにより変換効率を向上できることになる。
【００５０】
なお、前述した実施の形態は商用交流電源１を全波整流器２で全波整流した電圧を入力電圧波形とした場合について述べたが必ずしもこれに限定するものではなく、商用交流電源１からの交流電圧を直接、入力電圧波形としてもよい。
【００５１】
これを実現する電源装置は、図２０に示す構成になっている。すなわち、商用交流電源１に、ダイオード３Ｐを介して可変抵抗器５Ｐを並列に接続するとともに、それぞれダイオード４Ｐ-1，４Ｐ-2，…，４Ｐ-nを介して可変抵抗器６Ｐ-1，６Ｐ-2，…，６Ｐ-nとキャパシタ７Ｐ-1，７Ｐ-2，…，７Ｐ-nとの直列回路を並列に接続している。
【００５２】
また、前記商用交流電源１に、前記ダイオード３Ｐとは逆極性のダイオード３Ｎを介して可変抵抗器５Ｎを並列に接続するとともに、それぞれダイオード４Ｐ-1〜４Ｐ-nとは逆極性のダイオード４Ｎ-1，４Ｎ-2，…，４Ｎ-nを介して可変抵抗器６Ｎ-1，６Ｎ-2，…，６Ｎ-nとキャパシタ７Ｎ-1，７Ｎ-2，…，７Ｎ-nとの直列回路を並列に接続している。
【００５３】
前記各可変抵抗器６Ｐ-1〜６Ｐ-nは、それぞれインピーダンス制御回路９Ｐ-1〜９Ｐ-nによって、それぞれ対応するキャパシタ７Ｐ-1〜７Ｐ-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。また、前記可変抵抗器５Ｐは、インピーダンス制御回路８Ｐによって、電源電圧の立ち上がりから初段のキャパシタ７Ｐ-1の充電が開始されるまでの間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。
【００５４】
前記可変抵抗器５Ｐ、６Ｐ-1〜６Ｐ-n及び５Ｎ、６Ｎ-1〜６Ｎ-nはＭＯＳＦＥＴによって構成されている。前記インピーダンス制御回路８Ｐ、９Ｐ-1〜９Ｐ-nは、図２と同様の構成になっている。また、前記インピーダンス制御回路８Ｎ、９Ｎ-1〜９Ｎ-nは、図２１に示す構成になっている。なお、ここではＭＯＳＦＥＴを６Ｎ-k、ダイオードを４Ｎ-k、キャパシタを７Ｎ-k、インピーダンス制御回路を９Ｎ-kとして説明する。
【００５５】
前記ダイオード４Ｎ-kとＭＯＳＦＥＴ６Ｎ-kとの間に電流検出器１５を直列に接続している。前記インピーダンス制御回路９Ｎ-kは、バッファ１６、比較器１７及び目標値設定回路１８を設け、これらを駆動するためのドライブ電源１９を、ダイオード４Ｎ-kのアノードの電圧を基準電圧として作り出し、前記バッファ１６及び比較器１７にそれぞれ供給している。また、前記目標値設定回路１８には基準電圧が入力している。
【００５６】
前記目標値設定回路１８には、正弦波状の入力電流波形が得られるようにするために、前記目標値設定回路１３に設定された半サイクルの入力電流とは逆極性の半サイクルにおける入力電流波形の一部が目標値として設定されている。
【００５７】
この電源装置においては、交流電源１からの入力電圧波形の半サイクルにおいてゼロボルトから立ち上がると、ダイオード３Ｐを介して可変抵抗器５Ｐに電流が流れる。そして、入力電圧とキャパシタ７Ｐ-1の充電電圧が等しくなると、可変抵抗器５Ｐのインピーダンスが無限大となるように制御されると共に可変抵抗器６Ｐ-1のインピーダンスが有限値に制御される。
【００５８】
こうして、キャパシタ７Ｐ-1は可変抵抗器６Ｐ-1を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ７Ｐ-1に対して充電が行われている最中に可変抵抗器６Ｐ-1のインピーダンスは増加するように制御され、入力電流を制御する。そして、入力電圧と次のキャパシタ７Ｐ-2の充電電圧が等しくなると、可変抵抗器６Ｐ-1のインピーダンスが無限大となるように制御されると共に可変抵抗器６Ｐ-2のインピーダンスが有限値に制御される。こうして、キャパシタ７Ｐ-2は可変抵抗器６Ｐ−2を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ７Ｐ-2に対して充電が行われている最中に可変抵抗器６Ｐ-2のインピーダンスは増加するように制御され、入力電流を制御する。
【００５９】
このようにして半サイクルにおいて入力電圧波形が上昇している期間においては、可変抵抗器６Ｐ-1〜６Ｐ-nのインピーダンスが所定のタイミングで無限大から有限値に切り替わり、さらに、インピーダンスが可変制御されて各キャパシタ７Ｐ-1〜７Ｐ-nへの充電が順次行われる。また、入力電圧波形が下降する期間においては、キャパシタ７Ｐ-nの充電電圧が入力電圧に等しくなると、可変抵抗器６Ｐ-nのインピーダンスが無限大に切り替わるとともに可変抵抗器６Ｐ-(n-1)のインピーダンスが有限値に切り替わり、キャパシタ７Ｐ-nに代わってキャパシタ７Ｐ-(n-1)への充電が開始される。このキャパシタ７Ｐ-(n-1)に対して充電が行われている最中に可変抵抗器６Ｐ-(n-1)のインピーダンスは減少するように制御され、入力電流を制御する。
【００６０】
また、交流電源１からの入力電圧波形の逆の半サイクルにおいてゼロボルトから立ち上がると、ダイオード３Ｎを介して可変抵抗器５Ｎに電流が流れる。そして、入力電圧とキャパシタ７Ｎ-1の充電電圧が等しくなると、可変抵抗器５Ｎのインピーダンスが無限大となるように制御されると共に可変抵抗器６Ｎ-1のインピーダンスが有限値に制御される。
【００６１】
こうして、キャパシタ７Ｎ-1は可変抵抗器６Ｎ-1を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ７Ｎ-1に対して充電が行われている最中に可変抵抗器６Ｎ-1のインピーダンスは増加するように制御され、入力電流を制御する。そして、入力電圧と次のキャパシタ７Ｎ-2の充電電圧が等しくなると、可変抵抗器６Ｎ-1のインピーダンスが無限大となるように制御されると共に可変抵抗器６Ｎ-2のインピーダンスが有限値に制御される。こうして、キャパシタ７Ｎ-2は可変抵抗器６Ｎ−2を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ７Ｎ-2に対して充電が行われている最中に可変抵抗器６Ｎ-2のインピーダンスは増加するように制御され、入力電流を制御する。
【００６２】
このようにして逆の半サイクルにおいても入力電圧波形が上昇している期間においては、可変抵抗器６Ｎ-1〜６Ｎ-nのインピーダンスが所定のタイミングで無限大から有限値に切り替わり、さらに、インピーダンスが可変制御されて各キャパシタ７Ｎ-1〜７Ｎ-nへの充電が順次行われる。また、入力電圧波形が下降する期間においては、キャパシタ７Ｎ-nの充電電圧が入力電圧に等しくなると、可変抵抗器６Ｎ-nのインピーダンスが無限大に切り替わるとともに可変抵抗器６Ｎ-(n-1)のインピーダンスが有限値に切り替わり、キャパシタ７Ｎ-nに代わってキャパシタ７Ｎ-(n-1)への充電が開始される。このキャパシタ７Ｎ-(n-1)に対して充電が行われている最中に可変抵抗器６Ｎ-(n-1)のインピーダンスは減少するように制御され、入力電流を制御する。
【００６３】
このような動作を行うことで、各キャパシタ７Ｐ-1〜７Ｐ-n、７Ｎ-1〜７Ｎ-nはそれぞれ可変抵抗器６Ｐ-1〜６Ｐ-n、６Ｎ-1〜６Ｎ-nを介して入力電圧の半サイクルにおける０°〜９０°の間の電圧上昇時には入力電圧の立ち上がりよりも傾斜が緩い充電速度で充電され、また、入力電圧の半サイクルにおける９０°〜１８０°の間の電圧下降時においてもゆっくりとした充電速度で充電されるので、この場合も、入力電流波形は、入力電圧波形とほぼ同位相の正弦波となる。従って、全波整流器を使用しない場合においても、入力電流における高調波成分を充分に抑制し力率を改善することができる。
【００６４】
そして、このような電源装置においても、前述した全波整流器を使用した電源装置の場合と同様に、回路から次の回路に電流が転流するときの時間を、入力電圧の周期に対して無視できる程度に小さくすることで、入力電流を連続して流すことができる。
【００６５】
また、各種設定により変換効率を向上させることができる。
すなわち、可変抵抗器とキャパシタとの直列回路の数を適切に設定することで変換効率を向上させることができる。また、各キャパシタ７Ｐ-1〜７Ｐ-n、７Ｎ-1〜７Ｎ-nに対する充電電圧を、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧の比が小さくなるように各キャパシタの充電電圧を設定することでも変換効率を向上させることができる。その他、時間等分割や損失値を等しくする方法を利用することによっても変換効率を向上させることができる。
【００６６】
さらに、入力電流のピーク位相を入力電圧のピーク位相に対して進相となるように可変抵抗器のインピーダンスを制御することでも変換効率を向上させることができる。また、入力電圧の位相０°〜９０°、１８０°〜２７０°の期間における充電電荷量が、位相９０°〜１８０°、２７０°〜３６０°の期間における充電電荷量よりも大きくなるように各可変抵抗器５Ｐ、６Ｐ-1〜６Ｐ-n及び５Ｎ、６Ｎ-1〜６Ｎ-nのインピーダンスを制御することでも変換効率を向上させることができる。また、各キャパシタ７Ｐ-1〜７Ｐ-n、７Ｎ-1〜７Ｎ-nにおいて、充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定することで変換効率を向上させることができる。
【００６７】
さらにまた、入力電圧の位相０°〜９０°の期間における各可変抵抗器５Ｐ、６Ｐ-1〜６Ｐ-nのインピーダンス及び入力電圧の位相１８０°〜２７０°の期間における各可変抵抗器５Ｎ、６Ｎ-1〜６Ｎ-nのインピーダンスが、位相９０°〜１８０°の期間における各可変抵抗器５Ｐ、６Ｐ-1〜６Ｐ-nのインピーダンス及び位相２７０°〜３６０°の期間における各可変抵抗器５Ｎ、６Ｎ-1〜６Ｎ-nのインピーダンスに比べて小さくなるように制御することでも変換効率を向上させることができる。その他、高い電圧に充電されるキャパシタの静電容量を、低い電圧に充電されるキャパシタの静電容量よりも大きくすることによっても、変換効率を向上させることができる。
【００６８】
【発明の効果】
以上詳述したように、本発明によれば、複数のキャパシタを電力供給源に使用したものにおいて、入力電流高調波を抑制して力率を改善できる電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す回路構成図。
【図２】同実施の形態における要部の具体的回路構成を示す図。
【図３】同実施の形態におけるＭＯＳＦＥＴのインピーダンス制御を説明するための静特性グラフ。
【図４】同実施の形態における入力電圧波形と目標値設定に使用する入力電流波形を示す図。
【図５】同実施の形態におけるキャパシタの充電電圧の変化、入力電流、ＭＯＳＦＥＴのインピーダンス変化と従来例におけるキャパシタの充電電圧の変化、入力電流を対比した波形図。
【図６】同実施の形態における可変抵抗器とキャパシタとの直列回路の数と変換効率との関係を示すグラフ。
【図７】同実施の形態において、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧の比が小さくなるように設定したときの各キャパシタの充電電圧を示す図。
【図８】同実施の形態において、可変抵抗器による損失をほぼ等しくなるように設定したときの各充電区間での可変抵抗器の瞬時損失の変化を示す図。
【図９】同実施の形態における、比率を小さくした場合、時間等分割にした場合、損失値を等しくした場合のそれぞれの変換効率と、単純に等分割した場合の変換効率を比較したグラフ。
【図１０】入力電流と入力電圧が相似形で同位相の正弦波を示す波形図。
【図１１】同実施の形態において、入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約３０°進相させたときの波形図。
【図１２】同実施の形態において、入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約４５°進相させたときの波形図。
【図１３】同実施の形態において、入力電圧が上昇する期間において充電電荷量が大きくなるように設定したときの入力電流波形と入力電圧波形との関係を示す波形図。
【図１４】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を５個としたときの、充電電圧が最も低いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図１５】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を５個としたときの、充電電圧が２番目に高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図１６】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を５個としたときの、充電電圧が３番目に高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図１７】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を５個としたときの、充電電圧が４番目に高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図１８】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を５個としたときの、充電電圧が最も高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図１９】同実施の形態において、入力電圧の位相０°〜９０°の期間において可変抵抗器のインピーダンスを位相９０°〜１８０°の期間に比べて相対的に小さくなるように制御するときの入力電圧とインピーダンス変化との関係を示す波形図。
【図２０】本発明の他の実施の形態を示す回路構成図。
【図２１】同実施の形態における要部の具体的回路構成を示す図。
【符号の説明】
１…商用交流電源
２…全波整流器
５，６-1〜６-n…可変抵抗器
７-1〜７-n…キャパシタ
８，９-1〜９-n…インピーダンス制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply apparatus using a plurality of capacitors as a power supply source.
[0002]
[Prior art]
Japanese Patent Application Laid-Open No. 7-123733 discloses a power supply device that converts a power supply frequency to a high frequency by using a capacitor and a switch element. This power supply device charges a capacitor with a waveform obtained by full-wave rectification of an AC power supply with a full-wave rectifier. In addition, a plurality of switch elements are sequentially turned on and off at the negative electrode of the AC power supply to charge the corresponding capacitors according to the power supply voltage, and these capacitors are used as discharge switch elements. These switch elements are controlled to be turned on and off at high speeds and discharged to allow a high-frequency current to flow through the load.
[0003]
[Problems to be solved by the invention]
In such a power supply device using a plurality of capacitors as power supply sources, it has been desired to improve power factor by suppressing input current harmonics.
[0004]
The present invention has been made to satisfy such a demand, and provides a power supply device that can improve input power harmonics and improve a power factor when a plurality of capacitors are used as a power supply source.
[0005]
[Means for Solving the Problems]
In the present invention, a plurality of series circuits of a variable resistor and a capacitor are connected in parallel to the output terminal of a full-wave rectifier for full-wave rectification of commercial AC input, And create a target value of the input current so that the input current waveform is approximately proportional to the commercial AC input voltage, Each capacitor is charged via a corresponding variable resistor, and each variable resistor is charged only for a period during which the corresponding capacitor is charged. A charging current that follows the target value flows. The power supply device is controlled so that the impedance becomes a finite value and the impedance becomes infinite in other periods.
[0006]
In addition, the present invention connects, in parallel, a plurality of series circuits of a variable resistor and a capacitor operating at a positive voltage to a commercial AC input terminal, and a series of a variable resistor and a capacitor operating at a negative voltage. Connect multiple circuits in parallel, And create a target value of the input current so that the input current waveform is approximately proportional to the commercial AC input voltage, Each capacitor operating on the positive voltage is charged via a variable resistor corresponding to the positive voltage, and each capacitor operating on the negative voltage is a variable resistor corresponding to the negative voltage. Each variable resistor is charged only through the corresponding capacitor. A charging current that follows the target value flows. Impedance Controlled The power supply device is controlled so that the impedance becomes infinite in other periods.
[0008]
Further, the present invention further starts charging of a certain capacitor when the voltage of the capacitor becomes equal to the power supply voltage during the period when the absolute value of the power supply voltage increases, and the voltage of the capacitor in the next stage is set to the power supply voltage. In the period in which the absolute value of the power supply voltage falls, charging of a certain capacitor is started when the voltage of the previous capacitor becomes equal to the power supply voltage. It is in the power supply that stops when it becomes equal.
[0009]
In addition, the present invention further controls the impedance of the variable resistor so that the commercial AC input voltage and the input current have the same phase, and the peak position of the input current is advanced with respect to the peak position of the input voltage. It is in the power supply.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
As shown in FIG. 1, an input terminal of a full-wave rectifier 2 is connected to a commercial AC power supply 1, and a variable resistor 5 is connected in parallel to the output terminal of the full-wave rectifier 2 via a diode 3 with a forward polarity. In addition, the variable resistors 6-1, 6-2,..., 6-n and the capacitors 7-1, 7-2,. , 7-n are connected in parallel.
[0011]
Each of the variable resistors 6-1 to 6-n has a finite impedance only during a period in which the corresponding capacitors 7-1 to 7-n are charged by the impedance control circuits 9-1 to 9-n, respectively. In other periods, the impedance is controlled to be infinite. In addition, the variable resistor 5 has a period from when the output voltage of the full-wave rectifier 2 rises from zero volts to when charging of the first-stage capacitor 7-1 is started by the impedance control circuit 8, and the capacitor 7-1 The impedance is controlled to be a finite value only during the period from the end of charging until the output voltage of the full-wave rectifier 2 becomes zero, and the impedance is controlled to be infinite during other periods.
[0012]
Specifically, the configuration of the circuit unit including the diodes 4-1 to 4-n, variable resistors 6-1 to 6-n, capacitors 7-1 to 7-n, and impedance control circuits 9-1 to 9-n is specifically described. For example, as shown in FIG. Here, a case where the variable resistor is constituted by a MOS type FET (field effect transistor) is shown, which will be described as a MOSFET 6-k, a diode 4-k, a capacitor 7-k, and an impedance control circuit 9-k.
[0013]
A current detector 10 is connected in series between the MOSFET 6-k and the capacitor 7-k. The impedance control circuit 9-k includes a buffer 11, a comparator 12, and a target value setting circuit 13, and generates a drive power supply 14 for driving them using the charging voltage of the capacitor 7-k as a reference voltage. Each is supplied to the comparator 12. A reference voltage is input to the target value setting circuit 13.
[0014]
The target value setting circuit 13 is configured to obtain a sinusoidal input current waveform shown in FIG. 4B with respect to the input voltage waveform from the full-wave rectifier 2 shown in FIG. In addition, a part of this input current waveform is set as a target value.
[0015]
The comparator 12 inputs the target value of the input current waveform set in the target value setting circuit 13 to the non-inverting input terminal (+) and the MOSFET 6-k and the current detector to the inverting input terminal (−). The actual current waveform obtained from the connection point with the input terminal 10 is input, and the MOSFET 6 -k is controlled via the buffer 11 while comparing the two.
[0016]
The MOSFET 6-k has characteristics as shown in FIG. 3, and is driven in the non-saturated region on the left side of the dotted line in the figure by controlling the bias between the gate and the source, and operates as a kind of variable resistor. It has become.
[0017]
In this power supply device, when the input voltage waveform from the full-wave rectifier 2 rises from zero volts, a current flows through the variable resistor 5 via the diode 3. When the input voltage and the charging voltage of the capacitor 7-1 become equal, the impedance of the variable resistor 5 is controlled to be infinite and the impedance of the variable resistor 6-1 is controlled to a finite value. The fact that the impedance of the variable resistor 5 becomes infinite means that non-conduction is controlled in the case of the MOSFET 6-k.
[0018]
Thus, the capacitor 7-1 is slowly charged via the variable resistor 6-1 and increases its charging voltage. While the capacitor 7-1 is being charged, the impedance of the variable resistor 6-1 is controlled to increase, thereby controlling the input current. When the input voltage and the charging voltage of the next capacitor 7-2 become equal, the impedance of the variable resistor 6-1 is controlled to be infinite, and the impedance of the variable resistor 6-2 is controlled to a finite value. Is done. Thus, the capacitor 7-2 is slowly charged via the variable resistor 6-2 and increases its charging voltage. While the capacitor 7-2 is being charged, the impedance of the variable resistor 6-2 is controlled to increase, thereby controlling the input current.
[0019]
In this way, during the period when the input voltage waveform from the full-wave rectifier 2 is rising, the impedance of the variable resistors 6-1 to 6-n is switched from infinity to a finite value at a predetermined timing. Are variably controlled, and the capacitors 7-1 to 7-n are sequentially charged.
[0020]
Further, during the period in which the input voltage waveform from the full-wave rectifier 2 falls, when the charging voltage of the capacitor 7-n becomes equal to the input voltage, the impedance of the variable resistor 6-n is switched to infinity and the variable resistor 6 The impedance of-(n-1) is switched to a finite value, and charging of the capacitor 7- (n-1) is started instead of the capacitor 7-n. While the capacitor 7- (n-1) is being charged, the impedance of the variable resistor 6- (n-1) is controlled to decrease, thereby controlling the input current.
[0021]
By performing such an operation, as shown in FIG. 5A, the voltages VCi and VCi + 1 of certain capacitors 7-i and 7- (i + 1) become the input voltage waveform Vrec indicated by the dotted line in the figure. As shown by the solid line in the figure, the capacitor is slowly charged during the periods indicated by t1, t2, t3, and t4 in the figure.
[0022]
The current flowing in the capacitor during the period t1 and t3 is shown by a solid line in FIG. 5B, and the change in impedance of the variable resistor at this time is shown in FIG. 5C. become. Then, when such an operation is sequentially performed on a plurality of capacitors, the input current waveform Iin from the full-wave rectifier 2 becomes as indicated by a dotted line in FIG. And a sine wave with almost the same phase. In this way, the harmonic component in the input current can be sufficiently suppressed and the power factor can be improved.
[0023]
On the other hand, as in the conventional publication, in the case of controlling the charging of the capacitor using a switch that is turned on and off instead of a variable resistor, the voltage of the capacitor with respect to the change of the input voltage waveform Vrec is as shown in FIG. As shown by the solid line in (d), abrupt charging is performed along the rising waveform at the rising edge of the input voltage waveform. As a result, the input current waveform is shown by the dotted waveform Iin in FIG. 5 is a phase advance waveform of 90 ° with respect to the input voltage waveform, and more rapid charging is performed at the falling edge of the input voltage waveform. As a result, the input current waveform is shown in FIG. A pulse waveform as shown in FIG. That is, many harmonic components are included in the input current, resulting in a low power factor.
[0024]
Further, the target value is set in the target value setting circuit 13 so as to obtain a sine wave input current waveform, and the impedance of the MOSFET 6-k is variably controlled according to the target value. The rate can be improved. In addition, since the series circuit of the diode 3 and the variable resistor 5 having no capacitor is connected in parallel to the output terminal of the full-wave rectifier 2, an input current can flow continuously even near the power supply voltage of zero volts. Also at this point, the input current can be made substantially sinusoidal and the power factor can be improved.
[0025]
Further, in the power supply device having such a configuration, the conversion efficiency can be improved by appropriately setting the number of series circuits of the variable resistor and the capacitor connected in parallel to the output terminal of the full-wave rectifier 2. it can. That is, assuming that the number of series circuits is n and the peak value of the power supply voltage is V0, the charging voltage value of each capacitor is V0 × 1 / (n + 1), V0 × 2 / (n + 1),..., V0 × n / ( n + 1). At this time, when the target of the input current waveform was a sine wave having the same phase as the power supply voltage, the relationship between the number of series circuits and the conversion efficiency was examined, and the result shown in FIG. 6 was obtained.
[0026]
From this graph, at least 5 series circuits may be used to obtain a conversion efficiency of 85% or more, and at least 7 series circuits may be used to obtain a conversion efficiency of 90% or more. It was found that at least 14 series circuits should be used to obtain a conversion efficiency of 95% or more.
Thus, the conversion efficiency can be increased by increasing the number of series circuits of the variable resistor and the capacitor connected in parallel to the output terminal of the full-wave rectifier 2.
[0027]
Also, the circuit of the variable resistor 5 to the circuit of the variable resistor 6-1, the circuit of the variable resistor 6-1 to the circuit of the variable resistor 6-2, and the circuit of the variable resistor 6-2 to the variable resistor In the circuit of 6-3, the input current is continuously reduced by reducing the time when the current commutates from one circuit to the next circuit so that it can be ignored with respect to the cycle of the input voltage. It can flow.
[0028]
Next, a case where the conversion efficiency can be increased without increasing the number of series circuits will be described.
For example, when the number of series circuits of variable resistors and capacitors connected in parallel to the output terminal of the full-wave rectifier 2 is five, each capacitor 7-1 to 7-5 is shown in FIG. The charging voltage of each capacitor is set so that a capacitor charged to a higher voltage has a smaller ratio of charging voltage to adjacent capacitors.
[0029]
That is, when the number of capacitors used is five, the charging section is divided into six sections. Then, for example, the peak value V0 of the power supply voltage is divided into 21 equal parts of 1 + 2 + 3 + 4 + 5 + 6 = 21. Then, from the lower charging voltage, V0 × 6/21, V0 × (6 + 5) / 21, V0 × (6 + 5 + 4) / 21, V0 × (6 + 5 + 4 + 3) / 21, V0 × (6 + 5 + 4 + 3 + 2) / 21 are set. To do.
[0030]
As a result, the ratio of the charging voltage of the capacitors 7-2 and 7-3 is small with respect to the ratio of the charging voltage of the capacitors 7-1 and 7-2. The charging voltage ratio between the capacitors 7-3 and 7-4 is small with respect to the ratio, and the charging voltage between the capacitors 7-4 and 7-5 with respect to the charging voltage ratio between the capacitors 7-3 and 7-4. The ratio of becomes smaller.
[0031]
By setting in this way, it is possible to improve the conversion efficiency by about 4 points compared to the case where the charging voltage of each capacitor is set by simply dividing the peak value V0 of the power supply voltage equally.
[0032]
There is also a method of dividing time and the like. For example, when the number of capacitors used is five, the phase of the power supply voltage 0 ° to 90 ° is divided into six in the time direction. Assuming that the power supply frequency is 50 Hz, the phase 0 ° to 90 ° is 5 ms in a quarter cycle, so this is 0 ms to 5/6 ms, 5/6 ms to 2 × 5/6 ms, 2 × 5/6 ms to 3 ×. It is divided into 6 sections of 5/6 ms, 3 × 5/6 ms to 4 × 5/6 ms, 4 × 5/6 ms to 5 × 5/6 ms, and 5 × 5/6 ms to 5 ms.
[0033]
Then, for example, the power supply voltage value at the boundary time of each section is set as the charging voltage of each of the capacitors 7-1 to 7-5. That is, the power supply voltage value at time t = 5/6 ms may be set as the lowest charging voltage value, and the power supply voltage value at time t = 5 × 5/6 ms may be set as the highest charging voltage value. Thereby, it is possible to improve the conversion efficiency by about 4 points as compared with the case where the peak voltage V0 of the power supply voltage is simply divided equally to set the charging voltage of each capacitor.
[0034]
In addition, as the setting of the charging voltage, an average value in 5/6 ms to 2 × 5/6 ms is set as the lowest charging voltage value, and an average value in 5 × 5/6 ms to 5 ms is set. You may set as the highest charging voltage value.
[0035]
There is also a method of making the loss values equal. In this method, when the capacitors 7-1 to 7-5 are charged, losses are generated by the variable resistors 6-1 to 6-5. The charging voltage of each capacitor is set so that the losses are substantially equal. It is a method of setting. FIG. 8 shows the instantaneous value of the loss of the variable resistor in the 1/4 cycle of the phase 0 ° to 90 °. The triangular waveform represents the instantaneous loss of the variable resistor in each charging section. That is, the waveform S1 from t = 0 to 1.1 ms represents the instantaneous loss of the variable resistor 5 to which no capacitor is connected, and the waveform S2 from t = 1.1 ms to 1.8 ms is the variable resistor 6-1. The waveform S3 of t = 1.8 ms to 2.5 ms represents the instantaneous loss of the variable resistor 6-2, and the waveform S4 of t = 2.5 ms to 3.2 ms is represented by the variable resistor 6 -3 represents an instantaneous loss, a waveform S5 from t = 3.2 ms to 3.9 ms represents an instantaneous loss of the variable resistor 6-4, and a waveform S6 from t = 3.9 ms to 5.0 ms represents a variable resistance. This represents the instantaneous loss of device 6-5. The area of each waveform S1 to S6 corresponds to the loss in the variable resistor, but these areas are set to be substantially equal in each section. Thereby, it is possible to improve the conversion efficiency by about 4 points as compared with the case where the peak voltage V0 of the power supply voltage is simply divided equally to set the charging voltage of each capacitor.
[0036]
FIG. 9 is a graph comparing the conversion efficiencies when simply dividing equally, reducing the ratio, equally dividing time, and equal loss values. As can be seen, the conversion efficiency when the ratio is reduced, the time is equally divided, and the loss value is equal can be improved by about 4 points compared to the case where the loss value is simply divided. .
[0037]
Next, the case where the conversion efficiency is improved by controlling the impedance of the variable resistor so that the peak phase of the input current is advanced with respect to the peak phase of the input voltage will be described.
10A shows the input current waveform, FIG. 10B shows the input voltage waveform, and the dotted line shows the terminal voltage of each capacitor. In this way, when the input current and the input voltage are sine waves of similar shape and in phase, the input current waveform is symmetric with respect to the peak of the power supply voltage, so charging of each capacitor during the period when the full-wave rectified voltage rises. The current and the charging current during the period in which the full-wave rectified voltage drops are symmetric with respect to the peak of the power supply voltage. That is, the loss due to charging is equal between the rising period and the falling period of the rectified voltage. In this case, the conversion efficiency is 90.3%.
[0038]
On the other hand, when the peak position of the input current waveform is set to the position of the leading phase or the lagging phase with respect to the peak position of the power supply voltage, the input current waveform becomes asymmetric. The charging efficiency can be 100% during the period when the full-wave rectified voltage rises. Further, during the period in which the full-wave rectified voltage drops, it is necessary to start charging when the capacitor voltage is lower in order to allow the input current to flow.
[0039]
Therefore, the charging efficiency can be increased in the period in which the full-wave rectified voltage increases compared to the period in which the full-wave rectified voltage decreases. That is, if the peak position is advanced so that the peak of the input current is located during the period when the full-wave rectified voltage rises, the conversion efficiency can be improved.
[0040]
For example, when the peak position of the input current waveform is advanced by about 30 ° with respect to the peak position of the input voltage waveform, the input current waveform becomes the waveform shown in FIG. FIG. 11B shows an input voltage waveform, which is the same as FIG. 10B. Thus, the conversion efficiency is 91.4% by advancing the peak position of the input current waveform by about 30 °, and the conversion efficiency is 1.1 compared to the case of the sine wave shown in FIG. % Can be improved. The input power factor at this time was 0.94, and the total distortion rate of the input current was 16.3%.
[0041]
If the peak phase of the input current is advanced too much with respect to the peak phase of the input voltage, the conversion efficiency is reduced. This is because the input current flowing through the variable resistor 5 increases near the input voltage zero. From this, the input power factor, and the harmonic limit value of the input current, the upper limit of the phase advance is about 45 °.
[0042]
When the peak position of the input current waveform is advanced by about 45 ° with respect to the peak position of the input voltage waveform, the input current waveform becomes a waveform shown in FIG. FIG. 12B shows an input voltage waveform, which is the same as FIG. 10B. Thus, the conversion efficiency is 90.9% by advancing the peak position of the input current waveform by about 45 °, and the conversion efficiency is slightly reduced compared to the case where the phase is advanced by about 30 °. Further, the input power factor at this time is 0.86, the total distortion factor of the input current is 26.8%, especially the third harmonic component is as large as 24.5%, and the limit value (30 × input power factor) = 25.8%), the margin is reduced.
[0043]
Next, each variable resistor is set such that the charge amount in the phase 0 ° to 90 ° of the input voltage from the output terminal of the full-wave rectifier 2 is larger than the charge amount in the phase 90 ° to 180 ° period. The case of improving the conversion efficiency by controlling the impedance of the devices 5 and 6-1 to 6-5 will be described.
[0044]
That is, since the charging efficiency can be increased during the period in which the input voltage from the output terminal of the full-wave rectifier 2 rises compared to the period during which the input voltage falls, the conversion efficiency can be increased by increasing the charge amount during this period. Can be improved. That is, a large amount of charging current flows in a period of phase 0 ° to 90 ° in which the input voltage rises in the input voltage waveform shown in FIG. 13B, that is, the input current waveform is shown in FIG. The impedance of each of the variable resistors 5, 6-1 to 6-5 is controlled so as to obtain the current waveform shown. By doing in this way, conversion efficiency can be improved compared with the case where charge amount is not changed by the period of phase 0 degrees-90 degrees, and the period of phases 90 degrees-180 degrees.
[0045]
Next, in each of the capacitors 7-1 to 7-n, a case will be described in which the voltage ripple is set to be smaller as the charging voltage is higher and the conversion efficiency is improved.
For example, in the case where five capacitors 7-1 to 7-5 are used as an example, the capacitor having the lowest charging voltage is the capacitor 7-1, and the capacitor having the highest charging voltage is the capacitor 7-5. .
[0046]
Therefore, the range between the upper limit value and the lower limit value of the ripple voltage with respect to the peak phase of the input current is set as shown in FIG. 14 for the capacitor 7-1 and as shown in FIG. 15 for the capacitor 7-2. The capacitor 7-3 is set as shown in FIG. 16, the capacitor 7-4 is set as shown in FIG. 17, and the capacitor 7-5 is set as shown in FIG. In this range, the conversion efficiency can be improved by setting the capacitor with a higher charging voltage so that the voltage ripple becomes smaller.
[0047]
Next, the impedances of the variable resistors 5 and 6-1 to 6-n in the phase of the input voltage phase of 0 ° to 90 ° are the variable resistors 5 and 6-1 in the phase of the phase of 90 ° to 180 °. A case where the conversion efficiency is improved by controlling the impedance to be smaller than the impedance of ˜6-n will be described.
The impedance of each of the variable resistors 5, 6-1 to 6-n is in the order of the variable resistors 5 → 6-1 → 6-2 →... → 6-n in the period of the input voltage phase 0 ° to 90 °. In the period of the phase of the input voltage of 90 ° to 180 °, the variable resistors 6-n →... → 6-2 → 6-1 → 5 are controlled in this order.
[0048]
Then, the impedances of the variable resistors 5 and 6-1 to 6-n are phased as shown in FIG. 19B during the period of the phase 0 ° to 90 ° of the input voltage Vin shown in FIG. By controlling so as to be relatively smaller than the period of 90 ° to 180 °, the charge amount in the phase of 0 ° to 90 ° is increased. As described above, by relatively reducing the impedance of each variable resistor during the period when the input voltage rises, the charge amount can be increased and the conversion efficiency can be improved.
[0049]
In addition, by making the capacitance of the capacitor charged to a high voltage larger than the capacitance of the capacitor charged to a low voltage, the voltage ripple of the capacitor charged to a high voltage is charged to a low voltage. It can be made smaller than the voltage ripple of the capacitor, thereby improving the conversion efficiency.
[0050]
In the above-described embodiment, the case where the voltage obtained by full-wave rectifying the commercial AC power supply 1 using the full-wave rectifier 2 is used as the input voltage waveform. However, the present invention is not limited to this. The voltage may be directly used as an input voltage waveform.
[0051]
A power supply device for realizing this has a configuration shown in FIG. That is, the variable resistor 5P is connected in parallel to the commercial AC power source 1 via the diode 3P, and the variable resistors 6P-1, 6P are respectively connected via the diodes 4P-1, 4P-2, ..., 4P-n. .., 6P-n and capacitors 7P-1, 7P-2,..., 7P-n are connected in parallel.
[0052]
A variable resistor 5N is connected in parallel to the commercial AC power source 1 via a diode 3N having a polarity opposite to that of the diode 3P, and a diode 4N− having a polarity opposite to that of the diodes 4P-1 to 4P-n. A series circuit of variable resistors 6N-1, 6N-2, ..., 6N-n and capacitors 7N-1, 7N-2, ..., 7N-n through 1, 4N-2, ..., 4N-n Connected in parallel.
[0053]
Each of the variable resistors 6P-1 to 6P-n has a finite impedance only during a period in which the corresponding capacitors 7P-1 to 7P-n are charged by the impedance control circuits 9P-1 to 9P-n, respectively. In other periods, the impedance is controlled to be infinite. Further, the impedance of the variable resistor 5P becomes a finite value only from the rise of the power supply voltage until the charging of the first stage capacitor 7P-1 is started by the impedance control circuit 8P, and the impedance is infinite in other periods. It is designed to be large.
[0054]
The variable resistors 5P, 6P-1 to 6P-n and 5N, 6N-1 to 6N-n are constituted by MOSFETs. The impedance control circuits 8P and 9P-1 to 9P-n have the same configuration as that shown in FIG. The impedance control circuits 8N and 9N-1 to 9N-n have the configuration shown in FIG. Here, it is assumed that the MOSFET is 6N-k, the diode is 4N-k, the capacitor is 7N-k, and the impedance control circuit is 9N-k.
[0055]
A current detector 15 is connected in series between the diode 4N-k and the MOSFET 6N-k. The impedance control circuit 9N-k includes a buffer 16, a comparator 17, and a target value setting circuit 18, and generates a drive power source 19 for driving them using the anode voltage of the diode 4N-k as a reference voltage. These are supplied to the buffer 16 and the comparator 17, respectively. A reference voltage is input to the target value setting circuit 18.
[0056]
In order to obtain a sinusoidal input current waveform in the target value setting circuit 18, an input current waveform in a half cycle having a polarity opposite to the half cycle input current set in the target value setting circuit 13. Is set as the target value.
[0057]
In this power supply device, when rising from zero volts in a half cycle of the input voltage waveform from the AC power supply 1, a current flows through the variable resistor 5P via the diode 3P. When the input voltage and the charging voltage of the capacitor 7P-1 become equal, the impedance of the variable resistor 5P is controlled to be infinite, and the impedance of the variable resistor 6P-1 is controlled to a finite value.
[0058]
Thus, the capacitor 7P-1 is slowly charged via the variable resistor 6P-1, and the charge voltage is increased. While the capacitor 7P-1 is being charged, the impedance of the variable resistor 6P-1 is controlled to increase, thereby controlling the input current. When the input voltage becomes equal to the charging voltage of the next capacitor 7P-2, the impedance of the variable resistor 6P-1 is controlled to be infinite, and the impedance of the variable resistor 6P-2 is controlled to a finite value. Is done. Thus, the capacitor 7P-2 is slowly charged via the variable resistor 6P-2 and increases its charging voltage. While the capacitor 7P-2 is being charged, the impedance of the variable resistor 6P-2 is controlled to increase, thereby controlling the input current.
[0059]
In this way, during the period when the input voltage waveform is rising in a half cycle, the impedance of the variable resistors 6P-1 to 6P-n is switched from infinity to a finite value at a predetermined timing, and the impedance is variably controlled. Then, the capacitors 7P-1 to 7P-n are sequentially charged. Further, during the period in which the input voltage waveform falls, when the charging voltage of the capacitor 7P-n becomes equal to the input voltage, the impedance of the variable resistor 6P-n is switched to infinity and the variable resistor 6P- (n-1). Is switched to a finite value, and charging of the capacitor 7P- (n-1) is started instead of the capacitor 7P-n. While the capacitor 7P- (n-1) is being charged, the impedance of the variable resistor 6P- (n-1) is controlled to decrease, thereby controlling the input current.
[0060]
Further, when the voltage rises from zero volts in the reverse half cycle of the input voltage waveform from the AC power supply 1, a current flows to the variable resistor 5N via the diode 3N. When the input voltage and the charging voltage of the capacitor 7N-1 become equal, the impedance of the variable resistor 5N is controlled to be infinite, and the impedance of the variable resistor 6N-1 is controlled to a finite value.
[0061]
Thus, the capacitor 7N-1 is slowly charged via the variable resistor 6N-1, and the charge voltage is increased. While the capacitor 7N-1 is being charged, the impedance of the variable resistor 6N-1 is controlled to increase, thereby controlling the input current. When the input voltage becomes equal to the charging voltage of the next capacitor 7N-2, the impedance of the variable resistor 6N-1 is controlled to be infinite and the impedance of the variable resistor 6N-2 is controlled to a finite value. Is done. Thus, the capacitor 7N-2 is slowly charged via the variable resistor 6N-2 and increases its charging voltage. While the capacitor 7N-2 is being charged, the impedance of the variable resistor 6N-2 is controlled to increase, thereby controlling the input current.
[0062]
Thus, during the period when the input voltage waveform is rising even in the reverse half cycle, the impedance of the variable resistors 6N-1 to 6N-n is switched from infinity to a finite value at a predetermined timing. Are variably controlled, and the capacitors 7N-1 to 7N-n are sequentially charged. Further, during the period in which the input voltage waveform falls, when the charging voltage of the capacitor 7N-n becomes equal to the input voltage, the impedance of the variable resistor 6N-n is switched to infinity and the variable resistor 6N- (n-1). Is switched to a finite value, and charging of the capacitor 7N- (n-1) is started instead of the capacitor 7N-n. While the capacitor 7N- (n-1) is being charged, the impedance of the variable resistor 6N- (n-1) is controlled to decrease, thereby controlling the input current.
[0063]
By performing this operation, the capacitors 7P-1 to 7P-n and 7N-1 to 7N-n are input via the variable resistors 6P-1 to 6P-n and 6N-1 to 6N-n, respectively. When the voltage rises between 0 ° and 90 ° in the half cycle of the voltage, it is charged at a charging rate with a gentler slope than the rise of the input voltage, and when the voltage falls between 90 ° and 180 ° in the half cycle of the input voltage In this case, the input current waveform is a sine wave having substantially the same phase as the input voltage waveform. Therefore, even when the full-wave rectifier is not used, the harmonic component in the input current can be sufficiently suppressed and the power factor can be improved.
[0064]
In such a power supply device, as in the case of the power supply device using the full-wave rectifier described above, the time when the current commutates from one circuit to the next circuit is ignored with respect to the cycle of the input voltage. By making it as small as possible, the input current can flow continuously.
[0065]
Further, conversion efficiency can be improved by various settings.
That is, conversion efficiency can be improved by appropriately setting the number of series circuits of variable resistors and capacitors. Further, the charging voltages of the capacitors 7P-1 to 7P-n and 7N-1 to 7N-n are charged so that the capacitor charged to a higher voltage has a smaller charging voltage ratio with the adjacent capacitor. The conversion efficiency can also be improved by setting the voltage. In addition, the conversion efficiency can also be improved by using a method of equalizing time and equalizing loss values.
[0066]
Furthermore, the conversion efficiency can also be improved by controlling the impedance of the variable resistor so that the peak phase of the input current is advanced with respect to the peak phase of the input voltage. In addition, the charge charge amount in the phase of the input voltage phase of 0 ° to 90 °, 180 ° to 270 ° is larger than the charge charge amount in the phase of 90 ° to 180 °, 270 ° to 360 °. Conversion efficiency can also be improved by controlling the impedance of the variable resistors 5P, 6P-1 to 6P-n and 5N, 6N-1 to 6N-n. Further, in each of the capacitors 7P-1 to 7P-n and 7N-1 to 7N-n, the conversion efficiency can be improved by setting the capacitor so that the voltage ripple is smaller as the charging voltage is higher.
[0067]
Furthermore, the impedances of the variable resistors 5P and 6P-1 to 6P-n during the phase of the input voltage phase 0 ° to 90 ° and the variable resistors 5N and 6N during the phase of the input voltage phase of 180 ° to 270 °. −1 to 6N−n, the impedance of each variable resistor 5P in the period of 90 ° to 180 °, the impedance of 6P−1 to 6P−n, and the variable resistor 5N in the period of 270 ° to 360 °, Conversion efficiency can also be improved by controlling the impedance to be smaller than the impedance of 6N-1 to 6N-n. In addition, the conversion efficiency can also be improved by making the capacitance of the capacitor charged to a high voltage larger than the capacitance of the capacitor charged to a low voltage.
[0068]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a power supply apparatus capable of improving the power factor by suppressing input current harmonics in a case where a plurality of capacitors are used as a power supply source.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 2 is a diagram showing a specific circuit configuration of a main part in the embodiment.
FIG. 3 is a static characteristic graph for explaining the impedance control of the MOSFET in the embodiment;
FIG. 4 is a diagram showing an input voltage waveform and an input current waveform used for setting a target value in the embodiment.
FIG. 5 is a waveform diagram comparing a change in charge voltage of a capacitor, an input current, a change in impedance of a MOSFET in the same embodiment, a change in charge voltage of a capacitor in a conventional example, and an input current.
FIG. 6 is a graph showing the relationship between the number of series circuits of variable resistors and capacitors and the conversion efficiency in the same embodiment.
FIG. 7 is a diagram showing the charging voltage of each capacitor when the capacitor charged to a higher voltage is set so that the ratio of the charging voltage to the adjacent capacitor becomes smaller in the embodiment.
FIG. 8 is a diagram showing a change in instantaneous loss of the variable resistor in each charging section when the loss due to the variable resistor is set to be substantially equal in the embodiment.
FIG. 9 is a graph comparing the conversion efficiencies when the ratio is reduced, when the time is equally divided, when the loss value is equal, and when the ratio is simply divided, the conversion efficiency when simply dividing equally.
FIG. 10 is a waveform diagram showing a sine wave in which the input current and the input voltage are similar and have the same phase.
FIG. 11 is a waveform diagram when the peak position of the input current waveform is advanced by about 30 ° with respect to the peak position of the input voltage waveform in the same embodiment;
FIG. 12 is a waveform diagram when the peak position of the input current waveform is advanced by about 45 ° with respect to the peak position of the input voltage waveform in the same embodiment;
FIG. 13 is a waveform diagram showing the relationship between the input current waveform and the input voltage waveform when the charge charge amount is set to increase during the input voltage rise period in the embodiment.
14 shows an upper limit value and a lower limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the lowest charging voltage when the number of series circuits of variable resistors and capacitors is five in the embodiment. FIG. The graph which shows the range.
15 shows an upper limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the second highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the same embodiment; FIG. The graph which shows the range with a lower limit.
FIG. 16 shows an upper limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the third highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the same embodiment; The graph which shows the range with a lower limit.
17 shows an upper limit of a ripple voltage with respect to a peak phase of an input current in a capacitor having the fourth highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the same embodiment; FIG. The graph which shows the range with a lower limit.
18 shows an upper limit value and a lower limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the embodiment. The graph which shows the range.
FIG. 19 shows a case where the impedance of the variable resistor is controlled to be relatively smaller in the period of the input voltage phase of 0 ° to 90 ° than in the phase of 90 ° to 180 ° in the embodiment. The wave form diagram which shows the relationship between an input voltage and an impedance change.
FIG. 20 is a circuit configuration diagram showing another embodiment of the present invention.
FIG. 21 is a diagram showing a specific circuit configuration of a main part in the same embodiment;
[Explanation of symbols]
1 ... Commercial AC power supply
2 ... Full-wave rectifier
5, 6-1 to 6-n ... Variable resistor
7-1 to 7-n: Capacitor
8, 9-1 to 9-n: Impedance control circuit

Claims

商用交流入力を全波整流する全波整流器の出力端子に可変抵抗器とキャパシタの直列回路を複数、並列的に接続し、かつ、商用交流入力電圧に略比例した入力電流波形となるように入力電流の目標値を作成し、
前記各キャパシタは、それぞれ対応する可変抵抗器を介して充電し、
前記各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ前記目標値に追従した充電電流が流れるようにインピーダンスが制御され、それ以外の期間ではインピーダンスが無限大となるように制御されることを特徴とする電源装置。Connects multiple series circuits of variable resistors and capacitors in parallel to the output terminal of a full-wave rectifier that performs full-wave rectification of commercial AC input, and inputs an input current waveform that is approximately proportional to the commercial AC input voltage. Create a target value for the current,
Each capacitor is charged through a corresponding variable resistor,
Each of the variable resistors is controlled so that a charging current that follows the target value flows only during a period in which the corresponding capacitor is charged, and is controlled so that the impedance becomes infinite in other periods. A power supply characterized by.

全波整流器の出力端子に、さらに、可変抵抗器を並列的に接続したことを特徴とする請求項１記載の電源装置。 2. The power supply device according to claim 1, further comprising a variable resistor connected in parallel to the output terminal of the full-wave rectifier.

商用交流の入力端子に、正極性電圧で動作する可変抵抗器とキャパシタの直列回路を複数、並列的に接続するとともに、負極性電圧で動作する可変抵抗器とキャパシタの直列回路を複数、並列的に接続し、かつ、商用交流入力電圧に略比例した入力電流波形となるように入力電流の目標値を作成し、
正極性電圧で動作する側の各キャパシタは、正極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、負極性電圧で動作する側の各キャパシタは、負極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、
前記各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ前記目標値に追従した充電電流が流れるようにインピーダンスが制御され、それ以外の期間ではインピーダンスが無限大となるように制御されることを特徴とする電源装置。Connect multiple parallel series of variable resistors and capacitors that operate with positive voltage to the input terminal of commercial AC, and parallel multiple parallel series of variable resistors and capacitors that operate with negative voltage And create a target value for the input current so that the input current waveform is approximately proportional to the commercial AC input voltage.
Each capacitor operating on the positive voltage is charged via a variable resistor corresponding to the positive voltage, and each capacitor operating on the negative voltage is a variable resistor corresponding to the negative voltage. Charge through
Each of the variable resistors is controlled so that a charging current that follows the target value flows only during a period in which the corresponding capacitor is charged, and is controlled so that the impedance becomes infinite in other periods. A power supply characterized by.

商用交流の入力端子に、さらに、正極性電圧で動作する可変抵抗器並びに負極性電圧で動作する可変抵抗器を並列的に接続したことを特徴とする請求項３記載の電源装置。 4. The power supply apparatus according to claim 3, wherein a variable resistor that operates at a positive voltage and a variable resistor that operates at a negative voltage are further connected in parallel to a commercial AC input terminal.

可変抵抗器をＭＯＳ型の電界効果トランジスタで構成し、この電界効果トランジスタにダイオードを直列に接続したことを特徴とする請求項１乃至４のいずれか１記載の電源装置。 5. The power supply device according to claim 1, wherein the variable resistor is composed of a MOS type field effect transistor, and a diode is connected in series to the field effect transistor.

電源電圧の絶対値が上昇する期間においては、あるキャパシタの充電を、そのキャパシタの電圧が前記電源電圧と等しくなったとき開始させ、次段のキャパシタの電圧が前記電源電圧と等しくなったとき停止させ、
前記電源電圧の絶対値が下降する期間においては、あるキャパシタの充電を、１つ前のキャパシタの電圧が前記電源電圧と等しくなったとき開始させ、充電電圧が前記電源電圧と等しくなったとき停止させることを特徴とする請求項１乃至５のいずれか１記載の電源装置。During the period when the absolute value of the power supply voltage rises, charging of a certain capacitor is started when the voltage of the capacitor becomes equal to the power supply voltage, and stopped when the voltage of the capacitor in the next stage becomes equal to the power supply voltage. Let
During the period when the absolute value of the power supply voltage decreases, charging of a certain capacitor is started when the voltage of the previous capacitor becomes equal to the power supply voltage, and stopped when the charge voltage becomes equal to the power supply voltage. The power supply device according to any one of claims 1 to 5, wherein

各キャパシタの充電電圧を、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧比が小さくなるように設定したことを特徴とする請求項１又は３記載の電源装置。 4. The power supply device according to claim 1, wherein a charging voltage of each capacitor is set so that a capacitor charged to a higher voltage has a smaller charging voltage ratio with an adjacent capacitor.

各キャパシタの充電電圧を、各充電期間における可変抵抗器での損失がほぼ等しくなるように設定したことを特徴とする請求項１又は３記載の電源装置。 4. The power supply device according to claim 1, wherein the charging voltage of each capacitor is set so that losses in the variable resistors in each charging period are substantially equal.

各キャパシタの充電電圧を、商用交流入力の１／４サイクルを時間方向に同一極性の可変抵抗器の数によって等分したときの、各区間の入力電圧の平均値的な値に従って設定したことを特徴とする請求項１又は３記載の電源装置。 The charging voltage of each capacitor was set according to the average value of the input voltage in each section when 1/4 cycle of commercial AC input was equally divided by the number of variable resistors of the same polarity in the time direction. The power supply device according to claim 1 or 3, wherein

商用交流の入力電圧と入力電流が同位相で、かつ、入力電圧のピーク位置に対して入力電流のピーク位置が進相となるように可変抵抗器のインピーダンスを制御することを特徴とする請求項１又は３記載の電源装置。 The impedance of the variable resistor is controlled so that the input voltage and the input current of commercial alternating current are in phase, and the peak position of the input current is advanced with respect to the peak position of the input voltage. 4. The power supply device according to 1 or 3.

入力電圧のピーク位置に対して入力電流のピーク位置を進相させる位相の上限値を約４５°に設定したことを特徴とする請求項１０記載の電源装置。 11. The power supply apparatus according to claim 10, wherein an upper limit value of a phase for advancing the peak position of the input current with respect to the peak position of the input voltage is set to about 45 degrees.

商用交流入力電圧に略比例した入力電流波形のピーク位置が入力電圧のピーク位置に対して進相となるように入力電流の目標値を作成し、この目標値に追従した充電電流が流れるように各可変抵抗器のインピーダンスを制御することを特徴とする請求項１又は３記載の電源装置。 Create a target value for the input current so that the peak position of the input current waveform that is approximately proportional to the commercial AC input voltage is advanced with respect to the peak position of the input voltage, so that the charging current that follows this target value flows. 4. The power supply apparatus according to claim 1, wherein the impedance of each variable resistor is controlled.

あるキャパシタの充電を停止させるときの充電電流と、次段のキャパシタの充電を開始させるときの充電電流が等しくなるように対応する可変抵抗器のインピーダンスを制御するとともに、対応する可変抵抗器間において一方の可変抵抗器のインピーダンスを無限大にし、他方の可変抵抗器のインピーダンスを有限値にするときの切替え時間を商用交流の入力電圧の周期に比べて無視できる程度に小さくしたことを特徴とする請求項６記載の電源装置。 The impedance of the corresponding variable resistor is controlled so that the charging current when stopping charging of a certain capacitor is equal to the charging current when starting charging of the capacitor of the next stage, and between the corresponding variable resistors The switching time when the impedance of one variable resistor is made infinite and the impedance of the other variable resistor is set to a finite value is made small so as to be negligible compared with the period of the input voltage of commercial AC. The power supply device according to claim 6.

商用交流入力電圧の位相０°から９０°の期間における各キャパシタに対する充電電荷量が、位相９０°から１８０°の期間における各キャパシタに対する充電電荷量よりも大きくなるように各可変抵抗器のインピーダンスを制御することを特徴とする請求項１記載の電源装置。 The impedance of each variable resistor is set so that the amount of charge for each capacitor during the phase of commercial AC input voltage from 0 ° to 90 ° is greater than the amount of charge for each capacitor during the phase from 90 ° to 180 °. The power supply device according to claim 1, wherein the power supply device is controlled.

各キャパシタにおいて、充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定したことを特徴とする請求項１又は１０又は１４記載の電源装置。 The power supply device according to claim 1, wherein each capacitor is set such that a voltage ripple is smaller as a capacitor having a higher charging voltage.

商用交流入力電圧の位相０°から９０°の期間においてそれぞれ対応するキャパシタを充電するときの各可変抵抗器のインピーダンスが、位相９０°から１８０°の期間においてそれぞれ対応するキャパシタを充電するときの前記各可変抵抗器のインピーダンスよりも小さくなるように制御することを特徴とする請求項１記載の電源装置。 The impedance of each variable resistor when charging the corresponding capacitor in the phase of 0 ° to 90 ° of the commercial AC input voltage is the same as that of charging the corresponding capacitor in the phase of 90 ° to 180 °. 2. The power supply device according to claim 1, wherein the power supply device is controlled to be smaller than an impedance of each variable resistor.

各キャパシタにおいて、充電電圧が高いキャパシタほど静電容量が大きくなるように設定したことを特徴とする請求項１又は１０又は１４記載の電源装置。 The power supply device according to claim 1, wherein each capacitor is set such that a capacitor having a higher charging voltage has a larger capacitance.