JP3700639B2 - Power supply - Google Patents
Power supply Download PDFInfo
- Publication number
- JP3700639B2 JP3700639B2 JP2001335816A JP2001335816A JP3700639B2 JP 3700639 B2 JP3700639 B2 JP 3700639B2 JP 2001335816 A JP2001335816 A JP 2001335816A JP 2001335816 A JP2001335816 A JP 2001335816A JP 3700639 B2 JP3700639 B2 JP 3700639B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- power supply
- input
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数のキャパシタを電力供給源とした電源装置に関する。
【0002】
【従来の技術】
特開平7−123733号公報には、キャパシタとスイッチ素子を使用して電源周波数を高周波に変換する電源装置が記載されている。この電源装置は、交流電源を全波整流器で全波整流した波形により、キャパシタを充電するが、交流電源の正極において複数のスイッチ素子を順次オン、オフ制御してそれぞれ対応するキャパシタを電源電圧に応じて充電し、また、交流電源の負極においても複数のスイッチ素子を順次オン、オフ制御してそれぞれ対応するキャパシタを電源電圧に応じて充電し、これら各キャパシタを放電用のスイッチ素子を使用し、この各スイッチ素子を高速にオン、オフ制御して放電し負荷に高周波電流を流すようになっている。
【0003】
【発明が解決しようとする課題】
このような複数のキャパシタを電力供給源とした電源装置において、入力電流高調波を抑制して力率を改善することが要望されていた。
【0004】
本発明は、このような要望を満たすために為されたもので、複数のキャパシタを電力供給源に使用したものにおいて、入力電流高調波を抑制して力率を改善できる電源装置を提供する。
【0005】
【課題を解決するための手段】
本発明は、商用交流入力を全波整流する全波整流器の出力端子に可変抵抗器とキャパシタの直列回路を複数、並列的に接続し、かつ、商用交流入力電圧に略比例した入力電流波形となるように入力電流の目標値を作成し、各キャパシタは、それぞれ対応する可変抵抗器を介して充電し、各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ目標値に追従した充電電流が流れるようにインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御される電源装置にある。
【0006】
また、本発明は、商用交流の入力端子に、正極性電圧で動作する可変抵抗器とキャパシタの直列回路を複数、並列的に接続するとともに、負極性電圧で動作する可変抵抗器とキャパシタの直列回路を複数、並列的に接続し、かつ、商用交流入力電圧に略比例した入力電流波形となるように入力電流の目標値を作成し、正極性電圧で動作する側の各キャパシタは、正極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、負極性電圧で動作する側の各キャパシタは、負極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ目標値に追従した充電電流が流れるようにインピーダンスが制御され、それ以外の期間ではインピーダンスが無限大となるように制御される電源装置にある。
【0008】
また、本発明は、さらに、電源電圧の絶対値が上昇する期間においては、あるキャパシタの充電を、そのキャパシタの電圧が電源電圧と等しくなったとき開始させ、次段のキャパシタの電圧が電源電圧と等しくなったとき停止させ、電源電圧の絶対値が下降する期間においては、あるキャパシタの充電を、1つ前のキャパシタの電圧が電源電圧と等しくなったとき開始させ、充電電圧が電源電圧と等しくなったとき停止させる電源装置にある。
【0009】
また、本発明は、さらに、商用交流の入力電圧と入力電流が同位相で、かつ、入力電圧のピーク位置に対して入力電流のピーク位置が進相となるように可変抵抗器のインピーダンスを制御する電源装置にある。
【0010】
【発明の実施の形態】
以下、本発明の一実施の形態を図面を参照して説明する。
図1に示すように、商用交流電源1に全波整流器2の入力端子を接続し、その全波整流器2の出力端子に、ダイオード3を順極性に介して可変抵抗器5を並列に接続するとともに、それぞれダイオード4-1,4-2,…,4-nを順極性に介して可変抵抗器6-1,6-2,…,6-nとキャパシタ7-1,7-2,…,7-nとの直列回路を並列に接続している。
【0011】
前記各可変抵抗器6-1〜6-nは、それぞれインピーダンス制御回路9-1〜9-nによって、それぞれ対応するキャパシタ7-1〜7-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。また、前記可変抵抗器5は、インピーダンス制御回路8によって、全波整流器2の出力電圧がゼロボルトから立ち上がってから初段のキャパシタ7-1の充電が開始されるまでの期間、およびキャパシタ7-1の充電が終了してから全波整流器2の出力電圧がゼロになるまでの期間だけインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。
【0012】
前記ダイオード4-1〜4-n、可変抵抗器6-1〜6-n、キャパシタ7-1〜7-n、インピーダンス制御回路9-1〜9-nからなる回路部の構成を具体的に示すと、例えば、図2に示すように構成される。なお、ここでは可変抵抗器をMOS型FET(電界効果トランジスタ)で構成した場合を示し、MOSFET6-kとし、また、ダイオード4-k、キャパシタ7-k、インピーダンス制御回路9-kとして説明する。
【0013】
MOSFET6-kとキャパシタ7-kとの間に電流検出器10を直列に接続している。インピーダンス制御回路9-kは、バッファ11、比較器12及び目標値設定回路13を設け、これらを駆動するためのドライブ電源14をキャパシタ7-kの充電電圧を基準電圧として作り出し、前記バッファ11及び比較器12にそれぞれ供給している。また、前記目標値設定回路13には基準電圧が入力している。
【0014】
前記目標値設定回路13には、図4の(a)に示す全波整流器2からの入力電圧波形に対して図4の(b)に示す正弦波状の入力電流波形が得られるようにするために、この入力電流波形の一部が目標値として設定されている。
【0015】
前記比較器12は、非反転入力端子(+)に前記目標値設定回路13に設定されている入力電流波形の目標値を入力すると共に反転入力端子(-)に前記MOSFET6-kと電流検出器10との接続点から得られる実際の電流波形を入力し、両者を比較しつつバッファ11を介してMOSFET6-kを制御するようになっている。
【0016】
前記MOSFET6-kは、図3に示すような特性を有し、ゲート、ソース間のバイアスを制御して図中点線の左側の非飽和領域で駆動され、一種の可変抵抗器として動作するようになっている。
【0017】
この電源装置においては、全波整流器2からの入力電圧波形がゼロボルトから立ち上がると、ダイオード3を介して可変抵抗器5に電流が流れる。そして、入力電圧とキャパシタ7-1の充電電圧が等しくなると、可変抵抗器5のインピーダンスが無限大となるように制御されると共に可変抵抗器6-1のインピーダンスが有限値に制御される。なお、可変抵抗器5のインピーダンスが無限大になるということはMOSFET6-kの場合は非導通制御されることを意味する。
【0018】
こうして、キャパシタ7-1は可変抵抗器6-1を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ7-1に対して充電が行われている最中に可変抵抗器6-1のインピーダンスは増加するように制御され、入力電流を制御する。そして、入力電圧と次のキャパシタ7-2の充電電圧が等しくなると、可変抵抗器6-1のインピーダンスが無限大となるように制御されると共に可変抵抗器6-2のインピーダンスが有限値に制御される。こうして、キャパシタ7-2は可変抵抗器6−2を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ7-2に対して充電が行われている最中に可変抵抗器6-2のインピーダンスは増加するように制御され、入力電流を制御する。
【0019】
このようにして全波整流器2からの入力電圧波形が上昇している期間においては、可変抵抗器6-1〜6-nのインピーダンスが所定のタイミングで無限大から有限値に切り替わり、さらに、インピーダンスが可変制御されて各キャパシタ7-1〜7-nへの充電が順次行われる。
【0020】
また、全波整流器2からの入力電圧波形が下降する期間においては、キャパシタ7-nの充電電圧が入力電圧に等しくなると、可変抵抗器6-nのインピーダンスが無限大に切り替わるとともに可変抵抗器6-(n-1)のインピーダンスが有限値に切り替わり、キャパシタ7-nに代わってキャパシタ7-(n-1)への充電が開始される。このキャパシタ7-(n-1)に対して充電が行われている最中に可変抵抗器6-(n-1)のインピーダンスは減少するように制御され、入力電流を制御する。
【0021】
このような動作を行うことで、図5の(a)に示すように、あるキャパシタ7-i,7-(i+1)の電圧VCi、VCi+1は図中点線で示す入力電圧波形Vrecの変化に対して図中実線で示すように変化し、図中t1、t2、t3、t4で示す期間においてキャパシタはゆっくりと充電が行われる。
【0022】
そして、t1及びt3の期間においてキャパシタに流れる電流を示すと図5の(b)に実線で示すようになり、この時の可変抵抗器のインピーダンス変化を示すと図5の(c)に示すようになる。そして、このような動作が複数のキャパシタに対して順次連続して行われることで、全波整流器2からの入力電流波形Iinは図5の(b)に点線で示すようになり、入力電圧波形とほぼ同位相の正弦波となる。このようにして、入力電流における高調波成分を充分に抑制し力率を改善することができる。
【0023】
これに対し、従来公報のように、可変抵抗器ではなくオン、オフするスイッチを使用してキャパシタへの充電を制御するものでは、入力電圧波形Vrecの変化に対してキャパシタの電圧は図5の(d)に実線で示すように入力電圧波形の立ち上がりにおいてはその立ち上がり波形に沿った急激な充電が行われ、その結果、入力電流波形は図5の(e)に点線の波形Iinで示すように入力電圧波形に対して90°の進相波形となり、また、入力電圧波形の立ち下がりにおいてはさらに急激な充電が行われ、その結果、入力電流波形は図5の(e)に波形Iin´で示すようなパルス波形となる。すなわち、入力電流に高調波成分が多く含まれて力率が低くなる。
【0024】
また、目標値設定回路13に正弦波状の入力電流波形が得られるように目標値を設定し、この目標値に従ってMOSFET6-kのインピーダンスを可変制御するので、入力電流を略正弦波にでき、力率を改善できる。また、全波整流器2の出力端子にキャパシタのないダイオード3と可変抵抗器5との直列回路を並列に接続しているので、電源電圧のゼロボルト付近においても連続的に入力電流を流すことができ、この点においても入力電流を略正弦波にでき、力率を改善できる。
【0025】
また、このような構成の電源装置において、全波整流器2の出力端子に並列に接続される、可変抵抗器とキャパシタとの直列回路の数を適切に設定することで変換効率を向上させることができる。すなわち、直列回路の数をn、電源電圧のピーク値をV0とすると、各キャパシタの充電電圧値は、V0×1/(n+1)、V0×2/(n+1)、…、V0×n/(n+1)と設定することになる。このとき、入力電流波形の目標を電源電圧と同位相の正弦波とした場合に、直列回路の数と変換効率との関係を調べたところ図6に示す結果が得られた。
【0026】
このグラフから85%以上の変換効率を得るには少なくとも5個の直列回路を使用すればよく、また、90%以上の変換効率を得るには少なくとも7個の直列回路を使用すればよく、また、95%以上の変換効率を得るには少なくとも14個の直列回路を使用すればよいことが分かった。
このように全波整流器2の出力端子に並列に接続される、可変抵抗器とキャパシタとの直列回路の数を増やすことで変換効率を高めることができる。
【0027】
また、可変抵抗器5の回路から可変抵抗器6-1の回路に、可変抵抗器6-1の回路から可変抵抗器6-2の回路に、可変抵抗器6-2の回路から可変抵抗器6-3の回路に、…というように、回路から次の回路に電流が転流するときの時間を、入力電圧の周期に対して無視できる程度に小さくすることで、入力電流を連続して流すことができる。
【0028】
次に、直列回路の数を増やすことなく変換効率を高めることができる場合について述べる。
例えば、全波整流器2の出力端子に並列に接続される、可変抵抗器とキャパシタとの直列回路の数を5個とした場合、図7に示すように、各キャパシタ7-1〜7-5に対する充電電圧を、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧の比が小さくなるように各キャパシタの充電電圧を設定する。
【0029】
すなわち、使用するキャパシタの数が5個の場合には、充電区間は6区間に分けられる。そして、例えば、電源電圧のピーク値V0を、1+2+3+4+5+6=21の21等分する。そして、充電電圧の低い方から、V0×6/21、V0×(6+5)/21、V0×(6+5+4)/21、V0×(6+5+4+3)/21、V0×(6+5+4+3+2)/21のように設定する。
【0030】
これにより、キャパシタ7-1と7-2との充電電圧の比に対してキャパシタ7-2と7-3との充電電圧の比は小さく、キャパシタ7-2と7-3との充電電圧の比に対してキャパシタ7-3と7-4との充電電圧の比は小さく、キャパシタ7-3と7-4との充電電圧の比に対してキャパシタ7-4と7-5との充電電圧の比は小さくなる。
【0031】
このように設定することにより、単純に電源電圧のピーク値V0を等分割して各キャパシタの充電電圧を設定した場合に比べて約4ポイント変換効率を向上させることができる。
【0032】
また、時間等分割する方法もある。例えば、使用するキャパシタの数が5個の場合、電源電圧の位相0°〜90°を時間方向に6分割する。電源周波数を50Hzとすると、位相0°〜90°は1/4サイクルで5msあるから、これを、0ms〜5/6ms、5/6ms〜2×5/6ms、2×5/6ms〜3×5/6ms、3×5/6ms〜4×5/6ms、4×5/6ms〜5×5/6ms、5×5/6ms〜5msの6区間に分割する。
【0033】
そして、例えば、各区間の境界の時間における電源電圧値を各キャパシタ7-1〜7-5の充電電圧として設定する。すなわち、時間t=5/6msにおける電源電圧値を最も低い充電電圧値として設定し、時間t=5×5/6msにおける電源電圧値を最も高い充電電圧値として設定すればよい。これにより、単純に電源電圧のピーク値V0を等分割して各キャパシタの充電電圧を設定した場合に比べて約4ポイント変換効率を向上させることができる。
【0034】
なお、充電電圧の設定としては、その他、5/6ms〜2×5/6msにおける平均値的な値を最も低い充電電圧値として設定し、5×5/6ms〜5msにおける平均値的な値を最も高い充電電圧値として設定してもよい。
【0035】
さらに、損失値を等しくする方法もある。この方法は、各キャパシタ7-1〜7-5を充電する際に、可変抵抗器6-1〜6-5により損失が発生するが、その損失が略等しくなるように各キャパシタの充電電圧を設定する方法である。図8は位相0°〜90°の1/4サイクルにおける可変抵抗器の損失の瞬時値を示している。三角波状の波形は各充電区間での可変抵抗器の瞬時損失を表わしている。すなわち、t=0〜1.1msの波形S1は、キャパシタが接続されていない可変抵抗器5の瞬時損失を表わし、t=1.1ms〜1.8msの波形S2は、可変抵抗器6-1の瞬時損失を表わし、t=1.8ms〜2.5msの波形S3は、可変抵抗器6-2の瞬時損失を表わし、t=2.5ms〜3.2msの波形S4は、可変抵抗器6-3の瞬時損失を表わし、t=3.2ms〜3.9msの波形S5は、可変抵抗器6-4の瞬時損失を表わし、t=3.9ms〜5.0msの波形S6は、可変抵抗器6-5の瞬時損失を表わしている。各波形S1〜S6の面積が可変抵抗器での損失に相当するが、これらの面積が各区間でほぼ等しくなるように設定する。これにより、単純に電源電圧のピーク値V0を等分割して各キャパシタの充電電圧を設定した場合に比べて約4ポイント変換効率を向上させることができる。
【0036】
図9は、単純に等分割した場合、比率を小さくした場合、時間等分割にした場合、損失値を等しくした場合のそれぞれの変換効率を比較したグラフである。これからも分かるように、比率を小さくした場合、時間等分割にした場合、損失値を等しくした場合の変換効率は、単純に等分割した場合に比べて約4ポイント変換効率を向上させることができる。
【0037】
次に、入力電流のピーク位相を入力電圧のピーク位相に対して進相となるように可変抵抗器のインピーダンスを制御して変換効率を向上させる場合について述べる。
図10の(a)は入力電流波形を示し、図10の(b)は入力電圧波形を示し、また、点線は各キャパシタの端子電圧を示している。このように、入力電流と入力電圧が相似形で同位相の正弦波の場合、電源電圧のピークに対して入力電流波形は対称であるから、全波整流電圧が上昇する期間における各キャパシタの充電電流と、全波整流電圧が下降する期間における充電電流とは電源電圧のピークに対して対称である。すなわち、充電に伴う損失は、整流電圧の上昇期間と下降期間とで等しい。この場合の変換効率は90.3%となる。
【0038】
これに対し、入力電流波形のピーク位置を電源電圧のピーク位置に対して進み位相あるいは遅れ位相の位置に設定すると、入力電流波形は非対称になる。全波整流電圧が上昇する期間においては充電効率を100%とすることができる。また、全波整流電圧が下降する期間においては入力電流を流すためにキャパシタ電圧の方が低い時点で充電を開始させる必要が有り、このため必ず損失を伴う。
【0039】
従って、全波整流電圧が上昇する期間の方が、全波整流電圧が下降する期間に比べて充電効率を高くすることができる。すなわち、全波整流電圧が上昇する期間に入力電流のピークが位置するようにピーク位置を進相にすれば変換効率を向上させることができる。
【0040】
例えば、入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約30°進相させると、入力電流波形は図11の(a)に示す波形になる。図11の(b)は入力電圧波形で、これは図10の(b)と同一である。このように、入力電流波形のピーク位置を約30°進相させることで変換効率が91.4%となり、図10の(a)に示す正弦波の場合に比較して変換効率を1.1%程度向上させることができた。このときの入力力率は0.94であり、入力電流の総合歪み率は16.3%であった。
【0041】
入力電流のピーク位相を入力電圧のピーク位相に対して進めすぎると、逆に変換効率が低下する。これは、入力電圧ゼロ付近で可変抵抗器5に流れる入力電流が増加するためである。このことと、入力力率、入力電流の高調波限度値とから、位相の進め具合は約45°が上限となる。
【0042】
入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約45°進相させると、入力電流波形は図12の(a)に示す波形になる。図12の(b)は入力電圧波形で、これは図10の(b)と同一である。このように、入力電流波形のピーク位置を約45°進相させることで変換効率が90.9%となり、約30°進相させた場合に比較して変換効率が若干低下する。また、このときの入力力率は0.86であり、入力電流の総合歪み率は26.8%、特に、3次高調波成分が24.5%と大きく、限度値(30×入力力率=25.8%)に対してマージンが少なくなってしまう。
【0043】
次に、全波整流器2の出力端子からの入力電圧の位相0°〜90°の期間における充電電荷量が、位相90°〜180°の期間における充電電荷量よりも大きくなるように各可変抵抗器5、6-1〜6-5のインピーダンスを制御して変換効率を向上させる場合について述べる。
【0044】
すなわち、全波整流器2の出力端子からの入力電圧が上昇する期間は、入力電圧が下降する期間に比べて充電効率を高くできるので、この期間において充電電荷量が大きくなるようにすれば変換効率を向上できることになる。すなわち、図13の(b)に示す入力電圧波形における入力電圧が上昇する位相0°〜90°の期間において多くの充電電流が流れるように、すなわち、入力電流波形が図13の(a)に示す電流波形となるように各可変抵抗器5、6-1〜6-5のインピーダンスを制御する。このようにすることで、位相0°〜90°の期間と位相90°〜180°の期間とで充電電荷量を変えない場合に比べて変換効率を向上させることができる。
【0045】
次に、各キャパシタ7-1〜7-nにおいて、充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定し、変換効率を向上させる場合について述べる。
例えば、5個のキャパシタ7-1〜7-5を使用した場合を例として述べると、充電電圧が最も低いキャパシタはキャパシタ7-1であり、充電電圧が最も高いキャパシタはキャパシタ7-5である。
【0046】
そこで、入力電流のピーク位相に対してリプル電圧の上限値と下限値との範囲を、キャパシタ7-1については図14に示すように設定し、キャパシタ7-2については図15に示すように設定し、キャパシタ7-3については図16に示すように設定し、キャパシタ7-4については図17に示すように設定し、キャパシタ7-5については図18に示すように設定する。そして、この範囲内において充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定することで変換効率を向上させることができる。
【0047】
次に、入力電圧の位相0°〜90°の期間における各可変抵抗器5、6-1〜6-nのインピーダンスが、位相90°〜180°の期間における各可変抵抗器5、6-1〜6-nのインピーダンスに比べて小さくなるように制御することで変換効率を向上させる場合について述べる。
各可変抵抗器5、6-1〜6-nのインピーダンスは、入力電圧の位相0°〜90°の期間においては可変抵抗器5→6-1→6-2→…→6-nの順に制御され、入力電圧の位相90°〜180°の期間においては可変抵抗器6-n→…→6-2→6-1→5の順に制御される。
【0048】
そして、図19の(a)に示す入力電圧Vinの位相0°〜90°の期間において各可変抵抗器5、6-1〜6-nのインピーダンスを図19の(b)に示すように位相90°〜180°の期間に比べて相対的に小さくなるように制御することによって、位相0°〜90°の期間における充電電荷量が増加する。このように、入力電圧が上昇する期間における各可変抵抗器のインピーダンスを相対的に小さくすることで充電電荷量を大きくでき、変換効率を向上できることになる。
【0049】
その他、高い電圧に充電されるキャパシタの静電容量を、低い電圧に充電されるキャパシタの静電容量よりも大きくすることにより、高い電圧に充電されるキャパシタの電圧リプルが低い電圧に充電されるキャパシタの電圧リプルよりも小さくすることができ、これにより変換効率を向上できることになる。
【0050】
なお、前述した実施の形態は商用交流電源1を全波整流器2で全波整流した電圧を入力電圧波形とした場合について述べたが必ずしもこれに限定するものではなく、商用交流電源1からの交流電圧を直接、入力電圧波形としてもよい。
【0051】
これを実現する電源装置は、図20に示す構成になっている。すなわち、商用交流電源1に、ダイオード3Pを介して可変抵抗器5Pを並列に接続するとともに、それぞれダイオード4P-1,4P-2,…,4P-nを介して可変抵抗器6P-1,6P-2,…,6P-nとキャパシタ7P-1,7P-2,…,7P-nとの直列回路を並列に接続している。
【0052】
また、前記商用交流電源1に、前記ダイオード3Pとは逆極性のダイオード3Nを介して可変抵抗器5Nを並列に接続するとともに、それぞれダイオード4P-1〜4P-nとは逆極性のダイオード4N-1,4N-2,…,4N-nを介して可変抵抗器6N-1,6N-2,…,6N-nとキャパシタ7N-1,7N-2,…,7N-nとの直列回路を並列に接続している。
【0053】
前記各可変抵抗器6P-1〜6P-nは、それぞれインピーダンス制御回路9P-1〜9P-nによって、それぞれ対応するキャパシタ7P-1〜7P-nを充電する期間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。また、前記可変抵抗器5Pは、インピーダンス制御回路8Pによって、電源電圧の立ち上がりから初段のキャパシタ7P-1の充電が開始されるまでの間のみインピーダンスが有限値となり、それ以外の期間ではインピーダンスが無限大となるように制御されるようになっている。
【0054】
前記可変抵抗器5P、6P-1〜6P-n及び5N、6N-1〜6N-nはMOSFETによって構成されている。前記インピーダンス制御回路8P、9P-1〜9P-nは、図2と同様の構成になっている。また、前記インピーダンス制御回路8N、9N-1〜9N-nは、図21に示す構成になっている。なお、ここではMOSFETを6N-k、ダイオードを4N-k、キャパシタを7N-k、インピーダンス制御回路を9N-kとして説明する。
【0055】
前記ダイオード4N-kとMOSFET6N-kとの間に電流検出器15を直列に接続している。前記インピーダンス制御回路9N-kは、バッファ16、比較器17及び目標値設定回路18を設け、これらを駆動するためのドライブ電源19を、ダイオード4N-kのアノードの電圧を基準電圧として作り出し、前記バッファ16及び比較器17にそれぞれ供給している。また、前記目標値設定回路18には基準電圧が入力している。
【0056】
前記目標値設定回路18には、正弦波状の入力電流波形が得られるようにするために、前記目標値設定回路13に設定された半サイクルの入力電流とは逆極性の半サイクルにおける入力電流波形の一部が目標値として設定されている。
【0057】
この電源装置においては、交流電源1からの入力電圧波形の半サイクルにおいてゼロボルトから立ち上がると、ダイオード3Pを介して可変抵抗器5Pに電流が流れる。そして、入力電圧とキャパシタ7P-1の充電電圧が等しくなると、可変抵抗器5Pのインピーダンスが無限大となるように制御されると共に可変抵抗器6P-1のインピーダンスが有限値に制御される。
【0058】
こうして、キャパシタ7P-1は可変抵抗器6P-1を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ7P-1に対して充電が行われている最中に可変抵抗器6P-1のインピーダンスは増加するように制御され、入力電流を制御する。そして、入力電圧と次のキャパシタ7P-2の充電電圧が等しくなると、可変抵抗器6P-1のインピーダンスが無限大となるように制御されると共に可変抵抗器6P-2のインピーダンスが有限値に制御される。こうして、キャパシタ7P-2は可変抵抗器6P−2を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ7P-2に対して充電が行われている最中に可変抵抗器6P-2のインピーダンスは増加するように制御され、入力電流を制御する。
【0059】
このようにして半サイクルにおいて入力電圧波形が上昇している期間においては、可変抵抗器6P-1〜6P-nのインピーダンスが所定のタイミングで無限大から有限値に切り替わり、さらに、インピーダンスが可変制御されて各キャパシタ7P-1〜7P-nへの充電が順次行われる。また、入力電圧波形が下降する期間においては、キャパシタ7P-nの充電電圧が入力電圧に等しくなると、可変抵抗器6P-nのインピーダンスが無限大に切り替わるとともに可変抵抗器6P-(n-1)のインピーダンスが有限値に切り替わり、キャパシタ7P-nに代わってキャパシタ7P-(n-1)への充電が開始される。このキャパシタ7P-(n-1)に対して充電が行われている最中に可変抵抗器6P-(n-1)のインピーダンスは減少するように制御され、入力電流を制御する。
【0060】
また、交流電源1からの入力電圧波形の逆の半サイクルにおいてゼロボルトから立ち上がると、ダイオード3Nを介して可変抵抗器5Nに電流が流れる。そして、入力電圧とキャパシタ7N-1の充電電圧が等しくなると、可変抵抗器5Nのインピーダンスが無限大となるように制御されると共に可変抵抗器6N-1のインピーダンスが有限値に制御される。
【0061】
こうして、キャパシタ7N-1は可変抵抗器6N-1を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ7N-1に対して充電が行われている最中に可変抵抗器6N-1のインピーダンスは増加するように制御され、入力電流を制御する。そして、入力電圧と次のキャパシタ7N-2の充電電圧が等しくなると、可変抵抗器6N-1のインピーダンスが無限大となるように制御されると共に可変抵抗器6N-2のインピーダンスが有限値に制御される。こうして、キャパシタ7N-2は可変抵抗器6N−2を介してゆっくりと充電されその充電電圧を上昇させる。このキャパシタ7N-2に対して充電が行われている最中に可変抵抗器6N-2のインピーダンスは増加するように制御され、入力電流を制御する。
【0062】
このようにして逆の半サイクルにおいても入力電圧波形が上昇している期間においては、可変抵抗器6N-1〜6N-nのインピーダンスが所定のタイミングで無限大から有限値に切り替わり、さらに、インピーダンスが可変制御されて各キャパシタ7N-1〜7N-nへの充電が順次行われる。また、入力電圧波形が下降する期間においては、キャパシタ7N-nの充電電圧が入力電圧に等しくなると、可変抵抗器6N-nのインピーダンスが無限大に切り替わるとともに可変抵抗器6N-(n-1)のインピーダンスが有限値に切り替わり、キャパシタ7N-nに代わってキャパシタ7N-(n-1)への充電が開始される。このキャパシタ7N-(n-1)に対して充電が行われている最中に可変抵抗器6N-(n-1)のインピーダンスは減少するように制御され、入力電流を制御する。
【0063】
このような動作を行うことで、各キャパシタ7P-1〜7P-n、7N-1〜7N-nはそれぞれ可変抵抗器6P-1〜6P-n、6N-1〜6N-nを介して入力電圧の半サイクルにおける0°〜90°の間の電圧上昇時には入力電圧の立ち上がりよりも傾斜が緩い充電速度で充電され、また、入力電圧の半サイクルにおける90°〜180°の間の電圧下降時においてもゆっくりとした充電速度で充電されるので、この場合も、入力電流波形は、入力電圧波形とほぼ同位相の正弦波となる。従って、全波整流器を使用しない場合においても、入力電流における高調波成分を充分に抑制し力率を改善することができる。
【0064】
そして、このような電源装置においても、前述した全波整流器を使用した電源装置の場合と同様に、回路から次の回路に電流が転流するときの時間を、入力電圧の周期に対して無視できる程度に小さくすることで、入力電流を連続して流すことができる。
【0065】
また、各種設定により変換効率を向上させることができる。
すなわち、可変抵抗器とキャパシタとの直列回路の数を適切に設定することで変換効率を向上させることができる。また、各キャパシタ7P-1〜7P-n、7N-1〜7N-nに対する充電電圧を、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧の比が小さくなるように各キャパシタの充電電圧を設定することでも変換効率を向上させることができる。その他、時間等分割や損失値を等しくする方法を利用することによっても変換効率を向上させることができる。
【0066】
さらに、入力電流のピーク位相を入力電圧のピーク位相に対して進相となるように可変抵抗器のインピーダンスを制御することでも変換効率を向上させることができる。また、入力電圧の位相0°〜90°、180°〜270°の期間における充電電荷量が、位相90°〜180°、270°〜360°の期間における充電電荷量よりも大きくなるように各可変抵抗器5P、6P-1〜6P-n及び5N、6N-1〜6N-nのインピーダンスを制御することでも変換効率を向上させることができる。また、各キャパシタ7P-1〜7P-n、7N-1〜7N-nにおいて、充電電圧が高いキャパシタほど電圧リプルが小さくなるように設定することで変換効率を向上させることができる。
【0067】
さらにまた、入力電圧の位相0°〜90°の期間における各可変抵抗器5P、6P-1〜6P-nのインピーダンス及び入力電圧の位相180°〜270°の期間における各可変抵抗器5N、6N-1〜6N-nのインピーダンスが、位相90°〜180°の期間における各可変抵抗器5P、6P-1〜6P-nのインピーダンス及び位相270°〜360°の期間における各可変抵抗器5N、6N-1〜6N-nのインピーダンスに比べて小さくなるように制御することでも変換効率を向上させることができる。その他、高い電圧に充電されるキャパシタの静電容量を、低い電圧に充電されるキャパシタの静電容量よりも大きくすることによっても、変換効率を向上させることができる。
【0068】
【発明の効果】
以上詳述したように、本発明によれば、複数のキャパシタを電力供給源に使用したものにおいて、入力電流高調波を抑制して力率を改善できる電源装置を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す回路構成図。
【図2】同実施の形態における要部の具体的回路構成を示す図。
【図3】同実施の形態におけるMOSFETのインピーダンス制御を説明するための静特性グラフ。
【図4】同実施の形態における入力電圧波形と目標値設定に使用する入力電流波形を示す図。
【図5】同実施の形態におけるキャパシタの充電電圧の変化、入力電流、MOSFETのインピーダンス変化と従来例におけるキャパシタの充電電圧の変化、入力電流を対比した波形図。
【図6】同実施の形態における可変抵抗器とキャパシタとの直列回路の数と変換効率との関係を示すグラフ。
【図7】同実施の形態において、高い電圧に充電されるキャパシタほど隣り合うキャパシタとの充電電圧の比が小さくなるように設定したときの各キャパシタの充電電圧を示す図。
【図8】同実施の形態において、可変抵抗器による損失をほぼ等しくなるように設定したときの各充電区間での可変抵抗器の瞬時損失の変化を示す図。
【図9】同実施の形態における、比率を小さくした場合、時間等分割にした場合、損失値を等しくした場合のそれぞれの変換効率と、単純に等分割した場合の変換効率を比較したグラフ。
【図10】入力電流と入力電圧が相似形で同位相の正弦波を示す波形図。
【図11】同実施の形態において、入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約30°進相させたときの波形図。
【図12】同実施の形態において、入力電圧波形のピーク位置に対して入力電流波形のピーク位置を約45°進相させたときの波形図。
【図13】同実施の形態において、入力電圧が上昇する期間において充電電荷量が大きくなるように設定したときの入力電流波形と入力電圧波形との関係を示す波形図。
【図14】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を5個としたときの、充電電圧が最も低いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図15】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を5個としたときの、充電電圧が2番目に高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図16】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を5個としたときの、充電電圧が3番目に高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図17】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を5個としたときの、充電電圧が4番目に高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図18】同実施の形態において、可変抵抗器とキャパシタとの直列回路の数を5個としたときの、充電電圧が最も高いキャパシタにおける入力電流のピーク位相に対するリプル電圧の上限値と下限値との範囲を示すグラフ。
【図19】同実施の形態において、入力電圧の位相0°〜90°の期間において可変抵抗器のインピーダンスを位相90°〜180°の期間に比べて相対的に小さくなるように制御するときの入力電圧とインピーダンス変化との関係を示す波形図。
【図20】本発明の他の実施の形態を示す回路構成図。
【図21】同実施の形態における要部の具体的回路構成を示す図。
【符号の説明】
1…商用交流電源
2…全波整流器
5,6-1〜6-n…可変抵抗器
7-1〜7-n…キャパシタ
8,9-1〜9-n…インピーダンス制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply apparatus using a plurality of capacitors as a power supply source.
[0002]
[Prior art]
Japanese Patent Application Laid-Open No. 7-123733 discloses a power supply device that converts a power supply frequency to a high frequency by using a capacitor and a switch element. This power supply device charges a capacitor with a waveform obtained by full-wave rectification of an AC power supply with a full-wave rectifier. In addition, a plurality of switch elements are sequentially turned on and off at the negative electrode of the AC power supply to charge the corresponding capacitors according to the power supply voltage, and these capacitors are used as discharge switch elements. These switch elements are controlled to be turned on and off at high speeds and discharged to allow a high-frequency current to flow through the load.
[0003]
[Problems to be solved by the invention]
In such a power supply device using a plurality of capacitors as power supply sources, it has been desired to improve power factor by suppressing input current harmonics.
[0004]
The present invention has been made to satisfy such a demand, and provides a power supply device that can improve input power harmonics and improve a power factor when a plurality of capacitors are used as a power supply source.
[0005]
[Means for Solving the Problems]
In the present invention, a plurality of series circuits of a variable resistor and a capacitor are connected in parallel to the output terminal of a full-wave rectifier for full-wave rectification of commercial AC input, And create a target value of the input current so that the input current waveform is approximately proportional to the commercial AC input voltage, Each capacitor is charged via a corresponding variable resistor, and each variable resistor is charged only for a period during which the corresponding capacitor is charged. A charging current that follows the target value flows. The power supply device is controlled so that the impedance becomes a finite value and the impedance becomes infinite in other periods.
[0006]
In addition, the present invention connects, in parallel, a plurality of series circuits of a variable resistor and a capacitor operating at a positive voltage to a commercial AC input terminal, and a series of a variable resistor and a capacitor operating at a negative voltage. Connect multiple circuits in parallel, And create a target value of the input current so that the input current waveform is approximately proportional to the commercial AC input voltage, Each capacitor operating on the positive voltage is charged via a variable resistor corresponding to the positive voltage, and each capacitor operating on the negative voltage is a variable resistor corresponding to the negative voltage. Each variable resistor is charged only through the corresponding capacitor. A charging current that follows the target value flows. Impedance Controlled The power supply device is controlled so that the impedance becomes infinite in other periods.
[0008]
Further, the present invention further starts charging of a certain capacitor when the voltage of the capacitor becomes equal to the power supply voltage during the period when the absolute value of the power supply voltage increases, and the voltage of the capacitor in the next stage is set to the power supply voltage. In the period in which the absolute value of the power supply voltage falls, charging of a certain capacitor is started when the voltage of the previous capacitor becomes equal to the power supply voltage. It is in the power supply that stops when it becomes equal.
[0009]
In addition, the present invention further controls the impedance of the variable resistor so that the commercial AC input voltage and the input current have the same phase, and the peak position of the input current is advanced with respect to the peak position of the input voltage. It is in the power supply.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
As shown in FIG. 1, an input terminal of a full-
[0011]
Each of the variable resistors 6-1 to 6-n has a finite impedance only during a period in which the corresponding capacitors 7-1 to 7-n are charged by the impedance control circuits 9-1 to 9-n, respectively. In other periods, the impedance is controlled to be infinite. In addition, the
[0012]
Specifically, the configuration of the circuit unit including the diodes 4-1 to 4-n, variable resistors 6-1 to 6-n, capacitors 7-1 to 7-n, and impedance control circuits 9-1 to 9-n is specifically described. For example, as shown in FIG. Here, a case where the variable resistor is constituted by a MOS type FET (field effect transistor) is shown, which will be described as a MOSFET 6-k, a diode 4-k, a capacitor 7-k, and an impedance control circuit 9-k.
[0013]
A
[0014]
The target
[0015]
The
[0016]
The MOSFET 6-k has characteristics as shown in FIG. 3, and is driven in the non-saturated region on the left side of the dotted line in the figure by controlling the bias between the gate and the source, and operates as a kind of variable resistor. It has become.
[0017]
In this power supply device, when the input voltage waveform from the full-
[0018]
Thus, the capacitor 7-1 is slowly charged via the variable resistor 6-1 and increases its charging voltage. While the capacitor 7-1 is being charged, the impedance of the variable resistor 6-1 is controlled to increase, thereby controlling the input current. When the input voltage and the charging voltage of the next capacitor 7-2 become equal, the impedance of the variable resistor 6-1 is controlled to be infinite, and the impedance of the variable resistor 6-2 is controlled to a finite value. Is done. Thus, the capacitor 7-2 is slowly charged via the variable resistor 6-2 and increases its charging voltage. While the capacitor 7-2 is being charged, the impedance of the variable resistor 6-2 is controlled to increase, thereby controlling the input current.
[0019]
In this way, during the period when the input voltage waveform from the full-
[0020]
Further, during the period in which the input voltage waveform from the full-
[0021]
By performing such an operation, as shown in FIG. 5A, the voltages VCi and VCi + 1 of certain capacitors 7-i and 7- (i + 1) become the input voltage waveform Vrec indicated by the dotted line in the figure. As shown by the solid line in the figure, the capacitor is slowly charged during the periods indicated by t1, t2, t3, and t4 in the figure.
[0022]
The current flowing in the capacitor during the period t1 and t3 is shown by a solid line in FIG. 5B, and the change in impedance of the variable resistor at this time is shown in FIG. 5C. become. Then, when such an operation is sequentially performed on a plurality of capacitors, the input current waveform Iin from the full-
[0023]
On the other hand, as in the conventional publication, in the case of controlling the charging of the capacitor using a switch that is turned on and off instead of a variable resistor, the voltage of the capacitor with respect to the change of the input voltage waveform Vrec is as shown in FIG. As shown by the solid line in (d), abrupt charging is performed along the rising waveform at the rising edge of the input voltage waveform. As a result, the input current waveform is shown by the dotted waveform Iin in FIG. 5 is a phase advance waveform of 90 ° with respect to the input voltage waveform, and more rapid charging is performed at the falling edge of the input voltage waveform. As a result, the input current waveform is shown in FIG. A pulse waveform as shown in FIG. That is, many harmonic components are included in the input current, resulting in a low power factor.
[0024]
Further, the target value is set in the target
[0025]
Further, in the power supply device having such a configuration, the conversion efficiency can be improved by appropriately setting the number of series circuits of the variable resistor and the capacitor connected in parallel to the output terminal of the full-
[0026]
From this graph, at least 5 series circuits may be used to obtain a conversion efficiency of 85% or more, and at least 7 series circuits may be used to obtain a conversion efficiency of 90% or more. It was found that at least 14 series circuits should be used to obtain a conversion efficiency of 95% or more.
Thus, the conversion efficiency can be increased by increasing the number of series circuits of the variable resistor and the capacitor connected in parallel to the output terminal of the full-
[0027]
Also, the circuit of the
[0028]
Next, a case where the conversion efficiency can be increased without increasing the number of series circuits will be described.
For example, when the number of series circuits of variable resistors and capacitors connected in parallel to the output terminal of the full-
[0029]
That is, when the number of capacitors used is five, the charging section is divided into six sections. Then, for example, the peak value V0 of the power supply voltage is divided into 21 equal parts of 1 + 2 + 3 + 4 + 5 + 6 = 21. Then, from the lower charging voltage, V0 × 6/21, V0 × (6 + 5) / 21, V0 × (6 + 5 + 4) / 21, V0 × (6 + 5 + 4 + 3) / 21, V0 × (6 + 5 + 4 + 3 + 2) / 21 are set. To do.
[0030]
As a result, the ratio of the charging voltage of the capacitors 7-2 and 7-3 is small with respect to the ratio of the charging voltage of the capacitors 7-1 and 7-2. The charging voltage ratio between the capacitors 7-3 and 7-4 is small with respect to the ratio, and the charging voltage between the capacitors 7-4 and 7-5 with respect to the charging voltage ratio between the capacitors 7-3 and 7-4. The ratio of becomes smaller.
[0031]
By setting in this way, it is possible to improve the conversion efficiency by about 4 points compared to the case where the charging voltage of each capacitor is set by simply dividing the peak value V0 of the power supply voltage equally.
[0032]
There is also a method of dividing time and the like. For example, when the number of capacitors used is five, the phase of the
[0033]
Then, for example, the power supply voltage value at the boundary time of each section is set as the charging voltage of each of the capacitors 7-1 to 7-5. That is, the power supply voltage value at time t = 5/6 ms may be set as the lowest charging voltage value, and the power supply voltage value at time t = 5 × 5/6 ms may be set as the highest charging voltage value. Thereby, it is possible to improve the conversion efficiency by about 4 points as compared with the case where the peak voltage V0 of the power supply voltage is simply divided equally to set the charging voltage of each capacitor.
[0034]
In addition, as the setting of the charging voltage, an average value in 5/6 ms to 2 × 5/6 ms is set as the lowest charging voltage value, and an average value in 5 × 5/6 ms to 5 ms is set. You may set as the highest charging voltage value.
[0035]
There is also a method of making the loss values equal. In this method, when the capacitors 7-1 to 7-5 are charged, losses are generated by the variable resistors 6-1 to 6-5. The charging voltage of each capacitor is set so that the losses are substantially equal. It is a method of setting. FIG. 8 shows the instantaneous value of the loss of the variable resistor in the 1/4 cycle of the
[0036]
FIG. 9 is a graph comparing the conversion efficiencies when simply dividing equally, reducing the ratio, equally dividing time, and equal loss values. As can be seen, the conversion efficiency when the ratio is reduced, the time is equally divided, and the loss value is equal can be improved by about 4 points compared to the case where the loss value is simply divided. .
[0037]
Next, the case where the conversion efficiency is improved by controlling the impedance of the variable resistor so that the peak phase of the input current is advanced with respect to the peak phase of the input voltage will be described.
10A shows the input current waveform, FIG. 10B shows the input voltage waveform, and the dotted line shows the terminal voltage of each capacitor. In this way, when the input current and the input voltage are sine waves of similar shape and in phase, the input current waveform is symmetric with respect to the peak of the power supply voltage, so charging of each capacitor during the period when the full-wave rectified voltage rises. The current and the charging current during the period in which the full-wave rectified voltage drops are symmetric with respect to the peak of the power supply voltage. That is, the loss due to charging is equal between the rising period and the falling period of the rectified voltage. In this case, the conversion efficiency is 90.3%.
[0038]
On the other hand, when the peak position of the input current waveform is set to the position of the leading phase or the lagging phase with respect to the peak position of the power supply voltage, the input current waveform becomes asymmetric. The charging efficiency can be 100% during the period when the full-wave rectified voltage rises. Further, during the period in which the full-wave rectified voltage drops, it is necessary to start charging when the capacitor voltage is lower in order to allow the input current to flow.
[0039]
Therefore, the charging efficiency can be increased in the period in which the full-wave rectified voltage increases compared to the period in which the full-wave rectified voltage decreases. That is, if the peak position is advanced so that the peak of the input current is located during the period when the full-wave rectified voltage rises, the conversion efficiency can be improved.
[0040]
For example, when the peak position of the input current waveform is advanced by about 30 ° with respect to the peak position of the input voltage waveform, the input current waveform becomes the waveform shown in FIG. FIG. 11B shows an input voltage waveform, which is the same as FIG. 10B. Thus, the conversion efficiency is 91.4% by advancing the peak position of the input current waveform by about 30 °, and the conversion efficiency is 1.1 compared to the case of the sine wave shown in FIG. % Can be improved. The input power factor at this time was 0.94, and the total distortion rate of the input current was 16.3%.
[0041]
If the peak phase of the input current is advanced too much with respect to the peak phase of the input voltage, the conversion efficiency is reduced. This is because the input current flowing through the
[0042]
When the peak position of the input current waveform is advanced by about 45 ° with respect to the peak position of the input voltage waveform, the input current waveform becomes a waveform shown in FIG. FIG. 12B shows an input voltage waveform, which is the same as FIG. 10B. Thus, the conversion efficiency is 90.9% by advancing the peak position of the input current waveform by about 45 °, and the conversion efficiency is slightly reduced compared to the case where the phase is advanced by about 30 °. Further, the input power factor at this time is 0.86, the total distortion factor of the input current is 26.8%, especially the third harmonic component is as large as 24.5%, and the limit value (30 × input power factor) = 25.8%), the margin is reduced.
[0043]
Next, each variable resistor is set such that the charge amount in the
[0044]
That is, since the charging efficiency can be increased during the period in which the input voltage from the output terminal of the full-
[0045]
Next, in each of the capacitors 7-1 to 7-n, a case will be described in which the voltage ripple is set to be smaller as the charging voltage is higher and the conversion efficiency is improved.
For example, in the case where five capacitors 7-1 to 7-5 are used as an example, the capacitor having the lowest charging voltage is the capacitor 7-1, and the capacitor having the highest charging voltage is the capacitor 7-5. .
[0046]
Therefore, the range between the upper limit value and the lower limit value of the ripple voltage with respect to the peak phase of the input current is set as shown in FIG. 14 for the capacitor 7-1 and as shown in FIG. 15 for the capacitor 7-2. The capacitor 7-3 is set as shown in FIG. 16, the capacitor 7-4 is set as shown in FIG. 17, and the capacitor 7-5 is set as shown in FIG. In this range, the conversion efficiency can be improved by setting the capacitor with a higher charging voltage so that the voltage ripple becomes smaller.
[0047]
Next, the impedances of the
The impedance of each of the
[0048]
Then, the impedances of the
[0049]
In addition, by making the capacitance of the capacitor charged to a high voltage larger than the capacitance of the capacitor charged to a low voltage, the voltage ripple of the capacitor charged to a high voltage is charged to a low voltage. It can be made smaller than the voltage ripple of the capacitor, thereby improving the conversion efficiency.
[0050]
In the above-described embodiment, the case where the voltage obtained by full-wave rectifying the commercial
[0051]
A power supply device for realizing this has a configuration shown in FIG. That is, the
[0052]
A
[0053]
Each of the
[0054]
The
[0055]
A
[0056]
In order to obtain a sinusoidal input current waveform in the target
[0057]
In this power supply device, when rising from zero volts in a half cycle of the input voltage waveform from the
[0058]
Thus, the
[0059]
In this way, during the period when the input voltage waveform is rising in a half cycle, the impedance of the
[0060]
Further, when the voltage rises from zero volts in the reverse half cycle of the input voltage waveform from the
[0061]
Thus, the
[0062]
Thus, during the period when the input voltage waveform is rising even in the reverse half cycle, the impedance of the
[0063]
By performing this operation, the
[0064]
In such a power supply device, as in the case of the power supply device using the full-wave rectifier described above, the time when the current commutates from one circuit to the next circuit is ignored with respect to the cycle of the input voltage. By making it as small as possible, the input current can flow continuously.
[0065]
Further, conversion efficiency can be improved by various settings.
That is, conversion efficiency can be improved by appropriately setting the number of series circuits of variable resistors and capacitors. Further, the charging voltages of the
[0066]
Furthermore, the conversion efficiency can also be improved by controlling the impedance of the variable resistor so that the peak phase of the input current is advanced with respect to the peak phase of the input voltage. In addition, the charge charge amount in the phase of the input voltage phase of 0 ° to 90 °, 180 ° to 270 ° is larger than the charge charge amount in the phase of 90 ° to 180 °, 270 ° to 360 °. Conversion efficiency can also be improved by controlling the impedance of the
[0067]
Furthermore, the impedances of the
[0068]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a power supply apparatus capable of improving the power factor by suppressing input current harmonics in a case where a plurality of capacitors are used as a power supply source.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 2 is a diagram showing a specific circuit configuration of a main part in the embodiment.
FIG. 3 is a static characteristic graph for explaining the impedance control of the MOSFET in the embodiment;
FIG. 4 is a diagram showing an input voltage waveform and an input current waveform used for setting a target value in the embodiment.
FIG. 5 is a waveform diagram comparing a change in charge voltage of a capacitor, an input current, a change in impedance of a MOSFET in the same embodiment, a change in charge voltage of a capacitor in a conventional example, and an input current.
FIG. 6 is a graph showing the relationship between the number of series circuits of variable resistors and capacitors and the conversion efficiency in the same embodiment.
FIG. 7 is a diagram showing the charging voltage of each capacitor when the capacitor charged to a higher voltage is set so that the ratio of the charging voltage to the adjacent capacitor becomes smaller in the embodiment.
FIG. 8 is a diagram showing a change in instantaneous loss of the variable resistor in each charging section when the loss due to the variable resistor is set to be substantially equal in the embodiment.
FIG. 9 is a graph comparing the conversion efficiencies when the ratio is reduced, when the time is equally divided, when the loss value is equal, and when the ratio is simply divided, the conversion efficiency when simply dividing equally.
FIG. 10 is a waveform diagram showing a sine wave in which the input current and the input voltage are similar and have the same phase.
FIG. 11 is a waveform diagram when the peak position of the input current waveform is advanced by about 30 ° with respect to the peak position of the input voltage waveform in the same embodiment;
FIG. 12 is a waveform diagram when the peak position of the input current waveform is advanced by about 45 ° with respect to the peak position of the input voltage waveform in the same embodiment;
FIG. 13 is a waveform diagram showing the relationship between the input current waveform and the input voltage waveform when the charge charge amount is set to increase during the input voltage rise period in the embodiment.
14 shows an upper limit value and a lower limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the lowest charging voltage when the number of series circuits of variable resistors and capacitors is five in the embodiment. FIG. The graph which shows the range.
15 shows an upper limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the second highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the same embodiment; FIG. The graph which shows the range with a lower limit.
FIG. 16 shows an upper limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the third highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the same embodiment; The graph which shows the range with a lower limit.
17 shows an upper limit of a ripple voltage with respect to a peak phase of an input current in a capacitor having the fourth highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the same embodiment; FIG. The graph which shows the range with a lower limit.
18 shows an upper limit value and a lower limit value of a ripple voltage with respect to a peak phase of an input current in a capacitor having the highest charging voltage when the number of series circuits of variable resistors and capacitors is five in the embodiment. The graph which shows the range.
FIG. 19 shows a case where the impedance of the variable resistor is controlled to be relatively smaller in the period of the input voltage phase of 0 ° to 90 ° than in the phase of 90 ° to 180 ° in the embodiment. The wave form diagram which shows the relationship between an input voltage and an impedance change.
FIG. 20 is a circuit configuration diagram showing another embodiment of the present invention.
FIG. 21 is a diagram showing a specific circuit configuration of a main part in the same embodiment;
[Explanation of symbols]
1 ... Commercial AC power supply
2 ... Full-wave rectifier
5, 6-1 to 6-n ... Variable resistor
7-1 to 7-n: Capacitor
8, 9-1 to 9-n: Impedance control circuit
Claims (17)
前記各キャパシタは、それぞれ対応する可変抵抗器を介して充電し、
前記各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ前記目標値に追従した充電電流が流れるようにインピーダンスが制御され、それ以外の期間ではインピーダンスが無限大となるように制御されることを特徴とする電源装置。Connects multiple series circuits of variable resistors and capacitors in parallel to the output terminal of a full-wave rectifier that performs full-wave rectification of commercial AC input, and inputs an input current waveform that is approximately proportional to the commercial AC input voltage. Create a target value for the current,
Each capacitor is charged through a corresponding variable resistor,
Each of the variable resistors is controlled so that a charging current that follows the target value flows only during a period in which the corresponding capacitor is charged, and is controlled so that the impedance becomes infinite in other periods. A power supply characterized by.
正極性電圧で動作する側の各キャパシタは、正極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、負極性電圧で動作する側の各キャパシタは、負極性電圧時にそれぞれ対応する可変抵抗器を介して充電し、
前記各可変抵抗器は、それぞれ対応するキャパシタを充電する期間のみ前記目標値に追従した充電電流が流れるようにインピーダンスが制御され、それ以外の期間ではインピーダンスが無限大となるように制御されることを特徴とする電源装置。Connect multiple parallel series of variable resistors and capacitors that operate with positive voltage to the input terminal of commercial AC, and parallel multiple parallel series of variable resistors and capacitors that operate with negative voltage And create a target value for the input current so that the input current waveform is approximately proportional to the commercial AC input voltage.
Each capacitor operating on the positive voltage is charged via a variable resistor corresponding to the positive voltage, and each capacitor operating on the negative voltage is a variable resistor corresponding to the negative voltage. Charge through
Each of the variable resistors is controlled so that a charging current that follows the target value flows only during a period in which the corresponding capacitor is charged, and is controlled so that the impedance becomes infinite in other periods. A power supply characterized by.
前記電源電圧の絶対値が下降する期間においては、あるキャパシタの充電を、1つ前のキャパシタの電圧が前記電源電圧と等しくなったとき開始させ、充電電圧が前記電源電圧と等しくなったとき停止させることを特徴とする請求項1乃至5のいずれか1記載の電源装置。During the period when the absolute value of the power supply voltage rises, charging of a certain capacitor is started when the voltage of the capacitor becomes equal to the power supply voltage, and stopped when the voltage of the capacitor in the next stage becomes equal to the power supply voltage. Let
During the period when the absolute value of the power supply voltage decreases, charging of a certain capacitor is started when the voltage of the previous capacitor becomes equal to the power supply voltage, and stopped when the charge voltage becomes equal to the power supply voltage. The power supply device according to any one of claims 1 to 5, wherein
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001335816A JP3700639B2 (en) | 2001-10-31 | 2001-10-31 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001335816A JP3700639B2 (en) | 2001-10-31 | 2001-10-31 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003143857A JP2003143857A (en) | 2003-05-16 |
JP3700639B2 true JP3700639B2 (en) | 2005-09-28 |
Family
ID=19150751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001335816A Expired - Fee Related JP3700639B2 (en) | 2001-10-31 | 2001-10-31 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3700639B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9083258B2 (en) * | 2013-02-24 | 2015-07-14 | Richard Landry Gray | Device for improving power efficiency for power factor corrections |
CN106882133A (en) * | 2017-03-30 | 2017-06-23 | 北京路德圆梦科技有限公司 | For the device of vehicle power lifting |
-
2001
- 2001-10-31 JP JP2001335816A patent/JP3700639B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003143857A (en) | 2003-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9263967B2 (en) | AC/DC power conversion methods and apparatus | |
US20080259663A1 (en) | Methods and apparatus for three-phase rectifier with lower voltage switches | |
US10833598B2 (en) | Power conversion device, motor drive control device, blower, compressor, and air conditioner | |
US9673697B2 (en) | AC/DC power conversion methods and apparatus | |
EP3168974B1 (en) | Power conversion device | |
WO2007102601A1 (en) | Power conversion device and method, and triangular wave generation circuit | |
JP2009095160A (en) | Power converter | |
US11557961B2 (en) | Multi-phase interleaved power converters with improved current balancing | |
JP2002176778A (en) | Power supply unit and air conditioner using the same | |
JP2013048508A (en) | Power-supply device | |
JP5471384B2 (en) | Inverter device for motor drive | |
Setiadi et al. | Combined frequency and phase-shift control for switched-capacitor-based resonant converter | |
CN111342735A (en) | Stepless speed regulating circuit and speed regulating method for single-phase motor | |
JP3700639B2 (en) | Power supply | |
JP2003009535A (en) | Power supply | |
JPH11206130A (en) | Power unit | |
JP4613585B2 (en) | Induction heating device | |
JP2001095262A (en) | Dc-voltage controller | |
JP2000312474A (en) | Power supply equipment | |
JP2016046931A (en) | Electric power conversion system | |
JPH10155273A (en) | Switching mode rectifying circuit | |
Hegde et al. | Power factor correction of four switch BLDC motor drive using bridgeless-CSC converter | |
WO2019026729A1 (en) | Power supply device, driving device, control method, and program | |
WO2017145242A1 (en) | Converter circuit, inverter circuit, and power conversion device for air conditioner | |
JP2002027787A (en) | Motor driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |