JP3697710B2

JP3697710B2 - Data carrier and power supply used therefor

Info

Publication number: JP3697710B2
Application number: JP29195297A
Authority: JP
Inventors: 英一石井
Original assignee: 吉川アールエフシステム株式会社
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 2005-09-21
Anticipated expiration: 2017-10-24
Also published as: JPH11126114A

Description

【０００１】
【発明の属する技術分野】
本発明は、データキャリア装置に関し、特にデータキャリア装置の電源部分の改良に関する。
【０００２】
【従来の技術】
従来からデータキャリアシステムにおいては、子機（データキャリア）は親機（質問機）から供給される高周波信号を子機に内蔵したアンテナコイルで受けて、同アンテナより子機の動作電力を取り出すと共に、親機からの高周波信号に掛けられた変調を復調してデータを受け取っている。親機からの高周波信号により常に子機に給電される場合は子機はスタンバイモードを持つ必要は無いが、変調方式よっては、あるいは伝送手順によっては非給電期間が設定されている。
【０００３】
この様な場合は子機は電力供給の無い期間に対応するスタンバイモードを持つ必要がある。スタンバイモード時は電力消費の大きな演算動作や不揮発性メモリへのアクセスおよび送信動作等を制限され、内部の保持コンデンサに蓄積された電荷により、内部状態、データを保持する。この保持動作のため子機ではスタンバイ中もレギュレート出力が必要になる。このため、スタンバイ中はレギュレート電圧を保持し、また、給電が開始された場合には直ちに、通常動作に復帰するレギュレータが必要である。
【０００４】
そのため、従来のデータキャリアの電源部では非給電期間にもレギュレート出力を得るために図２に示す様な工夫がなされていた。不図示の親機より供給された高周波信号を子機に内臓されたアンテナコイル１ａで受け取り、整流回路２で直流化しレギュレータ回路３で一定電圧に安定化し内部回路４に供給している。さらに、アンテナコイル１ａに接続された復調回路５によりデータを復調すると共に非給電期間を検出し、非給電期間を検出すると内部回路へのクロック信号を停止させるとともにスイッチ３３を開放にして、第２の保持コンデンサＣ２に蓄積された電荷でレギュレート電位を保持している。この様な方法でスタンバイモードの間レギュレート電圧を保持していた。
【０００５】
【発明が解決しようとする課題】
図２に示した従来例では、スタンバイ中のわずかな消費電流で保持電圧が下がってしまい一定電圧を維持できない問題があった。もちろん、第２の保持コンデンサＣ２を大きくすればスタンバイ期間はほぼ一定の電圧を保持出来るがＩＣ化においては容量を大きくすることは面積が大きくなってしまう問題があった。また、給電再開時には信号が印加されるため直ちに消費電流が増えるがレギュレート回路が起動するまでは、第２の保持コンデンサＣ２の電荷で動作させるので起動の瞬間の動作を確保するだけの大きな容量が必要であった。
【０００６】
本発明はこのような問題を解決し、非給電期間におけるレギュレート電圧を保持コンデンサを大きくすることなく長時間維持出来る電源装置および、そのような電源を備えたデータキャリアを提供する事を目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明のデータキャリアは、外部からの高周波信号を受信するアンテナコイルと、前記アンテナコイルから交流信号が供給される整流回路と、前記整流回路の出力が供給される平滑コンデンサと、前記平滑コンデンサの出力を一定電圧に保つための電圧レギュレータと、前記電圧レギュレータの出力を保持する保持コンデンサと、を有するデータキャリアにおいて、前記電圧レギュレータは、基準電圧源と、一方の入力を前記基準電圧源の出力に接続され他方の入力を前記保持コンデンサに接続された誤差増幅器と、ソース端を前記平滑コンデンサの出力に接続され、ドレイン端を前記保持コンデンサに接続され、ゲート端をスイッチ手段を介して前記誤差増幅器に接続されたソースフォロワトランジスタと、前記ソースフォロワトランジスタのゲート端の電圧を保持するバイアスコンデンサを有し、前記交流信号が無い場合に、前記スイッチ手段によって前記誤差増幅器と前記ソースフォロワトランジスタのゲート端の接続を切り離すと共に、前記交流信号が供給されている期間に前記平滑コンデンサに蓄えられた電荷を前記保持コンデンサに供給する事を特徴とする。
【０００８】
また、上記目的を達成するために本発明の電源装置は、非連続的に交流信号が供給される整流回路と、前記整流回路の出力が供給される平滑コンデンサと、平滑コンデンサの出力を一定電圧に保つための電圧レギュレータと、前記電圧レギュレータの出力を保持する保持コンデンサと前記電圧レギュレータと前記保持コンデンサ間に設けられ前記交流信号が無い場合に前記保持コンデンサと前記電圧レギュレータを切り離すスイッチ手段とを有する電源装置において、前記交流信号が無い場合に前記平滑コンデンサを前記保持コンデンサに接続するバイパス手段を備え、前記交流信号が無い場合に、前記スイッチ手段により前記保持コンデンサと前記電圧レギュレータとを切り離すと共に、前記バイパス手段により前記交流信号が供給されている期間に前記平滑コンデンサに蓄えられた電荷を前記保持コンデンサに供給する事を特徴とする。
【０００９】
この様に、本発明においては、交流信号が有る期間に平滑コンデンサに蓄えられた電荷を、電力を搬送する交流信号が無いスタンバイモードの時に保持コンデンサに供給することにより従来に比べて、保持コンデンサが電圧を維持出来る期間を伸ばす事ができる。
【００１０】
【発明の実施の形態】
以下本発明の実施の形態を図面を用いて説明する。図１はデータキャリアの電源部を主に示す図面である。アンテナコイル１ａ、同調コンデンサ１ｂで構成される同調回路１で不図示の親機（または質問機）からの高周波信号を受信する。同調回路１で受信された高周波信号は、整流ダイオード２ａとリップルフィルタコンデンサ（平滑コンデンサ２ｂ）を備える整流回路２に供給される。整流回路２によって整流された信号は電圧レギュレータ部３において電圧が一定になるように制御される。
【００１１】
電圧レギュレータ部３は基準電圧源３１と、誤差アンプ３２、ソースフォロワトランジスタＱ１、ソースフォロワトランジスタＱ１のゲートに接続された抵抗Ｒ１とコンデンサＣ３の直列回路および、誤差アンプ３２とソースフォロワトランジスタＱ１のゲート端子を制御信号に応じて接続するスイッチ回路３３を備える。この制御信号は同調回路１で受信した信号の復調回路５から出力される。
【００１２】
端子３４に出力される電圧レギュレータ部３の出力は保持コンデンサＣ２と並列に内部回路４に供給される。内部回路４はＣＰＵ等を備えるロジック部４０と復調回路５、変調回路６、送信回路７等から構成される。ロジック部４０は一般的な信号処理回路と同様に、ＣＰＵ４０ａ、ＲＡＭ４０ｂ、プログラム等を記憶したＲＯＭ４０Ｃ、電気的に書き換え可能なＥＥＰＲＯＭ４０ｄおよびインタフェース４０ｅを備えている。ロジック部４０は非給電期間中はＣＰＵ４０ａでの演算、ＥＥＰＲＯＭ４０ｄへのアクセスや変調回路６を介しての送信回路７の駆動を制限され、ＲＡＭ４０ｂの情報およびＣＰＵ４０ａ内の各レジスタの状態を保持する。
【００１３】
図１において、不図示の親機から高周波信号が供給されている給電期間中は、復調回路５からの制御信号を受けてスイッチ回路３３はオンしている。よって、ソースフォロワトランジスタＱ１のゲートには基準電圧３１とレギュレータ出力の差を誤差アンプ３２で増幅した出力が印加されている。またソースフォロワトランジスタＱ１のゲートには抵抗Ｒ１と第３の保持コンデンサＣ３が直列に基準点接続されている。抵抗Ｒ１はレギュレータ動作の安定度を向上させるためのものである。
【００１４】
親機から高周波信号が途絶えて非給電期間となると、復調回路５からの制御信号を受けてスイッチ回路３３がオフする。ソースフォロワトランジスタＱ１のゲートには直前の第３の保持コンデンサＣ３の端子電圧が印加され続ける。このとき内部回路４においてはスタンバイモードに移行し、ＣＰＵ４０ａでの演算、ＥＥＰＲＯＭ４０ｄへのアクセスや変調回路６を介しての送信回路７の駆動を制限され、ＲＡＭ４０ｂの情報およびＣＰＵ４０ａ内の各レジスタの状態を保持するだけの動作を行う。
【００１５】
ソースフォロワトランジスタＱ１のドレインには保持コンデンサとしても動作するリップルフィルタ２ｂが接続され、このコンデンサは給電期間において高電圧まで充電されているのでスタンバイ中のわずかな電流が流れてもソースフォロワトランジスタＱ１のドレインに高電位を供給できる。よって、ソースフォロワトランジスタＱ１はスタンバイ中もソースフォロワとしてレギュレート出力端３４に所定の電圧を供給し続けている。もちろん、スタンバイ期間が長かったり、スタンバイ中の消費電流が大ければリップルフィルタコンデンサ２ｂの端子電位が下がって、もはやソースフォロワトランジスタＱ１がソースフォロワとしては動作出来なくなり、単にオンしているだけの状態になる。それでも、保持コンデンサをリップルフィルタコンデンサ２ｂと第２の保持コンデンサＣ２の合計の値に増やす効果がある。
【００１６】
さらに、給電が再開した場合は直ちに整流回路２から電圧がソースフォロワトランジスタＱ１のドレインに供給されるので直ちに、レギュレート出力に対し電流供給できるようになるので起動の瞬間の動作の確保が容易に出来るし、また、レギュレータを構成する、基準電圧３１や誤差アンプ３２の立ち上がりを待つ必要もない。
【００１７】
以上説明した様に、この発明の実施の形態によればスタンバイ中でもレギュレート出力を供給し保持コンデンサとしリップルフィルタコンデンサも動作させ再起動の際には直ちに動作電流を供給出来る効果がある。
【００１８】
【発明の効果】
このように本発明によれば、非給電期間におけるレギュレート電圧を保持コンデンサを大きくすることなく長時間維持出来る電源装置および、そのような電源を備えたデータキャリアを提供する事ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のデータキャリアの構成を示す回路図である。
【図２】従来のデータキャリアの構成を示す回路図である。
【符号の説明】
１同調回路
１ａアンテナコイル
１ｂ同調コンデンサ
２整流回路
２ａ整流ダイオード
２ｂリップルフィルタコンデンサ（平滑コンデンサ）
３電圧レギュレータ部
４内部回路
５復調回路
３２誤差アンプ
３３スイッチ回路
Ｑ１ソースフォロワトランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data carrier device, and more particularly to improvement of a power supply portion of the data carrier device.
[0002]
[Prior art]
Conventionally, in a data carrier system, a slave unit (data carrier) receives a high-frequency signal supplied from a master unit (interrogator) by an antenna coil built in the slave unit, and extracts operating power of the slave unit from the antenna. The data is received by demodulating the modulation applied to the high frequency signal from the master unit. When power is always supplied to the slave unit by the high-frequency signal from the master unit, the slave unit does not need to have a standby mode, but a non-power supply period is set depending on the modulation method or transmission procedure.
[0003]
In such a case, the slave unit needs to have a standby mode corresponding to a period in which no power is supplied. In the standby mode, a calculation operation that consumes a large amount of power, an access to a non-volatile memory, a transmission operation, and the like are restricted, and the internal state and data are held by charges accumulated in an internal holding capacitor. Because of this holding operation, the slave unit needs a regulated output even during standby. For this reason, there is a need for a regulator that maintains the regulated voltage during standby and that immediately returns to normal operation when power feeding is started.
[0004]
Therefore, the conventional data carrier power supply has been devised as shown in FIG. 2 in order to obtain a regulated output even during a non-power supply period. A high-frequency signal supplied from a parent device (not shown) is received by an antenna coil 1a built in the child device, converted into direct current by a rectifier circuit 2, stabilized to a constant voltage by a regulator circuit 3, and supplied to an internal circuit 4. Further, the demodulating circuit 5 connected to the antenna coil 1a demodulates the data and detects the non-feeding period. When the non-feeding period is detected, the clock signal to the internal circuit is stopped and the switch 33 is opened, and the second The holding potential is held by the charge stored in the holding capacitor C2. In this way, the regulated voltage is maintained during the standby mode.
[0005]
[Problems to be solved by the invention]
In the conventional example shown in FIG. 2, there is a problem that the holding voltage is lowered by a small current consumption during standby, and a constant voltage cannot be maintained. Of course, if the second holding capacitor C2 is increased, a substantially constant voltage can be maintained during the standby period. However, in the case of an IC, there is a problem that the area increases when the capacitance is increased. In addition, since a signal is applied when power supply is resumed, the current consumption immediately increases. However, until the regulation circuit is started, the second holding capacitor C2 is operated with the electric charge, so that the capacity is large enough to ensure the operation at the moment of starting. Was necessary.
[0006]
An object of the present invention is to solve such a problem, and to provide a power supply device capable of maintaining a regulated voltage during a non-power supply period for a long time without increasing a holding capacitor, and a data carrier equipped with such a power supply. To do.
[0007]
[Means for Solving the Problems]
To achieve the above object, a data carrier according to the present invention includes an antenna coil that receives a high-frequency signal from the outside, a rectifier circuit that is supplied with an AC signal from the antenna coil, and a smoother that is supplied with the output of the rectifier circuit. In a data carrier having a capacitor, a voltage regulator for keeping the output of the smoothing capacitor at a constant voltage, and a holding capacitor for holding the output of the voltage regulator, the voltage regulator includes a reference voltage source and one input An error amplifier connected to the output of the reference voltage source and the other input connected to the holding capacitor; a source end connected to the output of the smoothing capacitor; a drain end connected to the holding capacitor; and a gate end connected A source follower transistor connected to the error amplifier via a switch means; It has a bias capacitor for holding the voltage of the gate terminal of over scan follower transistor, when the AC signal is absent, the connection with cut away to the gate terminal of the error amplifier and the source follower transistor by the previous SL switch means, The charge stored in the smoothing capacitor is supplied to the holding capacitor during a period in which the AC signal is supplied.
[0008]
In order to achieve the above object, the power supply device of the present invention includes a rectifier circuit to which an AC signal is supplied discontinuously, a smoothing capacitor to which an output of the rectifier circuit is supplied, and an output of the smoothing capacitor to a constant voltage. A voltage regulator for maintaining the voltage regulator, a holding capacitor for holding the output of the voltage regulator, and a switch means provided between the voltage regulator and the holding capacitor for separating the holding capacitor and the voltage regulator when there is no AC signal. A power supply apparatus comprising: bypass means for connecting the smoothing capacitor to the holding capacitor when there is no AC signal; and when there is no AC signal, the switch means disconnects the holding capacitor and the voltage regulator. The AC signal is supplied by the bypass means. The period the charge stored in the smoothing capacitor that is characterized things supplied to the holding capacitor.
[0009]
In this way, in the present invention, the charge stored in the smoothing capacitor during the period in which the AC signal is present is supplied to the holding capacitor in the standby mode in which there is no AC signal carrying power. Can extend the period during which the voltage can be maintained.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a view mainly showing a power supply unit of a data carrier. A tuning circuit 1 including an antenna coil 1a and a tuning capacitor 1b receives a high-frequency signal from a parent device (or interrogator) (not shown). The high frequency signal received by the tuning circuit 1 is supplied to the rectifier circuit 2 including a rectifier diode 2a and a ripple filter capacitor (smoothing capacitor 2b). The signal rectified by the rectifier circuit 2 is controlled by the voltage regulator unit 3 so that the voltage becomes constant.
[0011]
The voltage regulator unit 3 includes a reference voltage source 31, an error amplifier 32, a source follower transistor Q1, a series circuit of a resistor R1 and a capacitor C3 connected to the gate of the source follower transistor Q1, and a gate of the error amplifier 32 and the source follower transistor Q1. A switch circuit 33 is provided for connecting the terminals according to the control signal. This control signal is output from the demodulation circuit 5 of the signal received by the tuning circuit 1.
[0012]
The output of the voltage regulator unit 3 output to the terminal 34 is supplied to the internal circuit 4 in parallel with the holding capacitor C2. The internal circuit 4 includes a logic unit 40 including a CPU, a demodulation circuit 5, a modulation circuit 6, a transmission circuit 7, and the like. Similarly to a general signal processing circuit, the logic unit 40 includes a CPU 40a, a RAM 40b, a ROM 40C that stores programs, an electrically rewritable EEPROM 40d, and an interface 40e. During the non-power supply period, the logic unit 40 is restricted in computation by the CPU 40a, access to the EEPROM 40d, and driving of the transmission circuit 7 via the modulation circuit 6, and holds the information in the RAM 40b and the state of each register in the CPU 40a.
[0013]
In FIG. 1, the switch circuit 33 is turned on in response to a control signal from the demodulation circuit 5 during a power supply period in which a high frequency signal is supplied from a master unit (not shown). Therefore, an output obtained by amplifying the difference between the reference voltage 31 and the regulator output by the error amplifier 32 is applied to the gate of the source follower transistor Q1. A resistor R1 and a third holding capacitor C3 are connected in series to the gate of the source follower transistor Q1 in series. The resistor R1 is for improving the stability of the regulator operation.
[0014]
When the high frequency signal is interrupted from the master unit and the power feeding period is started, the switch circuit 33 is turned off in response to the control signal from the demodulation circuit 5. The terminal voltage of the immediately preceding third holding capacitor C3 is continuously applied to the gate of the source follower transistor Q1. At this time, the internal circuit 4 shifts to the standby mode, the calculation in the CPU 40a, the access to the EEPROM 40d and the driving of the transmission circuit 7 through the modulation circuit 6 are restricted, the information in the RAM 40b and the state of each register in the CPU 40a Just do the operation.
[0015]
A ripple filter 2b that also operates as a holding capacitor is connected to the drain of the source follower transistor Q1, and since this capacitor is charged to a high voltage during the power feeding period, even if a slight current flows during standby, the source follower transistor Q1 A high potential can be supplied to the drain. Therefore, the source follower transistor Q1 continues to supply a predetermined voltage to the regulated output terminal 34 as a source follower even during standby. Of course, if the standby period is long or the current consumption during standby is large, the terminal potential of the ripple filter capacitor 2b drops, and the source follower transistor Q1 can no longer operate as a source follower and is simply turned on. become. Nevertheless, there is an effect of increasing the holding capacitor to the total value of the ripple filter capacitor 2b and the second holding capacitor C2.
[0016]
Further, when the power supply is resumed, the voltage is immediately supplied from the rectifier circuit 2 to the drain of the source follower transistor Q1, so that the current can be immediately supplied to the regulated output. In addition, there is no need to wait for the rise of the reference voltage 31 and the error amplifier 32 constituting the regulator.
[0017]
As described above, according to the embodiment of the present invention, a regulation output is supplied even during standby, and a ripple capacitor is operated as a holding capacitor so that an operating current can be supplied immediately upon restart.
[0018]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a power supply device capable of maintaining the regulated voltage during the non-power supply period for a long time without increasing the holding capacitor, and a data carrier equipped with such a power supply.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a data carrier according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a conventional data carrier.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Tuning circuit 1a Antenna coil 1b Tuning capacitor 2 Rectifier circuit 2a Rectifier diode 2b Ripple filter capacitor (smoothing capacitor)
3 Voltage regulator section 4 Internal circuit 5 Demodulation circuit 32 Error amplifier 33 Switch circuit Q1 Source follower transistor

Claims

外部からの高周波信号を受信するアンテナコイルと、
前記アンテナコイルから交流信号が供給される整流回路と、
前記整流回路の出力が供給される平滑コンデンサと、
前記平滑コンデンサの出力を一定電圧に保つための電圧レギュレータと、
前記電圧レギュレータの出力を保持する保持コンデンサと、
を有するデータキャリアにおいて、
前記電圧レギュレータは、基準電圧源と、一方の入力を前記基準電圧源の出力に接続され他方の入力を前記保持コンデンサに接続された誤差増幅器と、ソース端を前記平滑コンデンサの出力に接続され、ドレイン端を前記保持コンデンサに接続され、ゲート端をスイッチ手段を介して前記誤差増幅器に接続されたソースフォロワトランジスタと、前記ソースフォロワトランジスタのゲート端の電圧を保持するバイアスコンデンサを有し、
前記交流信号が無い場合に、前記スイッチ手段によって前記誤差増幅器と前記ソースフォロワトランジスタのゲート端の接続を切り離すと共に、前記交流信号が供給されている期間に前記平滑コンデンサに蓄えられた電荷を前記保持コンデンサに供給する事を特徴とするデータキャリア。An antenna coil for receiving a high-frequency signal from the outside;
A rectifier circuit to which an AC signal is supplied from the antenna coil;
A smoothing capacitor to which the output of the rectifier circuit is supplied;
A voltage regulator for maintaining the output of the smoothing capacitor at a constant voltage;
A holding capacitor for holding the output of the voltage regulator;
In a data carrier having
The voltage regulator includes a reference voltage source, an error amplifier having one input connected to the output of the reference voltage source and the other input connected to the holding capacitor, and a source terminal connected to the output of the smoothing capacitor. A source follower transistor having a drain end connected to the holding capacitor and a gate end connected to the error amplifier via a switching means; and a bias capacitor holding the voltage at the gate end of the source follower transistor;
If no the AC signal, connected with disconnect to the gate terminal of the error amplifier and the source follower transistor by the previous SL switch means, charges the AC signal is accumulated in the smoothing capacitor during a period that is supplied Is supplied to the holding capacitor .

非連続的に交流信号が供給される整流回路と、
前記整流回路の出力が供給される平滑コンデンサと、
平滑コンデンサの出力を一定電圧に保つための電圧レギュレータと、
前記電圧レギュレータの出力を保持する保持コンデンサと
前記電圧レギュレータと前記保持コンデンサ間に設けられ前記交流信号が無い場合に前記保持コンデンサと前記電圧レギュレータを切り離すスイッチ手段とを有する電源装置において、
前記交流信号が無い場合に前記平滑コンデンサを前記保持コンデンサに接続するバイパス手段を設け、前記交流信号が無い場合に、前記スイッチ手段により前記保持コンデンサと前記電圧レギュレータとを切り離すと共に、前記バイパス手段により前記交流信号が供給されている期間に前記平滑コンデンサに蓄えられた電荷を前記保持コンデンサに供給する事を特徴とする電源装置。A rectifier circuit to which an AC signal is supplied non-continuously;
A smoothing capacitor to which the output of the rectifier circuit is supplied;
A voltage regulator for maintaining the output of the smoothing capacitor at a constant voltage;
In a power supply device comprising: a holding capacitor that holds the output of the voltage regulator; and a switch means that is provided between the voltage regulator and the holding capacitor and disconnects the holding capacitor and the voltage regulator when there is no AC signal.
Bypass means for connecting the smoothing capacitor to the holding capacitor when there is no AC signal, and when there is no AC signal, the holding capacitor and the voltage regulator are separated by the switch means, and by the bypass means A power supply device that supplies electric charge stored in the smoothing capacitor to the holding capacitor during a period in which the AC signal is supplied .

請求項２において、前記バイパス手段は、ソース端を前記平滑コンデンサの出力に接続され、ドレイン端を前記保持コンデンサに接続されたソースフォロワトランジスタと、前記交流信号が無い期間に前記ソースフォロワトランジスタのゲート端に動作電圧を与える電圧源とを有する事を特徴とする電源装置。3. The source follower transistor according to claim 2, wherein a source end is connected to the output of the smoothing capacitor and a drain end is connected to the holding capacitor, and a gate of the source follower transistor in a period when there is no AC signal. And a voltage source for applying an operating voltage to the end.

請求項３において、前記電圧源は、前記交流信号がある場合に前記電圧レギュレータの誤差増幅器から前記ソースフォロワトランジスタのゲート端に供給される電圧を蓄積するコンデンサを有する事を特徴とする電源装置。4. The power supply device according to claim 3, wherein the voltage source includes a capacitor that stores a voltage supplied from an error amplifier of the voltage regulator to a gate terminal of the source follower transistor when the AC signal is present.