JP3695249B2

JP3695249B2 - Semiconductor device and power conversion device using the same

Info

Publication number: JP3695249B2
Application number: JP27816199A
Authority: JP
Inventors: 直樹桜井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-09-30
Filing date: 1999-09-30
Publication date: 2005-09-14
Anticipated expiration: 2019-09-30
Also published as: JP2001102392A

Description

【０００１】
【発明の属する技術分野】
ＩＧＢＴ（Insulated Gate Bipolar Transistor)はMOSFETとバイポーラトランジスタを複合した素子であり、MOSFETの低駆動電力とバイポーラトランジスタの高出力性を兼ね備えている。このため、汎用インバータ，無停電電源装置（ＵＰＳ）等のインバータ装置の低騒音化，小型化，高効率化を実現できることから急速に普及してきている。
【０００２】
図１にパンチスルー型と呼ばれるＩＧＢＴの断面構造を示す。ｐ⁺層１上にｎ層２が形成され、その上に高抵抗のｎ^-層３が形成されている。ｎ^-層３中にはｐ層４が形成され、ｐ層４中にはｎ⁺層５が形成されている。ｎ⁺層５，ｐ層４，ｎ^-層３表面にはゲート酸化膜１２が形成され、ゲート酸化膜１２上にはゲート電極１３が形成されている。ｎ⁺層５とｐ層４にはエミッタ電極１１がオーミック接触している。ｐ⁺層１にはコレクタ電極１０がオーミック接触している。このＩＧＢＴは以下のように動作する。エミッタ電極を接地し、コレクタ電極に正の電圧を加えた状態で、ゲート電極にｎ⁺層５，ｐ層４，ゲート酸化膜１２，ゲート電極１３で構成されるＭＯＳ領域のしきい値電圧より高い正の電圧を加えると、ゲート電極下のｐ層が反転し、チャネルができる。するとｎ⁺層５から電子がｎ^-層３，ｎ層２に流れ、ｐ⁺層１に達する。この電子によりｐ⁺１／ｎ層２で構成されるｐｎ接合が順バイアスされ、ｐ⁺層１よりホールがｎ層２に流れる。ホールはｎ層２，ｎ^-層３，ｐ層４を通ってエミッタ電極１１に達する。このように、高抵抗のｎ^-層３が多数のホールと電子で満たされた状態となるため、抵抗が下がり多くの電流を流すことができる。このようにＩＧＢＴはｐｎ接合が順バイアスされるまで、電流がほとんど流れず順バイアスが起きる約１Ｖ程度から急激に電流が流れる。
【０００３】
ｎ層２を持たないＩＧＢＴは定格耐圧でもｐ⁺層１に空乏層が達しないように作られているため、ノンパンチスルー型と呼ばれる。これと区別するため、ｎ層を持つＩＧＢＴはパンチスルー型と呼ばれる。このｎ層はｐ⁺層１から注入されるホールを制限するとともに、空乏層がｐ⁺層に達し耐圧が低下するのを防止している。
【０００４】
ＩＧＢＴをオフするためには、ゲート電圧を０または負にする。すると、チャネルが消滅し、電子電流が流れなくなる。この時、ｎ^-層３及びｎ層２中に蓄積していたホールと電子は再結合により消滅し、このホールと電子が消滅するまで電流が流れつづける。この電子とホールが消滅するまでの時間をライフタイムτという。ＩＧＢＴのｎ^-層３はそのままでは非常にライフタイムが長いため、放射線や重金属をドープして再結合中心を作りライフタイムを短くしている。このライフタイムを短くする手段として電子線や重金属によるドーピングが使われてきた。この方法ではｎ^-３層全てのライフタイムが低下していた。ところで、ターンオフ時には空乏層が広がり蓄積されていたホールと電子は空乏層の広がりとともに掃き出され、再結合により消滅するのはｎ層２近傍の領域のみである。
【０００５】
近年プロトンやＨｅ等の軽元素をサイクロトロン加速器により数μｍ〜数100μｍ程度の位置に照射する局所ライフタイム制御技術が商用化されている。この方法では任意の位置の領域のみのライフタイムを短くできるため、必要以外の領域のライフタイムは短くならずｎ^-層領域の抵抗が下がるため、さらに出力電流を向上できる。
【０００６】
関連する具体的な従来技術としては、特開昭64−19771号公報及び特開平9− 121052号公報に記載のものがある。
【０００７】
【発明が解決しようとする課題】
本発明者の検討によれば、局所ライフタイム制御を使った場合でオンしづらくなり、図２のように電流が流れ出すまでの電圧が高くなったり、電流が多くなると電圧が下がる負性抵抗現象が見られたりするという問題がある。
【０００８】
【課題を解決するための手段】
本発明者の検討によれば、上記問題の要因は、局所ライフタイム制御を使った場合、ライフタイムの極端に短い領域ができるため、従来のｎ層ではｐ⁺層からｎ^-層へのキャリアの注入効率が過度に低下するためである。さらに、本発明者の知見によれば、ＩＧＢＴのターンオフ特性は局所ライフタイム制御領域のライフタイムに依存するので、注入効率を高めてｐ+ 層から注入されるキャリアを増加させてもターンオフスイッチング特性への影響は小さい。本発明は、上記の問題，本発明者の検討，本発明者の知見を考慮してなされたものである。
【０００９】
本発明による半導体装置は、第１導電型の第１半導体層と、第１半導体層に隣接する第２導電型の第２半導体層と、第２半導体層に隣接し、第２半導体層よりも不純物濃度が低い第２導電型の第３半導体層と、を備える。ｐ型またはｎ型であり、かつ互いに反対の導電型である。第１半導体層，第２半導体層，第３半導体層は、それぞれ、例えばｐ⁺層，ｎ層，ｎ^-層に対応する。さらに、本発明による半導体装置は、第３半導体層内に位置する第１導電型の第４半導体層と、第４半導体層内に位置する前記第２導電型の第５半導体層とを備える。第４半導体層及び第５半導体層は、それぞれ例えばｐ層及びｎ⁺が対応する。なお、ｎ^-，ｎ，ｎ⁺は、半導体層がｎ型であることを示し、かつこの順番に不純物濃度が高くなる。ｐ型半導体に関する表記ｐ^-，ｐ，ｐ⁺についても同様である。第３，第４及び第５半導体層の各表面上には、絶縁膜が位置し、かつ縁膜の表面上には第１電極が位置する。絶縁膜及び第１電極は、それぞれ例えばゲート酸化膜及びゲート電極が対応し、半導体装置のスイッチングを制御するための絶縁ゲート電極を形成する。第１半導体層には第２電極が電気的に接続され、第４及び第５半導体層には第３電極が電気的に接続される。第２電極及び第３電極は、それぞれ例えばコレクタ電極及びエミッタ電極が対応する。
【００１０】
本発明による半導体装置は、上記の構成において、前述の知見に基づく次のような構成を有する。すなわち、本半導体装置においては、第３半導体層が局所ライフタイム制御領域を有し、かつ局所ライフタイム制御領域のキャリアライフタイムが第２半導体層のキャリアライフタイムよりも短い（以下キャリアライフタイムを単にライフタイムと記す）。このため、半導体装置のターンオフ特性は局所ライフタイム制御領域によって調整できる。また、第２半導体層による第１半導体層から第３半導体層へのキャリアの注入効率の低下を抑えることができる。従って、ターンオフ特性を損なうことなく、オン電圧の増加または負性抵抗の発生が防止される。なお、局所ライフタイム制御領域とは、第３半導体層内において部分的に形成される他の領域よりもライフタイムが短い領域であり、プロトン照射，ヘリウム照射，重金属のようなライフタイムキラーの局所的ドーピングなどによって形成される。
【００１１】
【発明の実施の形態】
図３に本発明の一実施例であるＩＧＢＴの断面構造を示す。ｐ⁺層１上にこの層とｐｎ接合を示すｎ層２が形成され、その上にｎ層２よりも不純物濃度が低く高抵抗のｎ^-層３が形成されている。ｎ^-層３中にはｐ層４が形成され、ｐ層４中にはｎ⁺層５が形成されている。ｎ⁺層５，ｐ層４，ｎ^-層３表面にはゲート酸化膜１２が形成され、ゲート酸化膜１２上にはゲート電極１３が形成されている。ｎ⁺層５とｐ層４にはエミッタ電極１１がオーミック接触している。ｐ⁺層１にはコレクタ電極１０がオーミック接触している。
【００１２】
ｎ層２上にはｎ^-層３中に局所ライフタイム制御によりライムタイムが低下している局所ライフタイム制御領域２０が形成されている。局所ライフタイム制御領域２０は、ｎ^-層３内において、ｐ層４とｎ^-層３との間のｐｎ接合よりもｎ層２とｎ^-層３の接合部に近い位置に形成される。すなわち、局所ライフタイム制御領域２０は、ｎ^-層３の中央部よりもｎ層２の側に位置する。局所ライフタイム制御領域２０とｎ層２との間には、ｎ^-層３の局所ライフタイム制御が施されない一部が介在する。従って、局所ライフタイム制御領域２０とｎ層２との間には、局所ライフタイム制御領域２０及びｎ層２のライフタイムよりもライフタイムが長い領域がある。従って、ｎ層２のライフタイムは、局所ライフタイム領域に影響されない。ところで、局所ライフタイム制御領域２０のライムタイムの分布は、局所ライフタイム制御領域におけるｎ^-層３の厚さ方向の抵抗率の分布によって知ることができる。抵抗率が大きいほど、ライフタイムは短くなる。抵抗率のピーク値となるｎ^-層３の位置を中心として、抵抗率がピーク値からその１／２までの値をとるｎ^-層中の領域、すなわちいわゆる半値幅内の領域が局所ライフタイム制御領域２０である。
【００１３】
ｎ層２のライフタイムは、局所ライフタイム制御によりライムタイムが低下している局所ライフタイム制御領域２０より長くなっている。これによりｐ⁺層１からのキャリアの注入効率の低下が抑えられ、負性抵抗の発生が防止される。本実施例においては、ｎ層２はエピタキシャル成長によって形成されるので、ｎ層２内において不純物濃度はほぼ一様である。従って、ｎ層２内において、ライフタイムはほぼ一様である。また、ｎ層２のライフタイムと比較するための局所ライフタイム領域２０のライフタイムは、当領域内で最も短いライフタイムすなわち上述したような抵抗率のピーク値またはその付近におけるライフタイムに相当する。なお、ｎ層２が不純物濃度分布を有するときは、不純物濃度が最大となる個所またはその付近のライタイムすなわちｎ層２内における最小またはそれに近いライフタイムをもって、ライフタイム制御領域のライフタイムと比較される。ｎ層２は低濃度の方がライフタイムが長くなるが、あまり低すぎると電圧ブロッキング時に、ｐ層４とｎ^-層３との間のｐｎ接合からｎ^-層３に広がる空乏層がｎ層２中にもひろがりパンチスルーしてしまう。すなわち空乏層がｐ⁺層１に到達してしまう。空乏層がパンチスルーしないようにするには、ｎ^-層３の不純物濃度＜＜ｎ層２の不純物濃度とすればよい。耐圧６００Ｖ以上のＩＧＢＴではｎ^-層３の不純物濃度は２×１０¹⁴cm^-3以上である。ｎ^-層３とｎ層２の濃度差は１０倍以上必要なので、ｎ層２の濃度は２×１０¹⁵cm^-3以上必要である。
【００１４】
図４にシリコンの不純物濃度とライフタイムの関係を示す。ＩＧＢＴでは、ターンオフを０.５μｓ以下にするために、局所ライフタイム制御された領域２０のライフタイムを０.５μｓ以下にすることが望ましい。このとき、ｎ層２のライフタイムを局所ライフタイム制御領域のライフタイムより長くするためには、図４よりｎ層２の不純物濃度を８×１０¹⁶cm^-3以下とするのが望ましい。
【００１５】
ところで、局所ライフタイム制御の手段として一般的に使われているのはヘリウム及びプロトンである。図５にヘリウム照射量とライムタイムの関係を示す。ライフタイムを０.５μｓ以下にするためにはヘリウムを５×１０¹⁰cm^-2以上照射する必要がある。図６にプロトン照射量とライフタイムの関係を示す。ライフタイムを０.５μｓ以下にするためにはプロトンを５×１０¹¹cm^-2以上照射する必要がある。
【００１６】
本発明による半導体装置は、上記実施例のＩＧＢＴに限定されることなく、種々の変形が可能である。例えば、上記実施例においてはｎ層２の濃度によってｎ層のライフタイムが設定されるが、ｎ層２のライフタイムと局所ライフタイム制御領域２０のライフタイムの大小関係が保たれる範囲で、ｎ層２にライフタイム制御を施しても良い。なお、上記のｎ層２の不純物濃度は、耐圧６００Ｖ以上の半導体装置のみならず、各種の耐圧の半導体装置にも適用できる。また、各半導体層の導電型を反対の導電型とした半導体装置も、同様の作用・効果を有する。さらに、本発明は、ＩＧＢＴのみならず、ＩＧＢＴと同様の素子構造を有する絶縁ゲート型サイリスタや、ＩＧＢＴとダイオードや保護素子などの他の半導体素子とを集積化した半導体装置にも適用できる。
【００１７】
図７に本発明によるＩＧＢＴを使って構成したモータ駆動用インバータ装置の例を示す。ＩＧＢＴ２００には逆並列にダイオード２０１が接続されており、ＩＧＢＴが２個直列に接続され１相が形成されている。ＩＧＢＴが接続された中点より出力がでており、モータ２０６と接続されている。上アーム側のIGBT200a，IGBT200b，IGBT200cのコレクタは共通であり、整流回路の高電位側と接続されている。また、下アーム側のIGBT200d，IGBT200e，IGBT200fのエミッタは共通であり、整流回路のアース側と接続されている。整流回路２０３は、交流２０２を直流に変換する。IGBT200 は、この直流を受電し、スイッチング動作して再度交流に変換してモータを駆動する。上下の駆動回路２０４，２０５は、ＩＧＢＴのゲートに駆動信号を伝え、所定の周期でＩＧＢＴをオン，オフさせる。
【００１８】
従来のＩＧＢＴを使った場合に比べて、低温でのオン電圧が低下するため損失が減りインバータ効率が向上する。
【００１９】
なお、本発明による半導体装置は、インバータ装置のみならず、コンバータや各種スイッチング電源などのように半導体装置のスイッチングによって電力変換を行う各種の電力変換装置に適用できる。
【００２０】
【発明の効果】
本発明によれば、局所ライフタイム制御が施されたＩＧＢＴにおける注入効率を局所ライフタイム制御で決めることができるため負性抵抗を防止することができる。
【図面の簡単な説明】
【図１】従来例。
【図２】従来の出力特性。
【図３】本発明の実施例であるＩＧＢＴ。
【図４】不純物濃度とライフタイムの関係。
【図５】ヘリウム照射量とライフタイムの関係。
【図６】プロトン照射量とライフタイムの関係。
【図７】本発明によるＩＧＢＴを使用したインバータ装置。
【符号の説明】
１…ｐ⁺層、２…ｎ層、３…ｎ^-層、４…ｐ層、５…ｎ⁺層、１０…コレクタ電極、１１…エミッタ電極、１２…ゲート酸化膜、１３…ゲート電極、２０…局所ライフタイム制御領域、２００…ＩＧＢＴ、２０１…ダイオード、２０２…交流電源、２０３…整流回路、２０４…上アーム駆動回路、２０５…下アーム駆動回路、２０６…モータ。[0001]
BACKGROUND OF THE INVENTION
An IGBT (Insulated Gate Bipolar Transistor) is an element that combines a MOSFET and a bipolar transistor, and combines the low driving power of the MOSFET and the high output of the bipolar transistor. For this reason, inverter devices such as general-purpose inverters and uninterruptible power supplies (UPS) can be realized with low noise, small size, and high efficiency.
[0002]
FIG. 1 shows a cross-sectional structure of an IGBT called a punch-through type. An n layer 2 is formed on the p ⁺ layer 1, and a high resistance n ⁻ layer 3 is formed thereon. A p layer 4 is formed in the n ⁻ layer 3, and an n ⁺ layer 5 is formed in the p layer 4. A gate oxide film 12 is formed on the surfaces of the n ⁺ layer 5, the p layer 4, and the n ⁻ layer 3, and a gate electrode 13 is formed on the gate oxide film 12. An emitter electrode 11 is in ohmic contact with the n ⁺ layer 5 and the p layer 4. A collector electrode 10 is in ohmic contact with the p ⁺ layer 1. This IGBT operates as follows. With the emitter electrode grounded and a positive voltage applied to the collector electrode, from the threshold voltage of the MOS region composed of the n ⁺ layer 5, p layer 4, gate oxide film 12 and gate electrode 13 on the gate electrode When a high positive voltage is applied, the p layer under the gate electrode is inverted and a channel is formed. Then, electrons flow from the n ⁺ layer 5 to the n ⁻ layer 3 and the n layer 2 and reach the p ⁺ layer 1. The pn junction formed by the p ⁺ 1 / n layer 2 is forward-biased by these electrons, and holes flow from the p ⁺ layer 1 to the n layer 2. The holes reach the emitter electrode 11 through the n layer 2, the n ⁻ layer 3, and the p layer 4. In this way, since the high resistance n ⁻ layer 3 is filled with a large number of holes and electrons, the resistance decreases and a large amount of current can flow. As described above, until the pn junction is forward-biased in the IGBT, almost no current flows, and a current flows rapidly from about 1 V where the forward bias occurs.
[0003]
An IGBT having no n layer 2 is called a non-punch-through type because it is made so that the depletion layer does not reach the p ⁺ layer 1 even at the rated breakdown voltage. In order to distinguish this, an IGBT having an n layer is called a punch-through type. The n layer limits holes injected from the p ⁺ layer 1 and prevents the depletion layer from reaching the p ⁺ layer and lowering the breakdown voltage.
[0004]
In order to turn off the IGBT, the gate voltage is set to 0 or negative. Then, the channel disappears and the electron current does not flow. At this time, the holes and electrons accumulated in the n ⁻ layer 3 and the n layer 2 disappear due to recombination, and current continues to flow until the holes and electrons disappear. The time until the electrons and holes disappear is called the lifetime τ. Since the n ⁻ layer 3 of the IGBT has a very long lifetime as it is, a recombination center is formed by doping with radiation or heavy metal to shorten the lifetime. As a means for shortening the lifetime, doping with an electron beam or heavy metal has been used. All three layers of the lifetime was decreased ^- n in this way. By the way, at the time of turn-off, the holes and electrons that have spread and accumulated in the depletion layer are swept out with the spread of the depletion layer, and disappear only by the recombination in the vicinity of the n layer 2.
[0005]
In recent years, a local lifetime control technique in which a light element such as proton or He is irradiated to a position of about several μm to several hundred μm by a cyclotron accelerator has been commercialized. In this method, since the lifetime of only the region at an arbitrary position can be shortened, the lifetime of the region other than necessary is not shortened, and the resistance of the n ⁻ layer region is lowered, so that the output current can be further improved.
[0006]
Specific examples of related prior art include those described in Japanese Patent Application Laid-Open No. 64-19771 and Japanese Patent Application Laid-Open No. 9-121052.
[0007]
[Problems to be solved by the invention]
According to the study of the present inventor, it is difficult to turn on when using the local lifetime control, and the negative resistance phenomenon in which the voltage until the current flows out increases as shown in FIG. 2 or the voltage decreases as the current increases. There is a problem that can be seen.
[0008]
[Means for Solving the Problems]
According to the study of the present inventor, when the local lifetime control is used, the cause of the above problem is that a region having an extremely short lifetime is formed. Therefore, in the conventional n layer, carriers from the p ⁺ layer to the n ⁻ layer are used. This is because the injection efficiency is excessively lowered. Further, according to the knowledge of the present inventor, the turn-off characteristics of the IGBT depend on the lifetime of the local lifetime control region. Therefore, even if the injection efficiency is increased and the number of carriers injected from the p + layer is increased, the turn-off switching characteristics The impact on is small. The present invention has been made in consideration of the above problems, the inventors 'investigation, and the inventors' knowledge.
[0009]
A semiconductor device according to the present invention includes a first conductive type first semiconductor layer, a second conductive type second semiconductor layer adjacent to the first semiconductor layer, and a second semiconductor layer adjacent to the second semiconductor layer. A third semiconductor layer of a second conductivity type having a low impurity concentration. They are p-type or n-type and have opposite conductivity types. The first semiconductor layer, the second semiconductor layer, and the third semiconductor layer correspond to, for example, a p ⁺ layer, an n layer, and an n ⁻ layer, respectively. The semiconductor device according to the present invention further includes a first conductivity type fourth semiconductor layer located in the third semiconductor layer and the second conductivity type fifth semiconductor layer located in the fourth semiconductor layer. The fourth semiconductor layer and the fifth semiconductor layer correspond to, for example, a p layer and n ⁺ , respectively. Note that n ⁻ , n, and n ⁺ indicate that the semiconductor layer is n-type, and the impurity concentration increases in this order. The same applies to the notations p ⁻ , p and p ⁺ relating to p-type semiconductors. An insulating film is located on each surface of the third, fourth, and fifth semiconductor layers, and a first electrode is located on the surface of the edge film. The insulating film and the first electrode correspond to, for example, a gate oxide film and a gate electrode, respectively, and form an insulating gate electrode for controlling switching of the semiconductor device. A second electrode is electrically connected to the first semiconductor layer, and a third electrode is electrically connected to the fourth and fifth semiconductor layers. The second electrode and the third electrode correspond to, for example, a collector electrode and an emitter electrode, respectively.
[0010]
The semiconductor device according to the present invention has the following configuration based on the above knowledge in the above configuration. That is, in this semiconductor device, the third semiconductor layer has a local lifetime control region, and the carrier lifetime of the local lifetime control region is shorter than the carrier lifetime of the second semiconductor layer (hereinafter referred to as the carrier lifetime). Simply written as lifetime). For this reason, the turn-off characteristic of the semiconductor device can be adjusted by the local lifetime control region. In addition, it is possible to suppress a decrease in carrier injection efficiency from the first semiconductor layer to the third semiconductor layer due to the second semiconductor layer. Therefore, an increase in on-voltage or negative resistance can be prevented without impairing the turn-off characteristics. The local lifetime control region is a region having a shorter lifetime than other regions partially formed in the third semiconductor layer, and is a local region of a lifetime killer such as proton irradiation, helium irradiation, or heavy metal. It is formed by, for example, selective doping.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 3 shows a cross-sectional structure of an IGBT which is an embodiment of the present invention. An n layer 2 showing a pn junction with this layer is formed on the p ⁺ layer 1, and an n ⁻ layer 3 having an impurity concentration lower than that of the n layer 2 and having a high resistance is formed thereon. A p layer 4 is formed in the n ⁻ layer 3, and an n ⁺ layer 5 is formed in the p layer 4. A gate oxide film 12 is formed on the surfaces of the n ⁺ layer 5, the p layer 4, and the n ⁻ layer 3, and a gate electrode 13 is formed on the gate oxide film 12. An emitter electrode 11 is in ohmic contact with the n ⁺ layer 5 and the p layer 4. A collector electrode 10 is in ohmic contact with the p ⁺ layer 1.
[0012]
On the n layer 2, a local lifetime control region 20 in which the lime time is reduced by the local lifetime control is formed in the n ⁻ layer 3. Local lifetime control region 20 is formed in n ⁻ layer 3 at a position closer to the junction between n layer 2 and n ⁻ layer 3 than the pn junction between p layer 4 and n ⁻ layer 3. That is, local lifetime control region 20 is located closer to n layer 2 than the central portion of n ⁻ layer 3. Between local lifetime control region 20 and n layer 2, there is a portion where local lifetime control of n ⁻ layer 3 is not performed. Therefore, between the local lifetime control region 20 and the n layer 2, there is a region whose lifetime is longer than the lifetimes of the local lifetime control region 20 and the n layer 2. Therefore, the lifetime of the n layer 2 is not affected by the local lifetime region. By the way, the distribution of the lime time in the local lifetime control region 20 can be known from the resistivity distribution in the thickness direction of the n ⁻ layer 3 in the local lifetime control region. The greater the resistivity, the shorter the lifetime. A region in the n ⁻ layer where the resistivity takes a value from the peak value to 1/2 of the center of the position of the n ⁻ layer 3 where the resistivity peak value is centered, that is, a region within the so-called half width is a local lifetime. This is the control area 20.
[0013]
The lifetime of the n layer 2 is longer than the local lifetime control region 20 in which the lime time is reduced by the local lifetime control. As a result, a decrease in the efficiency of carrier injection from the p ⁺ layer 1 is suppressed, and the generation of negative resistance is prevented. In this embodiment, since the n layer 2 is formed by epitaxial growth, the impurity concentration in the n layer 2 is almost uniform. Therefore, the lifetime is almost uniform in the n layer 2. In addition, the lifetime of the local lifetime region 20 for comparison with the lifetime of the n layer 2 corresponds to the shortest lifetime in the region, that is, the lifetime of the resistivity as described above or the vicinity thereof. . Note that when the n layer 2 has an impurity concentration distribution, the lifetime at the location where the impurity concentration is the maximum or in the vicinity thereof, that is, the lifetime in the n layer 2 that is minimum or close to it is compared with the lifetime of the lifetime control region. The n layer 2 is towards the lower concentrations lifetime becomes longer, when too much too low when the voltage blocking, p layer 4 and the n ^- depletion layer extending to the layer 3 is n layer ^- n from the pn junction between layers 3 2 spreads through and punches through. That is, the depletion layer reaches the p ⁺ layer 1. In order to prevent punch-through of the depletion layer, the impurity concentration of the n ⁻ layer 3 << the impurity concentration of the n layer 2 may be set. In the IGBT having a breakdown voltage of 600 V or more, the impurity concentration of the n ⁻ layer 3 is 2 × 10 ¹⁴ cm ⁻³ or more. Since the concentration difference between the n ⁻ layer 3 and the n layer 2 is 10 times or more, the concentration of the n layer 2 needs to be 2 × 10 ¹⁵ cm ⁻³ or more.
[0014]
FIG. 4 shows the relationship between the impurity concentration of silicon and the lifetime. In the IGBT, it is desirable that the lifetime of the region 20 whose local lifetime is controlled be 0.5 μs or less in order to make the turn-off 0.5 μs or less. At this time, in order to make the lifetime of the n layer 2 longer than the lifetime of the local lifetime control region, the impurity concentration of the n layer 2 is desirably 8 × 10 ¹⁶ cm ⁻³ or less from FIG.
[0015]
By the way, helium and proton are generally used as means for controlling the local lifetime. FIG. 5 shows the relationship between helium irradiation amount and lime time. In order to reduce the lifetime to 0.5 μs or less, it is necessary to irradiate helium with 5 × 10 ¹⁰ cm ⁻² or more. FIG. 6 shows the relationship between proton dose and lifetime. In order to reduce the lifetime to 0.5 μs or less, it is necessary to irradiate protons at 5 × 10 ¹¹ cm ⁻² or more.
[0016]
The semiconductor device according to the present invention is not limited to the IGBT of the above embodiment, and various modifications can be made. For example, in the above embodiment, the lifetime of the n layer is set depending on the concentration of the n layer 2, but within a range in which the relationship between the lifetime of the n layer 2 and the lifetime of the local lifetime control region 20 is maintained. The n layer 2 may be subjected to lifetime control. The impurity concentration of the n layer 2 can be applied not only to a semiconductor device having a withstand voltage of 600 V or more but also to semiconductor devices having various withstand voltages. A semiconductor device in which the conductivity type of each semiconductor layer is the opposite conductivity type also has the same operation and effect. Furthermore, the present invention can be applied not only to an IGBT but also to an insulated gate thyristor having an element structure similar to that of an IGBT, and a semiconductor device in which an IGBT and other semiconductor elements such as a diode and a protection element are integrated.
[0017]
FIG. 7 shows an example of an inverter device for driving a motor configured using the IGBT according to the present invention. A diode 201 is connected in reverse parallel to the IGBT 200, and two IGBTs are connected in series to form one phase. The output is output from the middle point where the IGBT is connected, and is connected to the motor 206. The collectors of the upper arm side IGBT 200a, IGBT 200b, and IGBT 200c are common and are connected to the high potential side of the rectifier circuit. Further, the emitters of the lower arm IGBT 200d, IGBT 200e, and IGBT 200f are common and are connected to the ground side of the rectifier circuit. The rectifier circuit 203 converts the alternating current 202 into direct current. The IGBT 200 receives this direct current, performs a switching operation, converts it to alternating current again, and drives the motor. The upper and lower drive circuits 204 and 205 transmit drive signals to the gates of the IGBTs, and turn the IGBTs on and off at a predetermined cycle.
[0018]
Compared with the case where a conventional IGBT is used, the on-voltage at a low temperature is reduced, so that the loss is reduced and the inverter efficiency is improved.
[0019]
The semiconductor device according to the present invention can be applied not only to the inverter device but also to various power conversion devices that perform power conversion by switching the semiconductor device, such as a converter and various switching power supplies.
[0020]
【The invention's effect】
According to the present invention, since the injection efficiency in an IGBT subjected to local lifetime control can be determined by local lifetime control, negative resistance can be prevented.
[Brief description of the drawings]
FIG. 1 is a conventional example.
FIG. 2 shows conventional output characteristics.
FIG. 3 is an IGBT according to an embodiment of the present invention.
FIG. 4 shows the relationship between impurity concentration and lifetime.
FIG. 5 shows the relationship between helium irradiation dose and lifetime.
FIG. 6 shows the relationship between proton irradiation amount and lifetime.
FIG. 7 shows an inverter device using the IGBT according to the present invention.
[Explanation of symbols]
1 ... p ⁺ layer, 2 ... n layer, 3 ... n ^- layer, 4 ... p layer, 5 ... n ⁺ layer, 10 ... collector electrode, 11 ... emitter electrode, 12 ... gate oxide film, 13 ... gate electrode, 20 DESCRIPTION OF SYMBOLS ... Local lifetime control area | region, 200 ... IGBT, 201 ... Diode, 202 ... AC power supply, 203 ... Rectifier circuit, 204 ... Upper arm drive circuit, 205 ... Lower arm drive circuit, 206 ... Motor.

Claims

ＩＧＢＴとダイオードとを集積した半導体装置において、
該ＩＧＢＴが、
第１導電型の第１半導体層と、
前記第１半導体層に隣接する第２導電型の第２半導体層と、
前記第２半導体層に隣接し、前記第２半導体層よりも不純物濃度が低い前記第２導電型の第３半導体層と、
前記第３半導体層内に位置する前記第１導電型の第４半導体層と、
前記第４半導体層内に位置する前記第２導電型の第５半導体層と、
前記第３，第４及び第５半導体層の各表面上に位置する絶縁膜と、
前記絶縁膜の表面上に位置する第１電極と、
前記第１半導体層に電気的に接続される第２電極と、
前記第４及び第５半導体層に電気的に接続される第３電極と、
を備え、
前記第３半導体層はライフタイムキラーの局所的ドーピングで形成した局所ライフタイム制御領域を有し、前記局所ライフタイム制御領域のライフタイムが前記第２半導体層のライフタイムよりも短く、
前記第２の半導体層の不純物濃度が２×１０¹⁵cm^-3以上８×１０¹⁶cm^-3以下であり、前記ダイオードがＩＧＢＴに逆並列接続されている半導体装置。In a semiconductor device in which an IGBT and a diode are integrated,
The IGBT
A first semiconductor layer of a first conductivity type;
A second semiconductor layer of a second conductivity type adjacent to the first semiconductor layer;
A third semiconductor layer of the second conductivity type adjacent to the second semiconductor layer and having an impurity concentration lower than that of the second semiconductor layer;
A fourth semiconductor layer of the first conductivity type located in the third semiconductor layer;
A second semiconductor layer of the second conductivity type located in the fourth semiconductor layer;
An insulating film located on each surface of the third, fourth and fifth semiconductor layers;
A first electrode located on a surface of the insulating film;
A second electrode electrically connected to the first semiconductor layer;
A third electrode electrically connected to the fourth and fifth semiconductor layers;
With
The third semiconductor layer has a local lifetime control region formed by local doping of a lifetime killer, and the lifetime of the local lifetime control region is shorter than the lifetime of the second semiconductor layer,
A semiconductor device in which the impurity concentration of the second semiconductor layer is 2 × 10 ¹⁵ cm ⁻³ or more and 8 × 10 ¹⁶ cm ⁻³ or less, and the diode is connected in reverse parallel to the IGBT .

請求項１において、前記局所ライフタイム制御領域の形成手段がヘリウム照射である半導体装置。 2. The semiconductor device according to claim 1, wherein the means for forming the local lifetime control region is helium irradiation.

請求項２において、前記ヘリウムの照射量が５×１０¹⁰cm^-2以上であることを特徴とする半導体装置。3. The semiconductor device according to claim 2, wherein an irradiation amount of the helium is 5 × 10 ¹⁰ cm ⁻² or more.

請求項１において、前記局所ライフタイム制御領域の形成手段がプロトン照射である半導体装置。 2. The semiconductor device according to claim 1, wherein the means for forming the local lifetime control region is proton irradiation.

請求項４において、前記プロトンの照射量が５×１０¹¹cm^-2以上であることを特徴とする半導体装置。5. The semiconductor device according to claim 4, wherein an irradiation amount of the proton is 5 × 10 ¹¹ cm ⁻² or more.

直流を３相交流に変換する電力変換装置において、
該電力変換装置が、ＩＧＢＴとダイオードとを逆並列に接続した上アーム半導体装置と、ＩＧＢＴとダイオードとを逆並列に接続した下アーム半導体装置と、ＩＧＢＴ駆動回路とを備え、前記上アーム半導体装置と下アーム半導体装置とを直列に接続して１相を成し、該上アーム半導体装置と下アーム半導体装置との接続点から交流を出力し、
前記ＩＧＢＴとダイオードとを逆並列に接続した半導体装置が、請求項１に記載の半導体装置である電力変換装置。In a power converter that converts direct current to three-phase alternating current,
The power conversion device includes an upper arm semiconductor device in which an IGBT and a diode are connected in antiparallel, a lower arm semiconductor device in which the IGBT and a diode are connected in antiparallel, and an IGBT drive circuit, and the upper arm semiconductor device And the lower arm semiconductor device are connected in series to form one phase, and an alternating current is output from a connection point between the upper arm semiconductor device and the lower arm semiconductor device,
The power conversion device, wherein the semiconductor device in which the IGBT and the diode are connected in antiparallel is the semiconductor device according to claim 1.