JP3690873B2 - 無接点型メモリカード・システムの通信回路 - Google Patents
無接点型メモリカード・システムの通信回路 Download PDFInfo
- Publication number
- JP3690873B2 JP3690873B2 JP14584496A JP14584496A JP3690873B2 JP 3690873 B2 JP3690873 B2 JP 3690873B2 JP 14584496 A JP14584496 A JP 14584496A JP 14584496 A JP14584496 A JP 14584496A JP 3690873 B2 JP3690873 B2 JP 3690873B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- electromagnetic coupling
- coupling interface
- reader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 48
- 230000005540 biological transmission Effects 0.000 claims description 180
- 230000008878 coupling Effects 0.000 claims description 80
- 238000010168 coupling process Methods 0.000 claims description 80
- 238000005859 coupling reaction Methods 0.000 claims description 80
- 238000001514 detection method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Landscapes
- Near-Field Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、電磁結合(あるいは電磁誘導とも称する)によってデータの送・受信を行なうように構成された無接点型メモリカード・システムの通信回路に関する。
【0002】
【従来の技術】
近年においては、サイズが小さく、しかも高信頼性の記憶媒体として、いわゆる無接点型メモリカードの実用化が進んでおり、応用範囲の拡大とともに、そのメモリ容量も、一段と高容量化していく傾向にある。
【0003】
メモリ容量の高容量化に伴って、そのデータの伝送スピードも当然ながら高速化を求められているが、一方においては、その高速化が進むあまり、場合によってはカード・アクセス用のリーダ/ライタを制御するマイクロコンピュータ(以下、マイコンと称する)の動作速度が追いつかなくなったり、あるいはマイコンが他の緊急の割り込み処理を行なっている間に、リーダ/ライタ側の受信データを取りこぼして、オーバラン・エラーを発生させたりする等の問題が発生するようになっていた。すなわち無接点型メモリカード・システムにおいては、カード側とリーダ/ライタ側との間の通信伝送経路の個数は、スペース等の問題より最少限に絞られるために、例えば有接点での通信の場合のように、特別なハンドシェイクだけのために専用の信号ラインを設けることにより、相手側に対して送信を待ってもらえるようにするようなことは、極めて不合理となる。この結果、従来の無接点型メモリカード・システムにおいては、一旦、カード側がメモリの読出しデータの送信を開始すると、ホスト・システムのマイコンは、リーダ/ライタを介して次々と送られてくるデータを、オーバラン・エラー無しに確実に取り込んでいくことが要求されることになる。
【0004】
【発明が解決しようとする課題】
カード用リーダ/ライタは、アプリケーション・システムに応じて、様々な機種のマイコンと組み合わされて使用されるが、マイコンの機種によっては、動作速度が比較的遅いものもあり、そのような動作速度の遅いマイコンと組み合わせて使用されることも考慮すると、結局、無接点型メモリカードとリーダ/ライタとの間の通信の伝送速度を、早くすることができなくなってしまう。またアプリケーション・システムによっては、カードからの送信を受けている間に、もっと緊急度の高い割り込み処理が入る可能性もあり、そのような場合にも、リーダ/ライタが受信したデータをマイコン側が取り込む前に、次のデータの受信が終了してしまうと、オーバラン・エラーを引き起こすことになる。
【0005】
本発明の目的は、それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、上記従来技術の欠点を解消し、動作速度の遅いマイコンと接続される場合や、マイコン側が他の割り込み処理を行なったりして、リーダ/ライタからのデータの取り込みが遅れるような可能性がある場合でも、オーバラン・エラーを起こすことなく、しかも通信速度を上げることのできる通信回路を実現することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために本発明においては、それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、前記リーダ/ライタは、第1と第2の電磁結合インターフェース部で構成された前記電磁結合インターフェース部と、該第1と第2の電磁結合インターフェース部を介して前記無接点型メモリカード側から送られてくる前記データを受ける第1と第2のデータ受信回路と、該第1と第2のデータ受信回路から引き渡される受信済みデータを受ける受信データ用バッファと、少なくとも前記第1と第2のデータ受信回路に未引渡しの受信済みデータが入っている状態になると、前記無接点型メモリカード側に対する送信待ち要求信号を出力する受信制御回路と、前記送信待ち要求信号を受けて前記電磁結合インターフェース部を所定の送信変調状態に制御する送信変調回路とを有していて、前記第1の電磁結合インターフェース部はスタートビットを含む第1のデータグループを送信するものであり、前記第2の電磁結合インターフェース部は前記送信待ち要求信号及び第2のデータグループを送信するものであることを特徴とする。また、それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、前記無接点型メモリカードは、第1と第2の電磁結合インターフェース部で構成された前記電磁結合インターフェース部と、該第1と第2の電磁結合インターフェース部を介して前記カード用リーダ/ライタ側にデータを送信する第1と第2のデータ送信回路と、当該データ送信の合間ごとに、前記第2の電磁結合インターフェース部を介して前記リーダ/ライタ側より送られてくる送信待ち要求信号の有無を検出する検出手段と、該検出手段によって前記送信待ち要求信号が一旦検出されると、少なくとも前記送信待ち要求の解除があるまでは、前記第1と第2のデータ送信回路に対して次のデータ送信を待機させる送信制御回路とを有していて、前記第1の電磁結合インターフェース部はスタートビットを含む第1のデータグループを受信するものであり、前記第2の電磁結合インターフェース部は前記送信待ち要求信号及び第2のデータグループを受信するものであることを特徴とする。また、それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、前記リーダ/ライタは、第1と第2のリーダ/ライタ側の電磁結合インターフェース部で構成された前記リーダ/ライタ側の電磁結合インターフェース部と、該第1と第2のリーダ/ライタ側の電磁結合インターフェース部を介して前記無接点型メモリカード側から送られてくる前記データを受ける第1と第2のデータ受信回路と、該第1と第2のデータ受信回路から引き渡される受信済みデータを受ける受信データ用バッファと、少なくとも前記第1と第2のデータ受信回路に未引渡しの受信済みデータが入っている状態になると、前記カード側に対する送信待ち要求信号を出力する受信制御回路と、前記送信待ち要求信号を受けて前記リーダ/ライタ側の電磁結合インターフェース部を所定の送信変調状態に制御する送信変調回路とを有し、前記無接点型メモリカードは、第1と第2のカード側の電磁結合インターフェース部で構成された前記カード側の電磁結合インターフェース部と、該第1と第2のカード側の電磁結合インターフェース部を介して前記カード用リーダ/ライタ側にデータを送信する第1と第2のデータ送信回路と、当該データ送信の合間ごとに、前記第2のカード側の電磁結合インターフェース部を介して前記リーダ/ライタ側より送られてくる送信待ち要求信号の有無を検出する検出手段と、該検出手段によって前記送信待ち要求信号が一旦検出されると、少なくとも前記送信待ち要求の解除があるまでは、前記第1と第2のデータ送信回路に対して次のデータ送信を待機させる送信制御回路とを有していて、前記第1のリーダ/ライタ側の電磁結合インターフェース部が送信するスタートビットを含む第1のデータグループを前記第1のカード側の電磁結合インターフェース部は受信するものであり、前記第2のリーダ/ライタ側の電磁結合インターフェース部が送信する前記送信待ち要求信号及び第2 のデータグループを前記第2のカード側の電磁結合インターフェース部は受信するものであることを特徴とする。
【0007】
【発明の実施の形態】
図1〜図6は、本発明の実施の形態による無接点型メモリカード・システムを示しており、図1および図2は、それぞれ無接点型メモリカードおよびリーダ/ライタの概略構成を示すブロック図で、図3は、前記リーダ/ライタと無接点型メモリカードとの間の電磁結合インターフェースのための通信回路を示す回路図である。また図4〜図6は、主要な通信波形を示す波形図である。なお図2に示されるリーダ/ライタ2は、一般にマイクロコンピュータ・システム内に組み込まれて使用されるもので、本実施の形態においても、マイクロコンピュータ(以下マイコン)1との間で、1バイト単位で受信データや送信データの受渡しを行なうように構成されている。
【0008】
図2に示されるように、リーダ/ライタ2において発振回路3の出力は、分周回路4にて電源供給用キャリア周波数まで分周された後、プッシュプル型の電源供給用駆動回路5に入力されて、電源供給用プリントコイル型アンテナ6を直列共振駆動するように構成されている。一方、図1に示されるように、アクセス時に前記アンテナ6に対向するように構成されたカード側の電源受取り用のプリントコイル型アンテナ40は、整流回路41およびクロック信号形成回路43に接続されており、さらに整流回路41による整流電源は、定電圧回路42にてレギュレートされ、VSS系電源としてカード内の回路の各部に渡って供給される。またクロック信号形成回路43にて前記電源供給用キャリア周波数の信号に復元されて成るクロック信号CLKも、同様にカード内の各部に供給されている。
【0009】
本実施の形態の無接点型メモリカード・システムの通信回路は、図3に示されるように、2組のデータ送・受信兼用の電磁結合インターフェース部を有しており、リーダ/ライタ通信回路20においては、プリントコイル型の第1通信用アンテナ21、第2通信用アンテナ22が設けられている。また無接点型メモリカード通信回路30内に設けられた第1のLC並列型の共振回路31は、プリントコイル型の通信用アンテナ33とコンデンサ34とから成り、前記アンテナ33は、アクセス実行時にはリーダ/ライタ通信回路20の前記第1通信用アンテナ21に対して、近接して対向するように構成されている。カード側の第2の共振回路32についても、前記第1の共振回路31と同じ構成を有し、そのアンテナ(図示省略)とリーダ/ライタ通信回路20内の第2の通信用コイル22との関係についても、全く同様である。なお無接点型メモリカード通信回路30は、そのままカード側の電磁結合インターフェース部を構成しているが、リーダ/ライタ通信回路20については、リーダ/ライタ側の電磁結合インターフェース部の他に、第1、第2の送信変調回路25、26も含んでいる。(すなわちリーダ/ライタ通信回路20のうち、第1、第2の送信変調回路25、26以外の要素が電磁結合インターフェース部を構成している。)
【0010】
ここで図1〜図4に従って、リーダ/ライタ側とカード側との間の基本的な通信動作について説明する。リーダ/ライタ側とカード側との間の通信は、いずれの方向の通信にしても、複数バイトより成るブロック・データを、奇数垂直パリティ、2−ストップ・ビット、LSB−firstタイプの調歩同期式にて、1バイトずつ区切って送・受信することによって行なわれているが、図4においては、リーダ/ライタ側からカード側にブロック・データの最後の1バイトのデータ(“4ah”)が送られた後、今度はカード側からリーダ/ライタ側に対して、返信のブロック・データの最初の1バイトのデータ(“5Bh”)が送られる状態が示されている。すなわち図4では、リーダ/ライタ側とカード側との間の送・受信が切り換えられている状態が含まれている。
【0011】
最初にリーダ/ライタ2側からカード側へのデータの送信について説明する。マイコン1からの1バイトごとの送信データTBは、まず送信データ用バッファレジスタ7に受け渡され、もし第1、第2送信用シフトレジスタ8、9がまだ前回の送信データの送信を継続中であれば、その送信が終了して第1、第2の送信用シフトレジスタ8、9が空になるまで、そのまま送信データ用バッファレジスタ7内に待機する。第1、第2の送信用シフトレジスタ8、9が空であると、前記送信データ用バッファレジスタ7内の1バイトの送信データは、下位4ビットと上位4ビットに分割されて、それぞれ第1、第2の送信用シフトレジスタ8、9内にセットされ、ここでパラレル/シリアル変換されて、シリアル送信データTD1、TD2として第1、第2送信変調回路25、26に入力されていく。また上記のように送信データ用バッファレジスタ7が、第1、第2の送信用シフトレジスタ8、9に対する送信データの受渡しを終わると、送信制御回路10はマイコン1に対して新たな送信データの受取りが可能なことを示す信号TXRDYをセットする。すなわち、マイコン1からのライト・イネーブル信号WEに応じて、新たに送信データTBを送信データ用バッファレジスタ7に対して書き込むことが可能な状態となる。
【0012】
一方、前記シリアル送信データTD1、TD2は、調歩同期式にて送信されるが、図4に示されるように、そのスタート・ビットはシリアル送信データTD1の先頭のみに付加され、また垂直パリティ・ビットはシリアル送信データTD2の末尾のみに付加されるために、これらを含めると、いずれも5ビットのシリアル・データにストップ・ビットを付加した構成となる。ここでリーダ/ライタ2側からの送信時には、後述のカード側に対する送信待ち要求信号WSは、“0”状態に保持されているために、シリアル送信データTD1、TD2のビット・データが“0”であるときのみ、それぞれ所定の周波数の送信キャリア信号CSが第1、第2の送信変調回路25、26を介して、第1、第2の送信駆動回路27、28に入力される。すなわち第1、第2の送信変調回路25、26は、シリアル送信データTD1、TD2によって送信キャリア信号CSを、いわゆる反転ASK変調しており、この結果、シリアル送信データTD1、TD2が“0”である間は、第1、第2の通信用アンテナ21、22は直列共振駆動による送信変調状態となり、さらにこれに誘導されて、カード側の第1、第2の共振回路31、32にも共振波形が現れる。すなわち第1、第2の電磁インターフェース信号M1、M2は、カード側とリーダ/ライタ側との間の電磁結合インターフェースにおける交流磁界を示す波形図であり、カード側とリーダ/ライタ側の一方の側のアンテナに電流変化が発生すれば、それに対応して発生する交流磁界によって、他方の側のアンテナにも電流変化が誘導されるために、結局、第1、第2の電磁インターフェース信号M1、M2の波形と概略相似形の信号波形が、カード側およびリーダ/ライタ側のいずれにも現れていることになる。ところで、カード側の第1、第2の共振回路31、32に誘導される前記の共振波形は、それぞれ第1、第2の検波回路37、38に入力されて検波されるために、基本的には前記送信キャリア信号CSによって第1、第2の通信用アンテナ21、22が駆動されているときには、検波回路37、38から出力される受信復調信号RX1、RX2も“0”の状態となる。また受信復調信号RX1、RX2は、受信制御回路49に含まれたタイミング制御機能に基づいて、受信復調信号RX1におけるスタート・ビットの検出点を位相上の相対的基準点とする所定のサンプリング・タイミングごとに、シリアル受信データとして1ビットずつ、第1、第2のデータ受信用シフトレジスタ47、48に取り込まれていく。
【0013】
次にカード側からリーダ/ライタ側へのデータの送信について説明する。本実施例のカードには、EEPーROMより成る不揮発性メモリ44が内蔵されており、例えばメイン制御回路45からの制御信号等に応じて不揮発性メモリ44より読み出される1バイトのデータは、データバス46を介して、その下位4ビット、上位4ビットが、カード側のデータ送信回路として設けられたパラレル/シリアル変換用の第1、第2のデータ送信用シフトレジスタ50、51に分割されてセットされる。この結果、送信制御回路52からの送信用タイミング信号等に応じて、前記第1シフトレジスタ50からは、1バイトのデータの下位4ビットが、調歩同期式にて第1シリアル送信データBD1として出力され、同様に前記第2シフトレジスタ51からは、上位4ビットに基づいた第2シリアル送信データBD2が出力される。さらに第1、第2の送信信号形成回路53、54は、前記第1、第2の送信データBD1、BD2に応じて、シングルショット信号より成る送信信号TX1、TX2を形成する。この場合、送信データBD1、BD2の各ビット・データが“0”のときに対応してシングルショット信号より成る送信信号TX1、TX2が形成され、それぞれ第1、第2の送信駆動トランジスタ35、36を駆動する。すなわち第1、第2の共振回路31、32は、前記送信データBD1、BD2が“0”となるごとに、シングルショット駆動され、この結果、リーダ/ライタ通信回路20の第1、第2のアンテナ21、22にも、電磁誘導による電流変化が発生する。この場合、駆動はシングルショット駆動であるが、共振回路31、32の共振現象により、電磁インターフェース信号M1、M2の波形および各アンテナに発生する信号波形は、それぞれ互いに概略相似形の自由減衰波形となる。
【0014】
ここで第1アンテナ21にて誘導されて発生する信号波形は、受信復調回路23に入力されて受信復調されるが、まずコンデンサC1および抵抗R1、R2によって、直流カットおよびバイアスされてから、ウインドコンパレータへの入力信号(すなわち受信復調対象信号)WPとなる。従って入力信号WPの波形も、電磁インターフェース信号M1と概略的には相似形であるが、ここで抵抗R3、R4、R5によって規定されるウインド幅に対して、前記入力信号WPが外に飛び出していると、ウインドコンパレータの出力である第1の受信復調信号RD1は、“0”レベルとなるように構成されている。また第2のアンテナ22、受信復調回路24、受信復調信号RD2についても、上記第1のアンテナ21、受信復調回路23、受信信号RD1の場合と全く同様である。
【0015】
一方、上記の受信復調信号RD1、RD2は、リーダ/ライタ側のデータ受信回路として設けられたシリアル/パラレル変換用の第1、第2の受信用シフトレジスタ11、12にそれぞれ入力され、ここで1バイトの受信データの下位4ビット、上位4ビットの受信が完了するごとに、合わせて1バイトの受信済みパラレル・デ−タとして、受信データ用バッファレジスタ13に引き渡される。また上記のように受信バッファレジスタ13に1バイトの受信データが移されると、受信制御回路14より受信データ読み取り可を示す信号RXRDYが出力され、マイコン1からのアウトプット・イネーブル信号OEに応じて、1バイトの受信データRBを読み出すことが可能な状態となる。なおリーダ/ライタ側におけるデータ受信も、基本的にシングルショット受信方式であり、従って、第1、第2の受信復調信号RD1、RD2は、それぞれそのスタート・ビットの検出点を位相上の相対的基準点とする所定のサンプリング区間内に、一瞬でも“0”レベルに下がっていれば、第1、第2の受信用シフトレジスタ11、12に取り込まれる際に、その区間の受信ビット・データが“0”として扱かわれるように構成されている。
【0016】
次に、図5および図6は、カード側からリーダ/ライタ側に対して、2バイトのデータ(“4Ah”および“35h”)が続いて送信される状態が示されている。まず図5においては、カード側からの図示上での1バイト目のデータ(“4Ah”)の送信が終了し、リーダ/ライタ側の第1、第2のデータ受信用シフトレジスタ11、12内に受信された各4ビットのデータがそろった時点で、まだ受信バッファ用レジスタ13内には、それ以前に受信された1バイトのデータがマイコン1から読み出されないままで残されているときの様子が示されている。すなわち、この状態においては、第1、第2のデータ受信用シフトレジスタ11、12内と受信バッファ用レジスタ13内との両方に、まだ未引渡しの受信済みデータが残されていることが受信制御回路14によって検出されるために、該受信制御回路14よりカード側に対する送信待ち要求信号WSが出力され、第2送信変調回路26に入力される。この結果、所定の周波数の送信キャリア信号CSが、第2送信変調回路26を介して第2の送信駆動回路28に入力され、第2の通信用アンテナ22は直列共振駆動による送信変調状態となり、第2の電磁インターフェース信号M2には、送信キャリア信号CSと同じ周波数の交流波形が現れる。さらに、これに誘導されてカード側の第2の共振回路32に現れる共振波形は、第2検波回路38にて検波されるために、結局、リーダ/ライタ側の受信制御回路14より前記送信待ち要求信号WSが出力されている間は、カード側の第2検波回路38から出力される受信復調信号RX2は“0”の状態となっている。
【0017】
一方、カード側において、受信制御回路49および送信制御回路52は、それぞれ受信時、送信時における動作シーケンスの制御や動作タイミング信号の形成の機能を果たしているものであり、メイン制御回路45は、通信全体のシーケンスの制御や、メモリ・アクセスの際のアドレス等の制御を行なっている。ここで上記の場合のように、カード側より引き続いて送信するべきデータがまだ残っている状態において、かつ1バイトのデータの送信が終了して第1ストップ・ビットの期間が過ぎ、第2ストップ・ビットの期間に入ると、送信制御回路52からの所定のタイミング制御信号に応答して、送信待ち要求信号検出回路55は前記第2検波回路38から出力される受信復調信号RX2をチェックする。そこで、もし受信復調信号RX2が上記のように“0”の状態となっていることが検出されると、送信待ち要求信号検出回路55は、これを電磁結合インターフェース部を介してリーダ/ライタ側から送られてきた送信待ち要求信号を検出したものと見なすことができる。この結果、送信待ち要求信号検出回路55からの検出信号に従って、送信制御回路52は、第1、第2のデータ送信用シフトレジスタ50、51に対して、次の1バイトのデータの送信の開始を待機させる。すなわちカード側においては、カード側からリーダ/ライタ側への1バイトのシリアル・データ送信の合間ごとに、そのストップ・ビットの期間の一部を利用して、電磁結合インターフェース部を介してリーダ/ライタ側から送られてくる送信待ち要求信号WSの有無を検出し、もし送信待ち要求信号が検出されると、そこで次の1バイトの送信の待機状態に入ることになる。
【0018】
この状態において、マイコン1が受信データ用バッファレジスタ13に保持されている読出しデータの取り込みを実行すると、一旦、受信制御回路14からの読出し可能を示すためのRXRDY信号は消えるが、直ちに第1、第2の受信用シフトレジスタ11、12内の受信済みデータが受信データ用バッファレジスタ13に引き渡されるとともに、受信制御回路14からの読出し可能を示すためのRXRDY信号もセットされ、マイコン1に対して次の受信データの読出しが可能となったことが示される。一方、以上の結果として、カード側から次の1バイトのデータの送信を行なっても、リーダ/ライタ側でオーバラン・エラーは発生しない状態となるために、リーダ/ライタ側の受信制御回路14は、送信待ち要求信号WSの出力を停止する。この結果、カード側の第2検波回路38から出力される受信復調信号RX2が“1”の状態となり、従って送信待ち要求信号検出回路55が送信待ち要求信号WSの解除を検出すると、それに応じて送信制御回路52による送信待機制御も解除され、カード側からの次の1バイトのデータの送信が開始されることになる。すなわちカード側では、一旦、送信待ち要求信号が検出された場合には、少なくともその送信待ち要求が解除されるまでは、次の1バイトの送信を待機するように構成されている。
【0019】
次に図6においては、カード側からの図示上での1バイト目のデータ(“4Ah”)の送信が終了した時点では、既にリーダ/ライタ側の受信バッファ用レジスタ13は、それ以前に受信した1バイトのデータに対するマイコン1による読み出しが終了していて、空になっているときの様子が示されている。すなわち、この状態においては、第1、第2のデータ受信用シフトレジスタ11、12内の受信済みデータは、直ちに受信バッファ用レジスタ13に引き渡されるとともに、受信制御回路14からは、読出し可能を示すためのRXRDY信号がセットされる。従って、この場合には第1、第2のデータ受信用シフトレジスタ11、12内には、未引渡しの受信データは存在せず、カード側から次の1バイトのデータが送られてきても、オーバラン・エラーは発生しないために、受信制御回路14からはカード側に対する送信待ち要求信号WSの出力は行なわれず、第2の通信用アンテナ22は送信変調状態にはならない。すなわち、この場合にはカード側の送信待ち要求信号検出回路55がチェックを行なうタイミングでは、受信復調信号RX2は“1”の状態となっているために、送信制御回路52は、第1、第2のデータ送信用シフトレジスタ50、51に対して、次の1バイトのデータの送信を待機させることなく、第2ストップ・ビットの期間を過ぎると直ちに送信を開始させる。
【0020】
【発明の効果】
以上に述べたように本発明においては、カード側からリーダ/ライタ側に対して複数バイトのデータが続けて送られる場合に、ホストのマイコンがリーダ/ライタ側で受信されたデータを取り込むのが遅れたとしても、オーバラン・エラーが起こる前の時点で、カード側からの次のデータの送信が自動的に待機状態に入ることになる。この結果、本発明によれば、特にハンドシェイク専用の電磁結合インターフェースを増設しなくとも、リーダ/ライタを比較的動作速度の遅いマイコンをホストとして組み合わせて使用したり、あるいはカードからのデータの受信中に割り込み処理がかかる可能性のあるようなアプリケーションで、リーダ/ライタを使用したりすることもあり得るという前提において、なおかつリーダ/ライタとカードとの間の通信速度を、充分に上げていくことが可能となる。すなわち本発明によれば、動作速度の早いマイコンをホストとして組み合わせる場合には、充分に高速通信を活用でき、しかも動作速度の遅いマイコンと組み合わされたり、あるいは割り込み処理の発生するアプリケーションで使用されたりする場合でも、オーバラン・エラーを起こさない無接点型メモリカード・システムを実現することが可能となり、組合せの対象となるマイコンの機種やシプリケーションの性格等が異なるごとに、異なる通信速度の無接点型メモリカード・システムを提供したり、あるいはリ−ダ/ライタ内に大量の受信デ−タを一時的に取り込むための大容量バッファ・メモリを設けるようなことは不要となる。
【0021】
なお前述の実施の形態においては、電磁結合インターフェース部が、1バイト単位のデータを2つに分割して受渡しを行なうための第1、第2の電磁結合インターフェース部より成り、かつ前記第1の電磁結合インターフェース部は、リーダ/ライタ側からカード側への調歩同期式シリアル・データ送信時のスタート・ビットの送信機能を含み、前記第2の電磁結合インターフェース部は、前記リーダ/ライタ側から前記カード側への送信待ち要求信号の送信機能を含むように構成されているが、このような構成によれば、第2の電磁結合インターフェース部においてリーダ/ライタ側から発信される送信待ち要求信号の存在が、カード側でリーダ/ライタ側からのシリアル・データ送信のスタート・ビットとして誤って受け取られるようなことはありえないために、通信上のシーケンシャル等を制御するための構成の複雑化も避けられる。これに対して、シリアル通信上のスタート・ビットの発信と、送信待ち要求信号の発信とが、同一の電磁結合インターフェース部上で行なわれる構成では、その両者が混同されて動作シーケンシャルが混乱したりすることがないように、リーダ/ライタ側、カード側ともに、充分に高度な機能のシーケンシャル制御回路を設ける必要がある。
【図面の簡単な説明】
【図1】本発明の実施の形態における無接点メモリカードの構成を示すブロック図である。
【図2】本発明の実施の形態によるリーダ/ライタの構成を示すブロック図である。
【図3】本発明の実施の形態による通信回路の構成を示す回路図である。
【図4】本発明の実施の形態における要部の通信波形を示す波形図である。
【図5】本発明の実施の形態における要部の通信波形を示す波形図である。
【図6】本発明の実施の形態における要部の通信波形を示す波形図である。
【符号の説明】
2 リーダ/ライタ
11 第1受信用シフトレジスタ
12 第2受信用シフトレジスタ
13 受信用バッファレジスタ
14 受信制御回路
20 リーダ/ライタ通信回路
21 第1通信用アンテナ
22 第2通信用アンテナ
25 第1送信変調回路
26 第2送信変調回路
30 無接点メモリカード通信回路
31 第1共振回路
32 第2共振回路
37 第1検波回路
38 第2検波回路
50 第1データ送信用シフトレジスタ
51 第1データ送信用シフトレジスタ
52 送信制御回路
53 第1送信信号形成回路
54 第2送信信号形成回路
55 送信待ち要求信号検出回路
Claims (5)
- それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、前記リーダ/ライタは、第1と第2の電磁結合インターフェース部で構成された前記電磁結合インターフェース部と、該第1と第2の電磁結合インターフェース部を介して前記無接点型メモリカード側から送られてくる前記データを受ける第1と第2のデータ受信回路と、該第1と第2のデータ受信回路から引き渡される受信済みデータを受ける受信データ用バッファと、少なくとも前記第1と第2のデータ受信回路に未引渡しの受信済みデータが入っている状態になると、前記無接点型メモリカード側に対する送信待ち要求信号を出力する受信制御回路と、前記送信待ち要求信号を受けて前記電磁結合インターフェース部を所定の送信変調状態に制御する送信変調回路とを有していて、前記第1の電磁結合インターフェース部はスタートビットを含む第1のデータグループを送信するものであり、前記第2の電磁結合インターフェース部は前記送信待ち要求信号及び第2のデータグループを送信するものであることを特徴とする無接点型メモリカード・システムの通信回路。
- それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、前記無接点型メモリカードは、第1と第2の電磁結合インターフェース部で構成された前記電磁結合インターフェース部と、該第1と第2の電磁結合インターフェース部を介して前記カード用リーダ/ライタ側にデータを送信する第1と第2のデータ送信回路と、当該データ送信の合間ごとに、前記第2の電磁結合インターフェース部を介して前記リーダ/ライタ側より送られてくる送信待ち要求信号の有無を検出する検出手段と、該検出手段によって前記送信待ち要求信号が一旦検出されると、少なくとも前記送信待ち要求の解除があるまでは、前記第1と第2のデータ送信回路からの次のデータ送信を待機させる送信制御回路とを有していて、前記第1の電磁結合インターフェース部はスタートビットを含む第1のデータグループを受信するものであり、前記第2の電磁結合インターフェース部は前記送信待ち要求信号及び第2のデータグループを受信するものであることを特徴とする無接点型メモリカード・システムの通信回路。
- それぞれ送・受信兼用のコイルを含む電磁結合インターフェース部を介して、互いにデータの受け渡しを行なう無接点型メモリカードとカード用リーダ/ライタとから成る無接点型メモリカード・システムにおいて、前記リーダ/ライタは、第1と第2のリーダ/ライタ側の電磁結合インターフェース部で構成された前記リーダ/ライタ側の電磁結合インターフェース部と、該第1と第2のリーダ/ライタ側の電磁結合インターフェース部を介して前記無接点型メモリカード側から送られてくる前記データを受ける第1と第2のデータ受信回路と、該第1と第2のデータ受信回路から引き渡される受信済みデータを受ける受信データ用バッファと、少なくとも前記第1と第2のデータ受信回路に未引渡しの受信済みデータが入っている状態になると、前記カード側に対する送信待ち要求信号を出力する受信制御回路と、前記送信待ち要求信号を受けて前記リーダ/ライタ側の電磁結合インターフェース部を所定の送信変調状態に制御する送信変調回路とを有し、前記無接点型メモリカードは、第1と第2のカード側の電磁結合インターフェース部で構成された前記カード側の電磁結合インターフェース部と、該第1と第2のカード側の電磁結合インターフェース部を介して前記カード用リーダ/ライタ側にデータを送信する第1と第2のデータ送信回路と、当該データ送信の合間ごとに、前記第2のカード側の電磁結合インターフェース部を介して前記リーダ/ライタ側より送られてくる送信待ち要求信号の有無を検出する検出手段と、該検出手段によって前記送信待ち要求信号が一旦検出されると、少なくとも前記送信待ち要求の解除があるまでは、前記第1と第2のデータ送信回路に対して次のデータ送信を待機させる送信制御回路とを有していて、前記第1のリーダ/ライタ側の電磁結合インターフェース部が送信するスタートビットを含む第1のデータグループを前記第1のカード側の電磁結合インターフェース部は受信するものであり、 前記第2のリーダ/ライタ側の電磁結合インターフェース部が送信する前記送信待ち要求信号及び第2のデータグループを前記第2のカード側の電磁結合インターフェース部は受信するものであることを特徴とする無接点型メモリカード・システムの通信回路。
- 前記第1のデータグループは、スタートビット及びストップビットを含み、前記第2のデータグループは、パリティビット及びストップビットを含むものであることを特徴とする請求項1乃至3のいずれかに記載の無接点型メモリカード・システムの通信回路。
- 前記電磁結合インターフェース部を介して受け渡しを行うデータが調歩同期式シリアル・データであり、前記リーダ/ライタ側のデータ受信回路は、前記調歩同期式シリアル・データを受けてパラレル・データに変換し、前記データ用バッファは、前記パラレル・データを格納することを特徴とする請求項1乃至3のいずれかに記載の無接点型メモリカード・システムの通信回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14584496A JP3690873B2 (ja) | 1996-06-07 | 1996-06-07 | 無接点型メモリカード・システムの通信回路 |
EP97918397A EP0838780B1 (en) | 1996-05-09 | 1997-05-09 | Storage medium system using contactless memory card |
US08/981,785 US6088741A (en) | 1996-05-09 | 1997-05-09 | Storage medium system which uses a contactless memory card |
PCT/JP1997/001567 WO1997042597A1 (fr) | 1996-05-09 | 1997-05-09 | Systeme de support de donnees dans lequel une carte a memoire sans contact est utilisee |
DE69733182T DE69733182T2 (de) | 1996-05-09 | 1997-05-09 | Speichermediumsystem mittels einer kontaktlosen karte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14584496A JP3690873B2 (ja) | 1996-06-07 | 1996-06-07 | 無接点型メモリカード・システムの通信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09326015A JPH09326015A (ja) | 1997-12-16 |
JP3690873B2 true JP3690873B2 (ja) | 2005-08-31 |
Family
ID=15394415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14584496A Expired - Fee Related JP3690873B2 (ja) | 1996-05-09 | 1996-06-07 | 無接点型メモリカード・システムの通信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3690873B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007125670A1 (ja) * | 2006-04-26 | 2007-11-08 | Panasonic Corporation | 信号伝送方法、送受信装置及び通信システム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9897630B2 (en) * | 2014-07-09 | 2018-02-20 | Stmicroelectronics S.R.L. | Method of interfacing an LC sensor and related system |
-
1996
- 1996-06-07 JP JP14584496A patent/JP3690873B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007125670A1 (ja) * | 2006-04-26 | 2007-11-08 | Panasonic Corporation | 信号伝送方法、送受信装置及び通信システム |
JP4931912B2 (ja) * | 2006-04-26 | 2012-05-16 | パナソニック株式会社 | 信号伝送方法、送受信装置及び通信システム |
Also Published As
Publication number | Publication date |
---|---|
JPH09326015A (ja) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0838780B1 (en) | Storage medium system using contactless memory card | |
US5418353A (en) | Non-contact, electromagnetically coupled transmission and receiving system for IC cards | |
KR101316679B1 (ko) | 데이터 통신 시스템, ic 카드 기능을 실행하는 디바이스및 그 제어 방법, 및 정보 처리 단말기 | |
US20110183635A1 (en) | Contactless integrated circuit card with real-time protocol switching function and card system including the same | |
US5362954A (en) | Data transfer method for use in semiconductor data recording medium | |
US9107238B2 (en) | Information processing device, information processing method, and program | |
US20090132898A1 (en) | Ic card, information processing device, communication type identification method, and program | |
JPH0696300A (ja) | 電磁誘導結合による非接触型icカードおよびリーダライタ | |
CN101470797A (zh) | 信息处理装置、通信方法和程序产品 | |
EP0282992A2 (en) | Method of controlling communication in an ID system | |
JP2008009910A (ja) | Icカードおよびicカード読み取りシステム | |
US5353434A (en) | Non-contact IC recording medium | |
JP3690873B2 (ja) | 無接点型メモリカード・システムの通信回路 | |
EP2111012A2 (en) | Reader/writer, communication processing device, communication processing method, data management system and communication system | |
JP4758587B2 (ja) | 受信されたデータストリームと同期を取るための手段を有するデータキャリア | |
JP3717995B2 (ja) | 無接点型メモリカードの通信回路 | |
JP3205260B2 (ja) | 非接触データ送受信方法およびその装置 | |
US20060132287A1 (en) | Radio frequency identification interrogation method and radio frequency identification device | |
JPH05143792A (ja) | 非接触形情報媒体に対するデータ伝送システム | |
JP3767969B2 (ja) | 非接触icカードシステム | |
JPH10302036A (ja) | 無接点型メモリカード | |
JPH06504150A (ja) | 万能識別ラベルおよび関連した検出システム | |
JPH1063795A (ja) | 非接触データキャリアシステム | |
JPH05135221A (ja) | 半導体記憶媒体におけるデータの非接触転送方法 | |
JPH05135220A (ja) | 半導体記憶媒体におけるデータの非接触転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050614 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |