JP3689985B2 - 回路基板及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に係り、特にセラミック等の配線基板上に形成する薄膜回路の構造及びその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩを実装するためのセラミック配線基板の高集積化、高性能化が進み、これに伴い、配線の微細化、ヴィア配線ピッチの狭小化が図られている。この種の代表的な配線回路基板の構造として、厚膜回路基板の上に薄膜回路を積層した構造が知られている。なお、これに関連する技術として例えば、マイクロエレクトロニクス パッケージング ハンドブック（Ｒａｏ Ｒ．Ｔｕｍｍａｌａ，Ｅｕｇｅｎｅ Ｊ．Ｒｙｍａｓｚｅｗｓｋｉ編）第１４頁、日経ＰＢ社発行（１９９１年３月）が挙げられる。
【０００３】
【発明が解決しようとする課題】
（１）内部に配線を有するセラミック基板上に薄膜回路を形成する際に、セラミック基板側の導体と薄膜回路との接続を取る必要がある。この接続点の数は、高密度配線を有する大型基板では膨大な数になること、また、セラミック基板は、配線のグリーンシートへの印刷、グリーンシートの積層、積層体の焼結等の各工程から起因する前記接続点の変位と変位ばらつきが存在すること、の理由から、全ての接続点をセラミック基板側の導体と薄膜回路との間で問題無く接続させるのは困難であった。
【０００４】
（２）前記セラミック基板内に配線のショートや断線が有る場合には、それらの欠陥を補修した上で用いる必要があるが、その補修が容易ではないという問題があった。
【０００５】
（３）セラミック基板上に薄膜回路を形成する際に、その導体材料として、銅、クロム、ニッケル等をポリイミド等の有機絶縁材料と組み合わせて用いる場合には、それら導体材料の膜応力によってポリイミド等の有機絶縁材料にクラックを生じてしまうという問題に直面した。
【０００６】
本発明者らは、これら（１）〜（３）の問題の全てを解決し、高密度、高信頼性の回路基板とその製造方法を実現することを目的として鋭意検討を重ねた結果、本発明に至ったものである。
【０００７】
【課題を解決するための手段】
（１）第１のセラミック基板側の導体と薄膜回路との接続を取ることに関する問題は、本発明では次の方法により解決する。
セラミック基板表面の第１の導体が、周辺の導体と接触しない程度にできる限り広い面積を取るように、セラミック基板を製造する。この際、第１の導体パターンの形状は概略正方形である場合が、最も広い面積を取る上で有利である。
次いで、ポリイミド等の絶縁膜材料をヴィアホールを成して形成する。このヴィアホールは、フォトリソグラフィによって行うために、その加工は寸法精度良く行われる。このヴィアホールを介して前記セラミック基板上の第１の導体と薄膜回路との電気的接続をする。セラミック基板側の第１の導体パターンは面積が広く、一方、このヴィアホールのサイズはフォトリソグラフィによる限界まで小さくできるため、前記のセラミック基板の第１の導体パターンの変位と変位ばらつきは、ほぼ第１の導体パターンの面積分まで許容できる。次いで、導体材料をスパッタリングや蒸着等の方法により全面に堆積し、所望の形状にパターンニングする。
【０００８】
（２）第２のセラミック基板内に発生する配線のショートや断線を補修する課題については、本発明では次の方法により解決する。
先ず、セラミック基板上の第１の導体パターンの中に、正規のパターンの他に配線補修用のダミーパターンを設けておく。薄膜回路を形成する前に導通検査を行い、どのパターンが欠陥を有し、配線補修用のダミーパターンのうちのどれを代わりに用いるかを確認しておく。
次いで、第１の絶縁膜をヴィアホールを成して形成するが、この際、前記の第１の導体パターンの中の欠陥を有するパターンの上のヴィアホールは、穴が開かないようにするか、もしくは開いた穴を再び埋める必要がある。
【０００９】
この方法には３つの手段が挙げられる。第１の方法は、第１の絶縁膜を形成する材料として、ネガ型の感光性材料を用いる方法である。この場合、パターンニングを行うために正規の露光を行った後に、第１の導体パターンの中の欠陥を有するパターンの上のみを部分的に追加の露光を行うことで、この部分にヴィアホールが形成されるのを防ぐ。
【００１０】
第２の方法は、第１の絶縁膜を形成する材料として、非感光性の材料を用い、ネガ型のレジストでヴィアホールを形成する方法である。この場合の露光の方法は、前記第１の方法と同様である。
【００１１】
第３の方法は、形成されたヴィアホールのうちの欠陥を有するパターンの上のヴィアホールを、第１の絶縁膜を形成する材料もしくはそれに類する材料を局所的に塗布することで埋める方法である。この場合、最初にヴィアホールを形成する方法は、如何なる方法でも用いることができる。
【００１２】
ここで、第１の導体パターンは、電源を供給するパターンと信号を伝達するパターンで形状を僅かでも異なるようにすることにより区別できることが望ましく、これによって前記の第１の導体パターンの中の欠陥を有するパターンの上のヴィアホールの修正を、誤りを少なく行うことが可能と成る。
【００１３】
次いで、前記第１の絶縁膜を硬化後、第２の導体を堆積しパターンニングを行う。この際、パターンニングのためのレジストとしてネガ型を用いる。正規の露光を行った後に、前記の第１の導体パターンの中の欠陥を有するパターンの上の第２の導体パターンについては、その近傍に形成される回路補修用の配線パターンと接続させる必要があるので、その接続されるべき部分を部分的に追加露光する。その上でレジストの現像を行うと、正規のパターンである第２の導体パターンと回路補修用の配線パターンの他に、前記の第１の導体パターンの中の欠陥を有するパターンの上では第２の導体パターンと回路補修用の配線パターンが接続されたパターンが出来上がる。次いで、第２の導体をエッチングして、レジストを剥離すると、導体のパターンが完成する。
【００１４】
この場合、第２の導体パターンの形状は、後の検査や修正を勘案して、電源を供給するパターンと信号を伝達するパターンで形状を僅かでも異なるようにすることにより区別できることが望ましい。これにより、後の検査や修正の際に誤りを少なくすることが可能となる。次いで、第２の絶縁膜をヴィアホールを成して形成し、第３の導体をパターンを成して形成し、モジュール基板が完成する。
【００１５】
（３）第３の問題、すなわち前述の薄膜回路を形成する導体材料として、銅、クロム、ニッケル等を用いる場合に、通常のポリイミド等の有機絶縁材料を前述の第１絶縁膜及び第２絶縁膜に用いると、それら導体材料の膜応力によってポリイミド等の有機絶縁材料にクラックを生じてしまうという問題を、本発明ではそれ自身の膜応力が小さく、ヤング率と引張強度が大きい絶縁材料を、それら導体材料の直下に用いることにより解決できることを見出した。
【００１６】
なお、上記第２、第３の導体パターン及び第１、第２の絶縁膜の好ましい例について以下に具体的に説明する。
【００１７】
上記第２の導体パターンもしくは回路補修用の配線パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種によって銅を上下から挾む構造を有する導体により構成すると共に、上記第１の絶縁膜を、化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも一種と、化２により表されるジアミン化合物の中から選ばれる少なくとも一種とを重合させて得られるポリアミド酸から生成するポリイミドで構成する。
【００１８】
【化１】

【００１９】
【化２】

【００２０】
また、上記第１の絶縁膜を、前述した化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも１種と、ジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を次の化３で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を０〜９５モル、次の化４で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜１００モルとする。
【００２１】
【化３】

【００２２】
【化４】

【００２３】
さらにまた、上記第１の絶縁膜を、テトラカルボン酸二無水物とジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記テトラカルボン酸二無水物の全量を１００モルとした場合に、その内訳を前述した化１で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を６０〜１００モル、次の化５で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を０〜４０モルとし、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を前述した化２で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を６０〜９５モル、次の化６で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜４０モルとする。
【００２４】
【化５】

【００２５】
【化６】

【００２６】
上記第３の導体パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種の導体上にニッケルを少なくとも有する導体により構成すると共に、上記第２の絶縁膜を、前述した化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも一種と、同じく前述した化２により表されるジアミン化合物の中から選ばれる少なくとも一種とを重合させて得られるポリアミド酸から生成するポリイミドで構成する。
【００２７】
また、上記第２の絶縁膜を、前述した化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも１種とジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を前述した化３で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を０〜９５モル、前述した化４で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜１００モルで構成する。
【００２８】
さらにまた、上記第２の絶縁膜を、テトラカルボン酸二無水物とジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記テトラカルボン酸二無水物の全量を１００モルとした場合に、その内訳を前述した化１で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を６０〜１００モル、前述した化５で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を０〜４０モルで構成し、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を前述した化２で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を６０〜９５モル、前述した化６で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜４０モルで構成する。
【００２９】
なお、本発明による作用は次のとおりである。
（１）内部に配線を有するセラミック基板上に薄膜回路を形成する際に、セラミック基板側の導体と薄膜回路との接続を取る裕度が広がった理由は、セラミック基板側の導体のパターン面積を出来る限り広く取り、一方、薄膜回路側が接続する部分の面積を、出来る限り狭くかつ精度良く取ることによる。
【００３０】
（２）セラミック基板内に配線のショートや断線が有る場合に、その補修が可能となった理由は、前記した補修方法を発明したことによる。また、その修正及び検査において、誤りを少なくすることができたのは、セラミック基板上の導体や薄膜回路で形成されるパターンの形状を、電源を供給するパターンと信号を伝達するパターンで互いに異なるものとして区別できるようにしたことによる。
【００３１】
（３）セラミック基板上に薄膜回路を形成する際に、その導体材料として、銅、クロム、ニッケル等をポリイミド等の有機絶縁材料と組み合わせて用いる場合には、それら導体材料の膜応力によってポリイミド等の有機絶縁材料に発生するクラックを防止できた理由は、それ自身の膜応力が小さく、ヤング率と引張強度が大きい絶縁材料を、それら導体材料の直下に用いたためである。
【００３２】
【発明の実施の形態】
次に、本発明の回路基板及びその製造方法について、以下実施例を用いて説明する。先ず、回路基板の薄膜層の製造に使用する有機絶縁材料の合成例１〜１４について説明する。
【００３３】
〔合成例１〕
室温、窒素気流下、ジアミン成分として３，３’−ジメチル−４，４’−ジアミノビフェニル９．５５ｇとパラフェニレエンジアミン１１．３５ｇを、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡｃ）と１−メチル−２−ピロリドン（ＮＭＰ）の１：１の混合溶媒３６８．５ｇに撹拌しつつ溶解した。
次いで、酸二無水物として３，４，３’，４’−ビフェニルテトラカルボン酸二無水物４４．１２ｇを混入し、窒素気流下撹拌しつつ溶解した（全固形分濃度１５％）。酸二無水物添加後、６時間経過時、ポリイミド前駆体（ポリアミド酸ワニス）溶液の粘度は６０Ｐａ・ｓに達した。更にこの溶液に６０〜７０℃の温度範囲で約６時間熱を加えてその粘度を３．７Ｐａ・ｓとし、配線構造体を製造する際に用いるポリイミド前駆体とした（表１にワニスＮｏ．１として表示）。〔合成例２〜８〕
表１に示される成分を用いて合成例１と同様の方法でポリイミド前駆体ワニスを合成した。その際の固形分濃度と粘度を表１に併記した（表１にワニスＮｏ．２〜８として表示）。
【００３４】
【表１】

【００３５】
〔合成例９〕
室温、窒素気流下、ジアミン成分として４，４’−ジアミノジフェニルエーテル１２．０１ｇとパラフェニレエンジアミン９．７３ｇを、ＤＭＡｃとＮＭＰの１：１の混合溶媒３７３．１ｇに撹拌しつつ溶解した。
次いで、酸二無水物として３，４，３’，４’−ビフェニルテトラカルボン酸二無水物４４．１０ｇを混入し、窒素気流下撹拌しつつ溶解した。（全固形分濃度１５％）酸二無水物添加後、６時間経過時、ポリイミド前駆体（ポリアミド酸ワニス）溶液の粘度は７０Ｐａ・ｓに達した。更にこの溶液に６０〜７０℃の温度範囲で約６時間熱を加えてその粘度を１．８Ｐａ・ｓとした。
次いで、ＭＤＡＰを５１．３３ｇ（酸二無水物のモル数の２倍）とＢＩＳＡＺを３．９５ｇ（固形分重量の６％）加えて５時間撹拌し、３．７Ｐａ・ｓとなった。これを、配線構造体を製造する際に用いるポリイミド前駆体とした（表２にワニスＮｏ．９として表示）。
【００３６】
〔合成例１０、１４〕
合成例９と同様の方法で表２に記載のモノマを用いて、ワニスＮｏ．１０及び１４を合成した。
【００３７】
【表２】

【００３８】
〔合成例１１〜１３〕
合成例１と同様の方法で表３のポリイミド前駆体ワニスＮｏ．１１〜１３を合成した。
【００３９】
【表３】

【００４０】
なお、表１〜３で用いた化合物の略号は下記に示す通りである。
ＰＭＤＡ：ピロメリット酸二無水物、
ＢＴＤＡ：３，４，３’，４’−ベンゾフェノンテトラカルボン酸二無水物、
ＢＰＤＡ：３，４，３’，４’−ビフェニルテトラカルボン酸二無水物、
ＯＤＰＡ：３，４，３’，４’−オキシジフタル酸二無水物、
ＴＰＤＡ：ｐ−タ−フェニル−３，４，３”，４”−テトラカルボン酸二無水物、
ｍ−ＴＰＤＡ：ｍ−タ−フェニル−３，４，３”，４”−テトラカルボン酸二無水物、
ＤＤＥ：４，４’−ジアミノジフェニルエーテル、
ＢＡＰＢ：４，４’−ビス（４−アミノフェノキシ）ビフェニル、
ＢＡＰＰ：２，２−ビス［４−（４−アミノフェノキシ）フェニル］プロパン、
ＰＤＡ：ｐ−フェニレンジアミン、
ＤＭＢＰ：３，３’−ジメチル−４，４’−ジアミノビフェニル、
ＤＡＴＰ：４，４”−ジアミノ−ｐ−タ−フェニル、
ＭＤＡＰ：メタクリル酸ジメチルアミノプロピル、
ＭＤＡＥ：メタクリル酸ジメチルアミノエチル、
ＢＩＳＡＺ：ビス（４−アジドベンザル）−４−カルボキシシクロヘキサノン、
ＤＡＺＢ：３，３’−ジメトキシ−４，４’−ジアジドビフェニル、
ＡＰＭＳ：３−アミノプロピルトリメトキシシラン、
ＡＰＥＳ：３−アミノプロピルトリエトキシシラン。
【００４１】
〈実施例１〉
本実施例において製造した回路基板の製造プロセスを、図１に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２（第１の導体パターンとなる）及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＭＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図１（ａ）〕。
【００４２】
次いで、絶縁膜５（第１の絶縁膜となる）として表１のワニスＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト６としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホール７を形成した〔図１（ｂ）〕。
【００４３】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜５を硬化した〔（図１（ｃ）〕。
【００４４】
次いで、クロム、銅、クロムの順に導体をスパッタし、ネガ型レジストを用いて、導体パターン８（第２の導体パターンとなる）及び回路補修用配線９を含むようにパターンニングし、レジストを剥離した〔図１（ｄ）〕。
【００４５】
次いで、ホットプレート上、１４０℃で３０分乾燥後、アッシング処理を３分行い、表１のワニスＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、ネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホールを形成した。次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜１０（第２の絶縁膜となる）を形成した〔（図１（ｅ）〕。
【００４６】
次いで、クロムとニッケルを主成分とする合金を順にスパッタし、ネガ型レジストを用いて、導体パターン１１（第３の導体パターンとなる）を成すようにパターンニングし、レジストを剥離した〔図１（ｆ）〕。
【００４７】
次いで、基板１に水素ガスを用いたアニールを３５０℃で３０分行なった後、導体パターン１１上に金めっきを行ない、モジュール基板が完成した。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００４８】
このようにして得られたモジュール基板に、半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図２に示すマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００４９】
〈実施例２〜８〉
実施例１における絶縁層５及び絶縁層１０として、表１のワニスＮｏ．２〜８を用いることの他は、実施例１と同様の方法でモジュール基板を完成した。これらにおいても、導体パターン８、補修配線パターン９、及び導体パターン１１の下層及び周辺にクラックや割れ、剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。更に、実施例１と同様の方法により、図２に示すマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００５０】
〈実施例９〉
本実施例において製造した回路基板の製造プロセスを、図３に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２（第１の導体パターンとなる）及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＭＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図３（ａ）〕。
【００５１】
次いで、絶縁膜５（第１の絶縁膜となる）として表１のワニスＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト６としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、所定のマスクを用いて露光した。導体パターン１６の下の配線は、予め導通検査によって断線していることがわかっているため、この部分のヴィアホールは開かないようにする必要がある。そこで、追加の露光を導体パターン１６の上のみに局所的に行った。次いで、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、導体２上にヴィアホール７を形成した〔図３（ｂ）〕。
【００５２】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜５を硬化した〔（図３（ｃ）〕。
【００５３】
次いで、クロム、銅、クロムの順に導体をスパッタし、ネガ型レジストを用いて、導体パターン８（第２の導体パターンとなる）及び回路補修用配線９を成すようにパターンニングできるように所定のマスクで露光し、更に導体パターン８と回路補修用配線９がつながるように局所的に露光した。次いで、レジストを現像し、アッシングを３分行った後、クロム、銅、クロムの導体をエッチングし、レジストを剥離した〔図３（ｄ）〕。
【００５４】
この状態を基板上面から見たのが、図４の平面図である。導体パターン８と回路補修用配線９が連結された部分（第４の導体パターンとなる）は１７で示されている。１７によって連結された補修用配線９の先には補修用導体パターンが連結されており、セラミック基板の欠陥がこの操作により救われる。このように絶縁膜５の表面には導体パターン８、回路補修用配線９、第４の導体パターンとなる連結部１７とが形成されているが、絶縁膜５が透光性を有しているためこの図では下地の厚膜導体パターン２、１６、１８、１９も見えている。なお、図４中の１９は、その下の配線に欠陥がないのでヴィアホール７を通して導体パターン８（第２の導体パターンとなる）と接続している。
【００５５】
次いで、ホットプレート上、１４０℃で３０分乾燥後、アッシング処理を３分行い、表１のワニスＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、ネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホールを形成した。次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜１０（第２の絶縁膜となる）を形成した〔図３（ｅ）〕。
【００５６】
次いで、クロムとニッケルを主成分とする合金を順にスパッタし、ネガ型レジストを用いて、導体パターン１１（第３の導体パターンとなる）を成すようにパターンニングし、レジストを剥離した〔図３（ｆ）〕。
【００５７】
次いで、基板１に水素ガスを用いたアニールを３５０℃で３０分行なった後、導体パターン１１上に金めっきを行ない、モジュール基板が完成した。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００５８】
このようにして得られたモジュール基板に、半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図５に示すマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００５９】
〈実施例１０〜１６〉
実施例９におけるポリイミド前駆体のワニスとして、表１のワニスＮｏ．２〜８を用い、実施例９における場合と同様に配線に欠陥が有るセラミック基板を用いることの他は、実施例９と同様の方法でモジュール基板を完成した。これらにおいても、導体パターン８、補修配線パターン９、及び導体パターン１１の下層及び周辺にクラックや割れ、剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。更に、実施例９と同様の方法により、図５に示すマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００６０】
〈実施例１７〉
本実施例において製造した回路基板の製造プロセスの一部を、図６に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＭＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図６（ａ）〕。
【００６１】
次いで、絶縁膜５として表１のワニスＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト２０としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、所定のマスクを用いて露光し、現像を行い、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホール７を形成した〔図６（ｂ）〕。
【００６２】
次いで、レジスト６を剥離した。ここで、導体パターン１６の下の配線は、予め導通検査によって断線していることがわかっているため、この部分のヴィアホールは開かないようにする必要がある。そこで、表１のＮｏ．１のワニスを導体パターン１６の上の部分のみに局所的に塗布し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜５を硬化した〔図６（ｃ）〕。
【００６３】
以下、実施例９と同様の工程〔図３（ｄ）〜（ｆ）〕を経て、更に実施例９と同様の方法でモジュール基板を完成させた。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００６４】
更に、このようにして得られたモジュール基板を用いて図５に示すように半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図５に示すようなマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００６５】
〈実施例１８〉
本実施例において製造した回路基板の製造プロセスの一部を、図６に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＥＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図６（ａ）〕。
【００６６】
次いで、絶縁膜５として表１のＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト２０としてポジ型レジストを塗布し、ホットプレート上で１１０℃、６分プリベーク後、所定のマスクを用いて露光した。次いで、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、レジスト２０の現像と絶縁膜５のヴィアホール７の加工を一括で行った〔図６（ｂ）〕。
【００６７】
次いで、レジスト２０を剥離した。ここで、導体パターン１６の下の配線は、予め導通検査によって断線していることがわかっているため、この部分のヴィアホールは開かないようにする必要がある。そこで、表１のＮｏ．１のワニスを導体パターン１６の上の部分のみに局所的に塗布し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜５を硬化した〔図６（ｃ）〕。
【００６８】
以下、実施例９と同様の工程〔図３（ｄ）〜（ｆ）〕を経て、更に実施例９と同様の方法でモジュール基板を完成させた。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００６９】
更に、このようにして得られたモジュール基板を用いて図５に示すように半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図５に示すようなマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００７０】
〈実施例１９〜２５〉
実施例１８におけるポリイミド前駆体のワニスとして、表１のワニスＮｏ．２〜８を用い、実施例１８における場合と同様に配線に欠陥が有るセラミック基板を用いることの他は、実施例１８と同様の方法でモジュール基板を完成した。
【００７１】
これらにおいても、導体パターン８、補修配線パターン９、及び導体パターン１１の下層及び周辺にクラックや割れ、剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。更に、実施例１８と同様の方法により、図５に示すマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００７２】
〈実施例２６〉
本実施例において製造した回路基板の製造プロセスを、図７に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＥＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図７（ａ）〕。
【００７３】
次いで、絶縁膜５を２層で形成するものとし、その第１層目の絶縁膜２１として、表２のＮｏ．９のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜２１を硬化した。絶縁膜２１の膜厚は１．０μｍであった〔図７（ｂ）〕。
【００７４】
次いで、表１のＮｏ．１のワニスを回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト６としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホールを形成した〔図７（ｃ）〕。
【００７５】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜２２を硬化した。絶縁膜２２の膜厚は７μｍであった〔図７（ｄ）〕。
【００７６】
次いで、アッシングを１３分行い、絶縁膜２１及び絶縁膜２２を削り、導体パターン２を露出させ、ヴィアホール７が完成した〔図７（ｅ）〕。
【００７７】
以下、実施例１と同様の工程〔図１（ｄ）〜（ｆ）〕を経て、更に実施例１と同様の方法でモジュール基板を完成させた。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００７８】
更に、このようにして得られたモジュール基板を用いて図２に示すように半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図２に示すようなマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００７９】
〈実施例２７〜２８〉
実施例２６における絶縁膜５のその第１層目の絶縁膜２１として、表２のＮｏ．１０及び１４のワニスを用いることの他は、実施例２６と同様にしてモジュール基板を完成させた。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００８０】
更に、このようにして得られたモジュール基板を用いて図２に示すように半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図２に示すようなマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００８１】
〈実施例２９〉
本実施例において製造した回路基板の製造プロセスを、図８に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＥＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図８（ａ）〕。
【００８２】
次いで、絶縁膜５を２層で形成するものとし、その第１層目の絶縁膜２１として、表１のＮｏ．１のワニスを、３５０℃迄のベーク後には３μｍとなるように回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト６としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホールを形成した〔図８（ｂ）〕。
【００８３】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持後、冷却した〔図８（ｃ）〕。
【００８４】
次いで、アッシング処理を３分行い、絶縁膜２２として表１のＮｏ．１のワニスを３５０℃迄のベーク後には３μｍとなるように回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト６としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホールを形成した〔図８（ｄ）〕。
【００８５】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜２１及び絶縁膜２２を硬化し、併せて絶縁膜５とした〔図８（ｅ）〕。
【００８６】
以下、実施例１と同様の工程〔図１（ｄ）〜（ｆ）〕を経て、更に実施例１と同様の方法でモジュール基板を完成させた。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００８７】
更に、このようにして得られたモジュール基板を用いて図２に示すように半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図２に示すようなマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００８８】
〈実施例３０〉
本実施例において製造した回路基板の製造プロセスを、図８に示した断面工程図を用いて説明する。
先ず、表面及び裏面に銅による厚膜導体２及び３を有し、内部に銅配線４を有するガラス系セラミック基板１（１５０ｍｍ角、４．５ｍｍ厚）上に、ＡＰＥＳの０．５体積％溶液（溶媒は、２−プロパノール９５体積％、水５体積％の混合液）を回転塗布し、ホットプレート上で１１０℃、１５分乾燥した〔図８（ａ）〕。
【００８９】
次いで、絶縁膜５を２層で形成するものとし、その第１層目の絶縁膜２１として、表２のＮｏ．１４のワニスを、３５０℃迄のベーク後には２μｍとなるように回転塗布し、ホットプレート上で１１０℃、１５分プリベークした。次いで、所定のマスクを用いて露光、１−メチル−２−ピロリドンと水の体積比１対１の混合液にて現像しヴィアホールを形成した〔図８（ｂ）〕。
【００９０】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持後、冷却した〔図８（ｃ）〕。
【００９１】
次いで、アッシングを３分行い、絶縁膜２２として表１のＮｏ．１のワニスを３５０℃迄のベーク後には６μｍとなるように回転塗布し、ホットプレート上で１４０℃、２０分プリベークした。次いで、レジスト６としてネガ型レジストを塗布し、ホットプレート上で１１０℃、７分プリベーク後、露光、現像し、更にアッシング処理を３分行い、テトラメチルアンモニウムヒドロキシド水溶液（２．４重量％濃度）に曝し、ヴィアホールを形成した〔図８（ｄ）〕。
【００９２】
次いで、レジスト６を剥離し、窒素気流中、１４０℃で３０分保持、毎分４℃で昇温、２００℃で６０分保持、毎分４℃で昇温、３５０℃で６０保持後、冷却する工程を経て絶縁膜２１及び絶縁膜２２を硬化し、併せて絶縁膜５とした〔（図８（ｅ）〕。
【００９３】
以下、実施例１と同様の工程〔図１（ｄ）〜（ｆ）〕を経て更に実施例１と同様の方法でモジュール基板を完成させた。完成したモジュール基板について検査を行ったところ、導体パターン８、補修用配線９、導体パターン１１及びその周辺、若しくはその下層にクラックや剥がれは見られず、全ての配線にわたって良好な電気的導通が得られた。
【００９４】
更に、このようにして得られたモジュール基板を用いて図２に示すように半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図２に示すようなマルチチップモジュールを完成した。得られたマルチチップモジュールにクラックや割れ、剥がれ等の不良は見られず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００９５】
〈実施例３１〉
本実施例では、配線欠陥の無いガラス系セラミック基板上に本発明の薄膜層を形成する場合を示す。
【００９６】
本実施例において製造した配線構造体の製造プロセスを図９に示す。
図９（ａ）の工程までは、実施例２６の図７（ａ）〜（ｅ）と同様に行った。
【００９７】
次いで、クロム、銅、クロム、ニッケルを主成分とする合金の順にスパッタし、ネガ型レジストを用いてパタ−ンニングし、レジストを剥離して、パタ−ン８とパタ−ン１１の積層膜を得た（図９（ｂ））。次いで、パタ−ン１１上に金めっきを行い、モジュ−ル基板が完成した。次いで、裏面側には半だ１２を介して入出力用のピン１３を立て、表側には半だ１４を介してＬＳＩ１５を接続し、図７（ｃ）に示すマルチチップモジュ−ルを完成した。完成したモジュ−ルにクラックや割れ、剥がれ等の不良は見当らず、全ての配線にわたって良好な電気的導通と動作特性が得られた。
【００９８】
〈実施例３２〉
本発明では、ガラス系セラミック基板上にアミノシランを塗布しているが、これは、セラミックとポリイミドとの接着性を向上させるだけでなく、セラミックの表面に露出している銅とポリイミドとの反応を防止し、銅とポリイミドの界面の信頼性を向上させる効果をも有する。本実施例では、この効果を示す。
【００９９】
基板上にクロム、銅をそれぞれスパッタリング法により成膜した。その上に、一方は、直接ワニスＮｏ．１の材料（表１）を塗布し、窒素気流中、１４０℃、２００℃、３５０℃でそれぞれ６０分ずつベ−クした（ＡＰＥＳ無しのサンプル）。他方は、０．５％の２−プロパノ−ル溶液を塗布し、１１０で１５分乾燥した後、ワニスＮｏ．１の材料（表１）を塗布し、窒素気流中、１４０℃、２００℃、３５０℃でそれぞれ６０分ずつベ−クした（ＡＰＥＳ有りのサンプル）。
【０１００】
これらのサンプルのポリイミド中に溶出、拡散した銅の量を、ＳＩＭＳ（Secondary Ion Mass Spectrometry）法により定量した。その結果を図１０に示した。この図から明らかなように、アミノシランを銅上へ塗布することにより、銅とポリイミドとの反応が抑制されていることが確認できた。
【０１０１】
〈比較例１〜３〉
実施例１における、絶縁膜５となるポリイミド前駆体のワニスとして、表３のワニスＮｏ．１１〜１３を用いることの他は、実施例１と同様の方法でモジュール基板の製造を行なった。
製造途中、クロム、銅、、クロムからなる導体８をパターンニングし、導体パターン８と、レジストを剥離液により剥離したところ〔図１（ｄ）〕、導体パターン８の下層の絶縁膜５に、導体パターン５の端部の下側でクラックが入っているのが確かめられた。また、下層の導体パターン２が部分的にエッチングされ、絶縁膜５がクラックの部分で導体パターン２から浮いているのが確認された。
結局、表３のワニスＮｏ．１１〜１３の何れを用いても、このクラックによる欠陥の無いモジュール基板は完成しなかった。
【０１０２】
〈比較例４〜６〉
実施例１における、絶縁膜１０となるポリイミド前駆体のワニスとして、表３のワニスＮｏ．１１〜１３を用いることの他は、実施例１と同様の方法でモジュール基板の製造を行なった。
製造途中、クロムとニッケルを主成分とする導体１１を上層からエッチングし、レジストを剥離液により剥離したところ〔図１（ｆ）〕、導体パターン１１の下層の絶縁膜１０に、導体パターン１１の端部の下側でクラックが入っているのが確かめられた。また、下層のクロム、銅、、クロムからなる導体パターン８の一部がこのクラックの下側でエッチングされていることがわかった。
次いで、水素ガスを用いたアニールを３５０℃で３０分行なったところ、導体パターン１１の一部が、下層の絶縁膜１０のクラックを起点として絶縁膜１０と共に剥がれ、結局、表３のワニスＮｏ．１１〜１３の何れを用いても、モジュール基板は完成には至らなかった。
【０１０３】
【発明の効果】
以上詳述したように本発明により所期の目的を達成することができた。すなわち、実施例、比較例でも説明したように、本発明で用いるポリイミド前駆体から形成されるポリイミドは、それ自身が発生する応力が小さく、同時に引張強度が大きく、更にはクロム等の上層金属との接着性に優れるため、ニッケル等の発生応力が大きい導体層がパターンを成してその上に形成された場合にも、ポリイミドにクラックを発生したり、上層金属がポリイミドから剥離したりすることが無い。
【０１０４】
また、セラミック基板上に面積の広い導体パターンを設け、薄膜回路との接続を取りやすくしたため、不良が出にくく、かつセラミック基板内部の配線の欠陥を薄膜回路において修正する方法を提供している。そのため、高信頼性のモジュール基板等の配線基板とその安定的な製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明による回路基板の構造と製造プロセスの一例を示す断面図。
【図２】本発明により製造したマルチチップモジュールの一例を示す断面図。
【図３】本発明による回路基板の構造と製造プロセスの一例を示す断面図。
【図４】本発明による回路基板の導体パターンの形状と配線修正の様子を示す平面図。
【図５】本発明により製造したマルチチップモジュールの一例を示す断面図。
【図６】本発明による回路基板の構造と製造プロセスの一例を示す断面図。
【図７】本発明による回路基板の構造と製造プロセスの一例を示す断面図。
【図８】本発明による回路基板の構造と製造プロセスの一例を示す断面図。
【図９】本発明による回路基板の構造と製造プロセスの一例を示す断面図。
【図１０】本発明の効果を表す特性図である。
【符号の説明】
１…基板、
２、３…厚膜導体（第１の導体パターン）、
４…内部導体、
５…絶縁膜（第１の絶縁膜）、
６…レジスト、
７…ヴィアホール、
８…導体パターン（第２の導体パターン）、
９…回路補修用配線、
１０…絶縁膜（第２の絶縁膜）、
１１…導体パターン（第３の導体パターン）、
１２…半だ、
１３…入出力用ピン、
１４…半だ、
１５…電子部品（ＬＳＩ）、
１６…導体パターン（厚膜導体２と同一パターン）、
１７…導体パターン８と回路補修用配線９とが連結された部分、
２０…レジスト、
２１…絶縁膜（第１の絶縁膜５の１層目）、
２２…絶縁膜（第１の絶縁膜５の２層目）。

Claims (23)

1. 内部に配線が形成され且つセラミックからなる厚膜配線基板とその主面上に形成された薄膜層とから構成される回路基板であって、
   前記厚膜配線基板の前記主面に形成され且つ前記配線に夫々電気的に接続される複数の第１の厚膜導体パターン、
   前記厚膜配線基板の前記主面及び前記複数の第１の厚膜導体パターンを覆い、且つ該第１の厚膜導体パターンの各々を部分的に露出するヴィアホールが形成され、且つ有機絶縁材料からなる絶縁膜、及び
   前記絶縁層上に形成され、且つその各々は該絶縁膜に形成された前記ヴィアホールを通して前記第１の厚膜導体パターンの一つに接触する複数の第１の薄膜導体パターンを備え、
   前記第１の厚膜導体パターンの各々の前記厚膜配線基板の前記主面から露出する面は、これが前記ヴィアホールを通して前記第１の薄膜導体パターンに接する部分より大きい面積を有し、且つ該主面内において略正方形の形状を有することを特徴とする回路基板。
2. 前記絶縁膜上に前記複数の第１の薄膜導体パターンを覆って形成され且つ該絶縁膜に設けられた前記ヴィアホールの各々の上部に第２のヴィアホールが形成された第２の絶縁膜と、第２の絶縁膜上に形成され且つ該第２のヴィアホールを通して前記第１の薄膜導体パターンの前記第１の厚膜導体パターンに接する部分に各々接する複数の第２の薄膜導体パターンとを備え、
   前記第２の薄膜導体パターンの各々は、その上に形成された半だにより電子部品に接続されていることを特徴とする請求項１に記載の回路基板。
3. その内部に形成された配線とその主面に形成された複数の第１の導体パターンとを有し且つセラミックからなる厚膜配線基板、及び
   前記厚膜配線基板の前記主面上に積層された薄膜層を備え、
   前記複数の第１の導体パターンは前記配線に夫々電気的に接続され、且つ前記厚膜配線基板の前記主面から夫々露出され、
   前記薄膜層は、
   前記厚膜配線基板の前記主面及び前記複数の第１の導体パターンを覆い且つ有機絶縁材料で形成された第１の絶縁膜、
   前記第１の絶縁層上に前記複数の第１の導体パターンの夫々に対応して形成された複数の第２の導体パターン並びに該第２の導体パターンから離間されて形成された回路補修用の配線パターン、
   前記第１の絶縁層、並びに前記回路補修用の配線パターンを覆い且つ有機絶縁材料で形成された第２の絶縁膜、及び
   前記第２の絶縁膜に形成されたヴィアホールに形成されて前記複数の第２の導体パターンの夫々に電気的に接続される複数の第３の導体パターンを含み、
   前記複数の第１の導体パターンの前記厚膜配線基板の内部において欠陥を有する前記配線に接続される一方は、前記第１の絶縁膜によりこれに対応する前記第２の導体パターンから電気的に分離され、且つ該複数の第１の導体パターンの一方に対応する該第２の導体パターンは前記回路補修用の配線パターンに電気的に接続され、
   前記複数の第１の導体パターンの前記欠陥を有しない前記配線に接続される他方は、その各々を部分的に露出するように前記第１の絶縁膜に形成されたヴィアホールによりこれに対応する前記第２の導体パターンに電気的に接続されていることを特徴とする回路基板。
4. 前記薄膜層上に設けられ、前記薄膜層を介して前記厚膜配線基板と電気的に接続された電子部品を搭載、実装して成る請求項３記載の回路基板。
5. 前記厚膜配線基板の前記主面から露出される前記第１の導体パターンの形状を、実質的に正方形として成る請求項３又は４記載の回路基板。
6. 前記第２の導体パターン及び前記第３の導体パターンは、電源を供給するパターンもしくは信号を伝達するパターンである請求項３乃至５いずれかに記載の回路基板。
7. 前記第２の導体パターンのうち、前記電源を供給するパターンと、前記信号を伝達するパターンとの形状を互いに異なる構造として成る請求項６記載の回路基板。
8. 前記第２の導体パターンもしくは前記回路補修用の配線パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種によって銅を上下から挾む構造を有する導体により構成すると共に、前記第１の絶縁膜を、化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも一種と、化２により表されるジアミン化合物の中から選ばれる少なくとも一種とを重合させて得られるポリアミド酸から生成するポリイミドで構成して成る請求項３記載の回路基板。
   

   

   
9. 前記第２の導体パターンもしくは前記回路補修用の配線パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種によって銅を上下から挾む構造を有する導体により構成すると共に、前記第１の絶縁膜を、化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも１種と、ジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を化３で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を０〜９５モル、化４で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜１００モルとして成る請求項３記載の回路基板。
   

   

   

   
10. 前記第２の導体パターンもしくは前記回路補修用の配線パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種によって銅を上下から挾む構造を有する導体により構成すると共に、前記第１の絶縁膜を、テトラカルボン酸二無水物とジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記テトラカルボン酸二無水物の全量を１００モルとした場合に、その内訳を化１で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を６０〜１００モル、化５で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を０〜４０モルとし、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を化２で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を６０〜９５モル、化６で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜４０モルとして成る請求項３記載の回路基板。
    

    

    

    

    
11. 前記第３の導体パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種の導体上にニッケルを少なくとも有する導体により構成すると共に、前記第２の絶縁膜を、化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも一種と、化２により表されるジアミン化合物の中から選ばれる少なくとも一種とを重合させて得られるポリアミド酸から生成するポリイミドで構成して成る請求項３記載の回路基板。
    

    

    
12. 前記第３の導体パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種の導体上にニッケルを少なくとも有する導体により構成すると共に、前記第２の絶縁膜を、化１により表されるテトラカルボン酸二無水物の中から選ばれる少なくとも１種とジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を化３で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を０〜９５モル、化４で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜１００モルで構成して成る請求項３記載の回路基板。
    

    

    

    
13. 前記第３の導体パターンを、チタン、クロム、モリブデン及びタングステンの少なくとも一種の導体上にニッケルを少なくとも有する導体により構成すると共に、前記第２の絶縁膜を、テトラカルボン酸二無水物とジアミン化合物とを重合させて得られるポリアミド酸から生成するポリイミドで構成し、前記テトラカルボン酸二無水物の全量を１００モルとした場合に、その内訳を化１で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を６０〜１００モル、化５で表されるテトラカルボン酸二無水物から選ばれた少なくとも一種のモル数の合計を０〜４０モルで構成し、前記ジアミン化合物の全量を１００モルとした場合に、その内訳を化２で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を６０〜９５モル、化６で表されるジアミン化合物から選ばれた少なくとも一種のモル数の合計を５〜４０モルで構成して成る請求項３記載の回路基板。
    

    

    

    

    
14. 前記欠陥を有する配線に接続される前記複数の第１の導体パターンの一方に対応し且つ前記第１の絶縁膜によりこれと電気的に分離される前記第２の導体パターンは、該第１の絶縁膜上に形成された第４の導体パターンにより前記回路補修用の配線パターンに電気的に接続されている請求項３記載の回路基板。
15. 前記複数の第２の導体パターンは、前記第２の絶縁膜に形成された前記ヴィアホールに形成され、該ヴィアホールにて前記複数の第３の導体パターンと接続されている請求項１４記載の回路基板。
16. 前記第１の導体パターンを銅で構成し、少なくともこの第１の導体パターン上にアミノシランを塗布して構成した請求項３記載の回路基板。
17. 前記第１の導体パターンを銅で構成し、少なくともこの第１の導体パターン上に、酸化第１銅もしくは酸化第２銅を形成した後にアミノシランを塗布して構成した請求項３記載の回路基板。
18. 前記第１の導体パターンを銅で構成し、少なくともこの第１の導体パターン上にニッケルめっきを形成した請求項３記載の回路基板。
19. 前記第１の導体パターンを銅で構成し、少なくともこの第１の導体パターン上にニッケルめっきを形成し、さらにアミノシランを塗布して構成した請求項３記載の回路基板。
20. 前記第１の導体パターンを銅で構成し、少なくともこの第１の導体パターン上にニッケルめっきを形成し、さらにニッケル表面に酸化ニッケルを形成してその上にアミノシランを塗布して構成した請求項３記載の回路基板。
21. 請求項３記載の回路基板を、下記（１）〜（７）の工程を経て製造する回路基板の製造方法。
    （１）前記第１の導体パターンが形成された前記厚膜配線基板の前記主面上に、第１のポリイミドもしくはその前駆体を形成する工程、
    （２）前記第１のポリイミドもしくはその前駆体上に第２のポリイミド前駆体を形成する工程、
    （３）前記第２のポリイミド前駆体上にフォトレジストを形成し、このフォトレジストを露光、現像し、レジストパターンを形成すると共に、前記第２のポリイミド前駆体をこのレジストパターンをマスクとして加工する工程、
    （４）前記フォトレジストを剥離する工程、
    （５）前記第１のポリイミドもしくはその前駆体と前記第２のポリイミド前駆体の加熱による硬化を行い前記第１の絶縁膜を完成させる工程、
    （６）前記第２のポリイミド前駆体の加熱による硬化物のパターンをマスクとして、第１のポリイミドもしくはその前駆体の加熱による硬化物をアッシング、もしくはドライエッチングによって加工して、前記第１の絶縁膜に前記第１の導体パターンの各々を部分的に露出する前記ヴィアホールを形成する工程、
    （７）前記第１の絶縁膜及び前記ヴィアホールの上に前記第２の導体パターン及び前記回路補修用の配線パターンとなる導体材料を堆積する工程。
22. 請求項１４記載の回路基板を、下記（１）〜（９）の工程を経て製造する回路基板の製造方法。
    （１）前記第１の導体パターンが形成された前記厚膜配線基板の前記主面上に、第１のポリイミドもしくはその前駆体を形成する工程、
    （２）前記第１のポリイミドもしくはその前駆体上に第２のポリイミド前駆体を形成する工程、
    （３）前記第２のポリイミド前駆体上にフォトレジストを形成し、このフォトレジストを露光、現像し、レジストパターンを形成すると共に、前記第２のポリイミド前駆体をこのレジストパターンをマスクとして加工する工程、
    （４）前記フォトレジストを剥離する工程、
    （５）第３のポリイミド前駆体を局所的に塗布する工程、
    （６）前記第１のポリイミドもしくはその前駆体と前記第２のポリイミド前駆体及び前記第３のポリイミド前駆体の加熱による硬化を行い前記第１の絶縁膜を完成させる工程、
    （７）前記第２のポリイミド前駆体の加熱による硬化物のパターンをマスクとして、第１のポリイミドもしくはその前駆体の加熱による硬化物をアッシングもしくはドライエッチングによって加工し、前記第１の絶縁膜に前記第１の導体パターンの各々を部分的に露出する前記ヴィアホールを形成する工程、
    （８）前記第１の絶縁膜及び前記ヴィアホールの上に前記第２の導体パターン、前記第４の導体パターン、及び前記回路補修用の配線パターンとなる導体材料を堆積する工程、
    （９）前記導体材料をネガ型レジストを用いて加工することにより、前記第２の導体パターン、前記第４の導体パターン、及び前記回路補修用の配線パターンを形成する工程。
23. 請求項１４記載の回路基板を、下記（１）〜（８）の工程を経て製造する回路基板の製造方法。
    （１）前記第１の導体パターンが形成された前記厚膜配線基板の前記主面上に、第１のポリイミドもしくはその前駆体を形成する工程、
    （２）前記第１のポリイミドもしくはその前駆体上に第２のポリイミド前駆体を形成する工程、
    （３）前記第２のポリイミド前駆体上にネガ型フォトレジストを形成し、このフォトレジストを露光、現像、アッシングを施してレジストパターンを形成すると共に、前記第２のポリイミド前駆体をこのレジストパターンをマスクとして加工する工程、
    （４）前記フォトレジストを剥離する工程、
    （５）前記第１のポリイミドもしくはその前駆体と前記第２のポリイミド前駆体及び前記第３のポリイミド前駆体の加熱による硬化を行い前記第１の絶縁膜を完成させる工程、
    （６）前記第２のポリイミド前駆体の加熱による硬化物のパターンをマスクとして、第１のポリイミドもしくはその前駆体の加熱による硬化物をアッシングもしくはドライエッチングによって加工し、前記第１の絶縁膜に前記第１の導体パターンの各々を部分的に露出する前記ヴィアホールを形成する工程、
    （７）前記第１の絶縁膜及び前記ヴィアホールの上に前記第２の導体パターン、前記第４の導体パターン、及び前記回路補修用の配線パターンとなる導体材料を堆積する工程、
    （８）前記導体材料をネガ型レジストを用いて加工することにより、前記第２の導体パターン、前記第４の導体パターン、及び前記回路補修用の配線パターンを形成する工程。

Images