JP3687456B2 - Heat treatment method for imparting IG effect to silicon wafer and IG wafer imparted with IG effect by this method - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＤＲＡＭ等の半導体集積回路に適するシリコンウェーハを得るために、シリコンウェーハを加熱してイントリンシックゲッタリング（intrinsic gettering、以下、ＩＧという。）効果を付与する熱処理方法及びこの方法によりＩＧ効果が付与されたＩＧウェーハに関する。
【０００２】
【従来の技術】
近年、半導体集積回路を製造する工程において、歩留りを低下させる原因として酸化誘起積層欠陥（Oxidation Induced Stacking Fault、以下、ＯＳＦという。）の核となる酸素析出物の微小欠陥や、結晶に起因したパーティクル（Crystal Originated Particle、以下、ＣＯＰという。）や、或いは侵入型転位（Interstitial-type Large Dislocation、以下、ＬＤという。）の存在が挙げられている。ＯＳＦは、結晶成長時にその核となる微小欠陥が導入され、半導体デバイスを製造する際の熱酸化工程等で顕在化し、作製したデバイスのリーク電流の増加等の不良原因になる。またＣＯＰは、鏡面研磨後のシリコンウェーハをアンモニアと過酸化水素の混合液で洗浄したときにウェーハ表面に出現する結晶に起因したピットである。このウェーハをパーティクルカウンタで測定すると、このピットも本来のパーティクルとともに光散乱欠陥として検出される。このＣＯＰは電気的特性、例えば酸化膜の経時絶縁破壊特性（Time Dependent dielectric Breakdown、ＴＤＤＢ）、酸化膜耐圧特性（Time Zero Dielectric Breakdown、ＴＺＤＢ）等を劣化させる原因となる。またＣＯＰがウェーハ表面に存在するとデバイスの配線工程において段差を生じ、断線の原因となり得る。そして素子分離部分においてもリーク等の原因となり、製品の歩留りを低くする。更にＬＤは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬するとピットを生じることから転位ピットとも呼ばれる。このＬＤも、電気的特性、例えばリーク特性、アイソレーション特性等を劣化させる原因となる。
【０００３】
以上のことから、半導体集積回路を製造するために用いられるシリコンウェーハからＯＳＦ、ＣＯＰ及びＬＤを減少させることが必要となっている。
このＯＳＦ、ＣＯＰ及びＬＤを有しない無欠陥のシリコンウェーハが特開平１１−１３９３号公報に開示されている。この無欠陥のシリコンウェーハは、シリコン単結晶インゴット内での空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体がそれぞれ存在しないパーフェクト領域を［Ｐ］とするとき、パーフェクト領域［Ｐ］からなるインゴットから切出されたシリコンウェーハである。パーフェクト領域［Ｐ］は、格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］と、シリコン単結晶インゴット内で空孔型点欠陥が支配的に存在する領域［Ｖ］との間に介在する。このパーフェクト領域［Ｐ］からなるシリコンウェーハは、インゴットの引上げ速度をＶ（ｍｍ／分）とし、シリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配をＧ（℃／ｍｍ）とするとき、熱酸化処理をした際にリング状に発生するＯＳＦがウェーハ中心部で消滅するように、Ｖ／Ｇ（ｍｍ²／分・℃）の値を決めて作られる。
【０００４】
しかし、上記パーフェクト領域［Ｐ］からなるインゴットから切出されたシリコンウェーハは、ＯＳＦ、ＣＯＰ及びＬＤを有しないけれども、デバイス製造工程の熱処理において、必ずしもウェーハ内部で酸素析出が起らず、これによりＩＧ効果が十分に得られないおそれがある。ＩＧ能力が十分に備わっていないウェーハでは、デバイス工程で金属により汚染されると、接合リークや、金属不純物によるトラップ準位によるデバイスの動作不良等を生じ、これにより製品の歩留りが低下する。
従来、シリコン単結晶インゴットから切出された、研削研磨した直後のシリコンウェーハを５００〜８００℃で０．５〜２０時間保持してウェーハ内に酸素析出核を導入する工程と、この酸素析出核を含むシリコンウェーハを室温から８００〜１０００℃まで急速加熱して０．５〜２０分間保持する工程と、急速加熱して０．５〜２０分間保持したシリコンウェーハを更に室温まで放冷する工程と、放冷したシリコンウェーハを５００〜７００℃から２〜１０℃／分の速度で８００〜１１００℃まで加熱しその温度で２〜４８時間保持する工程とを含むＩＧ処理法が提案されている（特開平８−４５９４５）。
【０００５】
この処理法では、上記温度条件で急速加熱すると、ウェーハ表面は勿論、ウェーハ内部も一時的に熱平衡濃度以下になり、格子間シリコン原子が欠乏状態になり、酸素析出核が安定に成長し易い環境になる。同時にこの欠乏した格子間シリコン原子を補って安定状態になるために、ウェーハ表面では格子間シリコン原子の生成が起こり、生成した格子間シリコン原子はウェーハ内部に拡散し始める。格子間シリコン原子の欠乏状態にあったウェーハ表面付近は格子間シリコン原子の生成ですぐに飽和状態になり、酸素析出核は消滅を始める。しかし、ウェーハ表面で生成した格子間シリコン原子がウェーハ内部にまで拡散するにはある程度の時間を要するため、ウェーハ表面から内部に深く入るほど酸素析出核が成長し易い環境が長く続く。従って、ウェーハ表面に近いほど酸素析出核の密度は低く、またこの熱処理時間（０．５〜２０分）が長いほど酸素析出核、即ち欠陥の形成されない層（以下、ＤＺ層という。）の厚さは大きくなる。また８００〜１０００℃の範囲で温度が高いほど、格子間シリコン原子の拡散係数が大きく、短時間でＤＺ層の厚さは大きくなる。
急速加熱し、室温に放冷した後で８００〜１１００℃まで再び加熱すると、急速加熱で生き残ったウェーハ内部の酸素析出核が成長して酸素析出物となり、安定なＩＧ源となる。
【０００６】
【発明が解決しようとする課題】
しかし、上記ＩＧ処理法は、ＩＧ源を生成するための前処理として、研削研磨した直後のシリコンウェーハを５００〜８００℃で０．５〜２０時間保持してウェーハ内に酸素析出核を導入する工程を必要とし、更に急速加熱を行った後でウェーハ内部の酸素析出核を酸素析出物に成長させるための熱処理を必要とした。このため、ウェーハの状態での熱処理回数が多い不具合があった。
本発明の目的は、点欠陥の凝集体が存在しないことに加えて、領域［Ｐ_V］と領域［Ｐ_I］の混合領域からなる酸素濃度が０．８×１０¹⁸〜１．４×１０¹⁸ａｔｏｍｓ／ｃｍ³（旧ＡＳＴＭ）のインゴットから切出されたシリコンウェーハであっても、ＩＧ効果を発揮するウェーハにＩＧ効果を付与する熱処理方法を提供することにある。
本発明の別の目的は、この熱処理方法によりＩＧ効果を付与されたＩＧ能力の高いウェーハを提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、酸素濃度０．８×１０ ¹⁸ 〜１．４×１０ ¹⁸ ａｔｏｍｓ／ｃｍ ³ （旧ＡＳＴＭ）を有しかつ［Ｐ _V ］と［Ｐ _I ］の混合領域を有するようにＶ／Ｇを制御してチョクラルスキー法により引上げられたシリコン単結晶インゴットからシリコンウェーハを切り出してシリコンウェーハにＩＧ効果を付与する熱処理方法であって、インゴットから切り出されたシリコンウェーハを窒素、アルゴン、水素、酸素又はこれらの混合ガス雰囲気下、６００〜８５０℃で１２０〜２５０分保持する第１段熱処理を行った後、水素ガス又は水素ガスを含む雰囲気下で室温から１１００〜１２５０℃まで３℃／分〜１５０℃／秒の昇温速度で急速加熱し、１分〜２時間保持する第２段熱処理を行うことを特徴とする熱処理方法である。
但し、［Ｐ _V ］は空孔型点欠陥が支配的に存在する領域［Ｖ］に隣接しかつ点欠陥の凝集体が存在しないパーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域であり、［Ｐ _I ］は格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］に隣接しかつ前記領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域であり、Ｖはインゴットの引上げ速度であり、Ｇはシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配である。
また請求項２に係る発明は、酸素濃度０．８×１０ ¹⁸ 〜１．４×１０ ¹⁸ ａｔｏｍｓ／ｃｍ ³ （旧ＡＳＴＭ）を有しかつ［Ｐ _V ］と［Ｐ _I ］の混合領域を有するようにＶ／Ｇを制御してチョクラルスキー法により引上げられたシリコン単結晶インゴットからシリコンウェーハを切り出して前記シリコンウェーハにＩＧ効果を付与する熱処理方法であって、インゴットから切り出されたシリコンウェーハを窒素、アルゴン、水素、酸素又はこれらの混合ガス雰囲気下で室温から１１５０〜１２００℃まで１０℃／秒〜１５０℃／秒の昇温速度で加熱し、１１５０〜１２００℃で０〜３０秒間保持する第１段熱処理を行った後、水素ガス又は水素ガスを含む雰囲気下で室温から１１００〜１２５０℃まで３℃／分〜１００℃／秒の昇温速度で急速加熱し、１分〜２時間保持する第２段熱処理を行うことを特徴とする熱処理方法である。
但し、［Ｐ _V ］は空孔型点欠陥が支配的に存在する領域［Ｖ］に隣接しかつ点欠陥の凝集体が存在しないパーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域であり、［Ｐ _I ］は格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］に隣接しかつ前記領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域であり、Ｖはインゴットの引上げ速度であり、Ｇはシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配である。
【０００８】
請求項１又は２に係る発明では、シリコンウェーハの酸素濃度が０．８×１０¹⁸〜１．４×１０¹⁸ａｔｏｍｓ／ｃｍ³（旧ＡＳＴＭ）である場合であって、シリコンウェーハが領域［Ｐ_V］と領域［Ｐ_I］の混合領域からなるときには、このシリコンウェーハを上記条件で第１段熱処理すると、結晶成長時に酸素析出核が導入されない領域［Ｐ_I］にも酸素析出核が発現し、同時に結晶成長時に酸素析出核が導入されている領域［Ｐ_V］ではその酸素析出核の密度が高まる。従って、上記第１段熱処理を行ったウェーハを更に水素ガス又は水素ガスを含む雰囲気下で急速加熱して第２段熱処理を行うと、上記酸素析出核が酸素析出物（Bulk Micro Defect、以下、ＢＭＤという。）に成長し、領域［Ｐ_V］と領域［Ｐ_I］の混合領域からなるウェーハであっても、ウェーハ全面にＩＧ効果を有するようになる。
【０００９】
請求項３に係る発明は、請求項１又は２記載の熱処理方法によりＩＧ効果を付与されたＩＧウェーハであって、酸素析出物の形成されない層（ＤＺ層）がウェーハ表面から１〜１００μｍの深さにわたって形成され、このＤＺ層より深い部分に２×１０⁴〜２×１０⁸個／ｃｍ²の酸素析出物を有することを特徴とするＩＧウェーハである。
請求項１又は２に係る熱処理方法によりＩＧ効果を付与されたウェーハは、上記特性を有し、高いＩＧ効果を発揮する。
【００１０】
【発明の実施の形態】
本発明のシリコンウェーハは、ＣＺ法によりホットゾーン炉内のシリコン融液からインゴットをボロンコフ（Voronkov）の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットをスライスして作製される。
一般的に、ＣＺ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥（point defect）と点欠陥の凝集体（agglomerates：三次元欠陥）が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置（インタースチシャルサイト）で発見されるとこれが格子間シリコン点欠陥になる。
【００１１】
点欠陥は一般的にシリコン融液（溶融シリコン）とインゴット（固状シリコン）の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔型点欠陥又は格子間シリコン型点欠陥は拡散により互いに合併して、空孔型点欠陥の凝集体（vacancy agglomerates）又は格子間シリコン型点欠陥の凝集体（interstitial agglomerates）が形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。
【００１２】
空孔型点欠陥の凝集体は前述したＣＯＰの他に、ＬＳＴＤ（Laser Scattering Tomograph Defects）又はＦＰＤ（Flow Pattern Defects）と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したＬＤと呼ばれる欠陥を含む。ＦＰＤとは、インゴットをスライスして作製されたシリコンウェーハを３０分間セコエッチング（Secco etching、ＨＦ：Ｋ₂Ｃｒ₂Ｏ₇(0.15mol/l)＝２：１の混合液によるエッチング）したときに現れる特異なフローパターンを呈する痕跡の源であり、ＬＳＴＤとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
【００１３】
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をＶ（ｍｍ／分）、ホットゾーン構造でインゴット−シリコン融液の接触面の温度勾配をＧ（℃／ｍｍ）とするときに、Ｖ／Ｇ（ｍｍ²／分・℃）を制御することである。この理論では、図１に示すように、Ｖ／Ｇをよこ軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一のたて軸にとって、Ｖ／Ｇと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がＶ／Ｇによって決定されることを説明している。より詳しくは、Ｖ／Ｇ比が臨界点以上では空孔型点欠陥濃度が優勢なインゴットが形成される反面、Ｖ／Ｇ比が臨界点以下では格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。図１において、［Ｉ］は格子間シリコン型点欠陥が支配的であって、格子間シリコン型点欠陥が存在する領域（(Ｖ／Ｇ)₁以下）を示し、［Ｖ］はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域（(Ｖ／Ｇ)₂以上）を示し、［Ｐ］は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域（(Ｖ／Ｇ)₁〜(Ｖ／Ｇ)₂）を示す。領域［Ｐ］に隣接する領域［Ｖ］にはＯＳＦ核を形成する領域［ＯＳＦ］（(Ｖ／Ｇ)₂〜(Ｖ／Ｇ)₃）が存在する。
【００１４】
なお、ＣＯＰやＬＤなどの点欠陥の凝集体は検出方法によって検出感度、検出下限値が異なる値を示すことがある。そのため、本明細書において、「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶を無攪拌セコエッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察した際に、フローパターン（空孔型欠陥）及び転位クラスタ（格子間シリコン型点欠陥）の各凝集体が１×１０^-3ｃｍ³の検査体積に対して１個欠陥が検出された場合を検出下限値（１×１０³個／ｃｍ³）とするとき、点欠陥の凝集体の数が上記検出下限値以下であることをいう。
上記パーフェクト領域［Ｐ］は更に領域［Ｐ_I］と領域［Ｐ_V］に分類される。［Ｐ_I］はＶ／Ｇ比が上記(Ｖ／Ｇ)₁から臨界点までの領域であり、［Ｐ_V］はＶ／Ｇ比が臨界点から上記(Ｖ／Ｇ)₂までの領域である。即ち、［Ｐ_I］は領域［Ｉ］に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン型点欠陥濃度未満の格子間シリコン型点欠陥濃度を有する領域であり、［Ｐ_V］は領域［Ｖ］に隣接し、かつＯＳＦを形成し得る最低の空孔型点欠陥濃度未満の空孔型点欠陥濃度を有する領域である。
【００１５】
本願請求項１又は２に係る発明の所定の引上げ速度プロファイルは、インゴットがホットゾーン炉内のシリコン溶融物から引上げられる時、温度勾配に対する引上げ速度の比（Ｖ／Ｇ）が格子間シリコン型点欠陥の凝集体の発生を防止する第１臨界比（(Ｖ／Ｇ)₁）以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第２臨界比（(Ｖ／Ｇ)₂）以下に維持されるように決められる。
【００１６】
この引上げ速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることで、又はこれらの技術を組合わせることで、シミュレーションによって上記ボロンコフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、軸方向にスライスされたインゴットを横断方向にスライスしてウェーハ状態で確認し、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、複数個の基準インゴットが成長される。図２に示すように、シミュレーションのための引上げ速度プロファイルは１．２ｍｍ／分のような高い引上げ速度（a）から０．５ｍｍ／分の低い引上げ速度（c）及び再び高い引上げ速度（d）に調整される。上記低い引上げ速度は０．４ｍｍ／分又はそれ以下であることもあってもよく、引上げ速度（b）及び（d）での変化は線形的なものが望ましい。
異なった速度で引上げられた複数個の基準インゴットはそれぞれ別々に軸方向にスライスされる。最適のＶ／Ｇが軸方向のスライス、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファイルは所望のインゴットの直径、使用される特定のホットゾーン炉及びシリコン融液の品質等を含めてこれに限定されない多くの変数に依存する。
【００１７】
引上げ速度を徐々に低下させてＶ／Ｇを連続的に低下させたときのインゴットの断面図を描いてみると、図３に示される事実が分かる。図３には、インゴット内での空孔型点欠陥が支配的に存在する領域が［Ｖ］、格子間シリコン型点欠陥が支配的に存在する領域が［Ｉ］、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が［Ｐ］としてそれぞれ示される。前述したようにパーフェクト領域［Ｐ］は更に領域［Ｐ_I］と領域［Ｐ_V］に分類される。領域［Ｐ_V］はパーフェクト領域［Ｐ］の中でも凝集体にならない空孔型点欠陥が存在する領域であり、領域［Ｐ_I］はパーフェクト領域［Ｐ］の中でも凝集体にならない格子間シリコン型点欠陥が存在する領域である。
図３に示すように、インゴットの軸方向位置Ｐ₁は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置Ｐ₂は位置Ｐ₁に比べて中央に小さい空孔型点欠陥が支配的に存在する領域を含む。位置Ｐ₃は中央に空孔型点欠陥もなく、縁部分に格子間シリコン型点欠陥もないので全てパーフェクト領域である。また位置Ｐ₄は格子間シリコン型点欠陥が支配的に存在するリング領域及び中央のパーフェクト領域を含む。
【００１８】
図３から明らかなように、位置Ｐ₁に対応したウェーハＷ₁は、中央に空孔型点欠陥が支配的に存在する領域を含む。このウェーハＷ₁に対して、従来のＯＳＦ顕在化熱処理に従った、酸素雰囲気下、１０００℃±３０℃の温度で２〜５時間熱処理し、引続き１１３０℃±３０℃の温度で１〜１６時間熱処理すると、図４に示すようにウェーハＷ₁ではウェーハの周縁付近にＯＳＦリングが発生する。このＯＳＦリングで囲まれた空孔型点欠陥が支配的に存在する領域はＣＯＰが出現する傾向がある。位置Ｐ₄に対応したウェーハＷ₄は、格子間シリコン型点欠陥が支配的に存在するリング及び中央のパーフェクト領域を含む。
【００１９】
［ 1 ］ 請求項１又は２に係るシリコンウェーハ
請求項１に係るウェーハは図３の位置Ｐ₃に対応したウェーハＷ₃であって、その平面図は図５に示される。ウェーハＷ₃は次に述べる熱処理によりこのウェーハＷ₃に所望の密度以上の酸素析出核を発生させるために、その酸素濃度が０．８×１０¹⁸〜１．４×１０¹⁸ａｔｏｍｓ／ｃｍ³（旧ＡＳＴＭ）であることが必要である。位置Ｐ₃に対応したウェーハＷ₃は前述したように中央に空孔型点欠陥の凝集体もないし、縁部分に格子間シリコン型点欠陥の凝集体もないので全てパーフェクト領域であって、領域［Ｐ_V］と領域［Ｐ_I］とが混在する領域である。
【００２０】
［ 2 ］ 請求項１に係る熱処理方法
請求項１に係る熱処理には第１段熱処理と第２段熱処理がある。第１段熱処理はウェーハＷ₃を窒素、アルゴン、水素、酸素又はこれらの混合ガス雰囲気下、６００〜８５０℃で１２０〜２５０分保持することにより行われる。加熱は６００〜８５０℃に維持された熱処理炉にウェーハを５０〜１００℃／分の速度で導入して行うことが好ましい。保持温度が６００℃未満又は保持時間が３０分未満の場合には、酸素析出核が十分に増加せず、次の第２段熱処理を行ったときに、ＩＧ効果を発揮するのに必要なＢＭＤ密度が得られない。保持温度が８５０℃を越える場合には、領域［Ｐ_I］の酸素析出核密度が低いため、第２段熱処理を行ったときにＩＧ効果を発揮するに必要なＢＭＤ密度が得られない。保持温度が６００〜８５０℃で保持温度が９０分を越えかつ１２０分未満の場合には、酸素析出核形成に伴う格子間型点欠陥の過多によって、酸素析出核の析出量の抑制を生じる。保持時間が２５０分以上では生産性が低下する。
第２段熱処理は水素ガス又は水素ガスを含む雰囲気下で室温から１１００〜１２５０℃まで３℃／分〜１００℃／秒の昇温速度で急速加熱し、１分〜２時間保持する。この急速加熱は水素ガス又は水素ガスを含む雰囲気下で行われる。具体的には転位発生を伴わない酸素析出物を上記割合で含む室温のシリコンウェーハＷ ₃ を１１００〜１２５０℃の温度に加熱した炉に素早く入れ、１分〜２時間保持する。別の方法として、室温のシリコンウェーハＷ ₃ を高熱発生可能なランプを用いた高速加熱炉内に配置し、ランプスイッチを入れて熱射を開始し急速に１１００〜１２５０℃の温度に加熱し、１分〜２時間保持する。ここで急速加熱とは、３℃／分以上１００℃／秒以下、好ましくは３０℃／分以上１００℃／秒以下の昇温速度で熱処理することをいう。ランプ光照射で急速加熱する場合にはウェーハを均一に加熱できるため、予め加熱した炉に入れる場合と比較してウェーハがより反りにくいという利点がある。急速加熱して到達する最終温度が、１１００℃未満ではウェーハ表面近傍における酸素析出物の消滅が不十分でＤＺ層を十分に確保できない。また１２５０℃を越えると、ウェーハ表面近傍の酸素析出物が消滅する前に転位が発生し、ＤＺ層を十分に確保できない。また保持時間が１分未満ではウェーハ表面における酸素析出物を縮小させる時間が短すぎ、ウェーハ表面での酸素析出物の消滅が不十分でＤＺ層を十分に確保できない。また２時間を越えると、必要以上の厚さのＤＺ層が得られ、しかも生産性に悪影響を及ぼす。好ましい保持時間は１分〜１．５時間に決められる。
この急速加熱の後、シリコンウェーハを室温まで放冷すれば、ウェーハ表面から１〜１００μｍの深さにわたってＤＺ層が形成され、このＤＺ層より深い部分のＢＭＤ密度が２×１０⁴〜２×１０⁸個／ｃｍ³のＩＧウェーハが得られる。
【００２１】
［ 3 ］ 請求項２に係る熱処理方法
請求項２に係る熱処理にも第１段熱処理と第２段熱処理がある。第１段熱処理は急速加熱であって、ウェーハＷ₃を窒素、アルゴン、水素、酸素又はこれらの混合ガス雰囲気下で室温から１１５０〜１２００℃まで１０℃／秒〜１５０℃／秒の昇温速度で加熱し、１１５０〜１２００℃で０〜３０秒間保持することにより行われる。ここで保持時間が０秒間とは、昇温のみ行い、保持しないことを意味する。加熱は室温に維持された熱処理炉、又は連続運転の場合には余熱で数百度になっている熱処理炉の内部にウェーハを導入し、１０〜１５０℃／秒、好ましくは５０〜１００℃／秒の速度で１１５０〜１２００℃まで昇温する。昇温速度が１０℃／秒未満では酸素析出核は増加するものの処理能力に劣り、実用的でない。また１１５０℃未満では酸素析出核が十分に増加せず、次の第２段熱処理を行ったときに、ＩＧ効果を発揮するのに必要なＢＭＤ密度が得られない。保持温度が１２００℃を越えるか、又は保持時間が３０秒を越える場合には、スリップが発生したり、熱処理の生産性が低下する不具合を生じる。また昇温速度が１５０℃／秒を越えると、自重応力や面内温度分布のバラツキによりスリップが発生する不具合を生じる。
第２段熱処理は上記［ 2 ］の急速加熱と同じである。即ち、この第２段熱処理は水素ガス又は水素ガスを含む雰囲気下で室温から１１００〜１２５０℃まで３℃／分〜１００℃／秒の昇温速度で急速加熱し、１分〜２時間保持する。
この急速加熱の後、シリコンウェーハを室温まで放冷すれば、上記［ 2 ］と同様にウェーハ表面から１〜１００μｍの深さにわたってＤＺ層が形成され、このＤＺ層より深い部分のＢＭＤ密度が２×１０⁴〜２×１０⁸個／ｃｍ³のＩＧウェーハが得られる。
【００２２】
【実施例】
次に本発明の実施例を説明する。
＜実施例１＞
シリコン単結晶引上げ装置を用いて直径８インチのボロン（Ｂ）がドープされたｐ型のシリコンインゴットを引上げた。このインゴットは直胴部の長さが１２００ｍｍ、結晶方位が（１００）、抵抗率が約１０Ωｃｍ、酸素濃度が１．０×１０¹⁸ａｔｏｍｓ／ｃｍ³（旧ＡＳＴＭ）であった。インゴットは、引上げ時のＶ／Ｇを０．２４ｍｍ²／分℃から０．１８ｍｍ²／分℃まで連続的に減少させながら、同一条件で２本育成した。そのうちの１本のインゴットは図３に示すように引上げ方向にインゴット中心を切断し、各領域の位置を調べ、別の１本から図３のＰ₃に対応する位置のシリコンウェーハＷ₃を切出し、試料とした。この例では試料となるウェーハＷ₃は、中心部に領域［Ｐ_V］を有し、その周囲に領域［Ｐ_I］を有し、更にその周囲に領域［Ｐ_V］を有する図５に示すウェーハＷ₃である。
インゴットから切出し鏡面研磨したこのウェーハＷ₂を窒素雰囲気下、７００℃で１２０分保持することにより、第１段熱処理を行った。次いで水素ガス１０％とアルゴンガス９０％の雰囲気下、室温から１１００℃まで約５０℃／分の昇温速度で加熱し、１１００℃で１分間保持することにより、第２段熱処理を行った。
【００２３】
＜実施例２＞
第２段熱処理を１１５０℃で１分間行った以外、実施例１と同様にウェーハＷ₃を熱処理した。
＜実施例３＞
第２段熱処理を１２００℃で１分間行った以外、実施例１と同様にウェーハＷ₃を熱処理した。
＜実施例４＞
第２段熱処理を１２５０℃で１分間行った以外、実施例１と同様にウェーハＷ₃を熱処理した。
【００２４】
＜比較評価その１＞
実施例１〜４の各ウェーハを劈開し、更にウェーハ表面をライト（ Wright ）エッチング液で選択エッチングを行い、光学顕微鏡の観察により、ウェーハ表面から深さ３５０μｍにおける領域部分のＢＭＤ面積密度を測定した。これらの結果を表１に示す。
表１から明らかなように、実施例１〜４の２段熱処理により、各ウェーハはＩＧ効果に必要とされるＢＭＤ密度が得られることが判った。
【００２５】
【表１】

＜実施例５＞
実施例１と同様に直径８インチのｐ型のシリコンインゴットを引上げた。このインゴットは直胴部の長さが１２００ｍｍ、結晶方位が（１００）、抵抗率が約１０Ωｃｍ、酸素濃度が１．０×１０¹⁸ａｔｏｍｓ／ｃｍ³（旧ＡＳＴＭ）であった。インゴットは、引上げ時のＶ／Ｇを０．２４ｍｍ²／分℃から０．１８ｍｍ²／分℃まで連続的に減少させながら、同一条件で２本育成した。そのうちの１本のインゴットは図３に示すように引上げ方向にインゴット中心を切断し、各領域の位置を調べ、別の１本から図３のＰ₃に対応する位置のシリコンウェーハＷ₃を切出し、試料とした。この例では試料となるウェーハＷ₃は、中心部に領域［Ｐ_V］を有し、その周囲に領域［Ｐ_I］を有し、更にその周囲に領域［Ｐ_V］を有する図５に示すウェーハＷ₃である。
インゴットから切出し鏡面研磨したこのウェーハＷ₂を窒素雰囲気下、室温から１１５０℃まで約５０℃／秒の昇温速度で加熱し、１１５０℃で保持することなく第１段熱処理を行った。次いで水素ガス１０％とアルゴンガス９０％の雰囲気下、室温から１２００℃まで約５０℃／分の昇温速度で加熱し、１２００℃で１分間保持することにより、第２段熱処理を行った。
【００２６】
＜実施例６＞
第１段熱処理で３０秒間保持した以外、実施例５と同様にウェーハＷ₃を熱処理した。
＜実施例７＞
１２００℃で保持することなく第１段熱処理を行った以外、実施例５と同様にウェーハＷ₃を熱処理した。
＜実施例８＞
第１段熱処理で５秒間保持した以外、実施例７と同様にウェーハＷ₃を熱処理した。
＜実施例９＞
第１段熱処理で３０秒間保持した以外、実施例７と同様にウェーハＷ₃を熱処理した。
【００２７】
＜比較評価その２＞
実施例５〜９の各ウェーハを劈開し、実施例１と同様にウェーハ表面から深さ３５０μｍにおける領域部分のＢＭＤ面積密度を測定した。これらの結果を表２に示す。
表２から明らかなように、実施例５〜９の２段熱処理により、各ウェーハはＩＧ効果に必要とされるＢＭＤ密度が得られ、特に第１段熱処理が１２００℃以上の実施例７〜９ではより高いＢＭＤ密度が得られることが判った。
【００２８】
【表２】

【００２９】
【発明の効果】
以上述べたように、請求項１又は２に係る発明によれば、点欠陥の凝集体が存在しないことに加えて、領域［Ｐ_V］と領域［Ｐ_I］の混合領域からなる酸素濃度が０．８×１０¹⁸〜１．４×１０¹⁸ａｔｏｍｓ／ｃｍ³（旧ＡＳＴＭ）のシリコンウェーハであっても、ＩＧ効果を発揮するウェーハを得ることができる。
【図面の簡単な説明】
【図１】 ボロンコフの理論を基づいた、Ｖ／Ｇ比が臨界点以上では空孔豊富インゴットが形成され、Ｖ／Ｇ比が臨界点以下では格子間シリコン豊富インゴットが形成されることを示す図。
【図２】 所望の引上げ速度プロファイルを決定するための引上げ速度の変化を示す特性図。
【図３】 本発明による基準インゴットの空孔豊富領域、格子間シリコン豊富領域及びパーフェクト領域を示すＸ線トポグラフィの概略図。
【図４】 図３の位置Ｐ₁に対応するシリコンウェーハＷ₁にＯＳＦリングが出現する状況を示すウェーハＷ₁の平面図。
【図５】 図３の位置Ｐ₃に対応するシリコンウェーハＷ₃の中心部と周辺部に領域［Ｐ_V］が現れ、これらの間に領域［Ｐ_I］が現れる状況を示すウェーハＷ₃の平面図。[0001]
BACKGROUND OF THE INVENTION
  In the present invention, in order to obtain a silicon wafer suitable for a semiconductor integrated circuit such as a DRAM, the silicon wafer is heated to obtain an intrinsic gettering (hereinafter referred to as IG).Heat to give effectplaceReasonLawAnd an IG wafer to which an IG effect is imparted by this methodAbout.
[0002]
[Prior art]
  In recent years, in the process of manufacturing a semiconductor integrated circuit, as a cause of a decrease in yield, there are minute defects in oxygen precipitates that are the core of oxidation-induced stacking faults (hereinafter referred to as OSFs) and particles caused by crystals. (Crystal Originated Particles, hereinafter referred to as COP) or the presence of interstitial-type large dislocation (hereinafter referred to as LD). OSF is introduced with a micro defect that becomes a nucleus during crystal growth, and becomes apparent in a thermal oxidation process or the like when manufacturing a semiconductor device, and causes a defect such as an increase in leakage current of the manufactured device. COPs are pits caused by crystals appearing on the wafer surface when the mirror-polished silicon wafer is washed with a mixed solution of ammonia and hydrogen peroxide. When this wafer is measured with a particle counter, this pit is also detected as a light scattering defect together with the original particles. This COP causes deterioration of electrical characteristics, for example, dielectric breakdown characteristics (Time Dependent dielectric Breakdown, TDDB), oxide breakdown voltage characteristics (Time Zero Dielectric Breakdown, TZDB) of the oxide film. Further, if COP exists on the wafer surface, a step is generated in the device wiring process, which may cause disconnection. In addition, the element isolation portion also causes leakage and the like, thereby reducing the product yield. Furthermore, LD is also called a dislocation cluster, or a pit is formed when a silicon wafer having such a defect is immersed in a selective etching solution containing hydrofluoric acid as a main component. This LD also causes deterioration of electrical characteristics such as leakage characteristics and isolation characteristics.
[0003]
  From the above, it is necessary to reduce OSF, COP and LD from a silicon wafer used for manufacturing a semiconductor integrated circuit.
  A defect-free silicon wafer having no OSF, COP, and LD is disclosed in Japanese Patent Laid-Open No. 11-1393. This defect-free silicon wafer has a perfect region [P] where a perfect region in which no agglomerates of vacancy type point defects and agglomerates of interstitial silicon type point defects exist in a silicon single crystal ingot, respectively. P] is a silicon wafer cut out from an ingot. The perfect region [P] is between a region [I] where interstitial silicon type point defects exist predominantly and a region [V] where hole type point defects exist predominantly within the silicon single crystal ingot. Intervene. In the silicon wafer composed of the perfect region [P], the ingot pulling speed is V (mm / min), and the temperature gradient in the ingot vertical direction in the vicinity of the interface between the silicon melt and the ingot is G (° C./mm). V / G (mm) so that the OSF generated in the ring shape disappears at the center of the wafer when the thermal oxidation treatment is performed.²/ Min · ° C).
[0004]
  However, although the silicon wafer cut out from the ingot composed of the perfect region [P] does not have OSF, COP, and LD, oxygen precipitation does not necessarily occur inside the wafer in the heat treatment of the device manufacturing process. The IG effect may not be sufficiently obtained. When a wafer that does not have sufficient IG capability is contaminated with metal in the device process, junction leakage, device malfunction due to trap levels caused by metal impurities, and the like, resulting in a decrease in product yield.
  Conventionally, a process of introducing an oxygen precipitation nucleus into a wafer by holding a silicon wafer cut out from a silicon single crystal ingot immediately after grinding and polishing at 500 to 800 ° C. for 0.5 to 20 hours, and this oxygen precipitation nucleus A step of rapidly heating a silicon wafer containing a temperature from 800 to 1000 ° C. and holding it for 0.5 to 20 minutes, and a step of further cooling the silicon wafer that has been rapidly heated and held for 0.5 to 20 minutes to room temperature In addition, an IG treatment method including a step of heating a cooled silicon wafer from 500 to 700 ° C. to 800 to 1100 ° C. at a rate of 2 to 10 ° C./min and holding at that temperature for 2 to 48 hours has been proposed ( JP-A-8-45945).
[0005]
  In this treatment method, when heated rapidly under the above temperature conditions, not only the wafer surface but also the inside of the wafer temporarily falls below the thermal equilibrium concentration, the interstitial silicon atoms become deficient, and the oxygen precipitate nuclei are likely to grow stably. become. At the same time, since the deficient interstitial silicon atoms are compensated to become stable, interstitial silicon atoms are generated on the wafer surface, and the generated interstitial silicon atoms begin to diffuse into the wafer. The vicinity of the wafer surface, which was in a deficient state of interstitial silicon atoms, is immediately saturated by the generation of interstitial silicon atoms, and the oxygen precipitation nuclei begin to disappear. However, since it takes a certain amount of time for the interstitial silicon atoms generated on the wafer surface to diffuse into the wafer, the environment in which oxygen precipitation nuclei easily grow longer as the wafer enters deeper from the wafer surface. Therefore, the closer to the wafer surface, the lower the density of oxygen precipitation nuclei, and the longer this heat treatment time (0.5 to 20 minutes), the thicker the oxygen precipitation nuclei, that is, the layer in which no defects are formed (hereinafter referred to as DZ layer). It gets bigger. Further, the higher the temperature is in the range of 800 to 1000 ° C., the larger the diffusion coefficient of interstitial silicon atoms, and the greater the thickness of the DZ layer is in a short time.
  When rapidly heated and allowed to cool to room temperature and then heated again to 800 to 1100 ° C., oxygen precipitation nuclei inside the wafer that survived the rapid heating grow to become oxygen precipitates, which become a stable IG source.
[0006]
[Problems to be solved by the invention]
  However, in the IG processing method, as a pretreatment for generating the IG source, the silicon wafer immediately after grinding and polishing is held at 500 to 800 ° C. for 0.5 to 20 hours to introduce oxygen precipitation nuclei into the wafer. A process was required, and after rapid heating, a heat treatment was required to grow oxygen precipitate nuclei inside the wafer into oxygen precipitates. For this reason, there was a problem that the number of heat treatments in the wafer state was large..
The present inventionEyesIn particular, in addition to the absence of point defect aggregates, the region [P_V] And area [P_IThe oxygen concentration of the mixed region is 0.8 × 10¹⁸~ 1.4 × 10¹⁸atoms / cm^ThreeA wafer that exhibits the IG effect even if it is a silicon wafer cut from an ingot of (former ASTM)Heat treatment method for imparting IG effect to glassIs to provide.
  Another object of the present invention is toHeat treatmentMethodIG effect was given byIt is to provide a wafer with high IG capability.
[0007]
[Means for Solving the Problems]
  Claim1The invention according toOxygen concentration 0.8 × 10 ¹⁸ ~ 1.4 × 10 ¹⁸ atoms / cm ^Three (Formerly ASTM) and [P _V ] And [P _I ] A heat treatment method for cutting out a silicon wafer from a silicon single crystal ingot pulled up by the Czochralski method by controlling V / G so as to have a mixed region and imparting an IG effect to the silicon wafer, which is cut out from the ingot WasAfter performing a first stage heat treatment of holding a silicon wafer at 600 to 850 ° C. for 120 to 250 minutes in an atmosphere of nitrogen, argon, hydrogen, oxygen or a mixed gas thereof, from room temperature in an atmosphere containing hydrogen gas or hydrogen gas A second heat treatment is performed by rapidly heating from 1100 to 1250 ° C. at a temperature rising rate of 3 ° C./minute to 150 ° C./second and holding for 1 minute to 2 hours.Heat treatment method characterized byIt is.
However, [P _V ] Is a region that is adjacent to the region [V] in which vacancy-type point defects exist predominantly and belongs to the perfect region [P] in which no agglomerates of point defects exist, and has a concentration equal to or lower than the vacancy concentration capable of forming COP or FPD. Yes, [P _I ] Is a region that is adjacent to the region [I] in which interstitial silicon type point defects exist predominantly and is less than the minimum interstitial silicon concentration that belongs to the region [P] and can form interstitial dislocations. The pulling speed of the ingot, and G is the temperature gradient in the vertical direction of the ingot near the interface between the silicon melt and the ingot.
  And claims2The invention according toOxygen concentration 0.8 × 10 ¹⁸ ~ 1.4 × 10 ¹⁸ atoms / cm ^Three (Formerly ASTM) and [P _V ] And [P _I A heat treatment method for cutting out a silicon wafer from a silicon single crystal ingot pulled up by the Czochralski method by controlling V / G so as to have a mixed region, and imparting an IG effect to the silicon wafer. Cut outThe silicon wafer is heated from room temperature to 1150 to 1200 ° C. in a nitrogen, argon, hydrogen, oxygen or mixed gas atmosphere at a temperature rising rate of 10 ° C./second to 150 ° C./second, and the temperature of 1150 to 1200 ° C. is changed to 0 to 30. After performing the first stage heat treatment for 2 seconds, rapidly heat from room temperature to 1100 to 1250 ° C. at a rate of temperature increase of 3 ° C./minute to 100 ° C./second in an atmosphere containing hydrogen gas or 1 minute to 2nd stage heat treatment for 2 hoursHeat treatment method characterized byIt is.
However, [P _V ] Is a region that is adjacent to the region [V] in which vacancy-type point defects exist predominantly and belongs to the perfect region [P] in which no agglomerates of point defects exist, and has a concentration equal to or lower than the vacancy concentration capable of forming COP or FPD. Yes, [P _I ] Is a region that is adjacent to the region [I] in which interstitial silicon type point defects exist predominantly and is less than the minimum interstitial silicon concentration that belongs to the region [P] and can form interstitial dislocations. The pulling speed of the ingot, and G is the temperature gradient in the vertical direction of the ingot near the interface between the silicon melt and the ingot.
[0008]
  Claim1Or2In the invention according to the present invention, the oxygen concentration of the silicon wafer is 0.8 × 10¹⁸~ 1.4 × 10¹⁸atoms / cm^Three(Formerly ASTM) where the silicon wafer is in the region [P_V] And area [P_I], When this silicon wafer is subjected to the first stage heat treatment under the above conditions, the region where oxygen precipitation nuclei are not introduced during crystal growth [P_I] In which oxygen precipitation nuclei are developed and at the same time oxygen precipitation nuclei are introduced during crystal growth [P_V] Increases the density of the oxygen precipitation nuclei. Accordingly, when the wafer subjected to the first stage heat treatment is further rapidly heated in an atmosphere containing hydrogen gas or hydrogen gas to perform the second stage heat treatment, the oxygen precipitation nuclei are converted into oxygen precipitates (Bulk Micro Defect, hereinafter referred to as “Bulk Micro Defect”). BMD)) and the region [P_V] And area [P_I], The wafer has a IG effect on the entire wafer surface.
[0009]
  Claim3The invention according to claim 1Or 2DescribedIG effect was given by heat treatment methodIn the IG wafer, a layer (DZ layer) in which oxygen precipitates are not formed is formed to a depth of 1 to 100 μm from the wafer surface, and 2 × 10 6 is formed in a portion deeper than the DZ layer.^Four~ 2x10⁸Piece / cm²It is an IG wafer characterized by having an oxygen precipitate.
  Claim 1Or 2Pertaining toIG effect was given by heat treatment methodThe wafer has the above characteristics and exhibits a high IG effect.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
  The silicon wafer of the present invention is produced by slicing an ingot from a silicon melt in a hot zone furnace with a predetermined pulling speed profile based on Boronkov theory by the CZ method.
  In general, when a silicon single crystal ingot is pulled from a silicon melt in a hot zone furnace by the CZ method, point defects and agglomerates (agglomerates: three-dimensional) Defect) occurs. There are two general forms of point defects: vacancy-type point defects and interstitial silicon-type point defects. A vacancy-type point defect is one in which one silicon atom leaves one of the normal positions in the silicon crystal lattice. Such holes become hole-type point defects. On the other hand, when an atom is found at a position (interstitial site) other than the lattice point of the silicon crystal, this becomes an interstitial silicon point defect.
[0011]
  Point defects are generally formed at the contact surface between a silicon melt (molten silicon) and an ingot (solid silicon). However, by continuously pulling up the ingot, the portion that was the contact surface begins to cool as it is pulled up. During cooling, vacancy point defects or interstitial silicon point defects merge with each other by diffusion to form vacancy agglomerates or interstitial agglomerates. Is formed. In other words, the aggregate is a three-dimensional structure generated due to the merge of point defects.
[0012]
  The agglomerates of vacancy-type point defects include defects called LSTD (Laser Scattering Tomograph Defects) or FPD (Flow Pattern Defects) in addition to the above-mentioned COP. Contains a defect called. FPD is a silicon wafer made by slicing an ingot for 30 minutes (Secco etching, HF: K)₂Cr₂O₇(0.15 mol / l) = 2: 1: a trace source that exhibits a unique flow pattern that appears when the mixture is etched). LSTD is a silicon single crystal that is irradiated with infrared rays. It is a source that generates scattered light with different refractive indices.
[0013]
  Boronkov's theory is that in order to grow a high-purity ingot with a small number of defects, the ingot pulling speed is V (mm / min), and the temperature gradient at the contact surface of the ingot-silicon melt is G (° C. in a hot zone structure. / Mm), V / G (mm²/ Min · ° C.). In this theory, as shown in FIG. 1, V / G is taken as the horizontal axis, and V / G and point defect concentration are set to the same vertical axis for the vacancy type point defect concentration and the interstitial silicon type point defect concentration. The relationship is represented schematically, and it is explained that the boundary between the void region and the interstitial silicon region is determined by V / G. More specifically, when the V / G ratio is equal to or higher than the critical point, an ingot having a dominant vacancy-type point defect concentration is formed. On the other hand, when the V / G ratio is lower than the critical point, an ingot having a dominant interstitial silicon-type point defect concentration is formed. It is formed. In FIG. 1, [I] is a region where the interstitial silicon type point defect is dominant and the interstitial silicon type point defect exists ((V / G).₁[V] is a region where vacancy-type point defects in the ingot are dominant and agglomerates of vacancy-type point defects exist ((V / G)₂[P] represents a perfect region ((V / G) where no agglomerates of vacancy type point defects and agglomerates of interstitial silicon type point defects exist.₁~ (V / G)₂). A region [OSF] ((V / G) forming an OSF nucleus is included in a region [V] adjacent to the region [P].₂~ (V / G)_Three) Exists.
[0014]
  It should be noted that agglomerates of point defects such as COP and LD may show different values for detection sensitivity and detection lower limit depending on the detection method. Therefore, in this specification, the meaning of “there is no agglomeration of point defects” means that the product of the observation area and the etching allowance is measured by an optical microscope after the mirror-finished silicon single crystal is subjected to non-stirring secco etching. Is observed as an inspection volume, each aggregate of flow patterns (hole type defects) and dislocation clusters (interstitial silicon type point defects) is 1 × 10^-3cm^ThreeThe detection lower limit (1 × 10^ThreePiece / cm^Three) Means that the number of point defect agglomerates is not more than the above detection lower limit.
  The perfect region [P] is further divided into the region [P_I] And area [P_V]are categorized. [P_I] Is V / G ratio above (V / G)₁To the critical point, [P_V] V / G ratio is above the critical point (V / G)₂It is an area up to. That is, [P_I] Is a region adjacent to the region [I] and having an interstitial silicon type point defect concentration lower than the lowest interstitial silicon type point defect concentration capable of forming interstitial dislocations, and [P]_V] Is a region adjacent to the region [V] and having a vacancy-type point defect concentration lower than the lowest vacancy-type point defect concentration capable of forming an OSF.
[0015]
  Claim of this application1Or2The predetermined pulling rate profile of the invention according to the invention is that when the ingot is pulled from the silicon melt in the hot zone furnace, the ratio of the pulling rate to the temperature gradient (V / G) is agglomeration of interstitial silicon type point defects. The first critical ratio ((V / G)₁) And the second critical ratio ((V / G) for limiting the agglomerates of vacancy-type point defects to a region where the vacancy-type point defects in the center of the ingot exist predominantly.₂) Decided to be maintained below.
[0016]
  The profile of the pulling speed is determined based on the above-mentioned Boronkov theory by simulation by experimentally slicing the reference ingot in the axial direction, or by combining these techniques. That is, this determination is made by slicing the ingot sliced in the axial direction in the transverse direction after the simulation, checking it in the wafer state, and further repeating the simulation. For the simulation, a plurality of types of pulling speeds are determined within a predetermined range, and a plurality of reference ingots are grown. As shown in FIG. 2, the pulling speed profile for the simulation is from a high pulling speed (a) such as 1.2 mm / min to a low pulling speed (c) of 0.5 mm / min and again a high pulling speed (d). Adjusted to The low pulling speed may be 0.4 mm / min or less, and the change in pulling speeds (b) and (d) is preferably linear.
  A plurality of reference ingots pulled at different speeds are each sliced separately in the axial direction. The optimal V / G is determined from the correlation between the axial slice, wafer verification and simulation results, and then the optimal pulling speed profile is determined and the ingot is manufactured with that profile. The actual pulling speed profile will depend on many variables including, but not limited to, the desired ingot diameter, the particular hot zone furnace used and the quality of the silicon melt.
[0017]
  Drawing the cross-sectional view of the ingot when V / G is continuously reduced by gradually reducing the pulling speed, the fact shown in FIG. 3 can be seen. FIG. 3 shows a region [V] in which vacancy type point defects exist predominantly in the ingot [V], a region in which interstitial silicon type point defects exist predominantly [I], and vacancy type point defects. A perfect region where no agglomerates and no agglomerates of interstitial silicon type point defects exist is indicated as [P]. As described above, the perfect region [P] further includes the region [P_I] And area [P_V]are categorized. Region [P_V] Is a region in the perfect region [P] where there is a vacancy-type point defect that does not become an aggregate._I] Is a region in the perfect region [P] where there are interstitial silicon type point defects that do not become aggregates.
  As shown in FIG. 3, the axial position P of the ingot₁Includes a region where a vacancy-type point defect exists predominantly in the center. Position P₂Is position P₁As compared with the region, a region where a small hole-type point defect exists predominantly in the center is included. Position P_ThreeSince there is no hole-type point defect at the center and no interstitial silicon-type point defect at the edge, all are perfect regions. Position P_FourIncludes a ring region in which interstitial silicon type point defects exist predominantly and a central perfect region.
[0018]
  As is clear from FIG.₁Wafer W corresponding to₁Includes a region where a vacancy-type point defect exists predominantly in the center. This wafer W₁On the other hand, when heat treatment was performed at a temperature of 1000 ° C. ± 30 ° C. for 2 to 5 hours in an oxygen atmosphere according to a conventional OSF clarification heat treatment, and subsequently at 1130 ° C. ± 30 ° C. for 1 to 16 hours, Wafer W as shown in FIG.₁Then, an OSF ring is generated near the periphery of the wafer. COP tends to appear in the region where the vacancy-type point defects surrounded by the OSF ring are dominant. Position P_FourWafer W corresponding to_FourIncludes a ring in which interstitial silicon type point defects exist predominantly and a central perfect region.
[0019]
  [ 1 ] Claim1Or2Silicon wafer
  Claim1The wafer according to FIG._ThreeWafer W corresponding to_ThreeAnd the top view is a figure5Shown in Wafer W_ThreeThe wafer W is subjected to the following heat treatment._ThreeIn order to generate oxygen precipitation nuclei having a desired density or higher, the oxygen concentration is 0.8 × 10¹⁸~ 1.4 × 10¹⁸atoms / cm^Three(Old ASTM) is required. Position P_ThreeWafer W corresponding to_ThreeAs described above, there is no aggregate of void type point defects in the center and no aggregate of interstitial silicon type point defects at the edge portion._V] And area [P_I] Is a mixed area.
[0020]
  [ 2 ] Claim1Heat treatment method according to
  Claim1There are first-stage heat treatment and second-stage heat treatment. First stage heat treatment is wafer W_ThreeIs held at 600 to 850 ° C. for 120 to 250 minutes in an atmosphere of nitrogen, argon, hydrogen, oxygen or a mixed gas thereof. Heating is preferably performed by introducing the wafer into a heat treatment furnace maintained at 600 to 850 ° C. at a rate of 50 to 100 ° C./min. When the holding temperature is less than 600 ° C. or the holding time is less than 30 minutes, the oxygen precipitation nuclei do not increase sufficiently, and the BMD necessary for exhibiting the IG effect when the next second stage heat treatment is performed. The density cannot be obtained. When the holding temperature exceeds 850 ° C., the region [P_I], The BMD density required for exhibiting the IG effect cannot be obtained when the second stage heat treatment is performed. When the holding temperature is 600 to 850 ° C. and the holding temperature is more than 90 minutes and less than 120 minutes, the amount of oxygen precipitation nuclei is suppressed due to the excessive number of interstitial point defects accompanying the formation of oxygen precipitation nuclei. When the holding time is 250 minutes or more, the productivity decreases.
  Second stage heat treatmentIs waterRapid heating is performed from room temperature to 1100 to 1250 ° C. at a rate of temperature increase of 3 ° C./min to 100 ° C./sec under an atmosphere containing raw gas or hydrogen gas, and held for 1 minute to 2 hours.This rapid heating is performed in an atmosphere containing hydrogen gas or hydrogen gas. Specifically, a silicon wafer W at room temperature containing oxygen precipitates in the above proportion without causing dislocations. _Three Is quickly placed in a furnace heated to a temperature of 1100 to 1250 ° C. and held for 1 minute to 2 hours. Alternatively, a room temperature silicon wafer W _Three Is placed in a high-speed heating furnace using a lamp capable of generating high heat, a lamp switch is turned on, thermal spraying is started, the temperature is rapidly heated to 1100 to 1250 ° C., and held for 1 minute to 2 hours. Here, rapid heating refers to heat treatment at a temperature increase rate of 3 ° C./min to 100 ° C./sec, preferably 30 ° C./min to 100 ° C./sec. In the case of rapid heating by lamp light irradiation, since the wafer can be heated uniformly, there is an advantage that the wafer is less likely to warp compared to a case where it is put in a preheated furnace. If the final temperature reached by rapid heating is less than 1100 ° C., the disappearance of oxygen precipitates in the vicinity of the wafer surface is insufficient and a DZ layer cannot be secured sufficiently. On the other hand, when the temperature exceeds 1250 ° C., dislocation occurs before oxygen precipitates near the wafer surface disappear, and a DZ layer cannot be secured sufficiently. If the holding time is less than 1 minute, the time for reducing the oxygen precipitates on the wafer surface is too short, and the oxygen precipitates on the wafer surface are not sufficiently extinguished so that the DZ layer cannot be secured sufficiently. On the other hand, if it exceeds 2 hours, a DZ layer having a thickness more than necessary is obtained, and the productivity is adversely affected. The preferred holding time is determined from 1 minute to 1.5 hours.
  After this rapid heating, if the silicon wafer is allowed to cool to room temperatureTheA DZ layer is formed over a depth of 1 to 100 μm from the wafer surface, and the BMD density in a portion deeper than the DZ layer is 2 × 10^Four~ 2x10⁸Piece / cm^ThreeIG wafer can be obtained.
[0021]
  [ Three ] Claim2Heat treatment method according to
  Claim2There are also first-stage heat treatment and second-stage heat treatment. The first stage heat treatment is rapid heating, and the wafer W_ThreeIs heated from room temperature to 1150 to 1200 ° C. at a temperature rising rate of 10 ° C./second to 150 ° C./second in an atmosphere of nitrogen, argon, hydrogen, oxygen or a mixed gas thereof, and held at 1150 to 1200 ° C. for 0 to 30 seconds. Is done. Here, the holding time of 0 seconds means that only the temperature is raised and not held. The wafer is introduced into a heat treatment furnace maintained at room temperature or a heat treatment furnace having a residual heat of several hundred degrees in the case of continuous operation, and 10 to 150 ° C./second, preferably 50 to 100 ° C./second. The temperature is raised to 1150 to 1200 ° C. When the rate of temperature increase is less than 10 ° C./second, the oxygen precipitation nuclei increase, but the processing ability is inferior and is not practical. Further, if it is lower than 1150 ° C., oxygen precipitation nuclei do not increase sufficiently, and the BMD density necessary for exhibiting the IG effect cannot be obtained when the next second stage heat treatment is performed. When the holding temperature exceeds 1200 ° C. or the holding time exceeds 30 seconds, a slip occurs or the heat treatment productivity decreases. On the other hand, if the rate of temperature rise exceeds 150 ° C./second, there is a problem that slip occurs due to variations in self-weight stress and in-plane temperature distribution.
  The second stage heat treatment is the above[ 2 ]This is the same as rapid heating. That is, this second stage heat treatment is rapidly heated from room temperature to 1100 to 1250 ° C. at a heating rate of 3 ° C./minute to 100 ° C./second in an atmosphere containing hydrogen gas or hydrogen gas and held for 1 minute to 2 hours. .
  After this rapid heating, if the silicon wafer is allowed to cool to room temperature, the above[ 2 ]Similarly, a DZ layer is formed over a depth of 1 to 100 μm from the wafer surface, and the BMD density in a portion deeper than this DZ layer is 2 × 10^Four~ 2x10⁸Piece / cm^ThreeIG wafer can be obtained.
[0022]
【Example】
  Next, an embodiment of the present inventionThe theoryLight up.
  <Example1>
  Using a silicon single crystal pulling device8 inches in diameterBoron (B) dopedThe p-type silicon ingot was pulled up. This ingot has a straight body length of 1200 mm, a crystal orientation of (100), a resistivity of about 10 Ωcm, and an oxygen concentration of 1.0 × 10¹⁸atoms / cm^Three(Former ASTM). The ingot has a V / G of 0.24mm when pulled up.²/ Min C to 0.18mm²The two were grown under the same conditions while continuously decreasing to / min. One of the ingots is cut in the center of the ingot in the pulling direction as shown in FIG. 3, and the position of each region is examined._ThreeSilicon wafer W at a position corresponding to_ThreeWas cut out and used as a sample. In this example, the sample wafer W_ThreeIs the region [P_V] Around the area [P_I] And a region [P_V]5Wafer W shown in_ThreeIt is.
  This wafer W cut out from the ingot and mirror-polished₂Was held at 700 ° C. for 120 minutes in a nitrogen atmosphere to perform the first stage heat treatment. Next, the second stage heat treatment was performed by heating from room temperature to 1100 ° C. at a heating rate of about 50 ° C./min and holding at 1100 ° C. for 1 minute in an atmosphere of 10% hydrogen gas and 90% argon gas.
[0023]
  <Example2>
  Examples except that second stage heat treatment was performed at 1150 ° C. for 1 minute1Wafer W like_ThreeWas heat treated.
  <Example3>
  Examples except that second-stage heat treatment was performed at 1200 ° C. for 1 minute1Wafer W like_ThreeWas heat treated.
  <Example4>
  Examples except that second stage heat treatment was performed at 1250 ° C. for 1 minute1Wafer W like_ThreeWas heat treated.
[0024]
  <Comparison evaluation1>
  Example1~4Cleave each wafer ofFurthermore, write the wafer surface ( Wright ) Perform selective etching with an etchant and observe with an optical microscope.The BMD area density of the region portion at a depth of 350 μm from the wafer surface was measured. Table these results1Shown in
  table1As is clear from the examples1~4It was found that by the two-stage heat treatment, each wafer can obtain the BMD density required for the IG effect.
[0025]
【table1]

  <Example5>
  In the same manner as in Example 1, a p-type silicon ingot having a diameter of 8 inches was pulled up. This ingot has a straight body length of 1200 mm, a crystal orientation of (100), a resistivity of about 10 Ωcm, and an oxygen concentration of 1.0 × 10¹⁸atoms / cm^Three(Former ASTM). The ingot has a V / G of 0.24mm when pulled up.²/ Min C to 0.18mm²The two were grown under the same conditions while continuously decreasing to / ° C. One of the ingots is cut in the center of the ingot in the pulling direction as shown in FIG. 3, and the position of each region is examined._ThreeSilicon wafer W at a position corresponding to_ThreeWas cut out and used as a sample. In this example, the sample wafer W_ThreeIs the region [P_V] Around the area [P_I] And a region [P_V]5Wafer W shown in_ThreeIt is.
  This wafer W cut out from the ingot and mirror-polished₂Was heated from room temperature to 1150 ° C. at a heating rate of about 50 ° C./second in a nitrogen atmosphere, and the first stage heat treatment was performed without maintaining at 1150 ° C. Next, the second stage heat treatment was performed by heating from room temperature to 1200 ° C. at a heating rate of about 50 ° C./min and holding at 1200 ° C. for 1 minute in an atmosphere of 10% hydrogen gas and 90% argon gas.
[0026]
  <Example6>
  Example except that it was held for 30 seconds in the first stage heat treatment5Wafer W like_ThreeWas heat treated.
  <Example7>
  Except for performing the first stage heat treatment without holding at 1200 ° C.5Wafer W like_ThreeWas heat treated.
  <Example8>
  Example except that it was held for 5 seconds in the first stage heat treatment7Wafer W like_ThreeWas heat treated.
  <Example9>
  Example except that it was held for 30 seconds in the first stage heat treatment7Wafer W like_ThreeWas heat treated.
[0027]
  <Comparison evaluation2>
  Example5~9Cleave each wafer of the example1 andSimilarly, the BMD area density of the region portion at a depth of 350 μm from the wafer surface was measured. Table these results2Shown in
  table2As is clear from the examples5~9By the two-stage heat treatment, each wafer can obtain the BMD density required for the IG effect.7~9Then, it was found that a higher BMD density can be obtained.
[0028]
【table2]

[0029]
【The invention's effect】
  As mentioned above, ContractClaim1Or2In addition to the absence of point defect aggregates, the region [P_V] And area [P_IThe oxygen concentration of the mixed region is 0.8 × 10¹⁸~ 1.4 × 10¹⁸atoms / cm^ThreeEven a (old ASTM) silicon wafer can provide a wafer exhibiting the IG effect.
[Brief description of the drawings]
FIG. 1 is a diagram showing that a void-rich ingot is formed when the V / G ratio is higher than a critical point, and an interstitial silicon-rich ingot is formed when the V / G ratio is lower than the critical point, based on the Boronkov theory. .
FIG. 2 is a characteristic diagram showing a change in pulling speed for determining a desired pulling speed profile.
FIG. 3 is a schematic diagram of an X-ray topography showing a vacancy rich region, an interstitial silicon rich region, and a perfect region of a reference ingot according to the present invention.
4 is a position P in FIG. 3;₁Silicon wafer W corresponding to₁Wafer W showing the appearance of the OSF ring₁Top view of.
[Figure5Position P in FIG._ThreeSilicon wafer W corresponding to_ThreeThe area [P_V] Appear, and the region [P_I] Shows the situation where_ThreeFIG.

Claims (3)

酸素濃度０．８×１０ ¹⁸ 〜１．４×１０ ¹⁸ ａｔｏｍｓ／ｃｍ ³ （旧ＡＳＴＭ）を有しかつ［Ｐ _V ］と［Ｐ _I ］の混合領域を有するようにＶ／Ｇを制御してチョクラルスキー法により引上げられたシリコン単結晶インゴットからシリコンウェーハを切り出して前記シリコンウェーハにＩＧ効果を付与する熱処理方法であって、
前記インゴットから切り出されたシリコンウェーハを窒素、アルゴン、水素、酸素又はこれらの混合ガス雰囲気下、６００〜８５０℃で１２０〜２５０分保持する第１段熱処理を行った後、
水素ガス又は水素ガスを含む雰囲気下で室温から１１００〜１２５０℃まで３℃／分〜１５０℃／秒の昇温速度で急速加熱し、１分〜２時間保持する第２段熱処理を行うことを特徴とする熱処理方法。
但し、［Ｐ _V ］は空孔型点欠陥が支配的に存在する領域［Ｖ］に隣接しかつ点欠陥の凝集体が存在しないパーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域であり、［Ｐ _I ］は格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］に隣接しかつ前記領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域であり、Ｖはインゴットの引上げ速度であり、Ｇはシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配である。 V / G is controlled so that it has an oxygen concentration of 0.8 × 10 ^{18 to} 1.4 × 10 ¹⁸ atoms / cm ³ (former ASTM) and has a mixed region of [P _V ] and [P _I ]. A heat treatment method for cutting out a silicon wafer from a silicon single crystal ingot pulled up by the Czochralski method and imparting an IG effect to the silicon wafer,
After performing the first stage heat treatment of holding the silicon wafer cut out from the ingot at 600 to 850 ° C. for 120 to 250 minutes in an atmosphere of nitrogen, argon, hydrogen, oxygen or a mixed gas thereof,
Rapidly heating at a heating rate of 3 ° C. / min to 150 DEG ° C. / sec to 1100 to 1250 ° C. from room temperature in an atmosphere containing hydrogen gas or hydrogen gas, to make the second stage heat treatment for holding 1 minute to 2 hours A heat treatment method characterized .
However, [P _V ] belongs to the perfect region [P] adjacent to the region [V] in which vacancy-type point defects exist predominantly and does not have point defect aggregates, and can form COP or FPD. [P _I ] is the lowest interstitial lattice that is adjacent to the region [I] in which interstitial silicon-type point defects exist predominantly and that can form interstitial dislocations. This is a region below the silicon concentration, V is the pulling speed of the ingot, and G is the temperature gradient in the vertical direction of the ingot near the interface between the silicon melt and the ingot. 酸素濃度０．８×１０ ¹⁸ 〜１．４×１０ ¹⁸ ａｔｏｍｓ／ｃｍ ³ （旧ＡＳＴＭ）を有しかつ［Ｐ _V ］と［Ｐ _I ］の混合領域を有するようにＶ／Ｇを制御してチョクラルスキー法により引上げられたシリコン単結晶インゴットからシリコンウェーハを切り出して前記シリコンウェーハにＩＧ効果を付与する熱処理方法であって、
前記インゴットから切り出されたシリコンウェーハを窒素、アルゴン、水素、酸素又はこれらの混合ガス雰囲気下で室温から１１５０〜１２００℃まで１０℃／秒〜１５０℃／秒の昇温速度で加熱し、１１５０〜１２００℃で０〜３０秒間保持する第１段熱処理を行った後、
水素ガス又は水素ガスを含む雰囲気下で室温から１１００〜１２５０℃まで３℃／分〜１００℃／秒の昇温速度で急速加熱し、１分〜２時間保持する第２段熱処理を行うことを特徴とする熱処理方法。
但し、［Ｐ _V ］は空孔型点欠陥が支配的に存在する領域［Ｖ］に隣接しかつ点欠陥の凝集体が存在しないパーフェクト領域［Ｐ］に属しＣＯＰ又はＦＰＤを形成し得る空孔濃度以下の領域であり、［Ｐ _I ］は格子間シリコン型点欠陥が支配的に存在する領域［Ｉ］に隣接しかつ前記領域［Ｐ］に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域であり、Ｖはインゴットの引上げ速度であり、Ｇはシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配である。 V / G is controlled so that it has an oxygen concentration of 0.8 × 10 ^{18 to} 1.4 × 10 ¹⁸ atoms / cm ³ (former ASTM) and has a mixed region of [P _V ] and [P _I ]. A heat treatment method for cutting out a silicon wafer from a silicon single crystal ingot pulled up by the Czochralski method and imparting an IG effect to the silicon wafer,
The silicon wafer cut out from the ingot is heated from room temperature to 1150 to 1200 ° C. in a nitrogen, argon, hydrogen, oxygen or mixed gas atmosphere at a heating rate of 10 ° C./sec to 150 ° C./sec. After performing the first stage heat treatment held at 1200 ° C. for 0-30 seconds,
Rapidly heating at a heating rate of 3 ° C. / min to 100 ° C. / sec to 1100 to 1250 ° C. from room temperature in an atmosphere containing hydrogen gas or hydrogen gas, to make the second stage heat treatment for holding 1 minute to 2 hours A heat treatment method characterized .
However, [P _V ] belongs to the perfect region [P] adjacent to the region [V] in which vacancy-type point defects exist predominantly and does not have point defect aggregates, and can form COP or FPD. [P _I ] is the lowest interstitial lattice that is adjacent to the region [I] in which interstitial silicon-type point defects exist predominantly and that can form interstitial dislocations. This is a region below the silicon concentration, V is the pulling speed of the ingot, and G is the temperature gradient in the vertical direction of the ingot near the interface between the silicon melt and the ingot. 請求項１又は２記載の熱処理方法によりＩＧ効果を付与されたＩＧウェーハであって、
酸素析出物の形成されない層がウェーハ表面から１〜１００μｍの深さにわたって形成され、前記層より深い部分に２×１０⁴〜２×１０⁸個／ｃｍ²の密度で酸素析出物を有することを特徴とするＩＧウェーハ。 An IG wafer imparted with an IG effect by the heat treatment method according to claim 1 or 2 ,
A layer where oxygen precipitates are not formed is formed to a depth of 1 to 100 μm from the wafer surface, and has oxygen precipitates at a density of 2 × 10 ⁴ to 2 × 10 ⁸ pieces / cm ² deeper than the layer. Characteristic IG wafer.

Images