JP3685108B2

JP3685108B2 - Electric load drive

Info

Publication number: JP3685108B2
Application number: JP2001254402A
Authority: JP
Inventors: 芳紀小山; 正裕土田; 展正植田; 裕藤本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-08-24
Filing date: 2001-08-24
Publication date: 2005-08-17
Anticipated expiration: 2021-08-24
Also published as: JP2003069403A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気負荷に対して台形波状の電流を出力する電気負荷の駆動装置に関する。
【０００２】
【従来の技術】
例えば車両に設けられたランプやコイルなどの電気負荷をオンオフ駆動する場合、その通断電時の急峻な電流変化によりノイズが発生し、車両に搭載されたラジオや他の制御回路に悪影響を与える虞がある。特に、こうした電気負荷は通電に伴う発熱によってそのインピーダンスが変化するため、通電開始直後のインピーダンスの低い状態では定常通電時よりも電流変化が大きくなり、ノイズが一層増大する傾向がある。特開２０００−１３８５７０号公報に開示された電気負荷の駆動装置は上記問題を解決することを目的としてなされたものであり、図４に示す電気的構成を有している。
【０００３】
すなわち、この負荷駆動回路１は、バッテリ２からランプなどの負荷３に至る通電経路上に介在する抵抗４とＭＯＳトランジスタ５、駆動指令信号Ｓａに従って台形波信号Ｓｂを生成する台形波発生回路６、およびこの台形波信号Ｓｂ（電流指令信号）と抵抗４により検出された電圧値（電流検出信号）とを比較してＭＯＳトランジスタ５のゲート電圧ＶGSを制御する電流制御回路７から構成されている。
【０００４】
台形波発生回路６は、図示しないコンデンサ、充電用の定電流回路、放電用の定電流回路などから構成されており、コンデンサの両端子間に生成される台形波信号Ｓｂの上底部の電圧（以下、上辺電圧と称す）は一定値とされている。電流制御回路７は、グランド電位を基準とする上記台形波信号Ｓｂを反転させてバッテリ電位ＶＢを基準とする台形波信号Ｓｃを生成する電圧変換回路８と、この反転後の台形波信号Ｓｃと抵抗４の両端電圧とを比較して両電圧が一致するようにＭＯＳトランジスタ５のゲート電圧ＶGSを制御する誤差増幅回路９とから構成されている。
【０００５】
この構成によれば、負荷３に流れる電流（負荷電流）は、負荷３の駆動開始時にあっては台形波信号Ｓｂの電圧上昇に伴って一定の傾きで増加し、負荷３の駆動停止時にあっては台形波信号Ｓｂの電圧下降に伴って一定の傾きで減少する。そして、駆動指令信号Ｓａを周期的なパルス信号とすれば、そのデューティ比を変化させることにより負荷３（ランプ）を調光することができる。
【０００６】
【発明が解決しようとする課題】
ところで、負荷３が自動車に搭載されたランプのような場合、ランプ交換に際して常に同じ種類のランプが装着されるとは限らず、使用者の選択によって定格電流の異なったランプつまりインピーダンスの異なったランプが装着される場合がある。また、上述したように通電に伴う発熱によってそのインピーダンスが変化する。
【０００７】
上記負荷駆動回路１においては、使用が予想されるランプのうち最もインピーダンスの小さい特定のランプが接続された状態で、台形波信号Ｓｂが上辺電圧に達するまでの間ＭＯＳトランジスタ５が飽和領域で動作し、台形波信号Ｓｂが上辺電圧に達した時点でＭＯＳトランジスタ５が線形領域で動作するように台形波信号Ｓｂの上辺電圧が決められている。このように上辺電圧を決めることにより、より大きいインピーダンスを持つランプが接続された場合において、ＭＯＳトランジスタ５のドレイン損失の増大を防止することができる。
【０００８】
また、台形波状の負荷電流について立上り時間と立下り時間が短いほどノイズが増大し、立上り時間と立下り時間が長いほどＭＯＳトランジスタ５のドレイン損失が増大する。さらに、ノイズとドレイン損失は、最もインピーダンスの小さい上記特定のランプが接続された状態で最大となる。そこで、このランプが接続された状態においてノイズとドレイン損失のそれぞれが許容値以下となるように、負荷電流の立上り時間と立下り時間の最大値が決められており、その最大値に対応して台形波信号Ｓｂの傾きが一定値に決められている。
【０００９】
しかしながら、上記特定のランプよりもインピーダンスの大きいランプが接続された場合には、台形波信号Ｓｂが上辺電圧に達する前の時点で負荷電流の増加が停止するため、負荷電流の立上り時間と立下り時間は上記最大値よりも短くなる。つまり、ノイズを低減する上では、負荷３のインピーダンスによらず負荷電流の立上り時間および立下り時間を上記許容されている最大値に設定することが好ましいにもかかわらず、従来の負荷駆動回路１では不必要に短い立上り時間、立下り時間となっており、更なるノイズ低減を図ることができなかった。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、電気負荷に対して台形波状の電流を通電するものにおいて、通断電により発生するノイズを一層低減できる電気負荷の駆動装置を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載した手段によれば、電流駆動手段は、電気負荷に流れる負荷電流を検出し、その電流検出信号と信号生成手段により生成された台形波状の電流指令信号との比較に基づいて電気負荷に台形波状の電流を出力する。これにより、電気負荷への通電開始時および通電停止時における負荷電流の変化率を制限でき、負荷電流の急峻な変化により発生するノイズを低減できる。また、電気負荷への印加電圧ではなく負荷電流を直接制御しているので、電流歪みが小さくなりノイズの低減効果が高まる。
【００１２】
この場合、例えば発生ノイズ、電流駆動手段の損失などが許容値以下となるように、負荷電流の基準立上り時間と基準立下り時間が予め設定されている。傾き制御手段は、計測手段により計測された負荷電流の立上り時間および立下り時間がそれぞれ基準立上り時間および基準立下り時間に等しくなるように、電流指令信号の漸増割合および漸減割合を制御する。その結果、負荷電流は、電気負荷のインピーダンスにかかわらず、基準立上り時間をかけて増加し、基準立下り時間をかけて減少するようになる。すなわち、負荷電流の立上りと立下りは、上記電流駆動手段の損失などから許容される範囲内において最小の変化率に制御されるので、発生するノイズを一層低減することができる。
【００１３】
請求項２に記載した手段によれば、電流指令信号の漸増割合および漸減割合すなわち負荷電流の変化率が予め設定された規制値を超えないように制限されるので、インピーダンスが低い電気負荷を接続した場合に発生ノイズが許容値を超えて増大することを防止することができる。
【００１４】
請求項３に記載した手段によれば、電気負荷の両端電圧の立上り時間および立下り時間を計測することにより、等価的に負荷電流の立上り時間および立下り時間を計測することができる。電流指令信号が第２レベルつまり台形波の上底部にある時は、負荷電流も台形波の上底部となっている。そこで、この検出された上底電圧（上辺電圧）に対して相異なる所定の比率を持つ第１基準電圧と第２基準電圧との間を変化するのに要する時間を測定することにより、両端電圧つまりは負荷電流の立上り時間および立下り時間（または立上り時間および立下り時間の上記比率に応じた時間）を得ることができる。
【００１５】
請求項４に記載した手段によれば、駆動開始指令が与えられると第１の電流出力回路からコンデンサに対し供給される充電電流によってコンデンサの電圧が第１レベルから第２レベルまで漸増し、駆動停止指令が与えられるとコンデンサから第２の電流出力回路に流れる放電電流によってコンデンサの電圧が第２レベルから第１レベルまで漸減する。
【００１６】
請求項５に記載した手段によれば、負荷電流の立上り時間と基準立上り時間との差分が演算され、その差分に基づいて第１の電流出力回路の出力電流（充電電流）の大きさが制御される。また、負荷電流の立下り時間と基準立下り時間との差分が演算され、その差分に基づいて第２の電流出力回路の出力電流（放電電流）の大きさが制御される。これにより、負荷電流の立上り時間と立下り時間とを独立して制御できる。
【００１７】
請求項６に記載した手段によれば、傾き制御手段の第１および第２の電流制御手段は、コンデンサ、充電回路および放電回路からなる充放電回路として構成され、信号生成手段の第１および第２の電流出力回路の出力電流は、その充放電回路から出力される電圧により制御される。ここで、例えば負荷電流の立上り時間が基準立上り時間よりも長い場合（差分が正の場合）には、コンデンサが充電されて制御電圧が増加し第１の電流出力回路の出力電流が増加することにより、電流指令信号の立上り時間が短くなるように制御される。負荷電流の立下りについても同様となる。
【００１８】
請求項７に記載した手段によれば、負荷電流制御手段は、電流検出信号と電流指令信号との差分が小さくなるように、直流電源から電気負荷に至る通電経路に設けられたスイッチ手段の開閉状態を制御する。これにより、電流駆動手段は電気負荷に電流指令信号に追従した台形波状の電流を出力することができる。
【００１９】
請求項８に記載した手段によれば、駆動指令信号はデューティ比が制御された周期的なパルス信号（例えばＰＷＭ信号）であるため、その各周期ごとに、計測手段による負荷電流の立上り時間および立下り時間の計測と、傾き制御手段による電流指令信号の漸増割合および漸減割合の制御が行われる。これにより、負荷電流の立上り時間および立下り時間を常に且つ精度良く基準値に一致させることができ、ノイズの確実な低減が図られる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態について図１ないし図３を参照しながら説明する。図１は、電気負荷の駆動装置である負荷駆動回路の電気的構成を示している。この負荷駆動回路１１は、外部から入力される駆動指令信号Ｓａに基づいて、負荷１２（電気負荷に相当）例えば車両のヘッドライト、インストルメントパネルに設けられた各種のランプ、室内灯などを点灯・消灯制御および調光制御するものである。
【００２１】
負荷駆動回路１１は、ＩＣ１３と、これに外付けされた抵抗Ｒ１１（電流検出手段に相当）およびＮチャネル型のパワーＭＯＳトランジスタＱ１１（スイッチ手段に相当）とから構成されている。ＩＣ１３の入力端子１４には外部から駆動指令信号Ｓａが与えられ、電源端子１５、１６にはそれぞれバッテリ１７（直流電源に相当）の正極端子、負極端子が接続されるようになっている。
【００２２】
電源端子１５と検出端子１８との間には負荷１２に流れる電流（負荷電流ＩL ）を検出するための上記抵抗Ｒ１１が接続され、検出端子１８、出力端子１９、検出端子２０にはそれぞれＭＯＳトランジスタＱ１１のドレイン、ゲート、ソースが接続されている。ＭＯＳトランジスタＱ１１はハイサイドスイッチとして機能し、そのソースとバッテリ１７の負極端子との間には上記負荷１２が接続されるようになっている。
【００２３】
ＩＣ１３は、台形波発生回路２１（信号生成手段に相当）、電流制御回路２２（負荷電流制御手段に相当）、立上り・立下り時間計測回路２３（計測手段に相当し、以下において計測回路２３と称す）、傾き制御回路２４（傾き制御手段に相当）から構成されている。電流制御回路２２、抵抗Ｒ１１およびＭＯＳトランジスタＱ１１からなる回路は、本発明でいう電流駆動手段に相当する。また、図示しないが、ＩＣ１３は、バッテリ電圧ＶＢから制御用の電源電圧Ｖddを生成する電源回路と、電圧ＶＢより少なくともＭＯＳトランジスタＱ１１のしきい値電圧Ｖｔだけ高い昇圧電圧Ｖcpを生成するチャージポンプ回路とを備えている。以下、各回路についての構成を説明する。
【００２４】
台形波発生回路２１は、駆動指令信号Ｓａに従って台形波信号Ｓｂ（電流指令信号に相当）を生成するものである。電源電圧Ｖddを供給する電源線２５と電源端子１６に接続されたグランド線２６との間には、定電流回路２７（第１の電流出力回路に相当）とスイッチ回路２８と定電流回路２９（第２の電流出力回路に相当）とが直列に接続されている。定電流回路２７とスイッチ回路２８との共通接続点とグランド線２６との間には、コンデンサＣ１１が接続されている。定電流回路２７、２９は、それぞれ傾き制御回路２４から与えられる制御電圧Ｖａ、Ｖｂに応じてその出力電流値が変化するようになっている。また、スイッチ回路２８は、駆動指令信号ＳａがＨレベルの時（駆動指令時）にオフとなり、Ｌレベルの時（停止指令時）にオンとなるトランジスタから構成されている。
【００２５】
電流制御回路２２は、電圧変換回路３０と誤差増幅回路３１とから構成されている。このうち電圧変換回路３０は、グランド線２６を基準電位とする台形波信号Ｓｂを反転させて電源端子１５の電位を基準電位とする台形波信号Ｓｃを生成するものである。オペアンプ３２は、電源線２５から電源電圧Ｖddの供給を受けて動作し、その非反転入力端子は上記台形波発生回路２１の出力端子に接続されている。また、オペアンプ３２の出力端子および反転入力端子は、それぞれＮＰＮ形トランジスタＱ１２のベースおよびエミッタに接続されている。トランジスタＱ１２のコレクタは抵抗Ｒ１２を介して電源端子１５に接続され、エミッタは抵抗Ｒ１３を介してグランド線２６に接続されている。
【００２６】
誤差増幅回路３１は、反転後の台形波信号Ｓｃと抵抗Ｒ１１の両端電圧とを比較して両電圧が一致するようにＭＯＳトランジスタＱ１１のゲート電位を制御するものである。この誤差増幅回路３１は、チャージポンプ回路（図示せず）から電源線３３を介して昇圧電圧Ｖcpの供給を受けて動作するオペアンプ３４と、電源線３３とグランド線２６との間に接続されたプッシュプル回路３５とから構成されている。プッシュプル回路３５は、ＮＰＮ形トランジスタＱ１３とＰＮＰ形トランジスタＱ１４とから構成されている。
【００２７】
オペアンプ３４の非反転入力端子は検出端子１８に接続され、反転入力端子は抵抗Ｒ１２とトランジスタＱ１２のコレクタとの共通接続点に接続されている。トランジスタＱ１３、Ｑ１４の共通のベースはオペアンプ３４の出力端子に接続され、共通のエミッタは抵抗Ｒ１４を介して出力端子１９に接続されている。
【００２８】
なお、オペアンプ３４のオフセット電圧が正側に現れると、台形波信号Ｓｂが０Ｖであっても微小な負荷電流ＩL が流れる虞がある。そこで、本実施形態では、オペアンプ３４の入力段を構成する差動増幅回路（図示せず）において、各入力端子に対応する負荷トランジスタのサイズが異なる値に設定されており、これによりオフセット電圧が必ず負側に現れるようになっている。
【００２９】
計測回路２３は、サンプル・ホールド回路３６（電圧検出手段に相当）、分圧回路３７（基準電圧生成手段に相当）、および時間計測回路３８（計時手段に相当）から構成されている。
【００３０】
サンプル・ホールド回路３６は、検出端子２０の電圧すなわち負荷１２の両端電圧ＶL を分圧し、その分圧した電圧ＶL'を制御信号Ｓｄに同期して保持するものである。検出端子２０とグランド線２６との間には分圧用の抵抗Ｒ１５、Ｒ１６が直列に接続されており、その分圧点はボルテージ・フォロアの形態をなすオペアンプ３９の非反転入力端子に接続されている。オペアンプ３９の出力端子は、Ｎチャネル型のＭＯＳトランジスタＱ１５のドレイン・ソース間を介して、ボルテージ・フォロアの形態をなすオペアンプ４０の非反転入力端子に接続されており、その非反転入力端子とグランド線２６との間にはホールド用のコンデンサＣ１２が接続されている。
【００３１】
分圧回路３７は、上記オペアンプ４０の出力端子とグランド線２６との間に直列に接続された抵抗Ｒ１７、Ｒ１８、Ｒ１９から構成されている。これらＲ１７、Ｒ１８、Ｒ１９の抵抗値は１：８：１の比率に設定されており、分圧ノードｎ１、ｎ２にはそれぞれ電圧ＶL'の０．９倍、０．１倍の値を持つ基準電圧ＶL1、ＶL2（第１基準電圧、第２基準電圧に相当）が生成されるようになっている。
【００３２】
時間計測回路３８は、電圧ＶL'と基準電圧ＶL1とを比較するコンパレータ４１、電圧ＶL'と基準電圧ＶL2とを比較するコンパレータ４２、および論理回路４３から構成されている。論理回路４３は、コンパレータ４１、４２の比較信号Ｓｅ、ＳｆがそれぞれＬレベル、Ｈレベルの期間、すなわち電圧ＶL'が基準電圧ＶL1とＶL2との間を変化している期間Ｈレベルとなり、それ以外の期間Ｌレベルとなるパルス信号Ｓｇを出力するようになっている（図２（ｈ）参照）。
【００３３】
台形波状の電圧ＶL'の立上り時間は、電圧が０Ｖから増加し始めた時点から上底部の電圧に達し増加が停止した時点までの時間として定義され、電圧ＶL'の立下り時間は、電圧が上底部の電圧から減少し始めた時点から０Ｖになって減少が停止した時点までの時間として定義される。これは、負荷１２の両端電圧ＶL および負荷電流ＩL についても同様である。この定義によれば、時間計測回路３８が出力するパルス信号ＳｇのＨレベルの時間（以下、パルス幅と称す）は、立上り時間または立下り時間の０．８倍の時間に等しくなる。
【００３４】
傾き制御回路２４は、計測回路２３で計測された立上り時間、立下り時間とＩＣ１３の端子４４からクロック信号Ｓｈとして与えられる基準立上り時間Ｔａ、基準立下り時間Ｔｂ（本実施形態ではともに２００μｓ）とがそれぞれ一致するように、台形波発生回路２１の定電流回路２７、２９を制御するものである。基準立上り時間Ｔａと基準立下り時間Ｔｂは、通断電時の発生ノイズおよびＭＯＳトランジスタＱ１１のドレイン損失がそれぞれ許容値以下となるように予め決められている。
【００３５】
変換回路４５は、クロック信号Ｓｈを計数し、パルス信号Ｓｇの立上りに同期して基準立上り時間Ｔａまたは基準立下り時間Ｔｂの０．８倍の時間（１６０μｓ）だけＨレベルとなる周期的な基準パルス信号Ｓｉを出力するようになっている。減算回路４６は、パルス信号Ｓｇのパルス幅から基準パルス信号Ｓｉのパルス幅を減算するようになっており、充放電制御回路４７は、この減算により得られた差分に基づいて充放電回路４８、４９に対し駆動信号Ｓj1とＳj2、Ｓj3とＳj4を出力するようになっている。
【００３６】
充放電回路４８は、電源線２５とグランド線２６との間に接続された定電流回路５０、スイッチ回路５１、５２、抵抗Ｒ２０の直列回路、およびスイッチ回路５１、５２の共通接続点とグランド線２６との間に接続されたコンデンサＣ１３から構成されている。同様に、充放電回路４９は、電源線２５とグランド線２６との間に直列接続された定電流回路５３、スイッチ回路５４、５５、抵抗Ｒ２１、およびスイッチ回路５４、５５の共通接続点とグランド線２６との間に接続されたコンデンサＣ１４から構成されている。スイッチ回路５１、５２、５４、５５は、それぞれ駆動信号Ｓj1、Ｓj2、Ｓj3、Ｓj4がＨレベルの期間オンされるようになっている。
【００３７】
充放電回路４８、４９から出力される制御電圧Ｖａ、Ｖｂは、それぞれ駆動指令信号Ｓａに同期してサンプル・ホールド回路５６、５７により保持され、さらにクランプ回路５８、５９を介して台形波発生回路２１の定電流回路２７、２９に与えられている。ここで、クランプ回路５８、５９（傾き制限手段に相当）は、制御電圧Ｖａ、Ｖｂが予め決められた規制電圧を超えないように制限するものである。
【００３８】
なお、減算回路４６、充放電制御回路４７および充放電回路４８が本発明でいう第１の電流制御手段に相当し、減算回路４６、充放電制御回路４７および充放電回路４９が本発明でいう第２の電流制御手段に相当する。
【００３９】
次に、負荷駆動回路１１の動作について図２および図３も参照しながら説明する。
図２は、負荷１２例えばランプを調光制御するために、駆動指令信号Ｓａとして所定のデューティ比および所定の周波数（例えば１００Ｈｚ）を持つＰＷＭ信号を入力した時の各部の波形を示している。図に示す（ａ）〜（ｈ）の各波形は、それぞれ以下の信号、電圧、電流を表している。
【００４０】
（ａ）…駆動指令信号Ｓａ
（ｂ）…台形波信号Ｓｂ
（ｃ）…台形波信号Ｓｃ
（ｄ）…ＭＯＳトランジスタＱ１１のゲート電圧ＶGS
（ｅ）…負荷１２の両端電圧ＶL （負荷電流ＩL ）
（ｆ）…比較信号Ｓｅ
（ｇ）…比較信号Ｓｆ
（ｈ）…パルス信号Ｓｇ
【００４１】
まず、図２を参照しながら負荷駆動回路１１の基本動作を説明する。
駆動指令信号ＳａがＬレベルからＨレベルに変化すると（時刻ｔ１１）、台形波発生回路２１においてスイッチ回路２８がオフとなり、コンデンサＣ１１の両端電圧すなわち台形波信号Ｓｂは定電流回路２７から流れ込む電流によって０Ｖ（第１レベルに相当）から一定の傾きで上昇する。
【００４２】
電流制御回路２２は、台形波信号Ｓｂを反転した台形波信号Ｓｃと抵抗Ｒ１１の両端電圧とが一致するようにＭＯＳトランジスタＱ１１のゲート電位（つまりはゲート電圧ＶGS）を制御するので、負荷電流ＩL は台形波信号Ｓｂに従って増加する。なお、負荷電流ＩL は、ゲート電圧ＶGSがＭＯＳトランジスタＱ１１のしきい値電圧Ｖｔに達した時点で流れ始めるため、その流れ始めは時刻ｔ１１よりも若干遅れる。
【００４３】
台形波信号Ｓｂに従って負荷電流ＩL が増加し、やがて時刻ｔ１４において電流飽和状態に達すると、台形波信号Ｓｂの上昇にもかかわらず負荷電流ＩL の増加が停止する。この電流飽和状態とは、ＭＯＳトランジスタＱ１１が線形領域で動作している状態であって、バッテリ電圧ＶＢのほぼ全電圧が負荷１２に印加されている状態である。この時の負荷電流ＩL （以下、飽和負荷電流ＩLmと称す）は、負荷１２の抵抗値をＲL としてほぼＶＢ／ＲL となる。
【００４４】
これ以降は、台形波信号Ｓｃと抵抗Ｒ１１の両端電圧とに偏差が生じるため、オペアンプ３４の出力電圧すなわちＭＯＳトランジスタＱ１１のゲート電位は昇圧電圧Ｖcpまで急峻に上昇する。台形波信号Ｓｂは、電源電圧Ｖddに対し定電流回路２７の動作電圧だけ低い上辺電圧（第２レベルに相当）に達した時刻ｔ１５において上昇を停止する。
【００４５】
その後、時刻ｔ１６において台形波信号ＳｃがＨレベルからＬレベルに変化すると、台形波発生回路２１においてスイッチ回路２８がオンとなり、コンデンサＣ１１の両端電圧（台形波信号Ｓｂ）は、定電流回路２９の出力電流と定電流回路２７の出力電流との差の電流によって一定の傾きで下降する。そして、ゲート電圧ＶGSがしきい値電圧Ｖｔ付近にまで低下した時刻ｔ１７以降、負荷電流ＩL は台形波信号Ｓｂに従って減少し、やがてゲート電圧ＶGSがしきい値電圧Ｖｔを維持できなくなった時刻ｔ２０において負荷電流ＩL が０となる。
【００４６】
このように、負荷電流ＩL は、電流非飽和状態の期間にあっては台形波信号Ｓｂに追従して増減するが、電流飽和状態の期間（時刻ｔ１４から時刻ｔ１７までの期間）にあっては飽和負荷電流ＩLmに制限される。従って、従来のように台形波信号Ｓｂの傾きが一定値に決められている場合、負荷電流ＩL の立上り時間および立下り時間は負荷１２のインピーダンス（抵抗値）に応じて変化する。
【００４７】
これに対し、本実施形態では、負荷電流ＩL の立上り時間および立下り時間が、負荷１２のインピーダンス（抵抗値）にかかわらず、それぞれ基準立上り時間Ｔａおよび基準立下り時間Ｔｂに等しくなるように制御される。以下、この制御について説明する。
【００４８】
制御信号Ｓｄは、駆動指令信号ＳａがＨレベルからＬレベルに変化する時（時刻ｔ６、ｔ１６、…）に一時的にＨレベルとなる。サンプル・ホールド回路３６は、制御信号ＳｄがＨレベルとなる度に、負荷１２の両端電圧ＶL を分圧した電圧ＶL'をコンデンサＣ１２に保持する。この保持される電圧は、台形波状波形を持つ両端電圧ＶL の上辺電圧Ｖm を分圧した電圧Ｖm'である。
【００４９】
このように、計測回路２３は負荷１２の両端電圧ＶL を検出しているが、負荷１２の両端電圧ＶL は負荷電流ＩL に比例するため、実質的に負荷電流ＩL を検出していることと等価である。従って、両端電圧ＶL は本発明でいう電流検出信号に相当する。なお、以下においては、説明の便宜上抵抗Ｒ１５を０と仮定し、電圧ＶL'に替えて両端電圧ＶL を用い、電圧Ｖm'に替えて上辺電圧Ｖm を用いて説明する。
【００５０】
コンパレータ４１は、両端電圧ＶL と基準電圧ＶL1（＝０．９×Ｖm ）とを比較し、コンパレータ４２は、両端電圧ＶL とＶL2（＝０．１×Ｖm ）とを比較する。時刻ｔ６において保持された上辺電圧Ｖm は、時刻ｔ７から時刻ｔ１０までの立下り時間および時刻ｔ１１から時刻ｔ１４までの立上り時間の測定に用いられ、時刻ｔ１６において保持された上辺電圧Ｖm は、時刻ｔ１７から時刻ｔ２０までの立下り時間および時刻ｔ２１から時刻ｔ２４までの立上り時間の測定に用いられる。
【００５１】
論理回路４３から出力されるパルス信号Ｓｇは、両端電圧ＶL の立上り期間および立下り期間に対応してＨレベルとなり、そのパルス幅はそれぞれ両端電圧ＶL の立上り時間および立下り時間の０．８倍の時間に等しくなる。一方、基準パルス信号Ｓｉも両端電圧ＶL の立上り期間および立下り期間に対応してＨレベルとなり、そのパルス幅はそれぞれ基準立上り時間Ｔａまたは基準立下り時間Ｔｂの０．８倍の時間となっている。
【００５２】
充放電制御回路４７は、両端電圧ＶL の立上りおよび立下りの度にパルス信号Ｓｇのパルス幅と基準パルス信号Ｓｉのパルス幅とを比較し、両端電圧ＶL の立上り時には駆動信号Ｓj1、Ｓj2を介して充放電回路４８を制御し、両端電圧ＶL の立下り時には駆動信号Ｓj3、Ｓj4を介して充放電回路４９を制御する。立上り時においては以下のように制御され、立下りにおいても同様の制御となる。
【００５３】
▲１▼（パルス信号Ｓｇのパルス幅＞基準パルス信号Ｓｉのパルス幅）の場合
両パルス幅の差に相当する時間だけ駆動信号Ｓj1がＨレベルとなる。この時、定電流回路５０によりコンデンサＣ１３が充電され、その両端電圧すなわち制御電圧Ｖａが上昇する。この上昇により台形波発生回路２１の定電流回路２７の出力電流が増加し、台形波信号Ｓｂひいては負荷電流ＩL および両端電圧ＶL の立上り時の増加割合が高まる。その結果、立上り時間が短くなり基準立上り時間Ｔａに一致するようになる。
【００５４】
▲２▼（パルス信号Ｓｇのパルス幅＜基準パルス信号Ｓｉのパルス幅）の場合
両パルス幅の差に相当する時間だけ駆動信号Ｓj2がＨレベルとなる。この時、抵抗Ｒ２０によりコンデンサＣ１３が放電され、制御電圧Ｖａが下降する。この下降により定電流回路２７の出力電流が減少し、台形波信号Ｓｂひいては負荷電流ＩL および両端電圧ＶL の立上り時の増加割合が減少する。その結果、立上り時間が長くなり基準立上り時間Ｔａに一致するようになる。
【００５５】
▲３▼（パルス信号Ｓｇのパルス幅＝基準パルス信号Ｓｉのパルス幅）の場合
駆動信号Ｓj1、Ｓj2がともにＬレベルとなる。この時、制御電圧Ｖａは変化せず、定電流回路２７の出力電流値は現在値のまま保持される。その結果、立上り時間と基準立上り時間Ｔａとが一致した状態が持続する。
【００５６】
図３は、インピーダンス（抵抗）の異なる負荷１２を接続した場合における負荷電流ＩL の波形を示している。ここで（ａ）に示した場合のインピーダンスが最も大きく、（ｃ）に示した場合のインピーダンスが最も小さい。この図３（ａ）、（ｂ）に示すように、負荷電流ＩL の立上り時間および立下り時間は、負荷１２のインピーダンスによらず、それぞれ基準立上り時間Ｔａおよび基準立下り時間Ｔｂに等しく制御されている。
【００５７】
これに対し、図３（ｃ）においては、負荷電流ＩL の立上り時間および立下り時間がそれぞれＴｃ（＞Ｔａ）およびＴｄ（＞Ｔｂ）となっている。これは、傾き制御回路２４に設けられたクランプ回路５８、５９が、台形波発生回路２１の定電流回路２７、２９の出力電流を一定値以下に制限して、負荷電流ＩL の変化率を規制値以下に制限しているためである。この変化率の規制値は、許容される発生ノイズに基づいて予め決められている。
【００５８】
以上説明したように、負荷駆動回路１１は、抵抗Ｒ１１により負荷電流ＩL を検出し、その検出した負荷電流ＩL と台形波信号Ｓｃとが一致するように負荷１２に台形波状の電流を出力するので、負荷１２への通電開始時および通電停止時における負荷電流ＩL の急峻な変化を抑制でき、電流変化に起因して生じるノイズを低減することできる。この場合、負荷１２の電圧ではなく電流ＩL を直接制御しているので、電流歪みを小さくできノイズの低減効果が一層高まる。
【００５９】
ところで、負荷駆動回路１１が駆動する負荷１２例えばランプは、通電に伴う発熱等によってそのインピーダンス（抵抗値）が変化する。また、ランプ交換に際して定格電流の異なったランプつまりインピーダンスの異なったランプが装着される場合がある。
【００６０】
こうした事情の下で、計測回路２３は、負荷電流ＩL と比例関係にある負荷１２の両端電圧ＶL の立上り時間および立下り時間を測定し、傾き制御回路２４は、その立上り時間および立下り時間がそれぞれ基準立上り時間Ｔａおよび基準立下り時間Ｔｂに等しくなるように台形波信号Ｓｂの漸増割合および漸減割合を制御する。これにより、負荷電流ＩL は、負荷１２のインピーダンス（抵抗値）にかかわらず、基準立上り時間Ｔａをかけて増加し、基準立下り時間Ｔｂをかけて減少するようになる。
【００６１】
すなわち、負荷電流ＩL の立上りと立下りは、駆動される負荷１２によらず、ＭＯＳトランジスタＱ１１のドレイン損失などから許容される範囲内において最小の変化率に制御されるので、負荷１２の通断電時に発生するノイズをより低減することが可能となる。その結果、車両に搭載されたラジオや他の制御装置などに与えるノイズが減少し、ラジオノイズをより低減できるとともに他の制御装置をより安定して動作させることができる。
【００６２】
また、負荷１２は駆動指令信号Ｓａに従ってＰＷＭ駆動されており、両端電圧ＶL の立上り時間および立下り時間の測定には、ＰＷＭ信号の各周期毎にサンプル・ホールド回路３６により保持された最新の上辺電圧Ｖm が用いられるため、測定誤差が低減して高精度の制御が可能となる。
【００６３】
さらに、クランプ回路５８および５９は、それぞれ台形波信号Ｓｂの漸増割合および漸減割合すなわち負荷電流ＩL の変化率が予め設定された規制値を超えないように制限するので、インピーダンスが低い負荷１２が接続された場合においても、発生ノイズが許容値を超えて増大することを防止することができる。
【００６４】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
スイッチ手段であるＭＯＳトランジスタＱ１１は、負荷１２からグランド線に至る通電経路に、ローサイドスイッチとして機能するように設けてもよい。この場合、ＭＯＳトランジスタＱ１１とグランド線との間に抵抗Ｒ１１を設けるようにする。また、スイッチ手段としてバイポーラトランジスタやＩＧＢＴなどを用いても良い。
【００６５】
計測回路２３は負荷１２の両端電圧ＶL を検出することにより等価的に負荷電流ＩL を検出したが、これに替えて抵抗Ｒ１１の両端電圧を利用しても良い。また、抵抗Ｒ１１とは別に電流検出用の抵抗を設けても良い。さらに、ホールＣＴなど直接的に負荷電流ＩL を検出する電流検出手段を設けても良い。
【００６６】
クランプ回路５８および５９は、低インピーダンスの負荷１２が接続される虞がある場合など必要に応じて設ければ良い。
コンデンサＣ１３、Ｃ１４にはそれぞれ制御電圧Ｖａ、Ｖｂのホールド作用があるため、サンプル・ホールド回路５６、５７を省略しても良い。また、コンデンサＣ１１、Ｃ１３、Ｃ１４はＩＣ１３に内蔵したが、サイズが大きくなる場合には外付けとしても良い。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す負荷駆動回路の電気的構成図
【図２】駆動指令信号ＳａとしてＰＷＭ信号を入力した時の各部の信号、電圧、電流を示す波形図
【図３】インピーダンスの異なる負荷を接続した場合における負荷電流の波形図
【図４】従来技術を示す図１相当図
【符号の説明】
１１は負荷駆動回路（駆動装置）、１２は負荷（電気負荷）、１７はバッテリ（直流電源）、２１は台形波発生回路（信号生成手段）、２２は電流制御回路（負荷電流制御手段）、２３は立上り・立下り時間計測回路（計測手段）、２４は傾き制御回路（傾き制御手段）、２７は定電流回路（第１の電流出力回路）、２９は定電流回路（第２の電流出力回路）、３６はサンプル・ホールド回路（電圧検出手段）、３７は分圧回路（基準電圧生成手段）、３８は時間計測回路（計時手段）、５８、５９はクランプ回路（傾き制限手段）、Ｑ１１はパワーＭＯＳトランジスタ（スイッチ手段）、Ｒ１１は抵抗（電流検出手段）である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electric load driving device that outputs a trapezoidal wave-like current to an electric load.
[0002]
[Prior art]
For example, when an electric load such as a lamp or coil provided in a vehicle is turned on / off, noise is generated due to a sudden change in current when the power is interrupted, and this adversely affects the radio and other control circuits installed in the vehicle. There is a fear. In particular, since the impedance of such an electric load changes due to heat generated by energization, the current change becomes larger and the noise tends to further increase in a low impedance state immediately after the energization starts than in the case of steady energization. The electric load driving device disclosed in Japanese Patent Application Laid-Open No. 2000-138570 has been made for the purpose of solving the above problem, and has an electric configuration shown in FIG.
[0003]
That is, the load drive circuit 1 includes a resistor 4 and a MOS transistor 5 that are present on an energization path from the battery 2 to a load 3 such as a lamp, and a trapezoidal wave generation circuit 6 that generates a trapezoidal wave signal Sb in accordance with the drive command signal Sa. The trapezoidal wave signal Sb (current command signal) and the voltage value (current detection signal) detected by the resistor 4 are compared to control the gate voltage VGS of the MOS transistor 5.
[0004]
The trapezoidal wave generating circuit 6 includes a capacitor (not shown), a constant current circuit for charging, a constant current circuit for discharging, and the like. The voltage at the upper base of the trapezoidal wave signal Sb generated between both terminals of the capacitor ( Hereinafter, the upper side voltage) is a constant value. The current control circuit 7 inverts the trapezoidal wave signal Sb with the ground potential as a reference to generate a trapezoidal wave signal Sc with the battery potential VB as a reference, and the inverted trapezoidal wave signal Sc An error amplifying circuit 9 is configured to control the gate voltage VGS of the MOS transistor 5 so that both voltages match each other by comparing the voltage across the resistor 4.
[0005]
According to this configuration, the current flowing through the load 3 (load current) increases with a certain slope as the voltage of the trapezoidal wave signal Sb increases when the load 3 starts to be driven, and does not occur when the load 3 stops driving. As the voltage of the trapezoidal wave signal Sb decreases, it decreases with a constant slope. If the drive command signal Sa is a periodic pulse signal, the load 3 (lamp) can be dimmed by changing the duty ratio.
[0006]
[Problems to be solved by the invention]
By the way, when the load 3 is a lamp mounted on an automobile, the same type of lamp is not always mounted when replacing the lamp, and lamps having different rated currents, that is, lamps having different impedances, are selected by the user. May be installed. Further, as described above, the impedance changes due to heat generated by energization.
[0007]
In the load driving circuit 1, the MOS transistor 5 operates in the saturation region until the trapezoidal wave signal Sb reaches the upper side voltage in a state where a specific lamp having the smallest impedance among lamps expected to be used is connected. When the trapezoidal wave signal Sb reaches the upper side voltage, the upper side voltage of the trapezoidal wave signal Sb is determined so that the MOS transistor 5 operates in the linear region. By determining the upper side voltage in this way, it is possible to prevent an increase in drain loss of the MOS transistor 5 when a lamp having a larger impedance is connected.
[0008]
In addition, with respect to the trapezoidal load current, the noise increases as the rise time and the fall time are short, and the drain loss of the MOS transistor 5 increases as the rise time and the fall time are long. Furthermore, noise and drain loss are maximized when the specific lamp with the lowest impedance is connected. Therefore, the maximum values of the rise time and fall time of the load current are determined so that each of the noise and drain loss is less than the allowable value when this lamp is connected. The slope of the trapezoidal wave signal Sb is determined to be a constant value.
[0009]
However, when a lamp having a higher impedance than the specific lamp is connected, the increase in load current stops before the trapezoidal wave signal Sb reaches the upper side voltage. The time is shorter than the maximum value. That is, in order to reduce the noise, the load current rise time and fall time of the load current are preferably set to the allowable maximum values regardless of the impedance of the load 3, but the conventional load driving circuit 1 In this case, the rise time and the fall time are unnecessarily short, and further noise reduction cannot be achieved.
[0010]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a driving device for an electric load that can further reduce noise generated by power interruption in the case of passing a trapezoidal wave current to the electric load. There is to do.
[0011]
[Means for Solving the Problems]
According to the means described in claim 1, the current driving means detects a load current flowing through the electric load, and based on a comparison between the current detection signal and a trapezoidal current command signal generated by the signal generation means. A trapezoidal current is output to the electrical load. As a result, the rate of change of the load current at the start and stop of energization of the electric load can be limited, and noise generated by a sharp change in the load current can be reduced. Further, since the load current, not the voltage applied to the electric load, is directly controlled, the current distortion is reduced and the noise reduction effect is enhanced.
[0012]
In this case, for example, the reference rise time and the reference fall time of the load current are set in advance so that the generated noise, the loss of the current driving means, and the like are less than the allowable values. The slope control unit controls the gradually increasing rate and gradually decreasing rate of the current command signal so that the rising time and falling time of the load current measured by the measuring unit are equal to the reference rising time and the reference falling time, respectively. As a result, the load current increases over the reference rise time and decreases over the reference fall time regardless of the impedance of the electrical load. That is, the rising and falling of the load current are controlled to the minimum rate of change within the allowable range from the loss of the current driving means, so that the generated noise can be further reduced.
[0013]
According to the means described in claim 2, since the rate of gradual increase and decrease of the current command signal, that is, the rate of change of the load current is limited so as not to exceed a preset regulation value, an electrical load having a low impedance is connected. In this case, it is possible to prevent the generated noise from exceeding the allowable value.
[0014]
According to the means described in claim 3, the rise time and fall time of the load current can be equivalently measured by measuring the rise time and fall time of the voltage across the electric load. When the current command signal is at the second level, that is, the upper base of the trapezoidal wave, the load current is also the upper base of the trapezoidal wave. Therefore, by measuring the time required to change between the first reference voltage and the second reference voltage having different predetermined ratios with respect to the detected upper base voltage (upper side voltage), the voltage between both ends is measured. That is, the rise time and fall time of the load current (or the time corresponding to the ratio of the rise time and the fall time) can be obtained.
[0015]
According to the means described in claim 4, when a drive start command is given, the voltage of the capacitor gradually increases from the first level to the second level by the charging current supplied from the first current output circuit to the capacitor, and the drive When a stop command is given, the voltage of the capacitor gradually decreases from the second level to the first level by the discharge current flowing from the capacitor to the second current output circuit.
[0016]
According to the means described in claim 5, the difference between the rise time of the load current and the reference rise time is calculated, and the magnitude of the output current (charging current) of the first current output circuit is controlled based on the difference. Is done. Further, the difference between the fall time of the load current and the reference fall time is calculated, and the magnitude of the output current (discharge current) of the second current output circuit is controlled based on the difference. Thereby, the rise time and fall time of the load current can be controlled independently.
[0017]
According to the means described in claim 6, the first and second current control means of the inclination control means are configured as a charge / discharge circuit comprising a capacitor, a charge circuit and a discharge circuit, and the first and first of the signal generation means. The output current of the current output circuit 2 is controlled by the voltage output from the charge / discharge circuit. Here, for example, when the rise time of the load current is longer than the reference rise time (when the difference is positive), the capacitor is charged, the control voltage increases, and the output current of the first current output circuit increases. Thus, the rise time of the current command signal is controlled to be short. The same applies to the fall of the load current.
[0018]
According to the means described in claim 7, the load current control means opens and closes the switch means provided in the energization path from the DC power source to the electric load so that the difference between the current detection signal and the current command signal becomes small. Control the state. Thereby, the current drive means can output a trapezoidal current following the current command signal to the electric load.
[0019]
According to the means described in claim 8, since the drive command signal is a periodic pulse signal (for example, PWM signal) whose duty ratio is controlled, the rise time of the load current by the measuring means and The fall time is measured, and the gradual increase rate and the gradual decrease rate of the current command signal are controlled by the inclination control means. As a result, the rise time and fall time of the load current can be made consistent with the reference value constantly and accurately, and noise can be reliably reduced.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 3. FIG. 1 shows an electrical configuration of a load driving circuit which is an electric load driving device. The load driving circuit 11 lights a load 12 (corresponding to an electric load) such as a vehicle headlight, various lamps provided on an instrument panel, a room light, and the like based on a drive command signal Sa input from the outside.・ Light-off control and dimming control.
[0021]
The load driving circuit 11 includes an IC 13, a resistor R11 (corresponding to current detecting means) and an N-channel power MOS transistor Q11 (corresponding to switching means) externally attached thereto. A drive command signal Sa is given from the outside to the input terminal 14 of the IC 13, and a positive terminal and a negative terminal of a battery 17 (corresponding to a DC power source) are connected to the power terminals 15 and 16, respectively.
[0022]
The resistor R11 for detecting the current (load current IL) flowing through the load 12 is connected between the power supply terminal 15 and the detection terminal 18, and the detection terminal 18, the output terminal 19 and the detection terminal 20 are respectively connected to MOS transistors. The drain, gate, and source of Q11 are connected. The MOS transistor Q11 functions as a high-side switch, and the load 12 is connected between the source of the MOS transistor Q11 and the negative terminal of the battery 17.
[0023]
The IC 13 includes a trapezoidal wave generation circuit 21 (corresponding to signal generation means), a current control circuit 22 (corresponding to load current control means), and a rise / fall time measurement circuit 23 (corresponding to measurement means, hereinafter referred to as a measurement circuit 23 and And an inclination control circuit 24 (corresponding to an inclination control means). A circuit comprising the current control circuit 22, the resistor R11, and the MOS transistor Q11 corresponds to the current driving means referred to in the present invention. Although not shown, the IC 13 includes a power supply circuit that generates a control power supply voltage Vdd from the battery voltage VB, and a charge pump circuit that generates a boosted voltage Vcp higher than the voltage VB by at least the threshold voltage Vt of the MOS transistor Q11. And. Hereinafter, the configuration of each circuit will be described.
[0024]
The trapezoidal wave generation circuit 21 generates a trapezoidal wave signal Sb (corresponding to a current command signal) in accordance with the drive command signal Sa. Between a power supply line 25 for supplying a power supply voltage Vdd and a ground line 26 connected to the power supply terminal 16, a constant current circuit 27 (corresponding to a first current output circuit), a switch circuit 28, and a constant current circuit 29 ( Corresponding to the second current output circuit). A capacitor C <b> 11 is connected between the common connection point between the constant current circuit 27 and the switch circuit 28 and the ground line 26. The constant current circuits 27 and 29 have their output current values changed according to the control voltages Va and Vb supplied from the inclination control circuit 24, respectively. The switch circuit 28 includes a transistor that is turned off when the drive command signal Sa is at the H level (drive command) and turned on when the drive command signal Sa is at the L level (stop command).
[0025]
The current control circuit 22 includes a voltage conversion circuit 30 and an error amplification circuit 31. Among these, the voltage conversion circuit 30 inverts the trapezoidal wave signal Sb having the ground line 26 as a reference potential to generate a trapezoidal wave signal Sc having the potential of the power supply terminal 15 as the reference potential. The operational amplifier 32 operates by receiving the power supply voltage Vdd from the power supply line 25, and its non-inverting input terminal is connected to the output terminal of the trapezoidal wave generating circuit 21. The output terminal and the inverting input terminal of the operational amplifier 32 are connected to the base and emitter of the NPN transistor Q12, respectively. The collector of the transistor Q12 is connected to the power supply terminal 15 via the resistor R12, and the emitter is connected to the ground line 26 via the resistor R13.
[0026]
The error amplifying circuit 31 compares the inverted trapezoidal wave signal Sc and the voltage across the resistor R11, and controls the gate potential of the MOS transistor Q11 so that both voltages match. The error amplification circuit 31 is connected between an operational amplifier 34 that operates by receiving a boosted voltage Vcp from a charge pump circuit (not shown) via a power supply line 33, and the power supply line 33 and the ground line 26. And a push-pull circuit 35. The push-pull circuit 35 includes an NPN transistor Q13 and a PNP transistor Q14.
[0027]
The non-inverting input terminal of the operational amplifier 34 is connected to the detection terminal 18, and the inverting input terminal is connected to a common connection point between the resistor R12 and the collector of the transistor Q12. The common bases of the transistors Q13 and Q14 are connected to the output terminal of the operational amplifier 34, and the common emitter is connected to the output terminal 19 via the resistor R14.
[0028]
If the offset voltage of the operational amplifier 34 appears on the positive side, a minute load current IL may flow even if the trapezoidal wave signal Sb is 0V. Therefore, in this embodiment, in the differential amplifier circuit (not shown) constituting the input stage of the operational amplifier 34, the size of the load transistor corresponding to each input terminal is set to a different value. It always appears on the negative side.
[0029]
The measuring circuit 23 includes a sample and hold circuit 36 (corresponding to voltage detecting means), a voltage dividing circuit 37 (corresponding to reference voltage generating means), and a time measuring circuit 38 (corresponding to time measuring means).
[0030]
The sample and hold circuit 36 divides the voltage at the detection terminal 20, that is, the voltage VL across the load 12, and holds the divided voltage VL 'in synchronization with the control signal Sd. Voltage dividing resistors R15 and R16 are connected in series between the detection terminal 20 and the ground line 26, and the voltage dividing point is connected to the non-inverting input terminal of an operational amplifier 39 in the form of a voltage follower. Yes. The output terminal of the operational amplifier 39 is connected to the non-inverting input terminal of the operational amplifier 40 in the form of a voltage follower via the drain and source of the N-channel MOS transistor Q15. A holding capacitor C12 is connected to the line 26.
[0031]
The voltage dividing circuit 37 includes resistors R17, R18, and R19 connected in series between the output terminal of the operational amplifier 40 and the ground line 26. The resistance values of R17, R18, and R19 are set at a ratio of 1: 8: 1, and the voltage dividing nodes n1 and n2 have reference values that are 0.9 times and 0.1 times the voltage VL ′, respectively. Voltages VL1 and VL2 (corresponding to the first reference voltage and the second reference voltage) are generated.
[0032]
The time measuring circuit 38 includes a comparator 41 that compares the voltage VL ′ with the reference voltage VL1, a comparator 42 that compares the voltage VL ′ with the reference voltage VL2, and a logic circuit 43. In the logic circuit 43, the comparison signals Se and Sf of the comparators 41 and 42 are in the L level and the H level, that is, the period in which the voltage VL ′ is changing between the reference voltages VL1 and VL2, and otherwise. The pulse signal Sg which is at the L level during the period is output (see FIG. 2 (h)).
[0033]
The rise time of the trapezoidal voltage VL ′ is defined as the time from the time when the voltage starts to increase from 0 V to the time when the voltage reaches the upper bottom and stops increasing, and the fall time of the voltage VL ′ It is defined as the time from the time when the voltage starts to decrease from the voltage at the top to the time when the voltage decreases to 0V and stops decreasing. The same applies to the voltage VL across the load 12 and the load current IL. According to this definition, the H level time (hereinafter referred to as pulse width) of the pulse signal Sg output from the time measuring circuit 38 is equal to 0.8 times the rise time or fall time.
[0034]
The slope control circuit 24 includes a rise time and a fall time measured by the measurement circuit 23, a reference rise time Ta given as a clock signal Sh from the terminal 44 of the IC 13, and a reference fall time Tb (both in this embodiment, 200 μs). Are controlled so that the constant current circuits 27 and 29 of the trapezoidal wave generating circuit 21 are matched. The reference rise time Ta and the reference fall time Tb are determined in advance so that the noise generated at the time of power interruption and the drain loss of the MOS transistor Q11 are less than the allowable values, respectively.
[0035]
The conversion circuit 45 counts the clock signal Sh and is a periodic reference that becomes H level for a time (160 μs) that is 0.8 times the reference rise time Ta or the reference fall time Tb in synchronization with the rise of the pulse signal Sg. A pulse signal Si is output. The subtracting circuit 46 subtracts the pulse width of the reference pulse signal Si from the pulse width of the pulse signal Sg, and the charging / discharging control circuit 47 determines whether the charging / discharging circuit 48, 49, drive signals Sj1 and Sj2, Sj3 and Sj4 are output.
[0036]
The charge / discharge circuit 48 includes a constant current circuit 50, switch circuits 51 and 52, a series circuit of a resistor R20 connected between the power supply line 25 and the ground line 26, and a common connection point of the switch circuits 51 and 52 and a ground line. 26 and a capacitor C13 connected between Similarly, the charge / discharge circuit 49 includes a constant current circuit 53, switch circuits 54 and 55, a resistor R21, and a common connection point of the switch circuits 54 and 55 connected in series between the power supply line 25 and the ground line 26 and the ground. The capacitor C14 is connected to the line 26. The switch circuits 51, 52, 54, and 55 are turned on while the drive signals Sj1, Sj2, Sj3, and Sj4 are at the H level, respectively.
[0037]
The control voltages Va and Vb output from the charge / discharge circuits 48 and 49 are respectively held by the sample and hold circuits 56 and 57 in synchronization with the drive command signal Sa, and further, trapezoidal wave generating circuits via the clamp circuits 58 and 59. 21 constant current circuits 27 and 29 are provided. Here, the clamp circuits 58 and 59 (corresponding to the inclination limiting means) limit the control voltages Va and Vb so that they do not exceed a predetermined regulation voltage.
[0038]
The subtraction circuit 46, the charge / discharge control circuit 47, and the charge / discharge circuit 48 correspond to the first current control means in the present invention, and the subtraction circuit 46, the charge / discharge control circuit 47, and the charge / discharge circuit 49 in the present invention. This corresponds to the second current control means.
[0039]
Next, the operation of the load driving circuit 11 will be described with reference to FIGS.
FIG. 2 shows the waveform of each part when a PWM signal having a predetermined duty ratio and a predetermined frequency (for example, 100 Hz) is input as the drive command signal Sa in order to perform dimming control of the load 12 such as a lamp. The waveforms (a) to (h) shown in the figure represent the following signals, voltages, and currents, respectively.
[0040]
(A) Drive command signal Sa
(B) Trapezoidal wave signal Sb
(C) Trapezoidal wave signal Sc
(D) ... MOS transistor Q11 gate voltage VGS
(E) Voltage across the load 12 VL (load current IL)
(F) Comparison signal Se
(G) ... Comparison signal Sf
(H) Pulse signal Sg
[0041]
First, the basic operation of the load drive circuit 11 will be described with reference to FIG.
When the drive command signal Sa changes from the L level to the H level (time t11), the switch circuit 28 is turned off in the trapezoidal wave generation circuit 21, and the voltage across the capacitor C11, that is, the trapezoidal wave signal Sb is caused by the current flowing from the constant current circuit 27. It rises from 0V (corresponding to the first level) with a certain slope.
[0042]
Since the current control circuit 22 controls the gate potential (that is, the gate voltage VGS) of the MOS transistor Q11 so that the trapezoidal wave signal Sc obtained by inverting the trapezoidal wave signal Sb matches the voltage across the resistor R11, the load current IL Increases according to the trapezoidal wave signal Sb. Since the load current IL starts to flow when the gate voltage VGS reaches the threshold voltage Vt of the MOS transistor Q11, the start of the flow is slightly delayed from the time t11.
[0043]
When the load current IL increases according to the trapezoidal wave signal Sb and eventually reaches a current saturation state at time t14, the increase in the load current IL stops despite the increase in the trapezoidal wave signal Sb. This current saturation state is a state in which the MOS transistor Q11 is operating in the linear region, and a state in which almost the entire voltage of the battery voltage VB is applied to the load 12. The load current IL at this time (hereinafter referred to as a saturation load current ILm) is approximately VB / RL, where the resistance value of the load 12 is RL.
[0044]
Thereafter, a deviation occurs between the trapezoidal wave signal Sc and the voltage across the resistor R11, so that the output voltage of the operational amplifier 34, that is, the gate potential of the MOS transistor Q11 rises steeply to the boosted voltage Vcp. The trapezoidal wave signal Sb stops rising at time t15 when it reaches the upper side voltage (corresponding to the second level) that is lower than the power supply voltage Vdd by the operating voltage of the constant current circuit 27.
[0045]
Thereafter, when the trapezoidal wave signal Sc changes from the H level to the L level at time t16, the switch circuit 28 is turned on in the trapezoidal wave generating circuit 21, and the voltage across the capacitor C11 (the trapezoidal wave signal Sb) is supplied to the constant current circuit 29. The output current and the output current of the constant current circuit 27 fall with a constant slope due to the difference current. Then, after time t17 when the gate voltage VGS decreases to near the threshold voltage Vt, the load current IL decreases according to the trapezoidal wave signal Sb, and at time t20 when the gate voltage VGS can no longer maintain the threshold voltage Vt. The load current IL becomes zero.
[0046]
As described above, the load current IL increases and decreases following the trapezoidal wave signal Sb in the current non-saturated period, but in the current saturated period (time t14 to time t17). Limited to saturation load current ILm. Accordingly, when the slope of the trapezoidal wave signal Sb is determined to be a constant value as in the prior art, the rise time and fall time of the load current IL change according to the impedance (resistance value) of the load 12.
[0047]
On the other hand, in this embodiment, the rise time and fall time of the load current IL are controlled to be equal to the reference rise time Ta and the reference fall time Tb, respectively, regardless of the impedance (resistance value) of the load 12. Is done. Hereinafter, this control will be described.
[0048]
The control signal Sd temporarily becomes H level when the drive command signal Sa changes from H level to L level (time t6, t16,...). The sample and hold circuit 36 holds the voltage VL ′ obtained by dividing the voltage VL across the load 12 in the capacitor C12 every time the control signal Sd becomes H level. The held voltage is a voltage Vm ′ obtained by dividing the upper side voltage Vm of the both-end voltage VL having a trapezoidal waveform.
[0049]
As described above, the measurement circuit 23 detects the voltage VL across the load 12, but the voltage VL across the load 12 is proportional to the load current IL, which is equivalent to detecting the load current IL substantially. It is. Therefore, the both-end voltage VL corresponds to the current detection signal in the present invention. In the following description, for convenience of explanation, it is assumed that the resistor R15 is 0, the voltage VL ′ is used instead of the voltage VL ′, and the upper side voltage Vm is used instead of the voltage Vm ′.
[0050]
The comparator 41 compares the both-end voltage VL and the reference voltage VL1 (= 0.9 × Vm), and the comparator 42 compares the both-end voltage VL and VL2 (= 0.1 × Vm). The upper side voltage Vm held at time t6 is used to measure the falling time from time t7 to time t10 and the rising time from time t11 to time t14. The upper side voltage Vm held at time t16 is used at time t17. Is used to measure the fall time from time t20 to time t20 and the rise time from time t21 to time t24.
[0051]
The pulse signal Sg output from the logic circuit 43 becomes H level corresponding to the rising period and falling period of the both-end voltage VL, and its pulse width is 0.8 times the rising time and falling time of the both-end voltage VL, respectively. Equal to the time of On the other hand, the reference pulse signal Si is also at the H level corresponding to the rising and falling periods of the both-end voltage VL, and the pulse width is 0.8 times the reference rising time Ta or the reference falling time Tb, respectively. Yes.
[0052]
The charge / discharge control circuit 47 compares the pulse width of the pulse signal Sg with the pulse width of the reference pulse signal Si every time the voltage VL rises and falls, and uses the drive signals Sj1 and Sj2 when the voltage VL rises. The charge / discharge circuit 48 is controlled, and the charge / discharge circuit 49 is controlled via the drive signals Sj3 and Sj4 when the voltage VL of both ends falls. The following control is performed at the rising edge, and the same control is performed at the falling edge.
[0053]
(1) (pulse width of pulse signal Sg> pulse width of reference pulse signal Si)
The drive signal Sj1 becomes H level for a time corresponding to the difference between both pulse widths. At this time, the capacitor C13 is charged by the constant current circuit 50, and the voltage across that, that is, the control voltage Va rises. Due to this rise, the output current of the constant current circuit 27 of the trapezoidal wave generating circuit 21 increases, and the rate of increase of the trapezoidal wave signal Sb and the load current IL and the both-end voltage VL at the time of rising increases. As a result, the rise time becomes shorter and coincides with the reference rise time Ta.
[0054]
(2) (Pulse width of pulse signal Sg <pulse width of reference pulse signal Si)
The drive signal Sj2 becomes H level for a time corresponding to the difference between both pulse widths. At this time, the capacitor C13 is discharged by the resistor R20, and the control voltage Va drops. Due to this decrease, the output current of the constant current circuit 27 decreases, and the rate of increase of the trapezoidal wave signal Sb and the load current IL and the both-end voltage VL at the time of rising decreases. As a result, the rise time becomes longer and coincides with the reference rise time Ta.
[0055]
(3) (Pulse width of pulse signal Sg = pulse width of reference pulse signal Si)
The drive signals Sj1 and Sj2 are both at the L level. At this time, the control voltage Va does not change, and the output current value of the constant current circuit 27 is held at the current value. As a result, the state where the rise time and the reference rise time Ta coincide with each other continues.
[0056]
FIG. 3 shows a waveform of the load current IL when a load 12 having a different impedance (resistance) is connected. Here, the impedance in the case shown in (a) is the largest, and the impedance in the case shown in (c) is the smallest. As shown in FIGS. 3A and 3B, the rise time and fall time of the load current IL are controlled to be equal to the reference rise time Ta and the reference fall time Tb, respectively, regardless of the impedance of the load 12. ing.
[0057]
On the other hand, in FIG. 3C, the rising time and falling time of the load current IL are Tc (> Ta) and Td (> Tb), respectively. This is because the clamp circuits 58 and 59 provided in the inclination control circuit 24 restrict the output current of the constant current circuits 27 and 29 of the trapezoidal wave generation circuit 21 to a certain value or less, thereby regulating the rate of change of the load current IL. This is because it is limited to the value or less. The regulation value of the change rate is determined in advance based on allowable generated noise.
[0058]
As described above, the load driving circuit 11 detects the load current IL by the resistor R11, and outputs a trapezoidal wave-like current to the load 12 so that the detected load current IL and the trapezoidal wave signal Sc coincide with each other. Abrupt changes in the load current IL at the start and stop of energization of the load 12 can be suppressed, and noise generated due to the current change can be reduced. In this case, since the current IL, not the voltage of the load 12, is directly controlled, the current distortion can be reduced and the noise reduction effect is further enhanced.
[0059]
By the way, the impedance (resistance value) of the load 12 driven by the load driving circuit 11, such as a lamp, changes due to heat generated by energization. In addition, when replacing the lamp, a lamp with a different rated current, that is, a lamp with a different impedance may be mounted.
[0060]
Under such circumstances, the measurement circuit 23 measures the rise time and fall time of the voltage VL across the load 12 that is proportional to the load current IL, and the slope control circuit 24 uses the rise time and fall time. The gradually increasing rate and gradually decreasing rate of the trapezoidal wave signal Sb are controlled so as to be equal to the reference rising time Ta and the reference falling time Tb, respectively. As a result, the load current IL increases over the reference rise time Ta and decreases over the reference fall time Tb regardless of the impedance (resistance value) of the load 12.
[0061]
That is, the rise and fall of the load current IL is controlled to the minimum rate of change within the allowable range from the drain loss of the MOS transistor Q11 and the like, regardless of the driven load 12, so that the load 12 is disconnected. It is possible to further reduce noise generated during power transmission. As a result, noise applied to the radio mounted on the vehicle, other control devices, etc. is reduced, radio noise can be further reduced, and other control devices can be operated more stably.
[0062]
The load 12 is PWM driven in accordance with the drive command signal Sa, and the rise time and fall time of the both-end voltage VL are measured for the latest upper side held by the sample and hold circuit 36 for each period of the PWM signal. Since the voltage Vm is used, measurement error is reduced and high-precision control is possible.
[0063]
Further, the clamp circuits 58 and 59 limit the gradually increasing rate and gradually decreasing rate of the trapezoidal wave signal Sb, that is, the rate of change of the load current IL, so that the load 12 with low impedance is connected. Even in such a case, it is possible to prevent the generated noise from increasing beyond an allowable value.
[0064]
The present invention is not limited to the embodiment described above and shown in the drawings. For example, the present invention can be modified or expanded as follows.
The MOS transistor Q11 which is a switch means may be provided in the energizing path from the load 12 to the ground line so as to function as a low side switch. In this case, a resistor R11 is provided between the MOS transistor Q11 and the ground line. Further, a bipolar transistor, an IGBT, or the like may be used as the switch means.
[0065]
Although the measurement circuit 23 detects the load current IL equivalently by detecting the voltage VL across the load 12, the voltage across the resistor R11 may be used instead. In addition to the resistor R11, a resistor for current detection may be provided. Furthermore, a current detecting means for directly detecting the load current IL such as a hall CT may be provided.
[0066]
The clamp circuits 58 and 59 may be provided as necessary, such as when there is a possibility that the low impedance load 12 is connected.
Since the capacitors C13 and C14 have the holding action of the control voltages Va and Vb, respectively, the sample and hold circuits 56 and 57 may be omitted. Further, although the capacitors C11, C13, and C14 are built in the IC 13, they may be externally attached when the size increases.
[Brief description of the drawings]
FIG. 1 is an electrical configuration diagram of a load driving circuit showing an embodiment of the present invention.
FIG. 2 is a waveform diagram showing signals, voltages, and currents of various parts when a PWM signal is input as a drive command signal Sa.
FIG. 3 is a waveform diagram of load current when loads with different impedances are connected.
FIG. 4 is a view corresponding to FIG.
[Explanation of symbols]
11 is a load drive circuit (drive device), 12 is a load (electric load), 17 is a battery (DC power supply), 21 is a trapezoidal wave generation circuit (signal generation means), 22 is a current control circuit (load current control means), 23 is a rise / fall time measurement circuit (measurement means), 24 is a slope control circuit (slope control means), 27 is a constant current circuit (first current output circuit), and 29 is a constant current circuit (second current output). Circuit) 36 is a sample and hold circuit (voltage detecting means), 37 is a voltage dividing circuit (reference voltage generating means), 38 is a time measuring circuit (time measuring means), 58 and 59 are clamp circuits (tilt limiting means), Q11 Is a power MOS transistor (switch means), and R11 is a resistor (current detection means).

Claims

外部から入力される駆動指令信号に従い駆動開始指令時に第１レベルから第２レベルまで漸増し、駆動停止指令時に第２レベルから第１レベルまで漸減する台形波状の電流指令信号を生成する信号生成手段と、
直流電源から電気負荷に至る通電経路に設けられ、前記電気負荷に流れる負荷電流を検出してその電流検出信号と前記電流指令信号との比較に基づいて前記電気負荷に台形波状の電流を出力する電流駆動手段と、
前記電流指令信号の漸増に対応した前記負荷電流の立上り時間および前記電流指令信号の漸減に対応した前記負荷電流の立下り時間を計測する計測手段と、
前記計測された立上り時間と予め設定された基準立上り時間および前記計測された立下り時間と予め設定された基準立下り時間がそれぞれ等しくなるように前記信号生成手段における電流指令信号の漸増割合および漸減割合を制御する傾き制御手段とを備えていることを特徴とする電気負荷の駆動装置。Signal generating means for generating a trapezoidal current command signal that gradually increases from the first level to the second level at the time of a drive start command and gradually decreases from the second level to the first level at the time of a drive stop command in accordance with a drive command signal input from the outside When,
Provided in an energization path from a DC power source to an electric load, detects a load current flowing through the electric load, and outputs a trapezoidal wave-like current to the electric load based on a comparison between the current detection signal and the current command signal Current drive means;
Measuring means for measuring a rise time of the load current corresponding to a gradual increase of the current command signal and a fall time of the load current corresponding to a gradual decrease of the current command signal;
The gradually increasing rate and gradually decreasing of the current command signal in the signal generating means so that the measured rise time and the preset reference rise time and the measured fall time and the preset reference fall time are equal, respectively. An electric load driving device comprising an inclination control means for controlling the ratio.

前記傾き制御手段は、前記電流指令信号の漸増割合および漸減割合が予め設定された規制値を超えないように制限する傾き制限手段を備えていることを特徴とする請求項１記載の電気負荷の駆動装置。2. The electric load according to claim 1, wherein the inclination control means includes inclination limiting means for limiting the gradually increasing rate and gradually decreasing rate of the current command signal so as not to exceed a preset regulation value. Drive device.

前記計測手段は、
前記電流指令信号が前記第２レベルにある時の前記電気負荷の両端電圧を検出する電圧検出手段と、
この電圧検出手段の検出電圧に対して予め設定された相異なる比率を持つ第１基準電圧と第２基準電圧とを生成する基準電圧生成手段と、
前記電気負荷の両端電圧が前記第１基準電圧と前記第２基準電圧との間を変化するのに要する時間を測定する計時手段とから構成されていることを特徴とする請求請１または２記載の電気負荷の駆動装置。The measuring means includes
Voltage detecting means for detecting a voltage across the electric load when the current command signal is at the second level;
A reference voltage generating means for generating a first reference voltage and a second reference voltage having different preset ratios with respect to the detection voltage of the voltage detecting means;
3. The time counting means for measuring the time required for the voltage across the electric load to change between the first reference voltage and the second reference voltage. Electric load drive device.

前記信号生成手段は、
前記電流指令信号を出力するコンデンサと、
出力する電流の大きさを制御可能であって前記コンデンサに対し充電電流を供給する第１の電流出力回路と、
出力する電流の大きさを制御可能であって前記コンデンサに対し放電電流を供給する第２の電流出力回路とを備えて構成されていることを特徴とする請求請１ないし３の何れかに記載の電気負荷の駆動装置。The signal generating means includes
A capacitor for outputting the current command signal;
A first current output circuit capable of controlling a magnitude of an output current and supplying a charging current to the capacitor;
4. The apparatus according to claim 1, further comprising a second current output circuit capable of controlling a magnitude of an output current and supplying a discharge current to the capacitor. Electric load drive device.

前記傾き制御手段は、
前記計測手段により測定された立上り時間と前記基準立上り時間との差分に基づいて前記第１の電流出力回路の出力電流の大きさを制御する第１の電流制御手段と、
前記計測手段により測定された立下り時間と前記基準立下り時間との差分に基づいて前記第２の電流出力回路の出力電流の大きさを制御する第２の電流制御手段とから構成されていることを特徴とする請求請４記載の電気負荷の駆動装置。The tilt control means includes
First current control means for controlling the magnitude of the output current of the first current output circuit based on the difference between the rise time measured by the measurement means and the reference rise time;
And a second current control means for controlling the magnitude of the output current of the second current output circuit based on the difference between the fall time measured by the measurement means and the reference fall time. The drive device for an electric load according to claim 4, wherein:

前記第１および第２の電流出力回路は、入力された制御電圧に応じた電流を出力するように構成され、
前記第１および第２の電流制御手段は、それぞれ
前記制御電圧を出力するコンデンサと、
前記差分が正の場合前記コンデンサを充電する充電回路と、
前記差分が負の場合前記コンデンサを放電する放電回路とを備えて構成されていることを特徴とする請求請５記載の電気負荷の駆動装置。The first and second current output circuits are configured to output a current corresponding to an input control voltage,
Each of the first and second current control means includes a capacitor that outputs the control voltage;
A charging circuit for charging the capacitor when the difference is positive;
6. The electric load driving device according to claim 5, further comprising: a discharge circuit that discharges the capacitor when the difference is negative.

前記電流駆動手段は、
前記直流電源から前記電気負荷に至る通電経路に設けられたスイッチ手段と、
前記負荷電流を検出して前記電流検出信号を出力する電流検出手段と、
前記電流検出信号と前記電流指令信号との差分に基づいて前記スイッチ手段を制御する負荷電流制御手段とから構成されていることを特徴とする請求項１ないし６の何れかに記載の電気負荷の駆動装置。The current driving means includes
Switch means provided in an energization path from the DC power source to the electrical load;
Current detection means for detecting the load current and outputting the current detection signal;
7. The electric load according to claim 1, further comprising load current control means for controlling the switch means based on a difference between the current detection signal and the current command signal. Drive device.

前記駆動指令信号は、デューティ比が制御された周期的なパルス信号であることを特徴とする請求請１ないし７の何れかに記載の電気負荷の駆動装置。The drive device for an electric load according to any one of claims 1 to 7, wherein the drive command signal is a periodic pulse signal with a controlled duty ratio.