JP3679249B2 - Ａｔｍセル多重装置 - Google Patents
Ａｔｍセル多重装置 Download PDFInfo
- Publication number
- JP3679249B2 JP3679249B2 JP21812998A JP21812998A JP3679249B2 JP 3679249 B2 JP3679249 B2 JP 3679249B2 JP 21812998 A JP21812998 A JP 21812998A JP 21812998 A JP21812998 A JP 21812998A JP 3679249 B2 JP3679249 B2 JP 3679249B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- atm
- unit
- bus
- scheduler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明はＡＴＭセル多重装置に関し、特に端末とＡＴＭ交換機との間に接続されるＡＴＭセル多重装置に関するものである。
【０００１】
ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）は、マルチメディアを実現する通信技術として期待され、コンピュータ間通信を始めとする高速データ向けのものが開発されて来ている。
【０００２】
一方、最近のＡＴＭフォーラムにも見られるように、音声、ＨＤＬＣ、ＦＲ（フレームリレー）等の従来技術の通信プロトコルもＡＴＭでインタワーク（相互通信）するネットワークが市場で要求されている。
【０００３】
こうしたネットワークを構築する場合、ＡＴＭ交換機（ＡＴＭスイッチ）を基幹ネットワークとして構築し、端末との回線の収容効率を上げるために、支線系の装置として、ＡＴＭセル多重装置を設置するのが有効である。
【０００４】
【従来の技術】
図５２は、このようなＡＴＭセル多重装置の一般的な配置を示している。すなわち、符号２で総称して示すＡＴＭセル多重装置は、符号１で総称して示す端末から受信したデータをセル化し（組み立て）て、符号３で総称して示すＡＴＭ交換機に中継回線を介して送るとともに、ＡＴＭ交換機３から中継回線を介して受信したＡＴＭセル（以下、単にセルとも称する）をデセル化（分解）して端末１へ送るように接続されている。
【０００５】
このＡＴＭセル多重装置では、ＡＴＭプロトコル固有の厳しいトラフィック制御（Ｑ0Ｓ制御）が要求されるが、従来のＡＴＭ交換機およびＡＴＭセル多重装置では、トラフィック制御を行うためにＡＴＭスイッチ（図示せず）を搭載していた。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＡＴＭスイッチは、非常に製造コストが高価になる欠点があり、また、ソフトウェア／ハードウェアの制御が複雑化し、装置の大型化を招く欠点がある。
【０００７】
そこで、特開平5-91126号公報などに示されるＡＴＭセル多重装置が提案されているが、このＡＴＭセル多重装置では、単純にセルを多重する方式を採っているので全回線の出力容量が必要になる。
【０００８】
さらに、特開平7-38569号公報などに示されるＡＴＭセル多重装置では、端末から受信したデータをセル化し、中継回線から受信したセルをデセル化する機能を有するセル組立・分解部（ＣＬＡＤ）を複数用いているが、ＡＴＭセル多重装置内で複数のコネクションのセルが競合したとき、ＣＢＲ(Constant Bit Rate：定ビットレート）、ＶＢＲ(Variable Bit Rate：可変ビットレート）、ＵＢＲ（Unspecific Bit Rate:ランダムビットレート）等の各サービスカテゴリーにおいて衝突無しに通信させるにはいずれかのセルを遅延（待機）させる必要が生じる。
【０００９】
これは特に、ＣＢＲのように時間遅延に厳しいサービスカテゴリーでは許容されない。
したがって本発明は、端末とＡＴＭ交換機との間において、セルの組立・分解を時間遅延を生ぜずに、効率良く簡易に且つ安価で行うことができるＡＴＭセル多重装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係るＡＴＭセル多重装置は、端末とＡＴＭ交換機間でＡＴＭセルの組み立て及び分解を行うようにＡＴＭバス上に並列接続された複数のセル組立・分解部であって、セル保持部と通信制御部とセル終端部とを有し、該セル保持部及び該通信制御部と該セル終端部とがUtopiaインタフェースで接続されるものと、該ＡＴＭバスを介して各セル組立・分解部に接続されたＡＴＭバス管理用のＡＴＭバススケジューラとを備え、該端末から該ＡＴＭ交換機への上り方向のセル転送時には、該セル終端部からのセルが、該Utopiaインタフェースを介して該通信制御部の制御により該セル保持部に保持され、該ＡＴＭバススケジューラが、所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って該セル組立・分解部の該セル保持部毎に送信権を割り当てることにより該セル保持部から該ＡＴＭバスへセルを送信させ、該ＡＴＭ交換機から該端末への下り方向のセル転送時には、該ＡＴＭバスから各セル組立・分解部の該セル保持部にセルを同報し、該通信制御部が該セルを該セル保持部から該セル終端部に該Utopiaインタフェースを介して転送させ自分宛てか否かを判定することを特徴としている。
【００１１】
すなわち、複数存在するセル組立・分解部から送信されるＡＴＭセルを効率良く簡易に多重するために、本発明に係るＡＴＭセル多重装置では図１に概略図として示すように、まず装置内部にＡＴＭバス１２を設け、ｎ個のセル組立・分解部１３−１〜１３−ｎ（以下、符号「１３」で総称することがある）をＡＴＭバス１２上に並列接続し、セル組立・分解部１３から中継回線制御部１４又はバックアップ回線制御部１５を介してそれぞれ中継回線又はそのバックアップ回線へセルを送信可能とする。
【００１２】
さらに、セル組立・分解部１３のセルを送信する契機を与えるためにＡＴＭバススケジューラ１１をＡＴＭバス１２に接続する。このＡＴＭバススケジューラ１１がＡＴＭバス１２上のセルの送信・受信を制御することにより、ＡＴＭスイッチを搭載せずに、セル多重／トラフィック制御を実現する。
【００１３】
この場合、「スケジュール」とは、ＡＴＭバススケジューラ１１が各セル組立・分解部１３に対してセルの送信権を与えることを意味する。そして、セル組立・分解部１３から中継回線を介してＡＴＭ交換機（図１参照）へセルを送信可能とする。
【００１４】
セル組立・分解部１３は端末（図１参照）に接続された端末回線を収容し、端末からの受信データをセル化し、ＡＴＭバス１２に送信する。中継回線を介してＡＴＭ交換機から受信したセルもＡＴＭバス１２に送信して、各セル組立・分解部１３に送信される。
【００１５】
ＡＴＭバス１２の仕様は、セル組立・分解部１３におけるＡＴＭレイヤ（ネットワーク層）と回線制御部１４，１５における物理層終端部（ＰＨＹ）１０による物理層との間のインタフェースであり、このためにセル組立・分解部１３にはＡＴＭセルを組み立て又は分解する機能を有するセル終端部（ＳＡＲ：Segmentation And Reassembly）２０を設ける。
【００１６】
また、上記のインタフェースとして、ＡＴＭフォーラムで規定された標準インタフェースであるUtopiaインタフェースを採用する。このUtopiaインタフェースは図２に示すように、物理層終端部１０とセル終端部２０とが一対一の関係で接続されてデータ転送を実現するものとして知られている。
ここで、図１の構成とは離れて、該Utopiaインタフェースそのものの内容について図２〜図４を参照しながら以下に説明する。
【００１７】
ＡＴＭレイヤから物理層終端部１０にセルを送る場合：図３
物理層終端部１０から、セル組立・分解部１３のセル終端部２０への信号TxCavは、物理層終端部１０がセル受信可能であることを示す信号である。
【００１８】
セル終端部２０の内部に送信セルがある時、信号TxCavにより物理層終端部１０が受信可能であることを示しているならば、クロック信号CLKに基づきセル終端部２０は信号TxEnbをアサート（反転信号TxEnbをネゲート）してデータData01〜Data53から成るセルデータTxDataを送信する。
セルデータTxDataの先頭Data01で信号TxSocも同時にアサートする。セルデータTxDataは信号TxEnbがアサートされている時に送信される。
【００１９】
物理層終端部１０からＡＴＭレイヤにセルを送る場合：図４
物理層終端部１０からセル終端部２０への信号RxCavは物理層終端部１０に送出セルがあることを示す信号である。セル終端部２０は自分自身がセル受信可能であれば信号RxEnbをアサート（反転信号RxEnbをネゲート）してData01〜Data53から成るセルデータRxDataを受信する。セルデータRxDataの先頭Data01で信号TxSocも同時にアサートする。物理層終端部１０は送出するセルデータRxDataの先頭Data01での先頭で信号RxSocも同時にアサートする。物理層終端部１０は信号RxEnbがアサートされている時だけ、セルデータData01〜Data53を送出する。
【００２０】
このようなＡＴＭフォーラムの標準であるUtopiaインタフェースを持つ様々な部品が市場に供給されていることから、Utopiaインタフェースを用いることはコスト面、機能面などでのメリットは大きいが、図１の構成において物理層終端部１０−ＡＴＭバス１２間及びＡＴＭバス１２−セル終端部２０間に、このUtopiaインタフェースをそのまま用いることはできない。
【００２１】
すなわち、UtopiaインタフェースはＡＴＭレイヤが物理層終端部１０を制御するためのインタフェースであり、１セルをオクテット単位で細かく分解して送信することを許容しているため、仮にこのUtopiaインタフェースを図２に示す通りにＡＴＭバス接続したのであれば、▲１▼セルの転送がいつ終了するのかが保証されない、▲２▼したがってＡＴＭバススケジューラ１１が想定したとおりのバスのスケジューリングが行われる保証がない、などの問題を生じる。
【００２２】
そこで、本発明では、図１に示した構成でUtopiaインタフェースでのバス接続が問題無く行われるようにするために、さらに図５に原理的に示すように図１の構成を下記の如く工夫している。
【００２３】
まず、各セル組立・分解部１３にはＡＴＭフォーラムの標準であるUtopiaインタフェースを持つセル終端部２０に加えて、該セル終端部２０とＡＴＭバス１２との間にセル保持部を構成するＦＩＦＯ２１，２２を設ける。そして、セル終端部２０からの出力データをＦＩＦＯ２１に少なくとも１セル分蓄積し、物理層終端部１０からのデータはＦＩＦＯ２２に少なくとも１セル分蓄積する。
【００２４】
また、ＦＩＦＯ２１，２２とセル終端部２０とのデータの授受を制御するためのUtopiaインタフェースUIFを有するＡＴＭ通信制御部２３を設ける。
図６には、ＡＴＭ通信制御部２３とセル終端部２０との間のUtopiaインタフェースUIFと、ＡＴＭ通信制御部２３とＡＴＭバス１２との間の本発明独自のインタフェースPIFとの変換図が示されている。
【００２５】
なお、ＡＴＭバス１２はUtopiaインタフェースUIFとの親和性を考慮してUtopiaインタフェースに準じた構成とし、したがってＡＴＭバス１２、すなわちＡＴＭバススケジューラ１１と物理層終端部１０とは等価な関係にある。
【００２６】
図７及び図８にはＡＴＭ通信制御部２３とＡＴＭバス１２（ＡＴＭスケジューラ１１）との間のタイムチャートが示されており、以下、図６〜図８を参照しながら本発明におけるＡＴＭバス１２の動作原理を説明する。
【００２７】
ＡＴＭバス１２からセル終端部２０にセルを送る場合：図７
この場合、ＡＴＭ通信制御部２３はＡＴＭバス１２のＤＳＯＣ信号（中継回線側、すなわち物理層終端部１０からＡＴＭバス１２にセルの先頭を送出したことを示す信号）を監視する。そして、インタフェースPIFを介してＤＳＯＣ信号がアサートされた時（図示の例では反転信号がネゲートされた時）、それをセルの先頭と認識し、続く５３バイトのセルデータDData(Data01〜Data53)をＦＩＦＯ２２に取り込む。
【００２８】
ＦＩＦＯ２２に取り込んだ後、ＡＴＭ通信制御部２３は、図２に示した上記のUtopiaインタフェースUIFの手順によってセル終端部２０にセルを転送し、終了したことを示す信号をインタフェースPIFを介してＡＴＭバス１２に返送する。
【００２９】
セル終端部２０からＡＴＭバス１２にセルを送る場合：図８
セル終端部２０からのセルはＡＴＭ通信制御部２３の制御下でUtopiaインタフェースUIFを介してＦＩＦＯ２１に少なくとも１セル分だけ書き込まれる。ＦＩＦＯ２１に１セル分蓄積されるとＡＴＭ通信制御部２３はＡＴＭバス１２からＴＸＥ信号（中継回線側がセル受信可能であることを示す信号）を受信することにより、ＡＴＭバス１２に対してＲＥＱ（送信要求）信号を出力する。
【００３０】
ＡＴＭバス１２からインタフェースPIFを介してＧＮＴ（送信許可）信号を受信すると、まず回線の選択信号ＢＲＩ＃ｘＥＮＢをアサート（図示の例では反転信号をネゲート）し、次にセルの先頭を示すＵＳＯＣ信号をインタフェースPIFを介してアサート（図示の例では反転信号をネゲート）すると同時にインタフェースPIFを介してセルデータUData(Data01〜Data53)を送出する。
【００３１】
このような構成とすることで、
▲１▼ＡＴＭバス１２上のデータは、１セルが連続して送信されることとなり、ＡＴＭスケジューラ１１のセルの送受信管理が簡単に行える。
▲２▼ＡＴＭバス１２の管理をセル終端部２０から切り離し、ＡＴＭバススケジューラ１１のみで行うことが可能となり、制御が簡単になる。
▲３▼ＡＴＭバススケジューラ１１の想定通りのスケジューリングが可能となり、ＡＴＭフォーラムで規定されているサービスカテゴリ（後述）による、各セル組立・分解部１３への送信権制御が可能となる。
【００３２】
このＡＴＭバススケジューラ１１は次のようにＡＴＭバス１２を制御する。
(1)複数存在するセル組立・分解部１３からＡＴＭバス１２にセルを送信する場合、ＡＴＭバス１２上でセル送信が競合するのを回避する。
【００３３】
(2)ＡＴＭフォーラムで規定されているサービスカテゴリ（ＣＢＲ，rt(real time)-ＶＢＲ，nrt(non-real time)-ＶＢＲ，ＵＢＲ）に従ってセル組立・分解部１３から中継回線を介してＡＴＭ交換機へセルを送信するために、各セル組立・分解部１３に対して該サービスカテゴリに基づいて送信権を与える。セル組立・分解部１３は、ＡＴＭバススケジューラ１１から送信権が与えられた場合のみＡＴＭバス１２にセルを送信する。
【００３４】
(3)セル組立・分解部１３がセルを送信する場合、予め設定された最大セルレート（ＰＣＲ）及び平均セルレート（ＳＣＲ）の送信レートを超えないように、トラフィック量に合わせたセル送信の制御を行う。
【００３５】
ここで、上記のＡＴＭバススケジューラ１１は、該ＡＴＭ交換機に接続された中継回線が１本の場合、該ＡＴＭバス上に、上り方向と下り方向のセルを平等に割り当てることによりセルの送信・受信を制御することができる。
【００３６】
あるいは、該ＡＴＭバススケジューラは、該ＡＴＭ交換機に接続された中継回線が複数本の場合、下り方向は１タイムスロット内に該複数のセルを受信可能とし、上り方向は１セルに制御することもできる。
【００３７】
上記の中継回線が複数本でその物理速度が互いに異なる場合、該ＡＴＭバススケジューラは、該ＡＴＭバスの送信権を与える順序を決定するメモリテーブルの設定間隔を間引き設定することにより、各セル組立・分解部単位に迂回又は非迂回を選択可能とすることができる。
【００３８】
また、該ＡＴＭバススケジューラは、上り方向だけでなく下り方向のセルに対しても所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って各セル組立・分解部毎に受信権を割り当てることにより該中継回線の数を拡張可能とすることもできる。
【００３９】
また、該セル組立・分解部とは別にＳＶＣ呼設定制御部を設け、該ＳＶＣ呼設定制御部が、呼設定プロトコルを制御し、該中継回線上で決定されたコネクションＩＤをセル組立・分解部に設定することにより該ＡＴＭ交換機と接続可能にすることもできる。
このＳＶＣ呼設定制御部は、仮想コネクションＩＤを設定し、ＰＮＮＩで規定されているＳＯＦＴ−ＰＶＣ機能を有するものである。
【００４０】
上記のサービスカテゴリーは、ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲ，及びＵＢＲであり、該スケジュールテーブルは、ＵＢＲを除く全サービスカテゴリーを含むメインテーブルと、送信権についての優先順位の低いサービスカテゴリーから成るサブテーブルとで構成することができる。このとき、該ＡＴＭバススケジューラは、該メインテーブルにおけるセル組立・分解部が送信権を放棄したときのみ該サブテーブルに基づいて送信権を付与することができる。
【００４１】
上記のメインテーブルは、ＣＢＲ，rt-ＶＢＲ，及びnrt-ＶＢＲの順に且つセル組立・分解部の登録順にフレーム内で均等に各セル組立・分解部に対する送信権を各タイムスロットに割り当てるように予め作成することができる。
【００４２】
【発明の実施の形態】
図１０は本発明に係るＡＴＭセル多重装置の実施例を示すものである。図中、メインボード（ＭＣＵ）１１０はＡＴＭバススケジューラ１１を搭載し装置全体の制御を司っている。また、端末回線収容ボード１３０はセル組立・分解部１３を搭載しＶ／Ｘインタフェースを有する端末装置を収容し、中継回線ボード１４０は物理層終端部１０を搭載し中継回線を収容し、バックアップ中継回線ボード１５０は物理層終端部１０を搭載しバックアップ回線を収容している。
【００４３】
さらに、音声回線収容ボード（ＯＤＴ）１６０は、音声用のＯＤ回線を収容するものであり、コーデックボード１７０は６４Ｋ音声ＰＣＭデータを８Ｋまたは１６Ｋに圧縮するコーデック（ＣＯＤＥＣ）を搭載しており、クロックボード（ＣＬＫ）１８０はＡＴＭバス１２１とＴＤＭバス１２３とに基準クロックを供給するものである。
【００４４】
装置内部には、上記のＡＴＭバス１２として、ＡＴＭバス１２１と制御バス（ＣＢＵＳ）１２２とＴＤＭバス１２３の３種類のバスが設けられている。
ＡＴＭバス１２１は中継回線ボード１４０，１５０と端末回線収容ボード１３０及びコーデックボード１７０との間でＡＴＭセルを伝送するためのバスであり、上りと下りを分離２重化した８ビットバスである。
【００４５】
制御バス１２２はメインボード１１０に搭載したメインＣＰＵと端末回線収容ボード１３０及び音声回線収容ボード１６０にそれぞれ搭載されたサブＣＰＵとの間を接続するプロセッサ間の制御バスである。中継回線ボード１４０，１５０及びコーデックボード１７０はプロセッサを搭載しないので、メインボード１１０のメインＣＰＵが中継回線ボード１４０，１５０及びコーデックボード１７０の内部を制御バス１２２経由で直接制御している。
【００４６】
サブＣＰＵを搭載した端末回線収容ボード１３０及び音声回線収容ボード１６０に対しては、メインボード１１０のメインＣＰＵがプログラム情報の転送、各種通信制御情報の転送、及び定期正常性確認を行う。
ＴＤＭバス１２３は音声回線収容ボード１６０とコーデックボード１７０とを接続するためのＰＣＭ信号転送専用のＴＤＭ（時分割多重）バスであり、上り／下り計２本のシリアルバスで１２８のＴＳ（タイムスロット）を持っている。
【００４７】
以下に各ボードの機能について、より具体的に説明する。
メインボード１１０：
このメインボード１１０に搭載されたメインＣＰＵの機能は以下のとおりである。
・ＡＴＭバス１２１全体の送信制御管理／競合制御。
・制御バス１２２のバスマスタとしての制御。
・ＴＤＭバス１２３の正常性監視。
・端末回線収容ボード１３０及び音声回線収容ボード１６０に対するプログラム情報の転送。
【００４８】
・各ボードに対する起動／停止の制御。
・中継回線ボード１４０，１５０及びコーデックボード１７０内部の機能の設定と制御。
・端末回線収容ボード１３０及び音声回線収容ボード１６０内のサブＣＰＵに対する各種通信制御情報の転送。
・ネットワーク管理装置（図示せず）との間のネットワーク管理情報の交換。
【００４９】
このメインボード１１０では、ネットワーク管理装置との間でネットワーク管理情報をやりとりする際に、情報をＡＴＭセル化／デセル化する機能の実現をセル終端部２０で行っている。
【００５０】
このメインボード１１０の回路構成例が図１０に示されており、コントローラ２１１とＤＰ−ＲＡＭ２１２とＤＲＡＭ２１３とＤＩＳＫ２１４とＢＯＯＴ−ＲＯＭ２１５とメインＣＰＵ２１６と内部プロセッサ２１７とコントローラ２１８とＡＴＭセルトランシーバ２１９とで構成されている。
【００５１】
各要素は内部バス２１７によって相互接続されているとともに、コントローラ２１１はＡＴＭバス１２１に接続され、コントローラ２１８は制御バスに接続され、さらにＡＴＭセルトランシーバ２１９はＡＴＭバス１２１に接続されている。
【００５２】
端末回線収容ボード１３０：
このボード１３０は、Ｖ／Ｘインタフェースを持つデータ端末装置を収容し、以下の機能を有する。
・フレームリレーとＡＴＭのインタワーク。
・ＨＤＬＣ系のデータとＡＴＭのインタワーク。ＨＤＬＣ系データはフレームリレーカプセル化した後、セル化する。
【００５３】
このボード１３０に搭載されたセル終端部２０はＡＴＭフォーラムで定められた標準のＡＴＭインタフェースである「Utopiaインタフェース」をサポートしており、上記のセル組立・分解部１３の機能を実現する際の親和性が非常に良い。
【００５４】
図１１にこの端末回線収容ボード１３０の回路構成例が示されており、レシーバ２２１とＤＰ−ＲＡＭ２２２とＤＲＡＭ２２３とＢＯＯＴ−ＲＡＭ２２４と内部プロセッサバス２２５とＡＴＭセルトランシーバ２２６とサブＣＰＵ２２７とレイヤ１コントローラ２２８とで構成されている。
【００５５】
各要素は内部バス２２５によって相互に接続されているとともに、レシーバ２２１は制御バス１２２に接続され、ＡＴＭセルトランシーバ２２６はＡＴＭバス１２１に接続されており、コントローラ２２８は端末回線に接続されている。
【００５６】
中継回線ボード１４０，１５０：
これらのボード１４０，１５０は高速ディジタル回線（１２８Ｋ）を収容しており、その機能は中継回線のシリアルデータとＡＴＭバス１２１の８ビットパラレルデータの変換を行うものである。
【００５７】
図１２には回路構成例が示されており、制御バス１２２に接続されたレシーバ２３１と各要素を相互接続するための内部バス２３２とＡＴＭバス１２１に接続されたＡＴＭセル−中継回線データ同期変換部２３３と回線に接続されたフレーマ２３４とで構成されている。
【００５８】
音声回線収容ボード１６０：
このボード１６０は例えばＰＢＸなどのＯＤインタフェース回線を収容し、音声情報の収容を可能とするものであり、その機能は以下のとおりである。
・ＯＤインタフェースの収容と終端。
・アナログ音声情報と６４Ｋ・ＰＣＭ信号との変換。
図１３にその回路構成例が示されており、レシーバ２４１とＤＰ−ＲＡＭ２４２とラインプロセッサ２４３とＤＲＡＭ２４４とＢＯＯＴ−ＲＡＭ２４５と内部プロセッサバス２４６とＴＤＭバスインタフェース部２４７とＯＤ回線終端部２４８とで構成されている。
【００５９】
各要素は内部バス２４６によって相互に接続されているとともに、レシーバ２４１は制御バス１２２に接続されており、ＴＤＭバスインタフェース部２４７はＴＤＭバス１２３に接続されており、ＯＤ回線終端部２４８はＯＤ回線に接続されている。
【００６０】
コーデックボード１７０：
このボード１７０は、ボード１６０とＡＴＭバス１２１との間のデータ変換を行うものであり、そ機能は以下のとおりである。
・６４Ｋ・ＰＣＭ信号と８Ｋ・ＣＳ−ＡＣＥＬＰ信号／１６Ｋ・ＬＤ−ＣＥＬＰ信号との変換。
・８Ｋ・ＣＳ−ＡＣＥＬＰ信号／１６Ｋ・ＬＤ−ＣＥＬＰ信号のＡＴＭセル化／デセル化。
【００６１】
図１４にその回路構成例が示されており、レシーバ２５１とＴＤＭバスインタフェース部２５２とＡＴＭバスインタフェース部２５３と内部バス２５４とコーデック２５５とで構成されており、各要素は内部バス２５４で相互接続されているとともにレシーバ２５１は制御バス１２２に接続され、インタフェース部２５２，２５３はそれぞれＴＤＭバス１２３，ＡＴＭバス１２１に接続されている。
【００６２】
クロックボード１８０：
このボード１８０は装置各部への基準クロックの供給を行うもので、その機能は以下のとおりである。
・基準クロックの生成とＡＴＭバス１２／ＴＤＭバスを経由しての基準クロックの供給。
・ＡＴＭバス１２、ＴＤＭバス、ＣＢＵＳバスの終端。
・網同期クロックの生成。
【００６３】
図１５にその回路構成例が示されており、制御バス１２２に接続された終端部２６１とＴＤＭバス１２３に接続されたＴＤＭバスクロック供給部／終端部２６１とＡＴＭバス１２１に接続されたＡＴＭバスクロック供給部／終端部２６２とクロック生成部２６３と同期クロックソースに接続された網同期制御部２６４とで構成されている。
【００６４】
ここで制御バス１２２とＡＴＭバス１２１に関する動作を以下に説明する。
（１）制御バス１２２の動作
装置全体の動作はメインボード１１０におけるメインＣＰＵ２１６が司っており、メインボード１１０は制御バス１２２を経由して他装置を制御している。
【００６５】
▲１▼メインボード１１０の初期動作
まず、装置の電源が投入されると、図１０におけるメインボード１１０のメインＣＰＵ２１６はＢＯＯＴ−ＲＯＭ２１５からブートプログラムを読み出す。次にブートプログラムの指示により、ＤＩＳＫ２１４に格納されているメインプログラムをＤＲＡＭ２１３に転送し、ＤＲＡＭ２１３上のメインプログラムにより動作を開始する。
【００６６】
メインボード１１０の内部においては、ＡＴＭバススケジューラ１１＆バスコントローラ２１１、ＡＴＭセルトランシーバ２１９、コントローラ２１８の各部分を動作可能な状態に設定する。
【００６７】
▲２▼ボード１３０及び１６０のプログラムの転送
メインボード１１０は制御バス１２２経由で端末回線収容ボード１３０に搭載されたセル組立・分解部１３のブートプログラム転送を行う。ブートプログラムは図１０におけるメインボード１１０のＤＲＡＭ２１３からコントローラ２１８及び制御バス１２２を経由し、さらに図１１における制御バス１２２−レシーバ２２１を経てＢＯＯＴ−ＲＡＭ２２４に格納される。
【００６８】
メインボード１１０は制御バス１２２経由で音声回線収容ボード１６０のブートプログラム転送を行う。ブートプログラムは図１０におけるメインボード１１０のＤＲＡＭ２１３から制御バス１２２を経由し、更に図１３における制御バス１２２及びレシーバ２４１を経てＢＯＯＴ−ＲＡＭ２４５に格納される。
【００６９】
メインボード１１０はブートプログラムの転送が完了したならば、ボード１３０及び１６０に対して動作開始を指示する。
【００７０】
ボード１３０は図１１におけるＢＯＯＴ−ＲＡＭ２２４のブートプログラムの指示により動作を開始する。サブＣＰＵ２２７はブートプログラムによりＣＰＵ内部を初期設定した後、メインボード１１０に対し、メインプログラム転送要求を出す。転送要求はＤＰ−ＲＡＭ２２２を経由して、制御バス１２２経由でメインボード１１０に伝えられる。
【００７１】
メインボード１１０は図１０のＤＲＡＭ２１３内にあるセル組立・分解用メインプログラムを制御バス１２２経由で、図１１のＤＲＡＭ２２３に転送する。転送が完了すると、ボード１３０はＤＲＡＭ２２３内のメインプログラムにより動作し、図１１のＡＴＭセルトランシーバ２２６及びレイヤ１コントローラ２２８を動作可能な状態に設定する。
【００７２】
ボード１６０は図１３におけるＢＯＯＴ−ＲＡＭ２４５のブートプログラムの指示により動作を開始する。ラインプロセッサ２４３はブートプログラムによりプロセッサ内部を初期設定した後、メインボード１１０に対しメインプログラム転送要求を出す。
【００７３】
転送要求はＤＰ−ＲＡＭ２４２を経由して制御バス１２２経由でメインボード１１０に伝えられる。メインボード１１０は図１０のＤＲＡＭ２１３内にある音声回線用メインプログラムを制御バス１２２経由で図１３のＤＲＡＭ２４４に転送する。転送が完了するとボード１６０はＤＲＡＭ２４４内のメインプログラムにより動作し、図１３のＴＤＭバスインタフェース部２４７を動作可能な状態に設定する。
【００７４】
▲３▼ボード１３０及び１７０の設定
中継回線ボード１３０及びコーデックボード１７９はプロセッサを持たないので、メインボード１１０が直接それぞれを制御する。図１２の中継回線ボード１３０内部の同期変換部２３３は、メインボード１１０から制御バス１２２経由で、動作可能な状態に設定される。
【００７５】
図１４のコーデックボード１７０内部のＴＤＭバスインタフェース部２５２、ＡＴＭバスインタフェース部２５３、及びコーデック２５５はメインボード１１０から制御バス１２２経由で、動作可能な状態に設定される。
【００７６】
▲４▼クロックボード１８０の動作
図１５におけるクロックボード１８０の各部分については、メインボード１１０からの設定は必要ない。クロックボード１８０は電源投入と同期に自律的に動作し、ＴＤＭバス１２３、ＡＴＭバス１２１へのクロック供給と、制御バス１２２、ＴＤＭバス１２３、ＡＴＭバス１２１の終端を行う。
【００７７】
クロックボード１８０内部のハードウェアの状態は、制御バス１２２経由でメインボード１１０に通知され、障害情報などの検出、表示が行われる。
【００７８】
▲５▼ＣＰＵ間の通信
ボード１３０及び１６０に対するリセット解除が指示されて、動作開始後のメインボード１１０とボード１３０及び１６０との間の各種通信はボード１３０及び１６０のそれぞれの内部にあるＤＰ−ＲＡＭ２２２，２４２を介して行う。
【００７９】
メインボード１１０は必要な指示情報をＤＰ−ＲＡＭ２２２，２４２に書き込む。また、ボード１３０及び１６０からの情報はそれぞれのＣＰＵがＤＰ−ＲＡＭ２２２，２４２に書き込む。
【００８０】
（２）ＡＴＭバス１２１の動作
図１６は、図５に示した本発明に係るＡＴＭバス多重装置の構成を具体的に示した実施例図であり、上りＡＴＭバス１２１ａ及び下りＡＴＭバス１２１ｂを使用してＡＴＭセルを多重する動作を説明する図である。以下、図１７〜図２０のタイムチャートを参照して説明する。なお、中継回線制御部１４，１５は主として現用の中継回線制御部１４を例に取って説明する。
【００８１】
下り（中継回線制御部１４→セル組立・分解部１３）の場合：図１７，１８
中継回線制御部１４が中継回線から受信したＡＴＭセルをセル組立・分解部１３に伝送する動作について説明する。
【００８２】
ＡＴＭバス１２１は下りＡＴＭバス１２１ｂを使用する。中継回線制御部１４の物理層終端部（ＰＨＹ）１０は、図１７に示すように、中継回線からデータを例えば１セル分受信したらＡＴＭバススケジューラ１１に対してＡＴＭセル送信要求信号RCAを出す。
【００８３】
ＡＴＭバススケジューラ１１は中継回線速度（６４Ｋまたは１２８Ｋ）に応じて、中継回線制御部１４に送信許可信号BRIGNTを送る。なお、ＡＴＭバススケジューラ１１の動作については後述する。
中継回線制御部１４は該送信許可信号を受け取ったならば下りＡＴＭバス１２１ｂに対してセルを送信する。
【００８４】
一方、セル組立・分解部１３は下りＡＴＭバス１２１ｂを常時監視しておき、上述したＤＳＯＣ信号（中継回線制御部１４が下りＡＴＭにセルの先頭を送出したことを示す信号）がアサートされたことを検出したら、下りＦＩＦＯ２２のＤＷＲ信号をドライブして下りＡＴＭバス１２１ｂのデータを受信する。こうして受信データは下りＦＩＦＯ２２に５３バイト（＝１セル）分蓄積される。
【００８５】
セル組立・分解部１３から出力される受信可能信号RCVEは、そのセル組立・分解部１３が下りＡＴＭバス１２１ｂの信号を受信可能かどうかを示す信号ＲＣＶＥで、中継回線制御部１４がデータの送出を開始した時に、複数枚あるセル組立・分解部１３のうち１枚以上が受信不可能であった場合は制御バス１２２を経由してＡＴＭバススケジューラ１１に通知される。
【００８６】
さて、セル組立・分解部１３は下りＦＩＦＯ２２に１セル分の情報が蓄積されたら、次にその情報をセル組立・分解部１３内部のセル終端部（ＳＡＲ）２０に送る動作を開始する（図１８参照）。
【００８７】
セル組立・分解部１３内部のＡＴＭ通信制御部２３（ＡＴＭセルトランシーバ２２６）は信号RxCav信号をUtopiaインタフェースUIFを介してアサートし、セル終端部２０の信号RvEnbの制御に従って下りＦＩＦＯ２２のＤＲＤ信号をドライブしてＦＩＦＯ２２からデータを読み出し、ＡＴＭセルをセル終端部２０に転送する。
【００８８】
ＡＴＭセルが自分のアドレス宛てか否かの判断は上記に述べた転送手順の中では行わず、すべてのセル組立・分解部１３が中継回線制御部１４からのＡＴＭセルを受信する。セルが自アドレスかどうかの判断はセル終端部２０内部でセルを受信した後に行う。
【００８９】
上り（セル組立・分解部１３→中継回線制御部１４）の場合：図１９，２０
セル組立・分解部１３が受信した情報を中継回線制御部１４に送信する際の手順について説明する。
【００９０】
セル組立・分解部１３に収容されているＶ／Ｘインタフェースからの情報を受信する。受信動作はレイヤ１コントローラ２２８を介してセル終端部２０が行う。セル終端部２０は受信情報が１セル分蓄積されたら上りＦＩＦＯ２１に対して送信を開始する。
【００９１】
ＡＴＭ通信制御部２３は上りＦＩＦＯ２１が受信可能であれば信号TxCavをUtopiaインタフェースUIFによりアサートする。そして、セル終端部２０の信号TxEnbの制御に従って上りＦＩＦＯ２１のＵＷＲ信号をドライブして上りＦＩＦＯ２１へセルデータData01〜Data53を書き込む。その際、セルデータの先頭バイトにあるＶＰＩ情報のビット３を読み、セルデータが基本中継回線宛てかバックアップ中継回線宛てかを判断する。
【００９２】
図２１に中継回線を識別する情報フォーマットを示す。この例では、ＶＰＩ情報のビット３が「０」ならば基本回線宛て、「１」ならばバックアップ回線宛てである。
上りＦＩＦＯ２１に１セル分蓄積されたら、ＡＴＭ通信制御部２３は上りＡＴＭバス１２１ａに対して送信動作を開始する（図１９参照）。
【００９３】
送信動作はまず、ＡＴＭバススケジューラ１１に対してＡＴＭセル送信要求信号REQを出すことから始まる。セル組立・分解部１３は、中継回線制御部１４がセルデータを受信可能であることを示す信号TXEを監視し、中継回線制御部１４が受信可能であるならばＡＴＭバススケジューラ１１に対して送信要求信号REQを出す。
【００９４】
ＡＴＭバススケジューラ１１は後述するスケジュール管理テーブルの値にしたがってセル組立・分解部１３に送信許可信号GNTを送る。
セル組立・分解部１３は送信許可信号GNTを受け取ったならば、まず基本中継回線宛てか、バックアップ中継回線宛てかの識別信号を出す。
【００９５】
基本回線宛てならば信号BRI#0ENBがアサートされ、中継回線制御部１４が受信可能となる。バックアップ回線宛てならば、BRI#1ENBがアサートされたときには、バックアップ中継回線制御部１５が受信可能となる。
次にセルの先頭を示すＵＳＯＣ信号をアサートすると同時に上りＦＩＦＯ２１のＵＲＤ信号をドライブして上りＦＩＦＯ２１内部のセルデータを上りＡＴＭバス１２１ａに送信する。
【００９６】
一方、中継回線制御部１４，１５では、信号BRI#0ENB及びBRI#1ENBのいずれかがアサートされるので、自分宛ての信号がアサートされた時に、ＤＳＯＣ信号を検出してセルデータの受信を行う。
セルデータは直接物理層終端部（ＰＨＹ）１０に書き込まれ、１セル分の情報が書き込まれると中継回線に送出される（図２０参照）。
【００９７】
次に上述したＡＴＭバススケジューラ１１の実施例について説明する。
ＡＴＭバススケジューラ１１は、図２２に示すように、スケジュールタイミングを規定するスケジュールテーブルＳＴＢ（メインテーブルＴ１とサブテーブルＴ２，Ｔ３から成る）と、スケジューラ管理制御部１１１と、該スケジューラ管理制御部１１１の制御を受けて各セル組立・分解部１３に送信権を与えるＡＴＭバス制御信号部１１２と、該スケジューラ管理制御部１１１の制御を受けてスケジュールテーブルＳＴＢのサーチ制御を行うサーチ制御部１１３〜１１５と、ＰＣＲ設定テーブルＴ４と、セル組立・分解部１３単位に送信セル数を計数するセル送信レート監視部１１６と、サーチ制御部１１３〜１１５及びセル送信レート監視部１１６の出力信号により各セル組立・分解部１３に対する送信権に関する信号を生成するＣＬＡＤ送信権信号生成部１１７から構成される。
【００９８】
動作においては、予めセル組立・分解部１３から申告された最大セルレート及び平均セルレートに従ってスケジュールテーブルＳＴＢを設定する。スケジューラ管理制御部１１１は、スケジュールテーブルＳＴＢに設定された、セル組立・分解部−識別子（以下、ＣＬＡＤ−ＩＤと略称することがある）に従いセル組立・分解部１３に送信権を与える。セル組立・分解部１３は、スケジューラ１１から送信権を与えられた時のみ、セルをＡＴＭバス１２に送信する。
【００９９】
セル送信レート監視部１１６は、各セル組立・分解部１３から送信されたセル数をセル組立・分解部単位に一定時間毎に計数し、セル組立・分解部１３で申告された最大セルレートを超えない制御を行う。ＡＴＭバススケジューラ１１は、セル組立・分解部１３の送信セルレートが申告最大セルレートを超えた場合、該当するセル組立・分解部１３の送信契機でも他のセル組立・分解部１３に送信権を与える制御を行う。
【０１００】
次にＡＴＭバスの実施例について説明する。
ＡＴＭバス１２は、上り（セル組立・分解部１３→ＡＴＭ交換機３）／下り（ＡＴＭ交換機３→セル組立・分解部１３）の両方向の送信権のスケジュールを行い、装置全体のトラフィック制御を行う。
【０１０１】
まず、下り方向の転送は、各中継回線毎に固定レートの送信権を与える。上り方向の転送は、セル組立・分解部単位に割り当てられた最低セルレートに従い送信権を与える。
【０１０２】
図２１には、前述したように、中継回線の数が１本または２本で、中継回線の速度が1.5Mbpsの場合のＡＴＭバスの実施例が示されている。
【０１０３】
中継回線の速度が1.5Mbpsであるとすると、セルの送信間隔は、276μｓ(=1÷(1536÷8÷53(1セルのバイト数)))となる。この間隔をＡＴＭバス上の１タイムスロット（ＴＳ）とする。
【０１０４】
次に、下り方向の転送方式について説明する。
中継回線が１回線の場合（バックアップ回線が無い場合）、下り方向のセル送信と上り方向のセル送信を１タイムスロットに１回づつ転送するサイクルを設定可能にする制御を行う。
【０１０５】
中継回線が２回線（２回線以上は同じ論理でいくらでも増やすことは可能）の場合は、下り方向の転送サイクルは２となる。この結果、中継回線からは、１タイムスロットにおいて、２セル分の受信が可能となる（図２１参照）。
【０１０６】
中継回線から受信したセルは、１タイムスロット毎にＡＴＭバスに送信する。ＡＴＭバスに送信されたセルは、ＡＴＭバスに接続されている全てのセル組立・分解部に同報で送信される。
【０１０７】
セル組立・分解部には、予め自分で受信すべきセルのコネクションＩＤ（図２３のＡＴＭヘッダに示すＶＰＩ／ＶＣＩ）を設定しておく。中継回線から送信されたセルはＡＴＭバス上に同報されるので、全てのセル組立・分解部はセルを受信する。
【０１０８】
セル組立・分解部は、受信したセルのコネクションＩＤを検索し、自分宛か否かを判定する。セル組立・分解部は、ＡＴＭバスから受信したセルが自分宛セルの場合は受信処理を行い、自分宛セルでないセルは無視する。
【０１０９】
ここで、中継回線が複数存在した場合、セル組立・分解部が受信したセルをどの中継回線から受信したかを認識する方式を下記に示す。
【０１１０】
図２１に示す如く、ＶＰＩの上位１ビットに中継回線／バックアップ回線識別子を設定する。この中継回線／バックアップ回線識別子は、どちらの中継回線からセル受信したかを認識するための識別子である。バックアップ回線から受信したセルはバックアップ回線制御部において、中継回線／バックアップ回線識別子に“１”を立てる。中継回線から受信セルは、“０”のまま通過させる。セル組立・分解部は、受信したセルのＶＰＩの上位１ビットを参照し、どちらの中継回線からセルを受信したかを認識することが可能となる。
【０１１１】
次に、上り方向の転送方式について説明する。
１タイムスロットでは、１セルのみ送信可能とする。ＡＴＭバス上にセル組立・分解部は複数個並列接続されているので、各セル組立・分解部が勝手にセルを送信すると、ＡＴＭバス上で競合が発生してしまう。
【０１１２】
この問題を解決するために、ＡＴＭバススケジューラがＡＴＭバスの上り方向のバスを以下のとおり調停する。
【０１１３】
ＡＴＭバススケジューラは、トラフィック制御を考慮してセル組立・分解部に上り方向のセル送信権を与える。セル組立・分解部は、スケジューラから送信権を与えられた時のみ、セルをＡＴＭバスに送信する。
【０１１４】
中継回線が複数存在した場合、中継回線を選択する制御方式を下記に示す。
セル組立・分解部は、上記と同様にＶＰＩの上位１ビットに中継回線／バックアップ回線識別子を設定する。中継回線／バックアップ回線識別子は、どちらの中継回線にセルを送信するかを指定するための識別子である。セル組立・分解部は、バックアップ回線にセルを送信する場合は、中継回線／バックアップ回線識別子に“１”を設定し、中継回線にセルを送信する場合は“０”を設定する。中継回線制御部およびバックアップ回線制御部は、受信したセルのＶＰＩの上位１ビットを参照し、自分宛か否かを認識することが可能となる。
【０１１５】
次に、ＡＴＭバススケジューラによるサービスカテゴリの制御実施例について説明する。
ＡＴＭフォーラムで規定されている上記のサービスカテゴリ（ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲ，ＵＢＲ）をサポートするため、ＡＴＭバススケジューラは、各サービスカテゴリ毎に下記の制御を行う。
【０１１６】
送信権の与え方の優先順位はＣＢＲ→rt-ＶＢＲ→nrt-ＶＢＲ→ＵＢＲとし、許可を与えても送信セルが無い時間は次の送信者の時間に加算する。なお、最大セルレート（０＋１）とは、図２３に示すヘッダにおけるＣＬＰ＝０（セル非廃棄）及びＣＬＰ＝１（セル廃棄）のいずれの場合であってもそのセルで最大セルレートを換算したことを意味する。
【０１１７】
▲１▼ＣＢＲ（図２４参照）
最大セルレート（０＋１）の値通りに送信権を均等に与える。
セル組立・分解部が送信権を与えられたとき、送信データが無くても他のセル組立・分解部に送信権を渡さず、空セルを中継回線に送出する。
【０１１８】
▲２▼rt-ＶＢＲ（図２５参照）
最大セルレート（０＋１）の値通りに送信権を均等に与える。
セル組立・分解部が送信権を与えられた場合、送信データが無ければ、他のnrt-ＶＢＲのセル組立・分解部に送信権を渡す。
【０１１９】
▲３▼nrt-ＶＢＲ（図２６参照）
平均セルレート（０＋１）で送信権を均等に与える。但し、平均セルレートが設定されていない場合は、最大セルレート（０＋１）×α（αは任意）の値で送信権を与える。
【０１２０】
セル組立・分解部が送信権をあたえられた場合、送信データが無ければ、他のnrt-ＶＢＲのセル組立・分解部に送信権を渡す。スケジューラは、rt-ＶＢＲおよびnrt-ＶＢＲのセル組立・分解部が送信権を放棄した場合、nrt-ＶＢＲのセル組立・分解部内でラウンドロビン（順繰り）に送信権を与えるが、最大セルレート（０＋１）以上の送信権は与えてはいけない。
【０１２１】
本制御は送信セル数をカウントし、最大セルレート（０＋１）の値を超える送信権を与えないようにする。また、nrt-ＶＢＲ内で送信権が余る場合は、ＵＢＲに送信権を与える。
【０１２２】
▲４▼ＵＢＲ（図２７参照）
送信スケジューリングには設定しない。全てのnrt-ＶＢＲコネクションが送信権を放棄した場合のみ、送信権を与える。
【０１２３】
次に、ＡＴＭバススケジューラの制御アルゴリズムについて説明する。
ＡＴＭバススケジューラ１１は、ＡＴＭバス１２の１タイムスロット毎に、セル送信を許可するＣＬＡＤ−ＩＤ（セル組立・分解部−識別子）を生成し、ＡＴＭバス１２によってセル組立・分解部に通知する。
【０１２４】
各セル組立・分解部では、自分のＣＬＡＤ−ＩＤが通知された場合のみセルを送信する。
ＡＴＭバススケジューラは、各セル組立・分解部毎の送信契機を制御するＡＴＭバススケジューラメモリ１１０（図２２参照）を持つ。このスケジューラメモリ１１０には、図２８に示す如く３種類のテーブルが存在する。
【０１２５】
同図（１）に示すメインテーブルには、ＡＴＭバスの１タイムスロット毎に、どのＣＬＡＤ−ＩＤに送信契機を与えるのかが設定される。このメインテーブルには、セル組立・分解部又は中継回線の登録・変更時に、各ＣＬＡＤ−ＩＤ毎のセル送信間隔（“最大セルレート”、“平均セルレート”、または“最大セルレート×α”）を計算した、ＣＢＲ、rt-ＶＢＲ、又はnrt-ＶＢＲのセル組立・分解部のスケジュールリストが設定される。
【０１２６】
同図（２）及び（３）にそれぞれ示すサブテーブル（nrt-ＶＢＲ）及びサブテーブル（ＵＢＲ）は、メインテーブルのrt-ＶＢＲおよびnrt-ＶＢＲに対するセル組立・分解部が送信権を放棄した場合（送信するセルが無い場合）、空きのタイムスロットに他のセル組立・分解部が生成したセルを挿入して送信するためにスケジューラが参照するテーブルである。
【０１２７】
すなわち、ＡＴＭバススケジューラは、中継回線の物理速度に応じた間隔に基き、上記のスケジューラテーブルの順番に従って、各セル組立・分解部にスケジュールを与える。
【０１２８】
ＡＴＭバススケジューラは、同図（１）に示すメインテーブルにおけるrt-ＶＢＲのセル組立・分解部が送信権を放棄した場合、同図（２）に示すサブテーブル（nrt-ＶＢＲ）を参照し、nrt-ＶＢＲに対してスケジュールを行う。
nrt-ＶＢＲの送信待ちテーブルのサイクルが一周した場合（全てのnrt-ＶＢＲが送信権を放棄した場合）、同図（３）に示すサブテーブル（ＵＢＲ）を参照し、ＵＢＲにスケジュールを行う。
【０１２９】
次に、図２９を参照して上記のメインテーブルの作成アルゴリズムを説明する。
(1)音声データをＡＴＭセル多重する場合、音声は遅延に厳しいため音声専用のタイムスロットを予約しておき、このエリアには、音声セル組立・分解部以外は設定できないようにする。
【０１３０】
(2)音声ＳＶＣ呼設定を契機に音声専用エリアにＣＬＡＤ−ＩＤを設定する。音声ＳＶＣ呼解放を契機に音声専用エリアからＣＬＡＤ−ＩＤを削除して空きタイムスロットにする。
【０１３１】
(3)１６Kbpsの音声セル組立・分解部は呼設定を契機に１周期に２回メモリテーブルに設定する。
(4)８Kbpsの音声セル組立・分解部は呼設定を契機に１周期に１回メモリテーブルに設定する。
【０１３２】
(5)ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲの内の最大セルレートが高いセル組立・分解部から設定する。ＣＢＲ及びrt-ＶＢＲは最大セルレート（０＋１）の値で数を決定する。nrt-ＶＢＲは、平均セルレート（０＋１）の値をメインテーブルに設定し、｛最大セルレート（０＋１）−平均セルレート（０＋１）｝の割合でサブテーブル( rt-ＶＢＲ) に設定する。
【０１３３】
(6)６４Kbps等の高速なデータ（例えばフレームリレー手順）に対するセル組立・分解部は次に示す手順で設定する。まず、最大セルレート（０＋１）を算出する。なお、ユーザフレーム長を６４バイトとする。
【０１３４】
これを、1 周期の最大セルレートで割ると、次のようになる。
228.5714286÷21.56659765＝10.5984≒１１（ＴＳ）
１周期に１１回メモリテーブルに設定する。タイムスロットの周期は、可能な限り、１５(168/11)毎に設定する。図２９の例では、設定ＴＳ位置＝6,21,36,51,66,81,96,111,126,141,156となる。
【０１３５】
(7)2.4Kbps等の低速回線(PCR=8.57)は１タイムスロットと擬制し、８Kbpsと同じ最大セルレート（21.5）でスケジュールする。
(8)設定するセル組立・分解部は、残りの空きタイムスロットに設定する。
(9)２以上設定するセル組立・分解部が同一番号に重なる場合は、あとから設定されるＣＬＡＤ−ＩＤを１タイムスロットずらす。
【０１３６】
(10)空きのタイムスロットは、空き表示を設定する。ＡＴＭバススケジューラは、空きではnrt-ＶＢＲのセル組立・分解部をスケジュールする。空き表示は、音声専用にも設定可能とし、音声ＳＶＣが設定されていない場合、スケジューラはnrt-ＶＢＲのセル組立・分解部をスケジュールする。
【０１３７】
(11)中継速度が128Kbpsの場合、１２(=1536/128) 飛ばしで設定する。図２９の例では、設定ＴＳ位置＝1,13,25,37,49,61,73,85,97,109,121,133,145,157となり、この場合、セル組立・分解部数の総和は１４以下となる。
【０１３８】
サブテーブル(nrt-ＶＢＲ) の作成アルゴリズムを図３０に示す。この場合は、該当するセル組立・分解部が登録された順番に昇順にテーブルにＣＬＡＤ−ＩＤを設定する。
【０１３９】
本サブテーブルはセル組立・分解部の登録順に設定されるため、nrt-ＶＢＲのセル組立・分解部の送信権が譲られる権利に優先順位は無い。本サブテーブルのセル組立・分解部番号は複数回指定可能とし、出現回数によって、セル組立・分解部の重み付けが可能となる。
【０１４０】
サブテーブル（ＵＢＲ）の作成アルゴリズムを図３１に示す。この場合は、該当するセル組立・分解部が登録された順番に昇順にテーブルにＣＬＡＤ−ＩＤを設定する。本サブテーブルはセル組立・分解部の登録順に設定されるため、ＵＢＲのセル組立・分解部の送信権が譲られる権利に優先順位は無い。本サブテーブルはセル組立・分解部の番号は１回のみ設定する。
【０１４１】
次に、最大セルレート（ＰＣＲ），平均セルレート（ＳＣＲ）カウンタの実施例について説明する。
ＡＴＭバススケジューラは、送信権を譲り受けたnrt-ＶＢＲが最大セルレートを超えないように最大セルレート・カウンタでセル数を監視し、仮に最大セルレートを超えた場合は、他のnrt-ＶＢＲのセル組立・分解部に送信権を譲る。
【０１４２】
ＡＴＭバススケジューラがセル組立・分解部に送信権を与えると、セル組立・分解部は、送信セルがある場合にセルを送信し、セルが無い場合はセルを送信しない。ＡＴＭバススケジューラは、セル組立・分解部がセルを送信したか否かがＡＴＭバス信号制御部（図２２の１１２）で判定可能であるため、セル組立・分解部がセルを送信した場合は、セル送信カウンタをインクリメントする。この結果、一定時間単位でセル組立・分解部単位にセル数を計算することが可能となる。
【０１４３】
ＡＴＭバススケジューラは、一定周期で予めセル組立・分解部単位に設定された最大セルレート値とセル送信カウンタを比較し、セル組立・分解部の送信セルが最大セルレートを超える場合は、該当セル組立・分解部に送信権を譲る制御は行わない。
【０１４４】
次に、ＡＴＭバススケジューラ周期の決定方法について説明する。
ＡＴＭバススケジューラは、各セル組立・分解部の送信順番をＡＴＭバススケジューラメモリに設定しておき、そのメモリを１タイムスロット周期毎に読み出してスケジューラバスで通知する。このメモリは、セル組立・分解部または回線登録時にソフトウェアで設定する。
【０１４５】
スケジューラメモリの大きさは以下の通りであり、タイムスロット数と回線使用率の比較を示す。
▲１▼音声のセルのペイロード長が４０バイトの場合（中継回線の回線使用率が100（％）となり音声の収容効率が最も高い値を考えると、タイムスロット数は144となる）。
【０１４６】
【表１】
【０１４７】
▲２▼音声のセルのペイロード長が４７バイトの場合（中継回線の回線使用率が100（％）となり音声の収容効率が最も高い値を考えると、タイムスロット数は168となる）。
【０１４８】
【表２】
【０１４９】
次に、バックアップ回線の制御方式について説明する。
中継回線が、通常運用時に使用する基本中継回線と、基本中継回線が障害になった場合、通信を保証するためのバックアップ（予備）回線とで構成されるＡＴＭセル多重装置において、基本中継回線とバックアップ回線の物理速度が異なる場合のバックアアプ制御方式を下記に示す。
【０１５０】
基本中継回線よりバックアップ回線の物理速度が高い場合、基本中継回線で通信している全てのコネクションをバックアップ回線に迂回させることができる。しかし、基本中継回線よりバックアップ回線の物理速度が低い場合、基本中継回線で通信している全てのコネクションを迂回させることは帯域の問題で出来ない。従って、セル組立・分解部毎に迂回／非迂回の選択が必要となる。以下にその場合の実施例を説明する。
【０１５１】
基本中継回線の物理速度を1.5Mbps、バックアップ回線の物理速度を64Kbpsを例に説明する。
この場合の基本中継回線の物理速度は1.5Mbpsであるから、１タイムスロット時間は0.267μｓであり、１周期を168タイムスロットとすると、全てのタイムスロットにセルが送信されると、以下の帯域を使用する。
168×53×8×(1÷0.046368)＝1536231.884 (bps）
となり、1.5Mbpsのスループットが出力可能である。
【０１５２】
バックアップ回線の速度は64Kbpsであるから、図２９に示すメインテーブルの設定において、バックアップ回線接続時に迂回させるセル組立・分解部は、２４タイムスロット毎に設定する。これを例えば、1TS, 25TS, 49TS, 73TS, 97TS, 121TS, 145TSとする。
バックアップ回線接続時に迂回させないセル組立・分解部は、上記のタイムスロット以外に設定しておく。
【０１５３】
基本中継回線が障害となり、バックアップ回線に接続する時には、物理速度が1.5Mbpsから64Kbpsとなる。この場合、ＡＴＭバススケジューラは、物理速度が変更されたことを契機に、メインテーブルの読み出しを１タイムスロット毎のスケジュールから２４タイムスロット毎のスケジュールに変更する。このことにより、２４タイムスロット毎に設定されたセル組立・分解部のみ送信権が与えられ、迂回するセル組立・分解部と迂回しないセル組立・分解部とを選択することが可能となる。
【０１５４】
上記と同様に、バックアップ回線の速度が128Kbpsの場合は、１２タイムスロット毎に設定すればよい。
【０１５５】
次に、中継回線数を拡張した場合について説明する。
基本的にＡＴＭセル多重装置では、中継回線はせいぜい２本（基本中継回線＋バックアップ回線）が一般的であるため、この前提を利用し、効率よく低コストで上りと下りを制御可能とする方式を説明した。
【０１５６】
すなわち、図２１は中継回線が２本の場合を前提に記述しているため、１タイムスロット単位で下り方向のセルは無条件に２セルまで受信可能となっている。上り方向はスケジューラの制御により、１タイムスロットで１セルのみ送信可能である。
【０１５７】
しかしながら、下り方向のセルも上り方向と同一のスケジューラ方式に変更すれば、理論的には中継回線の数に制限は無くなる。以下にその実施例を説明する。
【０１５８】
下り方向にも、上り方向と同一の機構のスケジューラ機能を設ける。２つのスケジューラの制御により、１タイムスロット当たり上り１セル、下り１セルの送信権を与える。中継回線制御部１４（図１，５など参照）には、セル組立・分解部と同様の最大セルレートを申告させ、これに基づいてメインテーブルを作成する。２つのスケジューラは、１タイムスロットで送信権を１回づつ、セル組立・分解部及び中継回線制御部に与える。
【０１５９】
上記の制御を行うことにより、中継回線の数の制限は無限に拡張することが可能である。
【０１６０】
次に、上記のＡＴＭセル多重装置とＡＴＭ交換機との連携機能について下記に説明する。
ＡＴＭ交換機では、ＡＴＭスイッチ（図３３に示すＡＴＭ−ＳＷ) が内蔵されているため、中継回線のコネクションＩＤ（ＶＰＩ／ＶＣＩ）と端末側の（セル組立・分解部側）のコネクションＩＤとは異なっており、ＡＴＭスイッチでコネクションＩＤの変換を行うことが可能である。
【０１６１】
一方、ＡＴＭセル多重装置では、ＡＴＭスイッチは搭載しないのが一般的であるため、中継回線のコネクションＩＤとセル組立・分解部が生成するセルのコネクションＩＤは同一である必要がある。
【０１６２】
この要件を満たすためには、セル組立・分解部は以下に示す３つの機能が必要となる。
(1)ＰＶＣ（Permanent Virtual Circuit:固定バーチャルサーキット）接続の場合は、中継回線で規定されるコネクションＩＤをコネクション単位にセル組立・分解部に設定可能とする。
(2)ＳＶＣ（Switched Virtual Circuit：呼設定バーチャルサーキット）接続の場合は、呼設定時に中継回線で決定されたコネクションＩＤを呼毎にセル組立・分解部に設定する必要がある。
【０１６３】
このようなＡＴＭセル多重装置の構成例を図３２に示す。
すなわち、ＡＴＭセル多重装置１１は、上記のセル組立・分解部１３、中継回線制御部１４、端末回線制御部１６の他にＳＶＣ呼設定制御部１７が設けられている。
【０１６４】
ＳＶＣ呼設定制御部１７は、呼の設定契機（例：端末からデータ受信、電源投入、端末から呼設定メッセージ受信時等）にＡＴＭ交換機とＡＴＭの呼設定プロトコル（例：ＡＴＭフォーラムＵＮＩ4.0等）に従い、中継回線上のコネクションＩＤを決定する（図示の▲１▼）。
【０１６５】
ＳＶＣ呼設定制御部１７は、決定されたコネクションＩＤをセル組立・分解部部１３に設定する（図示の▲２▼）。セル組立・分解部１３は、設定されたコネクションＩＤでセルの送信・受信を行う。この結果、ＡＴＭスイッチを搭載しないセルの多重・分離が可能となる（図示の▲３▼）。
【０１６６】
(3)ＡＴＭフォーラムのＰＮＮＩ(Private Network-Network Interface)で規定されているＳＯＦＴ−ＰＶＣの場合は、ＡＴＭスイッチで変換された後の相手先セル組立・分解部のコネクションＩＤを呼設定メッセージに設定する必要があるが、ＡＴＭセル多重装置では、ＡＴＭスイッチを搭載していないので、仮想的なコネクションＩＤを指定する。
【０１６７】
この仮想コネクションＩＤは、ＡＴＭセル多重装置内で複数存在するセル組立・分解部の中で、どのセル組立・分解部に宛てたセルかを判定するために使用し、実通信のセルのコネクションＩＤでは、ＡＴＭセル多重装置−ＡＴＭ交換機間の中継回線で決定されたコネクションＩＤをＡＴＭセル多重装置のセル組立・分解部に設定し通信を行う。
【０１６８】
このＳＶＣコネクションＩＤの設定シーケンス例が図３３に示されている。
相手ＶＰＩ／ＶＣＩとは、ＡＴＭフォーラムのＰＮＮＩで使用する通信先コネクションＩＤである。ＡＴＭ交換機３から受信したＳＥＴＵＰ（セットアップ）メッセージで、相手側（ＶＰＩ／ＶＣＩ＝Ｅ）は、ＳＶＣ呼設定制御部１７でセル組立・分解部Ｅを選択するために使用し、実通信では、ＡＴＭ交換機３のコネクションＩＤであるＶＰＩ／ＶＣＩ＝Ｇを使用する。
【０１６９】
上記の説明では、端末回線はすべてセル組立・分解部を前提に説明して来たが、セル組立・分解部だけではなく、直接、ＡＴＭセルインタフェースをサポートすることにより、多対多の接続を実現した、低価格で簡易な、疑似スイッチへの拡張も可能である。
実施例としては、セル組立・分解部をＡＴＭ−ＵＮＩインタフェース部に置き換えればよいだけである。
【０１７０】
ここで、図２２に示したＡＴＭバススケジューラ１１のより一層具体的な実施例を以下に説明する。
まず、図２２に示したＡＴＭバススケジューラ１１は、図３４に示すＡＴＭバススケジューリング部３１と（図３５に示す）ＡＴＭバススケジュールメモリ制御部４１とで構成され、スケジューリング部３１の左側はＡＴＭバス１２に接続されており、右側はスケジュールメモリ制御部４１に接続されている。
【０１７１】
また、スケジューリング部３１は図３６に示す入出力信号を有し、タイムスロットカウンタ３２とタイミングカウンタ３３と上り方向バスコントローラ３４と下り方向バスコントローラ３５とで構成され、スケジュールメモリ制御部４１は、図３７に示す入出力信号を有し、コマンド受信部４２とメインテーブル制御部４３とサブテーブル制御部４５，４６とＰＣＲテーブル制御部４７とメモリ制御部４８とで構成されている。
【０１７２】
なお、バスコントローラ３４は図２２に示したＡＴＭバス制御信号部１１２とＣＬＡＤ送信権信号生成部１１７とで構成されるもので、制御部４３〜４５及び４７はそれぞれ図２２に示した制御部１１３〜１１６に対応している。
【０１７３】
さらに、メモリ制御部４８は図１０に示すDP-RAM212に相当するデュアルポートメモリ４９に接続されており、このメモリ４９は図２２に示したスケジュールテーブルＳＴＢ（メインテーブルＴ１及びサブテーブルＴ２，Ｔ３）及びＰＣＲ設定テーブルＴ３を構成している。
【０１７４】
このようなＡＴＭバススケジューラ１１の動作を上述した動作に加えてさらに具体的に説明する。
まず、下り方向の転送要求に対するスケジューラの動作を、下り方向バスコントローラ３５による下りスケジューラの状態遷移図を示す図３８、及び下りスケジューラの状態遷移表を示す図３９を参照して以下に説明する。なお、図３８の状態遷移図において、丸内の数字（以下の説明ではカッコ付数字とする）は図３９の状態遷移表の遷移番号に対応している。
【０１７５】
図３９に示す信号xPKGRST（図３４，３５には図示せず）はリセット信号であり、下りスケジューラの状態を初期状態(ST 0)とする。同じく図３９にのみ示す信号SCMENは下りスケジューラのイネーブル信号であり、転送アイドル状態時(ST 8)にこの信号がディセーブルにされると下りスケジューラの状態を初期状態とする（遷移(34))。中継カード（図９に示した中継回線ボード１４０，１５０）からの送信要求は信号xRCA＿PHY0,1 によって行われる。図３９に示すＴＳ１０はタイムスロットの先頭を示す信号で下りスケジューラのタイムスロットカウンタ３２で生成される。
【０１７６】
スケジューリング部３１中の下り方向バスコントローラ３５は一定時間毎（信号ＴＳ１０毎）に中継カードから送信要求信号xRCA＿PHY0，1 を受け付ける。中継カード０（中継回線ボード１４０）からの送信要求信号xRCA＿PHY0を受けた場合、中継カード０にバス権信号xREN＿PHY0を与える（遷移(5))。
【０１７７】
中継カード０はそのバス権が付与されればただちに送信を行う（状態ST 2）。送信が完了したら、下り方向バスコントローラ３５は中継カード１（中継回線ボード１５０）からの送信要求信号xRCA＿PHY1を監視する（状態ST 3）。そして、中継カード１からの送信要求があった場合には中継カード１に対してバス権信号xREN＿PHY1を与える（遷移(15))。
【０１７８】
上記動作において、中継カード１からの送信要求が先であれば中継カード１に対してまずバス権を与え（状態ST 5）その後、中継カード０の送信要求を監視する動作を行う（状態ST 6）。中継カード０, １の両方から送信要求があった場合には、まず中継カード０に対してバス権を与え（遷移(5))、その後（遷移（９））、中継カード１に対してバス権を与える（遷移(6))。
【０１７９】
中継カード０，１からの送信要求の監視（状態ST 1）はタイムスロットの先頭ＴＳ１０から一定時間行う。その間に送信要求がなければそのタイムスロットでの送信権付与は行わない（遷移(7))。
【０１８０】
本実施例においてはタイムスロットの先頭から264μｓの間、送信要求の監視を行う。この条件は図３９に示す状態遷移表において「タイマ」として与えられている。なお、図３９に示す「ウエイトカウント」とは１セルの長さに相当する時間を示している。状態ST＿2，5，4，7で送信権を与えてから中継カードが１セル送信するのを「ウエイトカウント」の値を監視することで待ち合わせる。
【０１８１】
下りスケジューラは中継カード０，１に対してバス権信号xREN＿PHY0,1を付与し、セル転送が行われている時にセル組立・分解部１３（１３０）からの受信可能信号xTCA＿CLADを監視し、中継カードが送信した場合にセル組立・分解部が受信できなかったことを検出する。検出結果はセル廃棄信号xCELLDET，xCELLDET1として図３５に示すスケジュールメモリ制御部４１に通知される。
【０１８２】
スケジュールメモリ制御部４１は信号xCELLDET，xCELLDET1を下りセル廃棄として、後述する統計情報テーブルの更新処理を行う。
次に、上り方向の転送要求に対するスケジューラの動作を、上り方向バスコントローラ３４による上りスケジューラの状態遷移図を示す図４０、及び上りスケジューラの状態遷移表を示す図４１〜４５を参照して以下に説明する。
【０１８３】
信号xPKGRSTは下り方向の場合と同様にリセット信号であり、スケジューラの状態を初期状態（図４０のST 0）とする。信号SCMENはスケジューラのイネーブル信号であり、アイドル状態時(ST A)にこの信号がディセーブルされるとスケジューラの状態を初期状態とする（図４０の遷移(41))。セル組立・分解部１３からの送信要求は信号xRCA＿CLAD0-9によって行われる。ＴＳ１０はタイムスロットの先頭を示す信号で上りスケジューラのタイムスロットカウンタ３２で生成される。
【０１８４】
(1)メインテーブルＴ１のリード：
上り方向バスコントローラ３４は一定時間毎（信号ＴＳ１０毎）にメモリ４９内のメインテーブルＴ１の値をリードする。スケジューリング部３１はメインテーブルＴ１のリード時に、制御コマンドをＡＴＭバススケジュールメモリ制御部４１に与え、メインテーブルＴ１の実際のリードはＡＴＭバススケジュールメモリ制御部４１が行う（図４６の状態ST 4)。
【０１８５】
このコマンドはバスコントローラ３４からの信号xCMD3，xMTCNTUP，xS1CNTUP，xS2CNTUP，xCMDEN，CMDRxWの組み合わせとしてスケジュールメモリ制御部４１のコマンド受信部４２を介してメインテーブル制御部４３に通知され、デュアルポートメモリ４９内のメインテーブルＴ１をリードする処理を行う。
【０１８６】
コマンド信号xCMD3，xMTCNTUP，xS1CNTUP，xS2CNTUP，xCMDEN，CMDRxWの組み合わせによるスケジュールメモリ制御部４１の動作がコマンド受信部４２によって実行される時の状態遷移図が図４６に示され、状態遷移表が図４７〜図５０に示されている。また、図５１は上記のコマンド信号例を示している。
【０１８７】
メインテーブルＴ１からリードした結果（図４０の状態ST 1)はバススケジューリング部３１に通知される（図４６の遷移(19), (38))。メインテーブルＴ１にはCBR，rt-VBR，nrt-VBR通信を行う各セル組立・分解部１３のID値(MCLADID3-0)とそのセル組立・分解部の通信がCBR,rt-VBR,nrt-VBRのいずれであるかを示す値(MBR2-0)が格納されている。メインテーブルＴ１のリード値がバススケジューリング部３１に信号xCMDACKとして通知されたならば、上りバススケジューラはそのID値に対応したセル組立・分解部から送信要求が上がることを一定時間監視する（図４０の状態ST 2)。
【０１８８】
(2)メインテーブルＴ１によるCBR通信の場合(MBR2-0=“001"):
セル組立・分解部１３の通信がCBRの場合(MBR2-0=“001")、246μｓの間、そのセル組立・分解部からの送信要求を受け付ける（図４０の状態ST 2)。そのセル組立・分解部から送信要求xRCA＿CLADnがあった場合はバス権信号xREN＿CLADnを与える（同ST 7)。そのセル組立・分解部はバス権が付与されればただちに送信を行う。
【０１８９】
上りスケジューラは１セルが転送される時間(53クロック分）待機した後（同ST 8)、そのセル転送における統計情報の更新を行う（同状態ST 9)。246 μｓの間にセル組立・分解部からの送信要求がない場合はそのタイムスロットにおけるバス権付与を放棄し（同遷移(11)) 、統計情報の更新を行う（同状態ST 9)。
【０１９０】
(3)メインテーブルＴ１によるrt-VBR通信の場合(MBR2-0=“010")、及びnrt-VBR通信の場合(MBR2-0=“011"):
そのセル組立・分解部の通信がrt-VBR通信の場合(MBR2-0=“010")、及びnrt-VBR通信の場合(MBR2-0=“011")には、181μｓの間、セル組立・分解部からの送信要求信号を受け付ける。そのセル組立・分解部から送信要求信号xRCA＿CLADnがあった場合は上記（２）と同様にバス権信号xREN＿CLADnを与える。セル組立・分解部はバス権が付与されればただちに送信を行う。
【０１９１】
上りスケジューラは１セルが転送される時間(53クロック分）待機した後、そのセル転送における統計情報の更新を行う。rt-VBR通信の場合、及びnrt-VBR通信の場合は上述したようにPCR テーブルＴ４による送信権の制限がある。
【０１９２】
一定時間に設定されたセル数を送信しているセル組立・分解部にはＰＣＲテーブル制御部４７からPCRによる送信の制限信号xCELLENB0-9が与えられる（図４６の遷移(10))。この結果、メインテーブルＴ１からリードしたID値に対して送信の制限がある場合はバス権が与えられない。送信の制限によりバス権が与えられない場合、及び181μｓの間にセル組立・分解部からの送信要求がない場合はメインテーブルＴ１からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し（同遷移(9))、デュアルポートメモリ４９内のサブテーブルＴ２から新たなＣＬＡＤ−ＩＤの値をリードする（同状態ST 3)。
【０１９３】
(4)サブテーブルＴ２のリード:
メインテーブルＴ１からリードしたIDがrt-VBR通信の場合、及びnrt-VBR通信の場合において上記(3)でバス権が付与されなかった場合は、バスコントローラ３４はサブテーブルＴ２の値をリードする（同状態ST 3)。バスコントローラ３４はサブテーブルＴ２のリード時に、図５１に示した制御コマンドをＡＴＭバススケジュールメモリ制御部４１に与え、実際のテーブルＴ２のリードはＡＴＭバススケジュールメモリ制御部４１が行う（図４６の状態ST 5)。
【０１９４】
リードした結果はバススケジューリング部３１に通知される。サブテーブルＴ２にはnrt-VBR通信を行うセル組立・分解部のID値(S1CLADID3-0)が格納されている。サブテーブルＴ２のリード値がバススケジューリング部３１に信号xCMDACKにより通知されたならば、上りバススケジューラはそのIDのセル組立・分解部から送信要求があるか否かを監視する（図４０の状態ST 4)。
【０１９５】
(5)サブテーブルＴ２によるnrt-VBR通信の場合:
サブテーブルＴ２からリードしたCLAD-IDRから送信要求信号xRCA＿CLADnがあれば、上りスケジューラはバス権信号xREN＿CLADnを与える（同遷移(20))。セル組立・分解部はバス権を付与されればただちに送信を行う（同状態ST 7)。上りスケジューラは１セルが転送される時間(53クロック分）待機した後（同状態ST
8)、そのセル転送における統計情報の更新を行う（同状態ST 9)。
【０１９６】
サブテーブルＴ２によるnrt-VBR通信の場合もPCRテーブルＴ４による送信権の制限がある（図４６の状態ST 1)。一定時間に設定されたセル数を送信しているセル組立・分解部にはPCRによる送信の制限信号xCELLENB0-9が与えられる。
【０１９７】
サブテーブルＴ２からリードしたID値に対して送信の制限がある場合はバス権が与えられない。送信の制限によりバス権が与えられない場合、及びセル組立・分解部からの送信要求がない場合はサブテーブルＴ２からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し、サブテーブルＴ２から新たなＣＬＡＤ−ＩＤの値をリードする（図４６の状態ST 5)。こうしてサブテーブルＴ２からリードしたＣＬＡＤ−ＩＤに対する送信要求があるまで次々とサブテーブルＴ２の値をリードする。
【０１９８】
サブテーブルＴ２の全てのＣＬＡＤ−ＩＤに対し送信要求がない場合はスケジュールメモリ制御部４１はＣＬＡＤ−ＩＤとして信号“E" を返して来るので（同遷移(13))、サブテーブルＴ２からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し、サブテーブルＴ３から新たなＣＬＡＤ−ＩＤの値をリードする（同状態ST 5)。
【０１９９】
(6)サブテーブルＴ３のリード：
サブテーブルＴ２からリードしたIDに対して上記(5) でバス権が付与されなかった場合は、バスコントローラ３４はサブテーブルＴ３の値をリードする（図４０の状態ST 5)。バススケジューリング部３１はテーブルＴ３のリード時に、図５１の制御コマンドをＡＴＭバススケジュールメモリ制御部４１に与え、実際のテーブルＴ３のリードはＡＴＭバススケジュールメモリ制御部４１が行う（図４６の状態ST 6)。リードした結果はバススケジューリング部に通知される。
【０２００】
サブテーブルＴ３にはUBR通信を行うセル組立・分解部のID値(S2CLADID3-0) が格納されている。サブテーブルＴ３のリード値がバススケジューリング部３１に信号xCMDACKとして通知されたならば、上りスケジューラはそのIDのセル組立・分解部から送信要求があるかどうか監視する（図４０の状態ST 6)。
【０２０１】
(7)サブテーブルＴ３によるUBR通信の場合：
サブテーブルＴ３からリードしたCLAD-IDRから送信要求信号xRCA CLADnがあれば、上りスケジューラはバス権信号xREN＿CLADnを与える。セル組立・分解部はバス権が付与されればただちに送信を行う（同遷移(28)及び状態ST 7)。上りスケジューラは１セルが転送される時間(53クロック分）待機した後、そのセル転送における統計情報の更新を行う（同状態ST 8 及びST 9）。
【０２０２】
セル組立・分解部からの送信要求がない場合はサブテーブルＴ３からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し、サブテーブルＴ３から新たなＣＬＡＤ−ＩＤの値をリードする（同遷移(27)及び状態ST 5)。
【０２０３】
こうしてサブテーブルＴ３からリードしたＣＬＡＤ−ＩＤに対する送信要求があるまで次々とサブテーブルＴ３の値をリードする。サブテーブルＴ３の全てのＣＬＡＤ−ＩＤに対し送信要求がない場合は、スケジュールメモリ制御部４１はＣＬＡＤ−ＩＤとして“E" を返して来るので、そのタイムスロットでのバス権付与を放棄し（同遷移(29)及び状態ST 8)、統計情報の更新処理を行う（同状態ST 9)。
【０２０４】
上記の統計情報は以下のものがある。
(a)タイムスロット数
(b)各セル組立・分解部毎の送出セル数
(c)中継カード０におけるセル受信時のセル廃棄数。
(d)中継カード１におけるセル受信時のセル廃棄数。
(e)セル組立・分解部におけるセル受信時のセル廃棄数。
バススケジューラ１１は１ＴＳごとにデュアルポートメモリ４９内に設けた統計情報テーブルの上記情報を更新する。
【０２０５】
下り方向通信においては、中継カードからのセル送信時における各セル組立・分解部でのセル受信時のセル廃棄数の更新処理を行う。これらはバスコントローラ３５から信号xCELLDET，xCELLDET1 としてスケジュールメモリ制御部４１に通知され、各セル組立・分解部におけるセル廃棄数テーブルを更新する処理を行う。
【０２０６】
上り方向通信においては、タイムスロット数、各セル組立・分解部毎の送出セル数、中継カード０におけるセル受信時のセル廃棄数、及び中継カード１におけるセル受信時のセル廃棄数の更新処理を行う。これらはバスコントローラ３４からコマンド信号xCMD3、xMTCNTUP, xS1CNTUP, xS2CNTUP, xCMDEN, CMDRxWの組み合わせとしてスケジュールメモリ制御部４１に通知され、それぞれのテーブルを更新する処理を行う（図４７〜図５１参照）。
【０２０７】
ここで、デュアルポートメモリ４９に対するアクセスについて説明する。
本ＡＴＭセル多重装置に回線、あるいは端末が接続されると、そのＣＬＡＤ−ＩＤ、通信種別、通信レートなどが登録される。メインボード１１０のメインＣＰＵ２１６はスケジューラ１１のデュアルポートメモリ（ＤＰ−ＲＡＭ）４９（２１２）にこれらの、それぞれの端末の通信情報を登録する。スケジューラ１１のＤＰＲＡＭ４９は２面構成になっている。メインＣＰＵ２１６からの情報更新は常に予備側のテーブルに対して行う。
【０２０８】
メインＣＰＵ２１６はテーブルの更新が完了したならばスケジューラ１１に対して該テーブルの面切り替え命令を出す。スケジューラ１１はテーブルの面切り替え命令を受けても、ただちにはテーブルの面切り替えを行わない。テーブルの面切り替えはメインテーブルＴ１の先頭を読み出す際に同期して行う。
【０２０９】
ＰＣＲテーブルＴ４による制御はnrt-VBRの通信に対して行われる。ＰＣＲは全パッケージ共通監視タイムスロット数と各セル組立・分解部毎の最大セル送出数から成る。これらの値はメインＣＰＵ２１６によって設定される。スケジューラ１１はＰＣＲテーブル制御部４７において、１タイムスロット毎に監視タイムスロットカウンタを加算する。
【０２１０】
また、各セル組立・分解部毎の送出セルカウンタをそのセル組立・分解部がセルを送出するごとに加算する。そして、送出セルカウンタがセル組立・分解部毎の最大送出セルカウンタの値と等しい場合は該当するセル組立・分解部に対するピークセルレートによる制限信号xCELLENBnをディセーブルにし、バス権を与えないようにする（図４６の状態ST 1及び遷移(3))。
【０２１１】
この状態は監視タイムスロットカウンタ３２が全パッケージ共通監視タイムスロット数と等しくなるまで保持される。監視タイムスロットカウンタが全パッケージ共通監視タイムスロット数と等しくなると、監視タイムスロットカウンタ、送出セルカウンタをそれぞれ「０」とし、新たにピークセルレートによる監視を行う。この制御により、全パッケージ共通監視タイムスロット数を分母、各セル組立・分解部毎の最大セル送出数を分子とするピークセルレートによる通信制御が可能となる。
【０２１２】
【発明の効果】
以上説明したとおり、本発明に係るＡＴＭセル多重装置は、端末からＡＴＭ交換機への上り方向のセル転送時には、セル組立・分解部におけるセル終端部からのセルが、Utopiaインタフェースを介して該セル組立・分解部における通信制御部の制御によりセル保持部に保持され、ＡＴＭバススケジューラが、所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って該セル保持部毎に送信権を割り当てることにより該セル保持部からＡＴＭバスへセルを送信させ、該ＡＴＭ交換機から該端末への下り方向のセル転送時には、該ＡＴＭバスから各セル保持部にセルを同報し、該通信制御部が該セルを該セル保持部から該セル終端部に該Utopiaインタフェースを介して転送させ自分宛てか否かを判定するように構成したので、下記の効果が得られる。
【０２１３】
(1)ＡＴＭフォーラムの規定された標準であるUtopiaインタフェースを多重する技術の採用によりトラフィック制御（ＣＢＲ，ＶＢＲ，ＵＢＲ）を可能とし、ＡＴＭセル多重装置の開発コスト、製造コストを削減し、小型化が図られる。
(2)ＡＴＭスイッチを搭載せずに、ＰＶＣ，ＳＶＣ，ＳＯＦＴ−ＰＶＣを可能とし、ＡＴＭセル多重装置の開発コスト、製造コストを大幅に軽減することが可能となる。
【０２１４】
(3)中継回線の数を容易に拡張可能となり、ＡＴＭセル多重装置の拡張性が増大する。
(4)スケジュールテーブルの設定間隔により、基本中継回線とバックアップ回線とで、物理回線速度が異なる場合、セル組立・分解部単位に迂回・非迂回を選択可能となる。
【図面の簡単な説明】
【図１】本発明に係るＡＴＭセル多重装置を概略的に示したブロック図である。
【図２】ＡＴＭフォーラムで定められているUtopiaインタフェースを示したブロック図である。
【図３】 Utopiaインタフェース（ＡＴＭバス→中継回線制御部）のタイムチャート図である。
【図４】 Utopiaインタフェース（中継回線制御部→ＡＴＭバス）のタイムチャート図である。
【図５】本発明に係るＡＴＭセル多重装置の原理構成を示したブロック図である。
【図６】本発明に係るＡＴＭセル多重装置によるUtopiaインタフェースとＡＴＭバスインタフェースの変換構成例を示したブロック図である。
【図７】ＡＴＭバス（中継回線制御部→ＡＴＭバス）のタイムチャート図である。
【図８】ＡＴＭバス（セル組立・分解部→中継回線制御部）のタイムチャート図である。
【図９】本発明に係るＡＴＭセル多重装置のボード構成例を示したブロック図である。
【図１０】本発明に係るＡＴＭセル多重装置に用いられるメインボードの回路構成例を示したブロック図である。
【図１１】本発明に係るＡＴＭセル多重装置に用いられる端末回線収容ボードの回路構成例を示したブロック図である。
【図１２】本発明に係るＡＴＭセル多重装置に用いられる中継回線ボードの回路構成例を示したブロック図である。
【図１３】本発明に係るＡＴＭセル多重装置に用いられる音声回線収容ボードの回路構成例を示したブロック図である。
【図１４】本発明に係るＡＴＭセル多重装置に用いられるコーデックボードの回路構成例を示したブロック図である。
【図１５】本発明に係るＡＴＭセル多重装置に用いられるクロックボードの回路構成例を示したブロック図である。
【図１６】本発明に係るＡＴＭセル多重装置の実施例を示したブロック図である。
【図１７】ＡＴＭバス（中継回線制御部→セル組立・分解部）のタイムチャート図である。
【図１８】セル組立・分解部内部の下りセル転送のタイムチャート図である。
【図１９】ＡＴＭバス（セル組立・分解部→中継回線制御部）のタイムチャート図である。
【図２０】セル組立・分解部内部の上りセル転送のタイムチャート図である。
【図２１】本発明に係るＡＴＭセル多重装置に用いられるＡＴＭバスの実施例を示した図である。
【図２２】本発明に係るＡＴＭセル多重装置に用いられるＡＴＭバススケジューラの構成例を示したブロック図である。
【図２３】本発明に係るＡＴＭセル多重装置に用いられるＡＴＭフレームのヘッダフォーマット図である。
【図２４】本発明に係るＡＴＭセル多重装置に用いられるＣＢＲ方式によるタイムチャート図である。
【図２５】本発明に係るＡＴＭセル多重装置に用いられるrt-ＶＢＲ方式によるタイムチャート図である。
【図２６】本発明に係るＡＴＭセル多重装置に用いられるnrt-ＶＢＲ方式によるタイムチャート図である。
【図２７】本発明に係るＡＴＭセル多重装置に用いられるＵＢＲ方式によるタイムチャート図である。
【図２８】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブルの構成例を示した図である。
【図２９】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブル中のメインテーブルの作成アルゴリズムを示した図である。
【図３０】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブル中のサブテーブル（nrt-ＶＢＲ）の作成アルゴリズムを示した図である。
【図３１】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブル中のサブテーブル（ＵＢＲ）の作成アルゴリズムを示した図である。
【図３２】本発明に係るＡＴＭセル多重装置におけるＳＶＣコネクションＩＤの動作例を示したブロック図である。
【図３３】本発明に係るＡＴＭセル多重装置におけるＳＯＦＴ−ＰＶＣ通信方式を示したシーケンス図である。
【図３４】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジューリング部の実施例を示したブロック図である。
【図３５】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジュールメモリ制御部の実施例を示したブロック図である。
【図３６】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジューリング部の入出力信号表を示した図である。
【図３７】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジュールメモリ制御部の入出力信号表を示した図である。
【図３８】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの下りスケジューラ状態遷移図である。
【図３９】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの下りスケジューラ状態遷移表を示した図である。
【図４０】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移図である。
【図４１】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（１）を示した図である。
【図４２】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（２）を示した図である。
【図４３】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（３）を示した図である。
【図４４】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（４）を示した図である。
【図４５】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（５）を示した図である。
【図４６】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するコマンド受信部の状態遷移図である。
【図４７】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（１）を示した図である。
【図４８】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（２）を示した図である。
【図４９】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（３）を示した図である。
【図５０】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（４）を示した図である。
【図５１】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド表を示した図である。
【図５２】一般的なＡＴＭセル多重装置の配置を示したブロック図である。
【符号の説明】
１ 端末
２ ＡＴＭセル多重装置
３ ＡＴＭ交換機
１０ 物理層終端部（ＰＨＹ）
１１ ＡＴＭバススケジューラ
１２ ＡＴＭバス
１３ セル組立・分解部（ＣＬＡＤ）
１４ 中継回線制御部
１５ バックアップ中継回線制御部
２０ セル終端部（ＳＡＲ）
２１，２２ ＦＩＦＯ
２３ ＡＴＭ通信制御部
３１ ＡＴＭバススケジューリング部
３２ タイムスロットカウンタ
３３ タイミングカウンタ
３４ 上り方向バスコントローラ
３５ 下り方向バスコントローラ
４１ ＡＴＭバススケジュールメモリ制御部
４２ コマンド受信部
４３ メインテーブル制御部
４４，４５ サブテーブル制御部
４６ 統計情報制御部
４７ ＰＣＲテーブル制御部
４８ メモリ制御部
４９ デュアルボートメモリ
１１０ メインボード
１３０ 端末回線収容ボード
１４０，１５０ 中継回線収容ボード
１６０ 音声回線収容ボード
１７０ コーデックボード
１８０ クロックボード
ＳＴＢ スケジュールテーブル
Ｔ１ メインテーブル
Ｔ２，Ｔ３ サブテーブル
Ｔ４ ＰＣＲ設定テーブル
１１１ スケジューラ管理制御部
１１２ ＡＴＭバス制御信号部
１１３ メインテーブルサーチ制御部
１１４，１１５ サブテーブルサーチ制御部
１１６ セル送信レート監視部
１１７ セル組立・分解部送信権信号生成部
ＴＳ タイムスロット
図中、同一符号は同一又は相当部分を示す。
本発明はＡＴＭセル多重装置に関し、特に端末とＡＴＭ交換機との間に接続されるＡＴＭセル多重装置に関するものである。
【０００１】
ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）は、マルチメディアを実現する通信技術として期待され、コンピュータ間通信を始めとする高速データ向けのものが開発されて来ている。
【０００２】
一方、最近のＡＴＭフォーラムにも見られるように、音声、ＨＤＬＣ、ＦＲ（フレームリレー）等の従来技術の通信プロトコルもＡＴＭでインタワーク（相互通信）するネットワークが市場で要求されている。
【０００３】
こうしたネットワークを構築する場合、ＡＴＭ交換機（ＡＴＭスイッチ）を基幹ネットワークとして構築し、端末との回線の収容効率を上げるために、支線系の装置として、ＡＴＭセル多重装置を設置するのが有効である。
【０００４】
【従来の技術】
図５２は、このようなＡＴＭセル多重装置の一般的な配置を示している。すなわち、符号２で総称して示すＡＴＭセル多重装置は、符号１で総称して示す端末から受信したデータをセル化し（組み立て）て、符号３で総称して示すＡＴＭ交換機に中継回線を介して送るとともに、ＡＴＭ交換機３から中継回線を介して受信したＡＴＭセル（以下、単にセルとも称する）をデセル化（分解）して端末１へ送るように接続されている。
【０００５】
このＡＴＭセル多重装置では、ＡＴＭプロトコル固有の厳しいトラフィック制御（Ｑ0Ｓ制御）が要求されるが、従来のＡＴＭ交換機およびＡＴＭセル多重装置では、トラフィック制御を行うためにＡＴＭスイッチ（図示せず）を搭載していた。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＡＴＭスイッチは、非常に製造コストが高価になる欠点があり、また、ソフトウェア／ハードウェアの制御が複雑化し、装置の大型化を招く欠点がある。
【０００７】
そこで、特開平5-91126号公報などに示されるＡＴＭセル多重装置が提案されているが、このＡＴＭセル多重装置では、単純にセルを多重する方式を採っているので全回線の出力容量が必要になる。
【０００８】
さらに、特開平7-38569号公報などに示されるＡＴＭセル多重装置では、端末から受信したデータをセル化し、中継回線から受信したセルをデセル化する機能を有するセル組立・分解部（ＣＬＡＤ）を複数用いているが、ＡＴＭセル多重装置内で複数のコネクションのセルが競合したとき、ＣＢＲ(Constant Bit Rate：定ビットレート）、ＶＢＲ(Variable Bit Rate：可変ビットレート）、ＵＢＲ（Unspecific Bit Rate:ランダムビットレート）等の各サービスカテゴリーにおいて衝突無しに通信させるにはいずれかのセルを遅延（待機）させる必要が生じる。
【０００９】
これは特に、ＣＢＲのように時間遅延に厳しいサービスカテゴリーでは許容されない。
したがって本発明は、端末とＡＴＭ交換機との間において、セルの組立・分解を時間遅延を生ぜずに、効率良く簡易に且つ安価で行うことができるＡＴＭセル多重装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
上記の課題を解決するため、本発明に係るＡＴＭセル多重装置は、端末とＡＴＭ交換機間でＡＴＭセルの組み立て及び分解を行うようにＡＴＭバス上に並列接続された複数のセル組立・分解部であって、セル保持部と通信制御部とセル終端部とを有し、該セル保持部及び該通信制御部と該セル終端部とがUtopiaインタフェースで接続されるものと、該ＡＴＭバスを介して各セル組立・分解部に接続されたＡＴＭバス管理用のＡＴＭバススケジューラとを備え、該端末から該ＡＴＭ交換機への上り方向のセル転送時には、該セル終端部からのセルが、該Utopiaインタフェースを介して該通信制御部の制御により該セル保持部に保持され、該ＡＴＭバススケジューラが、所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って該セル組立・分解部の該セル保持部毎に送信権を割り当てることにより該セル保持部から該ＡＴＭバスへセルを送信させ、該ＡＴＭ交換機から該端末への下り方向のセル転送時には、該ＡＴＭバスから各セル組立・分解部の該セル保持部にセルを同報し、該通信制御部が該セルを該セル保持部から該セル終端部に該Utopiaインタフェースを介して転送させ自分宛てか否かを判定することを特徴としている。
【００１１】
すなわち、複数存在するセル組立・分解部から送信されるＡＴＭセルを効率良く簡易に多重するために、本発明に係るＡＴＭセル多重装置では図１に概略図として示すように、まず装置内部にＡＴＭバス１２を設け、ｎ個のセル組立・分解部１３−１〜１３−ｎ（以下、符号「１３」で総称することがある）をＡＴＭバス１２上に並列接続し、セル組立・分解部１３から中継回線制御部１４又はバックアップ回線制御部１５を介してそれぞれ中継回線又はそのバックアップ回線へセルを送信可能とする。
【００１２】
さらに、セル組立・分解部１３のセルを送信する契機を与えるためにＡＴＭバススケジューラ１１をＡＴＭバス１２に接続する。このＡＴＭバススケジューラ１１がＡＴＭバス１２上のセルの送信・受信を制御することにより、ＡＴＭスイッチを搭載せずに、セル多重／トラフィック制御を実現する。
【００１３】
この場合、「スケジュール」とは、ＡＴＭバススケジューラ１１が各セル組立・分解部１３に対してセルの送信権を与えることを意味する。そして、セル組立・分解部１３から中継回線を介してＡＴＭ交換機（図１参照）へセルを送信可能とする。
【００１４】
セル組立・分解部１３は端末（図１参照）に接続された端末回線を収容し、端末からの受信データをセル化し、ＡＴＭバス１２に送信する。中継回線を介してＡＴＭ交換機から受信したセルもＡＴＭバス１２に送信して、各セル組立・分解部１３に送信される。
【００１５】
ＡＴＭバス１２の仕様は、セル組立・分解部１３におけるＡＴＭレイヤ（ネットワーク層）と回線制御部１４，１５における物理層終端部（ＰＨＹ）１０による物理層との間のインタフェースであり、このためにセル組立・分解部１３にはＡＴＭセルを組み立て又は分解する機能を有するセル終端部（ＳＡＲ：Segmentation And Reassembly）２０を設ける。
【００１６】
また、上記のインタフェースとして、ＡＴＭフォーラムで規定された標準インタフェースであるUtopiaインタフェースを採用する。このUtopiaインタフェースは図２に示すように、物理層終端部１０とセル終端部２０とが一対一の関係で接続されてデータ転送を実現するものとして知られている。
ここで、図１の構成とは離れて、該Utopiaインタフェースそのものの内容について図２〜図４を参照しながら以下に説明する。
【００１７】
ＡＴＭレイヤから物理層終端部１０にセルを送る場合：図３
物理層終端部１０から、セル組立・分解部１３のセル終端部２０への信号TxCavは、物理層終端部１０がセル受信可能であることを示す信号である。
【００１８】
セル終端部２０の内部に送信セルがある時、信号TxCavにより物理層終端部１０が受信可能であることを示しているならば、クロック信号CLKに基づきセル終端部２０は信号TxEnbをアサート（反転信号TxEnbをネゲート）してデータData01〜Data53から成るセルデータTxDataを送信する。
セルデータTxDataの先頭Data01で信号TxSocも同時にアサートする。セルデータTxDataは信号TxEnbがアサートされている時に送信される。
【００１９】
物理層終端部１０からＡＴＭレイヤにセルを送る場合：図４
物理層終端部１０からセル終端部２０への信号RxCavは物理層終端部１０に送出セルがあることを示す信号である。セル終端部２０は自分自身がセル受信可能であれば信号RxEnbをアサート（反転信号RxEnbをネゲート）してData01〜Data53から成るセルデータRxDataを受信する。セルデータRxDataの先頭Data01で信号TxSocも同時にアサートする。物理層終端部１０は送出するセルデータRxDataの先頭Data01での先頭で信号RxSocも同時にアサートする。物理層終端部１０は信号RxEnbがアサートされている時だけ、セルデータData01〜Data53を送出する。
【００２０】
このようなＡＴＭフォーラムの標準であるUtopiaインタフェースを持つ様々な部品が市場に供給されていることから、Utopiaインタフェースを用いることはコスト面、機能面などでのメリットは大きいが、図１の構成において物理層終端部１０−ＡＴＭバス１２間及びＡＴＭバス１２−セル終端部２０間に、このUtopiaインタフェースをそのまま用いることはできない。
【００２１】
すなわち、UtopiaインタフェースはＡＴＭレイヤが物理層終端部１０を制御するためのインタフェースであり、１セルをオクテット単位で細かく分解して送信することを許容しているため、仮にこのUtopiaインタフェースを図２に示す通りにＡＴＭバス接続したのであれば、▲１▼セルの転送がいつ終了するのかが保証されない、▲２▼したがってＡＴＭバススケジューラ１１が想定したとおりのバスのスケジューリングが行われる保証がない、などの問題を生じる。
【００２２】
そこで、本発明では、図１に示した構成でUtopiaインタフェースでのバス接続が問題無く行われるようにするために、さらに図５に原理的に示すように図１の構成を下記の如く工夫している。
【００２３】
まず、各セル組立・分解部１３にはＡＴＭフォーラムの標準であるUtopiaインタフェースを持つセル終端部２０に加えて、該セル終端部２０とＡＴＭバス１２との間にセル保持部を構成するＦＩＦＯ２１，２２を設ける。そして、セル終端部２０からの出力データをＦＩＦＯ２１に少なくとも１セル分蓄積し、物理層終端部１０からのデータはＦＩＦＯ２２に少なくとも１セル分蓄積する。
【００２４】
また、ＦＩＦＯ２１，２２とセル終端部２０とのデータの授受を制御するためのUtopiaインタフェースUIFを有するＡＴＭ通信制御部２３を設ける。
図６には、ＡＴＭ通信制御部２３とセル終端部２０との間のUtopiaインタフェースUIFと、ＡＴＭ通信制御部２３とＡＴＭバス１２との間の本発明独自のインタフェースPIFとの変換図が示されている。
【００２５】
なお、ＡＴＭバス１２はUtopiaインタフェースUIFとの親和性を考慮してUtopiaインタフェースに準じた構成とし、したがってＡＴＭバス１２、すなわちＡＴＭバススケジューラ１１と物理層終端部１０とは等価な関係にある。
【００２６】
図７及び図８にはＡＴＭ通信制御部２３とＡＴＭバス１２（ＡＴＭスケジューラ１１）との間のタイムチャートが示されており、以下、図６〜図８を参照しながら本発明におけるＡＴＭバス１２の動作原理を説明する。
【００２７】
ＡＴＭバス１２からセル終端部２０にセルを送る場合：図７
この場合、ＡＴＭ通信制御部２３はＡＴＭバス１２のＤＳＯＣ信号（中継回線側、すなわち物理層終端部１０からＡＴＭバス１２にセルの先頭を送出したことを示す信号）を監視する。そして、インタフェースPIFを介してＤＳＯＣ信号がアサートされた時（図示の例では反転信号がネゲートされた時）、それをセルの先頭と認識し、続く５３バイトのセルデータDData(Data01〜Data53)をＦＩＦＯ２２に取り込む。
【００２８】
ＦＩＦＯ２２に取り込んだ後、ＡＴＭ通信制御部２３は、図２に示した上記のUtopiaインタフェースUIFの手順によってセル終端部２０にセルを転送し、終了したことを示す信号をインタフェースPIFを介してＡＴＭバス１２に返送する。
【００２９】
セル終端部２０からＡＴＭバス１２にセルを送る場合：図８
セル終端部２０からのセルはＡＴＭ通信制御部２３の制御下でUtopiaインタフェースUIFを介してＦＩＦＯ２１に少なくとも１セル分だけ書き込まれる。ＦＩＦＯ２１に１セル分蓄積されるとＡＴＭ通信制御部２３はＡＴＭバス１２からＴＸＥ信号（中継回線側がセル受信可能であることを示す信号）を受信することにより、ＡＴＭバス１２に対してＲＥＱ（送信要求）信号を出力する。
【００３０】
ＡＴＭバス１２からインタフェースPIFを介してＧＮＴ（送信許可）信号を受信すると、まず回線の選択信号ＢＲＩ＃ｘＥＮＢをアサート（図示の例では反転信号をネゲート）し、次にセルの先頭を示すＵＳＯＣ信号をインタフェースPIFを介してアサート（図示の例では反転信号をネゲート）すると同時にインタフェースPIFを介してセルデータUData(Data01〜Data53)を送出する。
【００３１】
このような構成とすることで、
▲１▼ＡＴＭバス１２上のデータは、１セルが連続して送信されることとなり、ＡＴＭスケジューラ１１のセルの送受信管理が簡単に行える。
▲２▼ＡＴＭバス１２の管理をセル終端部２０から切り離し、ＡＴＭバススケジューラ１１のみで行うことが可能となり、制御が簡単になる。
▲３▼ＡＴＭバススケジューラ１１の想定通りのスケジューリングが可能となり、ＡＴＭフォーラムで規定されているサービスカテゴリ（後述）による、各セル組立・分解部１３への送信権制御が可能となる。
【００３２】
このＡＴＭバススケジューラ１１は次のようにＡＴＭバス１２を制御する。
(1)複数存在するセル組立・分解部１３からＡＴＭバス１２にセルを送信する場合、ＡＴＭバス１２上でセル送信が競合するのを回避する。
【００３３】
(2)ＡＴＭフォーラムで規定されているサービスカテゴリ（ＣＢＲ，rt(real time)-ＶＢＲ，nrt(non-real time)-ＶＢＲ，ＵＢＲ）に従ってセル組立・分解部１３から中継回線を介してＡＴＭ交換機へセルを送信するために、各セル組立・分解部１３に対して該サービスカテゴリに基づいて送信権を与える。セル組立・分解部１３は、ＡＴＭバススケジューラ１１から送信権が与えられた場合のみＡＴＭバス１２にセルを送信する。
【００３４】
(3)セル組立・分解部１３がセルを送信する場合、予め設定された最大セルレート（ＰＣＲ）及び平均セルレート（ＳＣＲ）の送信レートを超えないように、トラフィック量に合わせたセル送信の制御を行う。
【００３５】
ここで、上記のＡＴＭバススケジューラ１１は、該ＡＴＭ交換機に接続された中継回線が１本の場合、該ＡＴＭバス上に、上り方向と下り方向のセルを平等に割り当てることによりセルの送信・受信を制御することができる。
【００３６】
あるいは、該ＡＴＭバススケジューラは、該ＡＴＭ交換機に接続された中継回線が複数本の場合、下り方向は１タイムスロット内に該複数のセルを受信可能とし、上り方向は１セルに制御することもできる。
【００３７】
上記の中継回線が複数本でその物理速度が互いに異なる場合、該ＡＴＭバススケジューラは、該ＡＴＭバスの送信権を与える順序を決定するメモリテーブルの設定間隔を間引き設定することにより、各セル組立・分解部単位に迂回又は非迂回を選択可能とすることができる。
【００３８】
また、該ＡＴＭバススケジューラは、上り方向だけでなく下り方向のセルに対しても所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って各セル組立・分解部毎に受信権を割り当てることにより該中継回線の数を拡張可能とすることもできる。
【００３９】
また、該セル組立・分解部とは別にＳＶＣ呼設定制御部を設け、該ＳＶＣ呼設定制御部が、呼設定プロトコルを制御し、該中継回線上で決定されたコネクションＩＤをセル組立・分解部に設定することにより該ＡＴＭ交換機と接続可能にすることもできる。
このＳＶＣ呼設定制御部は、仮想コネクションＩＤを設定し、ＰＮＮＩで規定されているＳＯＦＴ−ＰＶＣ機能を有するものである。
【００４０】
上記のサービスカテゴリーは、ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲ，及びＵＢＲであり、該スケジュールテーブルは、ＵＢＲを除く全サービスカテゴリーを含むメインテーブルと、送信権についての優先順位の低いサービスカテゴリーから成るサブテーブルとで構成することができる。このとき、該ＡＴＭバススケジューラは、該メインテーブルにおけるセル組立・分解部が送信権を放棄したときのみ該サブテーブルに基づいて送信権を付与することができる。
【００４１】
上記のメインテーブルは、ＣＢＲ，rt-ＶＢＲ，及びnrt-ＶＢＲの順に且つセル組立・分解部の登録順にフレーム内で均等に各セル組立・分解部に対する送信権を各タイムスロットに割り当てるように予め作成することができる。
【００４２】
【発明の実施の形態】
図１０は本発明に係るＡＴＭセル多重装置の実施例を示すものである。図中、メインボード（ＭＣＵ）１１０はＡＴＭバススケジューラ１１を搭載し装置全体の制御を司っている。また、端末回線収容ボード１３０はセル組立・分解部１３を搭載しＶ／Ｘインタフェースを有する端末装置を収容し、中継回線ボード１４０は物理層終端部１０を搭載し中継回線を収容し、バックアップ中継回線ボード１５０は物理層終端部１０を搭載しバックアップ回線を収容している。
【００４３】
さらに、音声回線収容ボード（ＯＤＴ）１６０は、音声用のＯＤ回線を収容するものであり、コーデックボード１７０は６４Ｋ音声ＰＣＭデータを８Ｋまたは１６Ｋに圧縮するコーデック（ＣＯＤＥＣ）を搭載しており、クロックボード（ＣＬＫ）１８０はＡＴＭバス１２１とＴＤＭバス１２３とに基準クロックを供給するものである。
【００４４】
装置内部には、上記のＡＴＭバス１２として、ＡＴＭバス１２１と制御バス（ＣＢＵＳ）１２２とＴＤＭバス１２３の３種類のバスが設けられている。
ＡＴＭバス１２１は中継回線ボード１４０，１５０と端末回線収容ボード１３０及びコーデックボード１７０との間でＡＴＭセルを伝送するためのバスであり、上りと下りを分離２重化した８ビットバスである。
【００４５】
制御バス１２２はメインボード１１０に搭載したメインＣＰＵと端末回線収容ボード１３０及び音声回線収容ボード１６０にそれぞれ搭載されたサブＣＰＵとの間を接続するプロセッサ間の制御バスである。中継回線ボード１４０，１５０及びコーデックボード１７０はプロセッサを搭載しないので、メインボード１１０のメインＣＰＵが中継回線ボード１４０，１５０及びコーデックボード１７０の内部を制御バス１２２経由で直接制御している。
【００４６】
サブＣＰＵを搭載した端末回線収容ボード１３０及び音声回線収容ボード１６０に対しては、メインボード１１０のメインＣＰＵがプログラム情報の転送、各種通信制御情報の転送、及び定期正常性確認を行う。
ＴＤＭバス１２３は音声回線収容ボード１６０とコーデックボード１７０とを接続するためのＰＣＭ信号転送専用のＴＤＭ（時分割多重）バスであり、上り／下り計２本のシリアルバスで１２８のＴＳ（タイムスロット）を持っている。
【００４７】
以下に各ボードの機能について、より具体的に説明する。
メインボード１１０：
このメインボード１１０に搭載されたメインＣＰＵの機能は以下のとおりである。
・ＡＴＭバス１２１全体の送信制御管理／競合制御。
・制御バス１２２のバスマスタとしての制御。
・ＴＤＭバス１２３の正常性監視。
・端末回線収容ボード１３０及び音声回線収容ボード１６０に対するプログラム情報の転送。
【００４８】
・各ボードに対する起動／停止の制御。
・中継回線ボード１４０，１５０及びコーデックボード１７０内部の機能の設定と制御。
・端末回線収容ボード１３０及び音声回線収容ボード１６０内のサブＣＰＵに対する各種通信制御情報の転送。
・ネットワーク管理装置（図示せず）との間のネットワーク管理情報の交換。
【００４９】
このメインボード１１０では、ネットワーク管理装置との間でネットワーク管理情報をやりとりする際に、情報をＡＴＭセル化／デセル化する機能の実現をセル終端部２０で行っている。
【００５０】
このメインボード１１０の回路構成例が図１０に示されており、コントローラ２１１とＤＰ−ＲＡＭ２１２とＤＲＡＭ２１３とＤＩＳＫ２１４とＢＯＯＴ−ＲＯＭ２１５とメインＣＰＵ２１６と内部プロセッサ２１７とコントローラ２１８とＡＴＭセルトランシーバ２１９とで構成されている。
【００５１】
各要素は内部バス２１７によって相互接続されているとともに、コントローラ２１１はＡＴＭバス１２１に接続され、コントローラ２１８は制御バスに接続され、さらにＡＴＭセルトランシーバ２１９はＡＴＭバス１２１に接続されている。
【００５２】
端末回線収容ボード１３０：
このボード１３０は、Ｖ／Ｘインタフェースを持つデータ端末装置を収容し、以下の機能を有する。
・フレームリレーとＡＴＭのインタワーク。
・ＨＤＬＣ系のデータとＡＴＭのインタワーク。ＨＤＬＣ系データはフレームリレーカプセル化した後、セル化する。
【００５３】
このボード１３０に搭載されたセル終端部２０はＡＴＭフォーラムで定められた標準のＡＴＭインタフェースである「Utopiaインタフェース」をサポートしており、上記のセル組立・分解部１３の機能を実現する際の親和性が非常に良い。
【００５４】
図１１にこの端末回線収容ボード１３０の回路構成例が示されており、レシーバ２２１とＤＰ−ＲＡＭ２２２とＤＲＡＭ２２３とＢＯＯＴ−ＲＡＭ２２４と内部プロセッサバス２２５とＡＴＭセルトランシーバ２２６とサブＣＰＵ２２７とレイヤ１コントローラ２２８とで構成されている。
【００５５】
各要素は内部バス２２５によって相互に接続されているとともに、レシーバ２２１は制御バス１２２に接続され、ＡＴＭセルトランシーバ２２６はＡＴＭバス１２１に接続されており、コントローラ２２８は端末回線に接続されている。
【００５６】
中継回線ボード１４０，１５０：
これらのボード１４０，１５０は高速ディジタル回線（１２８Ｋ）を収容しており、その機能は中継回線のシリアルデータとＡＴＭバス１２１の８ビットパラレルデータの変換を行うものである。
【００５７】
図１２には回路構成例が示されており、制御バス１２２に接続されたレシーバ２３１と各要素を相互接続するための内部バス２３２とＡＴＭバス１２１に接続されたＡＴＭセル−中継回線データ同期変換部２３３と回線に接続されたフレーマ２３４とで構成されている。
【００５８】
音声回線収容ボード１６０：
このボード１６０は例えばＰＢＸなどのＯＤインタフェース回線を収容し、音声情報の収容を可能とするものであり、その機能は以下のとおりである。
・ＯＤインタフェースの収容と終端。
・アナログ音声情報と６４Ｋ・ＰＣＭ信号との変換。
図１３にその回路構成例が示されており、レシーバ２４１とＤＰ−ＲＡＭ２４２とラインプロセッサ２４３とＤＲＡＭ２４４とＢＯＯＴ−ＲＡＭ２４５と内部プロセッサバス２４６とＴＤＭバスインタフェース部２４７とＯＤ回線終端部２４８とで構成されている。
【００５９】
各要素は内部バス２４６によって相互に接続されているとともに、レシーバ２４１は制御バス１２２に接続されており、ＴＤＭバスインタフェース部２４７はＴＤＭバス１２３に接続されており、ＯＤ回線終端部２４８はＯＤ回線に接続されている。
【００６０】
コーデックボード１７０：
このボード１７０は、ボード１６０とＡＴＭバス１２１との間のデータ変換を行うものであり、そ機能は以下のとおりである。
・６４Ｋ・ＰＣＭ信号と８Ｋ・ＣＳ−ＡＣＥＬＰ信号／１６Ｋ・ＬＤ−ＣＥＬＰ信号との変換。
・８Ｋ・ＣＳ−ＡＣＥＬＰ信号／１６Ｋ・ＬＤ−ＣＥＬＰ信号のＡＴＭセル化／デセル化。
【００６１】
図１４にその回路構成例が示されており、レシーバ２５１とＴＤＭバスインタフェース部２５２とＡＴＭバスインタフェース部２５３と内部バス２５４とコーデック２５５とで構成されており、各要素は内部バス２５４で相互接続されているとともにレシーバ２５１は制御バス１２２に接続され、インタフェース部２５２，２５３はそれぞれＴＤＭバス１２３，ＡＴＭバス１２１に接続されている。
【００６２】
クロックボード１８０：
このボード１８０は装置各部への基準クロックの供給を行うもので、その機能は以下のとおりである。
・基準クロックの生成とＡＴＭバス１２／ＴＤＭバスを経由しての基準クロックの供給。
・ＡＴＭバス１２、ＴＤＭバス、ＣＢＵＳバスの終端。
・網同期クロックの生成。
【００６３】
図１５にその回路構成例が示されており、制御バス１２２に接続された終端部２６１とＴＤＭバス１２３に接続されたＴＤＭバスクロック供給部／終端部２６１とＡＴＭバス１２１に接続されたＡＴＭバスクロック供給部／終端部２６２とクロック生成部２６３と同期クロックソースに接続された網同期制御部２６４とで構成されている。
【００６４】
ここで制御バス１２２とＡＴＭバス１２１に関する動作を以下に説明する。
（１）制御バス１２２の動作
装置全体の動作はメインボード１１０におけるメインＣＰＵ２１６が司っており、メインボード１１０は制御バス１２２を経由して他装置を制御している。
【００６５】
▲１▼メインボード１１０の初期動作
まず、装置の電源が投入されると、図１０におけるメインボード１１０のメインＣＰＵ２１６はＢＯＯＴ−ＲＯＭ２１５からブートプログラムを読み出す。次にブートプログラムの指示により、ＤＩＳＫ２１４に格納されているメインプログラムをＤＲＡＭ２１３に転送し、ＤＲＡＭ２１３上のメインプログラムにより動作を開始する。
【００６６】
メインボード１１０の内部においては、ＡＴＭバススケジューラ１１＆バスコントローラ２１１、ＡＴＭセルトランシーバ２１９、コントローラ２１８の各部分を動作可能な状態に設定する。
【００６７】
▲２▼ボード１３０及び１６０のプログラムの転送
メインボード１１０は制御バス１２２経由で端末回線収容ボード１３０に搭載されたセル組立・分解部１３のブートプログラム転送を行う。ブートプログラムは図１０におけるメインボード１１０のＤＲＡＭ２１３からコントローラ２１８及び制御バス１２２を経由し、さらに図１１における制御バス１２２−レシーバ２２１を経てＢＯＯＴ−ＲＡＭ２２４に格納される。
【００６８】
メインボード１１０は制御バス１２２経由で音声回線収容ボード１６０のブートプログラム転送を行う。ブートプログラムは図１０におけるメインボード１１０のＤＲＡＭ２１３から制御バス１２２を経由し、更に図１３における制御バス１２２及びレシーバ２４１を経てＢＯＯＴ−ＲＡＭ２４５に格納される。
【００６９】
メインボード１１０はブートプログラムの転送が完了したならば、ボード１３０及び１６０に対して動作開始を指示する。
【００７０】
ボード１３０は図１１におけるＢＯＯＴ−ＲＡＭ２２４のブートプログラムの指示により動作を開始する。サブＣＰＵ２２７はブートプログラムによりＣＰＵ内部を初期設定した後、メインボード１１０に対し、メインプログラム転送要求を出す。転送要求はＤＰ−ＲＡＭ２２２を経由して、制御バス１２２経由でメインボード１１０に伝えられる。
【００７１】
メインボード１１０は図１０のＤＲＡＭ２１３内にあるセル組立・分解用メインプログラムを制御バス１２２経由で、図１１のＤＲＡＭ２２３に転送する。転送が完了すると、ボード１３０はＤＲＡＭ２２３内のメインプログラムにより動作し、図１１のＡＴＭセルトランシーバ２２６及びレイヤ１コントローラ２２８を動作可能な状態に設定する。
【００７２】
ボード１６０は図１３におけるＢＯＯＴ−ＲＡＭ２４５のブートプログラムの指示により動作を開始する。ラインプロセッサ２４３はブートプログラムによりプロセッサ内部を初期設定した後、メインボード１１０に対しメインプログラム転送要求を出す。
【００７３】
転送要求はＤＰ−ＲＡＭ２４２を経由して制御バス１２２経由でメインボード１１０に伝えられる。メインボード１１０は図１０のＤＲＡＭ２１３内にある音声回線用メインプログラムを制御バス１２２経由で図１３のＤＲＡＭ２４４に転送する。転送が完了するとボード１６０はＤＲＡＭ２４４内のメインプログラムにより動作し、図１３のＴＤＭバスインタフェース部２４７を動作可能な状態に設定する。
【００７４】
▲３▼ボード１３０及び１７０の設定
中継回線ボード１３０及びコーデックボード１７９はプロセッサを持たないので、メインボード１１０が直接それぞれを制御する。図１２の中継回線ボード１３０内部の同期変換部２３３は、メインボード１１０から制御バス１２２経由で、動作可能な状態に設定される。
【００７５】
図１４のコーデックボード１７０内部のＴＤＭバスインタフェース部２５２、ＡＴＭバスインタフェース部２５３、及びコーデック２５５はメインボード１１０から制御バス１２２経由で、動作可能な状態に設定される。
【００７６】
▲４▼クロックボード１８０の動作
図１５におけるクロックボード１８０の各部分については、メインボード１１０からの設定は必要ない。クロックボード１８０は電源投入と同期に自律的に動作し、ＴＤＭバス１２３、ＡＴＭバス１２１へのクロック供給と、制御バス１２２、ＴＤＭバス１２３、ＡＴＭバス１２１の終端を行う。
【００７７】
クロックボード１８０内部のハードウェアの状態は、制御バス１２２経由でメインボード１１０に通知され、障害情報などの検出、表示が行われる。
【００７８】
▲５▼ＣＰＵ間の通信
ボード１３０及び１６０に対するリセット解除が指示されて、動作開始後のメインボード１１０とボード１３０及び１６０との間の各種通信はボード１３０及び１６０のそれぞれの内部にあるＤＰ−ＲＡＭ２２２，２４２を介して行う。
【００７９】
メインボード１１０は必要な指示情報をＤＰ−ＲＡＭ２２２，２４２に書き込む。また、ボード１３０及び１６０からの情報はそれぞれのＣＰＵがＤＰ−ＲＡＭ２２２，２４２に書き込む。
【００８０】
（２）ＡＴＭバス１２１の動作
図１６は、図５に示した本発明に係るＡＴＭバス多重装置の構成を具体的に示した実施例図であり、上りＡＴＭバス１２１ａ及び下りＡＴＭバス１２１ｂを使用してＡＴＭセルを多重する動作を説明する図である。以下、図１７〜図２０のタイムチャートを参照して説明する。なお、中継回線制御部１４，１５は主として現用の中継回線制御部１４を例に取って説明する。
【００８１】
下り（中継回線制御部１４→セル組立・分解部１３）の場合：図１７，１８
中継回線制御部１４が中継回線から受信したＡＴＭセルをセル組立・分解部１３に伝送する動作について説明する。
【００８２】
ＡＴＭバス１２１は下りＡＴＭバス１２１ｂを使用する。中継回線制御部１４の物理層終端部（ＰＨＹ）１０は、図１７に示すように、中継回線からデータを例えば１セル分受信したらＡＴＭバススケジューラ１１に対してＡＴＭセル送信要求信号RCAを出す。
【００８３】
ＡＴＭバススケジューラ１１は中継回線速度（６４Ｋまたは１２８Ｋ）に応じて、中継回線制御部１４に送信許可信号BRIGNTを送る。なお、ＡＴＭバススケジューラ１１の動作については後述する。
中継回線制御部１４は該送信許可信号を受け取ったならば下りＡＴＭバス１２１ｂに対してセルを送信する。
【００８４】
一方、セル組立・分解部１３は下りＡＴＭバス１２１ｂを常時監視しておき、上述したＤＳＯＣ信号（中継回線制御部１４が下りＡＴＭにセルの先頭を送出したことを示す信号）がアサートされたことを検出したら、下りＦＩＦＯ２２のＤＷＲ信号をドライブして下りＡＴＭバス１２１ｂのデータを受信する。こうして受信データは下りＦＩＦＯ２２に５３バイト（＝１セル）分蓄積される。
【００８５】
セル組立・分解部１３から出力される受信可能信号RCVEは、そのセル組立・分解部１３が下りＡＴＭバス１２１ｂの信号を受信可能かどうかを示す信号ＲＣＶＥで、中継回線制御部１４がデータの送出を開始した時に、複数枚あるセル組立・分解部１３のうち１枚以上が受信不可能であった場合は制御バス１２２を経由してＡＴＭバススケジューラ１１に通知される。
【００８６】
さて、セル組立・分解部１３は下りＦＩＦＯ２２に１セル分の情報が蓄積されたら、次にその情報をセル組立・分解部１３内部のセル終端部（ＳＡＲ）２０に送る動作を開始する（図１８参照）。
【００８７】
セル組立・分解部１３内部のＡＴＭ通信制御部２３（ＡＴＭセルトランシーバ２２６）は信号RxCav信号をUtopiaインタフェースUIFを介してアサートし、セル終端部２０の信号RvEnbの制御に従って下りＦＩＦＯ２２のＤＲＤ信号をドライブしてＦＩＦＯ２２からデータを読み出し、ＡＴＭセルをセル終端部２０に転送する。
【００８８】
ＡＴＭセルが自分のアドレス宛てか否かの判断は上記に述べた転送手順の中では行わず、すべてのセル組立・分解部１３が中継回線制御部１４からのＡＴＭセルを受信する。セルが自アドレスかどうかの判断はセル終端部２０内部でセルを受信した後に行う。
【００８９】
上り（セル組立・分解部１３→中継回線制御部１４）の場合：図１９，２０
セル組立・分解部１３が受信した情報を中継回線制御部１４に送信する際の手順について説明する。
【００９０】
セル組立・分解部１３に収容されているＶ／Ｘインタフェースからの情報を受信する。受信動作はレイヤ１コントローラ２２８を介してセル終端部２０が行う。セル終端部２０は受信情報が１セル分蓄積されたら上りＦＩＦＯ２１に対して送信を開始する。
【００９１】
ＡＴＭ通信制御部２３は上りＦＩＦＯ２１が受信可能であれば信号TxCavをUtopiaインタフェースUIFによりアサートする。そして、セル終端部２０の信号TxEnbの制御に従って上りＦＩＦＯ２１のＵＷＲ信号をドライブして上りＦＩＦＯ２１へセルデータData01〜Data53を書き込む。その際、セルデータの先頭バイトにあるＶＰＩ情報のビット３を読み、セルデータが基本中継回線宛てかバックアップ中継回線宛てかを判断する。
【００９２】
図２１に中継回線を識別する情報フォーマットを示す。この例では、ＶＰＩ情報のビット３が「０」ならば基本回線宛て、「１」ならばバックアップ回線宛てである。
上りＦＩＦＯ２１に１セル分蓄積されたら、ＡＴＭ通信制御部２３は上りＡＴＭバス１２１ａに対して送信動作を開始する（図１９参照）。
【００９３】
送信動作はまず、ＡＴＭバススケジューラ１１に対してＡＴＭセル送信要求信号REQを出すことから始まる。セル組立・分解部１３は、中継回線制御部１４がセルデータを受信可能であることを示す信号TXEを監視し、中継回線制御部１４が受信可能であるならばＡＴＭバススケジューラ１１に対して送信要求信号REQを出す。
【００９４】
ＡＴＭバススケジューラ１１は後述するスケジュール管理テーブルの値にしたがってセル組立・分解部１３に送信許可信号GNTを送る。
セル組立・分解部１３は送信許可信号GNTを受け取ったならば、まず基本中継回線宛てか、バックアップ中継回線宛てかの識別信号を出す。
【００９５】
基本回線宛てならば信号BRI#0ENBがアサートされ、中継回線制御部１４が受信可能となる。バックアップ回線宛てならば、BRI#1ENBがアサートされたときには、バックアップ中継回線制御部１５が受信可能となる。
次にセルの先頭を示すＵＳＯＣ信号をアサートすると同時に上りＦＩＦＯ２１のＵＲＤ信号をドライブして上りＦＩＦＯ２１内部のセルデータを上りＡＴＭバス１２１ａに送信する。
【００９６】
一方、中継回線制御部１４，１５では、信号BRI#0ENB及びBRI#1ENBのいずれかがアサートされるので、自分宛ての信号がアサートされた時に、ＤＳＯＣ信号を検出してセルデータの受信を行う。
セルデータは直接物理層終端部（ＰＨＹ）１０に書き込まれ、１セル分の情報が書き込まれると中継回線に送出される（図２０参照）。
【００９７】
次に上述したＡＴＭバススケジューラ１１の実施例について説明する。
ＡＴＭバススケジューラ１１は、図２２に示すように、スケジュールタイミングを規定するスケジュールテーブルＳＴＢ（メインテーブルＴ１とサブテーブルＴ２，Ｔ３から成る）と、スケジューラ管理制御部１１１と、該スケジューラ管理制御部１１１の制御を受けて各セル組立・分解部１３に送信権を与えるＡＴＭバス制御信号部１１２と、該スケジューラ管理制御部１１１の制御を受けてスケジュールテーブルＳＴＢのサーチ制御を行うサーチ制御部１１３〜１１５と、ＰＣＲ設定テーブルＴ４と、セル組立・分解部１３単位に送信セル数を計数するセル送信レート監視部１１６と、サーチ制御部１１３〜１１５及びセル送信レート監視部１１６の出力信号により各セル組立・分解部１３に対する送信権に関する信号を生成するＣＬＡＤ送信権信号生成部１１７から構成される。
【００９８】
動作においては、予めセル組立・分解部１３から申告された最大セルレート及び平均セルレートに従ってスケジュールテーブルＳＴＢを設定する。スケジューラ管理制御部１１１は、スケジュールテーブルＳＴＢに設定された、セル組立・分解部−識別子（以下、ＣＬＡＤ−ＩＤと略称することがある）に従いセル組立・分解部１３に送信権を与える。セル組立・分解部１３は、スケジューラ１１から送信権を与えられた時のみ、セルをＡＴＭバス１２に送信する。
【００９９】
セル送信レート監視部１１６は、各セル組立・分解部１３から送信されたセル数をセル組立・分解部単位に一定時間毎に計数し、セル組立・分解部１３で申告された最大セルレートを超えない制御を行う。ＡＴＭバススケジューラ１１は、セル組立・分解部１３の送信セルレートが申告最大セルレートを超えた場合、該当するセル組立・分解部１３の送信契機でも他のセル組立・分解部１３に送信権を与える制御を行う。
【０１００】
次にＡＴＭバスの実施例について説明する。
ＡＴＭバス１２は、上り（セル組立・分解部１３→ＡＴＭ交換機３）／下り（ＡＴＭ交換機３→セル組立・分解部１３）の両方向の送信権のスケジュールを行い、装置全体のトラフィック制御を行う。
【０１０１】
まず、下り方向の転送は、各中継回線毎に固定レートの送信権を与える。上り方向の転送は、セル組立・分解部単位に割り当てられた最低セルレートに従い送信権を与える。
【０１０２】
図２１には、前述したように、中継回線の数が１本または２本で、中継回線の速度が1.5Mbpsの場合のＡＴＭバスの実施例が示されている。
【０１０３】
中継回線の速度が1.5Mbpsであるとすると、セルの送信間隔は、276μｓ(=1÷(1536÷8÷53(1セルのバイト数)))となる。この間隔をＡＴＭバス上の１タイムスロット（ＴＳ）とする。
【０１０４】
次に、下り方向の転送方式について説明する。
中継回線が１回線の場合（バックアップ回線が無い場合）、下り方向のセル送信と上り方向のセル送信を１タイムスロットに１回づつ転送するサイクルを設定可能にする制御を行う。
【０１０５】
中継回線が２回線（２回線以上は同じ論理でいくらでも増やすことは可能）の場合は、下り方向の転送サイクルは２となる。この結果、中継回線からは、１タイムスロットにおいて、２セル分の受信が可能となる（図２１参照）。
【０１０６】
中継回線から受信したセルは、１タイムスロット毎にＡＴＭバスに送信する。ＡＴＭバスに送信されたセルは、ＡＴＭバスに接続されている全てのセル組立・分解部に同報で送信される。
【０１０７】
セル組立・分解部には、予め自分で受信すべきセルのコネクションＩＤ（図２３のＡＴＭヘッダに示すＶＰＩ／ＶＣＩ）を設定しておく。中継回線から送信されたセルはＡＴＭバス上に同報されるので、全てのセル組立・分解部はセルを受信する。
【０１０８】
セル組立・分解部は、受信したセルのコネクションＩＤを検索し、自分宛か否かを判定する。セル組立・分解部は、ＡＴＭバスから受信したセルが自分宛セルの場合は受信処理を行い、自分宛セルでないセルは無視する。
【０１０９】
ここで、中継回線が複数存在した場合、セル組立・分解部が受信したセルをどの中継回線から受信したかを認識する方式を下記に示す。
【０１１０】
図２１に示す如く、ＶＰＩの上位１ビットに中継回線／バックアップ回線識別子を設定する。この中継回線／バックアップ回線識別子は、どちらの中継回線からセル受信したかを認識するための識別子である。バックアップ回線から受信したセルはバックアップ回線制御部において、中継回線／バックアップ回線識別子に“１”を立てる。中継回線から受信セルは、“０”のまま通過させる。セル組立・分解部は、受信したセルのＶＰＩの上位１ビットを参照し、どちらの中継回線からセルを受信したかを認識することが可能となる。
【０１１１】
次に、上り方向の転送方式について説明する。
１タイムスロットでは、１セルのみ送信可能とする。ＡＴＭバス上にセル組立・分解部は複数個並列接続されているので、各セル組立・分解部が勝手にセルを送信すると、ＡＴＭバス上で競合が発生してしまう。
【０１１２】
この問題を解決するために、ＡＴＭバススケジューラがＡＴＭバスの上り方向のバスを以下のとおり調停する。
【０１１３】
ＡＴＭバススケジューラは、トラフィック制御を考慮してセル組立・分解部に上り方向のセル送信権を与える。セル組立・分解部は、スケジューラから送信権を与えられた時のみ、セルをＡＴＭバスに送信する。
【０１１４】
中継回線が複数存在した場合、中継回線を選択する制御方式を下記に示す。
セル組立・分解部は、上記と同様にＶＰＩの上位１ビットに中継回線／バックアップ回線識別子を設定する。中継回線／バックアップ回線識別子は、どちらの中継回線にセルを送信するかを指定するための識別子である。セル組立・分解部は、バックアップ回線にセルを送信する場合は、中継回線／バックアップ回線識別子に“１”を設定し、中継回線にセルを送信する場合は“０”を設定する。中継回線制御部およびバックアップ回線制御部は、受信したセルのＶＰＩの上位１ビットを参照し、自分宛か否かを認識することが可能となる。
【０１１５】
次に、ＡＴＭバススケジューラによるサービスカテゴリの制御実施例について説明する。
ＡＴＭフォーラムで規定されている上記のサービスカテゴリ（ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲ，ＵＢＲ）をサポートするため、ＡＴＭバススケジューラは、各サービスカテゴリ毎に下記の制御を行う。
【０１１６】
送信権の与え方の優先順位はＣＢＲ→rt-ＶＢＲ→nrt-ＶＢＲ→ＵＢＲとし、許可を与えても送信セルが無い時間は次の送信者の時間に加算する。なお、最大セルレート（０＋１）とは、図２３に示すヘッダにおけるＣＬＰ＝０（セル非廃棄）及びＣＬＰ＝１（セル廃棄）のいずれの場合であってもそのセルで最大セルレートを換算したことを意味する。
【０１１７】
▲１▼ＣＢＲ（図２４参照）
最大セルレート（０＋１）の値通りに送信権を均等に与える。
セル組立・分解部が送信権を与えられたとき、送信データが無くても他のセル組立・分解部に送信権を渡さず、空セルを中継回線に送出する。
【０１１８】
▲２▼rt-ＶＢＲ（図２５参照）
最大セルレート（０＋１）の値通りに送信権を均等に与える。
セル組立・分解部が送信権を与えられた場合、送信データが無ければ、他のnrt-ＶＢＲのセル組立・分解部に送信権を渡す。
【０１１９】
▲３▼nrt-ＶＢＲ（図２６参照）
平均セルレート（０＋１）で送信権を均等に与える。但し、平均セルレートが設定されていない場合は、最大セルレート（０＋１）×α（αは任意）の値で送信権を与える。
【０１２０】
セル組立・分解部が送信権をあたえられた場合、送信データが無ければ、他のnrt-ＶＢＲのセル組立・分解部に送信権を渡す。スケジューラは、rt-ＶＢＲおよびnrt-ＶＢＲのセル組立・分解部が送信権を放棄した場合、nrt-ＶＢＲのセル組立・分解部内でラウンドロビン（順繰り）に送信権を与えるが、最大セルレート（０＋１）以上の送信権は与えてはいけない。
【０１２１】
本制御は送信セル数をカウントし、最大セルレート（０＋１）の値を超える送信権を与えないようにする。また、nrt-ＶＢＲ内で送信権が余る場合は、ＵＢＲに送信権を与える。
【０１２２】
▲４▼ＵＢＲ（図２７参照）
送信スケジューリングには設定しない。全てのnrt-ＶＢＲコネクションが送信権を放棄した場合のみ、送信権を与える。
【０１２３】
次に、ＡＴＭバススケジューラの制御アルゴリズムについて説明する。
ＡＴＭバススケジューラ１１は、ＡＴＭバス１２の１タイムスロット毎に、セル送信を許可するＣＬＡＤ−ＩＤ（セル組立・分解部−識別子）を生成し、ＡＴＭバス１２によってセル組立・分解部に通知する。
【０１２４】
各セル組立・分解部では、自分のＣＬＡＤ−ＩＤが通知された場合のみセルを送信する。
ＡＴＭバススケジューラは、各セル組立・分解部毎の送信契機を制御するＡＴＭバススケジューラメモリ１１０（図２２参照）を持つ。このスケジューラメモリ１１０には、図２８に示す如く３種類のテーブルが存在する。
【０１２５】
同図（１）に示すメインテーブルには、ＡＴＭバスの１タイムスロット毎に、どのＣＬＡＤ−ＩＤに送信契機を与えるのかが設定される。このメインテーブルには、セル組立・分解部又は中継回線の登録・変更時に、各ＣＬＡＤ−ＩＤ毎のセル送信間隔（“最大セルレート”、“平均セルレート”、または“最大セルレート×α”）を計算した、ＣＢＲ、rt-ＶＢＲ、又はnrt-ＶＢＲのセル組立・分解部のスケジュールリストが設定される。
【０１２６】
同図（２）及び（３）にそれぞれ示すサブテーブル（nrt-ＶＢＲ）及びサブテーブル（ＵＢＲ）は、メインテーブルのrt-ＶＢＲおよびnrt-ＶＢＲに対するセル組立・分解部が送信権を放棄した場合（送信するセルが無い場合）、空きのタイムスロットに他のセル組立・分解部が生成したセルを挿入して送信するためにスケジューラが参照するテーブルである。
【０１２７】
すなわち、ＡＴＭバススケジューラは、中継回線の物理速度に応じた間隔に基き、上記のスケジューラテーブルの順番に従って、各セル組立・分解部にスケジュールを与える。
【０１２８】
ＡＴＭバススケジューラは、同図（１）に示すメインテーブルにおけるrt-ＶＢＲのセル組立・分解部が送信権を放棄した場合、同図（２）に示すサブテーブル（nrt-ＶＢＲ）を参照し、nrt-ＶＢＲに対してスケジュールを行う。
nrt-ＶＢＲの送信待ちテーブルのサイクルが一周した場合（全てのnrt-ＶＢＲが送信権を放棄した場合）、同図（３）に示すサブテーブル（ＵＢＲ）を参照し、ＵＢＲにスケジュールを行う。
【０１２９】
次に、図２９を参照して上記のメインテーブルの作成アルゴリズムを説明する。
(1)音声データをＡＴＭセル多重する場合、音声は遅延に厳しいため音声専用のタイムスロットを予約しておき、このエリアには、音声セル組立・分解部以外は設定できないようにする。
【０１３０】
(2)音声ＳＶＣ呼設定を契機に音声専用エリアにＣＬＡＤ−ＩＤを設定する。音声ＳＶＣ呼解放を契機に音声専用エリアからＣＬＡＤ−ＩＤを削除して空きタイムスロットにする。
【０１３１】
(3)１６Kbpsの音声セル組立・分解部は呼設定を契機に１周期に２回メモリテーブルに設定する。
(4)８Kbpsの音声セル組立・分解部は呼設定を契機に１周期に１回メモリテーブルに設定する。
【０１３２】
(5)ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲの内の最大セルレートが高いセル組立・分解部から設定する。ＣＢＲ及びrt-ＶＢＲは最大セルレート（０＋１）の値で数を決定する。nrt-ＶＢＲは、平均セルレート（０＋１）の値をメインテーブルに設定し、｛最大セルレート（０＋１）−平均セルレート（０＋１）｝の割合でサブテーブル( rt-ＶＢＲ) に設定する。
【０１３３】
(6)６４Kbps等の高速なデータ（例えばフレームリレー手順）に対するセル組立・分解部は次に示す手順で設定する。まず、最大セルレート（０＋１）を算出する。なお、ユーザフレーム長を６４バイトとする。
これを、1 周期の最大セルレートで割ると、次のようになる。
228.5714286÷21.56659765＝10.5984≒１１（ＴＳ）
１周期に１１回メモリテーブルに設定する。タイムスロットの周期は、可能な限り、１５(168/11)毎に設定する。図２９の例では、設定ＴＳ位置＝6,21,36,51,66,81,96,111,126,141,156となる。
【０１３５】
(7)2.4Kbps等の低速回線(PCR=8.57)は１タイムスロットと擬制し、８Kbpsと同じ最大セルレート（21.5）でスケジュールする。
(8)設定するセル組立・分解部は、残りの空きタイムスロットに設定する。
(9)２以上設定するセル組立・分解部が同一番号に重なる場合は、あとから設定されるＣＬＡＤ−ＩＤを１タイムスロットずらす。
【０１３６】
(10)空きのタイムスロットは、空き表示を設定する。ＡＴＭバススケジューラは、空きではnrt-ＶＢＲのセル組立・分解部をスケジュールする。空き表示は、音声専用にも設定可能とし、音声ＳＶＣが設定されていない場合、スケジューラはnrt-ＶＢＲのセル組立・分解部をスケジュールする。
【０１３７】
(11)中継速度が128Kbpsの場合、１２(=1536/128) 飛ばしで設定する。図２９の例では、設定ＴＳ位置＝1,13,25,37,49,61,73,85,97,109,121,133,145,157となり、この場合、セル組立・分解部数の総和は１４以下となる。
【０１３８】
サブテーブル(nrt-ＶＢＲ) の作成アルゴリズムを図３０に示す。この場合は、該当するセル組立・分解部が登録された順番に昇順にテーブルにＣＬＡＤ−ＩＤを設定する。
【０１３９】
本サブテーブルはセル組立・分解部の登録順に設定されるため、nrt-ＶＢＲのセル組立・分解部の送信権が譲られる権利に優先順位は無い。本サブテーブルのセル組立・分解部番号は複数回指定可能とし、出現回数によって、セル組立・分解部の重み付けが可能となる。
【０１４０】
サブテーブル（ＵＢＲ）の作成アルゴリズムを図３１に示す。この場合は、該当するセル組立・分解部が登録された順番に昇順にテーブルにＣＬＡＤ−ＩＤを設定する。本サブテーブルはセル組立・分解部の登録順に設定されるため、ＵＢＲのセル組立・分解部の送信権が譲られる権利に優先順位は無い。本サブテーブルはセル組立・分解部の番号は１回のみ設定する。
【０１４１】
次に、最大セルレート（ＰＣＲ），平均セルレート（ＳＣＲ）カウンタの実施例について説明する。
ＡＴＭバススケジューラは、送信権を譲り受けたnrt-ＶＢＲが最大セルレートを超えないように最大セルレート・カウンタでセル数を監視し、仮に最大セルレートを超えた場合は、他のnrt-ＶＢＲのセル組立・分解部に送信権を譲る。
【０１４２】
ＡＴＭバススケジューラがセル組立・分解部に送信権を与えると、セル組立・分解部は、送信セルがある場合にセルを送信し、セルが無い場合はセルを送信しない。ＡＴＭバススケジューラは、セル組立・分解部がセルを送信したか否かがＡＴＭバス信号制御部（図２２の１１２）で判定可能であるため、セル組立・分解部がセルを送信した場合は、セル送信カウンタをインクリメントする。この結果、一定時間単位でセル組立・分解部単位にセル数を計算することが可能となる。
【０１４３】
ＡＴＭバススケジューラは、一定周期で予めセル組立・分解部単位に設定された最大セルレート値とセル送信カウンタを比較し、セル組立・分解部の送信セルが最大セルレートを超える場合は、該当セル組立・分解部に送信権を譲る制御は行わない。
【０１４４】
次に、ＡＴＭバススケジューラ周期の決定方法について説明する。
ＡＴＭバススケジューラは、各セル組立・分解部の送信順番をＡＴＭバススケジューラメモリに設定しておき、そのメモリを１タイムスロット周期毎に読み出してスケジューラバスで通知する。このメモリは、セル組立・分解部または回線登録時にソフトウェアで設定する。
【０１４５】
スケジューラメモリの大きさは以下の通りであり、タイムスロット数と回線使用率の比較を示す。
▲１▼音声のセルのペイロード長が４０バイトの場合（中継回線の回線使用率が100（％）となり音声の収容効率が最も高い値を考えると、タイムスロット数は144となる）。
【０１４６】
【表１】
▲２▼音声のセルのペイロード長が４７バイトの場合（中継回線の回線使用率が100（％）となり音声の収容効率が最も高い値を考えると、タイムスロット数は168となる）。
【０１４８】
【表２】
次に、バックアップ回線の制御方式について説明する。
中継回線が、通常運用時に使用する基本中継回線と、基本中継回線が障害になった場合、通信を保証するためのバックアップ（予備）回線とで構成されるＡＴＭセル多重装置において、基本中継回線とバックアップ回線の物理速度が異なる場合のバックアアプ制御方式を下記に示す。
【０１５０】
基本中継回線よりバックアップ回線の物理速度が高い場合、基本中継回線で通信している全てのコネクションをバックアップ回線に迂回させることができる。しかし、基本中継回線よりバックアップ回線の物理速度が低い場合、基本中継回線で通信している全てのコネクションを迂回させることは帯域の問題で出来ない。従って、セル組立・分解部毎に迂回／非迂回の選択が必要となる。以下にその場合の実施例を説明する。
【０１５１】
基本中継回線の物理速度を1.5Mbps、バックアップ回線の物理速度を64Kbpsを例に説明する。
この場合の基本中継回線の物理速度は1.5Mbpsであるから、１タイムスロット時間は0.267μｓであり、１周期を168タイムスロットとすると、全てのタイムスロットにセルが送信されると、以下の帯域を使用する。
168×53×8×(1÷0.046368)＝1536231.884 (bps）
となり、1.5Mbpsのスループットが出力可能である。
【０１５２】
バックアップ回線の速度は64Kbpsであるから、図２９に示すメインテーブルの設定において、バックアップ回線接続時に迂回させるセル組立・分解部は、２４タイムスロット毎に設定する。これを例えば、1TS, 25TS, 49TS, 73TS, 97TS, 121TS, 145TSとする。
バックアップ回線接続時に迂回させないセル組立・分解部は、上記のタイムスロット以外に設定しておく。
【０１５３】
基本中継回線が障害となり、バックアップ回線に接続する時には、物理速度が1.5Mbpsから64Kbpsとなる。この場合、ＡＴＭバススケジューラは、物理速度が変更されたことを契機に、メインテーブルの読み出しを１タイムスロット毎のスケジュールから２４タイムスロット毎のスケジュールに変更する。このことにより、２４タイムスロット毎に設定されたセル組立・分解部のみ送信権が与えられ、迂回するセル組立・分解部と迂回しないセル組立・分解部とを選択することが可能となる。
【０１５４】
上記と同様に、バックアップ回線の速度が128Kbpsの場合は、１２タイムスロット毎に設定すればよい。
【０１５５】
次に、中継回線数を拡張した場合について説明する。
基本的にＡＴＭセル多重装置では、中継回線はせいぜい２本（基本中継回線＋バックアップ回線）が一般的であるため、この前提を利用し、効率よく低コストで上りと下りを制御可能とする方式を説明した。
【０１５６】
すなわち、図２１は中継回線が２本の場合を前提に記述しているため、１タイムスロット単位で下り方向のセルは無条件に２セルまで受信可能となっている。上り方向はスケジューラの制御により、１タイムスロットで１セルのみ送信可能である。
【０１５７】
しかしながら、下り方向のセルも上り方向と同一のスケジューラ方式に変更すれば、理論的には中継回線の数に制限は無くなる。以下にその実施例を説明する。
【０１５８】
下り方向にも、上り方向と同一の機構のスケジューラ機能を設ける。２つのスケジューラの制御により、１タイムスロット当たり上り１セル、下り１セルの送信権を与える。中継回線制御部１４（図１，５など参照）には、セル組立・分解部と同様の最大セルレートを申告させ、これに基づいてメインテーブルを作成する。２つのスケジューラは、１タイムスロットで送信権を１回づつ、セル組立・分解部及び中継回線制御部に与える。
【０１５９】
上記の制御を行うことにより、中継回線の数の制限は無限に拡張することが可能である。
【０１６０】
次に、上記のＡＴＭセル多重装置とＡＴＭ交換機との連携機能について下記に説明する。
ＡＴＭ交換機では、ＡＴＭスイッチ（図３３に示すＡＴＭ−ＳＷ) が内蔵されているため、中継回線のコネクションＩＤ（ＶＰＩ／ＶＣＩ）と端末側の（セル組立・分解部側）のコネクションＩＤとは異なっており、ＡＴＭスイッチでコネクションＩＤの変換を行うことが可能である。
【０１６１】
一方、ＡＴＭセル多重装置では、ＡＴＭスイッチは搭載しないのが一般的であるため、中継回線のコネクションＩＤとセル組立・分解部が生成するセルのコネクションＩＤは同一である必要がある。
【０１６２】
この要件を満たすためには、セル組立・分解部は以下に示す３つの機能が必要となる。
(1)ＰＶＣ（Permanent Virtual Circuit:固定バーチャルサーキット）接続の場合は、中継回線で規定されるコネクションＩＤをコネクション単位にセル組立・分解部に設定可能とする。
(2)ＳＶＣ（Switched Virtual Circuit：呼設定バーチャルサーキット）接続の場合は、呼設定時に中継回線で決定されたコネクションＩＤを呼毎にセル組立・分解部に設定する必要がある。
【０１６３】
このようなＡＴＭセル多重装置の構成例を図３２に示す。
すなわち、ＡＴＭセル多重装置１１は、上記のセル組立・分解部１３、中継回線制御部１４、端末回線制御部１６の他にＳＶＣ呼設定制御部１７が設けられている。
【０１６４】
ＳＶＣ呼設定制御部１７は、呼の設定契機（例：端末からデータ受信、電源投入、端末から呼設定メッセージ受信時等）にＡＴＭ交換機とＡＴＭの呼設定プロトコル（例：ＡＴＭフォーラムＵＮＩ4.0等）に従い、中継回線上のコネクションＩＤを決定する（図示の▲１▼）。
【０１６５】
ＳＶＣ呼設定制御部１７は、決定されたコネクションＩＤをセル組立・分解部部１３に設定する（図示の▲２▼）。セル組立・分解部１３は、設定されたコネクションＩＤでセルの送信・受信を行う。この結果、ＡＴＭスイッチを搭載しないセルの多重・分離が可能となる（図示の▲３▼）。
【０１６６】
(3)ＡＴＭフォーラムのＰＮＮＩ(Private Network-Network Interface)で規定されているＳＯＦＴ−ＰＶＣの場合は、ＡＴＭスイッチで変換された後の相手先セル組立・分解部のコネクションＩＤを呼設定メッセージに設定する必要があるが、ＡＴＭセル多重装置では、ＡＴＭスイッチを搭載していないので、仮想的なコネクションＩＤを指定する。
【０１６７】
この仮想コネクションＩＤは、ＡＴＭセル多重装置内で複数存在するセル組立・分解部の中で、どのセル組立・分解部に宛てたセルかを判定するために使用し、実通信のセルのコネクションＩＤでは、ＡＴＭセル多重装置−ＡＴＭ交換機間の中継回線で決定されたコネクションＩＤをＡＴＭセル多重装置のセル組立・分解部に設定し通信を行う。
【０１６８】
このＳＶＣコネクションＩＤの設定シーケンス例が図３３に示されている。
相手ＶＰＩ／ＶＣＩとは、ＡＴＭフォーラムのＰＮＮＩで使用する通信先コネクションＩＤである。ＡＴＭ交換機３から受信したＳＥＴＵＰ（セットアップ）メッセージで、相手側（ＶＰＩ／ＶＣＩ＝Ｅ）は、ＳＶＣ呼設定制御部１７でセル組立・分解部Ｅを選択するために使用し、実通信では、ＡＴＭ交換機３のコネクションＩＤであるＶＰＩ／ＶＣＩ＝Ｇを使用する。
【０１６９】
上記の説明では、端末回線はすべてセル組立・分解部を前提に説明して来たが、セル組立・分解部だけではなく、直接、ＡＴＭセルインタフェースをサポートすることにより、多対多の接続を実現した、低価格で簡易な、疑似スイッチへの拡張も可能である。
実施例としては、セル組立・分解部をＡＴＭ−ＵＮＩインタフェース部に置き換えればよいだけである。
【０１７０】
ここで、図２２に示したＡＴＭバススケジューラ１１のより一層具体的な実施例を以下に説明する。
まず、図２２に示したＡＴＭバススケジューラ１１は、図３４に示すＡＴＭバススケジューリング部３１と（図３５に示す）ＡＴＭバススケジュールメモリ制御部４１とで構成され、スケジューリング部３１の左側はＡＴＭバス１２に接続されており、右側はスケジュールメモリ制御部４１に接続されている。
【０１７１】
また、スケジューリング部３１は図３６に示す入出力信号を有し、タイムスロットカウンタ３２とタイミングカウンタ３３と上り方向バスコントローラ３４と下り方向バスコントローラ３５とで構成され、スケジュールメモリ制御部４１は、図３７に示す入出力信号を有し、コマンド受信部４２とメインテーブル制御部４３とサブテーブル制御部４５，４６とＰＣＲテーブル制御部４７とメモリ制御部４８とで構成されている。
【０１７２】
なお、バスコントローラ３４は図２２に示したＡＴＭバス制御信号部１１２とＣＬＡＤ送信権信号生成部１１７とで構成されるもので、制御部４３〜４５及び４７はそれぞれ図２２に示した制御部１１３〜１１６に対応している。
【０１７３】
さらに、メモリ制御部４８は図１０に示すDP-RAM212に相当するデュアルポートメモリ４９に接続されており、このメモリ４９は図２２に示したスケジュールテーブルＳＴＢ（メインテーブルＴ１及びサブテーブルＴ２，Ｔ３）及びＰＣＲ設定テーブルＴ３を構成している。
【０１７４】
このようなＡＴＭバススケジューラ１１の動作を上述した動作に加えてさらに具体的に説明する。
まず、下り方向の転送要求に対するスケジューラの動作を、下り方向バスコントローラ３５による下りスケジューラの状態遷移図を示す図３８、及び下りスケジューラの状態遷移表を示す図３９を参照して以下に説明する。なお、図３８の状態遷移図において、丸内の数字（以下の説明ではカッコ付数字とする）は図３９の状態遷移表の遷移番号に対応している。
【０１７５】
図３９に示す信号xPKGRST（図３４，３５には図示せず）はリセット信号であり、下りスケジューラの状態を初期状態(ST 0)とする。同じく図３９にのみ示す信号SCMENは下りスケジューラのイネーブル信号であり、転送アイドル状態時(ST 8)にこの信号がディセーブルにされると下りスケジューラの状態を初期状態とする（遷移(34))。中継カード（図９に示した中継回線ボード１４０，１５０）からの送信要求は信号xRCA＿PHY0,1 によって行われる。図３９に示すＴＳ１０はタイムスロットの先頭を示す信号で下りスケジューラのタイムスロットカウンタ３２で生成される。
【０１７６】
スケジューリング部３１中の下り方向バスコントローラ３５は一定時間毎（信号ＴＳ１０毎）に中継カードから送信要求信号xRCA＿PHY0，1 を受け付ける。中継カード０（中継回線ボード１４０）からの送信要求信号xRCA＿PHY0を受けた場合、中継カード０にバス権信号xREN＿PHY0を与える（遷移(5))。
【０１７７】
中継カード０はそのバス権が付与されればただちに送信を行う（状態ST 2）。送信が完了したら、下り方向バスコントローラ３５は中継カード１（中継回線ボード１５０）からの送信要求信号xRCA＿PHY1を監視する（状態ST 3）。そして、中継カード１からの送信要求があった場合には中継カード１に対してバス権信号xREN＿PHY1を与える（遷移(15))。
【０１７８】
上記動作において、中継カード１からの送信要求が先であれば中継カード１に対してまずバス権を与え（状態ST 5）その後、中継カード０の送信要求を監視する動作を行う（状態ST 6）。中継カード０, １の両方から送信要求があった場合には、まず中継カード０に対してバス権を与え（遷移(5))、その後（遷移（９））、中継カード１に対してバス権を与える（遷移(6))。
【０１７９】
中継カード０，１からの送信要求の監視（状態ST 1）はタイムスロットの先頭ＴＳ１０から一定時間行う。その間に送信要求がなければそのタイムスロットでの送信権付与は行わない（遷移(7))。
【０１８０】
本実施例においてはタイムスロットの先頭から264μｓの間、送信要求の監視を行う。この条件は図３９に示す状態遷移表において「タイマ」として与えられている。なお、図３９に示す「ウエイトカウント」とは１セルの長さに相当する時間を示している。状態ST＿2，5，4，7で送信権を与えてから中継カードが１セル送信するのを「ウエイトカウント」の値を監視することで待ち合わせる。
【０１８１】
下りスケジューラは中継カード０，１に対してバス権信号xREN＿PHY0,1を付与し、セル転送が行われている時にセル組立・分解部１３（１３０）からの受信可能信号xTCA＿CLADを監視し、中継カードが送信した場合にセル組立・分解部が受信できなかったことを検出する。検出結果はセル廃棄信号xCELLDET，xCELLDET1として図３５に示すスケジュールメモリ制御部４１に通知される。
【０１８２】
スケジュールメモリ制御部４１は信号xCELLDET，xCELLDET1を下りセル廃棄として、後述する統計情報テーブルの更新処理を行う。
次に、上り方向の転送要求に対するスケジューラの動作を、上り方向バスコントローラ３４による上りスケジューラの状態遷移図を示す図４０、及び上りスケジューラの状態遷移表を示す図４１〜４５を参照して以下に説明する。
【０１８３】
信号xPKGRSTは下り方向の場合と同様にリセット信号であり、スケジューラの状態を初期状態（図４０のST 0）とする。信号SCMENはスケジューラのイネーブル信号であり、アイドル状態時(ST A)にこの信号がディセーブルされるとスケジューラの状態を初期状態とする（図４０の遷移(41))。セル組立・分解部１３からの送信要求は信号xRCA＿CLAD0-9によって行われる。ＴＳ１０はタイムスロットの先頭を示す信号で上りスケジューラのタイムスロットカウンタ３２で生成される。
【０１８４】
(1)メインテーブルＴ１のリード：
上り方向バスコントローラ３４は一定時間毎（信号ＴＳ１０毎）にメモリ４９内のメインテーブルＴ１の値をリードする。スケジューリング部３１はメインテーブルＴ１のリード時に、制御コマンドをＡＴＭバススケジュールメモリ制御部４１に与え、メインテーブルＴ１の実際のリードはＡＴＭバススケジュールメモリ制御部４１が行う（図４６の状態ST 4)。
【０１８５】
このコマンドはバスコントローラ３４からの信号xCMD3，xMTCNTUP，xS1CNTUP，xS2CNTUP，xCMDEN，CMDRxWの組み合わせとしてスケジュールメモリ制御部４１のコマンド受信部４２を介してメインテーブル制御部４３に通知され、デュアルポートメモリ４９内のメインテーブルＴ１をリードする処理を行う。
【０１８６】
コマンド信号xCMD3，xMTCNTUP，xS1CNTUP，xS2CNTUP，xCMDEN，CMDRxWの組み合わせによるスケジュールメモリ制御部４１の動作がコマンド受信部４２によって実行される時の状態遷移図が図４６に示され、状態遷移表が図４７〜図５０に示されている。また、図５１は上記のコマンド信号例を示している。
【０１８７】
メインテーブルＴ１からリードした結果（図４０の状態ST 1)はバススケジューリング部３１に通知される（図４６の遷移(19), (38))。メインテーブルＴ１にはCBR，rt-VBR，nrt-VBR通信を行う各セル組立・分解部１３のID値(MCLADID3-0)とそのセル組立・分解部の通信がCBR,rt-VBR,nrt-VBRのいずれであるかを示す値(MBR2-0)が格納されている。メインテーブルＴ１のリード値がバススケジューリング部３１に信号xCMDACKとして通知されたならば、上りバススケジューラはそのID値に対応したセル組立・分解部から送信要求が上がることを一定時間監視する（図４０の状態ST 2)。
【０１８８】
(2)メインテーブルＴ１によるCBR通信の場合(MBR2-0=“001"):
セル組立・分解部１３の通信がCBRの場合(MBR2-0=“001")、246μｓの間、そのセル組立・分解部からの送信要求を受け付ける（図４０の状態ST 2)。そのセル組立・分解部から送信要求xRCA＿CLADnがあった場合はバス権信号xREN＿CLADnを与える（同ST 7)。そのセル組立・分解部はバス権が付与されればただちに送信を行う。
【０１８９】
上りスケジューラは１セルが転送される時間(53クロック分）待機した後（同ST 8)、そのセル転送における統計情報の更新を行う（同状態ST 9)。246 μｓの間にセル組立・分解部からの送信要求がない場合はそのタイムスロットにおけるバス権付与を放棄し（同遷移(11)) 、統計情報の更新を行う（同状態ST 9)。
【０１９０】
(3)メインテーブルＴ１によるrt-VBR通信の場合(MBR2-0=“010")、及びnrt-VBR通信の場合(MBR2-0=“011"):
そのセル組立・分解部の通信がrt-VBR通信の場合(MBR2-0=“010")、及びnrt-VBR通信の場合(MBR2-0=“011")には、181μｓの間、セル組立・分解部からの送信要求信号を受け付ける。そのセル組立・分解部から送信要求信号xRCA＿CLADnがあった場合は上記（２）と同様にバス権信号xREN＿CLADnを与える。セル組立・分解部はバス権が付与されればただちに送信を行う。
【０１９１】
上りスケジューラは１セルが転送される時間(53クロック分）待機した後、そのセル転送における統計情報の更新を行う。rt-VBR通信の場合、及びnrt-VBR通信の場合は上述したようにPCR テーブルＴ４による送信権の制限がある。
【０１９２】
一定時間に設定されたセル数を送信しているセル組立・分解部にはＰＣＲテーブル制御部４７からPCRによる送信の制限信号xCELLENB0-9が与えられる（図４６の遷移(10))。この結果、メインテーブルＴ１からリードしたID値に対して送信の制限がある場合はバス権が与えられない。送信の制限によりバス権が与えられない場合、及び181μｓの間にセル組立・分解部からの送信要求がない場合はメインテーブルＴ１からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し（同遷移(9))、デュアルポートメモリ４９内のサブテーブルＴ２から新たなＣＬＡＤ−ＩＤの値をリードする（同状態ST 3)。
【０１９３】
(4)サブテーブルＴ２のリード:
メインテーブルＴ１からリードしたIDがrt-VBR通信の場合、及びnrt-VBR通信の場合において上記(3)でバス権が付与されなかった場合は、バスコントローラ３４はサブテーブルＴ２の値をリードする（同状態ST 3)。バスコントローラ３４はサブテーブルＴ２のリード時に、図５１に示した制御コマンドをＡＴＭバススケジュールメモリ制御部４１に与え、実際のテーブルＴ２のリードはＡＴＭバススケジュールメモリ制御部４１が行う（図４６の状態ST 5)。
【０１９４】
リードした結果はバススケジューリング部３１に通知される。サブテーブルＴ２にはnrt-VBR通信を行うセル組立・分解部のID値(S1CLADID3-0)が格納されている。サブテーブルＴ２のリード値がバススケジューリング部３１に信号xCMDACKにより通知されたならば、上りバススケジューラはそのIDのセル組立・分解部から送信要求があるか否かを監視する（図４０の状態ST 4)。
【０１９５】
(5)サブテーブルＴ２によるnrt-VBR通信の場合:
サブテーブルＴ２からリードしたCLAD-IDRから送信要求信号xRCA＿CLADnがあれば、上りスケジューラはバス権信号xREN＿CLADnを与える（同遷移(20))。セル組立・分解部はバス権を付与されればただちに送信を行う（同状態ST 7)。上りスケジューラは１セルが転送される時間(53クロック分）待機した後（同状態ST
8)、そのセル転送における統計情報の更新を行う（同状態ST 9)。
【０１９６】
サブテーブルＴ２によるnrt-VBR通信の場合もPCRテーブルＴ４による送信権の制限がある（図４６の状態ST 1)。一定時間に設定されたセル数を送信しているセル組立・分解部にはPCRによる送信の制限信号xCELLENB0-9が与えられる。
【０１９７】
サブテーブルＴ２からリードしたID値に対して送信の制限がある場合はバス権が与えられない。送信の制限によりバス権が与えられない場合、及びセル組立・分解部からの送信要求がない場合はサブテーブルＴ２からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し、サブテーブルＴ２から新たなＣＬＡＤ−ＩＤの値をリードする（図４６の状態ST 5)。こうしてサブテーブルＴ２からリードしたＣＬＡＤ−ＩＤに対する送信要求があるまで次々とサブテーブルＴ２の値をリードする。
【０１９８】
サブテーブルＴ２の全てのＣＬＡＤ−ＩＤに対し送信要求がない場合はスケジュールメモリ制御部４１はＣＬＡＤ−ＩＤとして信号“E" を返して来るので（同遷移(13))、サブテーブルＴ２からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し、サブテーブルＴ３から新たなＣＬＡＤ−ＩＤの値をリードする（同状態ST 5)。
【０１９９】
(6)サブテーブルＴ３のリード：
サブテーブルＴ２からリードしたIDに対して上記(5) でバス権が付与されなかった場合は、バスコントローラ３４はサブテーブルＴ３の値をリードする（図４０の状態ST 5)。バススケジューリング部３１はテーブルＴ３のリード時に、図５１の制御コマンドをＡＴＭバススケジュールメモリ制御部４１に与え、実際のテーブルＴ３のリードはＡＴＭバススケジュールメモリ制御部４１が行う（図４６の状態ST 6)。リードした結果はバススケジューリング部に通知される。
【０２００】
サブテーブルＴ３にはUBR通信を行うセル組立・分解部のID値(S2CLADID3-0) が格納されている。サブテーブルＴ３のリード値がバススケジューリング部３１に信号xCMDACKとして通知されたならば、上りスケジューラはそのIDのセル組立・分解部から送信要求があるかどうか監視する（図４０の状態ST 6)。
【０２０１】
(7)サブテーブルＴ３によるUBR通信の場合：
サブテーブルＴ３からリードしたCLAD-IDRから送信要求信号xRCA CLADnがあれば、上りスケジューラはバス権信号xREN＿CLADnを与える。セル組立・分解部はバス権が付与されればただちに送信を行う（同遷移(28)及び状態ST 7)。上りスケジューラは１セルが転送される時間(53クロック分）待機した後、そのセル転送における統計情報の更新を行う（同状態ST 8 及びST 9）。
【０２０２】
セル組立・分解部からの送信要求がない場合はサブテーブルＴ３からリードしたＣＬＡＤ−ＩＤの値に対応するセル組立・分解部へのバス権付与を放棄し、サブテーブルＴ３から新たなＣＬＡＤ−ＩＤの値をリードする（同遷移(27)及び状態ST 5)。
【０２０３】
こうしてサブテーブルＴ３からリードしたＣＬＡＤ−ＩＤに対する送信要求があるまで次々とサブテーブルＴ３の値をリードする。サブテーブルＴ３の全てのＣＬＡＤ−ＩＤに対し送信要求がない場合は、スケジュールメモリ制御部４１はＣＬＡＤ−ＩＤとして“E" を返して来るので、そのタイムスロットでのバス権付与を放棄し（同遷移(29)及び状態ST 8)、統計情報の更新処理を行う（同状態ST 9)。
【０２０４】
上記の統計情報は以下のものがある。
(a)タイムスロット数
(b)各セル組立・分解部毎の送出セル数
(c)中継カード０におけるセル受信時のセル廃棄数。
(d)中継カード１におけるセル受信時のセル廃棄数。
(e)セル組立・分解部におけるセル受信時のセル廃棄数。
バススケジューラ１１は１ＴＳごとにデュアルポートメモリ４９内に設けた統計情報テーブルの上記情報を更新する。
【０２０５】
下り方向通信においては、中継カードからのセル送信時における各セル組立・分解部でのセル受信時のセル廃棄数の更新処理を行う。これらはバスコントローラ３５から信号xCELLDET，xCELLDET1 としてスケジュールメモリ制御部４１に通知され、各セル組立・分解部におけるセル廃棄数テーブルを更新する処理を行う。
【０２０６】
上り方向通信においては、タイムスロット数、各セル組立・分解部毎の送出セル数、中継カード０におけるセル受信時のセル廃棄数、及び中継カード１におけるセル受信時のセル廃棄数の更新処理を行う。これらはバスコントローラ３４からコマンド信号xCMD3、xMTCNTUP, xS1CNTUP, xS2CNTUP, xCMDEN, CMDRxWの組み合わせとしてスケジュールメモリ制御部４１に通知され、それぞれのテーブルを更新する処理を行う（図４７〜図５１参照）。
【０２０７】
ここで、デュアルポートメモリ４９に対するアクセスについて説明する。
本ＡＴＭセル多重装置に回線、あるいは端末が接続されると、そのＣＬＡＤ−ＩＤ、通信種別、通信レートなどが登録される。メインボード１１０のメインＣＰＵ２１６はスケジューラ１１のデュアルポートメモリ（ＤＰ−ＲＡＭ）４９（２１２）にこれらの、それぞれの端末の通信情報を登録する。スケジューラ１１のＤＰＲＡＭ４９は２面構成になっている。メインＣＰＵ２１６からの情報更新は常に予備側のテーブルに対して行う。
【０２０８】
メインＣＰＵ２１６はテーブルの更新が完了したならばスケジューラ１１に対して該テーブルの面切り替え命令を出す。スケジューラ１１はテーブルの面切り替え命令を受けても、ただちにはテーブルの面切り替えを行わない。テーブルの面切り替えはメインテーブルＴ１の先頭を読み出す際に同期して行う。
【０２０９】
ＰＣＲテーブルＴ４による制御はnrt-VBRの通信に対して行われる。ＰＣＲは全パッケージ共通監視タイムスロット数と各セル組立・分解部毎の最大セル送出数から成る。これらの値はメインＣＰＵ２１６によって設定される。スケジューラ１１はＰＣＲテーブル制御部４７において、１タイムスロット毎に監視タイムスロットカウンタを加算する。
【０２１０】
また、各セル組立・分解部毎の送出セルカウンタをそのセル組立・分解部がセルを送出するごとに加算する。そして、送出セルカウンタがセル組立・分解部毎の最大送出セルカウンタの値と等しい場合は該当するセル組立・分解部に対するピークセルレートによる制限信号xCELLENBnをディセーブルにし、バス権を与えないようにする（図４６の状態ST 1及び遷移(3))。
【０２１１】
この状態は監視タイムスロットカウンタ３２が全パッケージ共通監視タイムスロット数と等しくなるまで保持される。監視タイムスロットカウンタが全パッケージ共通監視タイムスロット数と等しくなると、監視タイムスロットカウンタ、送出セルカウンタをそれぞれ「０」とし、新たにピークセルレートによる監視を行う。この制御により、全パッケージ共通監視タイムスロット数を分母、各セル組立・分解部毎の最大セル送出数を分子とするピークセルレートによる通信制御が可能となる。
【０２１２】
【発明の効果】
以上説明したとおり、本発明に係るＡＴＭセル多重装置は、端末からＡＴＭ交換機への上り方向のセル転送時には、セル組立・分解部におけるセル終端部からのセルが、Utopiaインタフェースを介して該セル組立・分解部における通信制御部の制御によりセル保持部に保持され、ＡＴＭバススケジューラが、所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って該セル保持部毎に送信権を割り当てることにより該セル保持部からＡＴＭバスへセルを送信させ、該ＡＴＭ交換機から該端末への下り方向のセル転送時には、該ＡＴＭバスから各セル保持部にセルを同報し、該通信制御部が該セルを該セル保持部から該セル終端部に該Utopiaインタフェースを介して転送させ自分宛てか否かを判定するように構成したので、下記の効果が得られる。
【０２１３】
(1)ＡＴＭフォーラムの規定された標準であるUtopiaインタフェースを多重する技術の採用によりトラフィック制御（ＣＢＲ，ＶＢＲ，ＵＢＲ）を可能とし、ＡＴＭセル多重装置の開発コスト、製造コストを削減し、小型化が図られる。
(2)ＡＴＭスイッチを搭載せずに、ＰＶＣ，ＳＶＣ，ＳＯＦＴ−ＰＶＣを可能とし、ＡＴＭセル多重装置の開発コスト、製造コストを大幅に軽減することが可能となる。
【０２１４】
(3)中継回線の数を容易に拡張可能となり、ＡＴＭセル多重装置の拡張性が増大する。
(4)スケジュールテーブルの設定間隔により、基本中継回線とバックアップ回線とで、物理回線速度が異なる場合、セル組立・分解部単位に迂回・非迂回を選択可能となる。
【図面の簡単な説明】
【図１】本発明に係るＡＴＭセル多重装置を概略的に示したブロック図である。
【図２】ＡＴＭフォーラムで定められているUtopiaインタフェースを示したブロック図である。
【図３】 Utopiaインタフェース（ＡＴＭバス→中継回線制御部）のタイムチャート図である。
【図４】 Utopiaインタフェース（中継回線制御部→ＡＴＭバス）のタイムチャート図である。
【図５】本発明に係るＡＴＭセル多重装置の原理構成を示したブロック図である。
【図６】本発明に係るＡＴＭセル多重装置によるUtopiaインタフェースとＡＴＭバスインタフェースの変換構成例を示したブロック図である。
【図７】ＡＴＭバス（中継回線制御部→ＡＴＭバス）のタイムチャート図である。
【図８】ＡＴＭバス（セル組立・分解部→中継回線制御部）のタイムチャート図である。
【図９】本発明に係るＡＴＭセル多重装置のボード構成例を示したブロック図である。
【図１０】本発明に係るＡＴＭセル多重装置に用いられるメインボードの回路構成例を示したブロック図である。
【図１１】本発明に係るＡＴＭセル多重装置に用いられる端末回線収容ボードの回路構成例を示したブロック図である。
【図１２】本発明に係るＡＴＭセル多重装置に用いられる中継回線ボードの回路構成例を示したブロック図である。
【図１３】本発明に係るＡＴＭセル多重装置に用いられる音声回線収容ボードの回路構成例を示したブロック図である。
【図１４】本発明に係るＡＴＭセル多重装置に用いられるコーデックボードの回路構成例を示したブロック図である。
【図１５】本発明に係るＡＴＭセル多重装置に用いられるクロックボードの回路構成例を示したブロック図である。
【図１６】本発明に係るＡＴＭセル多重装置の実施例を示したブロック図である。
【図１７】ＡＴＭバス（中継回線制御部→セル組立・分解部）のタイムチャート図である。
【図１８】セル組立・分解部内部の下りセル転送のタイムチャート図である。
【図１９】ＡＴＭバス（セル組立・分解部→中継回線制御部）のタイムチャート図である。
【図２０】セル組立・分解部内部の上りセル転送のタイムチャート図である。
【図２１】本発明に係るＡＴＭセル多重装置に用いられるＡＴＭバスの実施例を示した図である。
【図２２】本発明に係るＡＴＭセル多重装置に用いられるＡＴＭバススケジューラの構成例を示したブロック図である。
【図２３】本発明に係るＡＴＭセル多重装置に用いられるＡＴＭフレームのヘッダフォーマット図である。
【図２４】本発明に係るＡＴＭセル多重装置に用いられるＣＢＲ方式によるタイムチャート図である。
【図２５】本発明に係るＡＴＭセル多重装置に用いられるrt-ＶＢＲ方式によるタイムチャート図である。
【図２６】本発明に係るＡＴＭセル多重装置に用いられるnrt-ＶＢＲ方式によるタイムチャート図である。
【図２７】本発明に係るＡＴＭセル多重装置に用いられるＵＢＲ方式によるタイムチャート図である。
【図２８】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブルの構成例を示した図である。
【図２９】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブル中のメインテーブルの作成アルゴリズムを示した図である。
【図３０】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブル中のサブテーブル（nrt-ＶＢＲ）の作成アルゴリズムを示した図である。
【図３１】本発明に係るＡＴＭセル多重装置に用いられるスケジュールテーブル中のサブテーブル（ＵＢＲ）の作成アルゴリズムを示した図である。
【図３２】本発明に係るＡＴＭセル多重装置におけるＳＶＣコネクションＩＤの動作例を示したブロック図である。
【図３３】本発明に係るＡＴＭセル多重装置におけるＳＯＦＴ−ＰＶＣ通信方式を示したシーケンス図である。
【図３４】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジューリング部の実施例を示したブロック図である。
【図３５】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジュールメモリ制御部の実施例を示したブロック図である。
【図３６】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジューリング部の入出力信号表を示した図である。
【図３７】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するＡＴＭバススケジュールメモリ制御部の入出力信号表を示した図である。
【図３８】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの下りスケジューラ状態遷移図である。
【図３９】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの下りスケジューラ状態遷移表を示した図である。
【図４０】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移図である。
【図４１】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（１）を示した図である。
【図４２】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（２）を示した図である。
【図４３】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（３）を示した図である。
【図４４】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（４）を示した図である。
【図４５】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラの上りスケジューラ状態遷移表（５）を示した図である。
【図４６】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラを構成するコマンド受信部の状態遷移図である。
【図４７】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（１）を示した図である。
【図４８】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（２）を示した図である。
【図４９】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（３）を示した図である。
【図５０】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド受信部の状態遷移表（４）を示した図である。
【図５１】本発明に係るＡＴＭセル多重装置におけるＡＴＭバススケジューラのスケジューラコマンド表を示した図である。
【図５２】一般的なＡＴＭセル多重装置の配置を示したブロック図である。
【符号の説明】
１ 端末
２ ＡＴＭセル多重装置
３ ＡＴＭ交換機
１０ 物理層終端部（ＰＨＹ）
１１ ＡＴＭバススケジューラ
１２ ＡＴＭバス
１３ セル組立・分解部（ＣＬＡＤ）
１４ 中継回線制御部
１５ バックアップ中継回線制御部
２０ セル終端部（ＳＡＲ）
２１，２２ ＦＩＦＯ
２３ ＡＴＭ通信制御部
３１ ＡＴＭバススケジューリング部
３２ タイムスロットカウンタ
３３ タイミングカウンタ
３４ 上り方向バスコントローラ
３５ 下り方向バスコントローラ
４１ ＡＴＭバススケジュールメモリ制御部
４２ コマンド受信部
４３ メインテーブル制御部
４４，４５ サブテーブル制御部
４６ 統計情報制御部
４７ ＰＣＲテーブル制御部
４８ メモリ制御部
４９ デュアルボートメモリ
１１０ メインボード
１３０ 端末回線収容ボード
１４０，１５０ 中継回線収容ボード
１６０ 音声回線収容ボード
１７０ コーデックボード
１８０ クロックボード
ＳＴＢ スケジュールテーブル
Ｔ１ メインテーブル
Ｔ２，Ｔ３ サブテーブル
Ｔ４ ＰＣＲ設定テーブル
１１１ スケジューラ管理制御部
１１２ ＡＴＭバス制御信号部
１１３ メインテーブルサーチ制御部
１１４，１１５ サブテーブルサーチ制御部
１１６ セル送信レート監視部
１１７ セル組立・分解部送信権信号生成部
ＴＳ タイムスロット
図中、同一符号は同一又は相当部分を示す。
Claims (11)
- 端末とＡＴＭ交換機間でＡＴＭセルの組み立て及び分解を行うようにＡＴＭバス上に並列接続された複数のセル組立・分解部であって、セル保持部と通信制御部とセル終端部とを有し、該セル保持部及び該通信制御部と該セル終端部とがUtopiaインタフェースで接続されるものと、
該ＡＴＭバスを介して各セル組立・分解部に接続されたＡＴＭバス管理用のＡＴＭバススケジューラとを備え、
該端末から該ＡＴＭ交換機への上り方向のセル転送時には、該セル終端部からのセルが、該Utopiaインタフェースを介して該通信制御部の制御により該セル保持部に保持され、該ＡＴＭバススケジューラが、所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って該セル組立・分解部の該セル保持部毎に送信権を割り当てることにより該セル保持部から該ＡＴＭバスへセルを送信させ、
該ＡＴＭ交換機から該端末への下り方向のセル転送時には、該ＡＴＭバスから各セル組立・分解部の該セル保持部にセルを同報し、該通信制御部が該セルを該セル保持部から該セル終端部に該Utopiaインタフェースを介して転送させ自分宛てか否かを判定することを特徴としたＡＴＭセル多重装置。 - 請求項１において、
該セル保持部が、該ＡＴＭバスからの下り１セル分を書き込むためのＦＩＦＯと、該ＡＴＭバスへの上り１セル分を書き込むためのＦＩＦＯとで構成されていることを特徴としたＡＴＭセル多重装置。 - 請求項１において、
該ＡＴＭバススケジューラが、該ＡＴＭ交換機に接続された中継回線が１本の場合、該ＡＴＭバス上に、上り方向と下り方向のセルを平等に割り当てることによりセルの送信・受信を制御することを特徴としたＡＴＭセル多重装置。 - 請求項１において、
該ＡＴＭバススケジューラが、該ＡＴＭ交換機に接続された中継回線が複数本の場合、下り方向は１タイムスロット内に該複数のセルを受信可能とし、上り方向は１セルに制御することを特徴としたＡＴＭセル多重装置。 - 請求項４において、
該複数本の中継回線の物理速度が互いに異なる場合、該ＡＴＭバススケジューラが、該ＡＴＭバスの送信権を与える順序を決定するメモリテーブルの設定間隔を間引き設定することにより、各セル組立・分解部単位に迂回又は非迂回を選択可能とすることを特徴としたＡＴＭセル多重装置。 - 請求項４において、
該ＡＴＭバススケジューラが、上り方向だけでなく下り方向のセルに対しても所定のサービスカテゴリー又はトラフィック量に合わせたトラフィック管理により予め設定されたスケジュールテーブルに従って各セル組立・分解部毎に受信権を割り当てることにより該中継回線の数を拡張可能としたことを特徴とするＡＴＭセル多重装置。 - 請求項１乃至６のいずれかにおいて、
該セル組立・分解部とは別にＳＶＣ呼設定制御部を設け、該ＳＶＣ呼設定制御部が、呼設定プロトコルを制御し、該中継回線上で決定されたコネクションＩＤをセル組立・分解部に設定することにより該ＡＴＭ交換機と接続可能にしたことを特徴とするＡＴＭセル多重装置。 - 請求項７において、
該ＳＶＣ呼設定制御部が、仮想コネクションＩＤを設定し、ＰＮＮＩで規定されているＳＯＦＴ−ＰＶＣ機能を有することを特徴としたＡＴＭセル多重装置。 - 請求項１乃至７のいずれかにおいて、
該サービスカテゴリーが、ＣＢＲ，rt-ＶＢＲ，nrt-ＶＢＲ，及びＵＢＲであることを特徴としたＡＴＭセル多重装置。 - 請求項９において、
該スケジュールテーブルが、ＵＢＲを除く全サービスカテゴリーを含むメインテーブルと、送信権についての優先順位の低いサービスカテゴリーから成るサブテーブルとで構成されており、該ＡＴＭバススケジューラが、該メインテーブルにおけるセル組立・分解部が送信権を放棄したときのみ該サブテーブルに基づいて送信権を付与することを特徴としたＡＴＭセル多重装置。 - 請求項１０において、
該メインテーブルが、ＣＢＲ，rt-ＶＢＲ，及びnrt-ＶＢＲの順に且つセル組立・分解部の登録順にフレーム内で均等に各セル組立・分解部に対する送信権を各タイムスロットに割り当てるように予め作成されていることを特徴としたＡＴＭセル多重装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21812998A JP3679249B2 (ja) | 1998-07-31 | 1998-07-31 | Ａｔｍセル多重装置 |
| US09/226,351 US6611523B2 (en) | 1998-07-31 | 1999-01-06 | ATM cell multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21812998A JP3679249B2 (ja) | 1998-07-31 | 1998-07-31 | Ａｔｍセル多重装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049821A JP2000049821A (ja) | 2000-02-18 |
| JP3679249B2 true JP3679249B2 (ja) | 2005-08-03 |
Family
ID=16715100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21812998A Expired - Fee Related JP3679249B2 (ja) | 1998-07-31 | 1998-07-31 | Ａｔｍセル多重装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6611523B2 (ja) |
| JP (1) | JP3679249B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1192834A1 (en) * | 1999-06-17 | 2002-04-03 | Nokia Corporation | Multiplexing and demultiplexing method and apparatus |
| KR20010105690A (ko) * | 2000-05-17 | 2001-11-29 | 박종섭 | 기지제어국 시스템의 에이티엠 셀 버스 스위칭 장치 |
| US20020009089A1 (en) * | 2000-05-25 | 2002-01-24 | Mcwilliams Patrick | Method and apparatus for establishing frame synchronization in a communication system using an UTOPIA-LVDS bridge |
| JP3596603B2 (ja) * | 2000-10-13 | 2004-12-02 | 日本電気株式会社 | スケジュールシステムとそのスケジュール方法 |
| JP3738736B2 (ja) * | 2002-02-15 | 2006-01-25 | 日本電気株式会社 | ユートピアバスセルカウンタ回路 |
| US7145909B2 (en) * | 2002-05-24 | 2006-12-05 | Lucent Technologies Inc. | Packet switching access platform |
| KR100634436B1 (ko) * | 2004-09-23 | 2006-10-16 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618748A1 (fr) * | 1993-03-31 | 1994-10-05 | Philips Communication D'entreprise | Dispositif et système de multiplexage d'informations pour réseau ATM |
| US5408469A (en) * | 1993-07-22 | 1995-04-18 | Synoptics Communications, Inc. | Routing device utilizing an ATM switch as a multi-channel backplane in a communication network |
| JPH08204723A (ja) * | 1995-01-30 | 1996-08-09 | Fujitsu Ltd | Ａｔｍ網のｃｌａｄ装置 |
| KR100318956B1 (ko) * | 1995-12-26 | 2002-04-22 | 윤종용 | 비동기전송모드의셀을다중화하는장치및방법 |
| US5724358A (en) * | 1996-02-23 | 1998-03-03 | Zeitnet, Inc. | High speed packet-switched digital switch and method |
| US5946309A (en) * | 1996-08-21 | 1999-08-31 | Telefonaktiebolaget Lm Ericsson | Hybrid ATM adaptation layer |
| JP3434994B2 (ja) * | 1996-12-12 | 2003-08-11 | 富士通株式会社 | セル組立多重化装置 |
| JP3437071B2 (ja) * | 1997-10-28 | 2003-08-18 | 富士通株式会社 | Ａｔｍセル多重装置 |
-
1998
- 1998-07-31 JP JP21812998A patent/JP3679249B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-06 US US09/226,351 patent/US6611523B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020172204A1 (en) | 2002-11-21 |
| US6611523B2 (en) | 2003-08-26 |
| JP2000049821A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5949785A (en) | Network access communications system and methodology | |
| JP3155472B2 (ja) | ネットワークインタフェースコントローラ | |
| JP3667337B2 (ja) | Ａｔｍ交換システム | |
| US6426957B1 (en) | Asynchronous transfer mode based service consolidation switch | |
| US6122279A (en) | Asynchronous transfer mode switch | |
| US6295295B1 (en) | Scheduler for an information packet switch | |
| JP3813695B2 (ja) | パケット交換通信システム | |
| JP3813696B2 (ja) | パケット交換通信システム | |
| US6507583B1 (en) | Network access arbitration system and methodology | |
| JPH09510062A (ja) | 広帯域交換網 | |
| US6768717B1 (en) | Apparatus and method for traffic shaping in a network switch | |
| JPH0983979A (ja) | 多重ビデオサーバ装置 | |
| EP0944976A2 (en) | Distributed telecommunications switching system and method | |
| EP0817430A2 (en) | ATM cell transmit priority allocator | |
| US5940397A (en) | Methods and apparatus for scheduling ATM cells | |
| JP3437071B2 (ja) | Ａｔｍセル多重装置 | |
| EP1102171A2 (en) | Universal serial bus network peripheral device | |
| JP3679249B2 (ja) | Ａｔｍセル多重装置 | |
| JP3725724B2 (ja) | Ａｔｍセル多重装置及びａｔｍセル多重方法 | |
| EP1069799B1 (en) | QOS aware expansion mechanism | |
| KR100252500B1 (ko) | Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 중재회로 | |
| JP4504606B2 (ja) | ネットワークスイッチにおいてトラフィックを成形する装置及び方法 | |
| JP2000022709A (ja) | Ａｔｍセル多重装置 | |
| JP3813700B2 (ja) | パケットの時間多重連続フロー成形方法 | |
| KR100282405B1 (ko) | 에이티엠 교환기에서 셀 큐잉 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |