JP3674777B2 - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
JP3674777B2
JP3674777B2 JP2001290058A JP2001290058A JP3674777B2 JP 3674777 B2 JP3674777 B2 JP 3674777B2 JP 2001290058 A JP2001290058 A JP 2001290058A JP 2001290058 A JP2001290058 A JP 2001290058A JP 3674777 B2 JP3674777 B2 JP 3674777B2
Authority
JP
Japan
Prior art keywords
solid
state imaging
imaging device
substrate
signal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001290058A
Other languages
Japanese (ja)
Other versions
JP2003101000A (en
Inventor
勝逸 西田
祐介 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001290058A priority Critical patent/JP3674777B2/en
Publication of JP2003101000A publication Critical patent/JP2003101000A/en
Application granted granted Critical
Publication of JP3674777B2 publication Critical patent/JP3674777B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子と信号処理素子とを順次積層状態に配置した構造を有する固体撮像装置に関する。
【０００２】
【従来の技術】
図２は、従来の固体撮像装置を示す断面図である。
【０００３】
この固体撮像装置１は、セラミックまたは樹脂により形成されたフレキシブル基板等の平板状の基板２を有している。この基板２の略中央部には、パッケージングにより平板状に形成された信号処理素子３が載置され、信号処理素子３の基板２に接する裏面に接着剤が塗布されて基板２の表面に固定されている。信号処理素子３の上面には、ガラス封止により平板状に形成された撮像素子４が載置され、撮像素子４の信号処理素子３に接する裏面に接着剤が塗布されて信号処理素子３の表面上に固定されている。
【０００４】
信号処理素子３及び撮像素子４が配置された基板２上には、下面が開放された中空のケース本体５が載置されて、信号処理素子３及び撮像素子４の側面及び上面を覆っている。このケース本体５は、その下端面が接着剤によって基板２の周縁部に固定されている。ケース本体５の上面には、信号処理素子３及び撮像素子４が設けられた基板２の略中央部分に対向して、開口５ａが形成されており、この開口５ａの周縁には、上部に所定の高さに突出するフランジ５ｂが設けられている。また、ケース本体５の上面に形成された開口５ａには、この開口５ａを閉塞する平板状のフィルター６によって閉塞されており、信号処理素子３及び撮像素子４が配置されたケース本体２の内部を密閉状態にしている。上部に突出するフランジ５ｂの上端部には、このフランジ５ｂの上端部を覆うレンズ保持具７が設けられており、このレンズ保持具７の略中央部に、ケース本体５内に配置された撮像素子４に光を集光するレンズ８が保持されている。また、ケース本体５内の信号処理素子４等が配置された中央部分に隣接する周辺部分には、制御装置等の周辺回路９が配置されている。
【０００５】
この固体撮像装置１は、基板２上に順番に設けられた信号処理素子３及び撮像素子４に内蔵されるそれぞれの内蔵回路素子と、ケース本体５内の周辺部に設けられた周辺回路９とをワイヤーＷで接続するワイヤー方式のスタックド構造を有しており、信号処理素子３及び撮像素子４のそれぞれの側周部は、周辺回路９に接続されたワイヤＷを接続するためのワイヤボンド領域３ａ及び４ａとなっている。このワイヤボンド領域３ａ及び４ａには、図示しない複数のパッドが設けられており、各パッドにワイヤＷが接着されて、周辺回路９と導通するようになっている。
【０００６】
また、図３には、米国特許５２９１０６１号において開示されたデバイス構造１０を説明する断面図が示されている。
【０００７】
このデバイス１０は、複数の素子１１が基板１２上に多層に積層して配置された構造を有しており、各素子１１間には、それぞれの素子１１を両面接着して固定する接着層１３がそれぞれ介在されている。
【０００８】
基板１２上に多層に積層された各素子１１の周縁部分は、ワイヤボンド領域１１ａとされ、このワイヤボンド領域１１ａには、各素子１１に内蔵された回路素子に接続された複数のボンディングパッド（図示せず）が周縁に沿って所定間隔毎に配列されている。
【０００９】
各素子１１が多層に積層された基板１２に隣接して、図示しない外部に設けられた回路部に接続された外部接続端子１４が設けられており、この外部接続端子１４と、基板１２上に多層に形成された各素子１１とは、一端が外部接続端子１４に接続されたワイヤＷの他端を各素子１１のワイヤボンド領域１１ａに形成されたボンディングパッドに接続することにより電気的に接続されている。
【００１０】
基板１２上に多層に積層された各素子１１の間には、各素子１１を接着する接着層１３が設けられており、各素子１１間の周辺部には、接着層１３の厚みによって所定の空間が形成されている。各素子１１のボンディング領域１１ａに形成された各ボンディングパッドとワイヤＷの他端との電気的接続は、各素子１１間に形成された空間を利用して、極めて小さなループを形成するワイヤを使用したワイヤボンドによって行われる。
【００１１】
【発明が解決しようとする課題】
図２に示す従来の固体撮像装置１では、信号処理素子３及び撮像素子４のそれぞれの周縁部に、ワイヤＷを接続するためのボンディング領域３ａ及び４ａを形成しており、下層に設けられた信号処理素子３は、ボンディング領域３ａを形成するための面積を確保するために、上層の撮像素子４より大きな面積に形成する必要がある。
【００１２】
このため、下層に設けられた信号処理素子３の面積は、上層の撮像素子４の面積によって規定され、下層の信号処理素子３の面積が不必要に大きく構成され、信号処理素子３が大型化するおそれがある。信号処理素子３が大型化すると、信号処理素子３に対するコストが上昇し、また、固体撮像装置１自体が大型化するという問題がある。
【００１３】
特に、上層の撮像素子４がＣＭＯＳイメージセンサーもしくはＣＣＤ等である場合には、撮像素子４が通常のメモリー、マイコン素子等である場合とは異なり、積層順序を変更して、撮像素子４の上に信号処理素子３を積層する構成とすることができない。このため、撮像素子４の大型化に伴って信号処理素子３が大型化するという問題を積層順序を変更することによって解消することができない。
【００１４】
これに対して、図３に示すように、各素子１１を多層に積層した構造を有するデバイス１０では、各素子１１間に介在される接着層１３によって形成される空間を利用して、各素子１１の周縁部に形成されたダイボンド領域１１ａにワイヤＷを接続しているため、このデバイス１０の構造を図２に示す固体撮像装置１に適用すれば、下層の信号処理素子３の面積を上層の撮像素子４の面積よりも大きくとる必要がなく、デバイスが大型化することを解消できる。
【００１５】
しかし、このデバイス構造１０では、各素子１１間に介在される接着層１３が、押圧により変形して、延伸するおそれがあり、このため、各素子１１にワイヤＷを接着する際に、各素子１１に傾きが発生するおそれがある。この場合には、図２に示すケース本体５のフランジ５ｂの上端に設けられたレンズ保持具７によって保持されたレンズ８と、撮像素子４との間の距離にバラツキが生じるおそれがある。
【００１６】
このように撮像素子に傾きが生じ、また、レンズ８と撮像素子４との間の距離にバラツキが生じた場合、撮像素子４に受光される光の感度が低下するおそれがある。
【００１７】
本発明は、上記問題を解決するためになされたものであり、大型化を防止することができ、且つ、ワイヤボンディングにより素子の傾き、距離バラツキが生じない固体撮像装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するため、本発明の固体撮像装置は、基板上に接着剤により固定された第一素子と、該第一素子上に接着剤によって固定された第二素子と、該第一素子及び第二素子の周辺部における基板上に配置された周辺回路部と、該第一素子及び第二素子と該周辺回路部とを密閉状態にスタックド実装により収納する中空の収納部材とを備え、該第一素子及び第二素子のそれぞれの周縁部に、各素子に内蔵された回路素子に導通する複数の端子部が形成されたボンディング領域が形成されており、該周辺回路部と、該第一素子及び第二素子のボンディング領域に設けられた端子部とがワイヤによって接続された固体撮像装置であって、基板上に配置された該第一素子と該第二素子との間には、該第一素子のボンディング領域に形成された端子部にワイヤを接続するために要する空間を形成する中間スペーサが配置されていることを特徴とするものである。
【００１９】
上記本発明の固体撮像装置は、前記第二素子は、前記中間スペーサよりも大きく、前記ボンディング領域上に重なりが生じる程度の大きさに形成されていてもよい。
【００２０】
前記中間スペーサは、シリコン、石英基板、ソーダガラス、樹脂のいずれかによって形成されていることが好ましい。
【００２１】
前記基板と前記第一素子とがダイボンドペーストによって接着され、前記第一素子と前記中間スペーサがダイボンドペーストまたはダイボンドシートによって接着され、前記中間スペーサと前記第二素子とが、無銀ペーストまたはダイボンドシートによって接着されていることが好ましい。
【００２２】
上記本発明の固体撮像装置において、前記撮像素子は、ＣＭＯＳイメージセンサーまたはＣＣＤであることが好ましい。
【００２３】
上記本発明の固体撮像装置において、前記基板と前記第一素子、該第一素子と前記中間スペーサ、及び該中間スペーサと該第二素子は、ダイボンドシートまたは無銀ペーストによってそれぞれ接着されていることが好ましい。
【００２４】
【発明の実施の形態】
図１は、本発明の固体撮像装置を示す断面図である。
【００２５】
この固体撮像装置２０は、セラミックまたは樹脂により形成されたフレキシブル基板等の平板状の基板２を有している。この基板２の略中央部には、パッケージングにより平板状に形成された信号処理素子（第一素子）３が載置され、ダイボンドペーストを用いた接着により基板２の表面に固定されている。
【００２６】
この信号処理素子３の上には、平板状の中間スペーサ２１が配置されている。この中間スペーサ２１は、信号処理素子３よりも若干小さく構成された平板状に形成され、例えば、シリコン板、透明または不透明の石英基板、ソーダガラス基板、樹脂加工板等を用いて構成されている。この中間スペーサ２１は、信号処理素子３に対向する裏面側が信号処理素子３上にダイボンドシートを用いた接着により固定されている。
【００２７】
中間スペーサ２１の上面には、ガラス封止により平板状に形成された撮像素子（第二素子）４が載置される。この撮像素子４は、中間スペーサよりも大きい平板状に形成されており、中間スペーサ２１に対向する裏面側が中間スペーサ２１の表面上に固定されている。本発明の固体撮像装置には、撮像素子４として、ＣＭＯＳイメージセンサ、ＣＣＤ等の所要のサイズに形成される素子が備えられる。
【００２８】
このように、基板２上に固定された信号処理素子３と撮像素子４との間には、中間スペーサ２１が介在して設けられており、信号処理素子３と撮像素子４との間には、中間スペーサ２１が有する厚みによって所定の空間が形成されている。
【００２９】
この中間スペーサ２１は、中間スペーサ２１と信号処理素子３及び撮像素子４のそれぞれの間に銀ペーストを介在させて１００〜１５０℃に加熱するか、または、中間スペーサ２１と各素子それぞれの間にポリイミド樹脂を介在させて１３０〜１９０℃に加熱することにより、信号処理素子３及び撮像素子４にそれぞれ接着される。
【００３０】
中間スペーサ２１としては、０．０３ｍｍ〜０．３５ｍｍ程度の厚さに形成されたものが用いられ、信号処理素子３と撮像素子４との間の空間は、中間スペーサ２１の厚み及び銀ペースト等の接着層の厚みを合わせて０．１ｍｍ〜０．５ｍｍ程度となっている。
【００３１】
信号処理素子３及び撮像素子４が配置された基板２上には、下面が開放された中空のケース本体５が載置され、信号処理素子３及び撮像素子４の側面及び上面を覆っている。このケース本体５は、その下端面が接着剤によって基板２の周縁部に固定されている。ケース本体５の上面には、信号処理素子３及び撮像素子４が設けられた基板２の略中央部分に対向して開口５ａが形成されており、この開口５ａの周縁には、上部に所定高さに突出するフランジ５ｂが設けられている。
【００３２】
また、ケース本体２の上面に形成された開口５ａには、この開口５ａを閉塞する平板状のフィルター６によって閉塞されており、信号処理素子３及び撮像素子４が配置されたケース本体５の内部を密閉状態に封止している。ケース本体５の開口５ａから上部に突出するフランジ５ｂの上端部には、このフランジ５ｂの上端部を覆うレンズ保持具７が設けられており、このレンズ保持具７の略中央部に、ケース本体５内に配置された撮像素子４に光を集光するレンズ８が保持されている。また、ケース本体５内の信号処理素子３等が配置された中央部分に隣接する周辺部分には、制御装置等の周辺回路６が配置されている。
【００３３】
この固体撮像装置２０は、基板２上に順番に設けられた信号処理素子３及び撮像素子４に内蔵されるそれぞれの内蔵回路素子と、ケース本体５内の周辺部に設けられた周辺回路９とをワイヤーＷで接続するワイヤー方式のスタックド構造を有しており、信号処理素子３及び撮像素子４のそれぞれの周縁部は、周辺回路９に接続されたワイヤＷを接続するためのワイヤボンド領域（ボンディング領域）３ａ及び４ａとなっている。信号処理素子３及び撮像素子４の各素子に形成されたワイヤボンド領域３ａ及び４ａには、図示しない複数のパッド（端子部）が設けられており、各パッドにワイヤＷが接続されて、周辺回路９と導通するようになっている。
【００３４】
上記構成を有する本発明の固体撮像装置２０は、次の工程を順次行うことによって製造される。まず、ダイボンドペーストによって基板２上に信号処理素子３を固定する工程を行う。続いて、この信号処理素子３上に、前述の銀ペースト等のダイボンドペーストを用いて中間スペーサ２１を固定し、その後、信号処理素子３のワイヤボンド領域３ａに形成された各パッドに周辺回路９に接続されたワイヤＷをワイヤボンドにより接続する工程を行う。次に、中間スペーサ２１上に、無銀低温ダイボンドペーストを塗布して熱硬化することにより、撮像素子４を固定し、その後、撮像素子４のワイヤボンド領域４ａに形成された各パッドに周辺回路９に接続されたワイヤＷをワイヤボンドにより接続する工程を行う。次に、フィルタ６及びレンズ８が保持されたレンズ保持具７を装着したケース本体５の下端部を基板２上に搭載し、ケース本体５内を封止して密閉状態にする工程を行う。
【００３５】
本発明の固体撮像装置２０では、信号処理素子３と撮像素子４との間に形成された空間が、前述したように、０．１ｍｍ〜０．５ｍｍとなっており、このような間隔に形成された空間を利用して、ループの高さが１００μｍ以下となる超低ループのワイヤを用いてワイヤボンディングすることによって、信号処理素子３及び撮像素子４の各ワイヤボンド領域３ａ及び４ａのパッドに、ワイヤＷが接続されて、撮像素子４及び信号処理素子３と周辺回路部９とが電気的に接続される。
【００３６】
しかも、信号処理素子３及び撮像素子４の間に中間スペーサ２１を介在させた構造を有しているので、ワイヤボンドを行う際に押圧力が加わっても撮像素子４及び信号処理素子３に傾きが生じることを抑制することができ、特に、撮像素子４に傾きが生じることを抑制することにより、撮像素子４の受光部面のレンズ８に対する傾きが生じることを抑制することができ、したがって、レンズ８と撮像素子４との間の距離のバラツキが生じることを抑制することができる。
【００３７】
以上説明したように、本発明の固体撮像装置は、上下に順次積層された設けられる各素子の組合せに柔軟性をもたせることができ、しかも、各素子を組合わせて配置する際に生じる素子の高さのばらつき、素子の傾きを抑制することができるので、小型化且つ高精度化を共に図ることができる。
【００３８】
【発明の効果】
本発明の固体撮像装置は、第一素子（固体撮像素子）と第二素子（撮像素子）との間に、中間スペーサを配置しており、この中間スペーサが有する厚みによって、第一素子のボンディング領域に形成された端子部上にワイヤを接続するための空間を形成することができる。また、この場合、ワイヤの接続を行う際に押圧力が加わっても第一素子及び第二素子に傾きが生じることを抑制することができるので、上下に順次積層させて設けられる各素子の組合せに柔軟性をもたせることができ、しかも、各素子を組合わせて配置する際に生じる素子の高さのばらつき、素子の傾きを抑制することができるので、小型化且つ高精度化を共に図ることができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置を示す断面図である。
【図２】従来の固体撮像装置を示す断面図である。
【図３】従来のデバイス構造を示す断面図である。
【符号の説明】
２ 基板
３ 信号処理素子
４ 撮像素子
５ ケース本体
６ フィルター
７ レンズ保持具
８ レンズ
９ 周辺回路
２０ 固体撮像装置
２１ 中間スペーサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device having a structure in which a solid-state imaging element and a signal processing element are sequentially arranged in a stacked state.
[0002]
[Prior art]
FIG. 2 is a cross-sectional view showing a conventional solid-state imaging device.
[0003]
The solid-state imaging device 1 has a flat substrate 2 such as a flexible substrate formed of ceramic or resin. A signal processing element 3 that is formed into a flat plate shape by packaging is placed in a substantially central portion of the substrate 2, and an adhesive is applied to the back surface of the signal processing element 3 that is in contact with the substrate 2. It is fixed. On the upper surface of the signal processing element 3, an imaging element 4 formed in a flat plate shape by glass sealing is placed, and an adhesive is applied to the back surface of the imaging element 4 that is in contact with the signal processing element 3. It is fixed on the surface.
[0004]
On the substrate 2 on which the signal processing element 3 and the image sensor 4 are arranged, a hollow case body 5 having an open lower surface is placed to cover the side surfaces and the upper surface of the signal processing element 3 and the image sensor 4. . The lower end surface of the case body 5 is fixed to the peripheral edge of the substrate 2 with an adhesive. An opening 5a is formed on the upper surface of the case body 5 so as to face a substantially central portion of the substrate 2 on which the signal processing element 3 and the imaging element 4 are provided. A flange 5b that protrudes to a height of 5 mm is provided. An opening 5a formed on the upper surface of the case body 5 is closed by a flat filter 6 that closes the opening 5a, and the inside of the case body 2 in which the signal processing element 3 and the imaging element 4 are arranged. Is sealed. A lens holder 7 that covers the upper end portion of the flange 5b is provided at the upper end portion of the flange 5b that protrudes upward, and an image pickup disposed in the case main body 5 at a substantially central portion of the lens holder 7 is provided. A lens 8 for condensing light is held on the element 4. Further, a peripheral circuit 9 such as a control device is disposed in a peripheral portion adjacent to the central portion where the signal processing element 4 and the like in the case body 5 are disposed.
[0005]
The solid-state imaging device 1 includes a signal processing element 3 and a built-in circuit element built in the imaging element 4 that are sequentially provided on the substrate 2, and a peripheral circuit 9 that is provided in a peripheral portion in the case body 5. A wire-bonded region for connecting the wires W connected to the peripheral circuit 9 at the side peripheral portions of the signal processing element 3 and the image pickup element 4. 3a and 4a. A plurality of pads (not shown) are provided in the wire bond regions 3a and 4a, and wires W are bonded to the respective pads so as to be electrically connected to the peripheral circuit 9.
[0006]
FIG. 3 is a cross-sectional view illustrating the device structure 10 disclosed in US Pat. No. 5,291,061.
[0007]
The device 10 has a structure in which a plurality of elements 11 are laminated in a multilayer on a substrate 12, and an adhesive layer 13 that fixes each element 11 by bonding both surfaces to each element 11. Are intervened.
[0008]
The peripheral portion of each element 11 laminated in multiple layers on the substrate 12 is a wire bond region 11a. In this wire bond region 11a, a plurality of bonding pads (connected to circuit elements incorporated in each element 11) (Not shown) are arranged at predetermined intervals along the periphery.
[0009]
An external connection terminal 14 connected to an external circuit unit (not shown) is provided adjacent to the substrate 12 in which each element 11 is laminated in multiple layers. The external connection terminal 14 and the substrate 12 are provided on the substrate 12. Each element 11 formed in multiple layers is electrically connected by connecting the other end of the wire W whose one end is connected to the external connection terminal 14 to a bonding pad formed in the wire bond region 11 a of each element 11. Has been.
[0010]
Adhesive layers 13 for adhering the respective elements 11 are provided between the respective elements 11 stacked in multiple layers on the substrate 12, and a predetermined portion is provided in the peripheral portion between the respective elements 11 depending on the thickness of the adhesive layer 13. A space is formed. The electrical connection between each bonding pad formed in the bonding region 11a of each element 11 and the other end of the wire W uses a wire that forms a very small loop using the space formed between each element 11. Made by wire bonding.
[0011]
[Problems to be solved by the invention]
In the conventional solid-state imaging device 1 shown in FIG. 2, bonding regions 3 a and 4 a for connecting the wires W are formed at the peripheral portions of the signal processing element 3 and the imaging element 4, and are provided in the lower layer. The signal processing element 3 needs to be formed in an area larger than that of the upper image pickup element 4 in order to secure an area for forming the bonding region 3a.
[0012]
For this reason, the area of the signal processing element 3 provided in the lower layer is defined by the area of the upper imaging element 4, the area of the lower signal processing element 3 is unnecessarily large, and the signal processing element 3 is enlarged. There is a risk. When the signal processing element 3 is increased in size, the cost for the signal processing element 3 is increased, and the solid-state imaging device 1 itself is increased in size.
[0013]
In particular, when the upper-layer image sensor 4 is a CMOS image sensor or a CCD, the stacking order is changed to change the upper image sensor 4 from the case where the image sensor 4 is a normal memory, microcomputer element, or the like. In other words, the signal processing element 3 cannot be stacked. For this reason, the problem that the signal processing element 3 increases in size with the increase in size of the imaging element 4 cannot be solved by changing the stacking order.
[0014]
On the other hand, as shown in FIG. 3, in the device 10 having a structure in which each element 11 is laminated in multiple layers, each element is formed using a space formed by the adhesive layer 13 interposed between the elements 11. Since the wire W is connected to the die bond region 11a formed on the peripheral edge of the device 11, if the structure of the device 10 is applied to the solid-state imaging device 1 shown in FIG. Therefore, it is not necessary to make the area larger than the area of the image pickup element 4, and the increase in size of the device can be solved.
[0015]
However, in this device structure 10, there is a possibility that the adhesive layer 13 interposed between the elements 11 is deformed and stretched by pressing, and therefore, when bonding the wire W to each element 11, each element 11 11 may be tilted. In this case, the distance between the lens 8 held by the lens holder 7 provided at the upper end of the flange 5b of the case body 5 shown in FIG.
[0016]
As described above, when the image sensor is tilted and the distance between the lens 8 and the image sensor 4 varies, the sensitivity of light received by the image sensor 4 may be reduced.
[0017]
The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a solid-state imaging device that can prevent an increase in size and that does not cause element inclination and distance variation due to wire bonding. To do.
[0018]
[Means for Solving the Problems]
In order to solve the above problems, a solid-state imaging device of the present invention includes a first element fixed on a substrate with an adhesive, a second element fixed on the first element with an adhesive, and the first element. And a peripheral circuit portion disposed on the substrate in the peripheral portion of the second element, and a hollow storage member that stores the first element, the second element, and the peripheral circuit portion in a sealed state by stacked mounting, Bonding regions are formed on the peripheral portions of the first element and the second element, in which a plurality of terminal portions that are connected to circuit elements incorporated in the respective elements are formed. A solid-state imaging device in which a terminal portion provided in a bonding region of one element and a second element is connected by a wire, and between the first element and the second element arranged on a substrate, Formed in the bonding region of the first element It is characterized in that the intermediate spacer forming a space required to connect the wire to the terminal portion is disposed.
[0019]
In the solid-state imaging device of the present invention, the second element may be larger than the intermediate spacer and may be formed to have a size that causes an overlap on the bonding region.
[0020]
The intermediate spacer is preferably formed of any one of silicon, quartz substrate , soda glass, and resin.
[0021]
The substrate and the first element are bonded by a die bond paste, the first element and the intermediate spacer are bonded by a die bond paste or a die bond sheet, and the intermediate spacer and the second element are made of a silver-free paste or a die bond sheet. it is preferably bonded by.
[0022]
In the solid-state imaging device of the present invention, the imaging element is preferably a CMOS image sensor or a CCD.
[0023]
In the solid-state imaging device of the present invention, the substrate and the first element, the first element and the intermediate spacer, and the intermediate spacer and the second element are bonded to each other by a die bond sheet or a silver-free paste. Is preferred.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a cross-sectional view showing a solid-state imaging device of the present invention.
[0025]
The solid-state imaging device 20 has a flat substrate 2 such as a flexible substrate formed of ceramic or resin. A signal processing element (first element) 3 formed in a flat plate shape by packaging is placed on a substantially central portion of the substrate 2 and is fixed to the surface of the substrate 2 by adhesion using a die bond paste.
[0026]
On the signal processing element 3, a flat intermediate spacer 21 is disposed. The intermediate spacer 21 is formed in a flat plate shape slightly smaller than the signal processing element 3, and is formed using, for example, a silicon plate, a transparent or opaque quartz substrate, a soda glass substrate, a resin processing plate, or the like. . The intermediate spacer 21 is fixed to the signal processing element 3 on the back side facing the signal processing element 3 by adhesion using a die bond sheet.
[0027]
On the upper surface of the intermediate spacer 21, an imaging element (second element) 4 formed in a flat plate shape by glass sealing is placed. The imaging element 4 is formed in a flat plate shape larger than the intermediate spacer, and the back side facing the intermediate spacer 21 is fixed on the surface of the intermediate spacer 21. The solid-state imaging device of the present invention includes an element formed in a required size, such as a CMOS image sensor or a CCD, as the imaging element 4.
[0028]
As described above, the intermediate spacer 21 is provided between the signal processing element 3 fixed on the substrate 2 and the imaging element 4, and between the signal processing element 3 and the imaging element 4. A predetermined space is formed by the thickness of the intermediate spacer 21.
[0029]
The intermediate spacer 21 is heated to 100 to 150 ° C. with a silver paste interposed between the intermediate spacer 21 and each of the signal processing element 3 and the imaging element 4 or between the intermediate spacer 21 and each element. By heating to 130 to 190 ° C. with a polyimide resin interposed, the signal processing element 3 and the image pickup element 4 are bonded to each other.
[0030]
As the intermediate spacer 21, one having a thickness of about 0.03 mm to 0.35 mm is used, and the space between the signal processing element 3 and the imaging element 4 is the thickness of the intermediate spacer 21, silver paste, and the like. The thickness of the adhesive layer is about 0.1 mm to 0.5 mm.
[0031]
On the substrate 2 on which the signal processing element 3 and the imaging element 4 are arranged, a hollow case body 5 having an open lower surface is placed, and covers the side surfaces and the upper surface of the signal processing element 3 and the imaging element 4. The lower end surface of the case body 5 is fixed to the peripheral edge of the substrate 2 with an adhesive. An opening 5a is formed on the upper surface of the case body 5 so as to face a substantially central portion of the substrate 2 on which the signal processing element 3 and the image pickup element 4 are provided. A flange 5b is provided so as to protrude.
[0032]
The opening 5a formed on the upper surface of the case body 2 is closed by a flat filter 6 that closes the opening 5a, and the inside of the case body 5 in which the signal processing element 3 and the image pickup element 4 are arranged. Is hermetically sealed. A lens holder 7 that covers the upper end of the flange 5b is provided at the upper end of the flange 5b that protrudes upward from the opening 5a of the case main body 5. The case main body is provided at a substantially central portion of the lens holder 7. A lens 8 for condensing light is held on the image pickup device 4 arranged in 5. A peripheral circuit 6 such as a control device is disposed in a peripheral portion adjacent to the central portion where the signal processing element 3 and the like in the case body 5 are disposed.
[0033]
The solid-state imaging device 20 includes a signal processing element 3 and a built-in circuit element built in the imaging element 4 that are sequentially provided on the substrate 2, and a peripheral circuit 9 that is provided in the peripheral portion of the case body 5. Are connected to each other by a wire W, and the peripheral portions of the signal processing element 3 and the image pickup element 4 are wire bond regions (for connecting the wires W connected to the peripheral circuit 9). Bonding regions) 3a and 4a. A plurality of pads (terminal portions) (not shown) are provided in the wire bond regions 3 a and 4 a formed in each element of the signal processing element 3 and the imaging element 4, and a wire W is connected to each pad, The circuit 9 is electrically connected.
[0034]
The solid-state imaging device 20 of the present invention having the above configuration is manufactured by sequentially performing the following steps. First, a step of fixing the signal processing element 3 on the substrate 2 with a die bond paste is performed. Subsequently, the intermediate spacer 21 is fixed on the signal processing element 3 by using the above-described die bond paste such as silver paste, and then the peripheral circuit 9 is applied to each pad formed in the wire bond region 3 a of the signal processing element 3. A step of connecting the wire W connected to the wire W by wire bonding is performed. Next, the image-capturing element 4 is fixed on the intermediate spacer 21 by applying a silver-free low-temperature die bond paste and thermosetting, and then a peripheral circuit is connected to each pad formed in the wire bond region 4 a of the image-capturing element 4. The process of connecting the wire W connected to 9 by the wire bond is performed. Next, a process of mounting the lower end portion of the case main body 5 on which the filter holder 6 and the lens holder 7 holding the lens 8 are mounted on the substrate 2 and sealing the inside of the case main body 5 to perform a sealing state is performed.
[0035]
In the solid-state imaging device 20 of the present invention, the space formed between the signal processing element 3 and the imaging element 4 is 0.1 mm to 0.5 mm as described above, and is formed at such an interval. By using the space thus formed and wire bonding using an ultra-low loop wire having a loop height of 100 μm or less, the pads of the wire bond regions 3a and 4a of the signal processing element 3 and the imaging element 4 are formed. The wire W is connected, and the image pickup device 4 and the signal processing device 3 are electrically connected to the peripheral circuit unit 9.
[0036]
In addition, since the intermediate spacer 21 is interposed between the signal processing element 3 and the image pickup element 4, the image pickup element 4 and the signal processing element 3 are inclined even when a pressing force is applied during wire bonding. In particular, by suppressing the tilt of the image sensor 4 from occurring, the tilt of the light receiving portion surface of the image sensor 4 with respect to the lens 8 can be suppressed. It is possible to suppress variation in the distance between the lens 8 and the image sensor 4.
[0037]
As described above, the solid-state imaging device of the present invention can give flexibility to the combination of the elements that are sequentially stacked one on top of the other, and moreover, the elements generated when the elements are combined and arranged. Since variation in height and inclination of the element can be suppressed, both downsizing and high accuracy can be achieved.
[0038]
【The invention's effect】
In the solid-state imaging device of the present invention, an intermediate spacer is disposed between the first element (solid-state imaging element) and the second element (imaging element), and the bonding of the first element is performed depending on the thickness of the intermediate spacer. A space for connecting a wire can be formed on the terminal portion formed in the region. Further, in this case, since it is possible to suppress the tilting of the first element and the second element even when a pressing force is applied when connecting the wires, the combination of the elements that are sequentially stacked up and down In addition, it is possible to reduce the variation in the height of the elements and the inclination of the elements that occur when the elements are arranged in combination, so that both miniaturization and high accuracy can be achieved. Can do.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a solid-state imaging device of the present invention.
FIG. 2 is a cross-sectional view showing a conventional solid-state imaging device.
FIG. 3 is a cross-sectional view showing a conventional device structure.
[Explanation of symbols]
2 Substrate 3 Signal processing element 4 Imaging element 5 Case body 6 Filter 7 Lens holder 8 Lens 9 Peripheral circuit 20 Solid-state imaging device 21 Intermediate spacer

Claims (6)

基板上に接着剤により固定された第一素子と、該第一素子上に接着剤によって固定された第二素子と、該第一素子及び第二素子の周辺部における基板上に配置された周辺回路部と、該第一素子及び第二素子と該周辺回路部とを密閉状態にスタックド実装により収納する中空の収納部材とを備え、該第一素子及び第二素子のそれぞれの周縁部に、各素子に内蔵された回路素子に導通する複数の端子部が形成されたボンディング領域が形成されており、該周辺回路部と、該第一素子及び第二素子のボンディング領域に設けられた端子部とがワイヤによって接続された固体撮像装置であって、
基板上に配置された該第一素子と該第二素子との間には、該第一素子のボンディング領域に形成された端子部にワイヤを接続するために要する空間を形成する中間スペーサが配置されていることを特徴とする固体撮像装置。A first element fixed on the substrate with an adhesive, a second element fixed on the first element with an adhesive, and a periphery disposed on the substrate in the periphery of the first element and the second element A hollow storage member that stores the circuit part, the first element and the second element, and the peripheral circuit part in a hermetically sealed state by stacked mounting, and the peripheral parts of the first element and the second element, A bonding region is formed in which a plurality of terminal portions that are electrically connected to a circuit element built in each element are formed, the peripheral circuit portion, and a terminal portion provided in the bonding region of the first element and the second element Are solid-state imaging devices connected by wires,
Between the first element and the second element disposed on the substrate, an intermediate spacer is disposed to form a space required for connecting a wire to a terminal portion formed in the bonding area of the first element. A solid-state imaging device. 前記第二素子は、前記中間スペーサよりも大きく、前記ボンディング領域上に重なりが生じる程度の大きさに形成されている、請求項１に記載の固体撮像装置。2. The solid-state imaging device according to claim 1, wherein the second element is larger than the intermediate spacer and is formed to have a size that causes an overlap on the bonding region. 前記中間スペーサは、シリコン、石英基板、ソーダガラス、樹脂のいずれかによって形成されている、請求項１に記載の固体撮像装置。The solid-state imaging device according to claim 1, wherein the intermediate spacer is formed of any one of silicon, quartz substrate , soda glass, and resin. 前記第一素子は信号処理素子であり、前記第二素子は撮像素子である、請求項１に記載の固体撮像装置。  The solid-state imaging device according to claim 1, wherein the first element is a signal processing element and the second element is an imaging element. 前記撮像素子は、ＣＭＯＳイメージセンサーまたはＣＣＤである、請求項４に記載の固体撮像装置。  The solid-state imaging device according to claim 4, wherein the imaging element is a CMOS image sensor or a CCD. 前記基板と前記第一素子とがダイボンドペーストによって接着され、前記第一素子と前記中間スペーサがダイボンドペーストまたはダイボンドシートによって接着され、前記中間スペーサと前記第二素子とが、無銀ペーストまたはダイボンドシートによって接着されている、請求項１〜５のいずれかに記載の固体撮像装置。The substrate and the first element are bonded by a die bond paste, the first element and the intermediate spacer are bonded by a die bond paste or a die bond sheet, and the intermediate spacer and the second element are made of a silver-free paste or a die bond sheet. They are bonded by solid-state imaging device according to any one of claims 1 to 5.
JP2001290058A 2001-09-21 2001-09-21 Solid-state imaging device Expired - Fee Related JP3674777B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001290058A JP3674777B2 (en) 2001-09-21 2001-09-21 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001290058A JP3674777B2 (en) 2001-09-21 2001-09-21 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JP2003101000A JP2003101000A (en) 2003-04-04
JP3674777B2 true JP3674777B2 (en) 2005-07-20

Family

ID=19112452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001290058A Expired - Fee Related JP3674777B2 (en) 2001-09-21 2001-09-21 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP3674777B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360941B2 (en) 2004-03-03 2009-11-11 Ｎｅｃエレクトロニクス株式会社 Semiconductor device
WO2006129460A1 (en) * 2005-06-03 2006-12-07 Konica Minolta Holdings, Inc. Imaging device
JP4861690B2 (en) * 2005-11-30 2012-01-25 芝浦メカトロニクス株式会社 Chip mounting device

Also Published As

Publication number Publication date
JP2003101000A (en) 2003-04-04

Similar Documents

Publication Publication Date Title
JP5030360B2 (en) Method for manufacturing solid-state imaging device
US6853005B2 (en) Camera module and manufacturing method thereof
US7274094B2 (en) Leadless packaging for image sensor devices
US20050189622A1 (en) Packaged acoustic and electromagnetic transducer chips
JP4846910B2 (en) Solid-state imaging device
JP2002299595A (en) Solid state imaging unit and its manufacturing method
US20050099532A1 (en) Image pickup device and a manufacturing method thereof
KR100742177B1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
JP2003198897A (en) Optical module, circuit board, and electronic device
KR100795922B1 (en) Image pickup device and method of manufacturing image pickup device
EP1432239A1 (en) Camera module
JP6067262B2 (en) Semiconductor device, manufacturing method thereof, and camera
JP3867785B2 (en) Optical module
JPH06204442A (en) Slid-state image sensing apparatus and manufacture thereof
JPH08148666A (en) Solid image pickup device, and its manufacture
JP3674777B2 (en) Solid-state imaging device
JP2009521798A (en) Semiconductor package, manufacturing method thereof, and semiconductor package module for image sensor
TW200846739A (en) Camera module and assemble method thereof
JP2009049290A (en) Imaging device and its manufacturing method
JP4923967B2 (en) Solid-state imaging device and electronic apparatus
JPH10144898A (en) Solid state image pickup apparatus
JPH056989A (en) Solid-state image sensing device and manufacture thereof
JP4543605B2 (en) Solid-state imaging device and manufacturing method thereof
JPH07231074A (en) Solid-state image sensing module
JP3397614B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees