JP3665635B2 - 光信号受信回路、及び、光信号受信半導体装置 - Google Patents
光信号受信回路、及び、光信号受信半導体装置 Download PDFInfo
- Publication number
- JP3665635B2 JP3665635B2 JP2002344054A JP2002344054A JP3665635B2 JP 3665635 B2 JP3665635 B2 JP 3665635B2 JP 2002344054 A JP2002344054 A JP 2002344054A JP 2002344054 A JP2002344054 A JP 2002344054A JP 3665635 B2 JP3665635 B2 JP 3665635B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage signal
- signal
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 104
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- 238000013459 approach Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- 239000000872 buffer Substances 0.000 description 15
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタル信号伝送フォトカプラや光デジタルデータリンクなどに使用される光信号受信回路及び光信号受信半導体装置に関するものである。
【０００２】
【従来の技術】
図７は、従来のデジタル式の光信号受信回路５の回路構成を示すブロック図であり、図８は、図７の光信号受信回路５の各所における電圧波形を示す図である。
【０００３】
図７に示すように、従来の光信号受信回路５は、フォトダイオード１０、１２と、トランスインピーダンスアンプ１４、１６と、差動アンプ２０と、コンパレータ２２と、出力回路２４と、遮光部３０とを備えて構成されている。
【０００４】
フォトダイオード１０には、光信号が入力されており、この光信号に応じて、電流信号を生成する。この電流信号は、トランスインピーダンスアンプ１４で、電圧信号に変換される。この電圧信号の一例が、図８（Ａ）におけるＳ１である。そして、この電圧信号Ｓ１は、差動アンプ２０に入力される。
【０００５】
一方、ダミーのフォトダイオード１２には、遮光部３０が設けられているので、光信号が入力されることはなく、ノイズ等に基づく電流信号を生成するだけである。このノイズ等に基づく電流信号は、フォトダイオード１０と同様に発生していると仮定できる。フォトダイオード１２で生成されたノイズ等に基づく電流信号は、ダミーのトランスインピーダンスアンプ１６で電圧信号に変換される。この電圧信号は、電圧源Ｖ１により電圧Ｖ１だけかさ上げされて、差動アンプ２０に入力される。この電圧信号の一例が、図８（Ａ）におけるＳ２である。なお、電圧Ｖ１だけオフセットを設けるのは、トランスインピーダンスアンプ１４の出力である電圧信号Ｓ１が０Ｖである場合に、電圧信号Ｓ２の方が高い電圧になるようにして、コンパレータ２２の動作を安定化させるためである。
【０００６】
差動アンプ２０は、これらの電圧信号Ｓ１、Ｓ２の差分を増幅して、平衡信号Ｓ３を出力するとともに、この平衡信号Ｓ３を反転させた平衡信号Ｓ４を出力する。この平衡信号Ｓ３、Ｓ４の一例が、図８（Ｂ）に示されている。この平衡信号Ｓ３、Ｓ４は、コンパレータ２２に入力される。コンパレータ２２では、平衡信号Ｓ３、Ｓ４の波形を整えて、出力回路２４に出力する。出力回路２４では、この平衡信号Ｓ３、Ｓ４に基づいて、デジタル信号を出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した光信号受信回路５には、差動アンプ２０の動作領域が飽和領域に入ると、平衡信号Ｓ３、Ｓ４に飽和電圧が出力されてしまい、正確なデジタル信号が得られないという問題がある。すなわち、平衡信号Ｓ３を例にとると、図９に示すように、差動アンプ２０が非飽和領域で動作している場合には、実線で示すように、平衡信号Ｓ３は、光電流に応じた正しい波形を描くことができる。しかし、差動アンプ２０が飽和領域で動作する場合には、点線で示すように、平衡信号Ｓ３は、差動アンプ２０の飽和電圧で飽和してしまい、光電流に応じた正しい波形を描くことができない。このような平衡信号Ｓ３、Ｓ４を用いてデジタル信号を生成すると、デジタル信号のパルス幅が広がってしまうという問題が生じる。
【０００８】
また、光信号を電流信号に変換するフォトダイオード１０とトランスインピーダンスアンプ１４では、フォトダイオード内の拡散電流などにより、光信号の消えかかりの際に、図８（Ａ）に示すような裾引き４０が発生することがある。電圧信号Ｓ２に、この裾引き４０が発生すると、この裾引き４０を差動アンプ２０が増幅してしまい、この結果、出力されるデジタル信号のパルス幅を増大させたり、次のパルスと結合してしまうという問題が生ずる。すなわち、図８に示すように、電圧信号Ｓ２に裾引き４０が発生すると、平衡信号Ｓ３と平衡信号Ｓ４とのクロスポイントがずれてしまい、出力されるデジタル信号のパルス幅に歪み４２が生じてしまう。
【０００９】
そこで本発明は、前記課題に鑑みてなされたものであり、出力信号に生じるパルス幅歪みを低減した光信号受信回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る光信号受信回路は、
光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第１電圧信号を、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に前記第１電圧信号が変化する方向である振動方向とは逆の方向に、前記第１電圧信号の電圧をシフトして出力する、ことを特徴とする。
また、本発明に係る光信号受信回路は、
光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第２電圧信号を、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に前記第１電圧信号が変化する方向である振動方向に、前記第２電圧信号の電圧をシフトして出力し、
前記基準電圧生成回路の出力と、前記差動アンプの入力との間に設けられた、
第３抵抗と、
前記第３抵抗と前記差動アンプの入力との間のノードから所定量の電流を引き抜く、又は、前記第３抵抗と前記差動アンプの入力との間のノードに所定量の電流を送り込む、演算シフト回路と、
を備えることを特徴とする。
また、本発明に係る光信号受信回路は、
光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第１電圧信号と前記第２電圧信号とを、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に、前記第１電圧信号が変化する方向である振動方向とは逆の方向に、前記第１電圧信号の電圧をシフトして出力することと、前記第１電圧信号が変化する方向である振動方向に、前記第２電圧信号の電圧とをシフトして出力することとを行なうことを特徴とする。
【００１１】
【発明の実施の形態】
〔第１実施形態〕
第１実施形態に係る光信号受信回路は、差動アンプの前段に、光信号に基づく電圧信号の電圧を下方にシフトするレベルシフト回路を設けることにより、出力信号に裾引きの影響が生じるのを抑制したものである。より詳しくを、以下に説明する。
【００１２】
図１は、本実施形態に係る光信号受信回路５０の回路構成を説明するブロック図であり、図２は、この光信号受信回路５０の各所における電圧波形を示す図である。
【００１３】
図１に示すように、本実施形態に係る光信号受信回路５０は、上述した光信号受信回路５における差動アンプ２０の前段に、レベルシフト回路６０を追加挿入することにより、構成されている。なお、上述した図７の光信号受信回路５と同様の部分には、同一の符号を用いるものとする。また、本実施形態においては、図１に示した各素子及び各回路は、１つの半導体チップ上に形成されており、光信号受信半導体装置の一部を構成している。
【００１４】
本実施形態に係るレベルシフト回路６０は、抵抗６２、６４と、ピークホールド回路７０と、バッファ回路７２、７４と、演算シフト回路７６とを備えて構成されている。トランスインピーダンスアンプ１４の出力は、抵抗６２の一端と、ピークホールド回路７０に接続されており、抵抗６２の他端は差動アンプ２０の入力に接続されている。
【００１５】
ピークホールド回路７０は、トランスインピーダンスアンプ１４の出力である電圧信号Ｓ１のピーク値を、所定時間だけ保持する回路である。すなわち、図２（Ａ）に示すように、ピークホールド回路７０には、電圧信号Ｓ１が入力され、そのピーク値を所定時間だけ維持した電圧信号Ｓ１０が出力される。この電圧信号Ｓ１０は、バッファ回路７２に入力される。このバッファ回路７２から出力された電圧信号Ｓ１０は、演算シフト回路７６に入力される。
【００１６】
一方、ダミーのトランスインピーダンスアンプ１６の出力は、電圧源Ｖ１に接続されるとともに、バッファ回路７４の入力に接続されている。したがって、トランスインピーダンスアンプ１６から出力された電圧信号Ｓ１１は、バッファ回路７２を介して、演算シフト回路７６に入力される。
【００１７】
電圧源Ｖ１と差動アンプ２０の入力と間には、抵抗６４が挿入されている。本実施形態においては、この抵抗６４の抵抗値は、抵抗６２の抵抗値と同じである。すなわち、抵抗６４は、差動アンプ２０の入力側の抵抗値を、抵抗６２側と揃えるために設けられている。したがって、本実施形態においては、抵抗６４は、必ずしも必要な素子ではない。また、抵抗６２と差動アンプ２０の入力との間のノードＮ１は、演算シフト回路７６に接続されている。
【００１８】
本実施形態においては、この演算シフト回路７６は、ノードＮ１の電圧を、下方に、電圧信号Ｓ１のピーク電圧の１／２だけシフトする回路である。すなわち、図２（Ａ）に示すような電圧信号Ｓ１が生成された場合、ノードＮ１の電圧信号Ｓ１２は、図２（Ｂ）に示すように、ピーク電圧の１／２だけ下方にシフトした電圧波形になる。
【００１９】
したがって、本実施形態においては、このように下方に電圧シフトした電圧信号Ｓ１２が、差動アンプ２０に入力される。一方、トランスインピーダンスアンプ１６からの電圧信号Ｓ１１は、電圧Ｖ１だけオフセットされ、抵抗６４を介して、差動アンプ２０に入力される。このため、電圧信号Ｓ１２に、図２（Ｂ）に示すような裾引き４０が発生したとしても、図２（Ｃ）に示すように、裾引き４０の影響が平衡電圧Ｓ３、Ｓ４に及ばないようにすることができる。
【００２０】
図３は、本実施形態に係る演算シフト回路７６の回路構成の一例を示す図である。この図３に示すように、本実施形態に係る演算シフト回路７６は、抵抗Ｒ３０１〜Ｒ３０４と、ＮＰＮ型のバイポーラトランジスタＱ３０１、Ｑ３０２、Ｑ３０６〜Ｑ３０９と、ＰＮＰ型のバイポーラトランジスタＱ３０３〜Ｑ３０５とを備えて構成されている。
【００２１】
具体的には、バッファ回路７２からの電圧信号Ｓ１０は入力端子ＩＮ１に入力され、バッファ回路７４からの電圧信号Ｓ１１は入力端子ＩＮ２に入力される。電圧信号Ｓ１０は、抵抗Ｒ３０１で電流Ｉ１に変換され、電圧信号Ｓ１１は、抵抗Ｒ３０４で電流Ｉ３に変換される。電流Ｉ１は、トランジスタＱ３０１、Ｑ３０２で構成される第１のカレントミラー回路ＣＭ１でミラーされ、電流Ｉ２として出力される。また、電流Ｉ３は、トランジスタＱ３０８、Ｑ３０９で構成される第２のカレントミラー回路ＣＭ２でミラーされ、電流Ｉ４として出力される。
【００２２】
電流Ｉ２は、トランジスタＱ３０３、Ｑ３０４、Ｑ３０５で構成された第３のカレントミラー回路ＣＭ３でミラーされ、電流Ｉ５となる。この電流Ｉ５は、トランジスタＱ３０６、Ｑ３０７で構成された第４のカレントミラー回路ＣＭ４に入力されるが、同時に第２のカレントミラー回路ＣＭ２の出力電流Ｉ４も同じノードに接続されているため、第４のカレントミラー回路ＣＭ４の出力電流Ｉ６は、次の式で表現される。
Ｉ６＝Ｉ５−Ｉ４＝Ｉ１−Ｉ３ （１）
ここで、上述したカレントミラー回路ＣＭ１〜ＣＭ４のミラー比は、いずれも、１：１である。また、入力端子Ｎ１の電圧は、電圧信号Ｓ１のピーク値の電圧であり、一方、入力端子Ｎ２の電圧は基準となる電圧信号Ｓ１１の電圧であるから、それぞれに相当する電流Ｉ１とＩ３の差である電流Ｉ６は、電圧信号Ｓ１の振幅に対応する電流となる。
【００２３】
よって、たとえば、図１の抵抗６２を抵抗Ｒ３０１の半分の値となるように設計し、出力端子ＩＮ３をノードＮ１に接続して、電流Ｉ６をノードＮ１から引く抜くことにより、ノードＮ１の電圧は、図２（Ｂ）に示すように、電圧信号Ｓ１のパルスピーク値（振幅）の半分だけ下がることになる。このため、基準電圧となる電圧信号Ｓ２は、電圧信号Ｓ１２の信号パルス振幅のほぼ中央に位置することとなる。これにより、入力された光信号に忠実な平衡信号Ｓ３、Ｓ４を出力することができる。この場合、電圧信号Ｓ１、Ｓ１２にフォトダイオード１２内の拡散電流などによる裾引き４０があったとしても、この裾引き４０は基準電圧である電圧信号Ｓ２よりも低い電圧側に位置することとなるので、平衡電圧Ｓ３、Ｓ４にその影響が表れるのを回避することができる。この結果、この光信号受信回路５０の出力信号であるデジタル信号に、パルス幅ひずみを発生しないようにすることができる。
【００２４】
なお、図３の演算シフト回路７６では、図１の抵抗６２を抵抗Ｒ３０１の半分の値となるように設計して、ノードＮ１の電圧低下を、電圧信号Ｓ１の振幅の半分となるようにしたが、例えば、図４に示すように、抵抗６２を抵抗Ｒ３０１と同じ値として、トランジスタＱ３０６のエミッタサイズをトランジスタＱ３０７のエミッタサイズの２倍にすることにより、電流Ｉ６を電流Ｉ１−Ｉ３の半分の値にするようにしてもよい。つまり、抵抗６２＝抵抗Ｒ３０１とした上で、第４のカレントミラー回路ＣＭ４のミラー比を２：１としてもよい。
【００２５】
以上のように、本実施形態に係る光信号受信回路５０によれば、電圧信号Ｓ１を、フォトダイオード１０で光信号を検知した場合に変化する方向である振動方向とは逆の方向に、その振幅のおよそ半分だけシフトして、電圧信号Ｓ１２としたので、基準電圧となる電圧信号Ｓ２が、電圧信号Ｓ１２の振幅の中央部分に位置するようになり、このため、この次段にある差動アンプ２０が飽和動作したとしても、図２（Ｃ）に示すように、平衡信号Ｓ３、Ｓ４を振幅の中央でクロスさせることができ、その影響が光信号受信回路５０の出力信号に及ぶのを回避することができる。また、電圧信号Ｓ１に裾引き４０が発生したとしても、この裾引き４０は、基準電圧となる電圧信号Ｓ２よりも低い電圧であるので、裾引き４０が差動アンプ２０の動作に影響を与えるのを回避することができる。このため、この光信号受信回路５０の出力であるデジタル信号に、パルス幅歪みが生ずるのを大幅に低減することができる。
【００２６】
また、トランスインピーダンスアンプ１４の出力と差動アンプ２０の入力との間に抵抗６２を設けるとともに、トランスインピーダンスアンプ１６の出力と差動アンプ２０の入力との間に抵抗６４を設け、この抵抗６４の抵抗値を抵抗６２と同一とした。このため、差動アンプ２０の入力バイアス電流などによる誤差を、最小限に抑えることができる。
【００２７】
また、トランスインピーダンスアンプ１６の出力と演算シフト回路７６との間にバッファ回路７４を設けたので、トランスインピーダンスアンプ１６の出力を軽くして、負荷電流による誤差を最小限に抑えることができる。さらに、ピークホールド回路７０と演算シフト回路７６との間にバッファ回路７２を設けたので、ピークホールド回路７０の負荷を軽くして、ピークホールド回路７０の電圧保持時間の延長を図ることができるとともに、負荷電流による誤差を最小限に抑えることができる。
【００２８】
また、本実施形態においては、演算シフト回路７６は、電圧信号を一度電流に変換して演算を行うので、電圧のまま演算を行うよりも簡単な構成にすることができる。また、演算シフト回路７６を高インピーダンスにしたので、差動アンプ２０の本来の動作に影響をほとんど与えることなく、ノードＮ１の電圧を制御することができる。
【００２９】
〔第２実施形態〕
第２実施形態は、上述した第１実施形態に係る演算シフト回路７６の回路構成に変形を加えたものである。本実施形態においても、光信号受信回路５０の全体構成は、上述した図１と同様である。
【００３０】
図５は、第２実施形態に係る演算シフト回路７６の回路構成を示す図である。この図５に示すように、本実施形態に係る演算シフト回路７６は、図３の演算シフト回路に、第５のカレントミラー回路ＣＭ５を追加することにより構成されている。この第５のカレントミラー回路ＣＭ５は、ＰＮＰ型のバイポーラトランジスタＱ４０１〜Ｑ４０２により構成されており、そのミラー比は１：１である。
【００３１】
この図５に示した演算シフト回路７６も、図３に示した演算シフト回路７６と同様に動作する。すなわち、電流Ｉ２６は次の式で表現される。
Ｉ２６＝Ｉ２５＝Ｉ２２−Ｉ２４＝Ｉ２１−Ｉ２３ （２）
すなわち、入力端子ＩＮ１から入力された電圧信号Ｓ１０は、抵抗Ｒ３０１で電流Ｉ２１に変換される。この電流Ｉ２１は、第１のカレントミラー回路ＣＭ１でミラーされ、電流Ｉ２２として出力される。
【００３２】
一方、入力端子ＩＮ２から入力された電圧信号Ｓ１１は、抵抗Ｒ３０４で電流Ｉ２３に変換される。この電流Ｉ２３は、第２のカレントミラー回路ＣＭ２でミラーされ、電流Ｉ２４として出力される。この電流Ｉ２４は、第５のカレントミラー回路ＣＭ５でミラーされ、第１のカレントミラー回路ＣＭ１の出力側に流れ込む。
【００３３】
したがって、第３のカレントミラー回路ＣＭ３では、電流Ｉ２２−電流Ｉ２４がミラーされて、電流Ｉ２５として出力される。この電流Ｉ２５が、第４のカレントミラー回路ＣＭ４でミラーされて、電流Ｉ２６となる。このため、電流Ｉ２６は、電流Ｉ２１−電流Ｉ２３になり、電圧信号Ｓ１のパルス幅に対応する電流となる。
【００３４】
したがって、上述した第１実施形態と同様に、抵抗６２の値を、抵抗Ｒ３０１の半分の値となるように設計すれば、ノードＮ１に、図２（Ｂ）に示したような電圧信号Ｓ１２を得ることができる。また、図６に示すように、抵抗６２の抵抗値と抵抗Ｒ３０１の抵抗値を同じにして、第４のカレントミラー回路ＣＭ４のミラー比を２：１にしてもよいことは、上述した第１実施形態と同様である。
【００３５】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、演算シフト回路７６における、抵抗値とカレントミラー回路のミラー比は、上述の組み合わせに限定されるものではない。すなわち、ノードＮ１の電圧が、電圧信号Ｓ１の振幅の半分になるように、組み合わせを決定すれば良い。換言すれば、電圧信号Ｓ２が、電圧信号Ｓ１２の振幅の中央部分に位置するように、電圧信号Ｓ１の電圧がシフトされるようにすればよい。
【００３６】
また、出力されるデジタル信号のパルス幅ひずみが最小になるのは、電圧信号Ｓ１が、電圧信号Ｓ１２の振幅の中央に位置する場合であるが、必ずしも厳密に中央でなくても問題は生じない。つまり、実用上は、電圧信号Ｓ２が、電圧信号Ｓ１２の振幅の中央部分に位置するようにすれば足りる。
【００３７】
また、上述した演算シフト回路７６におけるＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えたとしても、同様の動作を実現することができる。さらには、上述した演算シフト回路７６は、バイポーラ型のトランジスタを用いて構成したが、ＭＩＳトランジスタ（Metal-Insulator-Semiconductor Transistor）を用いて構成することもできる。
【００３８】
また、上述した実施形態では、トランスインピーダンスアンプ１４、１６を別々に設けたが、これらを一体にして差動増幅器を用いて構成することもできる。なお、バッファ回路７２、７４は、一般的な回路であり、例えば、差動増幅器を応用した電圧フォロア回路で実現することができる。
【００３９】
さらに、上述した実施形態においては、フォトダイオード１０が光信号の光を検知した場合に、電圧信号Ｓ１の電圧が上昇する光信号受信回路を例に、本発明を説明したが、図１０に示すように、フォトダイオード１０が光信号の光を検知した場合に、電圧信号Ｓ１の電圧が下降する光信号受信回路にも本発明を適用することができる。つまり、この場合、レベルシフト回路６０は、フォトダイオード１０で光信号の光を検知した場合に電圧信号Ｓ１が変化する方向である振動方向とは逆の方向に、電圧信号Ｓ１の電圧をシフトする回路であると言える。この図１０の光信号受信回路の場合、レベルシフト回路６０は、ノードＮ１の電圧を上昇させるために、電流をノードＮ１に送り込むこととなる。
【００４０】
また、図１１に示すように、基準電圧となる電圧信号Ｓ２を、フォトダイオード１０で光信号の光を検知した場合に電圧信号Ｓ１が変化する方向である振動方向にシフトするようにしてもよい。すなわち、図１１の場合、フォトダイオード１０は光信号の光を検知すると、図１２（Ａ）に示すように、電圧信号Ｓ１は上昇する。このため、図１１のレベルシフト回路６０は、抵抗６４と差動アンプ２０との間のノードＮ２に、電流を送り込むことにより、図１２（Ｂ）に示すように、電圧信号Ｓ２を上昇させて電圧信号Ｓ２０として、電圧信号Ｓ１の振幅の中央部分に、この電圧信号Ｓ２０が位置するようにする。このようにしても、上述した第１及び第２実施形態と同様に、出力信号に生じるパルス幅歪みを低減することができる。
【００４１】
さらに、図１１に示す光信号受信回路を変形して、図１３に示すように、フォトダイオード１０が光信号の光を検知した場合に、電圧信号Ｓ１の電圧が下降する光信号受信回路にも適用することができる。
【００４２】
また、上述した抵抗６２、６４は、必ずしも、直接、差動アンプ２０の入力に接続されていなくともよい。例えば、図１４に示すように、バッファ（エミッタフォロア等）８０、８２を介して、差動アンプ２０に入力されるようにしてもよい。この図１４の例の場合、電圧信号Ｓ１２がバッファ８０を介して、差動アンプ２０に入力され、電圧信号Ｓ２がバッファ８２を介して、差動アンプ２０に入力される。すなわち、レベルシフト回路から出力された電圧信号は、他の回路を介して間接的に差動アンプ２０に入力されるようにしてもよい。このことは、他の光信号受信回路（例えば、図１０、図１１及び図１３）でも同様である。
【００４３】
また、上述した光信号受信回路のレベルシフト回路６０では、電圧信号Ｓ１又は電圧信号Ｓ２の電圧をシフトするようにしたが、電圧信号Ｓ１及び電圧信号Ｓ２の双方の電圧をシフトするようにしてもよい。この場合、図１５に示すように、レベルシフト回路６０は、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ１から引き抜き、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ２に送り込んで、電圧信号Ｓ２が、電圧信号Ｓ１の振幅の中心部分に位置するようにする。また、図１６に示すように、電圧信号Ｓ１の振動方向がこれとは逆の場合には、レベルシフト回路６０は、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ１に送り込み、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ２から引き抜いて、電圧信号Ｓ２が、電圧信号Ｓ１の振幅の中心部分に位置するようにする。すなわち、本発明はレベルシフト回路６０が、フォトダイオード１０における光信号の光の検出の結果に基づいて生成される電圧信号Ｓ１の振幅の中心電圧と、基準電圧となる電圧信号Ｓ２が近づく方向に、電圧信号Ｓ１と電圧信号Ｓ２の少なくとも一方の電圧をシフトするようにすればよい。
【００４４】
また、上述したフォトダイオード１２とトランスインピーダンスアンプ１６とは、基準となる電圧の信号である電圧信号Ｓ１１を生成する基準電圧生成回路の一例であり、その構成はこれに限定されるものではない。例えば、フォトダイオード１２の代わりに電極を設け、この電極の信号をトランスインピーダンスアンプ１６に入力するようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明に係る光信号受信回路によれば、出力信号に生じるパルス幅歪みを低減することができる。
【図面の簡単な説明】
【図１】図１は、第１実施形態に係る光信号受信回路の回路構成を説明するブロック図である。
【図２】図２は、図１の光信号受信回路の各所における電圧波形を示す図である。
【図３】図３は、第１実施形態に係る光信号受信回路の演算シフト回路の構成を示す回路図である。
【図４】図４は、図３の演算シフト回路の変形例を示す図である。
【図５】図５は、第２実施形態に係る光信号受信回路の演算シフト回路の構成を示す回路図である。
【図６】図６は、図５の演算シフト回路の変形例を示す図である。
【図７】図７は、従来の光信号受信回路の回路構成を説明するブロック図である。
【図８】図８は、図７の光信号受信回路の各所における電圧波形を示す図である。
【図９】図９は、差動アンプの出力である電圧信号が飽和した場合の電圧波形と、飽和していない場合の電圧波形とを示す図である。
【図１０】図１０は、図１の光信号受信回路を変形して、フォトダイオードが光信号の光を検知した場合に、トランスインピーダンスアンプの出力である電圧信号が下降する光信号受信回路の回路構成を説明するブロック図である。
【図１１】図１１は、レベルシフト回路が基準電圧となる電圧信号の電圧を制御する場合の光信号受信回路の回路構成を説明するブロック図である。
【図１２】図１２は、図１１の光信号受信回路の各所における電圧波形を示す図である。
【図１３】図１３は、図１２の光信号受信回路を変形して、フォトダイオードが光信号の光を検知した場合に、トランスインピーダンスアンプの出力である電圧信号が下降する光信号受信回路の回路構成を説明するブロック図である。
【図１４】図１４は、レベルシフト回路の出力を、他の回路の一例であるバッファを介して、差動アンプに入力するようにした光信号受信回路の回路構成の一例を説明するブロック図である。
【図１５】図１５は、レベルシフト回路が、光信号により振幅する電圧信号（光を検知した場合に電圧上昇）の電圧と、基準電圧となる電圧信号の電圧との双方を制御する場合の光信号受信回路の回路構成を説明するブロック図である。
【図１６】図１６は、レベルシフト回路が、光信号により振幅する電圧信号（光を検知した場合に電圧下降）の電圧と、基準電圧となる電圧信号の電圧との双方を制御する場合の光信号受信回路の回路構成を説明するブロック図である。
【符号の説明】
１０、１２ フォトダイオード
１４、１６ トランスインピーダンスアンプ
２０ 差動アンプ
２２ コンパレータ
２４ 出力回路
５０ 光信号受信回路
６０ レベルシフト回路
６２、６４ 抵抗
７０ ピークホールド回路
７２、７４ バッファ回路
７６ 演算シフト回路
【発明の属する技術分野】
本発明は、デジタル信号伝送フォトカプラや光デジタルデータリンクなどに使用される光信号受信回路及び光信号受信半導体装置に関するものである。
【０００２】
【従来の技術】
図７は、従来のデジタル式の光信号受信回路５の回路構成を示すブロック図であり、図８は、図７の光信号受信回路５の各所における電圧波形を示す図である。
【０００３】
図７に示すように、従来の光信号受信回路５は、フォトダイオード１０、１２と、トランスインピーダンスアンプ１４、１６と、差動アンプ２０と、コンパレータ２２と、出力回路２４と、遮光部３０とを備えて構成されている。
【０００４】
フォトダイオード１０には、光信号が入力されており、この光信号に応じて、電流信号を生成する。この電流信号は、トランスインピーダンスアンプ１４で、電圧信号に変換される。この電圧信号の一例が、図８（Ａ）におけるＳ１である。そして、この電圧信号Ｓ１は、差動アンプ２０に入力される。
【０００５】
一方、ダミーのフォトダイオード１２には、遮光部３０が設けられているので、光信号が入力されることはなく、ノイズ等に基づく電流信号を生成するだけである。このノイズ等に基づく電流信号は、フォトダイオード１０と同様に発生していると仮定できる。フォトダイオード１２で生成されたノイズ等に基づく電流信号は、ダミーのトランスインピーダンスアンプ１６で電圧信号に変換される。この電圧信号は、電圧源Ｖ１により電圧Ｖ１だけかさ上げされて、差動アンプ２０に入力される。この電圧信号の一例が、図８（Ａ）におけるＳ２である。なお、電圧Ｖ１だけオフセットを設けるのは、トランスインピーダンスアンプ１４の出力である電圧信号Ｓ１が０Ｖである場合に、電圧信号Ｓ２の方が高い電圧になるようにして、コンパレータ２２の動作を安定化させるためである。
【０００６】
差動アンプ２０は、これらの電圧信号Ｓ１、Ｓ２の差分を増幅して、平衡信号Ｓ３を出力するとともに、この平衡信号Ｓ３を反転させた平衡信号Ｓ４を出力する。この平衡信号Ｓ３、Ｓ４の一例が、図８（Ｂ）に示されている。この平衡信号Ｓ３、Ｓ４は、コンパレータ２２に入力される。コンパレータ２２では、平衡信号Ｓ３、Ｓ４の波形を整えて、出力回路２４に出力する。出力回路２４では、この平衡信号Ｓ３、Ｓ４に基づいて、デジタル信号を出力する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した光信号受信回路５には、差動アンプ２０の動作領域が飽和領域に入ると、平衡信号Ｓ３、Ｓ４に飽和電圧が出力されてしまい、正確なデジタル信号が得られないという問題がある。すなわち、平衡信号Ｓ３を例にとると、図９に示すように、差動アンプ２０が非飽和領域で動作している場合には、実線で示すように、平衡信号Ｓ３は、光電流に応じた正しい波形を描くことができる。しかし、差動アンプ２０が飽和領域で動作する場合には、点線で示すように、平衡信号Ｓ３は、差動アンプ２０の飽和電圧で飽和してしまい、光電流に応じた正しい波形を描くことができない。このような平衡信号Ｓ３、Ｓ４を用いてデジタル信号を生成すると、デジタル信号のパルス幅が広がってしまうという問題が生じる。
【０００８】
また、光信号を電流信号に変換するフォトダイオード１０とトランスインピーダンスアンプ１４では、フォトダイオード内の拡散電流などにより、光信号の消えかかりの際に、図８（Ａ）に示すような裾引き４０が発生することがある。電圧信号Ｓ２に、この裾引き４０が発生すると、この裾引き４０を差動アンプ２０が増幅してしまい、この結果、出力されるデジタル信号のパルス幅を増大させたり、次のパルスと結合してしまうという問題が生ずる。すなわち、図８に示すように、電圧信号Ｓ２に裾引き４０が発生すると、平衡信号Ｓ３と平衡信号Ｓ４とのクロスポイントがずれてしまい、出力されるデジタル信号のパルス幅に歪み４２が生じてしまう。
【０００９】
そこで本発明は、前記課題に鑑みてなされたものであり、出力信号に生じるパルス幅歪みを低減した光信号受信回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る光信号受信回路は、
光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第１電圧信号を、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に前記第１電圧信号が変化する方向である振動方向とは逆の方向に、前記第１電圧信号の電圧をシフトして出力する、ことを特徴とする。
また、本発明に係る光信号受信回路は、
光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第２電圧信号を、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に前記第１電圧信号が変化する方向である振動方向に、前記第２電圧信号の電圧をシフトして出力し、
前記基準電圧生成回路の出力と、前記差動アンプの入力との間に設けられた、
第３抵抗と、
前記第３抵抗と前記差動アンプの入力との間のノードから所定量の電流を引き抜く、又は、前記第３抵抗と前記差動アンプの入力との間のノードに所定量の電流を送り込む、演算シフト回路と、
を備えることを特徴とする。
また、本発明に係る光信号受信回路は、
光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第１電圧信号と前記第２電圧信号とを、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に、前記第１電圧信号が変化する方向である振動方向とは逆の方向に、前記第１電圧信号の電圧をシフトして出力することと、前記第１電圧信号が変化する方向である振動方向に、前記第２電圧信号の電圧とをシフトして出力することとを行なうことを特徴とする。
【００１１】
【発明の実施の形態】
〔第１実施形態〕
第１実施形態に係る光信号受信回路は、差動アンプの前段に、光信号に基づく電圧信号の電圧を下方にシフトするレベルシフト回路を設けることにより、出力信号に裾引きの影響が生じるのを抑制したものである。より詳しくを、以下に説明する。
【００１２】
図１は、本実施形態に係る光信号受信回路５０の回路構成を説明するブロック図であり、図２は、この光信号受信回路５０の各所における電圧波形を示す図である。
【００１３】
図１に示すように、本実施形態に係る光信号受信回路５０は、上述した光信号受信回路５における差動アンプ２０の前段に、レベルシフト回路６０を追加挿入することにより、構成されている。なお、上述した図７の光信号受信回路５と同様の部分には、同一の符号を用いるものとする。また、本実施形態においては、図１に示した各素子及び各回路は、１つの半導体チップ上に形成されており、光信号受信半導体装置の一部を構成している。
【００１４】
本実施形態に係るレベルシフト回路６０は、抵抗６２、６４と、ピークホールド回路７０と、バッファ回路７２、７４と、演算シフト回路７６とを備えて構成されている。トランスインピーダンスアンプ１４の出力は、抵抗６２の一端と、ピークホールド回路７０に接続されており、抵抗６２の他端は差動アンプ２０の入力に接続されている。
【００１５】
ピークホールド回路７０は、トランスインピーダンスアンプ１４の出力である電圧信号Ｓ１のピーク値を、所定時間だけ保持する回路である。すなわち、図２（Ａ）に示すように、ピークホールド回路７０には、電圧信号Ｓ１が入力され、そのピーク値を所定時間だけ維持した電圧信号Ｓ１０が出力される。この電圧信号Ｓ１０は、バッファ回路７２に入力される。このバッファ回路７２から出力された電圧信号Ｓ１０は、演算シフト回路７６に入力される。
【００１６】
一方、ダミーのトランスインピーダンスアンプ１６の出力は、電圧源Ｖ１に接続されるとともに、バッファ回路７４の入力に接続されている。したがって、トランスインピーダンスアンプ１６から出力された電圧信号Ｓ１１は、バッファ回路７２を介して、演算シフト回路７６に入力される。
【００１７】
電圧源Ｖ１と差動アンプ２０の入力と間には、抵抗６４が挿入されている。本実施形態においては、この抵抗６４の抵抗値は、抵抗６２の抵抗値と同じである。すなわち、抵抗６４は、差動アンプ２０の入力側の抵抗値を、抵抗６２側と揃えるために設けられている。したがって、本実施形態においては、抵抗６４は、必ずしも必要な素子ではない。また、抵抗６２と差動アンプ２０の入力との間のノードＮ１は、演算シフト回路７６に接続されている。
【００１８】
本実施形態においては、この演算シフト回路７６は、ノードＮ１の電圧を、下方に、電圧信号Ｓ１のピーク電圧の１／２だけシフトする回路である。すなわち、図２（Ａ）に示すような電圧信号Ｓ１が生成された場合、ノードＮ１の電圧信号Ｓ１２は、図２（Ｂ）に示すように、ピーク電圧の１／２だけ下方にシフトした電圧波形になる。
【００１９】
したがって、本実施形態においては、このように下方に電圧シフトした電圧信号Ｓ１２が、差動アンプ２０に入力される。一方、トランスインピーダンスアンプ１６からの電圧信号Ｓ１１は、電圧Ｖ１だけオフセットされ、抵抗６４を介して、差動アンプ２０に入力される。このため、電圧信号Ｓ１２に、図２（Ｂ）に示すような裾引き４０が発生したとしても、図２（Ｃ）に示すように、裾引き４０の影響が平衡電圧Ｓ３、Ｓ４に及ばないようにすることができる。
【００２０】
図３は、本実施形態に係る演算シフト回路７６の回路構成の一例を示す図である。この図３に示すように、本実施形態に係る演算シフト回路７６は、抵抗Ｒ３０１〜Ｒ３０４と、ＮＰＮ型のバイポーラトランジスタＱ３０１、Ｑ３０２、Ｑ３０６〜Ｑ３０９と、ＰＮＰ型のバイポーラトランジスタＱ３０３〜Ｑ３０５とを備えて構成されている。
【００２１】
具体的には、バッファ回路７２からの電圧信号Ｓ１０は入力端子ＩＮ１に入力され、バッファ回路７４からの電圧信号Ｓ１１は入力端子ＩＮ２に入力される。電圧信号Ｓ１０は、抵抗Ｒ３０１で電流Ｉ１に変換され、電圧信号Ｓ１１は、抵抗Ｒ３０４で電流Ｉ３に変換される。電流Ｉ１は、トランジスタＱ３０１、Ｑ３０２で構成される第１のカレントミラー回路ＣＭ１でミラーされ、電流Ｉ２として出力される。また、電流Ｉ３は、トランジスタＱ３０８、Ｑ３０９で構成される第２のカレントミラー回路ＣＭ２でミラーされ、電流Ｉ４として出力される。
【００２２】
電流Ｉ２は、トランジスタＱ３０３、Ｑ３０４、Ｑ３０５で構成された第３のカレントミラー回路ＣＭ３でミラーされ、電流Ｉ５となる。この電流Ｉ５は、トランジスタＱ３０６、Ｑ３０７で構成された第４のカレントミラー回路ＣＭ４に入力されるが、同時に第２のカレントミラー回路ＣＭ２の出力電流Ｉ４も同じノードに接続されているため、第４のカレントミラー回路ＣＭ４の出力電流Ｉ６は、次の式で表現される。
Ｉ６＝Ｉ５−Ｉ４＝Ｉ１−Ｉ３ （１）
ここで、上述したカレントミラー回路ＣＭ１〜ＣＭ４のミラー比は、いずれも、１：１である。また、入力端子Ｎ１の電圧は、電圧信号Ｓ１のピーク値の電圧であり、一方、入力端子Ｎ２の電圧は基準となる電圧信号Ｓ１１の電圧であるから、それぞれに相当する電流Ｉ１とＩ３の差である電流Ｉ６は、電圧信号Ｓ１の振幅に対応する電流となる。
【００２３】
よって、たとえば、図１の抵抗６２を抵抗Ｒ３０１の半分の値となるように設計し、出力端子ＩＮ３をノードＮ１に接続して、電流Ｉ６をノードＮ１から引く抜くことにより、ノードＮ１の電圧は、図２（Ｂ）に示すように、電圧信号Ｓ１のパルスピーク値（振幅）の半分だけ下がることになる。このため、基準電圧となる電圧信号Ｓ２は、電圧信号Ｓ１２の信号パルス振幅のほぼ中央に位置することとなる。これにより、入力された光信号に忠実な平衡信号Ｓ３、Ｓ４を出力することができる。この場合、電圧信号Ｓ１、Ｓ１２にフォトダイオード１２内の拡散電流などによる裾引き４０があったとしても、この裾引き４０は基準電圧である電圧信号Ｓ２よりも低い電圧側に位置することとなるので、平衡電圧Ｓ３、Ｓ４にその影響が表れるのを回避することができる。この結果、この光信号受信回路５０の出力信号であるデジタル信号に、パルス幅ひずみを発生しないようにすることができる。
【００２４】
なお、図３の演算シフト回路７６では、図１の抵抗６２を抵抗Ｒ３０１の半分の値となるように設計して、ノードＮ１の電圧低下を、電圧信号Ｓ１の振幅の半分となるようにしたが、例えば、図４に示すように、抵抗６２を抵抗Ｒ３０１と同じ値として、トランジスタＱ３０６のエミッタサイズをトランジスタＱ３０７のエミッタサイズの２倍にすることにより、電流Ｉ６を電流Ｉ１−Ｉ３の半分の値にするようにしてもよい。つまり、抵抗６２＝抵抗Ｒ３０１とした上で、第４のカレントミラー回路ＣＭ４のミラー比を２：１としてもよい。
【００２５】
以上のように、本実施形態に係る光信号受信回路５０によれば、電圧信号Ｓ１を、フォトダイオード１０で光信号を検知した場合に変化する方向である振動方向とは逆の方向に、その振幅のおよそ半分だけシフトして、電圧信号Ｓ１２としたので、基準電圧となる電圧信号Ｓ２が、電圧信号Ｓ１２の振幅の中央部分に位置するようになり、このため、この次段にある差動アンプ２０が飽和動作したとしても、図２（Ｃ）に示すように、平衡信号Ｓ３、Ｓ４を振幅の中央でクロスさせることができ、その影響が光信号受信回路５０の出力信号に及ぶのを回避することができる。また、電圧信号Ｓ１に裾引き４０が発生したとしても、この裾引き４０は、基準電圧となる電圧信号Ｓ２よりも低い電圧であるので、裾引き４０が差動アンプ２０の動作に影響を与えるのを回避することができる。このため、この光信号受信回路５０の出力であるデジタル信号に、パルス幅歪みが生ずるのを大幅に低減することができる。
【００２６】
また、トランスインピーダンスアンプ１４の出力と差動アンプ２０の入力との間に抵抗６２を設けるとともに、トランスインピーダンスアンプ１６の出力と差動アンプ２０の入力との間に抵抗６４を設け、この抵抗６４の抵抗値を抵抗６２と同一とした。このため、差動アンプ２０の入力バイアス電流などによる誤差を、最小限に抑えることができる。
【００２７】
また、トランスインピーダンスアンプ１６の出力と演算シフト回路７６との間にバッファ回路７４を設けたので、トランスインピーダンスアンプ１６の出力を軽くして、負荷電流による誤差を最小限に抑えることができる。さらに、ピークホールド回路７０と演算シフト回路７６との間にバッファ回路７２を設けたので、ピークホールド回路７０の負荷を軽くして、ピークホールド回路７０の電圧保持時間の延長を図ることができるとともに、負荷電流による誤差を最小限に抑えることができる。
【００２８】
また、本実施形態においては、演算シフト回路７６は、電圧信号を一度電流に変換して演算を行うので、電圧のまま演算を行うよりも簡単な構成にすることができる。また、演算シフト回路７６を高インピーダンスにしたので、差動アンプ２０の本来の動作に影響をほとんど与えることなく、ノードＮ１の電圧を制御することができる。
【００２９】
〔第２実施形態〕
第２実施形態は、上述した第１実施形態に係る演算シフト回路７６の回路構成に変形を加えたものである。本実施形態においても、光信号受信回路５０の全体構成は、上述した図１と同様である。
【００３０】
図５は、第２実施形態に係る演算シフト回路７６の回路構成を示す図である。この図５に示すように、本実施形態に係る演算シフト回路７６は、図３の演算シフト回路に、第５のカレントミラー回路ＣＭ５を追加することにより構成されている。この第５のカレントミラー回路ＣＭ５は、ＰＮＰ型のバイポーラトランジスタＱ４０１〜Ｑ４０２により構成されており、そのミラー比は１：１である。
【００３１】
この図５に示した演算シフト回路７６も、図３に示した演算シフト回路７６と同様に動作する。すなわち、電流Ｉ２６は次の式で表現される。
Ｉ２６＝Ｉ２５＝Ｉ２２−Ｉ２４＝Ｉ２１−Ｉ２３ （２）
すなわち、入力端子ＩＮ１から入力された電圧信号Ｓ１０は、抵抗Ｒ３０１で電流Ｉ２１に変換される。この電流Ｉ２１は、第１のカレントミラー回路ＣＭ１でミラーされ、電流Ｉ２２として出力される。
【００３２】
一方、入力端子ＩＮ２から入力された電圧信号Ｓ１１は、抵抗Ｒ３０４で電流Ｉ２３に変換される。この電流Ｉ２３は、第２のカレントミラー回路ＣＭ２でミラーされ、電流Ｉ２４として出力される。この電流Ｉ２４は、第５のカレントミラー回路ＣＭ５でミラーされ、第１のカレントミラー回路ＣＭ１の出力側に流れ込む。
【００３３】
したがって、第３のカレントミラー回路ＣＭ３では、電流Ｉ２２−電流Ｉ２４がミラーされて、電流Ｉ２５として出力される。この電流Ｉ２５が、第４のカレントミラー回路ＣＭ４でミラーされて、電流Ｉ２６となる。このため、電流Ｉ２６は、電流Ｉ２１−電流Ｉ２３になり、電圧信号Ｓ１のパルス幅に対応する電流となる。
【００３４】
したがって、上述した第１実施形態と同様に、抵抗６２の値を、抵抗Ｒ３０１の半分の値となるように設計すれば、ノードＮ１に、図２（Ｂ）に示したような電圧信号Ｓ１２を得ることができる。また、図６に示すように、抵抗６２の抵抗値と抵抗Ｒ３０１の抵抗値を同じにして、第４のカレントミラー回路ＣＭ４のミラー比を２：１にしてもよいことは、上述した第１実施形態と同様である。
【００３５】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、演算シフト回路７６における、抵抗値とカレントミラー回路のミラー比は、上述の組み合わせに限定されるものではない。すなわち、ノードＮ１の電圧が、電圧信号Ｓ１の振幅の半分になるように、組み合わせを決定すれば良い。換言すれば、電圧信号Ｓ２が、電圧信号Ｓ１２の振幅の中央部分に位置するように、電圧信号Ｓ１の電圧がシフトされるようにすればよい。
【００３６】
また、出力されるデジタル信号のパルス幅ひずみが最小になるのは、電圧信号Ｓ１が、電圧信号Ｓ１２の振幅の中央に位置する場合であるが、必ずしも厳密に中央でなくても問題は生じない。つまり、実用上は、電圧信号Ｓ２が、電圧信号Ｓ１２の振幅の中央部分に位置するようにすれば足りる。
【００３７】
また、上述した演算シフト回路７６におけるＮＰＮトランジスタとＰＮＰトランジスタとを入れ替えたとしても、同様の動作を実現することができる。さらには、上述した演算シフト回路７６は、バイポーラ型のトランジスタを用いて構成したが、ＭＩＳトランジスタ（Metal-Insulator-Semiconductor Transistor）を用いて構成することもできる。
【００３８】
また、上述した実施形態では、トランスインピーダンスアンプ１４、１６を別々に設けたが、これらを一体にして差動増幅器を用いて構成することもできる。なお、バッファ回路７２、７４は、一般的な回路であり、例えば、差動増幅器を応用した電圧フォロア回路で実現することができる。
【００３９】
さらに、上述した実施形態においては、フォトダイオード１０が光信号の光を検知した場合に、電圧信号Ｓ１の電圧が上昇する光信号受信回路を例に、本発明を説明したが、図１０に示すように、フォトダイオード１０が光信号の光を検知した場合に、電圧信号Ｓ１の電圧が下降する光信号受信回路にも本発明を適用することができる。つまり、この場合、レベルシフト回路６０は、フォトダイオード１０で光信号の光を検知した場合に電圧信号Ｓ１が変化する方向である振動方向とは逆の方向に、電圧信号Ｓ１の電圧をシフトする回路であると言える。この図１０の光信号受信回路の場合、レベルシフト回路６０は、ノードＮ１の電圧を上昇させるために、電流をノードＮ１に送り込むこととなる。
【００４０】
また、図１１に示すように、基準電圧となる電圧信号Ｓ２を、フォトダイオード１０で光信号の光を検知した場合に電圧信号Ｓ１が変化する方向である振動方向にシフトするようにしてもよい。すなわち、図１１の場合、フォトダイオード１０は光信号の光を検知すると、図１２（Ａ）に示すように、電圧信号Ｓ１は上昇する。このため、図１１のレベルシフト回路６０は、抵抗６４と差動アンプ２０との間のノードＮ２に、電流を送り込むことにより、図１２（Ｂ）に示すように、電圧信号Ｓ２を上昇させて電圧信号Ｓ２０として、電圧信号Ｓ１の振幅の中央部分に、この電圧信号Ｓ２０が位置するようにする。このようにしても、上述した第１及び第２実施形態と同様に、出力信号に生じるパルス幅歪みを低減することができる。
【００４１】
さらに、図１１に示す光信号受信回路を変形して、図１３に示すように、フォトダイオード１０が光信号の光を検知した場合に、電圧信号Ｓ１の電圧が下降する光信号受信回路にも適用することができる。
【００４２】
また、上述した抵抗６２、６４は、必ずしも、直接、差動アンプ２０の入力に接続されていなくともよい。例えば、図１４に示すように、バッファ（エミッタフォロア等）８０、８２を介して、差動アンプ２０に入力されるようにしてもよい。この図１４の例の場合、電圧信号Ｓ１２がバッファ８０を介して、差動アンプ２０に入力され、電圧信号Ｓ２がバッファ８２を介して、差動アンプ２０に入力される。すなわち、レベルシフト回路から出力された電圧信号は、他の回路を介して間接的に差動アンプ２０に入力されるようにしてもよい。このことは、他の光信号受信回路（例えば、図１０、図１１及び図１３）でも同様である。
【００４３】
また、上述した光信号受信回路のレベルシフト回路６０では、電圧信号Ｓ１又は電圧信号Ｓ２の電圧をシフトするようにしたが、電圧信号Ｓ１及び電圧信号Ｓ２の双方の電圧をシフトするようにしてもよい。この場合、図１５に示すように、レベルシフト回路６０は、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ１から引き抜き、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ２に送り込んで、電圧信号Ｓ２が、電圧信号Ｓ１の振幅の中心部分に位置するようにする。また、図１６に示すように、電圧信号Ｓ１の振動方向がこれとは逆の場合には、レベルシフト回路６０は、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ１に送り込み、電圧信号Ｓ１０と電圧信号Ｓ１１との差分に応じた電流をノードＮ２から引き抜いて、電圧信号Ｓ２が、電圧信号Ｓ１の振幅の中心部分に位置するようにする。すなわち、本発明はレベルシフト回路６０が、フォトダイオード１０における光信号の光の検出の結果に基づいて生成される電圧信号Ｓ１の振幅の中心電圧と、基準電圧となる電圧信号Ｓ２が近づく方向に、電圧信号Ｓ１と電圧信号Ｓ２の少なくとも一方の電圧をシフトするようにすればよい。
【００４４】
また、上述したフォトダイオード１２とトランスインピーダンスアンプ１６とは、基準となる電圧の信号である電圧信号Ｓ１１を生成する基準電圧生成回路の一例であり、その構成はこれに限定されるものではない。例えば、フォトダイオード１２の代わりに電極を設け、この電極の信号をトランスインピーダンスアンプ１６に入力するようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明に係る光信号受信回路によれば、出力信号に生じるパルス幅歪みを低減することができる。
【図面の簡単な説明】
【図１】図１は、第１実施形態に係る光信号受信回路の回路構成を説明するブロック図である。
【図２】図２は、図１の光信号受信回路の各所における電圧波形を示す図である。
【図３】図３は、第１実施形態に係る光信号受信回路の演算シフト回路の構成を示す回路図である。
【図４】図４は、図３の演算シフト回路の変形例を示す図である。
【図５】図５は、第２実施形態に係る光信号受信回路の演算シフト回路の構成を示す回路図である。
【図６】図６は、図５の演算シフト回路の変形例を示す図である。
【図７】図７は、従来の光信号受信回路の回路構成を説明するブロック図である。
【図８】図８は、図７の光信号受信回路の各所における電圧波形を示す図である。
【図９】図９は、差動アンプの出力である電圧信号が飽和した場合の電圧波形と、飽和していない場合の電圧波形とを示す図である。
【図１０】図１０は、図１の光信号受信回路を変形して、フォトダイオードが光信号の光を検知した場合に、トランスインピーダンスアンプの出力である電圧信号が下降する光信号受信回路の回路構成を説明するブロック図である。
【図１１】図１１は、レベルシフト回路が基準電圧となる電圧信号の電圧を制御する場合の光信号受信回路の回路構成を説明するブロック図である。
【図１２】図１２は、図１１の光信号受信回路の各所における電圧波形を示す図である。
【図１３】図１３は、図１２の光信号受信回路を変形して、フォトダイオードが光信号の光を検知した場合に、トランスインピーダンスアンプの出力である電圧信号が下降する光信号受信回路の回路構成を説明するブロック図である。
【図１４】図１４は、レベルシフト回路の出力を、他の回路の一例であるバッファを介して、差動アンプに入力するようにした光信号受信回路の回路構成の一例を説明するブロック図である。
【図１５】図１５は、レベルシフト回路が、光信号により振幅する電圧信号（光を検知した場合に電圧上昇）の電圧と、基準電圧となる電圧信号の電圧との双方を制御する場合の光信号受信回路の回路構成を説明するブロック図である。
【図１６】図１６は、レベルシフト回路が、光信号により振幅する電圧信号（光を検知した場合に電圧下降）の電圧と、基準電圧となる電圧信号の電圧との双方を制御する場合の光信号受信回路の回路構成を説明するブロック図である。
【符号の説明】
１０、１２ フォトダイオード
１４、１６ トランスインピーダンスアンプ
２０ 差動アンプ
２２ コンパレータ
２４ 出力回路
５０ 光信号受信回路
６０ レベルシフト回路
６２、６４ 抵抗
７０ ピークホールド回路
７２、７４ バッファ回路
７６ 演算シフト回路
Claims (15)
- 光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第１電圧信号を、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に前記第１電圧信号が変化する方向である振動方向とは逆の方向に、前記第１電圧信号の電圧をシフトして出力する、ことを特徴とする光信号受信回路。 - 前記レベルシフト回路は、
前記第１トランスインピーダンスアンプの出力と、前記差動アンプの入力との間に設けられた、第１抵抗と、
前記第１抵抗と前記差動アンプの入力との間のノードから所定量の電流を引き抜く、又は、前記第１抵抗と前記差動アンプの入力との間のノードに所定量の電流を送り込む、演算シフト回路と、
を備えることを特徴とする請求項１に記載の光信号受信回路。 - 前記レベルシフト回路は、前記基準電圧生成回路の出力と、前記差動アンプの入力との間に設けられ、前記第１抵抗と同じ抵抗値を有する、第２抵抗を、さらに備えることを特徴とする請求項２に記載の光信号受信回路。
- 前記レベルシフト回路は、第１トランスインピーダンスアンプの出力である前記第１電圧信号のピーク値をピーク値電圧として所定時間保持するピークホールド回路をさらに備えており、
前記演算シフト回路には、前記ピークホールド回路の出力である前記ピーク値電圧と、前記基準電圧生成回路の出力である前記第２電圧信号とが、入力され、
前記ピーク値電圧と前記第２電圧信号の電圧との差分に応じた電流を、
前記第１抵抗と前記差動アンプの入力との間のノードから引き抜く、又は、前記第１抵抗と前記差動アンプの入力との間のノードに送り込む、ことを特徴とする請求項３に記載の光信号受信回路。 - 光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第２電圧信号を、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に前記第１電圧信号が変化する方向である振動方向に、前記第２電圧信号の電圧をシフトして出力し、
前記基準電圧生成回路の出力と、前記差動アンプの入力との間に設けられた、
第３抵抗と、
前記第３抵抗と前記差動アンプの入力との間のノードから所定量の電流を引き抜く、又は、前記第３抵抗と前記差動アンプの入力との間のノードに所定量の電流を送り込む、演算シフト回路と、
を備えることを特徴とする光信号受信回路。 - 前記レベルシフト回路は、前記第１トランスインピーダンスアンプの出力と、
前記差動アンプの入力との間に設けられ、前記第３抵抗と同じ抵抗値を有する、第４抵抗を、さらに備えることを特徴とする請求項５に記載の光信号受信回路。 - 前記レベルシフト回路は、第１トランスインピーダンスアンプの出力である前記第１電圧信号のピーク値をピーク値電圧として所定時間保持するピークホールド回路をさらに備えており、
前記演算シフト回路には、前記ピークホールド回路の出力である前記ピーク値電圧と、前記基準電圧生成回路の出力である前記第２電圧信号とが、入力され、
前記ピーク値電圧と前記第２電圧信号の電圧との差分に応じた電流を、
前記第３抵抗と前記差動アンプの入力との間のノードから引き抜く、又は、前記第３抵抗と前記差動アンプの入力との間のノードに送り込む、ことを特徴とする請求項６に記載の光信号受信回路。 - 光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、
基準となる電圧の信号である第２電圧信号を生成する、基準電圧生成回路と、
前記第１電圧信号と前記第２電圧信号とを、前記第１フォトダイオードにおける光信号の光の検出の結果に基づいて生成される前記第１電圧信号の振幅の中心電圧と前記第２電圧信号の電圧とが近づく方向に、シフトして出力する、レベルシフト回路と、
前記レベルシフト回路から出力された前記第１電圧信号と前記第２電圧信号とが入力され、これら第１電圧信号と第２電圧信号との差分を増幅する、差動アンプと、
を備え、
前記レベルシフト回路は、前記第１フォトダイオードで光信号の光を検知した場合に、前記第１電圧信号が変化する方向である振動方向とは逆の方向に、前記第１電圧信号の電圧をシフトして出力することと、前記第１電圧信号が変化する方向である振動方向に、前記第２電圧信号の電圧とをシフトして出力することとを行なうことを特徴とする光信号受信回路。 - 前記レベルシフト回路は、
前記第１トランスインピーダンスアンプの出力と、前記差動アンプの入力との間に設けられた、第１抵抗と、
前記基準電圧生成回路の出力と、前記差動アンプの入力との間に設けられた、第３抵抗と、
前記第１抵抗と前記差動アンプの入力との間のノードから所定量の電流を引き抜き前記第３抵抗と前記差動アンプの入力との間のノードに所定量の電流を送り込むこと、又は、
前記第１抵抗と前記差動アンプの入力との間のノードに所定量の電流を送り込み前記第３抵抗と前記差動アンプの入力との間のノードに所定量の電流を引き抜くことを行なう演算シフト回路と、
を備えることを特徴とする請求項８に記載の光信号受信回路。 - 前記第１抵抗と前記第３抵抗とは、同じ抵抗値であることを特徴とする請求項９に記載の光信号受信回路。
- 前記レベルシフト回路は、第１トランスインピーダンスアンプの出力である前記第１電圧信号のピーク値をピーク値電圧として所定時間保持するピークホールド回路をさらに備えており、
前記演算シフト回路には、前記ピークホールド回路の出力である前記ピーク値電圧と、前記基準電圧生成回路の出力である前記第２電圧信号とが、入力され、
前記ピーク値電圧と前記第２電圧信号の電圧との差分に応じた電流を、
前記第１抵抗と前記差動アンプの入力との間のノードから引き抜き前記第３抵抗と前記差動アンプの入力との間のノードに送り込むこと、又は、前記第１抵抗と前記差動アンプの入力との間のノードに送り込み前記第３抵抗と前記差動アンプの入力との間のノードから引き抜くことを行なうことを特徴とする請求項１０に記載の光信号受信回路。 - 前記レベルシフト回路は、前記第２電圧信号が、前記第１電圧信号の振幅の中部分に位置するように、前記第１電圧信号と前記第２信号の少なくとも一方の電圧をシフトする、ことを特徴とする請求項１乃至請求項１１のいずれかに記載の光信号受信回路。
- 前記レベルシフト回路の出力は、他の回路を介さずに直接、若しくは、他の回路を介して間接的に、前記差動アンプに入力される、ことを特徴とする請求項１乃至請求項１２のいずれかに記載の光信号受信回路。
- 前記基準電圧生成回路は、光信号が入力されない第２フォトダイオードで生成された第２電流信号を、前記第２電圧信号に変換する、第２トランスインピーダンスアンプを備えて構成されている、ことを特徴とする請求項１乃至請求項１３のいずれかに記載の光信号受信回路。
- 前記第１フォトダイオードと、前記第２フォトダイオードと、請求項１乃至請求項１４のいずれかに記載の光信号受信回路とを、１つの半導体チップ上に形成したことを特徴とする光信号受信半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344054A JP3665635B2 (ja) | 2002-11-27 | 2002-11-27 | 光信号受信回路、及び、光信号受信半導体装置 |
| US10/458,300 US6885249B2 (en) | 2002-11-27 | 2003-06-11 | Optical signal receiving circuit and optical signal receiving semiconductor device |
| TW092133077A TWI239654B (en) | 2002-11-27 | 2003-11-25 | Optical signal receiving circuit and optical signal receiving semiconductor device |
| CNB200310117935XA CN1324825C (zh) | 2002-11-27 | 2003-11-26 | 光信号接收电路及光信号接收半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344054A JP3665635B2 (ja) | 2002-11-27 | 2002-11-27 | 光信号受信回路、及び、光信号受信半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179982A JP2004179982A (ja) | 2004-06-24 |
| JP3665635B2 true JP3665635B2 (ja) | 2005-06-29 |
Family
ID=32322014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002344054A Expired - Lifetime JP3665635B2 (ja) | 2002-11-27 | 2002-11-27 | 光信号受信回路、及び、光信号受信半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6885249B2 (ja) |
| JP (1) | JP3665635B2 (ja) |
| CN (1) | CN1324825C (ja) |
| TW (1) | TWI239654B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8587364B2 (en) | 2011-04-26 | 2013-11-19 | Kabushiki Kaisha Toshiba | Receiving circuit having a light receiving element which receives a light signal |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7421213B2 (en) * | 2003-12-19 | 2008-09-02 | Avago Technologies Limited | Optical receiver control device with a switchable bandwidth |
| JP4928743B2 (ja) * | 2005-06-02 | 2012-05-09 | 株式会社東芝 | 光信号受信回路 |
| JP2007096593A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Corp | 受信装置 |
| JP4568205B2 (ja) * | 2005-10-14 | 2010-10-27 | 株式会社東芝 | 受信装置 |
| US20080002993A1 (en) * | 2006-06-30 | 2008-01-03 | Kirkpatrick Peter E | Optical receiver with dual photodetector for common mode noise suppression |
| US7800439B2 (en) * | 2006-10-27 | 2010-09-21 | Ut-Battelle, Llc | High speed preamplifier circuit, detection electronics, and radiation detection systems therefrom |
| JP4473885B2 (ja) * | 2007-03-20 | 2010-06-02 | 株式会社東芝 | 光受信回路 |
| JP2008301083A (ja) | 2007-05-30 | 2008-12-11 | Mitsubishi Electric Corp | 差動信号生成回路 |
| JP5232128B2 (ja) | 2009-01-05 | 2013-07-10 | 株式会社東芝 | 光受信回路及び光結合装置 |
| CN101893452B (zh) * | 2009-05-20 | 2013-07-17 | 上海华魏光纤传感技术有限公司 | 一种相干涉光信号的共模分量系数消除装置 |
| CN101599766B (zh) * | 2009-06-09 | 2013-09-25 | 上海华魏光纤传感技术有限公司 | 光信号的差模分量提取方法及其装置 |
| US8526811B2 (en) * | 2009-10-20 | 2013-09-03 | Sumitomo Electric Device Innovations, U.S.A., Inc. | Power monitoring photodiode array with integrated, current sourced reference photodiode |
| JP5933415B2 (ja) | 2012-10-29 | 2016-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8970300B2 (en) * | 2013-04-16 | 2015-03-03 | Texas Instruments Deutschland Gmbh | Apparatus and method for transimpedance amplifiers with wide input current ranges |
| TWI509994B (zh) * | 2013-12-27 | 2015-11-21 | Rdc Semiconductor Co Ltd | 直流偏移消除電路 |
| WO2015133080A1 (ja) * | 2014-03-03 | 2015-09-11 | パナソニックＩｐマネジメント株式会社 | 光受信回路 |
| JP2015216571A (ja) * | 2014-05-13 | 2015-12-03 | ルネサスエレクトロニクス株式会社 | 光結合回路、光結合回路の受光装置及び信号処理装置 |
| CN104062639A (zh) * | 2014-07-07 | 2014-09-24 | 中国船舶重工集团公司第七二四研究所 | 一种t/r组件发射状态电流采样监测电路 |
| CN105048973B (zh) * | 2015-09-10 | 2018-02-16 | 福建一丁芯半导体股份有限公司 | 带有offset和动态直流恢复的跨阻放大器 |
| US10481246B2 (en) * | 2017-05-22 | 2019-11-19 | Analog Devices Global Unlimited Company | Photo-diode emulator circuit for transimpedance amplifier testing |
| CN109031393B (zh) | 2017-06-09 | 2020-07-28 | 京东方科技集团股份有限公司 | 光电探测电路以及光电探测器 |
| JP2021048523A (ja) * | 2019-09-19 | 2021-03-25 | 株式会社東芝 | Ｌｅｄ駆動制御回路、電子回路及びｌｅｄ駆動制御方法 |
| US20230119193A1 (en) * | 2021-10-18 | 2023-04-20 | Board Of Trustees Of The University Of Arkansas | High-temperature power module integrated with an optically galvanic isolated gate driver |
| US11881884B2 (en) * | 2022-03-18 | 2024-01-23 | Xilinx, Inc. | Receiver circuitry having a transistor pair for input voltage clipping |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325738A (ja) | 1986-07-18 | 1988-02-03 | Fujitsu Ltd | 情報処理システムにおける構成制御方式 |
| JPH0821906B2 (ja) | 1990-07-03 | 1996-03-04 | 株式会社東芝 | 光受信回路 |
| JP3357772B2 (ja) | 1995-03-31 | 2002-12-16 | 株式会社東芝 | 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット |
| JP3350376B2 (ja) * | 1996-11-25 | 2002-11-25 | シャープ株式会社 | 波形整形回路およびそれを用いる赤外線データ通信装置 |
| JP3502264B2 (ja) * | 1998-06-10 | 2004-03-02 | 株式会社沖コムテック | 受信装置 |
-
2002
- 2002-11-27 JP JP2002344054A patent/JP3665635B2/ja not_active Expired - Lifetime
-
2003
- 2003-06-11 US US10/458,300 patent/US6885249B2/en not_active Expired - Lifetime
- 2003-11-25 TW TW092133077A patent/TWI239654B/zh not_active IP Right Cessation
- 2003-11-26 CN CNB200310117935XA patent/CN1324825C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8587364B2 (en) | 2011-04-26 | 2013-11-19 | Kabushiki Kaisha Toshiba | Receiving circuit having a light receiving element which receives a light signal |
Also Published As
| Publication number | Publication date |
|---|---|
| US6885249B2 (en) | 2005-04-26 |
| JP2004179982A (ja) | 2004-06-24 |
| CN1503476A (zh) | 2004-06-09 |
| CN1324825C (zh) | 2007-07-04 |
| US20040100317A1 (en) | 2004-05-27 |
| TW200419816A (en) | 2004-10-01 |
| TWI239654B (en) | 2005-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3665635B2 (ja) | 光信号受信回路、及び、光信号受信半導体装置 | |
| KR100887893B1 (ko) | 새로운 ａｇｃ 트랜스임피던스 증폭기 | |
| JPH0110007Y2 (ja) | ||
| JP4473885B2 (ja) | 光受信回路 | |
| US6072366A (en) | Receiver capable of outputting a high quality signal without regard to an input signal level | |
| JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| US6472908B1 (en) | Differential output driver circuit and method for same | |
| US6023363A (en) | Optical transmission apparatus | |
| US6750712B1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
| US5349287A (en) | Low power comparator having a non-saturating current mirror load | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US7372328B2 (en) | Amplification circuit for driving a laser signal | |
| JPH0525230B2 (ja) | ||
| JP4984785B2 (ja) | Ｄフリップフロップ回路 | |
| US4380741A (en) | Photocurrent compensation for electronic circuitry exposed to ionizing radiation | |
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| US5394108A (en) | Non-linear burst mode data receiver | |
| JP2010263428A (ja) | 信号レベル検出回路 | |
| JPS62161204A (ja) | 増幅装置 | |
| JP2761806B2 (ja) | 信号処理装置 | |
| WO2002103898A1 (en) | Method and apparatus for voltage clamping in feedback amplifiers using resistors | |
| JP4499061B2 (ja) | 受光アンプ回路、受光ｉｃ及び電子機器 | |
| JP2940768B2 (ja) | 非線形変換回路 | |
| JPH0695609B2 (ja) | 広帯域直流増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3665635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |