JP3664820B2 - Fail-safe circuit at interface between transmission devices - Google Patents
Fail-safe circuit at interface between transmission devices Download PDFInfo
- Publication number
- JP3664820B2 JP3664820B2 JP23347196A JP23347196A JP3664820B2 JP 3664820 B2 JP3664820 B2 JP 3664820B2 JP 23347196 A JP23347196 A JP 23347196A JP 23347196 A JP23347196 A JP 23347196A JP 3664820 B2 JP3664820 B2 JP 3664820B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transmission
- transmission device
- power supply
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は伝送装置間インタフェースにおけるフェイルセーフ回路に関する。
このフェイルセーフ回路は、互いに独立した電源を有し、信号のやり取りを行う有線接続された伝送装置の入出力インタフェースに用いられるものであり、一方の伝送装置の電源が断状態となった場合に、他方の伝送装置に影響を与えないようにするものである。例えば、電話網における局内伝送装置と複数の加入者端末機へ分配配線を行うDSU(加入者線終端装置)との双方の入出力インタフェースに用いられる。
【0002】
【従来の技術】
図7に従来の伝送装置間インタフェースシステム図を示し、その説明を行う。図7において、1は第1伝送装置、2は第2伝送装置であり、各々独自に4,6で示す電源ユニットを有しており、更に、8,10で示す伝送処理回路、12,14で示すLSI化された入出力インタフェース回路を有している。
【0003】
入出力インタフェース回路12は、伝送処理回路8に接続された出力バッファ16,18と、バッファ18の出力端にプルアップ接続及びプルダウン接続された保護ダイオード20,24とを具備している。
【0004】
ダイオード20のアノード端はバッファ18の出力端に接続され、カソード端は入出力インタフェース回路12の外部電源供給端子であるVcc端子22に接続されている。またダイオード24のカソード端はバッファ18の出力端に接続され、アノード端はアース26に接続されている。Vcc端子22には電源ユニット4から所定の電圧が供給されている。
【0005】
他方の入出力インタフェース回路14は、バッファ18に接続された伝送路28に入力端が接続された入力バッファ30と、バッファ30の入力端にプルアップ接続及びプルダウン接続された保護ダイオード32,34とを具備している。
【0006】
ダイオード32のアノード端はバッファ30の入力端に接続され、カソード端はVcc端子36に接続されており、またダイオード34のカソード端はバッファ30の入力端に接続され、アノード端はアース38に接続されている。Vcc端子36には電源ユニット6から所定の電圧が供給されている。
【0007】
但し、各入出力インタフェース回路12,14には、第1伝送装置1から第2伝送装置2への伝送方向の構成要素のみ示したが、実際にはその逆伝送方向の構成要素、及び多数の伝送路を接続する多数の構成要素から成る。
【0008】
このような構成において、第1伝送装置1の伝送処理回路8から送信された信号がバッファ16,18を介して伝送路28へ伝送され、更に第2伝送装置2のバッファ30を介して伝送処理回路10へ入力される。
【0009】
【発明が解決しようとする課題】
ところで、上述した伝送装置間インタフェースシステムにおいては、一方の伝送装置、例えば第2伝送装置2の電源ユニット6が断状態となった場合、入出力インタフェース回路14のVcc端子36に電圧が未供給状態となるにも係わらず、この時、第1伝送装置1から伝送される信号レベルが「H」レベルであれば、その「H」レベルが第2伝送装置2の入出力インタフェース回路14のダイオード32を介してVcc端子36へ供給され、このVcc端子36から図示せぬ他のバッファに回り込んで伝送処理回路10へ電圧が供給され、これによって第2伝送装置2が誤動作を行う問題があった。
【0010】
本発明は、このような点に鑑みてなされたものであり、一方の伝送装置の電源が断状態となった場合に他方の伝送装置からの信号の影響で断状態となった伝送装置が誤動作しないようにすることができる伝送装置間インタフェースにおけるフェイルセーフ回路を提供することを目的としている。
【0011】
【課題を解決するための手段】
図1に本発明の原理図を示す。互いに独立した電源4,6を有し、信号の入出力を行う伝送装置間インタフェースにおけるフェイルセーフ回路において、一方の伝送装置1のインタフェース回路12の出力段にスリーステートバッファ40を設け、スリーステートバッファ40の出力制御端に他方の伝送装置2の電源6の電圧出力端を接続し、他方の伝送装置2の電源6が正常時に出力制御端に「H」レベルが供給されてスリーステートバッファ40が信号通過状態となり、他方の伝送装置2の電源が異常時に出力制御端に「L」レベルが供給されてスリーステートバッファ40が信号遮断状態となるように構成する。
【0012】
このような構成によれば、他方の伝送装置2の電源6が異常となり断状態となった場合、電源6の出力電圧が「L」レベルとなり、この「L」レベルがスリーステートバッファ40の出力制御端に供給されるので、スリーステートバッファ40がハイインピーダンス状態となり、他方の伝送装置2へ伝送する信号を遮断する。これによって、一方の伝送装置1からの伝送信号の「H」レベルが他方の伝送装置2のインタフェースの電源入力端子から他のバッファに回り込んで伝送装置2が誤動作を行うといったことが無くなる。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図2は本発明の第1実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。この図に示す第1実施形態において図7に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【0014】
図2に示す第1実施形態は、図7に示した従来例回路にフェイルセーフ回路を設けたものである。このフェイルセーフ回路は、第1伝送装置1の入出力インタフェース回路12の伝送路28に接続された出力バッファ18(図7参照)の代わりにスリーステートバッファ40を設け、スリーステートバッファ40の出力制御端を伝送路41によって第2伝送装置2の電源ユニット6の電圧出力端に接続し、更に、スリーステートバッファ40の出力制御端に保護ダイオード42,43をプルアップ接続及びプルダウン接続して構成したものである。
【0015】
但し、ダイオード42のアノード端は出力制御端に接続され、カソード端はVcc端子22に接続されている。またダイオード43のカソード端は出力制御端に接続され、アノード端はアース26に接続されている。
【0016】
このような構成において、第1及び第2伝送装置1,2の電源ユニット4,6が正常な電圧供給を行っている場合は、電源ユニット6の「H」レベルの電圧が伝送路41を介してスリーステートバッファ40の出力制御端に供給されているので、スリーステートバッファ40が信号通過状態となっており、伝送処理回路8から出力される信号がバッファ40を通過し、伝送路28を介して第2伝送装置2へ伝送されている。
【0017】
ここで、第2伝送装置2の電源ユニット6が何らかの原因によって断状態となった場合、電源ユニット6の出力電圧が0V、即ち「L」レベルとなり、この「L」レベルが伝送路41を介してスリーステートバッファ40の出力制御端に供給されるので、スリーステートバッファ40がハイインピーダンス状態となり、伝送処理回路8から出力される信号を遮断する。
【0018】
この結果、第2伝送装置2へは信号が入力されないので、従来のように、第2伝送装置2の電源ユニット6が断状態の場合に、第1伝送装置1からの伝送信号の「H」レベルが第2伝送装置2の入出力インタフェース回路14のダイオード32を介してVcc端子36へ供給され、このVcc端子36から図示せぬ他のバッファに回り込んで伝送処理回路10へ電圧が供給され、これによって第2伝送装置2が誤動作を行うといったことが無くなる。
【0019】
次に、第2実施形態を図3を参照して説明する。但し、図3に示す第2実施形態において図2に示した第1実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【0020】
図3に示す第2実施形態が図2に示した第1実施形態と異なる点は、第1伝送装置1の入出力インタフェース回路12に、ダイオード45をそのアノード端をスリーステートバッファ40の出力制御端に接続し、カソード端を第2伝送装置2の電源ユニット6の出力端に接続して設け、更に、そのダイオード45のアノード端をプルアップ抵抗器47を介して電源ユニット4に接続したことにある。
【0021】
このような構成において、第1及び第2伝送装置1,2の電源ユニット4,6が正常時には、電源ユニット6から出力される電流がダイオード45の逆方向に供給されるのでそのダイオード45で遮断されるが、ダイオード45のカソード端が「H」レベルとなっているので、プルアップ抵抗器47を介して電源ユニット4の「H」レベルの電圧がスリーステートバッファ40の出力制御端に供給され、スリーステートバッファ40が信号通過状態となっている。
【0022】
第2伝送装置2の電源ユニット6が何らかの原因によって断状態となり電源ユニット6の出力電圧が0V、即ち「L」レベルになった場合、プルアップ抵抗器47を介する電源ユニット4からの出力電流は第2伝送装置2の電源ユニット6のアース側に流れるので、スリーステートバッファ40の出力制御端の電位が「L」レベルとなる。これによってスリーステートバッファ40がハイインピーダンス状態となって信号を遮断する状態となる。
【0023】
第1伝送装置1の電源ユニット4が何らかの原因によって断状態となり電源ユニット6の出力電圧が0V、即ち「L」レベルになった場合、第2伝送装置2の電源ユニット6から出力される電流はダイオード45で遮断されるので、第1伝送装置1の入出力インタフェース回路12へは電流は流れない。
【0024】
従って、この第2実施形態においては第1実施形態の効果の他に、第1伝送装置1の電源ユニット4の断状態時に第2伝送装置2の電源ユニット6から出力される電流の影響を第1伝送装置1に対して無くすことができる。
【0025】
次に、第3実施形態を図4を参照して説明する。但し、図4に示す第3実施形態において図7に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【0026】
図4に示す第3実施形態が図7に示した従来例と異なる点は、第2伝送装置2の入出力インタフェース回路14に、ダイオード49をそのアノード端を入力バッファ30の入力端に接続し、カソード端を第1伝送装置1の出力バッファ18の出力端に接続して設け、更に、そのダイオード49のアノード端をプルアップ抵抗器51を介して電源ユニット6に接続したことにある。
【0027】
このような構成において、第1及び第2伝送装置1,2の電源ユニット4,6が正常時には、電源ユニット6からプルアップ抵抗器51を介して「H」レベルの電圧が供給されるが、この際、出力バッファ18から出力される信号が「L」レベルであれば、その電位差があるので電源ユニット6からプルアップ抵抗器51及びダイオード49を通過して第1伝送装置1の出力バッファ18へ電流が流れる。この結果、第2伝送装置2の入力バッファ30の入力電位が「L」レベルとなる。
【0028】
一方、出力バッファ18から出力される信号が「H」レベルであれば、電源ユニット6からの電圧との間に電位差が無いので、電源ユニット6の出力電圧の「H」レベルが入力バッファ30に供給される。
【0029】
ここで、第2伝送装置2の電源ユニット6が何らかの原因によって断状態となり電源ユニット6の出力電圧が「L」レベルになった場合に、出力バッファ18から出力される信号が「H」レベルであっても、ダイオード49が信号伝送路28に信号方向と逆方向に接続されているので、第2伝送装置2の入出力インタフェース回路14に電流が流れ込むことはない。従って、この第3実施形態においても第1実施形態同様の効果を得ることができる。
【0030】
次に、第4実施形態を図5を参照して説明する。但し、図5に示す第4実施形態において図7に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【0031】
図5に示す第4実施形態が図7に示した従来例と異なる点は、第1伝送装置1の入出力インタフェース回路12の最終段の出力バッファ18を、第2伝送装置2の電源ユニット6からの電圧で作動するようにしたことにある。即ち、電源ユニット6の出力端とバッファ18の電源供給端とを電源供給用伝送路53で接続した。
【0032】
このような構成とすることによって、第2伝送装置2の電源ユニット6が断状態となった場合に、第1伝送装置1の出力バッファ18が作動しなくなるので、バッファ18から信号が出力されなくなり、第2伝送装置2の入出力インタフェース回路14に電流が流れ込むことはない。従って、この第4実施形態においても第1実施形態同様の効果を得ることができる。
【0033】
次に、第5実施形態を図6を参照して説明する。但し、図6に示す第5実施形態において図7に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【0034】
図6に示す第5実施形態が図7に示した従来例と異なる点は、第2伝送装置2の入出力インタフェース回路14の入力バッファ30の入力端を、直列接続したダイオード57と抵抗器58によって電源ユニット6にプルアップ接続し、また第1伝送装置1の入出力インタフェース回路12の出力バッファ59をオープンコレクタ又はオープンドレインタイプのものとしたことにある。但し、ダイオード57のアノード端が抵抗器58にカソード端がバッファ30の入力端に接続されている。
【0035】
このような構成において、第1及び第2伝送装置1,2の電源ユニット4,6が正常時には、電源ユニット6から抵抗器58及びダイオード57を介して「H」レベルの電圧が供給されるが、この際、出力バッファ59から出力される信号が「L」レベルであれば、その電位差があるので電源ユニット6から抵抗器51及びダイオード57を通過して第1伝送装置1の出力バッファ59へ電流が流れる。この結果、第2伝送装置2の入力バッファ30の入力電位が「L」レベルとなる。
【0036】
一方、出力バッファ59から出力される信号が「H」レベルであれば、電源ユニット6からの電圧との間に電位差が無いので、電源ユニット6の出力電圧の「H」レベルが入力バッファ30に供給される。
【0037】
ここで、第2伝送装置2の電源ユニット6が断状態となった場合は、バッファ59が抵抗器58及びダイオード57を介して電源ユニット6を電源とするオープンコレクタ又はオープンドレインタイプのものなので、バッファ59から信号が出力されなくなる。従って、この第5実施形態においても第1実施形態同様の効果を得ることができる。
【0038】
【発明の効果】
以上説明したように、本発明によれば、一方の伝送装置の電源が断状態となった場合に他方の伝送装置からの信号の影響で断状態となった伝送装置が誤動作しないようにすることができる効果がある。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の第1実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図3】本発明の第2実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図4】本発明の第3実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図5】本発明の第4実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図6】本発明の第5実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図7】従来例の伝送装置間インタフェースシステム図である。
【符号の説明】
1,2 伝送装置
4,6 電源
12,14 インタフェース回路
40 スリーステートバッファ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a fail-safe circuit in an interface between transmission devices.
This fail-safe circuit is used for an input / output interface of a wired transmission device that has mutually independent power supplies and exchanges signals. When the power of one transmission device is turned off, The other transmission apparatus is not affected. For example, it is used as an input / output interface for both an intra-station transmission apparatus in a telephone network and a DSU (subscriber line termination apparatus) that distributes wiring to a plurality of subscriber terminals.
[0002]
[Prior art]
FIG. 7 shows a conventional inter-transmission apparatus interface system diagram, which will be described. In FIG. 7,
[0003]
The input /
[0004]
The anode end of the
[0005]
The other input /
[0006]
The anode end of the
[0007]
However, in each input /
[0008]
In such a configuration, the signal transmitted from the
[0009]
[Problems to be solved by the invention]
By the way, in the above-described inter-transmission apparatus interface system, when one of the transmission apparatuses, for example, the
[0010]
The present invention has been made in view of the above points, and when a power supply of one transmission device is turned off, a transmission device that is turned off due to the signal from the other transmission device malfunctions. An object of the present invention is to provide a fail-safe circuit in an interface between transmission devices that can be prevented from being transmitted.
[0011]
[Means for Solving the Problems]
FIG. 1 shows a principle diagram of the present invention. In a fail-safe circuit in an interface between transmission devices having mutually
[0012]
According to such a configuration, when the
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a diagram showing a configuration of a fail-safe circuit in the interface between transmission apparatuses according to the first embodiment of the present invention. In the first embodiment shown in this figure, portions corresponding to those in the conventional example shown in FIG.
[0014]
In the first embodiment shown in FIG. 2, a fail-safe circuit is provided in the conventional circuit shown in FIG. This fail-safe circuit is provided with a three-
[0015]
However, the anode end of the
[0016]
In such a configuration, when the
[0017]
Here, when the
[0018]
As a result, since no signal is input to the
[0019]
Next, a second embodiment will be described with reference to FIG. However, in the second embodiment shown in FIG. 3, parts corresponding to those in the first embodiment shown in FIG.
[0020]
The second embodiment shown in FIG. 3 is different from the first embodiment shown in FIG. 2 in that the input /
[0021]
In such a configuration, when the
[0022]
When the
[0023]
When the
[0024]
Therefore, in the second embodiment, in addition to the effects of the first embodiment, the influence of the current output from the
[0025]
Next, a third embodiment will be described with reference to FIG. However, in the third embodiment shown in FIG. 4, parts corresponding to those of the conventional example shown in FIG.
[0026]
The third embodiment shown in FIG. 4 is different from the conventional example shown in FIG. 7 in that the
[0027]
In such a configuration, when the
[0028]
On the other hand, if the signal output from the
[0029]
Here, when the
[0030]
Next, a fourth embodiment will be described with reference to FIG. However, in the fourth embodiment shown in FIG. 5, parts corresponding to those of the conventional example shown in FIG.
[0031]
The fourth embodiment shown in FIG. 5 differs from the conventional example shown in FIG. 7 in that the
[0032]
With such a configuration, when the
[0033]
Next, a fifth embodiment will be described with reference to FIG. However, in the fifth embodiment shown in FIG. 6, parts corresponding to those of the conventional example shown in FIG.
[0034]
The fifth embodiment shown in FIG. 6 differs from the conventional example shown in FIG. 7 in that the input terminal of the
[0035]
In such a configuration, when the
[0036]
On the other hand, if the signal output from the
[0037]
Here, when the
[0038]
【The invention's effect】
As described above, according to the present invention, when the power supply of one transmission device is turned off, the transmission device that is turned off due to the signal from the other transmission device is prevented from malfunctioning. There is an effect that can.
[Brief description of the drawings]
FIG. 1 is a principle diagram of the present invention.
FIG. 2 is a diagram showing a configuration of a fail-safe circuit in an interface between transmission devices according to the first embodiment of the present invention.
FIG. 3 is a diagram illustrating a configuration of a fail-safe circuit in an interface between transmission apparatuses according to a second embodiment of the present invention.
FIG. 4 is a diagram illustrating a configuration of a fail-safe circuit in an interface between transmission apparatuses according to a third embodiment of the present invention.
FIG. 5 is a diagram showing a configuration of a fail-safe circuit in an interface between transmission devices according to a fourth embodiment of the present invention.
FIG. 6 is a diagram illustrating a configuration of a fail-safe circuit in an interface between transmission apparatuses according to a fifth embodiment of the present invention.
FIG. 7 is a diagram of an interface system between transmission apparatuses of a conventional example.
[Explanation of symbols]
1, 2
Claims (3)
一方の伝送装置のインタフェース回路の出力段にスリーステートバッファを設け、該スリーステートバッファの出力制御端に他方の伝送装置の電源の電圧出力端を接続し、該他方の伝送装置の電源が正常時に該出力制御端に「H」レベルが供給されて該スリーステートバッファが信号通過状態となり、該他方の装置の電源が異常時に該出力制御端に「L」レベルが供給されて該スリーステートバッファが信号遮断状態となるように構成したことを特徴とする伝送装置間インタフェースにおけるフェイルセーフ回路。In the fail-safe circuit in the interface between the transmission devices that have independent power supplies and input and output signals,
A three-state buffer is provided at the output stage of the interface circuit of one transmission apparatus, the voltage output terminal of the power supply of the other transmission apparatus is connected to the output control terminal of the three-state buffer, and when the power supply of the other transmission apparatus is normal When the “H” level is supplied to the output control terminal, the three-state buffer enters a signal passing state, and when the power supply of the other device is abnormal, the “L” level is supplied to the output control terminal and the three-state buffer A fail-safe circuit in an interface between transmission devices, characterized in that the signal is cut off.
一方の伝送装置のインタフェース回路の出力段のバッファが、他方の伝送装置の電源で作動するようにしたことを特徴とする伝送装置間インタフェースにおけるフェイルセーフ回路。In the fail-safe circuit in the interface between the transmission devices that have independent power supplies and input and output signals,
A fail-safe circuit in an interface between transmission devices, wherein a buffer at an output stage of an interface circuit of one transmission device is operated by a power source of the other transmission device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23347196A JP3664820B2 (en) | 1996-09-03 | 1996-09-03 | Fail-safe circuit at interface between transmission devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23347196A JP3664820B2 (en) | 1996-09-03 | 1996-09-03 | Fail-safe circuit at interface between transmission devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1079963A JPH1079963A (en) | 1998-03-24 |
JP3664820B2 true JP3664820B2 (en) | 2005-06-29 |
Family
ID=16955552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23347196A Expired - Fee Related JP3664820B2 (en) | 1996-09-03 | 1996-09-03 | Fail-safe circuit at interface between transmission devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664820B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165468A (en) * | 2004-12-10 | 2006-06-22 | Nec Electronics Corp | Semiconductor integrated circuit |
-
1996
- 1996-09-03 JP JP23347196A patent/JP3664820B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1079963A (en) | 1998-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5436887A (en) | Digital full-duplex transceiver | |
KR100390386B1 (en) | Universal receiver | |
KR850000875A (en) | Video component interconnector | |
JP3664820B2 (en) | Fail-safe circuit at interface between transmission devices | |
US6414515B1 (en) | Failsafe interface circuit with extended drain devices | |
JPS6271325A (en) | Semiconductor integrated circuit | |
US4569059A (en) | Optically coupled differential data link | |
US3983324A (en) | Full duplex driver/receiver | |
JPH02246561A (en) | Trouble detection system between communication equipments | |
JPS589445B2 (en) | Duplex bus circuit | |
JP3543364B2 (en) | Microcomputer input / output circuit | |
JP3409111B2 (en) | Signal output device, signal input device and signal input / output system between devices | |
JP3627481B2 (en) | Interface circuit | |
JPH0989974A (en) | Detecting device of connector falling-off and power source abnormality | |
JP2918777B2 (en) | Repeater for serial transmission line | |
JPS6220586B2 (en) | ||
JPH07502159A (en) | Protective devices for signal and power transmission lines | |
JP3769986B2 (en) | Electronic system | |
JPH02246467A (en) | Feeding circuit | |
JPH0411433A (en) | Signal input output device | |
JP2691595B2 (en) | Interface circuit | |
KR200152288Y1 (en) | Signal line switching control circuit | |
JPH06149429A (en) | Pull-up resistor switching circuit | |
JP2560558B2 (en) | Exclusive control method when package is erroneously mounted | |
JP2000341053A (en) | Signal output circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |