JP3664793B2 - トランジスタの製造方法 - Google Patents
トランジスタの製造方法 Download PDFInfo
- Publication number
- JP3664793B2 JP3664793B2 JP01407796A JP1407796A JP3664793B2 JP 3664793 B2 JP3664793 B2 JP 3664793B2 JP 01407796 A JP01407796 A JP 01407796A JP 1407796 A JP1407796 A JP 1407796A JP 3664793 B2 JP3664793 B2 JP 3664793B2
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- film
- doped
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 59
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 18
- 239000011574 phosphorus Substances 0.000 description 18
- 229910052698 phosphorus Inorganic materials 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical group [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007770 graphite material Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- -1 that is Chemical compound 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のトランジスタの製造方法に係り、特に、ドーピングされたシリサイドで形成することを特徴とする半導体装置のトランジスタの製造方法に関する。
【０００２】
【従来の技術】
シリコン基板上にニッケルのような金属膜を形成すれば、原子等の相互拡散によって前記ニッケルより低い熱力学的自由エネルギーを有する金属−シリコン化合物、すなわち、シリサイドが形成される。このようなシリサイドは抵抗が低いので、ニッケルはシリサイドと低抵抗接触で形成しうる。
【０００３】
メモリセルを形成する過程でシリサイドを形成する理由は、シリサイドとシリコン基板とのインタフェースを平面で形成することができ、８００℃以上の高温でも安定性を維持しうるからである。シリサイドを形成する間には、良好な真空状態を維持するべきで汚染粒子が流入されることを防ぐべきである。それだけでなく、シリサイドの形成過程で炭化水素や酸化物等が注入されるとシリサイドと基板の間のインタフェースは粗くなる。多くのシリコンを含有する化合物、例えば、ＭＳｉ2 で示されるdisilicide（ここで、Ｍは耐熱性金属である）は、シリサイドが分解されるほどの高い温度でなければ形成されない。シリサイドを形成する方法には２つがある。第１は金属原子とシリコン原子等を一緒にシリコン基板上に形成する方法である。第２はシリコン基板上に金属膜を蒸着した後、熱拡散によってシリサイドを形成する方法である。このような方法でシリサイドを形成する間に熱処理が必要である。これは、前記金属原子とシリコン原子が同時に蒸着されると、いったん非晶質のアモルファス状態を形成するためである。アモルファスは、適切な熱処理を加えることにより多結晶物質に変えることができる。また、前記金属膜をシリコン基板上に蒸着する場合には、熱処理を加えることにより金属原子とシリコン原子を相互拡散させてシリサイドを形成しうるためである。
【０００４】
金属と半導体を接触させると、界面ではショットキー障壁というポテンシャル障壁が形成される。このようなポテンシャル障壁によって、低濃度でドーピングされた半導体基板上に蒸着された金属膜はp-n接合ダイオードとほどんど同じ電流−電圧（I-V）特性を示す。また、高濃度でドーピングされた半導体と接する金属膜は一般的に電流の流れに対してインピーダンス特性が示されない線形の電流−電圧特性を有するオーム接触を形成する。
【０００５】
半導体装置の動作速度を速くするために既存のポリシリコンゲートをポリサイドゲートに代置している。なぜなら、ポリサイドで形成されたゲートは既存のポリシリコンゲートに比べて線抵抗が１／２０以下と非常に低いので半導体装置の動作速度を速くするのに寄与するからである。
しかし、ゲートを形成するのにポリサイドを利用する場合、ゲートを形成した後にいろいろの段階の熱処理を経る間にシリサイド下部に形成された多結晶シリコン内に含有されたりんはシリサイド方向へ外部拡散を起こす。従って、前記多結晶シリコン内のりんの量は減少することになる。このようなりんの減少は、図２に示すように、トランジスタの特性等の中で飽和電流を減少させ、スレショルド電圧を増加させ、また接触抵抗を増加させる問題点がある。ゲートと接触抵抗との関係を表１に示す。
【０００６】
【表１】
【０００７】
従って、この問題点を解決するために人為的にゲートへ不純物を注入する研究（参照：J JAP,1984,VOL 23No.7 PP L493-L495,"Deposition of Phosphorus Doped Silicon Films by Thermal Decomposition of Disilane"）が進行されているが、この工程は不純物の注入時、ゲート下部のゲート酸化膜に影響を与える可能性が高い。
【０００８】
図１は、従来の技術によって製造された半導体装置のトランジスタを示した図面である。その製造方法を見れば、半導体基板上１にフィールド酸化膜２を形成して活性領域と非活性領域を区分した後、前記活性領域上にゲート酸化膜３を蒸着する。次いで、前記ゲート酸化膜３の全面に多結晶シリコンを形成した後、フォトレジスト（図示せず）を薄く塗布する。前記フォトレジストをパタニングしてゲート電極を限定するパターンを形成する。これをマスクとして前記多結晶シリコンをパタニングする。前記パタニングされた多結晶シリコン（以下、「第１導電層」という）を包含する基板全面に導電性不純物をイオン注入してソース領域７およびドレイン領域９を形成する。フォトレジストパターンを除去した後、引続いて前記第１導電層５の全面に純粋金属を薄く蒸着した後、熱処理を施す。これにより、前記第１導電層５と純粋金属の界面で前記金属原子と前記第１導電層５を形成するシリコン原子の間の相互拡散によりシリサイド１１が形成される。前記結果物上にゲート保護膜１３を形成してパタニングする。次いで、周辺回路部位には、図１に示すように、前記結果物の全面にコンタクトホール１６を有する絶縁膜１５を形成する。コンタクトホール１６を埋込みながら、前記絶縁膜１５の全面にドーピングされた多結晶シリコンと上部のシリサイド２１を順次的に形成する。次いで、通常的な方法でトランジスタを完成する。
【０００９】
前記のように従来の技術によるトランジスタの製造方法は、ドーピングされた多結晶シリコン上に純粋金属を形成した後、後続工程で熱処理してシリサイドを形成する。この際、多結晶シリコン内にドーピングされた導電性の不純物が外部拡散によりシリサイドに拡散する。したがって、前記ドーピングされた多結晶シリコン内には導電性の不純物が減少することになる。結果的に、導電性の不純物がシリサイドに拡散することにより、ゲート電極内には多数のキャリヤが減少し、飽和電流値の減少とスレショルド電圧の増加を齎す。
【００１０】
【発明が解決しょうとする課題】
本発明の目的は、前述の問題点を解決するためにゲート電極上にドーピングされたシリサイドを形成するトランジスタの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために本発明のトランジスタの製造方法は、半導体基板に活性領域を限定するフィールド酸化膜を形成する段階と、前記活性領域上にドーピングされた第１シリサイド膜がゲート電極上に形成されたトランジスタを形成する段階と、前記半導体基板の全面にコンタクトホールを有する層間絶縁膜を形成する段階と、前記コンタクトホールの内壁にスペーサを形成する段階と、前記半導体基板の全面に薄くドーピングされた多結晶シリコン膜を形成する段階と、前記コンタクトホールを埋込みながら前記ドーピングされた多結晶シリコン膜の全面にドーピングされた第２シリサイド膜を形成する段階を含み、前記多結晶シリコン膜は、前記第２シリサイド膜よりも薄く形成されることを特徴とする。
【００１２】
本発明によれば、前記第１、第２シリサイド膜としてはタングステンシリサイドを使用する。前記タングステンシリサイドの形成時、注入される導電性不純物はホスフィン（ＰＨ3 ）を高温熱分解する時発生するりん（Ｐ）または三水素化砒素（ＡｓＨ3 ）を熱分解すれば発生する砒素（Ａｓ）を利用する。前記ホスフィンは４００℃以上の温度で熱分解される。したがって、シリサイドにりんを注入するためには４００℃以上の温度を維持する必要がある。本発明は、りんが注入されたタングステンシリサイドを形成するために５２０℃の高温でＳｉＨ2 Ｃｌ2 とＷＦ6 ガスを半導体基板上に化学気相蒸着（Chemical Vapor Deposion:以下CVDと呼ぶ。）させながら同時にホスフィン気体を注入した。この際、タングステンシリサイドの形成に使用される気体の使用量はＳｉＨ2 Ｃｌ2 が１〜５００ＳＣＣＭ、ＷＦ6 が１〜１０ＳＣＣＭほど使用する。そしてホスフィン気体は３０〜４００ＳＣＣＭを使用する。アルゴンやヘリウム等の不活性気体は混合気体として使用する。前記シリサイドとしてはタングステンたけではなくモリブデン、チタン、ニッケルおよびコバルトよりなるグループの中から選択された少なくとも何れか一つを使用して形成することもできる。ここにホスフィン気体を同時に注入して導電性不純物が注入されたシリサイドを形成してもよい。また、前記ホスフィン気体の代わりに三水素化砒素気体を使用して導電性不純物が注入されたシリサイドを形成することもできる。
【００１３】
本発明は、直接シリサイドに導電性不純物をイオン注入することにより、ゲート電極内に注入された導電性不純物がシリサイドへ外部拡散することが防げる。したがって、ゲート電極のスレショルド電圧の増加と飽和電流の減少を抑制しうる。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき詳しく説明する。
図３Ａ〜図３Ｂは，本発明によるトランジスタの製造方法を段階別に示した図面である。
図３Ａは、第１シリサイドを形成する段階を示す。具体的には、半導体基板３０の上に窒化膜（図示しない）を蒸着した後、パタニングして活性領域とフィールド領域を限定する。次いで、前記結果物を酸化させると、前記窒化膜が除去された非活性領域にフィールド酸化膜３１が厚く形成される。次いで、活性領域にある窒化膜を除去した後、前記結果物を包含する半導体基板上にゲート酸化膜３２を形成する。
【００１５】
前記ゲート酸化膜３２上に、導電性不純物がドーピングされたゲートポリシリコン３４を蒸着する。次いで、前記結果物を包含する半導体基板の全面に導電性不純物をイオン注入してソース領域３５およびドレイン領域３５ａを形成する。続いて、前記ゲートポリシリコン３４の上のゲートポリシリコンにドーピングされた導電性不純物と同じ導電性不純物がドーピングされた第１シリサイド３６を形成してポリサイドゲート電極を形成する。
【００１６】
前記ドーピングされた第１シリサイドだけではなく、下記第２ドーピングされたシリサイドを形成するのに使用するCVD装置内の反応チャンバは、図５に示されたように、反応温度を維持するための発熱抵抗体４ａ、混合ガスを供給するシャワーヘッド４ｂおよびウェハーを支えるサセプタ４ｃ部位に大きく分けられる。本発明では、プレート形の発熱抵抗体４ａを使用して、シャワーヘッド４ｂを通して外部から混合された気体を反応チャンバに均一に供給する。また、発熱抵抗体４ａの上段に位置したサセプタ４ｃには、ガス反応の間にウェーハを支えて反応温度を維持するためにグラファイト材質を使用する。
【００１７】
前記導電性の不純物としてはホスフィン気体を高温で熱分解して使用したり、三水素化砒素を熱分解して使用しても良い。前記りんの生成気体のホスフィン気体は４００℃くらいの高温で水素とりんに分解される。したがって、りんドーピングされた第１シリサイド３６を形成する気体の化学反応は５２０℃くらいの高温でCVD方式を利用して行われる。前記第１シリサイドはタングステンシリサイドである。
【００１８】
なお、ニッケル、コバルト、モリブデンおよびチタンシリサイドよりなるグループの中から選択された少なくとも何れか一つにホスフィン気体のりんや三水素化砒素の砒素を注入してシリサイドを形成してもよい。
前記りんドーピングされた第１タングステンシリサイドはＳｉＨ2 Ｃｌ2 とＷＦ6 気体を使用して形成する。その使用量は、ＳｉＨ2 Ｃｌ2 が１〜５００ＳＣＣＭ、ＷＦ6 が１〜１０ＳＣＣＭほど使用する。そしてホスフィンは３０〜４００ＳＣＣＭほど使用する。また、アルゴンやヘリウム等の不活性気体は混合気体として使用する。
【００１９】
図３Ｂはコンタクトホールを有する絶縁膜、ビットライン用の多結晶シリコンおよび第２シリサイドを順次的に形成する段階を示す。具体的には、前記図３Ａの結果物を有する半導体基板３０の上にCVD方法で絶縁膜を蒸着した後、この絶縁膜をパタニングしてゲート保護膜３８を形成する。以降、前記結果物の全面に周辺回路部位を示した図面に示されたようにコンタクトホール４１を有する層間絶縁膜４０を蒸着する。前記コンタクトホール４１は、前記第１シリサイド３６の上の一部分に形成される。引き続き、前記コンタクトホール４１の内壁にスペーサ４２を形成する。次の工程として、前記結果物を有する半導体基板の全面にりんドーピングされた多結晶シリコン膜４４を薄く蒸着する。これにより、前記コンタクトホール４１の底、すなわち、第１シリサイドの上にりんドーピングされた多結晶シリコン膜４４が薄く形成される。引き続き、前記コンタクトホール４１を埋込みながら前記多結晶シリコン膜４４の全面にりんドーピングされた第２シリサイド４６を形成する。以降、通常の方法でトランジスタを完成する。
【００２０】
図４Ａ〜図４Ｂは、従来の技術によるポリサイドと本発明によるポリサイドの形成後の内部の物理的状態を比較するために示した図面である。具体的には、図３Ｂの周辺回路部位を示す図面で点線円Ａで示された部分の内部の物理的状態について、従来の技術により形成した場合（図４Ａ）と本発明を使用して形成した場合（図４Ｂ）とを比較して示した図面である。従来の技術によって形成されたポリサイドの内部状態を示す図４Ａは、ゲート電極線やビットラインを形成するポリサイド構造で下部のりんドーピングされた多結晶シリコン膜５、１９は一般的なＣＭＯＳ工程を通しながら熱処理を受けることになり、この熱処理によって多結晶シリコン膜５、１９に注入されたりんがシリサイド１１、２１層へ外部拡散を起こして多結晶シリコン膜５、１９中のりんの濃度が減少することを示す。前記多結晶シリコン膜中のりんの減少すると、ゲート電極のスレショルド電圧の増加と飽和電流の減少をもたらすので望ましくない。
【００２１】
図４Ｂは本発明によって形成されたポリサイド構造を示す。具体的には、前記第１、第２シリサイド３６、４６がりんによってドーピングされていることにより、多結晶シリコン膜３４、４４のりんが次の工程の熱処理でこれ以上外部拡散を起さないことを示す。したがって、多結晶シリコン膜内のりんの濃度は変化されないことがわかる。
【００２２】
【発明の効果】
以上、本発明によるとシリサイド膜に直接導電性不純物をドーピングさせる。したがって、ドーピングされたシリサイド膜と接する多結晶シリコン膜内の導電性不純物がシリサイド膜へ拡散することを防げる。この結果として、多結晶シリコンで形成されたゲート電極の敷居電圧が増加することと飽和電流が減少することを抑制しうる。また、コンタクトホールで接触抵抗を低くして半導体装置の信頼性を向上させうる。
【００２３】
本発明は前記実施例に限定されなく、本発明の技術的思想内で当分野で通常の知識を有する者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】従来の技術によって製造されたトランジスタを示す断面図であり、Ａはセルアレー部位を示し、Ｂは周辺回路部位を示す。
【図２】従来のポリシリコンおよびタングステンポリサイドよりなるゲートの敷居電圧と飽和電流値の比較を示した特性図である。
【図３】Ａ〜Ｃは、本発明の一実施例による半導体装置のトランジスタの製造方法を段階別に示した断面図である。
【図４】ポリサイド内部の物理的状態を示す模式的断面図であり、Ａは従来の技術により形成されたポリサイド内部の物理的状態を示し、Ｂは本発明の一実施例によって形成されたポリサイド内部の物理的状態を示す。
【図５】本発明の一実施例に使用した化学気相蒸着装置を示す断面図である。
【符号の説明】
３０ 半導体基板
３１ フィールド酸化膜
３２ ゲート酸化膜
３４ ゲートポリシリコン
３５ ソース領域
３５ａ ドレーン領域
３６ 第１シリサイド（第１シリサイド膜）
３８ ゲート保護膜
４０ 層間絶縁膜
４１ コンタクトホール
４２ スペーサ
４４ 多結晶シリコン膜
４６ 第２シリサイド（第２シリサイド膜）
【発明の属する技術分野】
本発明は、半導体装置のトランジスタの製造方法に係り、特に、ドーピングされたシリサイドで形成することを特徴とする半導体装置のトランジスタの製造方法に関する。
【０００２】
【従来の技術】
シリコン基板上にニッケルのような金属膜を形成すれば、原子等の相互拡散によって前記ニッケルより低い熱力学的自由エネルギーを有する金属−シリコン化合物、すなわち、シリサイドが形成される。このようなシリサイドは抵抗が低いので、ニッケルはシリサイドと低抵抗接触で形成しうる。
【０００３】
メモリセルを形成する過程でシリサイドを形成する理由は、シリサイドとシリコン基板とのインタフェースを平面で形成することができ、８００℃以上の高温でも安定性を維持しうるからである。シリサイドを形成する間には、良好な真空状態を維持するべきで汚染粒子が流入されることを防ぐべきである。それだけでなく、シリサイドの形成過程で炭化水素や酸化物等が注入されるとシリサイドと基板の間のインタフェースは粗くなる。多くのシリコンを含有する化合物、例えば、ＭＳｉ2 で示されるdisilicide（ここで、Ｍは耐熱性金属である）は、シリサイドが分解されるほどの高い温度でなければ形成されない。シリサイドを形成する方法には２つがある。第１は金属原子とシリコン原子等を一緒にシリコン基板上に形成する方法である。第２はシリコン基板上に金属膜を蒸着した後、熱拡散によってシリサイドを形成する方法である。このような方法でシリサイドを形成する間に熱処理が必要である。これは、前記金属原子とシリコン原子が同時に蒸着されると、いったん非晶質のアモルファス状態を形成するためである。アモルファスは、適切な熱処理を加えることにより多結晶物質に変えることができる。また、前記金属膜をシリコン基板上に蒸着する場合には、熱処理を加えることにより金属原子とシリコン原子を相互拡散させてシリサイドを形成しうるためである。
【０００４】
金属と半導体を接触させると、界面ではショットキー障壁というポテンシャル障壁が形成される。このようなポテンシャル障壁によって、低濃度でドーピングされた半導体基板上に蒸着された金属膜はp-n接合ダイオードとほどんど同じ電流−電圧（I-V）特性を示す。また、高濃度でドーピングされた半導体と接する金属膜は一般的に電流の流れに対してインピーダンス特性が示されない線形の電流−電圧特性を有するオーム接触を形成する。
【０００５】
半導体装置の動作速度を速くするために既存のポリシリコンゲートをポリサイドゲートに代置している。なぜなら、ポリサイドで形成されたゲートは既存のポリシリコンゲートに比べて線抵抗が１／２０以下と非常に低いので半導体装置の動作速度を速くするのに寄与するからである。
しかし、ゲートを形成するのにポリサイドを利用する場合、ゲートを形成した後にいろいろの段階の熱処理を経る間にシリサイド下部に形成された多結晶シリコン内に含有されたりんはシリサイド方向へ外部拡散を起こす。従って、前記多結晶シリコン内のりんの量は減少することになる。このようなりんの減少は、図２に示すように、トランジスタの特性等の中で飽和電流を減少させ、スレショルド電圧を増加させ、また接触抵抗を増加させる問題点がある。ゲートと接触抵抗との関係を表１に示す。
【０００６】
【表１】
従って、この問題点を解決するために人為的にゲートへ不純物を注入する研究（参照：J JAP,1984,VOL 23No.7 PP L493-L495,"Deposition of Phosphorus Doped Silicon Films by Thermal Decomposition of Disilane"）が進行されているが、この工程は不純物の注入時、ゲート下部のゲート酸化膜に影響を与える可能性が高い。
【０００８】
図１は、従来の技術によって製造された半導体装置のトランジスタを示した図面である。その製造方法を見れば、半導体基板上１にフィールド酸化膜２を形成して活性領域と非活性領域を区分した後、前記活性領域上にゲート酸化膜３を蒸着する。次いで、前記ゲート酸化膜３の全面に多結晶シリコンを形成した後、フォトレジスト（図示せず）を薄く塗布する。前記フォトレジストをパタニングしてゲート電極を限定するパターンを形成する。これをマスクとして前記多結晶シリコンをパタニングする。前記パタニングされた多結晶シリコン（以下、「第１導電層」という）を包含する基板全面に導電性不純物をイオン注入してソース領域７およびドレイン領域９を形成する。フォトレジストパターンを除去した後、引続いて前記第１導電層５の全面に純粋金属を薄く蒸着した後、熱処理を施す。これにより、前記第１導電層５と純粋金属の界面で前記金属原子と前記第１導電層５を形成するシリコン原子の間の相互拡散によりシリサイド１１が形成される。前記結果物上にゲート保護膜１３を形成してパタニングする。次いで、周辺回路部位には、図１に示すように、前記結果物の全面にコンタクトホール１６を有する絶縁膜１５を形成する。コンタクトホール１６を埋込みながら、前記絶縁膜１５の全面にドーピングされた多結晶シリコンと上部のシリサイド２１を順次的に形成する。次いで、通常的な方法でトランジスタを完成する。
【０００９】
前記のように従来の技術によるトランジスタの製造方法は、ドーピングされた多結晶シリコン上に純粋金属を形成した後、後続工程で熱処理してシリサイドを形成する。この際、多結晶シリコン内にドーピングされた導電性の不純物が外部拡散によりシリサイドに拡散する。したがって、前記ドーピングされた多結晶シリコン内には導電性の不純物が減少することになる。結果的に、導電性の不純物がシリサイドに拡散することにより、ゲート電極内には多数のキャリヤが減少し、飽和電流値の減少とスレショルド電圧の増加を齎す。
【００１０】
【発明が解決しょうとする課題】
本発明の目的は、前述の問題点を解決するためにゲート電極上にドーピングされたシリサイドを形成するトランジスタの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために本発明のトランジスタの製造方法は、半導体基板に活性領域を限定するフィールド酸化膜を形成する段階と、前記活性領域上にドーピングされた第１シリサイド膜がゲート電極上に形成されたトランジスタを形成する段階と、前記半導体基板の全面にコンタクトホールを有する層間絶縁膜を形成する段階と、前記コンタクトホールの内壁にスペーサを形成する段階と、前記半導体基板の全面に薄くドーピングされた多結晶シリコン膜を形成する段階と、前記コンタクトホールを埋込みながら前記ドーピングされた多結晶シリコン膜の全面にドーピングされた第２シリサイド膜を形成する段階を含み、前記多結晶シリコン膜は、前記第２シリサイド膜よりも薄く形成されることを特徴とする。
【００１２】
本発明によれば、前記第１、第２シリサイド膜としてはタングステンシリサイドを使用する。前記タングステンシリサイドの形成時、注入される導電性不純物はホスフィン（ＰＨ3 ）を高温熱分解する時発生するりん（Ｐ）または三水素化砒素（ＡｓＨ3 ）を熱分解すれば発生する砒素（Ａｓ）を利用する。前記ホスフィンは４００℃以上の温度で熱分解される。したがって、シリサイドにりんを注入するためには４００℃以上の温度を維持する必要がある。本発明は、りんが注入されたタングステンシリサイドを形成するために５２０℃の高温でＳｉＨ2 Ｃｌ2 とＷＦ6 ガスを半導体基板上に化学気相蒸着（Chemical Vapor Deposion:以下CVDと呼ぶ。）させながら同時にホスフィン気体を注入した。この際、タングステンシリサイドの形成に使用される気体の使用量はＳｉＨ2 Ｃｌ2 が１〜５００ＳＣＣＭ、ＷＦ6 が１〜１０ＳＣＣＭほど使用する。そしてホスフィン気体は３０〜４００ＳＣＣＭを使用する。アルゴンやヘリウム等の不活性気体は混合気体として使用する。前記シリサイドとしてはタングステンたけではなくモリブデン、チタン、ニッケルおよびコバルトよりなるグループの中から選択された少なくとも何れか一つを使用して形成することもできる。ここにホスフィン気体を同時に注入して導電性不純物が注入されたシリサイドを形成してもよい。また、前記ホスフィン気体の代わりに三水素化砒素気体を使用して導電性不純物が注入されたシリサイドを形成することもできる。
【００１３】
本発明は、直接シリサイドに導電性不純物をイオン注入することにより、ゲート電極内に注入された導電性不純物がシリサイドへ外部拡散することが防げる。したがって、ゲート電極のスレショルド電圧の増加と飽和電流の減少を抑制しうる。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき詳しく説明する。
図３Ａ〜図３Ｂは，本発明によるトランジスタの製造方法を段階別に示した図面である。
図３Ａは、第１シリサイドを形成する段階を示す。具体的には、半導体基板３０の上に窒化膜（図示しない）を蒸着した後、パタニングして活性領域とフィールド領域を限定する。次いで、前記結果物を酸化させると、前記窒化膜が除去された非活性領域にフィールド酸化膜３１が厚く形成される。次いで、活性領域にある窒化膜を除去した後、前記結果物を包含する半導体基板上にゲート酸化膜３２を形成する。
【００１５】
前記ゲート酸化膜３２上に、導電性不純物がドーピングされたゲートポリシリコン３４を蒸着する。次いで、前記結果物を包含する半導体基板の全面に導電性不純物をイオン注入してソース領域３５およびドレイン領域３５ａを形成する。続いて、前記ゲートポリシリコン３４の上のゲートポリシリコンにドーピングされた導電性不純物と同じ導電性不純物がドーピングされた第１シリサイド３６を形成してポリサイドゲート電極を形成する。
【００１６】
前記ドーピングされた第１シリサイドだけではなく、下記第２ドーピングされたシリサイドを形成するのに使用するCVD装置内の反応チャンバは、図５に示されたように、反応温度を維持するための発熱抵抗体４ａ、混合ガスを供給するシャワーヘッド４ｂおよびウェハーを支えるサセプタ４ｃ部位に大きく分けられる。本発明では、プレート形の発熱抵抗体４ａを使用して、シャワーヘッド４ｂを通して外部から混合された気体を反応チャンバに均一に供給する。また、発熱抵抗体４ａの上段に位置したサセプタ４ｃには、ガス反応の間にウェーハを支えて反応温度を維持するためにグラファイト材質を使用する。
【００１７】
前記導電性の不純物としてはホスフィン気体を高温で熱分解して使用したり、三水素化砒素を熱分解して使用しても良い。前記りんの生成気体のホスフィン気体は４００℃くらいの高温で水素とりんに分解される。したがって、りんドーピングされた第１シリサイド３６を形成する気体の化学反応は５２０℃くらいの高温でCVD方式を利用して行われる。前記第１シリサイドはタングステンシリサイドである。
【００１８】
なお、ニッケル、コバルト、モリブデンおよびチタンシリサイドよりなるグループの中から選択された少なくとも何れか一つにホスフィン気体のりんや三水素化砒素の砒素を注入してシリサイドを形成してもよい。
前記りんドーピングされた第１タングステンシリサイドはＳｉＨ2 Ｃｌ2 とＷＦ6 気体を使用して形成する。その使用量は、ＳｉＨ2 Ｃｌ2 が１〜５００ＳＣＣＭ、ＷＦ6 が１〜１０ＳＣＣＭほど使用する。そしてホスフィンは３０〜４００ＳＣＣＭほど使用する。また、アルゴンやヘリウム等の不活性気体は混合気体として使用する。
【００１９】
図３Ｂはコンタクトホールを有する絶縁膜、ビットライン用の多結晶シリコンおよび第２シリサイドを順次的に形成する段階を示す。具体的には、前記図３Ａの結果物を有する半導体基板３０の上にCVD方法で絶縁膜を蒸着した後、この絶縁膜をパタニングしてゲート保護膜３８を形成する。以降、前記結果物の全面に周辺回路部位を示した図面に示されたようにコンタクトホール４１を有する層間絶縁膜４０を蒸着する。前記コンタクトホール４１は、前記第１シリサイド３６の上の一部分に形成される。引き続き、前記コンタクトホール４１の内壁にスペーサ４２を形成する。次の工程として、前記結果物を有する半導体基板の全面にりんドーピングされた多結晶シリコン膜４４を薄く蒸着する。これにより、前記コンタクトホール４１の底、すなわち、第１シリサイドの上にりんドーピングされた多結晶シリコン膜４４が薄く形成される。引き続き、前記コンタクトホール４１を埋込みながら前記多結晶シリコン膜４４の全面にりんドーピングされた第２シリサイド４６を形成する。以降、通常の方法でトランジスタを完成する。
【００２０】
図４Ａ〜図４Ｂは、従来の技術によるポリサイドと本発明によるポリサイドの形成後の内部の物理的状態を比較するために示した図面である。具体的には、図３Ｂの周辺回路部位を示す図面で点線円Ａで示された部分の内部の物理的状態について、従来の技術により形成した場合（図４Ａ）と本発明を使用して形成した場合（図４Ｂ）とを比較して示した図面である。従来の技術によって形成されたポリサイドの内部状態を示す図４Ａは、ゲート電極線やビットラインを形成するポリサイド構造で下部のりんドーピングされた多結晶シリコン膜５、１９は一般的なＣＭＯＳ工程を通しながら熱処理を受けることになり、この熱処理によって多結晶シリコン膜５、１９に注入されたりんがシリサイド１１、２１層へ外部拡散を起こして多結晶シリコン膜５、１９中のりんの濃度が減少することを示す。前記多結晶シリコン膜中のりんの減少すると、ゲート電極のスレショルド電圧の増加と飽和電流の減少をもたらすので望ましくない。
【００２１】
図４Ｂは本発明によって形成されたポリサイド構造を示す。具体的には、前記第１、第２シリサイド３６、４６がりんによってドーピングされていることにより、多結晶シリコン膜３４、４４のりんが次の工程の熱処理でこれ以上外部拡散を起さないことを示す。したがって、多結晶シリコン膜内のりんの濃度は変化されないことがわかる。
【００２２】
【発明の効果】
以上、本発明によるとシリサイド膜に直接導電性不純物をドーピングさせる。したがって、ドーピングされたシリサイド膜と接する多結晶シリコン膜内の導電性不純物がシリサイド膜へ拡散することを防げる。この結果として、多結晶シリコンで形成されたゲート電極の敷居電圧が増加することと飽和電流が減少することを抑制しうる。また、コンタクトホールで接触抵抗を低くして半導体装置の信頼性を向上させうる。
【００２３】
本発明は前記実施例に限定されなく、本発明の技術的思想内で当分野で通常の知識を有する者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】従来の技術によって製造されたトランジスタを示す断面図であり、Ａはセルアレー部位を示し、Ｂは周辺回路部位を示す。
【図２】従来のポリシリコンおよびタングステンポリサイドよりなるゲートの敷居電圧と飽和電流値の比較を示した特性図である。
【図３】Ａ〜Ｃは、本発明の一実施例による半導体装置のトランジスタの製造方法を段階別に示した断面図である。
【図４】ポリサイド内部の物理的状態を示す模式的断面図であり、Ａは従来の技術により形成されたポリサイド内部の物理的状態を示し、Ｂは本発明の一実施例によって形成されたポリサイド内部の物理的状態を示す。
【図５】本発明の一実施例に使用した化学気相蒸着装置を示す断面図である。
【符号の説明】
３０ 半導体基板
３１ フィールド酸化膜
３２ ゲート酸化膜
３４ ゲートポリシリコン
３５ ソース領域
３５ａ ドレーン領域
３６ 第１シリサイド（第１シリサイド膜）
３８ ゲート保護膜
４０ 層間絶縁膜
４１ コンタクトホール
４２ スペーサ
４４ 多結晶シリコン膜
４６ 第２シリサイド（第２シリサイド膜）
Claims (3)
- 半導体基板に活性領域を限定するフィールド酸化膜を形成する段階と、
前記活性領域上にドーピングされた第１シリサイド膜がゲート電極上に形成されたトランジスタを形成する段階と、
前記半導体基板の全面にコンタクトホールを有する層間絶縁膜を形成する段階と、
前記コンタクトホールの内壁にスペーサを形成する段階と、
前記半導体基板の全面に、ドーピングされた多結晶シリコン膜を形成する段階と、
前記コンタクトホールを埋込みながら前記ドーピングされた多結晶シリコン膜の全面にドーピングされた第２シリサイド膜を形成する段階を含み、
前記多結晶シリコン膜は、前記第２シリサイド膜よりも薄く形成されることを特徴とするトランジスタの製造方法。 - 前記第１、第２シリサイド膜はホスフィン、三水素化砒素の中から選択された何れか一つを使用してドーピングされることを特徴とする請求項１記載のトランジスタの製造方法。
- 前記第１、第２シリサイド膜はタングステン、チタニウム、モリブデン、ニッケルおよびコバルトシリサイド膜よりなるグループの中から選択された少なくとも何れか一つで形成することを特徴とする請求項１記載のトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P4715 | 1995-03-08 | ||
| KR1019950004715A KR0141165B1 (ko) | 1995-03-08 | 1995-03-08 | 반도체장치의 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264786A JPH08264786A (ja) | 1996-10-11 |
| JP3664793B2 true JP3664793B2 (ja) | 2005-06-29 |
Family
ID=19409412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01407796A Expired - Fee Related JP3664793B2 (ja) | 1995-03-08 | 1996-01-30 | トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5837605A (ja) |
| JP (1) | JP3664793B2 (ja) |
| KR (1) | KR0141165B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124219A (ja) * | 1998-08-11 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000150416A (ja) | 1998-09-01 | 2000-05-30 | Tokyo Electron Ltd | タングステンシリサイド膜及びその成膜方法 |
| JP4390616B2 (ja) * | 2004-04-27 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 洗浄液及び半導体装置の製造方法 |
| KR100741857B1 (ko) * | 2006-05-03 | 2007-07-24 | 삼성전자주식회사 | 계면 저항을 줄일 수 있는 게이트 콘택 구조체를 구비하는반도체 장치 및 그 제조 방법 |
| JP2011040513A (ja) * | 2009-08-10 | 2011-02-24 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587865A (ja) * | 1981-07-06 | 1983-01-17 | Hitachi Ltd | 金属とシリコンとの電気的に安定な化合物層の形成方法 |
| US4818723A (en) * | 1985-11-27 | 1989-04-04 | Advanced Micro Devices, Inc. | Silicide contact plug formation technique |
| US4782033A (en) * | 1985-11-27 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate |
| KR900003618B1 (ko) * | 1986-05-30 | 1990-05-26 | 후지쓰가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| EP0250721B1 (de) * | 1986-07-04 | 1993-09-15 | Siemens Aktiengesellschaft | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung |
| US5113238A (en) * | 1989-01-06 | 1992-05-12 | Wang Chen Chin | Contactless non-volatile memory array cells |
| US5483104A (en) * | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
| JPH0680638B2 (ja) * | 1990-07-05 | 1994-10-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US5231052A (en) * | 1991-02-14 | 1993-07-27 | Industrial Technology Research Institute | Process for forming a multilayer polysilicon semiconductor electrode |
| US5355010A (en) * | 1991-06-21 | 1994-10-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a dual type polycide layer comprising a uniformly p-type doped silicide |
| KR960002064B1 (ko) * | 1992-11-16 | 1996-02-10 | 현대전자산업주식회사 | 반도체 소자의 콘택 제조방법 |
| US5395784A (en) * | 1993-04-14 | 1995-03-07 | Industrial Technology Research Institute | Method of manufacturing low leakage and long retention time DRAM |
-
1995
- 1995-03-08 KR KR1019950004715A patent/KR0141165B1/ko not_active IP Right Cessation
- 1995-11-27 US US08/563,082 patent/US5837605A/en not_active Expired - Lifetime
-
1996
- 1996-01-30 JP JP01407796A patent/JP3664793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5837605A (en) | 1998-11-17 |
| JPH08264786A (ja) | 1996-10-11 |
| KR0141165B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873205A (en) | Method for providing silicide bridge contact between silicon regions separated by a thin dielectric | |
| US6770571B2 (en) | Barrier in gate stack for improved gate dielectric integrity | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| US20060261421A1 (en) | Boron incorporated diffusion barrier material | |
| JP2875380B2 (ja) | 半導体装置およびその製造方法 | |
| JP3664793B2 (ja) | トランジスタの製造方法 | |
| US5759905A (en) | Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening | |
| JP2863198B2 (ja) | 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 | |
| JPS6362108B2 (ja) | ||
| US5744398A (en) | Method of forming electrode of semiconductor device | |
| JP2636796B2 (ja) | 半導体装置の製造方法 | |
| US6208003B1 (en) | Semiconductor structure provided with a polycide interconnection layer having a silicide film formed on a polycrystal silicon film | |
| US6525401B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JP2814962B2 (ja) | 半導体装置の製造方法 | |
| KR100342867B1 (ko) | 반도체 장치의 코발트 실리사이드막을 갖는 게이트전극 형성방법 | |
| KR100842900B1 (ko) | 반도체소자의 게이트 및 그 형성방법 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| KR100294282B1 (ko) | 폴리실리콘게이트제조방법 | |
| KR930011113B1 (ko) | 반도체장치의 접촉플러그 제조방법 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20010008612A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| JP3233217B2 (ja) | 半導体装置の製造方法 | |
| JPH07221302A (ja) | 半導体装置の製造方法 | |
| KR20060002061A (ko) | 반도체 소자의 게이트 구조물 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |