JP3664144B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3664144B2 JP3664144B2 JP2002078406A JP2002078406A JP3664144B2 JP 3664144 B2 JP3664144 B2 JP 3664144B2 JP 2002078406 A JP2002078406 A JP 2002078406A JP 2002078406 A JP2002078406 A JP 2002078406A JP 3664144 B2 JP3664144 B2 JP 3664144B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- signal line
- scanning line
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明はアクティブマトリクス液晶表示装置およびその駆動方法に関し、フリッカ調整方法の簡素化あるいは部品点数の削減を目的とするものである。
【0002】
【従来の技術】
図8に従来のアクティブマトリクス方式のTFT液晶パネルの画素構成を示す。図8においてVs(i)、Vs(i+1)は信号線、Vg(j)、Vg(j+1)は走査線、21は画素TFT、22は画素TFT21のゲート・ドレイン間容量、23は液晶容量、24は蓄積容量である。Vpは画素TFT21のドレイン端子に接続された画素電極を示し、Vcomは対向電極を示し、液晶容量23は画素電極と対向電極の間に存在する。蓄積容量24は液晶容量23に印加される電圧を安定的に保持する役割を持つ。図8では、すべての画素の蓄積容量が共通的に対向電極に接続されており、共通容量型と呼ばれる画素構成になっている。
【0003】
図8のような共通容量型の画素構成を持つアクティブマトリクス方式のTFT液晶パネルの従来の駆動方法として代表的な例を図9および図11に示す。図9において、Vgはある走査線電圧の駆動波形であり、1フレーム期間Tvに一度、高電位となってTFTのゲートをオンし、そのときに信号線電圧の最大値Vspまで画素電圧Vpが変化した後、TFTのゲートがオフされる。1本の走査線が選択される期間を水平走査期間と呼び、図9のThで示される。TFTのゲートがオフされる際、TFTのゲート・ドレイン間容量22により突き抜け電圧Vpdが生じ、画素電圧Vpが降下する。画素電圧Vpと対向電圧Vcomの差電圧Vlcpが液晶容量に印加され、次にTFTのゲートがオンされるまで1フレーム期間保たれる。次のフレーム期間では、信号線電圧が最小値Vsnとなって液晶容量には前述と絶対値が同じで逆極性の電圧Vlcnが印加され、液晶のフレーム交流駆動を行っている。
【0004】
図9のように液晶印加電圧VlcpおよびVlcnはフレーム期間ごとに極性が反転するが、その絶対値が等しくないとフリッカが発生し、焼きつきの原因ともなる。したがって、対向電圧Vcomを信号線電圧の中央値Vscから突き抜け電圧Vpdだけ低い電圧、すなわち、
(数1) Vcom=Vsc−Vpd
に設定する必要がある。図9の突き抜け電圧VpdはTFTのゲート・ドレイン間容量Cgdに起因しているが、具体的には次式で表現できる。
【0005】
(数2) Vpd=Cgd・Vgpp/(Cgd+Clc+Cst)
ここで、Vgppはゲート電圧振幅、Clcは液晶容量、Cstは蓄積容量である。(数2)の右辺の分母は画素電極Vpに接続される全容量の和である。ここでは、ソース・ドレイン間容量Csdなど他の寄生容量は十分小さいと仮定しているが、無視できない場合は(数2)の分母に加えれば良い。(数2)において例えば、容量比Cgd:Clc:Cst=0.1:1:1、Vgpp=25Vとすれば、突き抜け電圧Vpdは約1.2Vとなる。
【0006】
図10は(数2)の突き抜け電圧Vpdを考慮し、対向電圧Vcomを調整する回路の例である。31は可変抵抗であり、32はバッファ回路である。実際のフリッカ調整においては、画面を見ながらフリッカが最小になるように可変抵抗31を適当な値に調整している。
【0007】
図11は従来の駆動方法の別の例である。図11において走査線電圧Vgの駆動波形は図9と同様である。図11が図9と異なる点は、フレーム期間Tvごとに対向電圧Vcomが変化しており、信号線電圧の振幅が小さく済んでいることである。画素電圧Vpの挙動を説明すると、TFTのゲートをオンして信号線電圧の最大値Vspを画素電極に書き込んだ後、TFTのゲートがオフする際、図9と同様に突き抜け電圧Vpdが生じ、画素電圧Vpが降下する。次に、対向電圧Vcomの極性反転に伴って、液晶容量および蓄積容量によるカップリングのため画素電圧Vpも追従して変化し、画素電圧Vpと対向電圧Vcomの差電圧である液晶印加電圧Vlcpが得られる。図11の場合、フリッカ調整する際、対向電圧の中央値Vcomcを、信号線電圧の中央値Vscから突き抜け電圧Vpdだけ低い電圧に設定する必要がある。図11の突き抜け電圧Vpdも、(数2)で表すことができる。
【0008】
図12は、図11の駆動波形における対向電圧Vcomを調整する回路の例である。41は可変抵抗、42はバッファ回路、43、44はバッファ回路の増幅度を決める抵抗である。対向電圧の極性反転信号POLによって、抵抗43、44で決められた電圧振幅でVcom端子に出力される。この場合も、実際のフリッカ調整においては、画面を見ながらフリッカが最小になるように可変抵抗41を適当な値に調整している。
【0009】
【発明が解決しようとする課題】
アクティブマトリクス液晶パネルにおける従来のフリッカ調整では、目視により液晶パネルのフリッカレベルが最小になるように、外部の可変抵抗を調整して対向電圧(交流の場合は、その中央値)を信号線電圧の中央値から突き抜け電圧分だけ低い位置に設定していた。突き抜け電圧の大きさがあらかじめ分かっている場合であっても、TFTの特性ばらつきや特性の経時変化により、突き抜け電圧がずれてフリッカが発生したり、常に同じ条件のもとでフリッカ調整が行うことが困難であった。また、フリッカ調整という作業自体が量産ラインにおいては手間のかかる工程であった。さらに、携帯電話やPDAなどに用いられる小型パネルでは、液晶モジュールの小型化、軽量化、部品点数削減による低コスト化の要望が強い。
【0010】
【課題を解決するための手段】
本発明では、上記の課題を解決するために以下の手段を講じた。
【0011】
第一に、スイッチング素子のスイッチング動作に伴う画素電極の突き抜け電圧を検出する回路と、その検出値に応じて対向電極に対して電圧を出力する回路を備える構成とする。
【0012】
第二に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、補助容量の容量値が画素電極に接続される容量値に等しく設定される。
【0013】
第三に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、第一の走査線が選択されない垂直ブランキング期間に第二の走査線が選択される。
【0014】
第四に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、1フレーム期間に第二の走査線が複数回選択される。
【0015】
第五に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路を備える構成とし、第二の信号線には、前記第一の信号線の最大電圧振幅の中央値近辺が出力される。
【0016】
第六に、第二の信号線と第二の走査線とそれらの交点近傍に設けられた第二のスイッチング素子と、第二のスイッチング素子の入力端子と出力端子の間に設けられた補助容量からなる突き抜け電圧検出回路と、第二の信号線に電圧を出力するためのD/Aコンバータおよびバッファ回路を備える構成とし、D/Aコンバータへのデータを変化させることにより前記突き抜け電圧検出回路から対向電極へ出力する電圧が調整可能とする。
【0017】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【0018】
(実施の形態1)
図1に本発明の実施の形態1における全体の構成を示す。1はアクティブマトリクス液晶パネル、2は信号線駆動回路、3は走査線駆動回路、4は突き抜け電圧検出回路である。アクティブマトリクス液晶パネル1には、信号線Vs1、Vs2、Vs3、・・・Vsn、走査線Vg1、Vg2、Vg3、・・・Vgmが設けられ、それぞれ信号線駆動回路2および走査線駆動回路3が接続されている。信号線Vs(i)および走査線Vg(j)(ただし、i=1、2、3、・・・n、j=1、2、3、・・・m)の各交点近傍には画素TFT5(スイッチング素子)、液晶容量7、蓄積容量8が配置されている。6は画素TFT5のゲート・ドレイン間容量である。突き抜け電圧検出回路4には、信号線駆動回路2より第二の信号線Vsxが、走査線駆動回路3より第二の走査線Vgxが接続されており、これらの制御電圧により画素TFT5がオフする際の突き抜け電圧Vpdを検出し、アクティブマトリクス液晶パネル1に対してフリッカの生じない対向電圧Vcomを出力する。
【0019】
図2は、図1における突き抜け電圧検出回路4の具体的な例である。図2において、11は突き抜け電圧検出用TFT、12は突き抜け電圧検出用TFT11のゲート・ドレイン間容量、13は第二の信号線Vsxと突き抜け電圧検出用TFT11のドレイン端Vpxの間に存在する補助容量、14は突き抜け電圧検出用TFTのドレイン端Vpxを低インピーダンス変換するバッファ回路である。ここで、突き抜け電圧検出用TFT11は画素TFT5と同一基板上に存在し、同一プロセス・同一形状・同一サイズで設計されていることが望ましく、これが満たされる場合には、突き抜け電圧検出用TFT11のゲート・ドレイン間容量12は画素TFT5のゲート・ドレイン間容量6に等しくなる。ゲート・ドレイン間容量12の容量値をCgd、補助容量13の容量値をCxとし、走査線電圧Vgxがゲート電圧振幅Vgppで突き抜け電圧検出用TFT11のゲートをオフするときの、突き抜け電圧検出用TFTのドレイン端Vpxの電圧降下Vpdxは次式で表される。
【0020】
(数3) Vpdx=Cgd・Vgpp/(Cgd+Cx)
ここで、補助容量13が画素TFT5に接続される液晶容量7と蓄積容量8の和に等しいとき、すなわち、
(数4) Cx=Clc+Cst
が成り立つとき、(数2)と(数3)は等しくなり、画素TFT5の突き抜け電圧Vpdを検出できる。
【0021】
第二の信号線Vsxには、第一の信号線Vs(i)の最大電圧振幅の中央値Vscが入力される。このとき、図2の突き抜け電圧検出回路における対向電圧Vcomは、
(数5) Vcom=Vsc−Vpdx
と表されるので、(数1)のアクティブマトリクス液晶パネル1に印加すべき対向電圧Vcomが得られる。
【0022】
図3は、図1で示される構成における走査線の駆動波形を示している。図3において、T1は第一の走査線Vg1、Vg2、Vg3、・・・Vgmが選択されている表示期間であり、T2は第一の走査線が選択されない垂直ブランキング期間であり、それらの和(T1+T2)でフレーム期間Tvを構成している。第二の走査線Vgxは、垂直ブランキング期間T2において選択される。これにより、走査線駆動回路3の構成が簡単になるばかりでなく、表示領域に悪影響を与えないようにすることができる。
【0023】
図4は、図2で示される構成における突き抜け電圧検出用TFT11のドレイン端Vpxの電圧波形を示している。第二の信号線Vsxには、第一の信号線の最大電圧Vspおよび最小電圧Vsnの中央値Vscが出力され、画素TFT5の突き抜け電圧Vpdと等しい電圧降下Vpdxが生じている。この突き抜け電圧検出用TFTのドレイン端Vpxの電圧波形がバッファ回路14により低インピーダンス変換されて対向電圧Vcomとなり、アクティブマトリクス表示パネル1に供給されるので、フリッカのない表示が得られる。
【0024】
しかしながら、突き抜け電圧検出用TFT11のオフリークが比較的大きい場合、図5のように電圧降下Vpdxが1フレーム期間Tvにおいて一定でなくなる。この場合、アクティブマトリクス液晶パネル1への対向電圧Vcomも同様に変化することになるので、フリッカが発生する原因となる。図6はこれを改善するもので、第二の走査線Vgxを1フレーム期間Tvに複数回選択するものである。これにより、突き抜け電圧検出用TFTのドレイン端Vpxが1フレーム期間Tvより短い時間で(数5)の値にリフレッシュされるので、対向電圧Vcomが安定となりフリッカを抑制することができる。
【0025】
図7に、第二の信号線Vsxに電圧を印加する出力回路の例を示す。51はD/Aコンバータ、52はバッファ回路である。D/Aコンバータ51には、第一の信号線電圧の中央値Vscに対応するデジタルデータが入力され、D/A変換されてアナログ電圧としてのVscが出力される。このアナログ電圧Vscがバッファ回路52で低インピーダンス変換され、第二の信号線Vsxに対し電圧Vscを出力している。ここで、図7の出力回路は図1の信号線駆動回路2に設けられ、回路構成は第一の信号線Vs(i)に電圧を印加する出力回路に等しくすることができ、設計の手間を省ける。
【0026】
また、図7の出力回路はデジタルデータを変化させることにより、第二の信号線電圧Vsxを変化させることが可能である。すなわち、図2の突き抜け電圧検出回路における補助容量13の値Cxが、設計誤差により(数4)からずれた場合でも、それを補償することができることを意味する。その際、D/Aコンバータ51は第一の信号線Vs(i)と同じ分解能で調整できる。
【0027】
なお、本実施の形態1は、図9のように対向電圧Vcomが一定である駆動方法の場合に適用できるだけでなく、図11のように対向電圧Vcomが極性反転する駆動方法の場合にも適用できる。また、その対向反転周期がフレーム周期であってもライン周期であっても適用可能である。
【0028】
【発明の効果】
本発明によれば、アクティブマトリクス液晶パネルのフリッカ調整において、従来の可変抵抗を用いた手動調整に比べて簡単化でき、手間を削減できるという効果がある。また、TFT特性のばらつきや経時変化が生じた場合であっても、フリッカを発生しにくいという効果がある。さらに、可変抵抗を削減できるので、液晶モジュールの小型化、薄型化、低コスト化を実現できるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施形態における全体構成を示す図
【図2】本発明の実施形態における突き抜け電圧検出回路の構成を示す図
【図3】本発明の実施形態における走査線の駆動波形を示す図
【図4】本発明の実施形態における突き抜け電圧検出回路の駆動波形を示す図
【図5】本発明の実施形態における走査線の別の駆動波形を適用する場合を示す図
【図6】本発明の実施形態における走査線の別の駆動波形を示す図
【図7】本発明の実施形態における第二の信号線への出力回路を示す図
【図8】従来のアクティブマトリクス液晶パネルの構成を示す図
【図9】従来のアクティブマトリクス液晶パネルの駆動波形を示す図
【図10】従来のフリッカ調整回路の構成を示す図
【図11】従来のアクティブマトリクス液晶パネルの別の駆動波形を示す図
【図12】従来の別のフリッカ調整回路の構成を示す図
【符号の説明】
1 アクティブマトリクス液晶パネル
2 信号線駆動回路
3 走査線駆動回路
4 突き抜け電圧検出回路
5,21 画素TFT
6,12,22 ゲート・ドレイン間容量
7,23 液晶容量
8,24 蓄積容量
11 突き抜け電圧検出用TFT
13 補助容量
14,32,42,52 バッファ回路
31,41 可変抵抗
43,44 抵抗
51 D/Aコンバータ
Cgd ゲート・ドレイン間容量
Clc 液晶容量
Cst 蓄積容量
Csd ソース・ドレイン間容量
Vs1,Vs2,Vs3,Vsn,Vs(i) 第一の信号線、およびその電圧
Vg1,Vg2,Vg3,Vgm,Vg(j) 第一の走査線、およびその電圧
Vsx 第二の信号線、およびその電圧
Vgx 第二の走査線、およびその電圧
Vgっp ゲート電圧振幅
Vp 画素電極、および画素電圧
Vpx 突き抜け電圧検出用TFTのドレイン端
Vcom 対向電極、および対向電圧
Vcomc 対向電圧の中央値
Th 水平走査期間
Tv フレーム期間
Vg 走査線電圧
Vsp 信号線電圧の最大値
Vsn 信号線電圧の最小値
Vsc 信号線電圧の中央値
Vpd 突き抜け電圧
Vlcp,Vlcn 液晶印加電圧
POL 極性反転信号
Claims (3)
- 複数の第一の信号線及び第一の走査線と、前記第一の信号線及び第一の走査線に接続された複数の第一のスイッチング素子と、前記第一のスイッチング素子に接続された画素電極とを有する第一の基板と、
対向電極を有する第二の基板と、
前記第一の基板と第二の基板との間に封入された液晶材料と、を備える液晶表示装置であって、
前記第一の基板上に、第二の信号線及び第二の走査線と、前記第二の信号線及び第二の走査線に接続された第二のスイッチング素子と、前記第二のスイッチング素子に接続された補助容量とを有する突き抜け電圧検出回路を備え、
1フレーム期間に前記第二の走査線が複数回選択されることを特徴とする液晶表示装置。 - 前記補助容量の容量値が、前記画素電極に接続される液晶容量及び蓄積容量のそれぞれの容量値の和に等しいことを特徴とする請求項1記載の液晶表示装置。
- 前記突き抜け電圧検出回路の出力電圧を低インピーダンス変換するバッファ回路を備え、前記バッファ回路の出力電圧が前記対向電極に供給されることを特徴とする請求項1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002078406A JP3664144B2 (ja) | 2002-03-20 | 2002-03-20 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002078406A JP3664144B2 (ja) | 2002-03-20 | 2002-03-20 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003280602A JP2003280602A (ja) | 2003-10-02 |
JP3664144B2 true JP3664144B2 (ja) | 2005-06-22 |
Family
ID=29228368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002078406A Expired - Fee Related JP3664144B2 (ja) | 2002-03-20 | 2002-03-20 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3664144B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4813802B2 (ja) * | 2005-01-13 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 液晶駆動装置、液晶表示装置及び液晶駆動方法 |
TWI327717B (en) * | 2005-11-22 | 2010-07-21 | Prime View Int Co Ltd | Method and circuit for common voltage setup and measurement |
-
2002
- 2002-03-20 JP JP2002078406A patent/JP3664144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003280602A (ja) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4988258B2 (ja) | 液晶表示装置及びその駆動方法 | |
US8866717B2 (en) | Display device and drive method providing improved signal linearity | |
US20060201931A1 (en) | Touch sensible display device, and driving apparatus and method thereof | |
US20130293526A1 (en) | Display device and method of operating the same | |
US20060119755A1 (en) | Liquid crystal display device | |
US8217926B2 (en) | Liquid crystal display having compensation circuit for reducing gate delay | |
US7834837B2 (en) | Active matrix liquid crystal display and driving method thereof | |
US10453411B2 (en) | Display driving method, display panel and display device | |
US20080291144A1 (en) | Liquid crystal display having common voltage modulator | |
KR20020048693A (ko) | 스윙 공통 전극 전압을 이용한 액정 표시 장치 및 이의구동 방법 | |
EP2720219A1 (en) | LCD with common voltage driving circuits | |
CN1201187C (zh) | 有源矩阵型液晶显示装置的驱动方法及其驱动电路 | |
JP3068465B2 (ja) | 液晶表示装置 | |
JPH07253765A (ja) | 液晶アクティブマトリクス表示装置 | |
US6911966B2 (en) | Matrix display device | |
JPH02217894A (ja) | 液晶表示装置の駆動装置 | |
JP3664144B2 (ja) | 液晶表示装置 | |
US7804471B2 (en) | Liquid crystal display and driving method and driving circuit thereof | |
US8558821B2 (en) | Power device capable of improving flicker of a liquid crystal display, liquid crystal display capable of improving flicker, and method capable of improving flicker of a liquid crystal display | |
JPH0336519A (ja) | 液晶表示装置の駆動装置 | |
JPH09236790A (ja) | 液晶表示装置およびその駆動方法 | |
JP2006010897A (ja) | 表示装置および表示装置の駆動方法 | |
JP3587829B2 (ja) | 液晶表示装置およびその駆動方法 | |
CN114019737B (zh) | 一种阵列基板及其驱动方法、显示面板、显示装置 | |
JP3361265B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |