JP3661851B2 - Dry etching method and dry etching apparatus - Google Patents
Dry etching method and dry etching apparatus Download PDFInfo
- Publication number
- JP3661851B2 JP3661851B2 JP2001177811A JP2001177811A JP3661851B2 JP 3661851 B2 JP3661851 B2 JP 3661851B2 JP 2001177811 A JP2001177811 A JP 2001177811A JP 2001177811 A JP2001177811 A JP 2001177811A JP 3661851 B2 JP3661851 B2 JP 3661851B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- chamber
- dry etching
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ドライエッチング方法及びこのドライエッチング方法を用いて製造される半導体装置の製造方法に関し、詳しくは、半導体基板上の半導体層を素子分離するために用いられるシリコンナイトライド膜をドライエッチングしてパターン形成するドライエッチング方法及びこのドライエッチング方法を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来、LOCOS法、STI法等を用いて半導体基板上に形成された半導体膜の素子分離を行う際には、パターニングされたシリコンナイトライド膜が用いられる。すなわち、LOCOS法では、熱酸化による素子分離領域を形成する際に、素子分離領域以外の領域が酸化されることを防止する酸化防止膜としてシリコンナイトライド膜が用いられ、また、STI法では、CVD法により半導体基板の全面に堆積された絶縁膜に対して、CMP法を用いて素子分離領域以外の領域の絶縁膜を除去する際に、素子分離領域の絶縁膜が除去されることを防止するためのストッパー膜としてシリコンナイトライド膜が用いられる。
【0003】
シリコンナイトライド膜は、縮小投影露光を用いたフォトリソグラフィ技術によって、レジストパターンをシリコンナイトライド膜上に形成した後、このレジストパターンをマスクとして、反応性イオンエッチング等のドライエッチングによって加工することによりパターン形成される。シリコンナイトライド膜をドライエッチングするには、一般に、平行平板型の反応性イオンエッチング(Reactive Ion Etching:以下、RIEと記載する)装置、マグネトロン型のRIE装置等が用いられ、CHF3ガス、CF4ガス、Arガス、O2等のガスの混合物による反応性プラズマによって精度良くパターン形成される。
【0004】
しかし、半導体装置の高集積化に伴って、素子分離幅の微細化及び寸法精度のさらなる向上が求められており、エッチングレート、エッチングにおけるレジストパターンからの寸法シフト等が変動する要因を除くために、ドライエッチング装置のエッチングチャンバー内の初期化(コンディショニング)を行って、可能な限りエッチングチャンバー内の状態を一定に維持することが強く求められている。
【0005】
エッチングチャンバー内を一定の状態とするために、エッチング中におけるチャンバー内のプラズマガスの状態を常時監視すること、シリコンナイトライド膜をパターニングする前にドライエッチング装置のチャンバーを初期化(コンディショニング)すること等が考えられるが、半導体装置の高集積化に伴う素子分離層の微細化に対応できるほどパターン形成を高精細化できるまでには至っていない。
【0006】
特開平10−64886号公報には、ドライエッチング装置のチャンバー内におけるコンディション変化の要因となるCF系重合物の量を連続的に監視するドライエッチング装置が開示されている。
【0007】
図8は、この公報に記載されたドライエッチング装置1を示す概略図である。
【0008】
このドライエッチング装置1は、所望のエッチングガスを充填してエッチングガス雰囲気を形成するチャンバー10を有している。このチャンバー10の内部には、エッチング処理がなされる被エッチング処理物であるウエハー40を載置するステージ11が設けられている。ステージ11は、下部電極を兼ねており、チャンバー10の外部に設けられたRF電源12に接続されている。チャンバー10内の上部には、ステージ11に対向して上部電極13が設けられており、上部電極13とRF電極12に接続されたステージ11との間でRF電圧がチャンバー10内に印加される。
【0009】
チャンバー10の側壁には、石英により形成された石英窓14が設けられている。チャンバー10の外部には、チャンバー10内にプラズマを発生させるための電界を発生させる電界供給源17が石英窓14に対向して設けられており、この電界供給源17には、高周波電力を電界供給源17に供給するソース電源18が接続されている。
【0010】
また、チャンバー10内において、ウエハー40が載置されるステージ11の近傍となる位置には、補助電極15が設けられており、補助電極15上には、チャンバー10内で生成されるプラズマによってスパッタされた生成物が堆積される。チャンバー10の上部でかつ補助電極15に対向する位置には、補助電極15に堆積された生成物の厚さを測定する膜厚測定手段16が設けられている。チャンバー10内にプラズマを発生させる電界供給源17及び膜厚測定手段16は、フィードバック手段20に接続されており、このフィードバック手段20は、膜厚測定手段16による測定結果に基づいて、ソース電源18を制御して電界供給源17に供給される高周波電力を変位させる。
【0011】
このドライエッチング装置1では、酸化シリコン系材料である石英窓14がスパッタされて生成する生成物がウエハー40上に堆積する堆積速度を、補助電極15上に堆積する生成物の厚さを膜厚測定手段16にて測定することにより、間接的に測定することができ、この膜厚測定手段16にて測定されたCF系重合化合物の堆積量の測定結果に基づいて、フィードバック手段20が、ドライエッチング時の電界供給手段17から供給される電力を制御することによって、チャンバー10内のプラズマ状態が安定に維持される。
【0012】
【発明が解決しようとする課題】
特開平10−64886号公報に記載されたドライエッチング装置1は、ステージ11上に載置されたウエハー40のドライエッチング処理を進める際に、石英窓14から生成されて補助電極15上に堆積したCF系重合物の堆積物量を測定することにより、チャンバー10内のコンディションが一定に維持されるが、同種のCF系重合物間においても、その結合状態によってプラズマに対する影響が異なることから、上記のように補助電極15に堆積した堆積物量を測定することによる間接的な監視方法では、ウエハー40上に堆積した堆積物の膜質まで正確に把握することは困難である。このため、今後、ますます求められる素子分離の微細化、寸法精度のさらなる向上に対応することができず、また、コスト低減のためのスループットの向上にも対応することができないという問題がある。
【0013】
本発明は、上記課題を解決するためになされたものであり、ドライエッチング工程におけるチャンバー内のコンディションの変化を正確に把握することができ、寸法精度の向上に対応することができるドライエッチング方法及びこのドライエッチング方法を用いた半導体装置の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記課題を解決するため、本発明のドライエッチング方法は、エッチングチャンバー内にエッチングガスを充填して該エッチングガスの雰囲気中に所定の電圧を印加することにより、シリコンナイトライド膜を所定形状にドライエッチングするためのプラズマ空間を形成して、前記エッチングチャンバー内において前記シリコンナイトライド膜をドライエッチングするドライエッチング方法において、前記シリコンナイトライド膜をドライエッチングする前に、CHF3/Ar/O2 の雰囲気下において前記エッチングチャンバー内のプラズマ発光の発光強度を測定して、前記エッチングチャンバー内のCF系化合物により、Arの発光強度に対するCF2の発光強度が所定の値になるように前記チャンバー内を初期化した後に、前記ドライエッチング用のエッチングガスを用いて前記シリコンナイトライド膜のエッチングを行うことを特徴とするものである。
【0015】
前記ドライエッチング用のエッチングガスが、CHF 3 /CF 4 /Ar/O 2 であることが好ましい。
【0016】
前記初期化状態は、波長352nmの前記CF2の発光強度と、波長451nmの前記Arの発光強度との相対比が1以下になることに基づいて決定されることが好ましい。
【0017】
また、本発明のドライエッチング装置は、反応性エッチングガスを充填してエッチングガスの雰囲気を形成するエッチングチャンバーと、前記エッチングチャンバー内にて被処理物が載置されるように設けられたカソード電極と、前記エッチングチャンバー内にて前記カソード電極に対向して設けられたアノード電極と、前記カソード電極と前記アノード電極との間にプラズマを発生させる手段と、前記エッチングチャンバー内に磁界を発生させる手段と、前記エッチングチャンバーの側壁における前記カソード電極の側方に設けられた石英窓と、前記エッチングチャンバー内のプラズマ発光の発光強度を測定するために前記石英窓の外部に設けられた発光分光器とを備え、前記カソード電極上に配置されたシリコンナイトライド膜を所定形状にドライエッチングする場合において、前記シリコンナイトライド膜をドライエッチングする前に、CHF3/Ar/O2 の雰囲気下において前記エッチングチャンバー内のプラズマ発光の発光強度を前記発光分光器に基づいて測定して、前記エッチングチャンバー内のCF系化合物により、Arの発光強度に対するCF2の発光強度が所定の値になった後に、前記ドライエッチング用のガスを該チャンバー内に導入する構成になっていることを特徴とする。
【0018】
【発明の実施の形態】
以下、本発明に係るドライエッチング方法及びこのドライエッチング方法を用いて製造される半導体装置の製造方法について図面に基づいて説明する。
【0019】
図1は、本発明に係るドライエッチング方法に使用されるマグネトロン型RIE装置を示す概略図である。
【0020】
このマグネトロン型RIE装置は、反応性のエッチングガスを充填して、エッチングガスの雰囲気を形成する中空のエッチングチャンバー21を有している。エッチングチャンバー21の内部には、エッチング対象となる半導体基板28を載置するカソード電極22が設けられている。エッチングチャンバー21の内部には、カソード電極22に対向して、アノード電極23が設けられている。カソード電極22は、エッチングチャンバー21の外部に設けられたRF電源29に接続され、アノード電極23は、エッチングチャンバー21の外部において接地されている。エッチングチャンバー21の側面には、マグネットコイル24が嵌合されており、図示しない駆動電源から電圧がマグネットコイル24に印加されることによりエッチングチャンバー21内に磁界が発生する。
【0021】
また、エッチングチャンバー21の側壁におけるカソード電極22の側方となる部分には、石英からなる石英窓25が設けられており、この石英窓25の外部には、エッチングチャンバー21内のプラズマ発光の発光強度を測定する発光分光器26が設けられている。発光分光器26は、マグネットコイル24に印加する電圧を制御するフィードバックシステム27に接続されている。なお、このフィードバックシステム27は、ドライエッチング装置における被エッチング膜のドライエッチングの終了を検出するために、すでに市販されているフィードバックシステムをそのまま使用することができる。
【0022】
上記構成のマグネトロン型RIE装置を用いて、エッチングチャンバー21内のカソード電極22上に載置された半導体基板28をエッチングする場合には、エッチングチャンバー21の内部に、図示しないエッチングガス供給手段によりエッチングガスを充填した状態で、RF電源29から交流電圧を印加することによりエッチングチャンバー21内のカソード電極22とアノード電極23との間にプラズマを発生させる。このRF電源29からの交流電圧の印加によるプラズマの発生と同時に、マグネットコイル24に図示しない駆動回路から電圧を印加することにより、エッチングチャンバー21内に磁界を発生させる。
【0023】
この磁界によって、エッチングチャンバー21内に発生されたプラズマ中の電子がサイクロイド運動して、プラズマ空間中のガスのイオン化が促進されて、エッチングパターンの微細化に必須となる低圧力下における高密度プラズマが形成される。
【0024】
なお、通常のマグネトロン型RIE装置において、半導体基板28上におけるプラズマが、プラズマ中の荷電粒子のE×Bドリフトに起因して不均一になるという問題については、マグネットコイル24に印加する電圧を適宜変化させて、プラズマ中の磁界を回転させることにより解消される。
【0025】
発光分光器26は、エッチングチャンバー21の側壁に設けられた石英窓25を介してエッチングチャンバー21内のプラズマ発光を測定する。フィードバックシステム27は、測定された分光データを演算処理し、その演算結果に基づいて、マグネットコイル24に印加される電圧を制御する。
【0026】
次に、マグネトロン型RIE装置を用いて、半導体基板の素子分離工程に用いられるシリコンナイトライド膜をドライエッチングする一般的な手順について説明する。
【0027】
図2(a)〜(d)は、それぞれ、ドライエッチングにより半導体基板上に所定のパターンに形成されたシリコンナイトライド膜を形成する手順について、工程毎に説明する断面図である。
【0028】
まず、図2(a)に示すように、熱酸化法を用いることにより、シリコン基板31上の全面にわたってシリコン酸化膜32を形成する。本実施の形態では、シリコン酸化膜32の膜厚を14nmとした。続いて、LP−CVD装置により、シリコン酸化膜32上にその全面にわたってシリコンナイトライド膜33を堆積する。本実施の形態では、シリコンナイトライド膜33の膜厚を160nmとした。
【0029】
次に、図2(b)に示すように、フォトリソグラフィ技術を用いることにより、シリコンナイトライド膜33の加工用マスクとなるレジストパターン34を、シリコンナイトライド膜33上に形成する。本実施の形態では、シリコンナイトライド膜33上にエキシマ用レジストを700nmの厚さに塗布した後、エキシマステッパ装置を用いた縮小投影露光を行い、さらに、現像工程を経て、所望のレジストパターン34を形成した。
【0030】
その後、図2(c)に示すように、レジストパターン34をマスクとして、本発明のマグネトロンRIE装置を用いて、シリコンナイトライド膜33を所定のパターンに加工する。
【0031】
次に、図2(d)に示すように、シリコンナイトライド膜33のエッチングの後に残留したレジストパターン34の残留物をプラズマエッチング技術によって除去する。本実施の形態では、この工程に誘電結合プラズマを用いたダウンフロー型のアッシング装置を用いている。
【0032】
以上の工程が、シリコンナイトライド膜33を所望のパターンに加工する工程であり、これらの工程を経ることによって、素子分離工程におけるシリコンナイトライド膜33のパターンが形成される。
【0033】
これらの工程を行うにあたって、レジストパターン34に対して、ドライエッチングによりシリコンナイトライド膜33を正確にパターン形成する工程(図2(c))が、形成されるパターンの寸法シフト等の低減を図る上で最も重要である。
【0034】
次に、シリコンナイトライド膜のドライエッチングについて説明する。
【0035】
シリコンナイトライド膜のドライエッチングは、CHF3及びCF4のフロロカーボンガスに、ArとO2等を添加したガス雰囲気下で行われる。
【0036】
本発明に用いられる代表的なドライエッチングの条件を示す。
【0037】
CHF3/CF4/Ar/O2=5/25/100/8sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 300Gauss
ここで、本発明のドライエッチング方法において、レジストパターンに基づいて形成されるパターンの寸法シフトに関して、O2ガス流量に対する依存性について検討した結果を図3に示す。なお、図3中に示した寸法シフトは、フォト後のレジストパターンとしては、幅0.22μmのラインを0.22μmの間隔をあけて形成する密集(密)パターンと、幅が0.22μmのラインを、22.0μmの間隔をあけて形成する孤立(疎)パターンとについて、それぞれ評価している。
【0038】
図3を参照すると、O2ガス流量を増加させることにより、レジストパターンに対して形成されたパターンの寸法シフトを抑制することが明らかである。特に、孤立(疎)パターンでは、寸法シフトが顕著に抑制されている。
【0039】
ドライエッチング工程において、エッチングによって生成するプラズマ中のCF系反応生成物が、シリコンナイトライド膜の側面に重合物として付着することに起因してエッチングパターンの寸法シフトが低下することが既に知られており、O2ガスが、このようにシリコンナイトライド膜に付着した重合物を排除していると考えられる。したがって、エッチングガスに含まれるO2ガス流量を増加させることにより、シリコンナイトライド膜の側面に付着した重合物の分解及び除去が促進され、シリコンナイトライド膜をエッチングして形成されるパターンの寸法シフト量が低減される。
【0040】
図4は、4種類の異なる集積回路パターンをそれぞれ有するAサンプル、Bサンプル、Cサンプルの半導体基板のそれぞれについて、上記のマグネトロン型RIE装置を用いてシリコンナイトライド膜をエッチングして、形成されたパターンの寸法シフトを計測して集計した結果を示すグラフである。なお、パターンの寸法シフトは、前述と同様に規定される密パターンと疎パターンとによって測定した。
【0041】
また、上記のA〜Cの各サンプルをエッチングする直前に、エッチングチャンバー内の初期化を下記の条件によって実施している。
【0042】
CHF3/Ar/O2=45/15/150sccm
Pressure 200mTorr RF-Power 800W
Magnetic-field 300Gauss
Time 300sec
A〜Cの各サンプルにおいては、半導体基板上のレジストパターンの被覆率がそれぞれ異なっており、エッチング中にプラズマによって生成される重合物量、レジストから放出されるカーボン、フッ素の重合物、CF系重合物のエッチングチャンバーへの付着量がそれぞれ異なることとなるため、A〜Cの各サンプルのシリコンナイトライド膜のエッチングは、それぞれ、以下に示す異なる条件にて処理することにより行った。
[Aサンプルのドライエッチング条件]
CHF3/CF4/Ar/O2=5/25/100/8sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 30Gauss
[Bサンプルのドライエッチング条件]
CHF3/CF4/Ar/O2=10/22/100/10sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 30Gauss
[Cサンプルのドライエッチング条件]
CHF3/CF4/Ar=50/5/150/8sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 30Gauss
図4に示すように、A〜Cの各サンプルに対して、上記の各条件によりエッチング処理を行った結果、形成されるパターンの寸法シフトの値が、正側または負側にそれぞればらつきが生じており、同じAサンプルに対しても、エッチング処理を行う都度、異なる寸法シフトとなることとなり、寸法シフトの値を一定に制御することができない。
【0043】
このように、半導体基板上に形成されるパターンの寸法をコントロールできず、ばらつきが生じると、半導体基板の活性領域の幅の変動に伴うトランジスタ特性の劣化、製造歩留まりの低下が引き起こされることになる。特に、多種にわたる半導体基板を製造する必要がある半導体装置の製造工場においては、シリコンナイトライド膜のドライエッチングにおける寸法シフトの制御が困難であることは、重大な問題になっている。
【0044】
図5(a)〜(d)は、それぞれ、上記の各サンプルのエッチング処理工程前における初期化において、エッチングチャンバー内のプラズマの発光状態を発光分光器にて測定した結果を示すグラフであり、初期化を実施する時間を変動した場合の発光スペクトル強度の変動を示している。
【0045】
図5(a)〜(d)を比較すると、初期化するためのプラズマ処理時間が増加するに従って、CF2の発光強度(321nm)は、5minで55程度、10minで46程度、15minで43程度、30minで42程度に徐々に低減していることが分かった。また、これに対して、不活性ガスであるArの発光強度(451nm)は、各処理時間にわたって、44程度のほぼ一定の値になっている。
【0046】
この結果は、初期化に費やす時間を増加させることにより、エッチングチャンバー内に発生するシリコンナイトライド膜の側面に付着するCF系重合物の原料となるCF系化合物が、時間の経過により、エッチングガス中に含まれるO2ガスにより徐々に分解されて、均一化されていくことによって説明される。
【0047】
このように、初期化のための時間を増加させることにより、エッチングチャンバー内に生成するCF系化合物の影響を解消することができるが、初期化のための時間を、例えば、常に、15分〜30分として一律に処理すると、半導体基板を製造する際のスループットを向上させることができないという問題がある。
【0048】
本発明においては、エッチングチャンバー内の初期化工程において、図5(a)〜(d)のそれぞれに示すように、処理時間の経過により変動する「CF2発光(321nm)強度」と、処理時間にかかわらず変動しない「Ar発光(451nm)強度」との相対比を比較することにより、エッチングチャンバー内の初期化状態を制御する。
【0049】
このようにエッチングチャンバー内を監視してエッチングチャンバーの初期化工程を行うことによって、CF2の発光強度が、時間の経過に従って徐々に低下していくことが把握でき、エッチングチャンバー内のプラズマ状態を安定した状態にするための最小限の処理時間によって、エッチングチャンバー内を初期化することができる。また、本発明の方法では、発光分光器によって測定される発光強度が石英窓に付着する重合物により、見かけ上低下してしまうという問題に対しても、Arの発光強度とCF2の発光強度との相対比を求めることによって解消される。
【0050】
図6は、上記の初期化工程によって、CF2の発光強度とArの発光強度との強度比が1以下に低下するまでの処理時間について、A〜Cの各サンプルについて検討した結果を示すグラフである。
【0051】
図6を参照すると、Aサンプルでは277秒、Bサンプルでは720秒、Cサンプルでは895秒の初期化工程の処理時間によって、CF2の発光強度とArの発光強度との強度比が1以下に達することが分かった。
【0052】
図7は、上記により得られたA〜Cの各サンプルについてのそれぞれの初期化工程に要する処理時間によってエッチングチャンバー内を初期化した後、A〜Cの各サンプルをエッチングして形成したときのパターンの寸法シフト値を求めた結果を示すグラフである。
【0053】
図4に示す結果と比較すると、図7では、A〜Cのどのサンプルについても、エッチング処理後の寸法シフト値が一定に制御されて、所望の線幅とすることができることが明らかである。さらに、Aサンプルについてエッチングした2回の処理結果を比較しても同程度の寸法シフトとなっており、エッチング処理を行う都度寸法シフトが変動することが解消されている。
【0054】
このことにより、半導体装置の活性領域の変動に伴うトランジスタ特性の劣化を防止することができ、製品の歩留まりの安定と向上とを図ることができる。
【0055】
このように、本発明の半導体装置の製造方法では、シリコンナイトライド膜のドライエッチング工程によってラインを形成する際に生じる線幅の寸法シフトのばらつきを飛躍的に低減することができ、しかも、初期化のために費やされる処理時間を最小限度に抑えることができるために、多種で、且つ大量の半導体装置を製造する半導体製造工場において、半導体装置を製造する場合に特に有用である。
【0056】
【発明の効果】
本発明では、エッチングチャンバー内のプラズマの発光状態を測定し、測定されたプラズマの発光状態に基づいてエッチングチャンバー内の初期化状態を決定するため、従来の方法で問題となっていたエッチングチャンバー内のプラズマ状態の変化によるドライエッチング時に形成される線幅の寸法シフトのばらつきを低減することができ、半導体基板の高集積化に対応することができる。
【0057】
この初期化のための時間は、CF2の発光強度とArの発光強度との相対比かが一定になることによって判断するため、初期化のための時間を最小限にすることができ、スループットを向上させることができ、生産コストを低減させることができる。
【図面の簡単な説明】
【図1】本発明に係るドライエッチング装置を示す概略図である。
【図2】(a)〜(d)は、それぞれ、半導体基板上に設けられたシリコンナイトライド膜を加工する手順を工程毎に説明する断面図である。
【図3】シリコンナイトライド膜のドライエッチングにおけるO2流量と寸法シフトとの関係を表すグラフである。
【図4】初期化工程を一定の条件とした場合の、シリコンナイトライド膜のドライエッチング工程後の各サンプルの寸法シフトのばらつきを示す表すグラフである。
【図5】(a)〜(d)は、それぞれ、エッチングチャンバーの初期化に費やす時間を異ならせた場合のプラズマの発光スペクトル強度の変化を示すグラフである。
【図6】A〜Cの各サンプルについて、CF2の発光強度とArの発光強度との強度比の経時変化を示すグラフである。
【図7】CF2の発光強度とArの発光強度との強度比が1以下となる時間だけ初期化した場合の、シリコンナイトライド膜のドライエッチング工程後の各サンプルの寸法シフトのばらつきを示す表すグラフである。
【図8】従来のドライエッチング装置を示す概略図である。
【符号の説明】
21 エッチングチャンバー
22 カソード電極
23 アノード電極
24 マグネットコイル
25 石英窓
26 発光分光器
27 フィードバックシステム
28 ウエハー
29 RF電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a dry etching method and a method for manufacturing a semiconductor device manufactured using the dry etching method, and more specifically, dry etching a silicon nitride film used for element isolation of a semiconductor layer on a semiconductor substrate. The present invention relates to a dry etching method for pattern formation and a semiconductor device manufacturing method using the dry etching method.
[0002]
[Prior art]
Conventionally, when element isolation of a semiconductor film formed on a semiconductor substrate is performed using a LOCOS method, an STI method, or the like, a patterned silicon nitride film is used. That is, in the LOCOS method, when forming an element isolation region by thermal oxidation, a silicon nitride film is used as an anti-oxidation film for preventing regions other than the element isolation region from being oxidized, and in the STI method, Prevents the removal of the insulating film in the element isolation region when the insulating film other than the element isolation region is removed using the CMP method for the insulating film deposited on the entire surface of the semiconductor substrate by the CVD method. A silicon nitride film is used as a stopper film for this purpose.
[0003]
A silicon nitride film is formed by forming a resist pattern on the silicon nitride film by photolithography using reduced projection exposure and then processing the resist pattern as a mask by dry etching such as reactive ion etching. A pattern is formed. In order to dry-etch a silicon nitride film, a parallel plate type reactive ion etching (hereinafter referred to as RIE) apparatus, a magnetron type RIE apparatus, or the like is generally used.ThreeGas, CFFourGas, Ar gas, O2A pattern is formed with high accuracy by reactive plasma using a mixture of gases such as.
[0004]
However, along with the high integration of semiconductor devices, there is a need for further refinement of element isolation width and further improvement of dimensional accuracy, in order to eliminate factors that fluctuate the etching rate, dimensional shift from the resist pattern in etching, etc. In addition, there is a strong demand to perform initialization (conditioning) in the etching chamber of the dry etching apparatus and maintain the state in the etching chamber as constant as possible.
[0005]
In order to keep the inside of the etching chamber constant, the plasma gas state in the chamber during etching is constantly monitored, and the chamber of the dry etching apparatus is initialized (conditioning) before patterning the silicon nitride film. However, the pattern formation has not yet been made so fine that it can cope with the miniaturization of the element isolation layer accompanying the high integration of the semiconductor device.
[0006]
Japanese Patent Application Laid-Open No. 10-64886 discloses a dry etching apparatus that continuously monitors the amount of a CF-based polymer that causes a change in the condition in the chamber of the dry etching apparatus.
[0007]
FIG. 8 is a schematic view showing the dry etching apparatus 1 described in this publication.
[0008]
The dry etching apparatus 1 has a
[0009]
A
[0010]
Further, in the
[0011]
In this dry etching apparatus 1, the deposition rate at which the product generated by sputtering the
[0012]
[Problems to be solved by the invention]
The dry etching apparatus 1 described in Japanese Patent Laid-Open No. 10-64886 is generated from the
[0013]
The present invention has been made to solve the above-described problems, and can provide a dry etching method capable of accurately grasping the change in the condition in the chamber in the dry etching process and corresponding to the improvement in dimensional accuracy. It is an object of the present invention to provide a method for manufacturing a semiconductor device using this dry etching method.
[0014]
[Means for Solving the Problems]
In order to solve the above-described problems, the dry etching method of the present invention fills an etching gas into an etching chamber and applies a predetermined voltage in the atmosphere of the etching gas, thereby drying the silicon nitride film into a predetermined shape. Plasma space for etchingFormingIn the dry etching method of dry etching the silicon nitride film in the etching chamber, CHF is performed before dry etching the silicon nitride film.3/ Ar / O2 Under the atmosphere ofPlasma in the etching chamberEmission intensityThe CF with respect to the emission intensity of Ar is measured by the CF compound in the etching chamber.2In the chamber so that the emission intensity of theInitializedThen, the silicon nitride film is etched using the etching gas for dry etching.
[0015]
The etching gas for dry etching is CHF. 3 / CF 4 / Ar / O 2 Is preferably.
[0016]
SaidThe initialization state isWith a wavelength of 352 nmCF2Emission intensity of, The wavelength of 451 nmIt is preferably determined based on the relative ratio of the Ar emission intensity to 1 or less.
[0017]
The dry etching apparatus of the present invention includes an etching chamber that fills a reactive etching gas to form an etching gas atmosphere, and a cathode electrode that is provided so that an object to be processed is placed in the etching chamber. And an anode electrode provided opposite to the cathode electrode in the etching chamber; means for generating plasma between the cathode electrode and the anode electrode; and means for generating a magnetic field in the etching chamber A quartz window provided on the side of the cathode electrode on the side wall of the etching chamber, and an emission spectrometer provided outside the quartz window for measuring the emission intensity of plasma emission in the etching chamber; A silicon nitride film disposed on the cathode electrode in a predetermined shape In the case of dry etching, the silicon nitride film before the dry etching, CHF3/ Ar / O2 Under the atmosphere ofPlasma in the etching chamberEmission intensityIs measured based on the emission spectroscope, and CF with respect to the emission intensity of Ar is obtained by the CF-based compound in the etching chamber.2The gas for dry etching is introduced into the chamber after the emission intensity reaches a predetermined value.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a dry etching method according to the present invention and a method of manufacturing a semiconductor device manufactured using the dry etching method will be described with reference to the drawings.
[0019]
FIG. 1 is a schematic view showing a magnetron type RIE apparatus used in the dry etching method according to the present invention.
[0020]
This magnetron type RIE apparatus has a
[0021]
Further, a
[0022]
When the
[0023]
Due to this magnetic field, electrons in the plasma generated in the
[0024]
Note that in a normal magnetron type RIE apparatus, regarding the problem that the plasma on the
[0025]
The
[0026]
Next, a general procedure for dry-etching a silicon nitride film used in an element isolation process of a semiconductor substrate using a magnetron type RIE apparatus will be described.
[0027]
2A to 2D are cross-sectional views for explaining the procedure for forming a silicon nitride film formed in a predetermined pattern on a semiconductor substrate by dry etching.
[0028]
First, as shown in FIG. 2A, a
[0029]
Next, as shown in FIG. 2B, a resist
[0030]
Thereafter, as shown in FIG. 2C, the
[0031]
Next, as shown in FIG. 2D, the resist
[0032]
The above process is a process of processing the
[0033]
In performing these steps, the step of accurately patterning the
[0034]
Next, dry etching of the silicon nitride film will be described.
[0035]
For dry etching of silicon nitride film, CHFThreeAnd CFFourFluorocarbon gas with Ar and O2Etc. are performed in a gas atmosphere to which etc. are added.
[0036]
The typical dry etching conditions used in the present invention will be described.
[0037]
CHFThree/ CFFour/ Ar / O2= 5/25/100 / 8sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 300Gauss
Here, in the dry etching method of the present invention, with respect to the dimension shift of the pattern formed based on the resist pattern, O2The result of examining the dependence on the gas flow rate is shown in FIG. Note that the dimensional shift shown in FIG. 3 is that the resist pattern after photo is a dense (dense) pattern in which lines having a width of 0.22 μm are formed with an interval of 0.22 μm, and a width of 0.22 μm. Each of the lines is evaluated for an isolated (sparse) pattern formed with an interval of 22.0 μm.
[0038]
Referring to FIG.2It is clear that increasing the gas flow rate suppresses the dimensional shift of the pattern formed with respect to the resist pattern. In particular, in an isolated (sparse) pattern, the dimensional shift is remarkably suppressed.
[0039]
It is already known that in the dry etching process, the CF pattern reaction product in the plasma generated by etching adheres as a polymer to the side surface of the silicon nitride film, resulting in a decrease in the dimensional shift of the etching pattern. O2It is considered that the gas excludes the polymer adhering to the silicon nitride film in this way. Therefore, O contained in the etching gas.2By increasing the gas flow rate, the decomposition and removal of the polymer adhering to the side surface of the silicon nitride film is promoted, and the dimensional shift amount of the pattern formed by etching the silicon nitride film is reduced.
[0040]
FIG. 4 is formed by etching the silicon nitride film for each of the A sample, B sample, and C sample semiconductor substrates each having four different integrated circuit patterns using the magnetron type RIE apparatus. It is a graph which shows the result of having measured and tabulated the dimensional shift of the pattern. The dimensional shift of the pattern was measured by a dense pattern and a sparse pattern defined as described above.
[0041]
Further, immediately before etching each of the samples A to C, initialization in the etching chamber is performed under the following conditions.
[0042]
CHFThree/ Ar / O2= 45/15 / 150sccm
Pressure 200mTorr RF-Power 800W
Magnetic-field 300Gauss
Time 300sec
In each of the samples A to C, the resist pattern coverage on the semiconductor substrate is different, the amount of polymer generated by plasma during etching, the carbon released from the resist, the polymer of fluorine, the CF-based polymerization Since the adhesion amounts of the objects to the etching chamber are different, the etching of the silicon nitride film of each of the samples A to C was performed under the following different conditions.
[Dry etching conditions for sample A]
CHFThree/ CFFour/ Ar / O2= 5/25/100 / 8sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 30Gauss
[Dry etching conditions for sample B]
CHFThree/ CFFour/ Ar / O2= 10/22/100 / 10sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 30Gauss
[Dry etching conditions for sample C]
CHFThree/ CFFour/ Ar = 50/5/150 / 8sccm
Pressure 50mTorr RF-Power 600W
Magnetic-field 30Gauss
As shown in FIG. 4, as a result of performing the etching process on each of the samples A to C under the above-described conditions, the dimensional shift value of the formed pattern varies on the positive side or the negative side, respectively. Even when the same A sample is used, each time an etching process is performed, a different dimension shift occurs, and the value of the dimension shift cannot be controlled to be constant.
[0043]
As described above, if the size of the pattern formed on the semiconductor substrate cannot be controlled and variations occur, transistor characteristics are deteriorated due to fluctuations in the width of the active region of the semiconductor substrate, and the manufacturing yield is reduced. . In particular, in a semiconductor device manufacturing factory where it is necessary to manufacture a wide variety of semiconductor substrates, it is a serious problem that it is difficult to control a dimensional shift in dry etching of a silicon nitride film.
[0044]
FIGS. 5A to 5D are graphs showing the results of measuring the light emission state of the plasma in the etching chamber with an emission spectrometer in the initialization of each of the samples before the etching treatment step, respectively. The fluctuation of the emission spectrum intensity when the time for performing initialization is varied is shown.
[0045]
Comparing FIGS. 5A to 5D, as the plasma processing time for initialization increases, CF2The emission intensity (321 nm) was gradually reduced to about 55 at 5 min, about 46 at 10 min, about 43 at 15 min, and about 42 at 30 min. On the other hand, the emission intensity (451 nm) of Ar, which is an inert gas, has a substantially constant value of about 44 over each processing time.
[0046]
This result shows that by increasing the time spent for initialization, the CF-based compound that becomes the raw material of the CF-based polymer adhering to the side surface of the silicon nitride film generated in the etching chamber is changed into the etching gas over time. O contained in2It is explained by being gradually decomposed by gas and made uniform.
[0047]
As described above, by increasing the initialization time, the influence of the CF-based compound generated in the etching chamber can be eliminated. However, the initialization time is always set to, for example, 15 minutes to If the treatment is uniformly performed for 30 minutes, there is a problem in that the throughput in manufacturing the semiconductor substrate cannot be improved.
[0048]
In the present invention, in the initialization process in the etching chamber, as shown in each of FIGS. 5A to 5D, “CF” varies with the passage of processing time.2By comparing the relative ratio between the “emission (321 nm) intensity” and the “Ar emission (451 nm) intensity” that does not vary regardless of the processing time, the initialization state in the etching chamber is controlled.
[0049]
By monitoring the inside of the etching chamber in this way and performing the initialization process of the etching chamber, CF2It can be understood that the light emission intensity of the etching chamber gradually decreases as time passes, and the etching chamber can be initialized with a minimum processing time to stabilize the plasma state in the etching chamber. it can. Further, in the method of the present invention, the Ar emission intensity and the CF are reduced against the problem that the emission intensity measured by the emission spectrometer is apparently lowered due to the polymer adhering to the quartz window.2This is solved by obtaining a relative ratio of the light emission intensity to.
[0050]
FIG. 6 shows the result of the initialization process described above.2It is a graph which shows the result of having examined about each sample of AC about the processing time until the intensity | strength ratio of luminescence intensity of Ar and the luminescence intensity of Ar falls to 1 or less.
[0051]
Referring to FIG. 6, the initialization time of 277 seconds for the A sample, 720 seconds for the B sample, and 895 seconds for the C sample,2It was found that the intensity ratio between the emission intensity of Ar and the emission intensity of Ar reached 1 or less.
[0052]
FIG. 7 shows a case in which each of the samples A to C is formed after the inside of the etching chamber is initialized by the processing time required for each initialization step for each of the samples A to C obtained as described above. It is a graph which shows the result of having calculated the size shift value of a pattern.
[0053]
Compared with the results shown in FIG. 4, in FIG. 7, it is clear that the dimensional shift value after the etching process is controlled to be constant for any sample of A to C so that a desired line width can be obtained. Further, even if the two processing results obtained by etching the A sample are compared, the size shift is about the same, and the variation in the size shift every time the etching process is performed is eliminated.
[0054]
As a result, it is possible to prevent deterioration of transistor characteristics due to fluctuations in the active region of the semiconductor device, and to stabilize and improve product yield.
[0055]
As described above, in the method for manufacturing a semiconductor device of the present invention, it is possible to drastically reduce the variation in the dimension shift of the line width that occurs when a line is formed by the dry etching process of the silicon nitride film, and the initial stage. Since the processing time spent for manufacturing can be minimized, it is particularly useful when manufacturing semiconductor devices in a semiconductor manufacturing factory that manufactures a large variety of semiconductor devices.
[0056]
【The invention's effect】
In the present invention, the plasma emission state in the etching chamber is measured, and the initialization state in the etching chamber is determined based on the measured plasma emission state. The variation in the dimension shift of the line width formed at the time of dry etching due to the change of the plasma state can be reduced, and the high integration of the semiconductor substrate can be dealt with.
[0057]
The time for this initialization is CF2Since the relative ratio between the emission intensity of Ar and the emission intensity of Ar is determined to be constant, the initialization time can be minimized, the throughput can be improved, and the production cost can be reduced. Can be made.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a dry etching apparatus according to the present invention.
FIGS. 2A to 2D are cross-sectional views illustrating a procedure for processing a silicon nitride film provided on a semiconductor substrate, for each step.
FIG. 3 shows O in dry etching of a silicon nitride film.2It is a graph showing the relationship between a flow volume and a dimension shift.
FIG. 4 is a graph showing variation in dimensional shift of each sample after a dry etching process of a silicon nitride film when the initialization process is performed under a certain condition.
FIGS. 5A to 5D are graphs showing changes in the emission spectrum intensity of plasma when the time spent for initialization of the etching chamber is varied. FIGS.
FIG. 6: CF for each of samples A to C25 is a graph showing a change with time of the intensity ratio between the emission intensity of Ar and the emission intensity of Ar.
FIG. 7
FIG. 8 is a schematic view showing a conventional dry etching apparatus.
[Explanation of symbols]
21 Etching chamber
22 Cathode electrode
23 Anode electrode
24 Magnet coil
25 Quartz window
26 Emission Spectrometer
27 Feedback system
28 wafers
29 RF power supply
Claims (4)
前記シリコンナイトライド膜をドライエッチングする前に、CHF3/Ar/O2 の雰囲気下において前記エッチングチャンバー内のプラズマ発光の発光強度を測定して、前記エッチングチャンバー内のCF系化合物により、Arの発光強度に対するCF2の発光強度が所定の値になるように前記チャンバー内を初期化した後に、前記ドライエッチング用のエッチングガスを用いて前記シリコンナイトライド膜のエッチングを行うことを特徴とするドライエッチング方法。A plasma space for dry etching the silicon nitride film into a predetermined shape is formed by filling the etching chamber with an etching gas and applying a predetermined voltage in the atmosphere of the etching gas. In the dry etching method of dry etching the silicon nitride film in
Before dry-etching the silicon nitride film, the emission intensity of plasma emission in the etching chamber is measured under an atmosphere of CHF 3 / Ar / O 2 , and the CF compound in the etching chamber is used to measure the Ar The silicon nitride film is etched using the etching gas for dry etching after the inside of the chamber is initialized so that the emission intensity of CF 2 with respect to the emission intensity becomes a predetermined value. Etching method.
前記エッチングチャンバー内にて被処理物が載置されるように設けられたカソード電極と、
前記エッチングチャンバー内にて前記カソード電極に対向して設けられたアノード電極と、
前記カソード電極と前記アノード電極との間にプラズマを発生させる手段と、
前記エッチングチャンバー内に磁界を発生させる手段と、
前記エッチングチャンバーの側壁における前記カソード電極の側方に設けられた石英窓と、
前記エッチングチャンバー内のプラズマ発光の発光強度を測定するために前記石英窓の外部に設けられた発光分光器とを備え、
前記カソード電極上に配置されたシリコンナイトライド膜を所定形状にドライエッチングする場合において、前記シリコンナイトライド膜をドライエッチングする前に、CHF3/Ar/O2 の雰囲気下において前記エッチングチャンバー内のプラズマ発光の発光強度を前記発光分光器に基づいて測定して、前記エッチングチャンバー内のCF系化合物により、Arの発光強度に対するCF2の発光強度が所定の値になった後に、前記ドライエッチング用のガスを該チャンバー内に導入する構成になっていることを特徴とするドライエッチング装置。An etching chamber filled with a reactive etching gas to form an atmosphere of the etching gas;
A cathode electrode provided so that an object to be processed is placed in the etching chamber;
An anode electrode provided facing the cathode electrode in the etching chamber;
Means for generating plasma between the cathode electrode and the anode electrode;
Means for generating a magnetic field in the etching chamber;
A quartz window provided on the side of the cathode electrode on the side wall of the etching chamber;
An emission spectrometer provided outside the quartz window for measuring the emission intensity of the plasma emission in the etching chamber;
In the case where the silicon nitride film disposed on the cathode electrode is dry-etched into a predetermined shape, before the silicon nitride film is dry-etched , the etching is performed in the etching chamber under an atmosphere of CHF 3 / Ar / O 2 . The emission intensity of plasma emission is measured based on the emission spectrometer, and after the CF 2 compound intensity in the etching chamber reaches a predetermined value with respect to the emission intensity of Ar, the CF 2 compound for dry etching is used. A dry etching apparatus characterized in that the gas is introduced into the chamber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177811A JP3661851B2 (en) | 2001-06-12 | 2001-06-12 | Dry etching method and dry etching apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001177811A JP3661851B2 (en) | 2001-06-12 | 2001-06-12 | Dry etching method and dry etching apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002367958A JP2002367958A (en) | 2002-12-20 |
JP3661851B2 true JP3661851B2 (en) | 2005-06-22 |
Family
ID=19018601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001177811A Expired - Fee Related JP3661851B2 (en) | 2001-06-12 | 2001-06-12 | Dry etching method and dry etching apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3661851B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101397223B1 (en) * | 2011-09-09 | 2014-05-21 | 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 | Method of manufacturing printed wiring board |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5189859B2 (en) * | 2008-03-05 | 2013-04-24 | 株式会社日立ハイテクノロジーズ | Plasma processing method |
-
2001
- 2001-06-12 JP JP2001177811A patent/JP3661851B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101397223B1 (en) * | 2011-09-09 | 2014-05-21 | 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 | Method of manufacturing printed wiring board |
US9420697B2 (en) | 2011-09-09 | 2016-08-16 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP2002367958A (en) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7700494B2 (en) | Low-pressure removal of photoresist and etch residue | |
US8207066B2 (en) | Dry etching method | |
JP5377993B2 (en) | Plasma processing method | |
KR20040017805A (en) | Method of etching organic antireflection coating (arc) layers | |
KR20070104589A (en) | Low-pressure removal of photoresist and etch residue | |
JP2002520872A (en) | Doping independent self-cleaning etching process for polysilicon | |
US7125804B2 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
KR19980032978A (en) | Helicon Propagation Excitation for Producing Energy Electrons for Semiconductor Manufacturing | |
JP2001110784A (en) | Apparatus and method for plasma treatment | |
JP5750496B2 (en) | Plasma processing method | |
JP3739325B2 (en) | Etching method of organic insulating film | |
US6815369B2 (en) | Method for monitoring deposition reaction during processing the surface of a semiconductor substrate | |
US8173036B2 (en) | Plasma processing method and apparatus | |
JP3661851B2 (en) | Dry etching method and dry etching apparatus | |
JP2864967B2 (en) | Dry etching method for refractory metal film | |
JP2016066801A (en) | Plasma processing method | |
US20060196846A1 (en) | Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma | |
JPH1098022A (en) | Dry etching system and dry etching method | |
JP4745273B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
JP2001156041A (en) | Method for manufacturing semiconductor device and manufacturing apparatus for the same | |
JP4464631B2 (en) | Manufacturing method of semiconductor device | |
JP2004259819A (en) | Device and method for treating surface of specimen | |
JP2004006571A (en) | Plasma processing method and apparatus | |
JP3644013B2 (en) | Manufacturing method of semiconductor device | |
JP3892744B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |