JP3656739B2 - 低if方式受信機 - Google Patents
低if方式受信機 Download PDFInfo
- Publication number
- JP3656739B2 JP3656739B2 JP2001317503A JP2001317503A JP3656739B2 JP 3656739 B2 JP3656739 B2 JP 3656739B2 JP 2001317503 A JP2001317503 A JP 2001317503A JP 2001317503 A JP2001317503 A JP 2001317503A JP 3656739 B2 JP3656739 B2 JP 3656739B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- low
- filter
- band
- hat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は、低IF方式受信機に関し、特にDCオフセット及びイメージ周波数信号を抑圧するため、複素係数フィルタバンクを用いる低IF方式受信機に関する。
【0002】
【従来の技術】
近年ネットワークのブロードバンド化に伴って無線通信システムの広帯域化の要求が高まっている。またマルチモード/マルチバンド端末の実現のために、ダイレクトコンバージョン方式の受信機の検討が行われている。
【0003】
図10は、従来のダイレクトコンバージョン受信機の構成を示す図である。ダイレクトコンバージョン方式は中間周波数(IF)段等を削除し、アンテナ51を介して受信した信号は増幅器フィルタ52で帯域増幅されて、ミキサ53により局部発振器54からの局部発振信号と混合されて直接ベースバンド信号に変換される。変換された信号は増幅器フィルタ55を通り、A/D変換器56に入力される。A/D変換器56の出力はディジタル信号処理され、復調される。この方式はIFフィルタを用いないため受信機の広帯域化が容易であり、受信機の柔軟性を増し同時に1チップ化を可能にする。しかし、ダイレクトコンバージョン方式においては、受信周波数とローカル周波数が等しくなるため、DCオフセットの問題が指摘されている。DCオフセットとはローカル信号の一部がミキサの入力側から漏れて再びミキサに戻りローカル信号と自己ミキシングすることによりDC成分にオフセットが生じる問題である。もしくはローカル信号の一部がアンテナを通じて外部に放出され、その反射波が受信されてローカル信号とミキシングされることによっても生じる。
【0004】
DCオフセットの問題を緩和するため低IF方式が提案されている(J. Crols and M. S. J. Steyaert, "Low-IF Topologies for High-Performance Analog Front Ends of Fully Intefrated Receivers," IEEE Trans. on Circuits and Systems, vol.45, no.3, pp.269-282, March 1998.)。
【0005】
図11は、従来の低IF方式受信機の構成を示す図である。アンテナ61を介して受信された信号はバンドパスフィルタ(BPF)62、LNA63を通って、ミキサ64により局部発振器65からの局部発振信号と混合されて低IF信号に変換される。変換された信号はIFフィルタ66、増幅器67を通り、A/D変換器68に入力される。A/D変換器68の出力は復調器69でディジタル信号処理(DSP)され、復調される。低IF方式はDC付近に希望信号が存在しないため、DCオフセットが希望信号に干渉しない。しかしDCオフセット及びイメージ周波数信号をそのままA/D変換し除去するには、DCオフセット及びイメージ周波数信号と希望信号を同時にディジタル信号へ変換する必要があるため、変換速度が速いA/D変換器が要求される。
【0006】
A/D変換器の改善傾向は8年で約1.5ビット程度であり、変換速度が2倍になるごとに解像度1ビット減少する傾向を考慮すると、信号処理速度の改善度と同等の変換速度の改善度は見られない。
【0007】
A/D変換器の変換速度を改善する方法としてフィルタバンクを用いて信号の帯域を分割する方式が提案されている(R. Khoini-Poorfard, L. B. Lim, and D. A. Johns, "Time-Interleaved Oversampling A/D Converters: Theory and Practice," IEEE Trans. on Circuits and Systems-II: Analog and Digital Signal Processing, vol.44, no.8, pp.634-645, August 1997.)。帯域を分割し並列にA/D変換を行うことにより、各A/D変換器に要求される変換速度を緩和することができる。同時に各サブバンドの信号に最適化したAGCをかけることにより、A/D変換器の解像度の要求を緩和することも可能である。
【0008】
【発明が解決しようとする課題】
しかし、このA/D変換方式においては各複素係数サブバンドフィルタをスイッチドキャパシタフィルタ(SCF)等で構成することになり、フィルタの係数に誤差が生じ阻止帯域における特性が劣化する。そして、DCオフセット及びイメージ周波数信号が希望信号に対して干渉する可能性がある。
【0009】
本発明は、上記問題点に鑑み、帯域分割方式のA/D変換器を用いて低IF方式受信機を構成することとし、その際の、各サブバンドフィルタを通過した干渉成分を低減する低IF方式受信機を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の低IF方式受信機は、低IF信号をN個の(Nは2以上の整数)帯域の信号に分割する帯域分割アナログフィルタと、該帯域分割アナログフィルタの出力をアナログ/ディジタル変換するA/D変換器と、低IFの既知信号を低IF段に供給する既知信号供給手段と、該既知信号供給手段により前記帯域分割アナログフィルタに既知信号が供給されたとき、
hat d= hat Rd
ここで、 hat d:各帯域の出力信号振幅を成分とする(N , 1)行列、d:各帯域の入力信号振幅を成分とする(N , 1)行列
となる(N , N)行列 hat Rに対する逆行列である hat R -1 を記憶するメモリと、該メモリの内容を読出して前記A/D変換器出力に hat R -1 を乗算するデコリレータと、該デコリレータ出力を復調するディジタル復調器とを備える。
【0011】
また、前記既知信号供給手段は、受信信号周波数を低IFに変換するための局部発振器を用いることで、局部発振器を受信周波数変換のためとフィルタ特性を記憶するために共用することができる。
【0012】
また、前記帯域分割アナログフィルタは、フィルタバンク構成であることで、高速処理することができる。
【0013】
また、前記帯域分割アナログフィルタは、ウェーブレット構成であることで、フィルタ分割特性の変更に柔軟に対応できる。
【0014】
また、前記帯域分割アナログフィルタは、複素係数フィルタ構成であることで、DC成分及びイメージ周波数を抑圧して分割フィルタの帯域を有効に利用することができる。
【0016】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明する。
【0017】
図1は、参考として示す低IF方式受信機の構成を示す図である。本低IF方式受信機は、アンテナ11、BPF12、LNA(低雑音増幅器)13、ミキサ14、局部発振器15、帯域分割フィルタ16−0、16−1、…、16−M−1、増幅器17−0、17−1、…、17−M−1、デシメータ18−0、18−1、…、18−M−1、A/D変換器19−0、19−1、…、19−M−1、アップサンプラ20−0、20−1、…、20−M−1、帯域合成フィルタ21−0、21−1、…、21−M−1、及びメモリ22aを有する復調器22から成る。
【0018】
アンテナ11を介して受信された信号はBPF12を通りミキサ14により低IF信号に変換される。変換された信号はH0からHM-1までの複素係数帯域分割フィルタ16−0、16−1、…、16−M−1に入力される。帯域分割フィルタ16−0、16−1、…、16−M−1は希望信号をDCオフセット及びイメージ周波数信号と分離する。入力された信号はデシメータ18−0、18−1、…、18−M−1により1/Nにダウンサンプルされる。これによりA/D変換器19−0、19−1、…、19−M−1の変換速度を1/Nにする。また各サブバンドで受信される信号にあわせてA/D変換器19−0、19−1、…、19−M−1の解像度を変更することができる。A/D変換器19−0、19−1、…、19−M−1によって変換された信号のサンプルは、アップサンプラ20−0、20−1、…、20−M−1によってN個のサンプルに変換され、複素係数帯域合成フィルタ21−0、21−1、…、21−M−1により各帯域の信号が合成され、復調器22により復調される。
【0019】
フィルタバンクにはDFT(Digital Fourier Transform)フィルタバンク、CQF(Conjugate Quadrature Filter)フィルタバンク等多くの提案がなされている。特にM=2の時にはQMF(Quadrature Mirror Filter)バンクが知られている。入力信号x(n)と出力信号hatx(n)のz変換をX(z),hatX(z)とすると、
以下、文章中では、
【0020】
【数1】
表現する。
【0021】
【数2】
を得る。QMFフィルタバンクは
H1(z) = H0(−z), (2.2)
F0(z) = H0(z), (2.3)
F1(z) = −H1(z) (2.4)
のとき、エイリアシング回避条件
H0(z)F0(z)+H1(z)F1(z) = 0 (2.5)
を満たし、オールパス条件
H0(−z)F0(z)+H1(−z)F1(z) = 2z-L (2.6)
を近似的に満たす。ここでLはフィルタの次数である。
【0022】
図2は、実数係数のQMFフィルタバンクの周波数応答を示す図である。受信信号のDC成分及びイメージ周波数信号を抑圧するためには、実数係数を次のような変換式により複素係数に変換する。
h0(n) = exp(jnφπ)hr(n), (2.7)
h1(n) = exp(jn(φ±1)π)hr(n). (2.8)
ここでφはフィルタのインパルス応答の周波数シフト量である。
【0023】
図3は、π/4周波数シフトした時のQMFフィルタバンクの周波数応答を示す図である。このように周波数シフトすることで、DC成分及びイメージ周波数信号を抑圧して、希望周波数帯域を均等に分割することができる。
【0024】
普通、このような帯域分割フィルタはスイッチドキャパシタにより構成される。スイッチドキャパシタフィルタの特性は、寄生容量等により誤差を含む。
【0025】
図4は、2分割の場合の参考として示す低IF方式受信機の構成を示す図である。すなわち、ここではM=2,N=2とする。アンテナ31、BPF32、LNA33、ミキサ34−0、34−1、局部発振器35、帯域分割フィルタ37−0、37−1、増幅器38−0、38−1、デシメータ39−0、39−1、A/D変換器40−0、40−1、アップサンプラ41−0、41−1、帯域合成フィルタ42−0、42−1、及び復調器47はそれぞれ図1に示されるアンテナ11、BPF12、LNA13、ミキサ14、局部発振器15、帯域分割フィルタ16−0、16−1、…、16−M−1、増幅器17−0、17−1、…、17−M−1、デシメータ18−0、18−1、…、18−M−1、A/D変換器19−0、19−1、…、19−M−1、アップサンプラ20−0、20−1、…、20−M−1、帯域合成フィルタ21−0、21−1、…、21−M−1、及び復調器22に相当する。ここでは、希望信号帯域H1より誤差推定44で誤差を推定し、DCオフセット通過帯域H0の平均43とからフィルタ係数を推定して、加算器46から希望信号を出力する。
【0026】
まずは、複素係数の誤差を推定する。推定はミキサ34−0、34−1の入力端を抵抗を介して接地し、アンテナ31から信号が入力しない状態で行う。このとき局部発振器35からのローカル信号をミキサ34−0、34−1に入力するとDCオフセットが発生する。これを利用して複素係数の誤差を推定する。
【0027】
帯域分割フィルタ37−0、37−1にてサンプルされた既知の複素ベースバンド信号をbarr(n)とすると
【0028】
【数3】
ここで*は複素共役を示し、mは分割する帯域を示すインデックスである。またadc{}はA/D変換を示す。hatym(n)をn=n,…,n+L−1まで求める。
【0029】
【数4】
よりフィルタの係数hatHmを推定し、メモリ22aに記憶しておく。
【0030】
誤差を含んだ帯域分割フィルタの係数をtldhm(n)とする。tldho(n)はDCオフセットが通過し、tldh1(n)は希望信号が通過するとする。帯域分割フィルタ37−0、37−1にてサンプルされた受信信号をbarr(n)とすると
【0031】
【数5】
ここでδhoはフィルタhoの誤差を示す。tldyo(n)はダウンサンプルされA/D変換されたのちアップサンプルされる。
【0032】
【数6】
ここで受信信号r(n)が大きなDCオフセットを含むと仮定するとyU0の推定値は
【0033】
【数7】
式(3.19)よりDCオフセットを推定する。
【0034】
【数8】
tldy1(n)はダウンサンプルされA/D変換されたのちアップサンプルされる。
【数9】
DCオフセットによる干渉成分は以下のように除去する。
【0035】
【数10】
希望信号は以下のようにして取り出す。
【0036】
【数11】
図5は、フィルタの周波数シフト量とBER(ビット誤り率)の関係を示す図である。「ADC」は受信信号をそのままA/D変換した後に複素係数サブバンドフィルタによりDCオフセット成分を除去した場合である。この場合には他の方式よりも2倍のA/D変換速度が必要になる。「補償なし」は複素係数アナログサブバンドフィルタによりDCオフセットを除去するが誤差の補償を行わない場合である。「発明」は提案する誤差補償方式を用いた場合である。いずれの場合にも−4π/16〜−6π/16[rad/サンプル]あたりでBERが減少している。−6π/16[rad/サンプル]以上にシフトするとDCオフセットがフィルタ後の信号に混入し、BERが高くなる。−3π/16[rad/サンプル]以下にシフトするとイメージ周波数信号がフィルタ後の信号に混入するためやはりBERが高くなる。
【0037】
図6は、BERとEb/Noの関係を示す図である。Eb/Noとは、「ビットエネルギー(電力)対雑音電力密度」であり、1情報ビットあたりの信号対雑音電力比(S/NまたはSNR:Signal to Noise power Ratio)である。「DCオフセットなし」はDCオフセットのない場合であり、QPSKの理論値を示す。「補償なし」と「発明」を比較することにより、提案する誤差補償法を用いるとBERが大幅に改善することがわかる。ただし「ADC」に比べてBER=10-2において約1dBほど特性が劣化する。これはデシメーションをした際にDCオフセットのエイリアシング成分がフィルタ後の出力に混入するためである。
【0038】
図7は、BERとA/D変換器の解像度の関係を示す図である。図7よりA/D変換器の解像度が10ビット以下の時には、あらかじめ複素係数サブバンドフィルタによりDCオフセットを抑圧したのちにA/D変換したほうがBERが低い。これに対し解像度が12ビット以上ではA/D変換器でディジタル信号に変換したのち、フィルタ係数誤差の少ないディジタル信号処理によってDCオフセットを取り除いたほうがBERが少ないことを示している。
【0039】
図8は、本発明の実施の形態による低IF方式受信機の構成を示す図である。本実施の形態の低IF方式受信機は、アンテナ71、BPF72、LNA73、ミキサ74−1、74−1、局部発振器75、遅延器76−0、76−1、…、76−N−2、デシメータ77−0、77−1、…、77−N−1、アナリシスフィルタバンク78、増幅器79−0、79−1、…、79−N−1、A/D変換器80−0、80−1、…、80−N−1、及びメモリ81aを有するデコリレータ81から成る。
【0040】
アンテナ71を介して受信された信号はBPF72を通りLNA73でRF増幅されミキサ74により直角位相関係にある2つの低IF信号に変換される。変換された信号は遅延器76−0、76−1、…、76−N−2により順次遅延された後に、デシメータ77−0、77−1、…、77−N−1により1/Nにダウンサンプルされて、アナリシスフィルタバンク78に入力される。これによりA/D変換器80−0、80−1、…、80−N−1の変換速度を1/Nにする。アナリシスフィルタバンク78は入力信号を複数の周波数成分に分割して各サブバンドの信号を出力する。各サブバンドの信号は増幅器79−0、79−1、…、79−N−1で増幅され、A/D変換器80−0、80−1、…、80−N−1でディジタル信号に変換されて、デコリレータ81で入力信号から相互干渉成分を取り除く。
【0041】
ここで、送信信号の周波数成分がd={d0,d1,…,dN-1}Tを持つと仮定する。このとき受信信号は以下のように表される。
【0042】
【数12】
ここでΔTはサンプリング間隔、Nはアナリシスフィルタバンク78の入力数である。アナリシスフィルタバンク78の係数に誤差がない場合にはそのk番目の出力は以下のようになる。
【0043】
【数13】
ただし増幅器79−0、79−1、…、79−N−1の増幅度は簡単化のため1とした。
【0044】
式(2)においてはアナリシスフィルタの係数誤差及び雑音の影響を無視している。実際にはアナリシスフィルタの係数は誤差を含み、また受信信号には雑音が含まれる。
【0045】
【数14】
ここでcnkはk番目の帯域を抽出するフィルタのn番目の係数の誤差を示し、ηは熱雑音を表す。式(3)を行列表示すると
【0046】
【数15】
さらにデシメーションされた信号が各A/D変換器80−0、80−1、…、80−N−1を通過する時には量子化雑音が加わる。これをζ={ζ0,ζ1,…,ζN-1}Tとすると
【0047】
【数16】
本実施の形態においては、予めDCオフセットを利用してアナリシスフィルタバンク78の係数を推定して、設計値と推定値を比較し、各周波数分割した信号間の相互相関行列を計算し、相互相関行列の逆行列を計算して、メモリ81aに記憶しておく。デコリレータ81では、hatRの逆行列をA/D変換器80−0、80−1、…、80−N−1の出力に掛け算する。すなわち
【0048】
【数17】
デコリレータの出力は各周波数信号成分dk、及び熱雑音ηと量子化雑音ζが相互相関の影響を受けた信号を含む。
【0049】
ここで、デコリレータを用いない従来型受信機の誤り率特性を計算する。式(10)より受信した希望信号と他の周波数帯域からの干渉成分は以下のように表される。
【0050】
【数18】
ここでRe{a}は複素数aの実部を表し、[A]kはN×1行列Aのk番目の要素を意味する。また熱雑音の影響による雑音の分散は式(8)より
【0051】
【数19】
ここでσ2は熱雑音の分散である。したがって
【0052】
【数20】
またA/D変換器の入力最大値の絶対値をAMとし、解像度をBqビットとし最初の1ビットは正負の符号に用いるとすると量子化雑音ζkは[−(AM/2Bq),(AM/2Bq)]の間で一様分布する。
【0053】
dkをBPSK(Binary Phase Shift Keying)信号と仮定すると条件付誤り率は以下のように求められる。
【0054】
【数21】
ここで[A]k,kはN×N行列Aの(k,k)番目の要素を意味する。
【0055】
【数22】
と変数変換し、誤差関数を展開すると
【0056】
【数23】
ここで
【0057】
【数24】
したがって補償を行った場合の受信機の誤り率は
【0058】
【数25】
ここで、本実施の形態のデコリレータ型誤差補償法の特性を解析する。式(10)において雑音成分の分散を計算する。熱雑音については
【0059】
【数26】
また量子化誤差については各A/D変換器で発生する量子化誤差の分散が等しくλ2であると仮定すると
【0060】
【数27】
で与えられる。量子化雑音は一様分布であるが、デコリレータの係数が掛け合わされることによりガウス雑音とモデル化される。したがってk番目の周波数帯域におけるSNR(SN比)は以下のように求められる。
【0061】
【数28】
ここで[A]kkはN×N行列Aの(k,k)番目の要素を意味する。仮にdkがBPSK変調された信号であり、雑音成分がガウス性だと仮定するとBERは以下のように求まる。
【0062】
【数29】
ここで、シミュレーションとして、アナリシスフィルタバンク78の各係数に一様分布に従って発生する[−0.01,0.01]の誤差を付加した場合の、10000回の平均誤り率を計算する。
【0063】
希望信号はBPSK変調して送信され、受信されたのちIF=3π/8[rad/サンプル]にダウンコンバージョンされるとする。通信路は白色ガウス雑音路を仮定する。コヒーレント受信を仮定し、A/D変換器の与えられた解像度のうち1ビットは正負の符号を表すのに用いられ、AM=2hatdk又はAM=2sk(d)とする。イメージ周波数信号はBPSK信号が−3π/8[rad/サンプル]に受信されるとする。イメージ周波数信号の電力は希望信号に対して60[dB]大きいとする。
【0064】
図9は、本実施の形態においてBERとEb/Noの関係を示す図である。ここでは、A/D変換器の解像度を10[bit]とした。図よりデコリレータを用いない従来型受信機の場合、フィルタの係数誤差によりBER特性がフロアを示し、Eb/Noの増加に対してほとんど変化しない。これはイメージ周波数信号が希望信号に対して係数誤差のために干渉するためである。これに対してデコリレータ型補償法を用いた場合にはBER特性がほぼBPSKの理論値を示している。これはデコリレータがイメージ周波数信号の干渉を取り除くためである。
【0065】
なお、本発明は上記実施の形態に限定されるものではない。
【0066】
上述の実施の形態では、ミキサの入力を抵抗を介して接地することでローカル信号を利用して既知信号を作っているが、既知の信号を発生する局部発振器を別途設けて供給するようにしても良い。
【0067】
また、フィルタの構成をフィルタバンクとするのではなく、ウェーブレットを用いてもよい。すなわち、一度に多数に帯域分割するのではなく、例えば2分割ずつ繰り返し分割していくように、階層的に分割するようにしても良い。こうすることにより例えば分割する所定の階層を短絡するスイッチング等により分割の細かさを切換えることができる。
【0068】
【発明の効果】
以上のように、本発明によれば、アナログ部である帯域分割フィルタの係数誤差をディジタル信号処理によって補償することができるとともに、特に、アナログフィルタの誤差により直交する周波数信号間で相互に引き起こす干渉をも除去することができる。これにより、A/D変換器の変換速度及び解像度に関する要求を緩和し、広帯域通信システムに対応することができる。さらに、並列信号処理を可能にし、低消費電力の受信構成を実現できる。
【図面の簡単な説明】
【図1】 参考として示す低IF方式受信機の構成を示す図である。
【図2】 実数係数のQMFフィルタバンクの周波数応答を示す図である。
【図3】 π/4周波数シフトした時のQMFフィルタバンクの周波数応答を示す図である。
【図4】 2分割の場合の参考として示す低IF方式受信機の構成を示す図である。
【図5】 フィルタの周波数シフト量とBERの関係を示す図である。
【図6】 BERとEb/Noの関係を示す図である。
【図7】 BERとA/D変換器の解像度の関係を示す図である。
【図8】 本発明の実施の形態による低IF方式受信機の構成を示す図である。
【図9】 本実施の形態においてBERとEb/Noの関係を示す図である。
【図10】 従来のダイレクトコンバージョン受信機の構成を示す図である。
【図11】 従来の低IF方式受信機の構成を示す図である。
【符号の説明】
11、31、71 アンテナ
17、38、79 増幅器
18、39、77 デシメータ
20、41 アップサンプラ
21、42 帯域合成フィルタ
Claims (5)
- 低IF信号をN個の(Nは2以上の整数)帯域の信号に分割する帯域分割アナログフィルタと、
該帯域分割アナログフィルタの出力をアナログ/ディジタル変換するA/D変換器と、
低IFの既知信号を低IF段に供給する既知信号供給手段と、
該既知信号供給手段により前記帯域分割アナログフィルタに既知信号が供給されたとき、
hat d= hat Rd
ここで、
hat d:各帯域の出力信号振幅を成分とする(N , 1)行列
d:各帯域の入力信号振幅を成分とする(N , 1)行列
となる(N , N)行列 hat Rに対する逆行列である hat R -1 を記憶するメモリと、
該メモリの内容を読出して前記A/D変換器出力に hat R -1 を乗算するデコリレータと、
該デコリレータ出力を復調するディジタル復調器と
を備えることを特徴とする低IF方式受信機。 - 前記既知信号供給手段は、受信信号周波数を低IFに変換するための局部発振器を用いることを特徴とする請求項1記載の低IF方式受信機。
- 前記帯域分割アナログフィルタは、フィルタバンク構成であることを特徴とする請求項1又は2記載の低IF方式受信機。
- 前記帯域分割アナログフィルタは、ウェーブレット構成であることを特徴とする請求項1又は2記載の低IF方式受信機。
- 前記帯域分割アナログフィルタは、複素係数フィルタ構成であることを特徴とする請求項1乃至4いずれかに記載の低IF方式受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001317503A JP3656739B2 (ja) | 2001-07-17 | 2001-10-15 | 低if方式受信機 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001217381 | 2001-07-17 | ||
JP2001-217381 | 2001-07-17 | ||
JP2001317503A JP3656739B2 (ja) | 2001-07-17 | 2001-10-15 | 低if方式受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003101603A JP2003101603A (ja) | 2003-04-04 |
JP3656739B2 true JP3656739B2 (ja) | 2005-06-08 |
Family
ID=26618895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001317503A Expired - Fee Related JP3656739B2 (ja) | 2001-07-17 | 2001-10-15 | 低if方式受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3656739B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4407465B2 (ja) | 2004-10-25 | 2010-02-03 | ソニー株式会社 | 無線通信装置 |
CN102420621B (zh) * | 2011-11-16 | 2014-10-08 | 北京华力创通科技股份有限公司 | 对数字信号的带外干扰进行抑制的方法和装置 |
-
2001
- 2001-10-15 JP JP2001317503A patent/JP3656739B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003101603A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3168251B2 (ja) | 分離した周波数バンドの電磁入力信号のデジタル化装置とその方法 | |
US5841811A (en) | Quadrature sampling system and hybrid equalizer | |
JP4004951B2 (ja) | 無線受信機 | |
JP2002374181A (ja) | サブサンプリング無線周波受信機アーキテクチャ | |
JP4836041B2 (ja) | Rf信号をサンプリングするための方法及び装置 | |
US9496899B2 (en) | Bandpass sampling receiver, and method for designing and reconstructing a filter thereof | |
EP0813770A1 (en) | Radio frequency signal reception using frequency shifting by discrete-time sub-sampling down-conversion | |
CN111697991B (zh) | 用于提供非线性自干扰消除的方法和无线通信装置 | |
KR20050058277A (ko) | 멀티레이트 디지털 송수신기 | |
EP2744102B1 (en) | Digital down converter circuit | |
JP3656739B2 (ja) | 低if方式受信機 | |
EP1693954B1 (en) | Demodulation circuit for use in receiver using IF sampling scheme | |
US20150139372A1 (en) | Sub-sampling receiver | |
EP0987824A2 (en) | Radio receiver using digital signal processing for reception and demodulation of wireless transmissions | |
KR100957321B1 (ko) | 소프트웨어 무선기 및 이를 이용한 신호처리 방법 | |
EP2328269B1 (en) | Harmonic rejection mixer based on oversampled local oscillators | |
JP3639146B2 (ja) | レーダ装置 | |
JP3695586B2 (ja) | 受信装置 | |
JP5354750B2 (ja) | イメージ信号を除去するアンダーサンプリングを用いた受信機、プログラム及び方法 | |
TWI842849B (zh) | 提供非線性自干擾消除的方法及無線通訊裝置 | |
Hassen | The performance of orthogonal wavelet division multiplexing (OWDM) in flat rayleigh fading channel | |
Kim et al. | Bandpass sampling digital frontend architecture for multi-band access cognitive radio | |
WO2023166640A1 (ja) | 多重化装置 | |
KR101696324B1 (ko) | 대역통과 샘플링 수신기 | |
KR20120031426A (ko) | 이중대역 신호를 동시에 수신하는 이중 대역 수신기 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040921 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040921 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |