JP3650264B2 - Semiconductor device drive circuit - Google Patents
Semiconductor device drive circuit Download PDFInfo
- Publication number
- JP3650264B2 JP3650264B2 JP12761998A JP12761998A JP3650264B2 JP 3650264 B2 JP3650264 B2 JP 3650264B2 JP 12761998 A JP12761998 A JP 12761998A JP 12761998 A JP12761998 A JP 12761998A JP 3650264 B2 JP3650264 B2 JP 3650264B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- current
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、スイッチング用電圧駆動形半導体素子であるIGBT(Insulated Gate Bipolar Transistor、絶縁ゲート形トランジスタ)素子やMOSFET(Metal Oxicide Silicon Feild Effect Transistor、電界効果トランジスタ)素子などの半導体素子のゲート駆動回路に関するものである。
【0002】
【従来の技術】
図28は例えば特開平9−65644号公報に述べられた従来の半導体素子の駆動回路を示す回路図であり、図において、1は制御電極間に印加する電圧によって主電極間の導通状態を制御する電圧駆動形自己消弧半導体素子であるIGBT素子であり、1aは第1の制御電極であるゲート、1bは第1の主電極であるコレクタ、1cは第2の制御電極と第2の主電極を兼ねた電極であるエミッタ、2はIGBT素子1をオンさせるための電圧を供給するオン用直流電圧源、3はIGBT素子1をオフさせるための電圧を供給するオフ用直流電圧源、4はIGBT素子1をオン/オフする信号を発生するスイッチング信号発生手段、5はスイッチング信号発生手段4の出力によりオン用直流電圧源2とオフ用直流電圧源3を切り換えてIGBT素子1のゲート1aに電圧を印加するオンオフ切り換え手段、6はゲート抵抗を切り換えるゲート抵抗切り換え手段であり、ゲート抵抗切り換え手段6は、抵抗9と、抵抗10と、切り換え手段11から構成されている。7はIGBT素子1の主電極に流れる電流を検出する電流検出手段、8は電流検出手段7の出力によりゲート抵抗切り換え手段6を制御する制御手段、12は直流電圧源、13は負荷、14は環流ダイオード、15は配線インダクタンスである。
【0003】
まず図28、図29を用いて従来例の基本動作について説明する。図28でスイッチング信号発生手段4がオン信号を出力すると、オンオフ切り換え手段5はオン用直流電圧源2側に切り換えられ、IGBT素子1のゲート1a−エミッタ1c間にゲート抵抗切り換え手段6を介してオン電圧が印加され、IGBT素子1はオンする。IGBT素子1がオンすると、IGBT素子1のコレクタ1b−エミッタ1c間電圧Vceはほぼゼロとなる。この時、直流電圧源12の電圧Vdcは負荷13に印加され、直流電圧源12−配線インダクタンス15−負荷13−IGBT素子1−直流電圧源12の経路で電流が流れる。
【0004】
スイッチング信号発生手段4がオフ信号を出力すると、オンオフ切り換え手段5はオフ用直流電圧源3側に切り換えられ、IGBT素子1のゲート1a−エミッタ1c間にゲート抵抗切り換え手段6を介してオフ電圧が印加され、IGBT素子1はオフする。IGBT素子1がオフすると、IGBT素子1のコレクタ1bを流れる電流Icはほぼゼロとなる。それまでIGBT素子1に流れていた電流は環流ダイオード14に転流し、環流ダイオード14−負荷13−環流ダイオード14の経路で電流が流れる。この時、環流ダイオード14の端子間電圧はほぼゼロとなるため、直流電圧源12の電圧VdcがIGBT素子1に印加される。
図29は、IGBT素子1がオン状態からオフ状態に遷移するターンオフ時の波形を示したものであり、(a)はゲート抵抗の抵抗値が小、(b)は大、(c)は図29のように切り換える場合を示す。IGBT素子1のターンオフ動作は、まずコレクタ−エミッタ間電圧Vceが増加することから始まる。この期間中コレクタ電流Icはほぼ一定であり、コレクタ電流の変化が緩慢な第1の期間が形成される。コレクタ−エミッタ間電圧Vceが増加して直流電圧源12の電圧Vdcに達すると、環流ダイオード14がオンして負荷13を流れる電流が環流ダイオード14に流れ始める。負荷13の持つインダクタンスの作用で電流は一定と見なせるため、環流ダイオード14に流れる電流Idの分だけコレクタ電流Icは減少する。従って図29に示したように、コレクタ−エミッタ間電圧Vceが直流電圧源12の電圧Vdcに達した後はコレクタ電流Icは急速に減少し、コレクタ電流の変化が急峻な第2の期間が形成される。
【0005】
この第2の期間においてコレクタ電流Icは配線インダクタンス15に流れる電流と等しいので、コレクタ電流Icが急速に減少すると配線インダクタンス15に流れる電流も減少する。このため、配線インダクタンス15は(配線インダクタンス×電流減少率)で表されるサージ電圧を発生する。このサージ電圧は直流電圧源12の電圧と同極性であるため、コレクタ−エミッタ間電圧Vceには、直流電圧源12に配線インダクタンス15が発生するサージ電圧が重畳された波形となる。コレクタ電流Icがゼロに達すると、負荷13の電流は全て環流ダイオード14に流れるようになり、ターンオフ動作が完了する。
【0006】
次に、制御手段8の動作について説明する。以上に示したIGBT素子1がオンからオフに遷移するターンオフ動作の際に、制御手段8は電流検出手段7によって検出されたIGBT素子1のコレクタ電流Icの微分値を求め、その値が基準値より小さいか否かを判別する。コレクタ電流の微分値が基準値より小さい場合、すなわちコレクタ電流の変化が緩慢な第1の期間においては、制御手段8は切り換え手段11を短絡状態にし、抵抗9をゲート抵抗として使用する。コレクタ電流の微分値が基準値より大きい場合、すなわちコレクタ電流の変化が急峻な第2の期間においては、制御手段8は切り換え手段11を開放状態にし、抵抗9と抵抗10をゲート抵抗として使用する。抵抗9と抵抗10は直列接続されるため、合成抵抗値は抵抗9の抵抗値よりも大きくなる。この動作により、コレクタ電流の変化が緩慢な第1の期間においてはゲート抵抗が小さい状態でIGBT素子1が駆動され、コレクタ電流の変化が急峻な第2の期間においては、ゲート抵抗が大きい状態でIGBT素子1が駆動される。
【0007】
次に、図29を用いて従来例におけるゲート抵抗切り換えの効果について説明する。図29は、IGBT素子1のターンオフ時におけるIGBT素子1のコレクタで電流Icと、IGBT素子1のコレクタ−エミッタ間電圧Vceと、IGBT素子1のスイッチング損失Pとを図示しており、(a)はゲート抵抗が小さい場合すなわち切り換え手段11を短絡状態でIGBT素子1を駆動した場合を、(b)はゲート抵抗が大きい場合すなわち切り換え手段11を開放状態でIGBT素子1を駆動した場合を、(c)はコレクタ電流Icの変化が緩慢な第1の期間と急峻な第2の期間とでゲート抵抗を切り換えた場合をそれぞれ示している。図29(a)、(b)の比較より、ゲート抵抗を大きくする程ターンオフ時のコレクタ電流Icの減少率が緩やかになり、配線インダクタンスに前記コレクタ電流Icの減少率が印加されることによって生じるコレクタ−エミッタ間のサージ電圧は低減されるが、同時にコレクタ−エミッタ間電圧Vceの増加率も緩やかになるため、コレクタ電流Icとコレクタ−エミッタ間電圧Vceの乗算で表されるスイッチング損失Pの時間積算値は増加することがわかる。このように、サージ電圧の抑制は単純にゲート抵抗を大きくすることでも実現できるが、スイッチング損失が増加するという欠点がある。
【0008】
図28に示した従来の半導体素子の駆動回路によれば、コレクタ電流Icの変化が緩慢な第1の期間においては、図29(a)のゲート抵抗が小さい状態でIGBT素子1が駆動され、コレクタ電流Icの変化が急峻な第2の期間においては、図29(b)のゲート抵抗が大きい状態でIGBT素子1が駆動される。この結果、図29(c)に示したように、第1の期間においては図29(a)と等価な電圧、電流波形が得られ、第2の期間においては図29(b)と等価な電圧、電流波形が得られる。従って、サージ電圧に関係しない第1の期間においてはIGBT素子1を高速で駆動してスイッチング損失Pの時間積分値を低減し、かつ、サージ電圧に関係する第2の期間においてはIGBT素子1を低速で駆動してサージ電圧を抑制することができる。
【0009】
【発明が解決しようとする課題】
従来の半導体素子の駆動回路は以上のように構成されていて、第1の期間と第2の期間とでゲート抵抗を切り換えてはいるが、第1の期間中および第2の期間中それぞれにおいては一定の直流電圧源と一定のゲート抵抗でIGBT素子を駆動している。IGBT素子のゲート−エミッタ間電圧とコレクタ電流およびコレクタ−エミッタ間電圧との関係は非線形であるため、一定の直流電圧源と一定のゲート抵抗で駆動した場合には図29に示したように第1の期間中のコレクタ−エミッタ間電圧の変化率および第2の期間中のコレクタ電流の変化率が時間と共に変化し、第1の期間と第2の期間の切換点近傍にて局所的に高い変化率が発生する。このため、サージ電圧が所望の値以下となるように電流変化率の最大値を制限した場合、電流変化率の平均値は必要以上に低減されることになり、スイッチング損失の低減が充分に果たせないという問題点があった。また、コレクタ−エミッタ間電圧の変化率およびコレクタ電流の変化率は、コレクタ電流およびコレクタ−エミッタ間電圧の値によっても変化するため、負荷や電源電圧の変動により電圧/電流動作点がゲート抵抗値を選定した電圧/電流動作点からずれるとスイッチング損失の低減およびサージ電圧の抑制が充分に機能せず、電圧/電流の動作範囲が広い用途においては効果が少ないという問題点があった。
【0010】
この発明は上記のような問題点を解消するためになされたもので、スイッチング動作中における主電極の電流の変化率あるいは主電極間電圧の変化率を、負荷や電源電圧の変動によらず常に概ね一定に保つなど所望のスイッチング特性が得られる半導体素子の駆動回路を得ることを目的としている。
【0011】
【課題を解決するための手段】
請求項1に係る半導体素子の駆動回路は、ゲート−エミッタ間に印加する電圧によってコレクターエミッタ間の導通状態を制御する電圧駆動形自己消弧半導体素子の前記ゲート−エミッタ間に接続される駆動回路において、前記電圧駆動形自己消弧半導体素子をオン/オフする信号を発生するスイッチング信号発生手段と、このスイッチング信号発生手段の出力により一定値の前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率の指令を発生する電流変化率設定手段と、この電流変化率設定手段の出力により前記電圧駆動形自己消弧半導体素子のゲート電流の指令を発生する第1の関数発生手段と、この第1の関数発生手段の出力により前記ゲート電流を発生するゲート電流発生手段とを有し、前記第1の関数発生手段は、前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数に、前記電流変化率設定手段の出力を代入して得られるゲート電流の指令を発生するようにしたものである。
【0012】
請求項2に係る半導体素子の駆動回路は、ゲート−エミッタ間に印加する電圧によってコレクタ−エミッタ間の導通状態を制御する電圧駆動形自己消弧半導体素子の前記ゲート−エミッタ間に接続される駆動回路において、前記電圧駆動形自己消弧半導体素子をオン/オフする信号を発生するスイッチング信号発生手段と、このスイッチング信号発生手段の出力により一定値の前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率の指令を発生する電圧変化率設定手段と、この電圧変化率設定手段の出力により前記電圧駆動形自己消弧半導体素子のゲート電流の指令を発生する第2の関数発生手段と、この第2の関数発生手段の出力により前記ゲート電流を発生するゲート電流発生手段とを有し、前記第2の関数発生手段は、前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数に、前記電圧変化率設定手段の出力を代入して得られるゲート電流の指令を発生するようにしたものである。
【0013】
請求項3に係る半導体素子の駆動回路は、ゲート−エミッタ間に印加する電圧によってコレクタ−エミッタ間の導通状態を制御する電圧駆動形自己消弧半導体素子の前記ゲート−エミッタ間に接続される駆動回路において、前記電圧駆動形自己消弧半導体素子をオン/オフする信号を発生するスイッチング信号発生手段と、前記スイッチング信号発生手段の出力により一定値の前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率の指令を発生する電流変化率設定手段と、この電流変化率設定手段の出力により前記電圧駆動形自己消弧半導体素子のゲート電流の指令を発生する第1の関数発生手段と、前記スイッチング信号発生手段の出力により一定値の前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率の指令を発生する電圧変化率設定手段と、この電圧変化率設定手段の出力により前記電圧駆動形自己消弧半導体素子のゲート電流の指令を発生する第2の関数発生手段と、前記第1、第2の関数発生手段を切り換えてそのいずれかの出力を出力する切り換え手段と、この切り換え手段の出力により前記ゲート電流を発生するゲート電流発生手段と、前記ゲート−エミッタ間の電圧制御による前記コレクタ−エミッタ間の導通状態から非導通状態への遷移時に前記コレクタ電流の変化が緩慢な第1の期間からそれに続くコレクタ電流の変化が急峻な第2の期間への変化点を検出する電流変化点検出手段とを有し、前記第1の関数発生手段は、前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数に、前記電流変化率設定手段の出力を代入して得られるゲート電流の指令を発生し、前記第2の関数発生手段は、前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数に、前記電圧変化率設定手段の出力を代入して得られるゲート電流の指令を発生するもので、前記切り換え手段が、前記第1の期間においては前記第2の関数発生手段へ、前記第2の期間においては前記第1の関数発生手段へ切り換えるようにしたものである。
【0014】
請求項4に係る半導体素子の駆動回路は、ゲート−エミッタ間に印加する電圧によってコレクタ−エミッタ間の導通状態を制御する電圧駆動形自己消弧半導体素子の前記ゲート−エミッタ間に接続される駆動回路において、前記電圧駆動形自己消弧半導体素子をオン/オフする信号を発生するスイッチング信号発生手段と、前記スイッチング信号発生手段の出力により一定値の前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率の指令を発生する電流変化率設定手段と、この電流変化率設定手段の出力により前記電圧駆動形自己消弧半導体素子のゲート電流の指令を発生する第1の関数発生手段と、前記スイッチング信号発生手段の出力により一定値の前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率の指令を発生する電圧変化率設定手段と、この電圧変化率設定手段の出力により前記電圧駆動形自己消弧半導体素子のゲート電流の指令を発生する第2の関数発生手段と、前記第1、第2の関数発生手段を切り換えてそのいずれかの出力を出力する切り換え手段と、この切り換え手段の出力により前記ゲート電流を発生するゲート電流発生手段と、前記ゲート−エミッタ間の電圧制御による前記コレクタ−エミッタ間の非導通状態から導通状態への遷移時に前記コレクタ電流の変化が急峻な第2の期間からそれに続くコレクタ電流の変化が変化が緩慢な第1の期間への変化点を検出する電流変化点検出手段とを有し、前記第1の関数発生手段は、前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数に、前記電流変化率設定手段の出力を代入して得られるゲート電流の指令を発生し、前記第2の関数発生手段は、前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数に、前記電圧変化率設定手段の出力を代入して得られるゲート電流の指令を発生するもので、前記切り換え手段が、前記第2の期間においては前記第1の関数発生手段へ、前記第1の期間においては前記第2の関数発生手段へ切り換えるようにしたものである。
【0015】
請求項5に係る半導体素子の駆動回路は、請求項1、請求項3、請求項4のいずれかにおいて、前記第1の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数が、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数と、ゲート−エミッタ間の静電容量と、コレクタ電流変化率との積である。
【0016】
請求項6に係る半導体素子の駆動回路は、請求項2、請求項3、請求項4のいずれかにおいて、前記第2の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数が、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間の静電容量と、コレクタ−エミッタ間電圧変化率との積である。
【0017】
請求項7に係る半導体素子の駆動回路は、請求項1、請求項3、請求項4のいずれかにおいて、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間に接続されたコンデンサを有すると共に、前記第1の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数が、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数と、ゲート−エミッタ間の静電容量および前記コンデンサの静電容量の和と、コレクタ電流変化率との積である。
【0018】
請求項8に係る半導体素子の駆動回路は、請求項2、請求項3、請求項4のいずれかにおいて、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間に接続されたコンデンサを有すると共に、前記第2の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数が、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間の静電容量および前記コンデンサの静電容量の和と、コレクタ−エミッタ間電圧変化率との積である。
【0019】
請求項9に係る半導体素子の駆動回路は、請求項3または請求項4において、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間に接続されたコンデンサを有すると共に、前記第1の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数を、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数と、ゲート−エミッタ間の静電容量および前記コンデンサの静電容量の和と、コレクタ電流変化率との積とし、かつ、前記切り換え手段の切り換え動作時における第1、第2の関数発生手段の出力が互いに等しくなるように前記コンデンサの静電容量を設定したものである。
【0020】
請求項10に係る半導体素子の駆動回路は、請求項3または請求項4において、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間に接続されたコンデンサを有すると共に、前記第2の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数を、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間の静電容量および前記コンデンサの静電容量の和と、コレクタ−エミッタ間電圧変化率との積とし、かつ、前記切り換え手段の切り換え動作時における第1、第2の関数発生手段の出力が互いに等しくなるように前記コンデンサの静電容量を設定したものである。
【0021】
請求項11に係る半導体素子の駆動回路は、請求項5、請求項7、請求項9のいずれかにおいて、前記第1の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数において、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数に代えて、前記ゲート−エミッタ間電圧の一次の近似式を使用するようにしたものである。
【0022】
請求項12に係る半導体素子の駆動回路は、請求項5、請求項7、請求項9のいずれかにおいて、前記第1の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数において、前記電圧駆動形自己消弧半導体素子のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数に代えて、代表値である定数で近似して使用するようにしたものである。
【0023】
請求項13に係る半導体素子の駆動回路は、請求項6、請求項8、請求項10のいずれかにおいて、前記第2の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数において、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間の静電容量に代えて、前記ゲート−コレクタ間電圧の一次の近似式を使用するようにしたものである。
【0024】
請求項14に係る半導体素子の駆動回路は、請求項6、請求項8、請求項10のいずれかにおいて、前記第2の関数発生手段で使用する前記ゲート電流から前記電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数において、前記電圧駆動形自己消弧半導体素子のゲート−コレクタ間の静電容量に代えて、代表値である定数で近似して使用するようにしたものである。
【0025】
【発明の実施の形態】
この発明の実施の形態の具体的説明に先行して、基本的動作について説明する。図25は、制御電極間に印加する電圧によって主電極間の導通状態を制御する電圧駆動形自己消弧半導体素子であるIGBT(絶縁ゲート形トランジスタ)素子1の駆動回路(スイッチング回路)の一例を示す回路図である。1a〜1cはIGBT素子1の各電極であって、1aは第1の制御電極であるゲート、1bは第1の主電極であるコレクタ、1cは第2の制御電極と第2の主電極を兼ねた電極であるエミッタである。2はIGBT素子1をオンさせるための電圧を供給するオン用直流電圧源、3はIGBT素子1をオフさせるための電圧を供給するオフ用直流電圧源、4はIGBT素子1をオン/オフする信号を発生するスイッチング信号発生手段、5はスイッチング信号発生手段4の出力によりオン用直流電圧源2とオフ用直流電圧源3を切り換えてIGBT素子1のゲート1aに電圧を印加するオンオフ切り換え手段、9はゲート抵抗、12は直流電圧源、13は負荷、14は環流ダイオード、15は配線インダクタンスである。なお、図ではオフ用直流電圧源3を負電圧として図示しているが、ここではゼロであるものとする。また、半導体素子の材料のPN極性の構成などによって両直流電圧源の正負極性が逆になることもある。
【0026】
まず、IGBT素子を導通状態(オン状態)から非導通状態(オフ状態)へ遷移させるターンオフ動作について説明する。
図26は、図25の駆動回路におけるターンオフ時のIGBT素子1の電圧、電流の波形図である。図25において、スイッチング信号発生手段4がオン信号を出力すると、オンオフ切り換え手段5はオン用直流電圧源2側に切り換えられ、IGBT素子1のゲート1a−エミッタ1c間にゲート抵抗9を介してオン電圧が印加され、IGBT素子1はオンする。IGBT素子1がオンすると、直流電圧源12の電圧Vdcが負荷13に印加され、直流電圧源12−配線インダクタンス15−負荷13−IGBT素子1−直流電圧源12の経路で電流が流れる。
【0027】
この時のIGBT素子1の電圧、電流を図26では時刻0の点で表している。時刻0においてIGBT素子1はオンしているため、コレクタ1b−エミッタ1c間電圧Vceはほぼゼロであり、コレクタ電流Icは負荷13の電流ILと等しい。オンオフ切り換え手段5の出力Vsは、オン用直流電圧源2の電圧と等しい。そして、IGBT素子1のゲート−エミッタ間はコンデンサであるため、オン時間が十分長ければゲート−エミッタ間電圧Vgeはオンオフ切り換え手段5の出力Vsすなわちオン用直流電圧源2の電圧まで充電され、ゲート電流Igはゼロとなる。
【0028】
次いで、時刻t1においてスイッチング信号発生手段4がオフ信号を出力すると、オンオフ切り換え手段5はオフ用直流電圧源3側に切り換えられ、IGBT素子1のゲート1aにゲート抵抗9を介してオフ電圧が印加される。ここでは、オフ用直流電圧源3をゼロボルトとしているため、オンオフ切り換え手段5の出力Vsはゼロとなる。そして、ゲート−エミッタ間電圧Vgeはゼロに向かって(ゲート抵抗9×IGBT素子1のゲート−エミッタ間コンデンサ)の時定数で減少を開始する。しかし、通常はオン用直流電圧源2は負荷電流ILを流すために必要とされるオン電圧Vonに対して十分に高く設定されているため、時刻t2においてゲート−エミッタ間電圧Vgeが負荷電流ILを流すのに必要とされる電圧Vonに達するまでは、IGBT素子1の実際のターンオフ動作は行われない。
【0029】
時刻t2において、ゲート−エミッタ間電圧Vgeが負荷電流ILを流すのに必要とされる電圧Vonに達すると、IGBT素子1はターンオフ動作を開始し、コレクタ−エミッタ間電圧Vceが増加する。この時、負荷13に印加される電圧は直流電圧源12の電圧Vdcからコレクタ−エミッタ間電圧Vceを減算した電圧となるが、負荷13の持つインダクタンスの作用で流れる電流ILは急変しない。このため、コレクタ電流Icも急変せず、コレクタ電流Icは電流の変化が緩慢な第1の期間を形成する。この第1の期間においては、コレクタ電流Icを変化させないようにゲート−エミッタ間電圧Vgeを負荷電流ILを流すのに必要とされる電圧Vonに保とうとするフィードバック作用が働き、ゲート−エミッタ間電圧Vgeはほぼ一定の電圧となる。このフィードバック作用は、コレクタ−エミッタ間電圧Vceの増加によりIGBT素子1のコレクタ−ゲート間コンデンサを介してコレクタからゲートに変位電流が流れ、この変位電流がゲート抵抗9で電圧降下を生じることにより実現される。
【0030】
時刻t3において、コレクタ−エミッタ間電圧Vceが直流電圧源12の電圧Vdcに達すると環流ダイオード14がオンして、負荷13を流れる電流の一部が環流ダイオード14に転流を開始する。環流ダイオード14に転流した電流Idの分だけコレクタ電流Icは減少するため、コレクタ電流Icは電流の変化が急峻な第2の期間を形成する。この第2の期間においては、上記のゲート−エミッタ間電圧Vgeを一定に保とうとするフィードバック作用は失われ、ゲート−エミッタ間電圧Vgeは再びゼロに向かって減少を開始する。また、コレクタ電流Icは配線インダクタンス15に流れる電流と等しいので、この第2の期間において配線インダクタンス15に流れる電流も減少する。このため、配線インダクタンス15は(配線インダクタンス×電流減少率)で表される電圧を発生する。この電圧は直流電圧源12の電圧と同極性であるため、コレクタ−エミッタ間電圧Vceには、直流電圧源12に配線インダクタンス15が発生するサージ電圧が重畳された波形となる。
【0031】
時刻t4において、ゲート−エミッタ間電圧VgeがIGBT素子1のゲート閾電圧Vthに達するとコレクタ電流Icはゼロとなり、IGBT素子1はターンオフ動作を完了する。時刻t4において実際のターンオフ動作は完了しているが、ゲート−エミッタ間電圧Vgeはまだゼロに達していないため、引き続きゼロに向かって減少を続ける。時刻t5においてゲート−エミッタ間電圧Vgeがゼロに達して、全ての動作を完了する。以上のIGBT素子1のターンオフ動作において、コレクタ電流Icは変化が緩慢な第1の期間(t2からt3)と、それに引き続いて発生するコレクタ電流Icの変化が急峻な第2の期間(t3からt4)を形成する。なお、第1の期間および第2の期間は、これらが生じる時間的順序を意味するものではなく、後述のターンオンの場合は発生順序が逆になる。
【0032】
次に、IGBT素子をオフ状態からオン状態に遷移させるターンオン動作について説明する。図27は、図25のスイッチング回路におけるIGBT素子1のターンオン時の電圧、電流の波形図である。図25において、スイッチング信号発生手段4がオフ信号を出力すると、オンオフ切り換え手段5はオフ用直流電圧源3側に切り換えられ、IGBT素子1のゲート1a−エミッタ1c間にゲート抵抗9を介してオフ電圧が印加され、IGBT素子1はオフする。IGBT素子1がオフすると、IGBT素子1のコレクタ1bを流れるコレクタ電流Icはほぼゼロとなる。それまでIGBT素子1に流れていた電流は環流ダイオード14に転流し、環流ダイオード14−負荷13−環流ダイオード14の経路で電流が流れる。この時、環流ダイオード14の端子間電圧はほぼゼロとなるため、直流電圧源12の電圧VdcがIGBT素子1に印加される。
【0033】
この時のIGBT素子1の電圧、電流を図27では時刻0の点で表している。時刻0においてIGBT素子1はオフしているため、コレクタ電流Icはほぼゼロであり、コレクタ−エミッタ間電圧Vceは直流電圧源12の電圧Vdcと等しい。オンオフ切り換え手段5の出力Vsは、オフ用直流電圧源3の電圧と等しい。ここでは、オフ用直流電圧源3をゼロボルトとしているため、オンオフ切り換え手段5の出力Vsはゼロとなる。そして、IGBT素子1のゲート−エミッタ間はコンデンサであるため、オフ時間が十分長ければゲート−エミッタ間電圧Vgeはオンオフ切り換え手段5の出力Vsすなわちゼロとなり、ゲート電流Igもゼロとなる。
【0034】
次いで、時刻t6においてスイッチング信号発生手段4がオン信号を出力すると、オンオフ切り換え手段5はオン用直流電圧源2に切り換えられ、IGBT素子1のゲート1aにゲート抵抗9を介してオン電圧が印加される。そして、ゲート−エミッタ間電圧Vgeはオン用直流電圧源2の電圧に向かって(ゲート抵抗9の抵抗値×IGBT素子1のゲート−エミッタ間コンデンサの静電容量)の時定数で増加を開始する。しかし、ゲート−エミッタ間電圧VgeがIGBT素子1のゲート閾電圧Vthに達するまではコレクタ電流は流れないため、IGBT素子1の実際のターンオン動作は行われない。
【0035】
時刻t7において、ゲート−エミッタ間電圧Vgeがゲート閾電圧Vthに達すると、IGBT素子1はターンオン動作を開始してコレクタ電流Icが増加し、コレクタ電流Icは電流の変化が急峻な第2の期間を形成する。この第2の期間中、負荷13の持つインダクタンスのため流れる電流ILは急変しない。このため、環流ダイオード14の電流Idはほぼ一定の負荷電流ILからコレクタ電流Icを減算した値となる。環流ダイオード電流Idが正の期間は環流ダイオード14がオンしているため、直流電圧源12の電圧はIGBT素子1と配線インダクタンス15に印加される。この第2の期間において、配線インダクタンス15に流れる電流はコレクタ電流Icと等しいので、配線インダクタンス15に流れる電流もコレクタ電流Icと共に増加する。このため、配線インダクタンス15は(配線インダクタンス×電流増加率)で表される電圧を発生する。この電圧は直流電圧源12の電圧と逆極性であるため、コレクタ−エミッタ間電圧Vceは、直流電圧源12の電圧Vdcから配線インダクタンス15が発生する電圧を減算した波形となる。このターンオン動作中の第2の期間は本質的に前述のターンオフ動作中の第2の期間と同様のものである。
【0036】
時刻t8において、環流ダイオード14の電流Idがゼロに達した後もしばらくの間は環流ダイオード14はオンを維持する。この動作は、ダイオードのリカバリ動作として知られている。このリカバリ動作中は、環流ダイオード14に負の電流が流れるため、コレクタ電流Icは負荷13の電流ILに環流ダイオード14のリカバリ電流を加算した電流となる。
【0037】
時刻t9において環流ダイオード14のリカバリ動作が完了すると環流ダイオード14はオフとなり、直流電圧源12−配線インダクタンス15−負荷13−IGBT素子1−直流電圧源12の経路で電流が流れるようになる。負荷13の持つインダクタンスのためその電流ILは急変しないので、同一電流経路にあるコレクタ電流Icも急変せず、コレクタ電流Icは電流の変化が緩慢な第1の期間を形成する。この第1の期間においては、コレクタ電流Icを変化させないようにゲート−エミッタ間電圧Vgeを負荷電流ILを流すのに必要とされる電圧Vonに保とうとするフィードバック作用が働き、ゲート−エミッタ間電圧Vgeはほぼ一定の電圧となる。このフィードバック作用は、コレクタ−エミッタ間電圧Vceの減少によりIGBT素子1のコレクタ−ゲート間コンデンサを介してゲートからコレクタに変位電流が流れ、この変位電流がゲート抵抗9で電圧降下を生じることにより実現される。このターンオン動作中の第1の期間は本質的に前述のターンオフ動作中の第1の期間と同様のものである。
【0038】
時刻t10において、コレクタ−エミッタ間電圧Vceがゼロボルトに達すると、以後コレクタ−エミッタ間電圧Vceがゼロボルト一定となり変位電流を生じないため、上記のフィードバック作用は失われゲート−エミッタ間電圧Vgeは再びオン用直流電圧源2の電圧に向かって増加を開始する。時刻t10において実際のターンオン動作は完了しているが、ゲート−エミッタ間電圧Vgeがまだオン用直流電圧源2の電圧に達していないため、引き続きゲート−エミッタ間電圧Vgeは増加を続ける。時刻t11においてゲート−エミッタ間電圧Vgeがオン用直流電圧源2の電圧に達して、全ての動作を完了する。以上のIGBT素子1のターンオン動作において、コレクタ電流Icは変化が急峻な第2の期間(t7からt8)と、環流ダイオードのリカバリ動作を間に挟んで、引き続いて発生するコレクタ電流Icの変化が緩慢な第1の期間(t9からt10)を形成する。
【0039】
次に、この発明の実施の形態を図1について説明する。図1は、この発明の実施の形態における半導体素子の駆動回路の一つの基本的な構成を示すブロック図であり、図において、4はIGBT素子1をオン/オフする信号を発生するスイッチング信号発生手段、16はスイッチング信号発生手段4の出力によりIGBT素子1のスイッチング特性に関する指令を発生するスイッチング特性設定手段である。17はスイッチング特性設定手段16の出力によりIGBT素子1のゲート1aへ供給する電流の指令を発生する関数発生手段であり、IGBT素子1のゲート電流からスイッチング特性設定手段16で設定したスイッチング特性への伝達関数の逆関数を発生する。18はIGBT素子1のゲート1aに関数発生手段17の出力に応じた電流を供給する電流発生手段としてのゲート電流発生手段である。以上のスイッチング信号発生手段4、スイッチング特性設定手段16、関数発生手段17およびゲート電流発生手段18で、IGBT素子1の駆動回路を構成している。その他については図25と同様であるので説明を省略する。
【0040】
図1、図26により動作について説明する。ここではスイッチング特性設定手段16が発生するスイッチング特性に関する指令として、ターンオフ時のコレクタ電流の変化率を設定する場合を取り上げる。IGBT素子1のターンオフの際にコレクタ電流が変化するのは図26の第2の期間である。この第2の期間において、ゲート−エミッタ間電圧Vgeが減少し、コレクタ電流Icも減少する。この第2の期間において、コレクタ電流Icとゲート−エミッタ間電圧Vgeとは関数関係にあり(1)式が成り立つ。(1)式でfはゲート−エミッタ間電圧Vgeからコレクタ電流Icへの伝達関数である。
Ic=f(Vge) ・・・(1)
【0041】
また、IGBT素子1のゲート−エミッタ間はコンデンサであるため、ゲート−エミッタ間静電容量をCgeとすると、ゲート電流Igとゲート−エミッタ間電圧Vgeの間には(2)式が成り立つ。正確には、ゲート電流Igはゲート−エミッタ間静電容量Cgeだけではなくゲート−コレクタ間静電容量Cgcにも流れるが、第2の期間においてはコレクタ−エミッタ間電圧Vceすなわちゲート−コレクタ間電圧Vgcが高いため、電圧依存性が強いゲート−コレクタ間静電容量Cgcはゲート−エミッタ間静電容量Cgeに対して充分に小さな値となり無視できる。
Ig=Cge・(dVge/dt) ・・・(2)
(1)、(2)式より、IGBT素子1のゲート電流Igからコレクタ電流変化率dIc/dtへの伝達関数は(3)式となる。さらに、(3)式の逆関数を求めると(4)式となる。(4)式において、dIc/dtを一定値Aとした場合、(5)式となる。
【0042】
【数1】
【0043】
逆関数の定義から明らかなように、IGBT素子1のゲート電流Igからコレクタ電流変化率dIc/dtへの伝達関数(3)式の逆関数(5)式から得られたゲート電流Igを、(3)式の伝達関数を有するIGBT素子1に流すと、コレクタ電流変化率dIc/dtは一定(dIc/dt=A)となる。従って、図1において、スイッチング信号発生手段4の出力により、スイッチング特性設定手段16が一定値Aの指令を発生し、関数発生手段17が(5)式に従って、ゲート電流Igからコレクタ電流変化率dIc/dtへの伝達関数の逆関数からゲート電流指令を発生し、ゲート電流発生手段18が(3)式の伝達関数を有するIGBT素子1に関数発生手段17の出力通りの電流を流せば、コレクタ電流変化率を一定に保つことができる。
【0044】
以上はターンオフの際の動作のみについて述べたが、ターンオンに関してもIGBT素子1各部の電圧、電流の変化率の極性が逆になるだけであるため、同様の効果が得られることは明らかである。また、以上はIGBT素子1のコレクタ電流変化率を一定に保つことについて述べたが、必要とあればスイッチング特性設定手段16の出力を変化させることで、コレクタ電流変化率を所望の関数に従わせることが可能である。さらに、以上は例としてコレクタ電流変化率のみについて述べたが、逆関数の定義から、コレクタ−エミッタ間電圧など、その他のスイッチング特性についても同様の効果が得られることは明らかである。
実施の形態における具体的構成について、以下に説明する。
【0045】
実施の形態1.
図2は、この発明の実施の形態1における半導体素子の駆動回路を示すブロック図であり、スイッチング動作中におけるコレクタ電流の変化率を概ね一定に保つ場合の構成を示す。図2において、19はスイッチング特性設定手段としての電流変化率設定手段、20は第1の関数発生手段、18はIGBT素子1のゲート1aへ第1の関数発生手段20の出力に応じた電流を供給する電流発生手段としてのゲート電流発生手段である。その他については図1の場合と同様であるため説明は省略する。図3は、図2の第1の関数発生手段20とIGBT素子1の内部の機能構成を含めて示したブロック図である。図3において、第1の関数発生手段20は20aと20bから構成され、20aはIGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数、20bはIGBT素子1のゲート−エミッタ間静電容量である。1d、1e、1f、1gはIGBT素子1の特性を表す手段であり、1d、1eは(2)式を表す手段で、それぞれIGBT素子1のゲート−エミッタ間静電容量の逆数と積分手段である。1fは(1)式を表す伝達関数、1gは微分手段である。
【0046】
次に、図3および図26により動作について説明する。図26は前述したように、IGBT素子1のターンオフ時の電圧、電流を示す波形図である。図3において、スイッチング信号発生手段4の出力により、電流変化率設定手段19が指令dIc/dt*を発生した場合、第1の関数発生手段20の出力Ig*は、IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数fの微分の逆数20aと、IGBT素子1のゲート−エミッタ間静電容量20bと、電流変化率設定手段19の出力の積となり、(6)式で表される。この出力Ig*は、ゲート電流指令であり、(4)式と同じとなる。
【0047】
【数2】
【0048】
ゲート電流発生手段18はIGBT素子1に第1の関数発生手段20の出力通りの電流を流すため、IGBT素子1のゲート電流Igは次の(7)式となる。
Ig=Ig* ・・・(7)
IGBT素子1のターンオフの際にコレクタ電流Icが変化する図26の第2の期間において、ゲート−エミッタ間電圧Vgeとゲート電流Igとは(2)式の関係にあるため、IGBT素子1のゲート−エミッタ間電圧Vgeは、ゲート−エミッタ間静電容量の逆数1d、積分手段1eより(8)式で与えられる。
【0049】
【数3】
【0050】
また、コレクタ電流Icとゲート−エミッタ間電圧Vgeとは(1)式の関係にあるため、IGBT素子1のコレクタ電流Icは、IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数1fにより(9)式で与えられる。そして、コレクタ電流Icを微分手段1gで微分したのが、コレクタ電流変化率dIc/dtであり、(10)式のように変形できる。
【0051】
【数4】
【0052】
従って、図3の構成において、電流変化率設定手段19の出力dIc/dt*を一定に保てば、IGBT素子1のコレクタ電流変化率を一定に保つことができる。
【0053】
図4は図3のブロック図を、ゲート−エミッタ間電圧からコレクタ電流への伝達関数が下記の(11)式で表される場合について、書き換えた図である。図4において、20cはIGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数、20dは20cの出力と電流変化率設定手段19の出力の積を得るための乗算手段、20eは20cで使用するゲート−エミッタ間電圧Vgeを得るための検出器である。その他については図3と同じである。
【0054】
次に、図4により動作について詳しく説明する。IGBT素子1のターンオフの際にコレクタ電流が変化する図26の第2の期間において、コレクタ電流Icとゲート−エミッタ間電圧Vgeとは概ね次の(11)式の関数関係にある。ここで、Kpはトランスコンダクタンス、Vthはゲート閾電圧である。
Ic=Kp・(Vge−Vth)2 ・・・(11)
また(2)式と同様に、ゲート−エミッタ間電圧Vgeとゲート電流Igとは(12)式の関数関係にある。
Ig=Cge・(dVge/dt) ・・・(12)
(11)、(12)式より、IGBT素子1のゲート電極Igからコレクタ電流変化率dIc/dtへの伝達関数は(13)式となる。そして(13)式の逆関数を求めると、(14)式となる。
【0055】
【数5】
【0056】
(14)式は(4)式と同様に、IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数20cと、IGBT素子1のゲート−エミッタ間静電容量20bと、電流変化率設定手段19の出力の積となっており、(4)式から図3の第1の関数発生手段20の構成を得たのと同様に、(14)式から図4の第1の関数発生手段20の構成が得られる。
【0057】
以上、ターンオフの際の動作のみについて述べたが、ターンオンに関してもIGBT素子各部の電圧、電流の変化率の極性が逆になるだけであるため、同様の効果が得られることは明らかである。この方法は、コレクタ電流変化率以外のIGBT素子のスイッチング特性に制約が無い場合には最も簡便な構成を提供する。なお、(1)〜(14)式は、図26における第2の期間のようにコレクタ電流が急峻に変化する期間に適用したが、他の期間においても(1)〜(14)式を用いて得られるゲート電流でIGBT素子を駆動することは可能である。
【0058】
実施の形態2.
図5は、この発明の実施の形態2における半導体素子の駆動回路を示すブロック図であり、スイッチング動作中におけるコレクタ−エミッタ間電圧の変化率を概ね一定に保つ場合の構成を示す。図5において、21はスイッチング特性設定手段としての電圧変化率設定手段、22は第2の関数発生手段、18はIGBT素子1のゲート1aへ第2の関数発生手段22の出力に応じた電流を供給する電流発生手段としてのゲート電流発生手段である。その他については図1の場合と同様であるため説明は省略する。図6は、図5の第2の関数発生手段22とIGBT素子1の内部の機能構成を含めて示したブロック図である。図6において、第2の関数発生手段22はIGBT素子1のゲート−コレクタ間静電容量である。1h、1i、1j、1k、1m、1nはIGBT素子1の特性を表す手段であり、1hはゲート−コレクタ間静電容量(gは関数を表す)、1iは逆数手段、1jは乗算手段、1kは積分手段、1mは加算手段、1nは微分手段である。
【0059】
次に、図6および図26により動作について説明する。図26はIGBT素子1のターンオフ時の電圧、電流を示す波形図である。IGBT素子1のターンオフの際にコレクタ−エミッタ間電圧が大きく変化するのは図26の第1の期間である。この第1の期間においては、コレクタ電流1cを変化させないようにゲート−エミッタ間電圧Vgeを負荷電流ILを流すのに必要とされる電圧Vonに保とうとするフィードバック作用が働き、ゲート−エミッタ間電圧Vgeはほぼ一定の電圧となる。このフィードバック作用は、コレクタ−エミッタ間電圧Vceの増加によりIGBT素子1のコレクタ−ゲート間コンデンサを介してコレクタからゲートに変位電流が流れ、この変位電流がゲート駆動回路で電圧降下を生じることにより実現される。dVge/dtはほぼゼロでありゲート−エミッタ間の電流は無視できるので、この変位電流はゲート電流に他ならず、次の(15)式が成り立つ。
Ig=Cgc・dVgc/dt ・・・(15)
【0060】
また、IGBT素子1のゲート、コレクタ、エミッタの3端子間電圧には次の(16)式が成り立つ。
Vce=Vgc+Vge ・・・(16)
(15)、(16)式より、IGBT素子1のゲート電流Igからコレクタ−エミッタ間電圧変化率dVce/dtへの伝達関数およびその逆関数はそれぞれ(17)式、(18)式となる。
dVce/dt=Ig/Cgc+dVge/dt ・・・(17)
Ig=Cgc・(dVce/dt−dVge/dt) ・・・(18)
【0061】
上述のように、この第1の期間においてはゲート−エミッタ間電圧Vgeはほぼ一定の電圧となるため、ゲート−エミッタ間電圧の変化率dVge/dtは充分に小さな値となり無視できる。よって、(19)式、(20)式が得られる。
dVce/dt=Ig/Cgc ・・・(19)
Ig=Cgc・dVce/dt ・・・(20)
この(20)式を発生する手段が、第2の関数発生手段22である。図6において、スイッチング信号発生手段4の出力により、電圧変化率設定手段21が指令dVce/dt*を発生した場合、第2の関数発生手段22の出力Ig*は(21)式となる。この出力Ig*は、ゲート電流指令である。
Ig*=Cgc・dVce/dt* ・・・(21)
【0062】
ゲート電流発生手段18はIGBT素子1に第2の関数発生手段22の出力通りの電流を流すため、IGBT素子1のゲート電流Igは(22)式となる。
Ig=Ig* ・・・(22)
上述のように、IGBT素子1のターンオフの際にコレクタ−エミッタ間電圧Vceが大きく変化する図26の第1の期間において、ゲート−コレクタ間電圧Vgcとゲート電流Igとは(15)式の関係にあるため、IGBT素子1のゲート−コレクタ間電圧Vceは、ゲート−コレクタ間静電容量1h、逆数手段1i、乗算手段1j、積分手段1kより(23)式で与えられる。
【0063】
【数6】
【0064】
また、ゲート−コレクタ間電圧Vgcとコレクタ−エミッタ間電圧Vceとは(16)式の関係にあるため、コレクタ−エミッタ間電圧Vceは加算手段1mにより(24)式で与えられる。そして、コレクタ−エミッタ間電圧Vceを微分手段1nで微分したのが、コレクタ−エミッタ間電圧変化率dVce/dtであり、上述のように、この第1の期間においてはゲート−エミッタ間電圧Vgeはほぼ一定の電圧となるため(25)式の様に変形できる。
【0065】
【数7】
【0066】
従って、図6の構成において、電圧変化率設定手段21の出力dVce/dt*を一定に保てば、IGBT素子1のコレクタ−エミッタ間電圧変化率を一定に保つことができる。
【0067】
図7は図6のブロックを、ゲート−コレクタ間静電容量の電圧特性が下記の(26)式で表される場合について、書き換えた図である。図7において、22aはIGBT素子1のゲート−コレクタ間静電容量、22bは22aの出力と電圧変化率設定手段21の出力の積を得るための乗算手段、22cは22aで使用するゲート−コレクタ間電圧Vgcを得るための検出器である。その他については図6と同じである。次に、図7により動作について説明する。IGBT素子1のターンオフの際にコレクタ−エミッタ間電圧が大きく変化する図26の第1の期間において、ゲート−コレクタ間静電容量Cgcは概ね(26)式の電圧依存性を持つ。ここで、Cjoはゼロバイアス容量、Vjは接合電位差、Mは接合傾斜係数である。(26)式の電位依存性を(15)式に適用した場合にも(15)〜(25)式の関係は成り立つ。
【0068】
【数8】
【0069】
以上、ターンオフの際の動作のみについて述べたが、ターンオンに関してもIGBT素子各部の電圧、電流の変化率の極性が逆になるだけであるため、同様の効果が得られることは明らかである。この方法は、コレクタ−エミッタ間電圧変化率以外のIGBT素子のスイッチング特性に制約が無い場合には最も簡便な構成を提供する。なお、(15)〜(26)式は、図26における第1の期間のようにコレクタ電流がほぼ一定でコレクタ−エミッタ間電圧が大きく変化する期間に適用したが、他の期間においても(15)〜(26)式を用いて得られるゲート電流でIGBT素子を駆動することは可能である。
【0070】
実施の形態3.
この実施の形態は、ターンオフのスイッチング動作中において、コレクタ−エミッタ間電圧が大きく変化する第1の期間ではコレクタ−エミッタ間電圧の変化率を概ね一定に保つとともに、コレクタ電流Icの変化が急峻な第2の期間ではコレクタ電流の変化率を概ね一定に保つものである。
図8はこの発明の実施の形態3における半導体素子の駆動回路を示すブロック図であり、図において、23は第1の関数発生手段20の出力と第2の関数発生手段22の出力とを切り換えてゲート電流発生手段18に供給する切り換え手段、24はIGBT素子1をオン状態からオフ状態に遷移させる際にIGBT素子1に流れる電流の変化が緩慢な第1の期間からそれに続く電流の変化が急峻な第2の期間に遷移する時の電流の変化点を検出する電流変化点検出手段、18は電流発生手段としてのゲート電流発生手段であり、切り換え手段23により切り換えられて、第1または第2の関数発生手段20、21の出力に応じた電流を、IGBT素子1のゲート1aへ供給する。その他については実施の形態1または実施の形態2と同様であるため説明は省略する。
【0071】
次に、動作について説明する。切り換え手段23を、第1の関数発生手段20の側にした場合の動作については実施の形態1と同じであるため説明を省略する。また、第2の関数発生手段22の側にした場合の動作については実施の形態2と同じであるため説明を省略する。ここでは、切り換え手段23と電流変化点検出手段24について説明する。IGBT素子1のターンオフ波形を示した図26において、IGBT素子1のコレクタ−エミッタ間電圧が大きく変化するのは図26の第1の期間であり、この期間にはコレクタ電流は変化しない。コレクタ電流が変化するのは図26の第2の期間であり、この期間にはコレクタ−エミッタ間電圧が大きくは変化しない。このように、実施の形態1が効果を発揮する第2の期間と、実施の形態2が効果を発揮する第1の期間とは、図26の時刻t3で切り分けられる。
【0072】
このため、電流変化点検出手段24が第1の期間と第2の期間の境目にあたる時刻t3を検出し、時刻t3以前の第1の期間においては第2の関数発生手段22の出力を使用するように切り換え手段23を制御し、時刻t3以後の第2の期間においては第1の関数発生手段20の出力を使用するように切り換え手段23を制御すれば、それぞれの期間において実施の形態2および実施の形態1と同じ効果が得られる。よって、図8の構成によれば、IGBT素子1のターンオフ中の第1、第2の期間においてそれぞれコレクタ−エミッタ間電圧の変化率あるいはコレクタ電流の変化率を概ね一定に保つことができる。
【0073】
図9〜図16は、電流変化点検出手段24の第1〜第7の構成例を示すブロック図である。まず、図9を用いて、電流変化点検出手段24の第1の構成例について説明する。24aはIGBT素子1のコレクタ−エミッタ間電圧Vceを検出する第1の電圧検出手段、24bは直流電圧源12の電圧Vdcを検出する第2の電圧検出手段、24cは比較手段である。図26より、第1の期間と第2の期間の境目である時刻t3において、コレクタ−エミッタ間電圧Vceと直流電圧源12の電圧Vdcは交差するため、比較手段24cにより、第1の電圧検出手段24aと第2の電圧検出手段24bの出力を大小比較することで時刻t3を検出することができる。直流電圧源12の電圧が一定の用途においては、第2の電圧検出手段24bを比較の基準となる別の直流電圧源に置き換えても同じ効果が得られる。
【0074】
次に、図10を用いて、電流変化点検出手段24の第2の構成例について説明する。24aはIGBT素子1のゲート−エミッタ間電圧Vgeを検出する電圧検出手段、24cは比較手段、24dは比較の基準となる直流電圧源である。図26より、第1の期間と第2の期間の境目である時刻t3において、ゲート−エミッタ間電圧Vgeは、負荷電流ILを流すのに必要とされるゲート電圧Vonから低下を始めるため、直流電圧源24dの電圧をVonより若干低く設定しておくことで、比較手段24cにより時刻t3を検出することができる。
【0075】
次に、図11を用いて、電流変化点検出手段24の第3の構成例について説明する。24aはIGBT素子1のゲート−エミッタ間電圧Vgeを検出する電圧検出手段、24eは電圧検出手段24aの出力を微分する微分手段、24cは比較手段、24dはゲート−エミッタ間電圧Vgeの電圧変化率の比較の基準となる直流電圧源である。図26より、第1の期間と第2の期間の境目である時刻t3において、ゲート−エミッタ間電圧Vgeは、負荷電流ILを流すのに必要とされるゲート電圧Vonから低下を始めるため、ゲート−エミッタ間電圧Vgeを微分してその変化率を求め、直流電圧源24dによる基準値と大小比較することで時刻t3を検出することができる。
【0076】
次に、図12を用いて、電流変化点検出手段24の第4の構成例について説明する。24fはIGBT素子1のコレクタ電流Icを検出する第1の電流検出手段、24gは負荷13の電流ILを検出する第2の電流検出手段、24cは比較手段である。図26より、第1の期間と第2の期間の境目である時刻t3において、コレクタ電流Icは負荷13の電流ILから低下を始めるため、比較手段24cにより、第1の電流検出手段24fと第2の電圧検出手段24gの出力を比較することで時刻t3を検出することができる。
【0077】
次に、図13を用いて、電流変化点検出手段24の第5の構成例について説明する。24fはIGBT素子1のコレクタ電流Icを検出する電流検出手段、24cは比較手段、24hは比較の基準となる直流電圧源である。図26より、第1の期間と第2の期間の境目である時刻t3において、コレクタ電流Icは負荷13の電流ILから低下を始めるため、直流電圧源24hの電圧を負荷電流ILより若干低く設定しておくことで、比較手段24cにより時刻t3を検出することができる。
【0078】
次に、図14を用いて、電流変化点検出手段24の第6の構成例について説明する。24fはIGBT素子1のコレクタ電流Icを検出する電流検出手段、24eは電流検出手段24fの出力を微分する微分手段、24cは比較手段、24hはコレクタ電流Icの電流変化率の比較の基準となる直流電圧源である。図26より、第1の期間と第2の期間の境目である時刻t3において、コレクタ電流Icは、負荷電流ILから低下を始めるため、コレクタ電流Icを微分してその変化率を求め、直流電圧源24hによる基準値と大小比較することで時刻t3を検出することができる。
【0079】
次に、図15を用いて、電流変化点検出手段24の第7の構成例について説明する。24fはダイオード14の電流Idを検出する電流検出手段、24cは比較手段、24hは比較の基準となる直流電圧源である。図26より、第1の期間と第2の期間の境目である時刻t3において、ダイオード14の電流Idはゼロから増加を始めるため、直流電圧源24hの電圧をゼロより若干高く設定しておくことで、比較手段24cにより時刻t3を検出することができる。
【0080】
次に、図16を用いて、電流変化点検出手段24の第8の構成例について説明する。24fはダイオード14の電流Idを検出する電流検出手段、24eは電流検出手段24fの出力を微分する微分手段、24cは比較手段、24hはダイイオード14の電流Idの電流変化率の比較の基準となる直流電圧源である。図26より、第1の期間と第2の期間の境目である時刻t3において、ダイオード14の電流Idはゼロから増加を始めるため、ダイオード14の電流Idを微分してその変化率を求め、直流電圧源24hによる基準値と大小比較することで時刻t3を検出することができる。
【0081】
実施の形態4.
この実施の形態は、ターンオンのスイッチング動作中において、第1の期間ではコレクタ−エミッタ間電圧の変化率を概ね一定に保つとともに、第2の期間ではコレクタ電流の変化率を概ね一定に保つものである。
この実施の形態における構成は、図8に示したのと同様である。図8において、24はIGBT素子1をオフ状態からオン状態に遷移させる際にIGBT素子1に流れる電流の変化が急峻な第2の期間からそれに続く電流の変化が緩慢な第1の期間に遷移する時の電流の変化点を検出する電流変化点検出手段である。電流変化点検出手段24の具体的な構成については、図9〜図16と同じもしくは相当する構成とすることができ、両者は比較の基準となる直流電圧源24d、24hの電圧、もしくは微分手段24eの出力極性が異なるのみである。その他については実施の形態3と同様であるので説明を省略する。
【0082】
次に、動作について説明する。切り換え手段23を、第1の関数発生手段20の側にした場合の動作については実施の形態1と同じであるため説明を省略する。また、第2の関数発生手段22の側にした場合の動作については実施の形態2と同じであるため説明を省略する。ここでは、切り換え手段23と電流変化点検出手段24について説明する。IGBT素子1のターンオン波形を示した図27において、IGBT素子1のコレクタ−エミッタ間電圧が大きく変化するのは図27の第1の期間であり、この期間にはコレクタ電流は変化しない。コレクタ電流が変化するのは図27の第2の期間であり、この期間にはコレクタ−エミッタ間電圧が大きくは変化しない。このように、実施の形態1が効果を発揮する第2の期間と、実施の形態2が効果を発揮する第1の期間とは、図27の時刻t8から時刻t9の間の環流ダイオード14のリカバリ動作期間で切り分けられる。
【0083】
このため、電流変化点検出手段24が第1の期間と第2の期間の境目にあたる環流ダイオード14のリカバリ動作期間(t8〜t9)を検出し、時刻t8以前の第2の期間においては第1の関数発生手段20の出力を使用するように切り換え手段23を制御し、時刻t9以後の第1の期間においては第2の関数発生手段22の出力を使用するように切り換え手段23を制御すれば、それぞれの期間において実施の形態1および実施の形態2と同じ効果が得られる。よって、図8の構成によれば、IGBT素子1のターンオン中の第2、第1の期間においてそれぞれコレクタ電流の変化率あるいはコレクタ−エミッタ間電圧の変化率を概ね一定に保つことができる。
なお、実施の形態3および4ではそれぞれターンオン、ターンオフに適用したが、これらを組み合わせてターンオン、ターンオフの両方に適用することもできる。
【0084】
実施の形態5.
図17は、この発明の実施の形態5における半導体素子の駆動回路のブロック図であり、スイッチング動作中におけるコレクタ電流の変化率を概ね一定に保つ場合の構成を示す。図において、25はIGBT素子1のゲート−エミッタ間に接続された第1のコンデンサであり、その他については実施の形態1と同様であるので説明を省略する。
次に、動作について説明する。図17は、第1のコンデンサ25以外は図2と同じであり、第1のコンデンサ25はIGBT素子1のゲート−エミッタ間静電容量Cgeと並列に接続される。このため、第1のコンデンサ25の静電容量をC1とすると、IGBT素子1のゲート−エミッタ間静電容量がCgeから(Cge+C1)に増加したことと等価である。従って、第1の関数発生手段20の出力Ig*を(6)式のゲート−エミッタ間電圧静電容量Cgeを変更して得られる(27)式とすれば、図17の構成においても実施の形態1と同様の効果が得られる。
【0085】
【数9】
【0086】
この実施の形態によれば、IGBT素子1のゲート電流IgをC1により調整できるため、ゲート電流Igをコレクタ電流変化率の指令値dIc/dt*、およびIGBT素子1の特性f、Cgeと独立に、駆動回路の都合でゲート電流値を設定することが可能となる。また、実施の形態3、実施の形態4のように切り換えを行う用途では、切り換え前後のゲート電流Igが等しくなるように第1のコンデンサ25の静電容量を設定することで、切り換え時のゲート電流Igの急変を防止し滑らかな切り換えを実現できる。
【0087】
実施の形態6.
図18は、この発明の実施の形態6における半導体素子の駆動回路のブロック図であり、スイッチング動作中におけるコレクタ−エミッタ間電圧の変化率を概ね一定に保つ場合の構成を示す。図において、26はIGBT素子1のコレクタ−ゲート間に接続された第2のコンデンサ、その他については実施の形態2と同様であるので説明を省略する。
次に、動作について説明する。図18は、第2のコンデンサ26以外は図5と同じであり、第2のコンデンサ26はIGBT素子1のコレクタ−ゲート間静電容量Cgcと並列に接続される。このため、第2のコンデンサ26の静電容量をC2とすると、IGBT素子1のコレクタ−ゲート間静電容量がCgcから(Cgc+C2)に増加したことと等価である。従って、第2の関数発生手段22の出力Ig*を(21)式のコレクタ−ゲート間静電容量Cgcを変更して得られる(28)式とすれば、図18の構成においても実施の形態2と同じ効果が得られる。
Ig*=(Cgc+C2)・dVce/dt* ・・・(28)
【0088】
この実施の形態によれば、IGBT素子1のゲート電流IgをC2により調整できるため、ゲート電流Igをコレクタ−エミッタ間電圧変化率の指令値dVce/dt*、およびIGBT素子1の特性Cgcと独立に、駆動回路の都合でゲート電流値を設定することが可能となる。また、実施の形態3、実施の形態4のように切り換えを行う用途では、切り換え前後のゲート電流Igが等しくなるように第2のコンデンサ26の静電容量を設定することで、切り換え時のゲート電流Igの急変を防止し滑らかな切り換えを実現できる。さらに、第2のコンデンサ26は一定の静電容量C2を持つコンデンサであるため、(26)式で示したようなコレクタ−ゲート間静電容量Cgcの電圧依存性の影響を抑制し、ゲート電流Igの変化を軽減する効果がある。
【0089】
実施の形態7.
図19は、この発明の実施の形態7における半導体素子の駆動回路を示す回路図であり、スイッチング動作中におけるコレクタ電流の変化率を概ね一定に保つ場合の構成を示す。図19において、ゲート電流発生手段18は、カレントミラー回路を構成するトランジスタ18aと18bから成り、電流変化率設定手段19は、直流電圧源19aとトランジスタ19bから成り、そして第1の関数発生手段20は、抵抗20fとカレントミラー回路を構成するトランジスタ20g、20hから成る。その他は実施の形態1と同様であるので説明を省略する。図19では、簡単化のため、ターンオフ用の回路部分のみを示した。
【0090】
次に、動作について説明する。スイッチング信号発生手段4がオフ信号を出力すると、トランジスタ19bがオフする。トランジスタ20g、20hから成るカレントミラー回路は直流電圧源19aの電圧Vccに接続されており、トランジスタ20gは抵抗20fを介してIGBT素子1のゲートに接続されているため、トランジスタ20hのコレクタ電流Ig*は、トランジスタのベース−エミッタ間電圧降下を無視すれば(29)式で与えられる。ここで、K1はカレントミラー回路の電流ゲイン、R1は抵抗20fの抵抗値、VgeはIGBT素子1のゲート−エミッタ間電圧である。
Ig*=K1・(Vcc−Vge)/R1 ・・・(29)
【0091】
上式のトランジスタ20hのコレクタ電流Ig*は、第1の関数発生手段20の出力であり、ゲート電流指令である。トランジスタ19bがオフしているため、トランジスタ20hのコレクタ電流Ig*は、全てトランジスタ18aに流れる。トランジスタ18aと18bはカレントミラー回路を構成しているため、IGBT素子1のゲートにはトランジスタ20hのコレクタ電流Ig*にトランジスタ18aと18bとから成るカレントミラー回路のゲインを乗算した電流が流れる。(29)式を実施の形態1の(6)式と比較すると、IGBT素子1のゲート−エミッタ間静電容量Cgeとコレクタ電流変化率dIc/dt*を定数とし、IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数として、ゲート−エミッタ間電圧の1次式を使用していることがわかる。
図20の(a)は、IGBT素子1のゲート−エミッタ間電圧と、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数との関係を示すグラフである。実施の形態1で示した(14)式から、コレクタ電流変化率dIc/dt*を定数Aとした時のゲート電流指令Ig*は次の(30)式となる。
【0092】
【数10】
【0093】
IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数は、(30)式右辺の1/(2・Kp・(Vge−Vth))の部分であり、双曲線関数となっている。図20の(a)からわかるように、例えば(29)式のようなゲート−エミッタ間電圧の1次式により良好な近似が可能である。従って、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数としてゲート−エミッタ間電圧の1次式を用いることで、実施の形態1と同様の効果を簡単な回路で実現できる。
【0094】
実施の形態8.
図21は、この発明の実施の形態8における半導体素子の駆動回路を示す回路図であり、スイッチング動作中におけるコレクタ電流の変化率を概ね一定に保つ場合の構成を示す。図21において、ゲート電流発生手段18は、カレントミラー回路を構成するトランジスタ18aと18bから成り、電流変化率設定手段19は、直流電圧源19aとトランジスタ19bから成る。20jは第1の関数発生手段としての抵抗である。その他は実施の形態1と同じであるので説明を省略する。図21では、簡単化のため、ターンオフ用の回路部分のみを示した。
【0095】
次に、動作について説明する。スイッチング信号発生手段4がオフ信号を出力すると、トランジスタ19bがオフする。抵抗20jは直流電圧源19aの電圧Vccに接続されているため、抵抗20jを流れる電流Ig*は、トランジスタのベース−エミッタ間電圧降下を無視すれば(31)式で与えられる。ここで、R1は抵抗20jの抵抗値である。
Ig*=Vcc/R1 ・・・(31)
上式の抵抗20jの電流Ig*は、第1の関数発生手段の出力であり、ゲート電流指令である。トランジスタ19bがオフしているため、抵抗20jの電流Ig*は、全てトランジスタ18aに流れる。トランジスタ18aと18bはカレントミラー回路を構成しているため、IGBT素子1のゲートには抵抗20jの電流Ig*にトランジスタ18aと18bとから成るカレントミラー回路のゲインを乗算した電流が流れる。(31)式を実施の形態1の(6)式と比較すると、IGBT素子1のゲート−エミッタ間静電容量Cgeとコレクタ電流変化率dIc/dt*を定数とし、IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数にも、定数を使用していることがわかる。
【0096】
図20の(b)は、IGBT素子1のゲート−エミッタ間電圧と、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数との関係を示すグラフである。IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数は、実施の形態7で説明したように、双曲線関数となっている。図20の(b)からわかるように、IGBT素子1のゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数が双曲線関数の場合、定数では良好な近似とはいえない。しかし、IGBT素子が変化の小さい特性を有する場合、定数でも概ね良好な結果を得ることが可能である。このような場合、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数として、代表値である定数を用いることで、実施の形態1と同様の効果を簡単な回路で実現できる。
【0097】
実施の形態9.
図22は、この発明の実施の形態9における半導体素子の駆動回路を示す回路図であり、スイッチング動作中におけるコレクタ−エミッタ間電圧の変化率を概ね一定に保つ場合の構成を示す。図22において、ゲート電流発生手段18は、カレントミラー回路を構成するトランジスタ18aと18bから成り、電圧変化率設定手段21は、直流電圧源21aとトランジスタ21bから成り、そして第2の関数発生手段22は、抵抗22d、22eとカレントミラー回路を構成するトランジスタ22f、22gから成る。その他は実施の形態2と同様であるので説明を省略する。図22では、簡単化のため、ターンオフ用の回路部分のみを示した。
【0098】
次に、動作について説明する。スイッチング信号発生手段4がオフ信号を出力すると、トランジスタ21bがオフする。抵抗22dは直流電圧源21aの電圧Vccに接続されており、トランジスタ22gは抵抗22eを介してIGBT素子1のコレクタに接続されているため、第2の関数発生手段22の出力は、トランジスタのベース−エミッタ間電圧降下を無視すれば(32)式で与えられる。ここで、K2はカレントミラー回路の電流ゲイン、R2は抵抗22dの抵抗値、R3は抵抗22eの抵抗値、VceはIGBT素子1のコレクタ−エミッタ間電圧である。
Ig*=Vcc/R2−K2・Vce/R3 ・・・(32)
【0099】
上式のIg*は、第2の関数発生手段22の出力であり、ゲート電流指令である。トランジスタ21bがオフしているため、(32)式のゲート電流指令Ig*は、全てトランジスタ18aに流れる。トランジスタ18aと18bはカレントミラー回路を構成しているため、IGBT素子1のゲートにはゲート電流指令Ig*にトランジスタ18aと18bとから成るカレントミラー回路のゲインを乗算した電流が流れる。(32)式を実施の形態2の(21)式と比較すると、IGBT素子1のコレクタ−エミッタ間電圧変化率dVce/dt*を定数とし、IGBT素子1のコレクタ−ゲート間静電容量Cgcとして、コレクタ−エミッタ間電圧の1次式を使用していることがわかる。
【0100】
図23の(a)は、IGBT素子1のコレクタ−ゲート間静電容量Cgcの電圧依存性を示したグラフである。実施の形態2の(26)式から、コレクタ−エミッタ間電圧変化率dVce/dt*を定数Bとした時のゲート電流指令Ig*は(33)式となる。
【0101】
【数11】
【0102】
IGBT素子1のコレクタ−ゲート間静電容量Cgcは、(33)式右辺のCjo・(1+Vgc/Vj)−Mの部分であり、双曲線関数となっている。図23の(a)からわかるように、例えば(32)式のようなコレクタ−エミッタ間電圧の1次式により良好な近似が可能である。従って、コレクタ−ゲート間静電容量Cgcとしてコレクタ−エミッタ間電圧の1次式を用いることで、実施の形態2と同様の効果を簡単な回路で実現できる。また、図22の回路は、抵抗22eの接続点をIGBT素子1のコレクタからゲートに変更することで、図19で示した実施の形態7と同様の機能を実現できる。
【0103】
実施の形態10.
図24は、この発明の実施の形態10における半導体素子の駆動回路を示す回路図であり、スイッチング動作中におけるコレクタ−エミッタ間電圧の変化率を概ね一定に保つ場合の構成を示す。図24において、ゲート電流発生手段18は、カレントミラー回路を構成するトランジスタ18aと18bから成り、電圧変化率設定手段21は、直流電圧源21aとトランジスタ21bから成る。22hは第2の関数発生手段としての抵抗である。その他は実施の形態2と同様であるので説明を省略する。図24では、簡単化のため、ターンオフ用の回路部分のみを示した。
【0104】
次に、動作について説明する。スイッチング信号発生手段4がオフ信号を出力すると、トランジスタ19bがオフする。抵抗22hは直流電圧源19aの電圧Vccに接続されているため、抵抗22hを流れる電流Ig*は、トランジスタのベース−エミッタ間電圧降下を無視すれば(34)式で与えられる。ここで、R2は抵抗22hの抵抗値である。
Ig*=Vcc/R2 ・・・(34)
上式の抵抗22hの電流Ig*は、第2の関数発生手段の出力であり、ゲート電流指令である。トランジスタ19bがオフしているため、抵抗22hの電流Ig*は、全てトランジスタ18aに流れる。トランジスタ18aと18bはカレントミラー回路を構成しているため、IGBT素子1のゲートには抵抗22hの電流Ig*にトランジスタ18aと18bとから成るカレントミラー回路のゲインを乗算した電流が流れる。(34)式を実施の形態2の(21)式と比較すると、IGBT素子1のコレクタ−エミッタ間電圧変化率dVce/dt*を定数とし、IGBT素子1のコレクタ−ゲート間静電容量Cgcにも、定数を使用していることがわかる。
【0105】
図23の(b)は、IGBT素子1のコレクタ−ゲート間静電容量Cgcの電圧依存性を示したグラフである。IGBT素子1のコレクタ−ゲート間静電容量Cgcは、実施の形態9で説明したように双曲線関数となっている。図23の(b)からわかるように、IGBT素子1のコレクタ−ゲート間静電容量Cgcが双曲線関数の場合、定数では良好な近似とはいえない。しかし、IGBT素子が変化の小さい特性を有する場合、定数でも概ね良好な結果を得ることが可能である。また、実施の形態6に示したようにコレクタ−ゲート間静電容量Cgcにコンデンサを並列接続する場合には、コレクタ−ゲート間静電容量Cgcの変化の影響が軽減されるため、定数でも概ね良好な結果を得ることが可能である。従って、コレクタ−ゲート間静電容量Cgcとして、代表値である定数を用いることで、実施の形態2と同様の効果を簡単な回路で実現できる。
【0106】
なお、実施の形態7〜10ではコレクタの電流変化率を制御する場合、またはコレクタ−エミッタ間電圧変化率を制御する場合について示したが、両方を組み合わせてもよい。また、ターンオフ用の回路で示したが、ターンオン用でも同様に簡単な回路で近似的に制御することができ、さらに両方を併せて用いることもできる。
【0107】
【発明の効果】
請求項1に係る発明によれば、ゲート電流から電圧駆動形自己消弧半導体素子のコレクタ電流変化率への伝達関数の逆関数に電流変化率設定手段の出力を代入して得られるゲート電流の指令を、第1の関数発生手段が発生するようにしたので、負荷や電源電圧の変動にかかわらず半導体素子の非線形性を補正して、設定した所望のスイッチング特性である、コレクタ電流の変化率一定の特性が得られる。また、請求項2に係る発明によれば、ゲート電流から電圧駆動形自己消弧半導体素子のコレクタ−エミッタ間電圧変化率への伝達関数の逆関数に電圧変化率設定手段の出力を代入して得られるゲート電流の指令を、第2の関数発生手段が発生するようにしたので、負荷や電源電圧の変動にかかわらず半導体素子の非線形性を補正して、設定した所望のスイッチング特性である、コレクタ−エミッタ間電圧の変化率一定の特性が得られる。このため、スイッチング動作中における不要に高いもしくは低い電圧および電流の変化率を抑制することができ、スイッチング損失の低減、ターンオフ時のサージ電圧の低減、ターンオン時の環流ダイオードのリカバリ電流の低減に効果がある。さらに、スイッチングに起因するノイズや漏洩電流の低減にも効果がある。
【0108】
請求項3、請求項4に係る発明によれば、コレクタ電流の変化が緩慢な第1の期間で電圧変化率設定手段と第2の関数発生手段を利用し、コレクタ電流の変化が急峻な第2の期間で電流変化率設定手段と第1の関数発生手段を利用するようにしたので、所望のスイッチング特性、例えば第1の期間でコレクタ−エミッタ間電圧の変化率を一定に保つとともに、第2の期間でコレクタ電流の変化率を一定に保つなどの特性が得られる。
【0109】
請求項5に係る発明によれば、第1の関数発生手段で使用するゲート電流からコレクタ電流変化率への伝達関数の逆関数が、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数と、ゲート−エミッタ間の静電容量と、コレクタ電流変化率との積であるので、請求項1、3、4のものと同様の効果が得られる。
請求項6に係る発明によれば、第2の関数発生手段で使用するゲート電流からコレクタ−エミッタ間電圧変化率への伝達関数の逆関数が、ゲート−コレクタ間の静電容量と、コレクタ−エミッタ間電圧変化率との積であるので、請求項2、3、4のものと同様の効果が得られる。
【0110】
請求項7に係る発明によれば、ゲート−エミッタ間に接続されるコンデンサを有し、第1の関数発生手段で使用するゲート電流からコレクタ電流変化率への伝達関数の逆関数が、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数と、ゲート−エミッタ間の静電容量およびコンデンサの静電容量の和と、コレクタ電流変化率との積であるので、駆動回路の都合に合わせた適切なゲート電流値を設定することができる。
請求項8に係る発明によれば、ゲート−コレクタ間に接続されるコンデンサを有し、第2の関数発生手段で使用するゲート電流からコレクタ−エミッタ間電圧変化率への伝達関数の逆関数が、ゲート−コレクタ間の静電容量およびコンデンサの静電容量の和と、コレクタ−エミッタ間電圧変化率との積であるので、駆動回路の都合に合わせた適切なゲート電流値を設定することができる。
【0111】
請求項9に係る発明によれば、ゲート−エミッタ間に接続されるコンデンサを有し、第1、第2の関数発生手段の切り換え時に、両方の出力が互いに等しくなるように前記コンデンサの静電容量を設定したので、滑らかな切り換えをすることができる。
請求項10に係る発明によれば、ゲート−コレクタ間に接続されるコンデンサを有し、第1、第2の関数発生手段の切り換え時に、両方の出力が互いに等しくなるように前記コンデンサの静電容量を設定したので、滑らかな切り換えをすることができる。
【0112】
請求項11に係る発明によれば、第1の関数発生手段で使用するゲート電流からコレクタ電流変化率への伝達関数の逆関数において、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数に代えて、ゲート−エミッタ間電圧の一次式で近似して使用するようにしたので、簡単な回路でコレクタ電流変化率を制御することができる。
請求項12に係る発明によれば、第1の関数発生手段で使用するゲート電流からコレクタ電流変化率への伝達関数の逆関数において、ゲート−エミッタ間電圧からコレクタ電流への伝達関数の微分の逆数に代えて、代表値である定数で近似して使用するようにしたので簡単な回路でコレクタ電流変化率を制御することができる。
請求項13に係る発明によれば、第2の関数発生手段で使用するゲート電流からコレクタ−エミッタ間電圧変化率への伝達関数の逆関数において、ゲート−コレクタ間の静電容量に代えて、ゲート−コレクタ間電圧の一次式で近似して使用するようにしたので簡単な回路でコレクタ−エミッタ間の電圧変化率を制御することができる。
請求項14に係る発明によれば、第2の関数発生手段で使用するゲート電流からコレクタ−エミッタ間電圧変化率への伝達関数の逆関数において、ゲート−コレクタ間の静電容量に代えて、代表値である定数で近似して使用するようにしたので簡単な回路でコレクタ−エミッタ間の電圧変化率を制御することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態における半導体素子の駆動回路の基本的構成を示すブロック図である。
【図2】 この発明の実施の形態1における半導体素子の駆動回路のブロック図である。
【図3】 この発明の実施の形態1における半導体素子とその駆動回路の内部の機能構成を示すブロック図である。
【図4】 この発明の実施の形態1における半導体素子とその駆動回路の内部の機能構成を示すブロック図である。
【図5】 この発明の実施の形態2における半導体素子の駆動回路のブロック図である。
【図6】 この発明の実施の形態2における半導体素子とその駆動回路の内部の機能構成を示すブロック図である。
【図7】 この発明の実施の形態2における半導体素子とその駆動回路の内部の機能構成を示すブロック図である。
【図8】 この発明の実施の形態3および4における半導体素子の駆動回路のブロック図である。
【図9】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図10】 この発明の実施の形態3おける電流変化点検出手段の構成例を示すブロック図である。
【図11】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図12】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図13】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図14】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図15】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図16】 この発明の実施の形態3における電流変化点検出手段の構成例を示すブロック図である。
【図17】 この発明の実施の形態5における半導体素子の駆動回路のブロック図である。
【図18】 この発明の実施の形態6における半導体素子の駆動回路のブロック図である。
【図19】 この発明の実施の形態7における半導体素子の駆動回路の回路図である。
【図20】 この発明の実施の形態7および8におけるゲート−エミッタ間電圧からコレクタ電圧への伝達関数の微分の逆数を示すグラフである。
【図21】 この発明の実施の形態8における半導体素子の駆動回路の回路図である。
【図22】 この発明の実施の形態9における半導体素子の駆動回路の回路図である。
【図23】 この発明の実施の形態9および10におけるコレクタ−ゲート間静電容量の電圧依存性を示すグラフである。
【図24】 この発明の実施の形態10における半導体素子の駆動回路の回路図である。
【図25】 IGBT素子のスイッチング特性を説明するための回路図である。
【図26】 IGBT素子のターンオフ動作を示す波形図である。
【図27】 IGBT素子のターンオン動作を示す波形図である。
【図28】 従来の半導体素子の駆動回路の回路図である。
【図29】 従来の半導体素子の駆動回路の動作を示す波形図である。
【符号の説明】
1 IGBT素子、1a ゲート、1b コレクタ、1c エミッタ、
4 スイッチング信号発生手段、16 スイッチング特性設定手段、
17 関数発生手段、18 ゲート電流発生手段、19 電流変化率設定手段、
20 第1の関数発生手段、21 電圧変化率設定手段、
22 第2の関数発生手段、23 切り換え手段、24 電流変化点検出手段、
25 第1のコンデンサ、26 第2のコンデンサ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gate drive circuit for a semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) element or a MOSFET (Metal Oxicide Silicon Field Effect Transistor) element, which is a voltage-driven semiconductor element for switching. Is.
[0002]
[Prior art]
FIG. 28 is a circuit diagram showing a conventional semiconductor element driving circuit described in, for example, Japanese Patent Laid-Open No. 9-65644. In FIG. 28,
[0003]
First, the basic operation of the conventional example will be described with reference to FIGS. When the switching signal generating means 4 outputs an ON signal in FIG. 28, the ON / OFF switching means 5 is switched to the ON
[0004]
When the switching signal generating means 4 outputs an off signal, the on / off switching means 5 is switched to the off DC voltage source 3 side, and the off voltage is switched between the gate 1a and the emitter 1c of the
FIGS. 29A and 29B show waveforms at the turn-off time when the
[0005]
Since the collector current Ic is equal to the current flowing through the
[0006]
Next, the operation of the control means 8 will be described. In the above-described turn-off operation in which the
[0007]
Next, the effect of switching the gate resistance in the conventional example will be described with reference to FIG. FIG. 29 illustrates the current Ic at the collector of the
[0008]
According to the conventional semiconductor element driving circuit shown in FIG. 28, the
[0009]
[Problems to be solved by the invention]
The conventional semiconductor element driving circuit is configured as described above, and the gate resistance is switched between the first period and the second period, but in each of the first period and the second period. Drives an IGBT element with a constant DC voltage source and a constant gate resistance. Since the relationship between the gate-emitter voltage, the collector current, and the collector-emitter voltage of the IGBT element is non-linear, when it is driven by a constant DC voltage source and a constant gate resistance, as shown in FIG. The rate of change of the collector-emitter voltage during the
[0010]
The present invention has been made to solve the above-described problems, and the rate of change of the current of the main electrode or the rate of change of the voltage between the main electrodes during the switching operation is always set regardless of the fluctuation of the load or the power supply voltage. An object of the present invention is to obtain a drive circuit for a semiconductor element that can obtain desired switching characteristics such as being kept substantially constant.
[0011]
[Means for Solving the Problems]
2. A driving circuit for a semiconductor device according to
[0012]
According to a second aspect of the present invention, there is provided a drive circuit connected between the gate and the emitter of a voltage-driven self-extinguishing semiconductor device that controls a conduction state between the collector and the emitter by a voltage applied between the gate and the emitter. In the circuit, a switching signal generating means for generating a signal for turning on / off the voltage driven self-extinguishing semiconductor element, and a collector of the voltage driven self-extinguishing semiconductor element having a constant value by the output of the switching signal generating means. Voltage change rate setting means for generating a command for the voltage change rate between the emitters, and second function generating means for generating a command for the gate current of the voltage-driven self-extinguishing semiconductor element by the output of the voltage change rate setting means; And a gate current generating means for generating the gate current by the output of the second function generating means, and the second function generating means Inverse function of the transfer function of the emitter voltage change rate - collector of said voltage-driven self-turn-off semiconductor element from the gate current To the gate current command obtained by substituting the output of the voltage change rate setting means Is generated.
[0013]
According to a third aspect of the present invention, there is provided a drive circuit for a semiconductor device, wherein the drive circuit is connected between the gate and emitter of a voltage-driven self-extinguishing semiconductor device that controls the conduction state between the collector and emitter by a voltage applied between the gate and emitter. In the circuit, switching signal generating means for generating a signal for turning on / off the voltage-driven self-extinguishing semiconductor element, and a collector current of the voltage-driven self-extinguishing semiconductor element having a constant value by an output of the switching signal generating means Current change rate setting means for generating a change rate command, first function generating means for generating a gate current command for the voltage-driven self-extinguishing semiconductor element by an output of the current change rate setting means, and the switching A command for the rate of change in voltage between the collector and the emitter of the voltage-driven self-extinguishing semiconductor element of a constant value is issued by the output of the signal generating means. Voltage change rate setting means, second function generating means for generating a gate current command of the voltage-driven self-extinguishing semiconductor element based on an output of the voltage change rate setting means, and the first and second functions Switching means for switching the generating means to output one of the outputs, gate current generating means for generating the gate current by the output of the switching means, and between the collector and emitter by voltage control between the gate and emitter Current change point detecting means for detecting a change point from the first period in which the change in the collector current is slow at the transition from the conductive state to the non-conductive state to the second period in which the subsequent change in the collector current is steep. And the first function generating means includes an inverse function of a transfer function from the gate current to a rate of change in collector current of the voltage-driven self-extinguishing semiconductor element. Command of the gate current obtained by substituting the output of the current change rate setting means And the second function generating means is an inverse function of a transfer function from the gate current to the collector-emitter voltage change rate of the voltage-driven self-extinguishing semiconductor element. To the gate current command obtained by substituting the output of the voltage change rate setting means The switching means switches to the second function generating means in the first period and to the first function generating means in the second period.
[0014]
According to a fourth aspect of the present invention, there is provided a drive circuit for a semiconductor device, wherein the drive circuit is connected between the gate and emitter of a voltage-driven self-extinguishing semiconductor device that controls the conduction state between the collector and emitter by a voltage applied between the gate and emitter. In the circuit, switching signal generating means for generating a signal for turning on / off the voltage-driven self-extinguishing semiconductor element, and a collector current of the voltage-driven self-extinguishing semiconductor element having a constant value by an output of the switching signal generating means Current change rate setting means for generating a change rate command, first function generating means for generating a gate current command for the voltage-driven self-extinguishing semiconductor element by an output of the current change rate setting means, and the switching A command for the rate of change in voltage between the collector and the emitter of the voltage-driven self-extinguishing semiconductor element of a constant value is issued by the output of the signal generating means. Voltage change rate setting means, second function generating means for generating a gate current command of the voltage-driven self-extinguishing semiconductor element based on an output of the voltage change rate setting means, and the first and second functions Switching means for switching the generating means to output one of the outputs, gate current generating means for generating the gate current by the output of the switching means, and between the collector and emitter by voltage control between the gate and emitter Current change point detecting means for detecting a change point from the second period in which the change in the collector current is steep at the transition from the non-conduction state to the conduction state to the first period in which the subsequent change in the collector current is slow. And the first function generation means includes an inverse function of a transfer function from the gate current to a collector current change rate of the voltage-driven self-extinguishing semiconductor element. Command of the gate current obtained by substituting the output of the current change rate setting means And the second function generating means is an inverse function of a transfer function from the gate current to the collector-emitter voltage change rate of the voltage-driven self-extinguishing semiconductor element. To the gate current command obtained by substituting the output of the voltage change rate setting means The switching means switches to the first function generating means during the second period and to the second function generating means during the first period.
[0015]
According to a fifth aspect of the present invention, there is provided the driving circuit for a semiconductor device according to any one of the first, third, and fourth aspects, wherein the first function generating unit is used. Inverse function of the transfer function from the gate current used in the above to the collector current change rate of the voltage-driven self-extinguishing semiconductor device Is the reciprocal of the derivative of the transfer function from the gate-emitter voltage to the collector current of the voltage-driven self-extinguishing semiconductor element, the gate-emitter capacitance, Is the product of collector current change rate .
[0016]
According to a sixth aspect of the present invention, there is provided the semiconductor element drive circuit according to any one of the second, third, and fourth aspects, wherein the second function generating means is provided. Inverse function of the transfer function from the gate current used in the above to the voltage change rate between the collector and the emitter of the voltage-driven self-extinguishing semiconductor device A capacitance between the gate and the collector of the voltage-driven self-extinguishing semiconductor element, This is the product of the collector-emitter voltage change rate. .
[0017]
According to a seventh aspect of the present invention, there is provided a drive circuit for a semiconductor element according to any one of the first, third, and fourth aspects, including a capacitor connected between a gate and an emitter of the voltage-driven self-extinguishing semiconductor element. , The first function generating means Inverse function of the transfer function from the gate current used in the above to the collector current change rate of the voltage-driven self-extinguishing semiconductor device Is the inverse of the derivative of the transfer function from the gate-emitter voltage to the collector current of the voltage-driven self-extinguishing semiconductor element, the sum of the gate-emitter capacitance and the capacitance of the capacitor, Is the product of collector current change rate .
[0018]
According to an eighth aspect of the present invention, there is provided a semiconductor element driving circuit according to any one of the second, third, and fourth aspects, further comprising a capacitor connected between a gate and a collector of the voltage-driven self-extinguishing semiconductor element. , The second function generating means Inverse function of the transfer function from the gate current used in the above to the voltage change rate between the collector and the emitter of the voltage-driven self-extinguishing semiconductor device A sum of the gate-collector capacitance of the voltage-driven self-extinguishing semiconductor element and the capacitance of the capacitor, This is the product of the collector-emitter voltage change rate. .
[0019]
According to a ninth aspect of the present invention, there is provided a drive circuit for a semiconductor device according to the third or fourth aspect, further comprising a capacitor connected between a gate and an emitter of the voltage-driven self-extinguishing semiconductor device, and the first function generation. means The inverse function of the transfer function from the gate current used in the above to the collector current change rate of the voltage-driven self-extinguishing semiconductor device is Reciprocal of the derivative of the transfer function from the gate-emitter voltage to the collector current of the voltage-driven self-extinguishing semiconductor element, the sum of the gate-emitter capacitance and the capacitance of the capacitor, Product of collector current change rate In addition, the capacitance of the capacitor is set so that the outputs of the first and second function generating means during the switching operation of the switching means are equal to each other.
[0020]
According to a tenth aspect of the present invention, there is provided a semiconductor device driving circuit according to the third or fourth aspect, further comprising a capacitor connected between a gate and a collector of the voltage-driven self-extinguishing semiconductor device, and the second function generation. means The inverse function of the transfer function from the gate current used in the above to the voltage change rate between the collector and the emitter of the voltage-driven self-extinguishing semiconductor device is A sum of the gate-collector capacitance of the voltage-driven self-extinguishing semiconductor element and the capacitance of the capacitor; Product of collector-emitter voltage change rate In addition, the capacitance of the capacitor is set so that the outputs of the first and second function generating means during the switching operation of the switching means are equal to each other.
[0021]
A drive circuit for a semiconductor device according to an eleventh aspect is the one according to any one of the fifth, seventh, and ninth aspects, wherein the first function generating means. In the inverse function of the transfer function from the gate current to the collector current change rate of the voltage-driven self-extinguishing semiconductor device The first-order approximate expression of the gate-emitter voltage is used instead of the inverse of the derivative of the transfer function from the gate-emitter voltage to the collector current of the voltage-driven self-extinguishing semiconductor element. is there.
[0022]
A drive circuit for a semiconductor device according to a twelfth aspect of the present invention is the drive circuit for the semiconductor element according to any one of the fifth, seventh, and ninth aspects. In the inverse function of the transfer function from the gate current to the collector current change rate of the voltage-driven self-extinguishing semiconductor device Instead of the inverse of the derivative of the transfer function from the gate-emitter voltage to the collector current of the voltage-driven self-extinguishing semiconductor element, it is used by approximating it with a constant that is a representative value.
[0023]
According to a thirteenth aspect of the present invention, there is provided a drive circuit for a semiconductor device according to any one of the sixth, eighth, and tenth aspects, wherein the second function generating means. In the inverse function of the transfer function from the gate current to the collector-emitter voltage change rate of the voltage-driven self-extinguishing semiconductor device Instead of the gate-collector capacitance of the voltage-driven self-extinguishing semiconductor element, a first-order approximation of the gate-collector voltage is used.
[0024]
A drive circuit for a semiconductor device according to a fourteenth aspect is the one according to the sixth, eighth, or tenth aspect, wherein the second function generating means is provided. In the inverse function of the transfer function from the gate current to the collector-emitter voltage change rate of the voltage-driven self-extinguishing semiconductor device Instead of the capacitance between the gate and the collector of the voltage driven self-extinguishing semiconductor element, it is approximated by a constant which is a representative value.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Prior to specific description of the embodiment of the present invention, basic operation will be described. FIG. 25 shows an example of a drive circuit (switching circuit) of an IGBT (insulated gate transistor)
[0026]
First, a turn-off operation for causing the IGBT element to transition from a conductive state (on state) to a non-conductive state (off state) will be described.
FIG. 26 is a waveform diagram of the voltage and current of the
[0027]
The voltage and current of the
[0028]
Next, when the switching signal generating means 4 outputs an off signal at time t1, the on / off switching means 5 is switched to the off DC voltage source 3 side, and an off voltage is applied to the gate 1a of the
[0029]
At time t2, when gate-emitter voltage Vge reaches voltage Von required to flow load current IL,
[0030]
When the collector-emitter voltage Vce reaches the voltage Vdc of the
[0031]
When gate-emitter voltage Vge reaches gate threshold voltage Vth of
[0032]
Next, a turn-on operation for causing the IGBT element to transition from the off state to the on state will be described. FIG. 27 is a waveform diagram of voltage and current when the
[0033]
The voltage and current of the
[0034]
Next, when the switching signal generating means 4 outputs an ON signal at time t6, the ON / OFF switching means 5 is switched to the ON
[0035]
At time t7, when the gate-emitter voltage Vge reaches the gate threshold voltage Vth, the
[0036]
At time t8, even after the current Id of the freewheeling
[0037]
When the recovery operation of the freewheeling
[0038]
When the collector-emitter voltage Vce reaches zero volt at time t10, the collector-emitter voltage Vce thereafter becomes constant at zero volt and no displacement current is generated. Therefore, the feedback action is lost and the gate-emitter voltage Vge is turned on again. The increase starts toward the voltage of the direct
[0039]
Next, an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing one basic configuration of a semiconductor element driving circuit according to an embodiment of the present invention. In the figure, reference numeral 4 denotes a switching signal generation for generating a signal for turning on / off the
[0040]
The operation will be described with reference to FIGS. Here, the case where the change rate of the collector current at the time of turn-off is set as a command related to the switching characteristics generated by the switching characteristics setting means 16 is taken up. When the
Ic = f (Vge) (1)
[0041]
Further, since the gate-emitter of the
Ig = Cge · (dVge / dt) (2)
From the equations (1) and (2), the transfer function from the gate current Ig of the
[0042]
[Expression 1]
[0043]
As is clear from the definition of the inverse function, the transfer function from the gate current Ig of the
[0044]
Although only the operation at the time of turn-off has been described above, it is obvious that the same effect can be obtained with respect to the turn-on because the polarity of the change rate of the voltage and current of each part of the
A specific configuration in the embodiment will be described below.
[0045]
FIG. 2 is a block diagram showing a drive circuit for a semiconductor element according to the first embodiment of the present invention, and shows a configuration when the rate of change of the collector current during the switching operation is kept substantially constant. In FIG. 2, 19 is a current change rate setting means as a switching characteristic setting means, 20 is a first function generating means, and 18 is a current corresponding to the output of the first function generating means 20 to the gate 1a of the
[0046]
Next, the operation will be described with reference to FIGS. FIG. 26 is a waveform diagram showing the voltage and current when the
[0047]
[Expression 2]
[0048]
Since the gate current generation means 18 causes the current as output from the first function generation means 20 to flow through the
Ig = Ig * ... (7)
In the second period of FIG. 26 in which the collector current Ic changes when the
[0049]
[Equation 3]
[0050]
Further, since the collector current Ic and the gate-emitter voltage Vge are in the relationship of the expression (1), the collector current Ic of the
[0051]
[Expression 4]
[0052]
Therefore, in the configuration of FIG. 3, the output dIc / dt of the current change rate setting means 19 * Is kept constant, the collector current change rate of the
[0053]
FIG. 4 is a diagram obtained by rewriting the block diagram of FIG. 3 in the case where the transfer function from the gate-emitter voltage to the collector current is expressed by the following equation (11). In FIG. 4, 20c is the reciprocal of the derivative of the transfer function from the gate-emitter voltage of the
[0054]
Next, the operation will be described in detail with reference to FIG. In the second period of FIG. 26 in which the collector current changes when the
Ic = Kp · (Vge−Vth) 2 (11)
Similarly to the equation (2), the gate-emitter voltage Vge and the gate current Ig have a functional relationship of the equation (12).
Ig = Cge · (dVge / dt) (12)
From the equations (11) and (12), the transfer function from the gate electrode Ig of the
[0055]
[Equation 5]
[0056]
Equation (14), like Equation (4), is the inverse 20c of the derivative of the transfer function from the gate-emitter voltage of the
[0057]
Although only the operation at the time of turn-off has been described above, it is apparent that the same effect can be obtained with respect to the turn-on because the polarity of the change rate of the voltage and current of each part of the IGBT element is only reversed. This method provides the simplest configuration when there are no restrictions on the switching characteristics of the IGBT elements other than the collector current change rate. The equations (1) to (14) are applied to a period in which the collector current changes sharply as in the second period in FIG. 26, but the equations (1) to (14) are also used in other periods. It is possible to drive the IGBT element with the gate current obtained.
[0058]
FIG. 5 is a block diagram showing a drive circuit for a semiconductor element according to the second embodiment of the present invention, and shows a configuration when the rate of change of the collector-emitter voltage during the switching operation is kept substantially constant. In FIG. 5, 21 is a voltage change rate setting means as a switching characteristic setting means, 22 is a second function generating means, 18 is a current corresponding to the output of the second function generating means 22 to the gate 1a of the
[0059]
Next, the operation will be described with reference to FIGS. FIG. 26 is a waveform diagram showing the voltage and current when the
Ig = Cgc · dVgc / dt (15)
[0060]
Further, the following equation (16) holds for the voltage between the three terminals of the gate, collector, and emitter of the
Vce = Vgc + Vge (16)
From the equations (15) and (16), the transfer function from the gate current Ig of the
dVce / dt = Ig / Cgc + dVge / dt (17)
Ig = Cgc · (dVce / dt−dVge / dt) (18)
[0061]
As described above, since the gate-emitter voltage Vge is substantially constant during the first period, the change rate dVge / dt of the gate-emitter voltage is sufficiently small and can be ignored. Therefore, Equation (19) and Equation (20) are obtained.
dVce / dt = Ig / Cgc (19)
Ig = Cgc · dVce / dt (20)
The means for generating the equation (20) is the second function generating means 22. In FIG. 6, the voltage change rate setting means 21 receives the command dVce / dt by the output of the switching signal generating means 4. * Is generated, the output Ig of the second function generating means 22 * Becomes the equation (21). This output Ig * Is a gate current command.
Ig * = Cgc · dVce / dt * ... (21)
[0062]
Since the gate current generating means 18 causes the current as output from the second function generating means 22 to flow through the
Ig = Ig * (22)
As described above, in the first period of FIG. 26 in which the collector-emitter voltage Vce changes greatly when the
[0063]
[Formula 6]
[0064]
Further, since the gate-collector voltage Vgc and the collector-emitter voltage Vce are in the relationship of equation (16), the collector-emitter voltage Vce is given by equation (24) by the adding means 1m. The collector-emitter voltage Vce is differentiated by the differentiating means 1n to obtain the collector-emitter voltage change rate dVce / dt. As described above, during this first period, the gate-emitter voltage Vge is Since the voltage is almost constant, it can be transformed as shown in equation (25).
[0065]
[Expression 7]
[0066]
Therefore, in the configuration of FIG. 6, the output dVce / dt of the voltage change rate setting means 21 * Is kept constant, the collector-emitter voltage change rate of the
[0067]
FIG. 7 is a diagram in which the block in FIG. 6 is rewritten when the voltage characteristic of the gate-collector capacitance is expressed by the following equation (26). In FIG. 7, 22a is the gate-collector capacitance of the
[0068]
[Equation 8]
[0069]
Although only the operation at the time of turn-off has been described above, it is apparent that the same effect can be obtained with respect to the turn-on because the polarity of the change rate of the voltage and current of each part of the IGBT element is only reversed. This method provides the simplest configuration when there is no restriction on the switching characteristics of the IGBT element other than the collector-emitter voltage change rate. The equations (15) to (26) are applied to a period in which the collector current is substantially constant and the collector-emitter voltage changes greatly as in the first period in FIG. ) To (26) It is possible to drive the IGBT element with the gate current obtained using the equations.
[0070]
Embodiment 3 FIG.
In this embodiment, during the turn-off switching operation, the change rate of the collector-emitter voltage is kept substantially constant during the first period in which the collector-emitter voltage changes greatly, and the collector current Ic changes rapidly. In the second period, the change rate of the collector current is kept substantially constant.
FIG. 8 is a block diagram showing a semiconductor element drive circuit according to the third embodiment of the present invention. In FIG. 8,
[0071]
Next, the operation will be described. Since the operation when the switching
[0072]
For this reason, the current change point detection means 24 detects the time t3 which is the boundary between the first period and the second period, and uses the output of the second function generation means 22 in the first period before the time t3. If the switching means 23 is controlled as described above and the switching means 23 is controlled to use the output of the first function generating means 20 in the second period after time t3, the second embodiment and The same effect as in the first embodiment can be obtained. Therefore, according to the configuration of FIG. 8, the change rate of the collector-emitter voltage or the change rate of the collector current can be kept substantially constant in the first and second periods during the turn-off of the
[0073]
9 to 16 are block diagrams showing first to seventh configuration examples of the current change
[0074]
Next, a second configuration example of the current change
[0075]
Next, a third configuration example of the current change
[0076]
Next, a fourth configuration example of the current change
[0077]
Next, a fifth configuration example of the current change
[0078]
Next, a sixth configuration example of the current change
[0079]
Next, a seventh configuration example of the current change
[0080]
Next, an eighth configuration example of the current change
[0081]
Embodiment 4 FIG.
In this embodiment, during the turn-on switching operation, the change rate of the collector-emitter voltage is kept substantially constant during the first period, and the change rate of the collector current is kept almost constant during the second period. is there.
The configuration in this embodiment is the same as that shown in FIG. In FIG. 8,
[0082]
Next, the operation will be described. Since the operation when the switching
[0083]
For this reason, the current change
Although the embodiments 3 and 4 are applied to turn-on and turn-off, respectively, they can be applied to both turn-on and turn-off in combination.
[0084]
FIG. 17 is a block diagram of a semiconductor element drive circuit according to the fifth embodiment of the present invention, and shows a configuration in the case where the rate of change of the collector current during the switching operation is kept substantially constant. In the figure,
Next, the operation will be described. FIG. 17 is the same as FIG. 2 except for the
[0085]
[Equation 9]
[0086]
According to this embodiment, since the gate current Ig of the
[0087]
Embodiment 6 FIG.
FIG. 18 is a block diagram of a semiconductor element drive circuit according to the sixth embodiment of the present invention, and shows a configuration in which the rate of change of the collector-emitter voltage during the switching operation is kept substantially constant. In the figure,
Next, the operation will be described. FIG. 18 is the same as FIG. 5 except for the
Ig * = (Cgc + C2) · dVce / dt * ... (28)
[0088]
According to this embodiment, since the gate current Ig of the
[0089]
Embodiment 7 FIG.
FIG. 19 is a circuit diagram showing a drive circuit for a semiconductor element according to the seventh embodiment of the present invention, and shows a configuration when the rate of change of the collector current during the switching operation is kept substantially constant. In FIG. 19, the gate current generating means 18 comprises
[0090]
Next, the operation will be described. When the switching signal generating means 4 outputs an off signal, the
Ig * = K1 · (Vcc−Vge) / R1 (29)
[0091]
Collector current Ig of
FIG. 20A is a graph showing the relationship between the gate-emitter voltage of the
[0092]
[Expression 10]
[0093]
The reciprocal of the derivative of the transfer function from the gate-emitter voltage to the collector current of the
[0094]
FIG. 21 is a circuit diagram showing a semiconductor element drive circuit according to the eighth embodiment of the present invention, and shows a structure in the case where the rate of change of the collector current during the switching operation is kept substantially constant. In FIG. 21, the gate current generating means 18 comprises
[0095]
Next, the operation will be described. When the switching signal generating means 4 outputs an off signal, the
Ig * = Vcc / R1 (31)
Current Ig of
[0096]
FIG. 20B is a graph showing the relationship between the gate-emitter voltage of the
[0097]
FIG. 22 is a circuit diagram showing a drive circuit for a semiconductor element according to the ninth embodiment of the present invention, and shows a configuration when the rate of change of the collector-emitter voltage during the switching operation is kept substantially constant. In FIG. 22, the gate current generating means 18 is composed of
[0098]
Next, the operation will be described. When the switching signal generating means 4 outputs an off signal, the transistor 21b is turned off. Since the resistor 22d is connected to the voltage Vcc of the
Ig * = Vcc / R2-K2 / Vce / R3 (32)
[0099]
Ig of the above formula * Is an output of the second function generating means 22 and a gate current command. Since the transistor 21b is off, the gate current command Ig in the equation (32) * All flow through the
[0100]
FIG. 23A is a graph showing the voltage dependence of the collector-gate capacitance Cgc of the
[0101]
[Expression 11]
[0102]
The capacitance Cgc between the collector and gate of the
[0103]
Embodiment 10 FIG.
FIG. 24 is a circuit diagram showing a semiconductor element drive circuit according to the tenth embodiment of the present invention, and shows a configuration in the case where the rate of change of the collector-emitter voltage during the switching operation is kept substantially constant. In FIG. 24, the gate current generating means 18 comprises
[0104]
Next, the operation will be described. When the switching signal generating means 4 outputs an off signal, the
Ig * = Vcc / R2 (34)
Current Ig of
[0105]
FIG. 23B is a graph showing the voltage dependence of the collector-gate capacitance Cgc of the
[0106]
In the seventh to tenth embodiments, the case of controlling the current change rate of the collector or the case of controlling the collector-emitter voltage change rate has been described, but both may be combined. In addition, although a circuit for turn-off is shown, it can be controlled approximately by a simple circuit for turn-on, and both can be used together.
[0107]
【The invention's effect】
According to the invention of
[0108]
According to the third and fourth aspects of the present invention, the voltage change rate setting means and the second function generating means are used in the first period during which the collector current changes slowly, and the collector current changes rapidly. Since the current change rate setting means and the first function generating means are used in the
[0109]
According to the invention of
According to the invention of claim 6, the second function generating means Of transfer function from gate current to collector-emitter voltage change rate Is the gate-collector capacitance, This is the product of the collector-emitter voltage change rate. Therefore, the same effects as those of the second, third and fourth aspects can be obtained.
[0110]
According to the invention of claim 7, the first function generating means has a capacitor connected between the gate and the emitter. The inverse function of the transfer function from the gate current to the collector current change rate used in Fig. 4 is the inverse of the derivative of the transfer function from the gate-emitter voltage to the collector current, the gate-emitter capacitance, and the capacitance of the capacitor. It is the product of the sum of capacitance and the collector current change rate. Therefore, an appropriate gate current value can be set according to the convenience of the drive circuit.
According to the eighth aspect of the present invention, the second function generating means has a capacitor connected between the gate and the collector. The inverse function of the transfer function from the gate current to the collector-emitter voltage change rate used in the above is the product of the sum of the gate-collector capacitance and the capacitor capacitance and the collector-emitter voltage change rate. Is Therefore, an appropriate gate current value can be set according to the convenience of the drive circuit.
[0111]
According to the ninth aspect of the present invention, the capacitor is connected between the gate and the emitter, and the electrostatic capacity of the capacitor is set so that both outputs are equal to each other when the first and second function generating means are switched. Since the capacity is set, smooth switching can be performed.
According to the tenth aspect of the present invention, the capacitor is connected between the gate and the collector, and when the first and second function generating means are switched, the electrostatic capacity of the capacitor is set so that both outputs are equal to each other. Since the capacity is set, smooth switching can be performed.
[0112]
According to the invention of
According to the invention of
According to the invention of
According to the invention of
[Brief description of the drawings]
FIG. 1 is a block diagram showing a basic configuration of a drive circuit for a semiconductor element according to an embodiment of the present invention.
FIG. 2 is a block diagram of a semiconductor element drive circuit according to the first embodiment of the present invention.
FIG. 3 is a block diagram showing an internal functional configuration of the semiconductor element and its drive circuit according to the first embodiment of the present invention.
FIG. 4 is a block diagram showing an internal functional configuration of a semiconductor element and its drive circuit according to
FIG. 5 is a block diagram of a semiconductor element drive circuit according to a second embodiment of the present invention.
FIG. 6 is a block diagram showing an internal functional configuration of a semiconductor element and its drive circuit according to
FIG. 7 is a block diagram showing an internal functional configuration of a semiconductor element and its drive circuit according to
FIG. 8 is a block diagram of a semiconductor element drive circuit in the third and fourth embodiments of the present invention.
FIG. 9 is a block diagram illustrating a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 10 is a block diagram showing a configuration example of a current change point detection unit in Embodiment 3 of the present invention.
FIG. 11 is a block diagram illustrating a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 12 is a block diagram showing a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 13 is a block diagram illustrating a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 14 is a block diagram illustrating a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 15 is a block diagram illustrating a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 16 is a block diagram showing a configuration example of a current change point detection unit according to Embodiment 3 of the present invention.
FIG. 17 is a block diagram of a semiconductor element drive circuit according to a fifth embodiment of the present invention.
FIG. 18 is a block diagram of a semiconductor element drive circuit according to a sixth embodiment of the present invention.
FIG. 19 is a circuit diagram of a semiconductor element drive circuit according to a seventh embodiment of the present invention.
FIG. 20 is a graph showing the reciprocal of the derivative of the transfer function from the gate-emitter voltage to the collector voltage in the seventh and eighth embodiments of the present invention.
FIG. 21 is a circuit diagram of a semiconductor element drive circuit according to an eighth embodiment of the present invention.
FIG. 22 is a circuit diagram of a semiconductor element drive circuit according to a ninth embodiment of the present invention.
FIG. 23 is a graph showing the voltage dependence of the collector-gate capacitance in the ninth and tenth embodiments of the present invention.
FIG. 24 is a circuit diagram of a semiconductor element drive circuit according to a tenth embodiment of the present invention.
FIG. 25 is a circuit diagram for illustrating switching characteristics of the IGBT element.
FIG. 26 is a waveform diagram showing a turn-off operation of the IGBT element.
FIG. 27 is a waveform diagram showing a turn-on operation of the IGBT element.
FIG. 28 is a circuit diagram of a conventional semiconductor element drive circuit.
FIG. 29 is a waveform diagram showing an operation of a conventional semiconductor element drive circuit.
[Explanation of symbols]
1 IGBT element, 1a gate, 1b collector, 1c emitter,
4 switching signal generating means, 16 switching characteristic setting means,
17 function generating means, 18 gate current generating means, 19 current change rate setting means,
20 first function generating means, 21 voltage change rate setting means,
22 second function generating means, 23 switching means, 24 current change point detecting means,
25 First capacitor, 26 Second capacitor.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12761998A JP3650264B2 (en) | 1998-05-11 | 1998-05-11 | Semiconductor device drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12761998A JP3650264B2 (en) | 1998-05-11 | 1998-05-11 | Semiconductor device drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330935A JPH11330935A (en) | 1999-11-30 |
JP3650264B2 true JP3650264B2 (en) | 2005-05-18 |
Family
ID=14964576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12761998A Expired - Fee Related JP3650264B2 (en) | 1998-05-11 | 1998-05-11 | Semiconductor device drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3650264B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3743168B2 (en) * | 1998-07-15 | 2006-02-08 | 株式会社明電舎 | Switching control circuit |
DE50015173D1 (en) * | 2000-07-13 | 2008-07-03 | Ct Concept Technologie Ag | METHOD AND DEVICE FOR STATUS-RELATED CONTROL OF THE TRANSIENT BEHAVIOR OF POWER SIGNAL SWITCHES |
JP4586450B2 (en) * | 2004-07-30 | 2010-11-24 | 東京電力株式会社 | Power switching circuit, power converter, and driving method for power semiconductor switching element |
JP2006042564A (en) * | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | Power switching circuit, power conversion device, and drive method of semiconductor switching element for power |
JP4920509B2 (en) * | 2007-07-02 | 2012-04-18 | カルソニックカンセイ株式会社 | Switching circuit |
JP5348912B2 (en) * | 2008-03-19 | 2013-11-20 | 株式会社豊田中央研究所 | Semiconductor device drive circuit |
JP5950961B2 (en) * | 2014-04-28 | 2016-07-13 | 三菱電機株式会社 | Gate drive circuit |
JP6425864B1 (en) * | 2017-07-28 | 2018-11-21 | 三菱電機株式会社 | Driver circuit for power semiconductor devices |
US10790813B2 (en) | 2017-07-28 | 2020-09-29 | Mitsubishi Electric Corporation | Drive circuit for power semiconductor element |
JP7495817B2 (en) | 2020-06-03 | 2024-06-05 | 株式会社東芝 | Electronic Circuits and Inverters |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3287009B2 (en) * | 1992-05-14 | 2002-05-27 | ダイキン工業株式会社 | Voltage source switching element control method and device |
JP3141613B2 (en) * | 1993-03-31 | 2001-03-05 | 株式会社日立製作所 | Method and circuit for driving voltage-driven element |
JP3577807B2 (en) * | 1995-05-23 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | Driver circuit for self-extinguishing semiconductor device |
JP3373704B2 (en) * | 1995-08-25 | 2003-02-04 | 三菱電機株式会社 | Insulated gate transistor drive circuit |
JP3421507B2 (en) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | Driver circuit for semiconductor device |
JP3339311B2 (en) * | 1996-07-16 | 2002-10-28 | 富士電機株式会社 | Driver circuit for self-extinguishing semiconductor device |
-
1998
- 1998-05-11 JP JP12761998A patent/JP3650264B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11330935A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0817381B1 (en) | Semiconductor device drive circuit | |
JP4432215B2 (en) | Semiconductor switching element gate drive circuit | |
US8558587B2 (en) | Gate driver | |
KR100433799B1 (en) | Gate drive circuit of voltage drive switching element | |
JP3132648B2 (en) | Gate drive circuit in power converter | |
US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
JP3339311B2 (en) | Driver circuit for self-extinguishing semiconductor device | |
JP5675190B2 (en) | Device for controlling power transistors | |
US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
JPH10313570A (en) | Igbt driving circuit | |
JP3650264B2 (en) | Semiconductor device drive circuit | |
JPH0965644A (en) | Insulated gate transistor driving circuit | |
JP4342251B2 (en) | Gate drive circuit | |
JPH04138077A (en) | Half bridge driver | |
GB2080651A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuits employing same | |
WO1995031852A1 (en) | Load driving device | |
JP4967568B2 (en) | Gate drive circuit for voltage driven element | |
US4591734A (en) | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices | |
JP5761656B2 (en) | Gate drive circuit | |
US4491807A (en) | FET Negative resistance circuits | |
US4746813A (en) | Switching circuit for inductive load with RFI suppression | |
US6084760A (en) | Device for driving self arc-extinguishing type power element | |
JP4569040B2 (en) | Electric load drive | |
JP4204119B2 (en) | Switching device for switching inductive loads | |
JP7296331B2 (en) | GATE DRIVE DEVICE AND GATE DRIVE METHOD, POWER SEMICONDUCTOR MODULE, AND POWER CONVERTER |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |