JP3648093B2 - 3レベル電力変換装置 - Google Patents
3レベル電力変換装置 Download PDFInfo
- Publication number
- JP3648093B2 JP3648093B2 JP14841099A JP14841099A JP3648093B2 JP 3648093 B2 JP3648093 B2 JP 3648093B2 JP 14841099 A JP14841099 A JP 14841099A JP 14841099 A JP14841099 A JP 14841099A JP 3648093 B2 JP3648093 B2 JP 3648093B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- switching elements
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、直流電源から供給される直流電力を交流電力に変換する3レベル電力変換装置に係り、特に3レベル電力変換回路のスイッチング素子のオン/オフの状態に異常パターンの状態が発生しても、スイッチング素子に過大な電流が流れたり、過大な電圧が印加されたりすることを防止できるようにした3レベル電力変換装置に関するものである。
【0002】
【従来の技術】
従来から、電力系統の分野においては、直流電源から供給される直流電力を交流電力に変換して負荷に供給する3レベル電力変換装置が、多く用いられてきている。
【0003】
図11は、この種の従来の3レベル電力変換装置の構成例を示すブロック図である。
【0004】
図11において、直流電源9は、互いに直列接続された2組のコンデンサ7,8の接続点を中性点Cとして直流電圧を出力する。
【0005】
3レベル電力変換回路は、各相で4個のスイッチング素子としての絶縁ゲート形トランジスタ(以下、IGBTと略称する)1,2,3,4と、4個のIGBT1,2,3,4と各コンデンサ7,8の接続点との間に図示のように互いに直列接続された2組のダイオード5,6と、4個のIGBT1,2,3,4を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路11,12,13,14からなるゲート回路15とから構成され、直流電源9から供給される直流電力を交流電力に変換して、図示しない誘導電動機等の負荷に供給する。
【0006】
制御回路10は、4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4に基づいて、4個のIGBT1,2,3,4のオン/オフの制御信号P1,P2,P3,P4を発生し、信号線(電線あるいは光ケーブル等が使用されることが多い)16を介して、ゲート回路15のゲート駆動回路11,12,13,14に伝達する。
【0007】
制御回路10側には、信号遅延回路17,18,19,20からなるデッドタイムを設けている。
【0008】
この信号遅延回路17,18,19,20は、4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4を入力とし、この入力信号の立上がりを遅延させて4個のIGBT1,2,3,4のデッドタイムを確保し、上記制御信号P1,P2,P3,P4を発生する。
【0009】
なお、図11では、1相分のみについて示しているが、これらを2組または3組使用して単相または三相構成とし、直流電力を変換して図示しない負荷に交流電力を供給することが一般的である。
【0010】
かかる装置の動作は、例えば“特開平9−182461号公報”等によって周知であるので、ここではその詳細な説明を省略する。
【0011】
また、スイッチング素子としてIGBTを用いているが、これに限らず、バイポーラトランジスタ,ゲートターンオフサイリスタ等の他のスイッチング素子を用いた場合にも、その動作は同様である。
【0012】
さらに、図11では、直流電力を交流電力に変換するインバータ装置の例について示しているが、交流電力を直流電力に変換するコンバータ装置の場合についても、その動作は同様である。
【0013】
【発明が解決しようとする課題】
ところで、このような3レベル電力変換装置において、4個のIGBT1,2,3,4のオン/オフの制御信号の状態としては、図12に示すように、 16
(=24 )通りの組合せがある。
【0014】
そして、これらの制御信号は、16通り全ての状態が許容されるわけではなく、図12における正常/異常欄の図示○印のパターン(正常パターン)しか許容されないのは、よく知られていることである。
【0015】
図12において、パターン0はIGBT1,2,3,4が全てオフしている状態(全オフ)、パターン3は直流電源9の正極が出力に接続されている状態(P)、パターン6は直流電源9の負極が出力に接続されている状態(N)、パターンCは直流電源9の中点Cが出力に接続されている状態(C)であり、以上は正常なパターンである。
【0016】
そして、これら以外の異常パターンの組合せが発生した場合には、直流電源9またはコンデンサ7,8の短絡による過電流、あるいは特定のIGBTへの過電圧の印加が発生し、IGBT1,2,3,4の一部または全部が破損してしまうことになる。
【0017】
例えば、図12におけるパターン7では、コンデンサ7がIGBT1→IGBT2→IGBT3→ダイオード6のパスで短絡して、これらに過大な電流が流れる。
【0018】
同様に、パターンFでは、直流電源9がIGBT1→IGBT2→IGBT3→IGBT4のパスで短絡して、これらに過大な電流が流れる。
【0019】
一方、パターンDでは、IGBT1,IGBT3,IGBT4の3個のIGBTが点孤するため、残った1個のIGBT2に直流電源9の電圧が印加されて、このIGBT2に過大な電圧が印加されてしまう。
【0020】
そして、これらの結果、IGBT1,2,3,4の一部または全部が破損に至る可能性がある。
【0021】
本来、制御回路10は、図12に示すような正常パターンのゲート指令信号Q1,Q2,Q3,Q4(それぞれIGBT1,2,3,4に対応)に基づいて、4個のIGBT1,2,3,4のオン/オフの制御信号P1,P2,P3,P4を発生するが、例えば制御回路10からゲート回路15に制御信号P1,P2,P3,P4を伝達する信号線16に、電気的なノイズが重畳してゲート回路15で誤信号を受信したような場合には、図12に示す正常パターン信号以外の組合わせ(異常パターン)が発生してしまう。
【0022】
また、制御回路10からゲート回路15への信号線16が断線したり、信号線16を中継する図示しないコネクタ等に接触不良が発生したような場合にも、同様に異常パターンが発生してしまうことになる。
【0023】
さらに、制御回路10内の図示しない部品に不良等が発生したような場合にも、制御回路10から異常パターンを発生してしまうことも考えられる。
【0024】
一方、3レベル電力変換装置では、IGBT1,2,3,4等の半導体素子の動作遅れ時間によって短絡状態が発生しないように、信号遅延回路17,18,19,20からなるデットタイム回路によって点孤信号を遅らせる、いわゆるデッドタイムと呼ばれる遅延期間を設けているのが一般的であり、これが図12におけるパターン2,4にそれぞれ相当している。
【0025】
このパターン2,4は、パターンを切換える時の過渡的な状態であり、連続して保持する状態ではないのが一般的である。
【0026】
また、3レベル電力変換装置の場合、IGBT1とIGBT3が排他的、IGBT2とIGBT4が排他的な関係にあり、例えばIGBT1がオフしてからIGBT3がオンするまでの間に遅延時間(デッドタイム)を挿入し(他の組合せにつても同様)、信号遅延回路17,18,19,20の遅延時間は同一レベルに設定している。
【0027】
なお、このデッドタイムに関しては周知の事象であるので、ここではその詳細な説明を省略する。
【0028】
しかしながら、ゲート指令信号Q1,Q2,Q3,Q4が正常パターンであっても、信号遅延回路17,18,19,20等を構成する図示しない部品の動作時間等に差があると、結果的に異常パターンの状態を発生してしまうことがある。
【0029】
例えば、信号遅延回路17の遅れ時間が、信号遅延回路18の遅れ時間よりも短いような場合、図13に示すように、パターン0(全オフ)からパターン3 (P)に移行する時に、信号遅延回路17の信号遅延時間と信号遅延回路18の信号遅延時間との時間差の間、異常パターン1の状態が発生してしまうことになる。
【0030】
本発明の目的は、3レベル電力変換回路のスイッチング素子のオン/オフの状態に異常パターンの状態が発生しても、スイッチング素子に過大な電流が流れたり、過大な電圧が印加されたりしないようにして、スイッチング素子の破損を防止することが可能な極めて信頼性の高い3レベル電力変換装置を提供することにある。
【0031】
【課題を解決するための手段】
上記の目的を達成するために、互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介してゲート回路に伝達する制御回路とを備えて構成される3レベル電力変換装置において、
請求項1の発明では、制御回路側に設けられ、各相4個のスイッチング素子のゲート指令信号をコード変換して制御信号を発生する符号化回路と、ゲート回路側に設けられ、符号化回路からの制御信号をデコードしてゲート駆動回路に出力する復号化回路と、復号化回路とゲート駆動回路との間に設けられ、復号化回路からの出力信号を入力とし、当該入力信号の立上がりを遅延させて各相4個のスイッチング素子のデッドタイムを確保しゲート駆動回路に出力するデッドタイム回路とを備えている。
【0032】
従って、請求項1の発明の3レベル電力変換装置においては、各相4個のスイッチング素子のゲート指令信号を、制御回路側に設けた符号化回路でコード変換して制御信号を発生し、信号線を通してゲート回路側に伝達し、ゲート回路側に設けた復号化回路でこの制御信号をデコードし、さらにデッドタイム回路で各相4個のスイッチング素子のデッドタイムを確保してゲート駆動回路に出力することにより、各相4個のスイッチング素子のゲート指令信号の正常パターンはそのまま正常にゲート指令信号に逆変換され、その他の本来あるべきではない異常パターンは、符号化回路および復号化回路によって除去され、最終的に各相4個のスイッチング素子には正常パターンしか伝達されない。
【0033】
これにより、たとえ制御回路内の部品の不良等によって、各相4個のスイッチング素子のゲート指令信号で異常パターンが発生しても、各相4個のスイッチング素子に異常パターンが伝達されることはなくなる。
【0034】
また、信号線に電気的ノイズが重畳して制御信号が誤動作しても、同様に各相4個のスイッチング素子に異常パターンが伝達されることはない。
【0035】
さらに、信号線が断線した場合にも、同様に各相4個のスイッチング素子に異常パターンが伝達されることはない。
【0036】
よって、3レベル電力変換回路のスイッチング素子のオン/オフの状態に異常パターンの状態が発生しても、スイッチング素子に過大な電流が流れたり、過大な電圧が印加されたりしないようにして、スイッチング素子の破損を防止することができる。
【0037】
また、請求項2の発明では、ゲート回路側に、制御回路からの各相4個のスイッチング素子のオン/オフの制御信号を入力とし、当該入力信号の立上がりを遅延させて各相4個のスイッチング素子のデッドタイムを確保しゲート駆動回路に出力するデッドタイム回路を備えている。
【0038】
従って、請求項2の発明の3レベル電力変換装置においては、各相4個のスイッチング素子のデッドタイムを確保するデッドタイム回路を、ゲート回路側に設けることにより、デッドタイム回路を構成する各信号遅延回路の遅延時間以内の時間幅の瞬時電気的ノイズが信号線に重畳しても、これによる単発的な異常パターンの発生を防止することができる。
【0039】
一方、請求項3の発明では、互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介してゲート回路に伝達する制御回路と、制御回路側に設けられ、各相4個のスイッチング素子のゲート指令信号を入力とし、当該入力信号の立上がりを遅延させて各相4個のスイッチング素子のデッドタイムを確保し、制御信号を発生するデッドタイム回路とを備えて構成される3レベル電力変換装置において、各相4個のスイッチング素子のデッドタイムを、当該スイッチング素子毎に差を持たせて設定している。
【0040】
従って、請求項3の発明の3レベル電力変換装置においては、各相4個のスイッチング素子のデッドタイムを、スイッチング素子毎に差を持たせて設定することにより、デッドタイム回路を構成する各信号遅延回路の構成部品の定数のバラツキ,温度変化等による信号遅延時間の変動をなくして、あるパターンから他のパターンに切換った時でも、異常パターンの発生を防止することができる。
【0041】
また、請求項4の発明では、上記請求項1または請求項2の発明の3レベル電力変換装置において、各相4個のスイッチング素子のデッドタイムを、当該スイッチング素子毎に差を持たせて設定するようにしている。
【0042】
従って、請求項4の発明の3レベル電力変換装置においては、上記請求項1または請求項2の発明と同様の作用を奏するのに加えて、スイッチング素子毎に差を持たせて設定することにより、デッドタイム回路を構成する各信号遅延回路の構成部品の定数のバラツキ,温度変化等による信号遅延時間の変動をなくして、あるパターンから他のパターンに切換った時でも、異常パターンの発生を防止することができる。
【0043】
一方、請求項5の発明では、互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介してゲート回路に伝達する制御回路とを備えて構成される3レベル電力変換装置において、ゲート回路側に、各相4個のスイッチング素子がオンまたはオフしている期間の最小時間を確保する最小時間確保回路を備えている。
【0044】
従って、請求項5の発明の3レベル電力変換装置においては、各相4個のスイッチング素子がオンまたはオフしている期間の最小時間を確保する最小時間確保回路を、ゲート回路側に設けることにより、スイッチング素子のオン/オフの時間の制約を確保して、スイッチング素子の破損を防止することができる。
【0045】
また、請求項6の発明では、上記請求項1または請求項2の発明の3レベル電力変換装置において、ゲート回路側に、各相4個のスイッチング素子がオンまたはオフしている期間の最小時間を確保する最小時間確保回路を備えている。
【0046】
従って、請求項6の発明の3レベル電力変換装置においては、上記請求項1または請求項2の発明と同様の作用を奏するのに加えて、ゲート回路側に設けることにより、スイッチング素子のオン/オフの時間の制約を確保して、スイッチング素子の破損を防止することができる。
【0047】
【発明の実施の形態】
まず、本発明の基本的な考え方について説明する。
【0048】
本発明では、制御回路から出力する各相4個のスイッチング素子のゲート指令信号を、制御回路側でコード変換して制御信号を発生し、信号線を通してゲート回路側に伝達し、このゲート回路側で制御信号をデコードしてゲート駆動回路の各ゲート指令信号に復元するものである。
【0049】
すなわち、制御回路側からゲート回路側に伝達する制御信号は、各相4個のスイッチング素子に対応して4本あるが、デッドタイムのような過渡的な状態を除くと、前記図12に示したように、3レベル電力変換装置では出力状態はパターン0(全オフ)、パターン3(P)、パターン6(C)、パターンC(N)の4種類しかなく、制御信号としては2本あれば必要十分である。
【0050】
すなわち、2本の制御信号の状態の組合せは(0,0),(0,1),(1,0),(1,1)の4種類であり、これを上記P,N,C,全オフの4つの状態に割当てることにより、3レベル電力変換装置として、制御回路から各相4個のスイッチング素子へ情報を正確に伝達することができる。
【0051】
なお、2本の制御信号の状態とP,N,C,全オフとの割当の制約はない。
【0052】
また、上記デッドタイムは、ゲート回路側においてデコードした後に付加することで確保することができる。
【0053】
以下、上記のような考え方に基づく本発明の実施の形態について、図面を参照して詳細に説明する。
【0054】
(第1の実施の形態)
図1は、本実施の形態による3レベル電力変換装置の構成例を示すブロック図であり、図11と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【0055】
すなわち、本実施の形態の3レベル電力変換装置は、図1に示すように、前記図11における制御回路10側にコード回路22を付加すると共に、ゲート回路15側にデコード回路21を付加し、さらに信号遅延回路17,18,19,20からなるデッドタイム回路を、制御回路10側ではなく、ゲート回路15側におけるデコード回路21とゲート駆動回路11,12,13,14との間に設けた構成としている。
【0056】
コード回路22は、前記各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4をコード変換して、制御信号x,yを発生し、信号線16aを介してデコード回路21へ伝達する。
【0057】
デコード回路21は、コード回路22からの制御信号x,yをデコードして、ゲート指令信号q1,q2,q3,q4をゲート駆動回路11,12,13,14に出力する。
【0058】
信号遅延回路17,18,19,20からなるデッドタイム回路は、デコード回路21からの出力信号を入力とし、この入力信号の立上がりを遅延させて各相4個のIGBT1,2,3,4のデッドタイムを確保し、ゲート駆動回路11,12,13,14に出力する。
【0059】
図2は、上記コード回路22およびデコード回路21の構成例を示すブロック図である。
【0060】
すなわち、本実施の形態では、図2に示すように、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4を、コード回路22でコード変換して2本の制御信号x=Q2,y=Q3となるように変換し、この制御信号x,yを信号線16aを介して伝達し、ノット回路NOTおよびアンド回路ANDから図示のように構成されるデコード回路21でデコードして、4本のゲート指令信号q1,q2,q3,q4に逆変換するようにしている。
【0061】
次に、以上のように構成した本実施の形態の3レベル電力変換装置の作用について、図3を用いて説明する。
【0062】
図1において、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4は、コード回路22を通して2本の制御信号x,yに変換され、信号線16aを介してゲート回路15に伝達される。
【0063】
ゲート回路15では、この制御信号x,yが、デコード回路21によって各相4個のIGBT1,2,3,4のゲート指令信号q1,q2,q3,q4に逆変換される。
【0064】
さらに、このゲート指令信号q1,q2,q3,q4は、信号遅延回路17,18,19,20からなるデッドタイム回路によってデッドタイムが確保されて、ゲート駆動回路11,12,13,14に与えられる。
【0065】
図3は、上記コード回路22およびデコード回路21による信号変換表を示す図である。
【0066】
すなわち、図3に示すように、ゲート指令信号Q1,Q2,Q3,Q4の正常パターン0,3,6,Cは、そのまま正常にゲート指令信号q1,q2,q3,q4に逆変換され、その他の本来あるべきではない異常パターンは、コード回路22およびデコード回路21によって除去され、最終的に各相4個のIGBT1,2,3,4には、正常パターンしか伝達されない。
【0067】
これにより、たとえ制御回路10の内の部品の不良等によって、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4で異常パターンが発生しても、IGBT1,2,3,4に異常パターンが伝達されることはなくなる。
【0068】
また、信号線16aに電気的ノイズが重畳して制御信号xまたはyが誤動作しても、同様に各相4個のIGBT1,2,3,4に異常パターンが伝達されることはない。
【0069】
さらに、信号線16aが断線した場合にも、同様に各相4個のIGBT1,2,3,4に異常パターンが伝達されることはない。
【0070】
上述したように、本実施の形態の3レベル電力変換装置では、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4を、制御回路10側に設けたコード回路22でコード変換して2本の制御信号x,yを発生し、信号線16aを通してゲート回路15側に伝達し、ゲート回路15側に設けたデコード回路21でこの制御信号x,yをデコードし、さらにデッドタイム回路で各相4個のIGBT1,2,3,4のデッドタイムを確保してゲート駆動回路11,12,13,14に出力するようにしているので、3レベル電力変換回路のIGBT1,2,3,4のオン/オフの状態に異常パターンの状態が発生しても、IGBT1,2,3,4に過大な電流が流れたり、過大な電圧が印加されたりしないようにして、IGBT1,2,3,4の破損を防止することが可能となり、極めて信頼性の高い3レベル電力変換装置を得ることができる。
【0071】
(第2の実施の形態)
図4は、本実施の形態による3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図であり、図2と同一要素には同一符号を付して示している。
【0072】
すなわち、本実施の形態では、図4に示すように、各相4個のIGBT1,2,3,4の全てをオフさせる全オフ信号z=GBを発生する機能を前記制御回路10に追加し、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4を、コード回路22でコード変換して2本の制御信号x=Q1,y=Q4となるように変換し、この制御信号x,yおよび全オフ信号zの3本の信号を信号線16bを介して伝達し、ノット回路NOTおよびアンド回路ANDから図示のように構成されるデコード回路21でデコードして、4本のゲート指令信号q1,q2,q3,q4に逆変換するようにしている。
【0073】
次に、以上のように構成したコード回路22およびデコード回路21を備えた本実施の形態の3レベル電力変換装置においては、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4=0(全オフ)になっても、IGBT1,2,3,4の全てがオフしないため、全オフの時には、GB=1として各相4個のIGBT1,2,3,4を全てオフさせる。
【0074】
図5は、上記コード回路22およびデコード回路21による信号変換表を示す図である。
【0075】
上述したように、本実施の形態の3レベル電力変換装置でも、前述した第1の実施の形態の場合と同様の作用効果を得ることが可能である。
【0076】
(第3の実施の形態)
図6は、本実施の形態による3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図であり、図2と同一要素には同一符号を付して示している。
【0077】
すなわち、本実施の形態では、図6に示すように、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4を、コード回路22ではそのまま4本の信号として信号線16cを介して伝達し、アンド回路ANDから図示のように構成されるデコード回路21でデコードして、4本のゲート指令信号q1,q2,q3,q4に逆変換するようにしている。
【0078】
次に、以上のように構成したコード回路22およびデコード回路21を備えた本実施の形態の3レベル電力変換装置においては、ゲート指令信号Q1,Q2,Q3,Q4の正常パターン0,3,6,Cは、そのまま正常に伝達されてゲート指令信号q1,q2,q3,q4に逆変換される。
【0079】
一方、信号線16cに電気的ノイズが重畳して誤動作した場合、異常パターン1,5,8,9,A,B,Dは、コード回路22およびデコード回路21によって除去され、最終的に各相4個のIGBT1,2,3,4には、正常パターンしか伝達されない。
【0080】
図7は、上記コード回路22およびデコード回路21による信号変換表を示す図である。
【0081】
上述したように、本実施の形態の3レベル電力変換装置でも、前述した第1の実施の形態の場合と同様の作用効果を得ることが可能である。
【0082】
(第4の実施の形態)
図8は、本実施の形態による3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図であり、図2と同一要素には同一符号を付して示している。
【0083】
すなわち、本実施の形態では、図8に示すように、各相4個のIGBT1,2,3,4のゲート指令信号Q1,Q2,Q3,Q4を、コード回路22ではそのまま4本の信号として信号線16cを介して伝達し、デコード回路21でも逆変換は行なわず、そのまま4本の信号として通し、ゲート駆動回路11,12,13,14に与えるようにしている。
【0084】
次に、以上のように構成したコード回路22およびデコード回路21を備えた本実施の形態の3レベル電力変換装置においては、ゲート指令信号Q1,Q2,Q3,Q4の連続的な異常パターンに対しての防止効果はないが、デッドタイム回路をゲート回路15側に設けていることにより、信号遅延回路17,18,19,20からなるデッドタイム回路の遅延時間以内の時間幅の瞬時電気的ノイズが信号線16cに重畳しても、これによる単発的な異常パターンの発生を防止することができる。
【0085】
上述したように、本実施の形態の3レベル電力変換装置では、デッドタイム回路をゲート回路15側に設けるようにしているので、前述した第1の実施の形態の場合とほぼ同様の作用効果を得ることが可能である。
【0086】
なお、本実施の形態は、前述した従来の3レベル電力変換装置と適宜組合わせて実施することもできる。
【0087】
(第5の実施の形態)
本実施の形態の3レベル電力変換装置は、図11に示す前述した従来の3レベル電力変換装置において、各相4個のIGBT1,2,3,4のデッドタイムを、このIGBT1,2,3,4毎に差を持たせて設定するようにしている。
【0088】
ここでは、一例として、図9に示すように、デッドタイム回路を構成する各信号遅延回路17,18,19,20の図示しない構成部品の定数のバラツキ、温度変化等による信号遅延時間の変動を考慮した信号遅延回路17の遅れ時間最小値を、信号遅延回路18の遅れ時間最大値よりも長くするようにしている。
【0089】
次に、以上のように構成した本実施の形態の3レベル電力変換装置においては、例えばパターン0からパターン3に切換った時でも、図9に示すように、異常パターンの発生を防止することができる。
【0090】
上述したように、本実施の形態の3レベル電力変換装置では、各相4個のIGBT1,2,3,4のデッドタイムを、IGBT1,2,3,4毎に差を持たせて設定するようにしているので、デッドタイム回路を構成する各信号遅延回路17,18,19,20の構成部品の定数のバラツキ、温度変化等による信号遅延時間の変動をなくして、あるパターンから他のパターンに切換った時でも、異常パターンの発生を防止することが可能となる。
【0091】
これにより、前述した第1の実施の形態の場合とほぼ同様の作用効果を得ることができる。
【0092】
なお、本実施の形態は、前述した前記第1乃至第4の実施の形態の3レベル電力変換装置と適宜組合わせて実施することもできる。
【0093】
(第6の実施の形態)
図10は、本実施の形態による3レベル電力変換装置の構成例を示すブロック図であり、図1と同一部分には同一符号を付してその説明を省略し、ここでは異なる部分についてのみ述べる。
【0094】
すなわち、本実施の形態の3レベル電力変換装置は、図10に示すように、3レベル電力変換変換回路の各相4個のスイッチング素子として、前記図1におけるIGBT1,2,3,4に代えてGTOサイリスタ24,25,26,27を用い、このサイリスタGTO24,25,26,27に、抵抗28,29,30,31が並列接続されたダイオード32,33,34,35とコンデンサ36,37,38,39との直列回路を並列に接続し、さらに信号遅延回路17,18,19,20からなるデッドタイム回路とゲート駆動回路11,12,13,14との間に、最小時間確保回路23を設けた構成としている。
【0095】
最小時間確保回路23は、各相4個のGTOサイリスタ24,25,26,27がオンまたはオフしている期間の最小時間を確保する。
【0096】
次に、以上のように構成した本実施の形態の3レベル電力変換装置においては、各相4個のGTOサイリスタ24,25,26,27がオンまたはオフしている期間の最小時間を確保する最小時間確保回路23を、ゲート回路15側に設けていることにより、GTOサイリスタ24,25,26,27のオン/オフの時間の制約を確保して、GTOサイリスタ24,25,26,27の破損を防止することができる。
【0097】
上述したように、本実施の形態の3レベル電力変換装置では、各相4個のGTOサイリスタ24,25,26,27がオンまたはオフしている期間の最小時間を確保する最小時間確保回路23を、ゲート回路15側に設けるようにしているので、GTOサイリスタ24,25,26,27のオン/オフの時間の制約を確保して、GTOサイリスタ24,25,26,27の破損を防止することが可能となる。
【0098】
なお、本実施の形態は、前述した従来の3レベル電力変換装置と適宜組合わせて実施することもできる。
【0099】
【発明の効果】
以上説明したように、本発明の3レベル電力変換装置によれば、制御回路の異常、信号線への電気的ノイズによる誤動作、信号線の断線等による誤動作,デッドタイムのバラツキ等により発生する異常パターンの状態に対して、これに伴なう3レベル電力変換回路のスイッチング素子への過電流、過電圧の印加をなくして、スイッチング素子の破損を確実に防止することが可能となる。
【図面の簡単な説明】
【図1】本発明による3レベル電力変換装置の第1の実施の形態を示すブロック図。
【図2】同第1の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図。
【図3】同第1の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の作用を説明するための図。
【図4】本発明の第2の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図。
【図5】同第2の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の作用を説明するための図。
【図6】本発明の第3の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図。
【図7】同第3の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の作用を説明するための図。
【図8】本発明の第4の実施の形態の3レベル電力変換装置におけるコード回路およびデコード回路の構成例を示すブロック図。
【図9】本発明の第5の実施の形態の3レベル電力変換装置における作用を説明するための図。
【図10】本発明による3レベル電力変換装置の第6の実施の形態を示すブロック図。
【図11】従来の3レベル電力変換装置の構成例を示すブロック図。
【図12】従来の3レベル電力変換装置の作用を説明するための図。
【図13】従来の3レベル電力変換装置の作用を説明するための図。
【符号の説明】
1,2,3,4…IGBT、
5,6…ダイオード、
7,8…コンデンサ、
9…直流電源、
10…制御回路、
11,12,13,14…ゲート駆動回路、
15…ゲート回路、
16,16a,16b,16c…信号線、
17,18,19,20…信号遅延回路、
21…デコード回路、
22…コード回路、
23…最小時間確保回路、
24,25,26,27…GTOサイリスタ、
28,29,30,31…抵抗、
32,33,34,35…ダイオード、
36,37,38,39…コンデンサ。
Claims (6)
- 互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、
各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、前記直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、
前記各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介して前記ゲート回路に伝達する制御回路と、
を備えて構成される3レベル電力変換装置において、
前記制御回路側に設けられ、前記各相4個のスイッチング素子のゲート指令信号をコード変換して前記制御信号を発生する符号化回路と、
前記ゲート回路側に設けられ、前記符号化回路からの制御信号をデコードして前記ゲート駆動回路に出力する復号化回路と、
前記復号化回路と前記ゲート駆動回路との間に設けられ、前記復号化回路からの出力信号を入力とし、当該入力信号の立上がりを遅延させて前記各相4個のスイッチング素子のデッドタイムを確保し前記ゲート駆動回路に出力するデッドタイム回路と、
を備えて成ることを特徴とする3レベル電力変換装置。 - 互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、
各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、前記直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、
前記各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介して前記ゲート回路に伝達する制御回路と、
を備えて構成される3レベル電力変換装置において、
前記ゲート回路側に、前記制御回路からの各相4個のスイッチング素子のオン/オフの制御信号を入力とし、当該入力信号の立上がりを遅延させて前記各相4個のスイッチング素子のデッドタイムを確保し前記ゲート駆動回路に出力するデッドタイム回路を備えて成ることを特徴とする3レベル電力変換装置。 - 互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、
各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、前記直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、
前記各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介して前記ゲート回路に伝達する制御回路と、
前記制御回路側に設けられ、前記各相4個のスイッチング素子のゲート指令信号を入力とし、当該入力信号の立上がりを遅延させて前記各相4個のスイッチング素子のデッドタイムを確保し、前記制御信号を発生するデッドタイム回路と、
を備えて構成される3レベル電力変換装置において、
前記各相4個のスイッチング素子のデッドタイムを、当該スイッチング素子毎に差を持たせて設定するようにしたことを特徴とする3レベル電力変換装置。 - 前記請求項1または請求項2に記載の3レベル電力変換装置において、
前記各相4個のスイッチング素子のデッドタイムを、当該スイッチング素子毎に差を持たせて設定するようにしたことを特徴とする3レベル電力変換装置。 - 互いに直列接続された2組のコンデンサの接続点を中性点として直流電圧を出力する直流電源と、
各相で4個のスイッチング素子と、当該4個のスイッチング素子を駆動するゲート信号を制御信号に基づいて発生するゲート駆動回路からなるゲート回路とを備え、前記直流電源から供給される直流電力を交流電力に変換する3レベル電力変換回路と、
前記各相4個のスイッチング素子のゲート指令信号に基づいて、当該各相4個のスイッチング素子のオン/オフの制御信号を発生し、信号線を介して前記ゲート回路に伝達する制御回路と、
を備えて構成される3レベル電力変換装置において、
前記ゲート回路側に、前記各相4個のスイッチング素子がオンまたはオフしている期間の最小時間を確保する最小時間確保回路を備えて成ることを特徴とする3レベル電力変換装置。 - 前記請求項1または請求項2に記載の3レベル電力変換装置において、
前記ゲート回路側に、前記各相4個のスイッチング素子がオンまたはオフしている期間の最小時間を確保する最小時間確保回路を備えて成ることを特徴とする3レベル電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14841099A JP3648093B2 (ja) | 1999-05-27 | 1999-05-27 | 3レベル電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14841099A JP3648093B2 (ja) | 1999-05-27 | 1999-05-27 | 3レベル電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000341962A JP2000341962A (ja) | 2000-12-08 |
JP3648093B2 true JP3648093B2 (ja) | 2005-05-18 |
Family
ID=15452176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14841099A Expired - Lifetime JP3648093B2 (ja) | 1999-05-27 | 1999-05-27 | 3レベル電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3648093B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106899222A (zh) * | 2017-03-28 | 2017-06-27 | 深圳科士达科技股份有限公司 | 一种三电平逆变器及其驱动过零切换控制方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6911790B2 (en) | 2003-11-14 | 2005-06-28 | Intersil Americas Inc. | Multiplexed high voltage DC-AC driver |
US7920393B2 (en) * | 2007-06-01 | 2011-04-05 | Drs Power & Control Technologies, Inc. | Four pole neutral-point clamped three phase converter with low common mode voltage output |
JP7152324B2 (ja) * | 2019-01-21 | 2022-10-12 | 株式会社ダイヘン | 駆動装置及びインバータ |
KR102573204B1 (ko) * | 2020-08-18 | 2023-08-31 | 엘에스일렉트릭(주) | 전력 변환 장치 및 그 제어 방법 |
-
1999
- 1999-05-27 JP JP14841099A patent/JP3648093B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106899222A (zh) * | 2017-03-28 | 2017-06-27 | 深圳科士达科技股份有限公司 | 一种三电平逆变器及其驱动过零切换控制方法 |
CN106899222B (zh) * | 2017-03-28 | 2020-06-09 | 深圳科士达科技股份有限公司 | 一种三电平逆变器及其驱动过零切换控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2000341962A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120201066A1 (en) | Dual switching frequency hybrid power converter | |
WO2018158807A1 (ja) | 半導体装置、および、電力変換システム | |
JP2014533487A (ja) | Hブリッジに基づく電力変換器 | |
US6593781B2 (en) | Power semiconductor device | |
US11901805B2 (en) | Method for switching off power semiconductor switches in a bridge circuit, bridge circuit, and inverter comprising a bridge circuit | |
KR20160095147A (ko) | 회생 컨버터 | |
JP4442348B2 (ja) | 電力変換装置 | |
US11050358B2 (en) | Power module with built-in drive circuit | |
JP3648093B2 (ja) | 3レベル電力変換装置 | |
JP4735109B2 (ja) | マトリクスコンバータ装置 | |
JPH11262242A (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
JP2019176696A (ja) | パワートランジスタの駆動回路、パワーモジュール | |
US4617621A (en) | Inverters with reduced distributed inductance | |
EP3694096A1 (en) | Three-level pulse width modulation technique for reducing semiconductor short circuit conduction loss | |
US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
JP6705234B2 (ja) | インバータ装置の制御方法 | |
USRE39109E1 (en) | Inverter circuit | |
JP2007006580A (ja) | 電力変換装置 | |
JP4466830B2 (ja) | 交流交流直接変換装置 | |
JPH0898506A (ja) | 電力変換装置 | |
JP5170075B2 (ja) | 電流型インバータ装置 | |
JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
JP2004260981A (ja) | 電力変換装置及びこれを用いた電機システム | |
JP7373424B2 (ja) | 電力変換装置 | |
JP7113950B2 (ja) | 整流回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |