JP3647235B2 - コンピュータインタフェース付き通信端末装置 - Google Patents
コンピュータインタフェース付き通信端末装置 Download PDFInfo
- Publication number
- JP3647235B2 JP3647235B2 JP35238097A JP35238097A JP3647235B2 JP 3647235 B2 JP3647235 B2 JP 3647235B2 JP 35238097 A JP35238097 A JP 35238097A JP 35238097 A JP35238097 A JP 35238097A JP 3647235 B2 JP3647235 B2 JP 3647235B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- control unit
- main
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリンタ機能と通信機能を融合させた複合通信端末装置に関し、さらに詳しくは通常動作状態（送受信、オペレーション等）の場合以外の状態において、消費電力を極力低減させる低消費電力モードを有する通信端末装置に関する。
【０００２】
【従来の技術】
近年、ファクシミリ装置とコンピュータとでプリンタを共用するようにした、いわゆる複合ファクシミリが開発されている。
【０００３】
これは、ファクシミリ装置にコンピュータインターフェースを設け、プリンタ制御部を設けることによって、１組のプリンタでプリンタ機能とファクシミリ機能を実現させるものである。
【０００４】
また近年、ファクシミリ装置において、低消費電力化が要請され、海外では消費電力の規格を制定し、管理する動きも出てきている。従来ファクシミリ装置は、常時給電されており、そのため消費電力が大きかった。
【０００５】
しかし近年、常時給電の必要のないファクシミリ装置において、送受信時とオペレーション時以外の時間電力供給をしないシステムが考えられてきた。
【０００６】
このような機能をもつ複合ファクシミリ装置は、オペレータがオペレーションをする場合と、ファクシミリ受信時、およびコンピュータインタフェースが活性化された場合に、メイン電源に起動信号を与え、電力を供給する仕組みとなっている。
【０００７】
図１０は、このような従来のファクシミリ装置の構成例を示すブロック図である。
【０００８】
図１０において、メイン制御部１ａはファクシミリ装置全体の制御を司るものであり、通常通電モードにおいてメイン電源４ａからの給電を受けるものである。また、回線制御部２ａは、回線やハンドセットが接続され、回線に切り換え制御等を行うものである。オペレーションパネル（オペパネ）部３ａは、オペレータがこのファクシミリ装置を制御するために各種の操作を行うものである。原稿読取部５ａは、原稿を読み取るためのイメージセンサを含むものである。
【０００９】
ワンチップマイコン６ａは、低消費電力モードにおいて、ハンドセットオフフック、呼出信号（ＣＩ）、キー入力、原稿センサ等の各種起動要因を監視し、起動要因が生じた場合に、メイン電源４ａを起動してメイン制御部１ａへの給電を開始するように動作する。また、二次電池７ａは、メイン電源４ａの状態にかかわらず、ワンチップマイコン６ａを駆動するためのものであり、メイン電源４ａの起動状態で充電回路１０ａにより充電されるものである。
【００１０】
コンピュータインタフェース部８ａは、コンピュータを接続するものである。また、プリンタ９ａは、各種情報の印字出力を行うものであり、それぞれメイン電源４ａにより電力が供給される。
【００１１】
このような構成のファクシミリ装置は、通常、画像送信時には原稿をイメージセンサ５ａで読み取り、メイン制御部１ａで読み取った画像を圧縮し、回線制御部２ａを介して相手局に伝送する。伝送する相手局はオペパネ３ａから入力する。
【００１２】
また、画像受信時には、回線からの呼出信号（ＣＩ）を検出し、回線制御部２ａは回線を相手機に接続させ、相手機からの画像情報を受信する。そして、受信した画像情報は伸長し、プリンタ部９ａにより用紙にプリントアウトを行う。
【００１３】
コンピュータインタフェース部８ａは、コンピュータと接続され、データの送信および受信を行う。たとえば、本装置をプリンタとして使用する場合、コンピュータからのデータは、コンピュータインタフェース部８ａより取り込まれ、メイン制御部１ａにより解釈、イメージデータ化され、プリンタ部９ａに送られ、用紙にプリントアウトされる。
【００１４】
システム全体に電源を供給するメイン電源４ａは、ワンチップマイコン６ａによって制御される。ワンチップマイコン６ａは、二次電池７ａによって駆動され、メイン電源４ａがＯＦＦ状態の場合においても動作可能となっている。
【００１５】
ワンチップマイコン６ａには、それぞれ回線制御部２ａからハンドセットオフフックとＣＩ検出の要因が、原稿読取部５ａから原稿センサ出力が、オペパネ部３ａからキー入力、コンピュータインタフェース部８ａの活性化信号がメイン電源起動要因として入力されている。それぞれの入力要因の検出回路は、二次電池７ａにより駆動されている。
【００１６】
ファクシミリ装置は、送受信時とオペレーション時以外はスタンバイ状態として電力を消費する必要がなく、したがって、ワンチップマイコン６ａは以上の要因を監視し、各要因が生じた時点でメイン電源４ａをＯＮさせ、メイン制御部１ａを起動する。
【００１７】
また、ワンチップマイコン６ａは、メイン電源４ａがＯＮ状態の場合、以上の要因を監視し、各要因がある一定時間生じない場合に、メイン電源４ａをＯＦＦさせる。さらに、ワンチップマイコン６ａは、二次電池７ａの電圧を監視しており、二次電池７ａが放電するとメイン電源４ａを起動させ、充電回路１０ａにより二次電池７ａを充電する。
【００１８】
【発明が解決しようとする課題】
以上のように、従来のファクシミリ装置では、そのスタンバイ状態での消費電力を低減できる。
【００１９】
しかし、メイン電源４ａの制御およびその起動要因の監視をワンチップマイコン６ａが制御するため、従来のシステムにワンチップマイコン６ａおよびその周辺回路が増設されるため、より回路規模が大きくなる。
【００２０】
また、ワンチップマイコン６ａの電源として二次電池７ａを使用するため、それに伴う回路が追加され、これも回路規模の増加につながる。
【００２１】
また、二次電池７ａは充放電の繰り返しにより劣化するため、二次電池７ａの交換等の可能性もある。
【００２２】
本発明は、二次電池を使用せず、またワンチップマイコンシステム等の高価な回路の必要のない低消費電力モードを実現した通信端末装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、コンピュータインタフェースを有し、装置のスタンバイ状態で低消費電力モードを実現する通信端末装置であって、メイン電源とメイン制御部との間の電源ラインを開閉するスイッチ手段と、前記低消費電力モードにおいても前記メイン電源より給電を受け、所定の起動要因に基づいて、前記スイッチ手段をオン・オフ制御することにより、前記メイン制御部を低消費電力モードまたは通常電力モードに切り換え制御するハードウエア回路よりなる電力制御手段とを有し、前記電力制御手段は、前記コンピュータインタフェースからの信号の活性化を起動要因として前記スイッチ手段をオンして低消費電力モードから通常電力モードに切り換える場合に、前記コンピュータから入力された最初のデータを蓄積する蓄積手段と、当該装置が通常動作可能な状態に復帰するまでの間、前記コンピュータに次のデータの出力を待機するように指示するための指示信号送出手段とを有し、前記メイン電源の投入時に、前記電力制御手段の状態を強制的に制御して、前記メイン制御部を通常電力モードで起動させる初期状態確定手段を有し、前記電力制御手段は状態保持回路よりなり、前記初期状態確定手段は、回線からの呼出信号を監視するための回路に設けられる時定数回路よりなり、前記時定数回路は、前記メイン電源の投入から所定時間にわたり、前記状態保持回路への入力を保持することで、前記状態保持回路の状態を確定するものであることを特徴とするコンピュータインタフェース付き通信端末装置である。
【００２８】
【発明の実施の形態および実施例】
まず、本発明における特徴的構成の概要について図１を参照して説明する。
【００２９】
本発明においては、メイン電源からの電力をメイン制御部に供給するか、しないかを切り換えるスイッチ手段（リレー６）を設け、それをＯＮ／ＯＦＦ制御するためにプリセット、クリア付きのＤフリップフロップやＳ−Ｒラッチ回路等の状態保持回路を電源制御部１１として使用する。
【００３０】
電源制御部１１は、メイン電源スイッチ１５をオペレータがＯＮした場合、および回線あるいはオペレーション等の外部トリガによってメイン電源５からの電力をメイン制御部１に供給するように制御する。
【００３１】
電源制御部１１は、メイン制御部１のメインＣＰＵ１６からの信号により、メイン制御部１への電力供給をカットするように制御する。
【００３２】
電源制御部１１の状態保持回路およびそのトリガ発生手段は、メイン電源５から分割された電源経路により、メイン電源スイッチ１５がＯＮされている限り給電されており、メイン電源スイッチ１５がＯＮの状態で、回線あるいはオペレーション等の外部トリガがない場合、メイン制御部１への給電をカットし、消費電力を低減させる。
【００３３】
また、コンピュータインタフェース部１９の活性化によるメイン制御部１への電力供給時には、コンピュータからのデータが活性化信号と同時に送出されるため、このデータをラッチする手段を設け、コンピュータからの次のデータ出力を制御する信号を送出する手段を設ける。
【００３４】
いずれの手段もメイン電源５から分割された電源経路により、メイン電源スイッチ１５がＯＮされている限り、給電されている。
【００３５】
以下、本発明の第１実施例の構成と動作について詳細に説明する。
【００３６】
この実施例では、ファクシミリ装置全体の制御を行うメイン制御部１、回線との接続の制御を行う回線制御部２、宛先の電話番号の入力等ファクシミリのオペレーションを行うためのオペレーションパネル部（オペパネ）３、原稿の読み取りを行うためのイメージセンサ４、コンピュータを接続するためのコンピュータインタフェース部（本実施例ではセントロインタフェースを使用する）１９、システム全体に電源を供給するメイン電源５を含む。
【００３７】
メイン制御部１の中には電源制御部１１が設けられ、この電源制御部１１によってメイン電源５からの電力をメイン制御部１の電源制御部１１以外の領域に供給するか、しないかを制御する。また、メイン電源５とメイン制御部１との電源ライン間にはリレー６を設け、この制御を電源制御部１１が行う。
【００３８】
回線制御部２は、回線上の呼出信号を検出する、あるいは付属のハンドセットをオフフックすることによりアクティブとなり、ＣＩ信号（呼出信号）およびオフフック検出を行う検出回路１２を有し、この検出回路１２より、ＣＩ信号（呼出信号）およびオフフック検出の各起動要因が出力されている。
【００３９】
回線制御部２の検出回路１２は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。オペレーションパネル部３にはキー入力を検出する検出回路１３を有し、この検出回路１３からはキー入力による起動要因が出力されており、オペレーションパネル部３上のあるキーを押すことによりアクティブとなる。
【００４０】
オペレーションパネル部３の検出回路１３は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４１】
原稿読取部４からは原稿センサの要因が出力されており、原稿読取部４に原稿がセットされた場合にアクティブとなる。
【００４２】
原稿読取部４の原稿セットを検出する検出回路１４は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４３】
コンピュータインタフェース部１９からはインタフェースの活性化要因が出力されており、コンピュータからのストローブ信号がアクティブになることにより、アクティブとなる。
【００４４】
また、コンピュータからのデータは、ストローブ信号に同期して出力されるため、このデータを保持する８ビットのラッチ回路１８を設ける。コンピュータインタフェース部１９およびラッチ回路１８はメイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４５】
コンピュータからの次データ出力を制御するためのＢＵＳＹ信号は、電源制御部１１により生成されメイン電源５が立ち上がり、全ての制御が可能となるまでアクティブ状態を保持する。
【００４６】
上記のＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェースの活性化の各要因は、ＯＲゲート回路１７によってＯＲされ、起動要因として電源制御部１１に入力される。
【００４７】
このＯＲゲート回路１７は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４８】
図２は、本実施例における電源制御部１１の構成を示す回路図である。
【００４９】
フリップフロップ２１は、プリセット、クリア端子付きのＤフリップフロップである。このＤフリップフロップ２１の電源は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている（以後、この電源経路を電源＋５Ｂとする）。また、Ｄフリップフロップ２１の出力Ｑはトランジスタ２３に接続され、リレー６の駆動に使用される。
【００５０】
Ｄフリップフロップ２１のクリア端子は、電源＋５Ｂでプルアップされ、メイン制御部１のメインＣＰＵ１６のＩ／Ｏポート出力に接続されている。
【００５１】
Ｄフリップフロップ２１のプリセット端子はＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェース部１９の活性化の各要因のＯＲゲート出力に接続されている。
【００５２】
図３は、回線制御部２のＣＩ検出回路１２を示す回路図である。図４は、図３に示す回路の各部Ａ、Ｂ、ＣＩにおける信号波形を示す説明図である。
【００５３】
このＣＩ検出回路１２は、回線からの呼出信号を検出し、そのエネルギによって信号をデジタルに変換するもので、回線からのＣＩ信号（１６Ｈｚ）をホトカプラ３１、３２により検出する。この場合に回線側からのサイン波を双方向ツエナダイオード３３でクリップし、これをトランジスタ３４を介してＣＲ充放電回路３５に供給する。
【００５４】
ＣＲ充放電回路３５は、トランジスタがＯＮすると放電し、ＣＩ信号が入力されている間はローレベルを保持する。また、ＣＩ信号が切れるとトランジスタはＯＦＦし、このためＣＲ充放電回路３５はハイレベルになる。なお、このＣＲ充放電回路３５は後述するＣＲ時定数回路として機能する。
【００５５】
次に、電源制御部１１における動作を図５（Ａ）〜（Ｃ）および図６に基づいて説明する。
【００５６】
（１）メイン電源スイッチ１５がＯＦＦ状態の場合
メイン電源５がＯＦＦであり、メイン制御部１はもとより電源制御部１１にも給電されていない。
【００５７】
（２）メイン電源スイッチがＯＮに切り替わった場合（図５（Ａ））
図２において、＋５Ｂにはメイン電源スイッチ１５のＯＮと同時に給電が開始され、＋５Ｂの電圧波形は上昇する。
【００５８】
＋５Ｂの電圧が立ち上がると、これをＣＩ検出回路１２のＣＲ時定数回路（充放電回路３５）が検出し、これより、ある時間（Ｔｗ）後にＤフリップフロップ２１のＰＲ端子を“Ｌ”から“Ｈ”に立ち上げる。
【００５９】
また、Ｄフリップフロップ２１のクリア端子は、ＣＰＵ１６のＩ／Ｏポートに接続されているが、ＣＰＵ１６には給電されていない。また、このクリア端子は、＋５Ｂでプルアップされているため、ディスエイブルとなっている。
【００６０】
また、Ｄフリップフロップ２１のプリセット端子は、起動要因のＯＲゲートに接続されている。また、このプリセット端子は、＋５Ｂでプルアップされているため、起動要因のトリガがアクティブにならない限り、ディスエイブルとなっている。
【００６１】
電源立ち上げ時は、ＣＩ検出回路１２の起動要因により出力Ｑがアクティブとなる。このため、リレー６が駆動され、メイン制御部１に電力が供給される。
【００６２】
（３）メイン制御部１に給電開始後（図５（Ｂ））
メイン制御部１に給電開始後、メイン制御部１は各種の初期化処理等を行い、システムを立ち上げる。
【００６３】
次いでＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェース部１９の活性化等の各要因を監視し、ファクシミリが動作状態になければならないかどうか判断する。
【００６４】
メイン制御部１が上記各要因を監視し、そのトリガがある一定時間アクティブにならない場合、メイン制御部１は、自ら給電を切る制御を行う。すなわち、メインＣＰＵ１６のＩ／Ｏポートより、電源制御部１１のＤフリップフロップ２１のクリア端子に“Ｌ”レベル信号を与える。
【００６５】
Ｄフリップフロップ２１のＱ出力はインアクティブとなり、リレー６をＯＦＦしてメイン制御部１への給電をストップする。これにより、低消費電力モードとなる。しかし、メイン電源５は、電源＋５Ｂに給電を続けている。
【００６６】
（４）起動トリガ信号で給電開始（５（Ｃ））
上述した図５（Ｂ）において、システムがスタンバイ状態に入った時点で、ＣＩ信号、オフフック検出、キー入力、原稿センサ等の各要因のいずれかがアクティブになると、その要因はＯＲゲート回路１７によりＯＲされ、Ｄフリップフロップ２１のプリセット端子に入力される。Ｄフリップフロップ２１のＱ出力は、プリセット入力によりアクティブとなり、リレー６を駆動させ、メイン制御部１への給電が開始される。
【００６７】
給電されたメインシステムは、各要因のいずれがアクティブになったか判断し、以後処理を進める。
【００６８】
（５）コンピュータインタフェース部１９の活性化による起動（図６）
上述した図５（Ｂ）において、システムがスタンバイ状態に入った時点で、コンピュータインタフェース部１９が活性化される。つまり、コンピュータからのデータがストローブ信号に同期して入力されると、コンピュータインタフェース部１９では８ビットのラッチ回路１８により、このデータをラッチする。ストローブ信号は起動要因として電源制御部１１に入力され、他の各要因とＯＲされ、これによりメイン制御部１への給電が開始される。
【００６９】
電源制御部１１のＤフリップフロップ２１のＱ出力は、コンピュータインタフェース部１９に入力されストローブ信号の活性化と同時にＢＵＳＹ信号として出力される。このＢＵＳＹ信号は、メイン制御部１が処理可能となるまでアクティブ状態を保持し、コンピュータからの次データを制御する。
【００７０】
メイン制御部１は、処理可能になった時点でまずコンピュータインタフェース部１９の８ビットラッチ回路１８のデータを読み出し、コンピュータからの次データを受け付けるため、ＢＵＳＹ信号制御をメイン制御に切り換え、ＢＵＳＹ信号をインアクティブとし、コンピュータからの次データを受け付ける。処理終了後は、５（Ｂ）にシーケンスを移行する。
【００７１】
次に、本発明の第２実施例について説明する。なお、本実施例の全体構成は図１に示すものと共通であるものとし、同一要素には同一の符号を用いて説明する。
【００７２】
図７は、本実施例における電源制御部１１の構成を示す回路図である。
【００７３】
この実施例における電源制御部１１は、上述したＤフリップフロップ２１の代わりに、２つのＮＡＮＤ回路６１Ａ、６１ＢよりなるＳ−Ｒラッチ回路６１を設けたものである。
【００７４】
Ｓ−Ｒラッチ回路６１の電源は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。Ｓ−Ｒラッチ回路６１の出力Ｑはトランジスタ６３に接統され、リレー６の駆動に使用される。
【００７５】
Ｓ−Ｒラッチ回路６１のリセット端子は、電源＋５Ｂでプルアップされ、メイン制御部１のメインＣＰＵ１６のＩ／Ｏポート出力に接統されている。
【００７６】
Ｓ−Ｒラッチ回路６１のセット端子は、ＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェース部１９の活性化の各要因のＯＲゲート回路１７の出力に接続されている。
【００７７】
また、本実施例におけるＣＩ検出回路１２の構成および動作は、図３および図４に示すものと共通であるので、説明は省略する。
【００７８】
次に、電源制御部１１における動作を図８（Ａ）〜（Ｃ）および図９に基づいて説明する。
【００７９】
（１）メイン電源スイッチがＯＦＦ状態の場合
メイン電源がＯＦＦであり、メイン制御部１はもとより電源制御部１１にも給電されていない。
【００８０】
（２）メイン電源スイッチがＯＮに切り替わった場合（図８（Ａ））
図６において、＋５Ｂにはメイン電源スイッチ１５のＯＮと同時に給電が開始され、＋５Ｂの電圧波形は上昇する。
【００８１】
＋５Ｂの電圧が立ち上がると、これをＣＩ検出回路１２の時定数回路（ＣＲ充放電回路３５）が検出し、これより、ある時間（Ｔｗ）後に、Ｓ−Ｒラッチ回路６１のセット端子を“Ｌ”から“Ｈ”に立ち上げる。Ｓ−Ｒラッチ回路６１のリセット端子は、ＣＰＵ１６のＩ／Ｏポートに接続されているが、ＣＰＵ１６には給電されていない。また、このリセット端子は、＋５Ｂでプルアップされているため、ディスエイブルとなっている。
【００８２】
Ｓ−Ｒラッチ回路６１のセット端子は、起動要因のＯＲゲートに接続されている。また、このセット端子は、＋５Ｂでプルアップされているため、起動要因のトリガがアクティブにならない限りディスエイブルとなっている。
【００８３】
Ｓ−Ｒラッチ回路６１のセット端子は、＋５Ｂでプルアップされているため、電源立ち上げ時にＣＩ検出回路１２の出力により出力Ｑがアクティブとなる。このため、リレー６が駆動され、メイン制御部１に電力が供給される。
【００８４】
（３）メイン制御部１に給電開始後（図８（Ｂ））
メイン制御部１に給電開始後、メイン制御部１は各種の初期化処理等を行い、システムを立ち上げる。次いでＣＩ信号、オフフック検出、キー入力、原稿センサ等の各要因を監視し、ファクシミリが動作状態になければならないかどうか判断する。
【００８５】
メイン制御部１が上記各要因を監視し、そのトリガがある一定時間アクティブにならない場合、メイン制御部１は、自ら給電を切る制御を行う。すなわち、メインＣＰＵ１６のＩ／Ｏポートより電源制御部１１のＳ−Ｒラッチ回路６１のクリア端子に“Ｌ”レベル信号を与える。
【００８６】
Ｓ−Ｒラッチ回路６１のＱ出力はインアクティブとなり、リレー６をＯＦＦしてメイン制御部１への給電をストップする。これにより、低消費電力モードとなる。しかし、メイン電源１５は、電源＋５Ｂに給電を続けている。
【００８７】
（４）起動トリガ信号で給電開始（図８（Ｃ））
上述した図８（Ｂ）において、システムがスタンバイ状態に入った時点で、ＣＩ信号、オフフック検出、キー入力、原稿センサ等の各要因のいずれかがアクティブになると、その要因はＯＲゲート回路１７によりＯＲされ、Ｓ−Ｒラッチ回路６１のセット端子に入力される。
【００８８】
Ｓ−Ｒラッチ回路６１のＱ出力は、セット入力によりアクティブとなり、リレー６を駆動させ、メイン制御部１への給電が開始される。
【００８９】
給電されたメインシステムは、各要因のいずれがアクティブになったか判断し、以後処理を進める。そして、処理終了後は、図８（Ｂ）にシーケンスを移行する。
【００９０】
（５）コンピュータインタフェース部１９の活性化による給電（図９）
上述した図８（Ｂ）において、システムがスタンバイ状態に入った時点で、コンピュータインタフェース部１９が活性化される。つまり、コンピュータからのデータがストローブ信号に同期して入力されると、コンピュータインタフェース部１９では８ビットのラッチによりこのデータをラッチする。ストローブ信号は起動要因として電源制御部１１に入力され、他の各要因とＯＲされ、これによりメイン制御部１への給電が開始される。
【００９１】
電源制御部１１のＳ−Ｒラッチ回路６１のＱ出力は、コンピュータインタフェース部１９に入力され、ストローブ信号の活性化と同時にＢＵＳＹ信号として出力される。
【００９２】
ＢＵＳＹ信号は、メイン制御部１が処理可能となるまでアクティブ状態を保持し、コンピュータからの次データを制御する。
【００９３】
メイン制御部１は、処理可能になった時点でまずコンピュータインタフェース部１９の８ビットラッチのデータを読み出し、コンピュータからの次データを受け付けるため、ＢＵＳＹの制御をメイン制御部１に切り替え、ＢＵＳＹをインアクティブとし、コンピュータからの次データを受け付ける。
【００９４】
以上のように本発明の実施例では、メイン電源１からの電力をメイン制御部１に供給するか、しないかのスイッチ手段（リレー６）を設け、それをＯＮ／ＯＦＦ制御するために状態保持手段（Ｄフリップフロップ２１、Ｓ−Ｒラッチ回路６１）を使用し、この状態保持手段は、メイン電源スイッチ１５をオペレータがＯＮした場合、および回線あるいはオペレーション等の外部トリガによってメイン電源５からの電力をメイン制御部１に供給するように制御する。
【００９５】
また、状態保持手段は、メイン制御部１のメインＣＰＵからの信号により、メイン制御部１への電力供給をカットするように制御する。さらに、状態保持手段およびそのトリガ発生手段は、メイン電源５から分割された電源経路により、メイン電源スイッチ１５がＯＮされている限り給電されており、メイン電源スイッチ１５がＯＮ状態で、回線あるいはオペレーション、コンピュータインタフェースの活性化等の外部トリガがない場合、メイン制御部１への給電をカットし、消費電力を低減させる。
【００９６】
以上のような構成により、二次電池を使用せずまたワンチップマイコンシステム等の高価な回路の必要のない低消費電力モードを実現したコンピュータインタフェース付きファクシミリ装置を提供することができる。
【００９７】
【発明の効果】
以上説明したように本発明によれば、メイン電源とメイン制御部との間の電源ラインを開閉するスイッチ手段と、低消費電力モードにおいても前記メイン電源より給電を受け、所定の起動要因に基づいて、前記スイッチ手段をオン・オフ制御することにより、メイン制御部を低消費電力モードまたは通常電力モードに切り換え制御するハードウエア回路よりなる電力制御手段と設けたことから、二次電池を使用せず、またワンチップマイコンシステム等の高価な回路の必要のない低消費電力モードを実現したコンピュータインタフェース付き通信端末装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるファクシミリ装置野構成を示すブロック図である。
【図２】本発明の第１実施例における電源制御部の構成を示す回路図である。
【図３】上記実施例におけるＣＩ検出回路の構成を示す回路図である。
【図４】図３に示すＣＩ検出回路の動作を示すタイミングチャートである。
【図５】上記第１実施例の動作を示すタイミングチャートである。
【図６】上記第１実施例の動作を示すタイミングチャートである。
【図７】本発明の第２実施例における電源制御部の構成を示す回路図である。
【図８】上記第２実施例の動作を示すタイミングチャートである。
【図９】上記第２実施例の動作を示すタイミングチャートである。
【図１０】従来のファクシミリ装置の構成例を示すブロック図である。
【符号の説明】
１…メイン制御部、
２…回線制御部、
３…オペレーションパネル部、
４…原稿読取部、
５…メイン電源、
６…リレー、
７…メイン電源ライン、
１１…電源制御部、
１２…ＣＩ検出回路、
１５…メイン電源スイッチ、
１６…ＣＰＵ、
１７…ＯＲゲート回路、
１８…ラッチ回路、
１９…コンピュータインタフェース部、
２１…Ｄフリップフロップ、
６１…Ｓ−Ｒラッチ回路。
【発明の属する技術分野】
本発明は、プリンタ機能と通信機能を融合させた複合通信端末装置に関し、さらに詳しくは通常動作状態（送受信、オペレーション等）の場合以外の状態において、消費電力を極力低減させる低消費電力モードを有する通信端末装置に関する。
【０００２】
【従来の技術】
近年、ファクシミリ装置とコンピュータとでプリンタを共用するようにした、いわゆる複合ファクシミリが開発されている。
【０００３】
これは、ファクシミリ装置にコンピュータインターフェースを設け、プリンタ制御部を設けることによって、１組のプリンタでプリンタ機能とファクシミリ機能を実現させるものである。
【０００４】
また近年、ファクシミリ装置において、低消費電力化が要請され、海外では消費電力の規格を制定し、管理する動きも出てきている。従来ファクシミリ装置は、常時給電されており、そのため消費電力が大きかった。
【０００５】
しかし近年、常時給電の必要のないファクシミリ装置において、送受信時とオペレーション時以外の時間電力供給をしないシステムが考えられてきた。
【０００６】
このような機能をもつ複合ファクシミリ装置は、オペレータがオペレーションをする場合と、ファクシミリ受信時、およびコンピュータインタフェースが活性化された場合に、メイン電源に起動信号を与え、電力を供給する仕組みとなっている。
【０００７】
図１０は、このような従来のファクシミリ装置の構成例を示すブロック図である。
【０００８】
図１０において、メイン制御部１ａはファクシミリ装置全体の制御を司るものであり、通常通電モードにおいてメイン電源４ａからの給電を受けるものである。また、回線制御部２ａは、回線やハンドセットが接続され、回線に切り換え制御等を行うものである。オペレーションパネル（オペパネ）部３ａは、オペレータがこのファクシミリ装置を制御するために各種の操作を行うものである。原稿読取部５ａは、原稿を読み取るためのイメージセンサを含むものである。
【０００９】
ワンチップマイコン６ａは、低消費電力モードにおいて、ハンドセットオフフック、呼出信号（ＣＩ）、キー入力、原稿センサ等の各種起動要因を監視し、起動要因が生じた場合に、メイン電源４ａを起動してメイン制御部１ａへの給電を開始するように動作する。また、二次電池７ａは、メイン電源４ａの状態にかかわらず、ワンチップマイコン６ａを駆動するためのものであり、メイン電源４ａの起動状態で充電回路１０ａにより充電されるものである。
【００１０】
コンピュータインタフェース部８ａは、コンピュータを接続するものである。また、プリンタ９ａは、各種情報の印字出力を行うものであり、それぞれメイン電源４ａにより電力が供給される。
【００１１】
このような構成のファクシミリ装置は、通常、画像送信時には原稿をイメージセンサ５ａで読み取り、メイン制御部１ａで読み取った画像を圧縮し、回線制御部２ａを介して相手局に伝送する。伝送する相手局はオペパネ３ａから入力する。
【００１２】
また、画像受信時には、回線からの呼出信号（ＣＩ）を検出し、回線制御部２ａは回線を相手機に接続させ、相手機からの画像情報を受信する。そして、受信した画像情報は伸長し、プリンタ部９ａにより用紙にプリントアウトを行う。
【００１３】
コンピュータインタフェース部８ａは、コンピュータと接続され、データの送信および受信を行う。たとえば、本装置をプリンタとして使用する場合、コンピュータからのデータは、コンピュータインタフェース部８ａより取り込まれ、メイン制御部１ａにより解釈、イメージデータ化され、プリンタ部９ａに送られ、用紙にプリントアウトされる。
【００１４】
システム全体に電源を供給するメイン電源４ａは、ワンチップマイコン６ａによって制御される。ワンチップマイコン６ａは、二次電池７ａによって駆動され、メイン電源４ａがＯＦＦ状態の場合においても動作可能となっている。
【００１５】
ワンチップマイコン６ａには、それぞれ回線制御部２ａからハンドセットオフフックとＣＩ検出の要因が、原稿読取部５ａから原稿センサ出力が、オペパネ部３ａからキー入力、コンピュータインタフェース部８ａの活性化信号がメイン電源起動要因として入力されている。それぞれの入力要因の検出回路は、二次電池７ａにより駆動されている。
【００１６】
ファクシミリ装置は、送受信時とオペレーション時以外はスタンバイ状態として電力を消費する必要がなく、したがって、ワンチップマイコン６ａは以上の要因を監視し、各要因が生じた時点でメイン電源４ａをＯＮさせ、メイン制御部１ａを起動する。
【００１７】
また、ワンチップマイコン６ａは、メイン電源４ａがＯＮ状態の場合、以上の要因を監視し、各要因がある一定時間生じない場合に、メイン電源４ａをＯＦＦさせる。さらに、ワンチップマイコン６ａは、二次電池７ａの電圧を監視しており、二次電池７ａが放電するとメイン電源４ａを起動させ、充電回路１０ａにより二次電池７ａを充電する。
【００１８】
【発明が解決しようとする課題】
以上のように、従来のファクシミリ装置では、そのスタンバイ状態での消費電力を低減できる。
【００１９】
しかし、メイン電源４ａの制御およびその起動要因の監視をワンチップマイコン６ａが制御するため、従来のシステムにワンチップマイコン６ａおよびその周辺回路が増設されるため、より回路規模が大きくなる。
【００２０】
また、ワンチップマイコン６ａの電源として二次電池７ａを使用するため、それに伴う回路が追加され、これも回路規模の増加につながる。
【００２１】
また、二次電池７ａは充放電の繰り返しにより劣化するため、二次電池７ａの交換等の可能性もある。
【００２２】
本発明は、二次電池を使用せず、またワンチップマイコンシステム等の高価な回路の必要のない低消費電力モードを実現した通信端末装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、コンピュータインタフェースを有し、装置のスタンバイ状態で低消費電力モードを実現する通信端末装置であって、メイン電源とメイン制御部との間の電源ラインを開閉するスイッチ手段と、前記低消費電力モードにおいても前記メイン電源より給電を受け、所定の起動要因に基づいて、前記スイッチ手段をオン・オフ制御することにより、前記メイン制御部を低消費電力モードまたは通常電力モードに切り換え制御するハードウエア回路よりなる電力制御手段とを有し、前記電力制御手段は、前記コンピュータインタフェースからの信号の活性化を起動要因として前記スイッチ手段をオンして低消費電力モードから通常電力モードに切り換える場合に、前記コンピュータから入力された最初のデータを蓄積する蓄積手段と、当該装置が通常動作可能な状態に復帰するまでの間、前記コンピュータに次のデータの出力を待機するように指示するための指示信号送出手段とを有し、前記メイン電源の投入時に、前記電力制御手段の状態を強制的に制御して、前記メイン制御部を通常電力モードで起動させる初期状態確定手段を有し、前記電力制御手段は状態保持回路よりなり、前記初期状態確定手段は、回線からの呼出信号を監視するための回路に設けられる時定数回路よりなり、前記時定数回路は、前記メイン電源の投入から所定時間にわたり、前記状態保持回路への入力を保持することで、前記状態保持回路の状態を確定するものであることを特徴とするコンピュータインタフェース付き通信端末装置である。
【００２８】
【発明の実施の形態および実施例】
まず、本発明における特徴的構成の概要について図１を参照して説明する。
【００２９】
本発明においては、メイン電源からの電力をメイン制御部に供給するか、しないかを切り換えるスイッチ手段（リレー６）を設け、それをＯＮ／ＯＦＦ制御するためにプリセット、クリア付きのＤフリップフロップやＳ−Ｒラッチ回路等の状態保持回路を電源制御部１１として使用する。
【００３０】
電源制御部１１は、メイン電源スイッチ１５をオペレータがＯＮした場合、および回線あるいはオペレーション等の外部トリガによってメイン電源５からの電力をメイン制御部１に供給するように制御する。
【００３１】
電源制御部１１は、メイン制御部１のメインＣＰＵ１６からの信号により、メイン制御部１への電力供給をカットするように制御する。
【００３２】
電源制御部１１の状態保持回路およびそのトリガ発生手段は、メイン電源５から分割された電源経路により、メイン電源スイッチ１５がＯＮされている限り給電されており、メイン電源スイッチ１５がＯＮの状態で、回線あるいはオペレーション等の外部トリガがない場合、メイン制御部１への給電をカットし、消費電力を低減させる。
【００３３】
また、コンピュータインタフェース部１９の活性化によるメイン制御部１への電力供給時には、コンピュータからのデータが活性化信号と同時に送出されるため、このデータをラッチする手段を設け、コンピュータからの次のデータ出力を制御する信号を送出する手段を設ける。
【００３４】
いずれの手段もメイン電源５から分割された電源経路により、メイン電源スイッチ１５がＯＮされている限り、給電されている。
【００３５】
以下、本発明の第１実施例の構成と動作について詳細に説明する。
【００３６】
この実施例では、ファクシミリ装置全体の制御を行うメイン制御部１、回線との接続の制御を行う回線制御部２、宛先の電話番号の入力等ファクシミリのオペレーションを行うためのオペレーションパネル部（オペパネ）３、原稿の読み取りを行うためのイメージセンサ４、コンピュータを接続するためのコンピュータインタフェース部（本実施例ではセントロインタフェースを使用する）１９、システム全体に電源を供給するメイン電源５を含む。
【００３７】
メイン制御部１の中には電源制御部１１が設けられ、この電源制御部１１によってメイン電源５からの電力をメイン制御部１の電源制御部１１以外の領域に供給するか、しないかを制御する。また、メイン電源５とメイン制御部１との電源ライン間にはリレー６を設け、この制御を電源制御部１１が行う。
【００３８】
回線制御部２は、回線上の呼出信号を検出する、あるいは付属のハンドセットをオフフックすることによりアクティブとなり、ＣＩ信号（呼出信号）およびオフフック検出を行う検出回路１２を有し、この検出回路１２より、ＣＩ信号（呼出信号）およびオフフック検出の各起動要因が出力されている。
【００３９】
回線制御部２の検出回路１２は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。オペレーションパネル部３にはキー入力を検出する検出回路１３を有し、この検出回路１３からはキー入力による起動要因が出力されており、オペレーションパネル部３上のあるキーを押すことによりアクティブとなる。
【００４０】
オペレーションパネル部３の検出回路１３は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４１】
原稿読取部４からは原稿センサの要因が出力されており、原稿読取部４に原稿がセットされた場合にアクティブとなる。
【００４２】
原稿読取部４の原稿セットを検出する検出回路１４は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４３】
コンピュータインタフェース部１９からはインタフェースの活性化要因が出力されており、コンピュータからのストローブ信号がアクティブになることにより、アクティブとなる。
【００４４】
また、コンピュータからのデータは、ストローブ信号に同期して出力されるため、このデータを保持する８ビットのラッチ回路１８を設ける。コンピュータインタフェース部１９およびラッチ回路１８はメイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４５】
コンピュータからの次データ出力を制御するためのＢＵＳＹ信号は、電源制御部１１により生成されメイン電源５が立ち上がり、全ての制御が可能となるまでアクティブ状態を保持する。
【００４６】
上記のＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェースの活性化の各要因は、ＯＲゲート回路１７によってＯＲされ、起動要因として電源制御部１１に入力される。
【００４７】
このＯＲゲート回路１７は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。
【００４８】
図２は、本実施例における電源制御部１１の構成を示す回路図である。
【００４９】
フリップフロップ２１は、プリセット、クリア端子付きのＤフリップフロップである。このＤフリップフロップ２１の電源は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている（以後、この電源経路を電源＋５Ｂとする）。また、Ｄフリップフロップ２１の出力Ｑはトランジスタ２３に接続され、リレー６の駆動に使用される。
【００５０】
Ｄフリップフロップ２１のクリア端子は、電源＋５Ｂでプルアップされ、メイン制御部１のメインＣＰＵ１６のＩ／Ｏポート出力に接続されている。
【００５１】
Ｄフリップフロップ２１のプリセット端子はＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェース部１９の活性化の各要因のＯＲゲート出力に接続されている。
【００５２】
図３は、回線制御部２のＣＩ検出回路１２を示す回路図である。図４は、図３に示す回路の各部Ａ、Ｂ、ＣＩにおける信号波形を示す説明図である。
【００５３】
このＣＩ検出回路１２は、回線からの呼出信号を検出し、そのエネルギによって信号をデジタルに変換するもので、回線からのＣＩ信号（１６Ｈｚ）をホトカプラ３１、３２により検出する。この場合に回線側からのサイン波を双方向ツエナダイオード３３でクリップし、これをトランジスタ３４を介してＣＲ充放電回路３５に供給する。
【００５４】
ＣＲ充放電回路３５は、トランジスタがＯＮすると放電し、ＣＩ信号が入力されている間はローレベルを保持する。また、ＣＩ信号が切れるとトランジスタはＯＦＦし、このためＣＲ充放電回路３５はハイレベルになる。なお、このＣＲ充放電回路３５は後述するＣＲ時定数回路として機能する。
【００５５】
次に、電源制御部１１における動作を図５（Ａ）〜（Ｃ）および図６に基づいて説明する。
【００５６】
（１）メイン電源スイッチ１５がＯＦＦ状態の場合
メイン電源５がＯＦＦであり、メイン制御部１はもとより電源制御部１１にも給電されていない。
【００５７】
（２）メイン電源スイッチがＯＮに切り替わった場合（図５（Ａ））
図２において、＋５Ｂにはメイン電源スイッチ１５のＯＮと同時に給電が開始され、＋５Ｂの電圧波形は上昇する。
【００５８】
＋５Ｂの電圧が立ち上がると、これをＣＩ検出回路１２のＣＲ時定数回路（充放電回路３５）が検出し、これより、ある時間（Ｔｗ）後にＤフリップフロップ２１のＰＲ端子を“Ｌ”から“Ｈ”に立ち上げる。
【００５９】
また、Ｄフリップフロップ２１のクリア端子は、ＣＰＵ１６のＩ／Ｏポートに接続されているが、ＣＰＵ１６には給電されていない。また、このクリア端子は、＋５Ｂでプルアップされているため、ディスエイブルとなっている。
【００６０】
また、Ｄフリップフロップ２１のプリセット端子は、起動要因のＯＲゲートに接続されている。また、このプリセット端子は、＋５Ｂでプルアップされているため、起動要因のトリガがアクティブにならない限り、ディスエイブルとなっている。
【００６１】
電源立ち上げ時は、ＣＩ検出回路１２の起動要因により出力Ｑがアクティブとなる。このため、リレー６が駆動され、メイン制御部１に電力が供給される。
【００６２】
（３）メイン制御部１に給電開始後（図５（Ｂ））
メイン制御部１に給電開始後、メイン制御部１は各種の初期化処理等を行い、システムを立ち上げる。
【００６３】
次いでＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェース部１９の活性化等の各要因を監視し、ファクシミリが動作状態になければならないかどうか判断する。
【００６４】
メイン制御部１が上記各要因を監視し、そのトリガがある一定時間アクティブにならない場合、メイン制御部１は、自ら給電を切る制御を行う。すなわち、メインＣＰＵ１６のＩ／Ｏポートより、電源制御部１１のＤフリップフロップ２１のクリア端子に“Ｌ”レベル信号を与える。
【００６５】
Ｄフリップフロップ２１のＱ出力はインアクティブとなり、リレー６をＯＦＦしてメイン制御部１への給電をストップする。これにより、低消費電力モードとなる。しかし、メイン電源５は、電源＋５Ｂに給電を続けている。
【００６６】
（４）起動トリガ信号で給電開始（５（Ｃ））
上述した図５（Ｂ）において、システムがスタンバイ状態に入った時点で、ＣＩ信号、オフフック検出、キー入力、原稿センサ等の各要因のいずれかがアクティブになると、その要因はＯＲゲート回路１７によりＯＲされ、Ｄフリップフロップ２１のプリセット端子に入力される。Ｄフリップフロップ２１のＱ出力は、プリセット入力によりアクティブとなり、リレー６を駆動させ、メイン制御部１への給電が開始される。
【００６７】
給電されたメインシステムは、各要因のいずれがアクティブになったか判断し、以後処理を進める。
【００６８】
（５）コンピュータインタフェース部１９の活性化による起動（図６）
上述した図５（Ｂ）において、システムがスタンバイ状態に入った時点で、コンピュータインタフェース部１９が活性化される。つまり、コンピュータからのデータがストローブ信号に同期して入力されると、コンピュータインタフェース部１９では８ビットのラッチ回路１８により、このデータをラッチする。ストローブ信号は起動要因として電源制御部１１に入力され、他の各要因とＯＲされ、これによりメイン制御部１への給電が開始される。
【００６９】
電源制御部１１のＤフリップフロップ２１のＱ出力は、コンピュータインタフェース部１９に入力されストローブ信号の活性化と同時にＢＵＳＹ信号として出力される。このＢＵＳＹ信号は、メイン制御部１が処理可能となるまでアクティブ状態を保持し、コンピュータからの次データを制御する。
【００７０】
メイン制御部１は、処理可能になった時点でまずコンピュータインタフェース部１９の８ビットラッチ回路１８のデータを読み出し、コンピュータからの次データを受け付けるため、ＢＵＳＹ信号制御をメイン制御に切り換え、ＢＵＳＹ信号をインアクティブとし、コンピュータからの次データを受け付ける。処理終了後は、５（Ｂ）にシーケンスを移行する。
【００７１】
次に、本発明の第２実施例について説明する。なお、本実施例の全体構成は図１に示すものと共通であるものとし、同一要素には同一の符号を用いて説明する。
【００７２】
図７は、本実施例における電源制御部１１の構成を示す回路図である。
【００７３】
この実施例における電源制御部１１は、上述したＤフリップフロップ２１の代わりに、２つのＮＡＮＤ回路６１Ａ、６１ＢよりなるＳ−Ｒラッチ回路６１を設けたものである。
【００７４】
Ｓ−Ｒラッチ回路６１の電源は、メイン電源ライン７においてリレー６の外側から供給されており、電源メインスイッチ１５がＯＮされた状態で常時給電されている。Ｓ−Ｒラッチ回路６１の出力Ｑはトランジスタ６３に接統され、リレー６の駆動に使用される。
【００７５】
Ｓ−Ｒラッチ回路６１のリセット端子は、電源＋５Ｂでプルアップされ、メイン制御部１のメインＣＰＵ１６のＩ／Ｏポート出力に接統されている。
【００７６】
Ｓ−Ｒラッチ回路６１のセット端子は、ＣＩ信号、オフフック検出、キー入力、原稿センサ、コンピュータインタフェース部１９の活性化の各要因のＯＲゲート回路１７の出力に接続されている。
【００７７】
また、本実施例におけるＣＩ検出回路１２の構成および動作は、図３および図４に示すものと共通であるので、説明は省略する。
【００７８】
次に、電源制御部１１における動作を図８（Ａ）〜（Ｃ）および図９に基づいて説明する。
【００７９】
（１）メイン電源スイッチがＯＦＦ状態の場合
メイン電源がＯＦＦであり、メイン制御部１はもとより電源制御部１１にも給電されていない。
【００８０】
（２）メイン電源スイッチがＯＮに切り替わった場合（図８（Ａ））
図６において、＋５Ｂにはメイン電源スイッチ１５のＯＮと同時に給電が開始され、＋５Ｂの電圧波形は上昇する。
【００８１】
＋５Ｂの電圧が立ち上がると、これをＣＩ検出回路１２の時定数回路（ＣＲ充放電回路３５）が検出し、これより、ある時間（Ｔｗ）後に、Ｓ−Ｒラッチ回路６１のセット端子を“Ｌ”から“Ｈ”に立ち上げる。Ｓ−Ｒラッチ回路６１のリセット端子は、ＣＰＵ１６のＩ／Ｏポートに接続されているが、ＣＰＵ１６には給電されていない。また、このリセット端子は、＋５Ｂでプルアップされているため、ディスエイブルとなっている。
【００８２】
Ｓ−Ｒラッチ回路６１のセット端子は、起動要因のＯＲゲートに接続されている。また、このセット端子は、＋５Ｂでプルアップされているため、起動要因のトリガがアクティブにならない限りディスエイブルとなっている。
【００８３】
Ｓ−Ｒラッチ回路６１のセット端子は、＋５Ｂでプルアップされているため、電源立ち上げ時にＣＩ検出回路１２の出力により出力Ｑがアクティブとなる。このため、リレー６が駆動され、メイン制御部１に電力が供給される。
【００８４】
（３）メイン制御部１に給電開始後（図８（Ｂ））
メイン制御部１に給電開始後、メイン制御部１は各種の初期化処理等を行い、システムを立ち上げる。次いでＣＩ信号、オフフック検出、キー入力、原稿センサ等の各要因を監視し、ファクシミリが動作状態になければならないかどうか判断する。
【００８５】
メイン制御部１が上記各要因を監視し、そのトリガがある一定時間アクティブにならない場合、メイン制御部１は、自ら給電を切る制御を行う。すなわち、メインＣＰＵ１６のＩ／Ｏポートより電源制御部１１のＳ−Ｒラッチ回路６１のクリア端子に“Ｌ”レベル信号を与える。
【００８６】
Ｓ−Ｒラッチ回路６１のＱ出力はインアクティブとなり、リレー６をＯＦＦしてメイン制御部１への給電をストップする。これにより、低消費電力モードとなる。しかし、メイン電源１５は、電源＋５Ｂに給電を続けている。
【００８７】
（４）起動トリガ信号で給電開始（図８（Ｃ））
上述した図８（Ｂ）において、システムがスタンバイ状態に入った時点で、ＣＩ信号、オフフック検出、キー入力、原稿センサ等の各要因のいずれかがアクティブになると、その要因はＯＲゲート回路１７によりＯＲされ、Ｓ−Ｒラッチ回路６１のセット端子に入力される。
【００８８】
Ｓ−Ｒラッチ回路６１のＱ出力は、セット入力によりアクティブとなり、リレー６を駆動させ、メイン制御部１への給電が開始される。
【００８９】
給電されたメインシステムは、各要因のいずれがアクティブになったか判断し、以後処理を進める。そして、処理終了後は、図８（Ｂ）にシーケンスを移行する。
【００９０】
（５）コンピュータインタフェース部１９の活性化による給電（図９）
上述した図８（Ｂ）において、システムがスタンバイ状態に入った時点で、コンピュータインタフェース部１９が活性化される。つまり、コンピュータからのデータがストローブ信号に同期して入力されると、コンピュータインタフェース部１９では８ビットのラッチによりこのデータをラッチする。ストローブ信号は起動要因として電源制御部１１に入力され、他の各要因とＯＲされ、これによりメイン制御部１への給電が開始される。
【００９１】
電源制御部１１のＳ−Ｒラッチ回路６１のＱ出力は、コンピュータインタフェース部１９に入力され、ストローブ信号の活性化と同時にＢＵＳＹ信号として出力される。
【００９２】
ＢＵＳＹ信号は、メイン制御部１が処理可能となるまでアクティブ状態を保持し、コンピュータからの次データを制御する。
【００９３】
メイン制御部１は、処理可能になった時点でまずコンピュータインタフェース部１９の８ビットラッチのデータを読み出し、コンピュータからの次データを受け付けるため、ＢＵＳＹの制御をメイン制御部１に切り替え、ＢＵＳＹをインアクティブとし、コンピュータからの次データを受け付ける。
【００９４】
以上のように本発明の実施例では、メイン電源１からの電力をメイン制御部１に供給するか、しないかのスイッチ手段（リレー６）を設け、それをＯＮ／ＯＦＦ制御するために状態保持手段（Ｄフリップフロップ２１、Ｓ−Ｒラッチ回路６１）を使用し、この状態保持手段は、メイン電源スイッチ１５をオペレータがＯＮした場合、および回線あるいはオペレーション等の外部トリガによってメイン電源５からの電力をメイン制御部１に供給するように制御する。
【００９５】
また、状態保持手段は、メイン制御部１のメインＣＰＵからの信号により、メイン制御部１への電力供給をカットするように制御する。さらに、状態保持手段およびそのトリガ発生手段は、メイン電源５から分割された電源経路により、メイン電源スイッチ１５がＯＮされている限り給電されており、メイン電源スイッチ１５がＯＮ状態で、回線あるいはオペレーション、コンピュータインタフェースの活性化等の外部トリガがない場合、メイン制御部１への給電をカットし、消費電力を低減させる。
【００９６】
以上のような構成により、二次電池を使用せずまたワンチップマイコンシステム等の高価な回路の必要のない低消費電力モードを実現したコンピュータインタフェース付きファクシミリ装置を提供することができる。
【００９７】
【発明の効果】
以上説明したように本発明によれば、メイン電源とメイン制御部との間の電源ラインを開閉するスイッチ手段と、低消費電力モードにおいても前記メイン電源より給電を受け、所定の起動要因に基づいて、前記スイッチ手段をオン・オフ制御することにより、メイン制御部を低消費電力モードまたは通常電力モードに切り換え制御するハードウエア回路よりなる電力制御手段と設けたことから、二次電池を使用せず、またワンチップマイコンシステム等の高価な回路の必要のない低消費電力モードを実現したコンピュータインタフェース付き通信端末装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例におけるファクシミリ装置野構成を示すブロック図である。
【図２】本発明の第１実施例における電源制御部の構成を示す回路図である。
【図３】上記実施例におけるＣＩ検出回路の構成を示す回路図である。
【図４】図３に示すＣＩ検出回路の動作を示すタイミングチャートである。
【図５】上記第１実施例の動作を示すタイミングチャートである。
【図６】上記第１実施例の動作を示すタイミングチャートである。
【図７】本発明の第２実施例における電源制御部の構成を示す回路図である。
【図８】上記第２実施例の動作を示すタイミングチャートである。
【図９】上記第２実施例の動作を示すタイミングチャートである。
【図１０】従来のファクシミリ装置の構成例を示すブロック図である。
【符号の説明】
１…メイン制御部、
２…回線制御部、
３…オペレーションパネル部、
４…原稿読取部、
５…メイン電源、
６…リレー、
７…メイン電源ライン、
１１…電源制御部、
１２…ＣＩ検出回路、
１５…メイン電源スイッチ、
１６…ＣＰＵ、
１７…ＯＲゲート回路、
１８…ラッチ回路、
１９…コンピュータインタフェース部、
２１…Ｄフリップフロップ、
６１…Ｓ−Ｒラッチ回路。
Claims (4)
- コンピュータインタフェースを有し、装置のスタンバイ状態で低消費電力モードを実現する通信端末装置であって、
メイン電源とメイン制御部との間の電源ラインを開閉するスイッチ手段と、
前記低消費電力モードにおいても前記メイン電源より給電を受け、所定の起動要因に基づいて、前記スイッチ手段をオン・オフ制御することにより、前記メイン制御部を低消費電力モードまたは通常電力モードに切り換え制御するハードウエア回路よりなる電力制御手段とを有し、
前記電力制御手段は、前記コンピュータインタフェースからの信号の活性化を起動要因として前記スイッチ手段をオンして低消費電力モードから通常電力モードに切り換える場合に、
前記コンピュータから入力された最初のデータを蓄積する蓄積手段と、当該装置が通常動作可能な状態に復帰するまでの間、前記コンピュータに次のデータの出力を待機するように指示するための指示信号送出手段とを有し、
前記メイン電源の投入時に、前記電力制御手段の状態を強制的に制御して、前記メイン制御部を通常電力モードで起動させる初期状態確定手段を有し、
前記電力制御手段は状態保持回路よりなり、前記初期状態確定手段は、回線からの呼出信号を監視するための回路に設けられる時定数回路よりなり、前記時定数回路は、前記メイン電源の投入から所定時間にわたり、前記状態保持回路への入力を保持することで、前記状態保持回路の状態を確定するものであることを特徴とするコンピュータインタフェース付き通信端末装置。 - 請求項１において、
前記所定の起動要因としては、前記コンピュータインタフェースからの信号の活性化の他に、回線からの信号の活性化、オペレータによる操作部からの信号の活性化、および各種センサからの信号の活性化を含むことを特徴とするコンピュータインタフェース付き通信端末装置。 - 請求項１において、
前記状態保持回路は、フリップフロップ回路であることを特徴とするコンピュータインタフェース付き通信端末装置。 - 請求項１〜３のいずれか１項において、
前記メイン制御部によって電力制御手段を制御し、通常電力モードから低消費電力モードへの切り換えを行うことを特徴とするコンピュータインタフェース付き通信端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35238097A JP3647235B2 (ja) | 1997-12-05 | 1997-12-05 | コンピュータインタフェース付き通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35238097A JP3647235B2 (ja) | 1997-12-05 | 1997-12-05 | コンピュータインタフェース付き通信端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177731A JPH11177731A (ja) | 1999-07-02 |
| JP3647235B2 true JP3647235B2 (ja) | 2005-05-11 |
Family
ID=18423684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35238097A Expired - Fee Related JP3647235B2 (ja) | 1997-12-05 | 1997-12-05 | コンピュータインタフェース付き通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3647235B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101727173A (zh) * | 2008-10-29 | 2010-06-09 | 鸿富锦精密工业（深圳）有限公司 | 节能器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007516631A (ja) * | 2003-06-27 | 2007-06-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 低電力モードで電力消費を低減するための受信器および方法 |
| JP2008271519A (ja) | 2007-03-29 | 2008-11-06 | Brother Ind Ltd | 画像形成装置 |
| JP2012033029A (ja) | 2010-07-30 | 2012-02-16 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| JP5406951B2 (ja) * | 2012-01-30 | 2014-02-05 | 京セラドキュメントソリューションズ株式会社 | 電源制御装置、電子機器、及び画像形成装置 |
| CN102738776A (zh) * | 2012-06-15 | 2012-10-17 | 安徽中兴继远信息技术股份有限公司 | 可有效避免电力终端误动作的方法及控制电路 |
-
1997
- 1997-12-05 JP JP35238097A patent/JP3647235B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101727173A (zh) * | 2008-10-29 | 2010-06-09 | 鸿富锦精密工业（深圳）有限公司 | 节能器 |
| CN101727173B (zh) * | 2008-10-29 | 2013-11-06 | 鸿富锦精密工业（深圳）有限公司 | 节能器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177731A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0154359B1 (ko) | 전원장치 | |
| US5834857A (en) | Power supply device for communication apparatus | |
| US5758040A (en) | Energy-saving facsimile apparatus and energy-saving method for facsimile apparatus | |
| KR940001821B1 (ko) | 팩시밀리장치 | |
| JP3647235B2 (ja) | コンピュータインタフェース付き通信端末装置 | |
| US5854885A (en) | Terminal apparatus | |
| JP2001061027A (ja) | 電気装置及び通信端末装置 | |
| JP2000307774A (ja) | ファクシミリ装置 | |
| JPH08279868A (ja) | ファクシミリ装置 | |
| JP3514074B2 (ja) | モデム装置 | |
| JP3524228B2 (ja) | ファクシミリ装置 | |
| US6903835B1 (en) | Communication apparatus | |
| JP3745166B2 (ja) | ファクシミリ装置 | |
| JP3154372B2 (ja) | 電源装置 | |
| JP2002374379A (ja) | 画像処理装置 | |
| KR100671552B1 (ko) | 전화기 기능을 구비한 복합기 및 복합기의 절전방법 | |
| JP3984667B2 (ja) | ファクシミリ装置 | |
| JPH09116664A (ja) | ファクシミリ装置 | |
| JPH06350761A (ja) | ファクシミリ装置 | |
| JPH07226814A (ja) | ファクシミリ装置 | |
| JPH0965026A (ja) | ファクシミリ装置 | |
| JP2002290640A (ja) | 画像形成装置および画像形成装置の電力制御方法 | |
| JP2000188649A (ja) | ファクシミリ装置 | |
| JPH06311269A (ja) | ファクシミリ装置 | |
| JP2001358858A (ja) | ファクシミリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |