JP3647176B2 - Semiconductor substrate, solar cell manufacturing method and manufacturing apparatus thereof - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体層を有する半導体基材及び太陽電池の製造方法及びその製造装置に係わる。特に、低コスト基板上に形成可能な薄膜結晶を使用した高性能な太陽電池の製造方法に関する。
【０００２】
【従来の技術】
従来、薄膜半導体層を有する半導体基材は、各種半導体装置や太陽電池の作製に、多く利用されている。
【０００３】
太陽電池は、各種機器の駆動エネルギー源や商用電力と系統連結させる電源として、広く研究されている。太陽電池はコスト的要請から低価格基板上に素子を形成できることが望まれる。一方、太陽電池を構成する半導体としては一般にシリコンが用いられる。中でも、光エネルギーを電力に変換する効率すなわち光電変換効率の観点からは、単結晶シリコンが極めて優れている。一方、大面積化および低コスト化の観点からは、アモルファスシリコンが有利である。また、近年アモルファスシリコンなみの低コストと単結晶なみの高エネルギー変換効率とを得る目的で、多結晶シリコンが使用されるようになってきた。
【０００４】
【発明が解決しようとする課題】
ところが、このような単結晶や多結晶シリコンにおいて従来採用されている方法では、塊状の結晶をスライスして板状の基板とするため、その厚さを０．３ｍｍ以下にすることは困難で、基板は一般に入射光の吸収に必要な厚さ（２０μｍ〜５０μｍ）以上の厚さを有し、材料が十分に利用されていなかった。また最近では溶融したシリコンの液滴を鋳型に流し込むスピン法によりシリコンシートを形成する方法が提案されているが、それでも厚さは最低でも０．１ｍｍ〜０．２ｍｍ程度となり、まだ薄型化が十分ではない。即ち、シリコンをさらに薄型化する事により低コスト化を図る余地がある。
【０００５】
そこで、単結晶シリコン基板上に成長した薄膜のエピタキシャル層を基板から分離（剥離）して太陽電池に用いることで高エネルギー変換効率と低コスト化を達成する試みが提案されている（Ｍｉｌｎｅｓ，Ａ．Ｇ．ａｎｄ Ｆｅｕｃｈｔ，Ｄ．Ｌ．，“Ｐｅｅｌｅｄ Ｆｉｌｍ Ｔｅｃｈｎｏｌｏｇｙ ＳｏｌａｒＣｅｌｌｓ”，ＩＥＥＥ Ｐｈｏｔｏｖｏｌｔａｉｃ ＳｐｅｃｉａｌｉｓｔＣｏｎｆｅｒｅｎｃｅ，ｐ．３３８，１９７５）。この方法では基板となる単結晶シリコンと成長エピタキシャル層との間にＳｉＧｅの中間層を挿入し、その上にシリコン層を（ヘテロ）エピタキシャル成長してから、この中間層を選択的に溶融させて成長層を剥がす。しかし一般的にヘテロエピタキシャル成長した層は、基板と格子定数が異なるため成長界面で欠陥が誘起されやすい。またゲルマニウムの様なシリコンよりはるかに高価な材料を用いるという点でプロセス・コスト的に有利であると言えない。
【０００６】
また、Ｕ．Ｓ．Ｐａｔ．Ｎｏ．４，８１６，４２０には、マスク材を介して結晶基板上に選択的エピタキシャル成長を行ない、さらに横方向に結晶を成長する方法によりシート状の結晶を形成した後、基板より分離することにより、薄型の結晶太陽電池が得られることが開示されている。しかしこの方法においては、シート状結晶をへき開を利用して機械的に剥がすために、シート状結晶がある程度の大きさ以上になると剥がす途中で破損し易くなる。特に太陽電池の様に大面積化を図る場合、上述の方法は実用が困難となる。
【０００７】
また、特開平６−４５６２２号公報においては、シリコンウエハ表面に陽極化成により多孔質シリコン層を形成した後剥離し、剥離した多孔質層を金属基板上に固着させてから多孔質層上にエピタキシャル層を形成し、これを用いて薄膜結晶太陽電池を作製することが示されている。しかし、この方法においては金属基板が高温プロセスに曝されるため、エピタキシャル層内に不純物が混入し易く、特性が制限されるという問題がある。
【０００８】
また、アモルファスシリコン太陽電池で実現されている様に、もしフレキシブルな基板、例えばポリイミド等の高分子フィルム上に薄膜の半導体層が形成されれば、曲面形状の物体上にも設置可能となり、応用分野の拡大が期待されるが、前記の単結晶あるいは多結晶シリコン太陽電池のプロセスでは高温を必要とするため、このような低耐熱性基板上を使用することは困難であった。
【０００９】
ところで、特開平８−２１３６４５号公報では、シリコンウエハ表面に陽極化成により形成された多孔質シリコンの上に太陽電池の活性層をエピタキシャル成長し、その後多孔質シリコン層の部分から活性層を剥離出来る事が示されている。従って、高価な単結晶基板が繰り返し利用できるばかりでなく、フレキシブルな低耐熱性基板上に高効率な太陽電池を形成できる事になった。
【００１０】
しかし、特開平８−２１３６４５号公報によれば、活性層のエピタキシャル成長はＣＶＤ法によって行なっている。ＣＶＤ法でジクロルシラン（ＳｉＨ₂ Ｃｌ₂ ）やトリクロルシラン（ＳｉＨＣｌ₃ ）等の原料ガスと大量の水素ガスを使用する事になるが、このような高価なガスを大量に用いて、２０μｍ〜５０μｍの厚さのシリコン膜を堆積すると相応のコストがかかり、たかだか厚さ０．５〜１．０μｍですむアモルファスシリコンにくらべコスト的に相当に不利となる。
【００１１】
シリコンのエピタキシャル成長を低コストで行なうには、ＣＶＤ等のガスを用いる方法ではなく、液相成長法が有利である。液相成長法では溶融したＳｎ，Ｉｎ，Ｃｕ，Ａｌ等の金属中にシリコン粒を溶かし込み、この中に結晶性の基板を浸漬した後、溶液を過飽和状態として、この基板上にシリコンを成長させる。液相成長法は使用原料が廉価な上、原料を無駄にする部分が少なくてすむ。
【００１２】
また、１０００℃以下の様な、Ｓｉの融点に比べかなり低い温度で成長が行なえるのでスピン法に比べてもエネルギー的に有利である。ところが実際に液相法でシリコンの成長を行なうと、異常な結晶粒の発達が起こったり、成長した薄膜半導体層がうまく剥離出来ない等、太陽電池としての使用に耐えない場合が少なくないのが実情である。従って単結晶または多結晶としての高性能とアモルファスシリコン並の低コストとの両立を図る事が困難であった。
【００１３】
ところで、少なくとも太陽電池においては導電型の異なる２層の積層からなる半導体接合が存在する必要がある。後で詳しく説明する様に、一般に多孔質シリコン層の上に直接形成される第１の薄膜半導体層は、厚さは高々０．５〜１．０μｍで十分である。従ってこの層だけはＣＶＤ法等の気相成長法を使って形成しても、全体の厚さの殆どを占める第２の薄膜半導体層を液相成長法で成長すれば、特にコスト面での不利はない。ところがこの様な方法を実施すると、気相成長法による第１の薄膜半導体層はうまく成長出来るにも関わらず、形成された太陽電池は特性が不十分である事が多かった。これは、気相成長法により成長された半導体層と液相成長法により成長された半導体層との接合界面に欠陥が多い為と推定され改善が求められていた。
【００１４】
また、エピタキシャル成長用の基板（第１の基体）としては、単結晶シリコンウエハばかりでなく、高品質な多結晶シリコンウエハも使用出来るが、基板からの不純物拡散の影響を避けるためには、その基板自体に素子が作り込める程度に高純度である事が必要となりコスト面から少なくとも数十回の繰り返し使用が必要であった。しかし繰り返し使用回数が増えると、結晶の表面状態の変化等により陽極化成の条件が変化するため、生産上取り扱い難い点があった。
【００１５】
［発明の目的］
本発明は、このような現状に鑑みてなされたものであって、特性の良好な薄膜結晶太陽電池や半導体基材の製造方法を提供することを目的とする。
【００１６】
また、本発明の他の目的は、低耐熱性ではあるが、廉価でフレキシブルな基板上に薄膜結晶太陽電池を形成することにより、様々な利用形態がとれる高効率太陽電池の製造方法を提供することにある。
【００１７】
また、本発明のさらに別の目的は、結晶基板上に形成したエピタキシャル層を剥離して太陽電池や半導体基材にするとともに、結晶基板を再使用すること、及び廉価な原料の利用により、高性能かつさらに低コストな太陽電池や、半導体基材を提供することにある。
【００１８】
【課題を解決するための手段】
本発明は、上述の従来技術における問題を解決し、上記の目的を達成すべく本発明者らが鋭意研究を重ねた結果完成に至ったものであり、特性が良好で安価な結晶太陽電池等の製造方法に係わる。
【００１９】
すなわち本発明は、前記課題を解決するための手段として、
薄膜半導体層を用いた半導体基材の製造方法において、
少なくとも、
ｉ）結晶質の第１の基体の表面に多孔質層を形成する工程と、
ｉｉ）高温の還元性の雰囲気の中で原料ガスを分解して前記多孔質層の表面に第１の薄膜半導体層を気相成長させる工程と、
ｉｉｉ）前記還元性の雰囲気を保持したまま、薄膜半導体を構成する元素を飽和または過飽和まで溶解した溶液に、前記第１の薄膜半導体層を浸漬して、前記第１の薄膜半導体層表面に、これとは異なる導電型の第２の薄膜半導体層を液相成長させる工程と、
ｉｖ）前記第２の薄膜半導体層または第２の薄膜半導体層の上にさらに形成された層の表面に、第２の基体を貼り合わせる工程と、
ｖ）前記多孔質層に力を作用させて、前記第１の薄膜半導体層を前記第１の基体より剥離して前記第２の基体に転写する工程と、
を有することを特徴とする半導体基材の製造方法を提供するものである。
【００２０】
また、前記第２の基体を貼り合わせる工程は、接着剤により貼り合わせることを特徴とする。
【００２１】
また、前記接着剤は、水溶性接着剤であることを特徴とする。
【００２２】
また、前記第２の基体の前記剥離面に第３の基体を貼り合わせる工程と、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程と、を有することを特徴とする半導体基材の製造方法でもある。
【００２３】
また、前記第２の基体は、透水性基体であることを特徴とする。
【００２４】
また、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、前記接着剤の接着力を低下させることにより行なわれることを特徴とする。
【００２５】
また、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、前記第２の基体を通して前記接着剤の接着力を低下させることにより行なわれることを特徴とする。
【００２６】
また、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、透水性の第２の基体に水を含ませて接着力を低下させることにより行なうことを特徴とする。
【００２７】
また、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、水溶性接着剤に水を含ませて接着力を低下させることにより行なうことを特徴とする。
【００２８】
また、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、透水性の前記第２の基体を通して水溶性接着剤に水を含ませ、該接着剤の接着力を低下させることにより行なうことを特徴とする。
【００２９】
また、前記剥離後の第１の基体の表面を処理して再使用することを特徴とする半導体基材の製造方法でもある。
【００３０】
また、前記第１の薄膜半導体層を剥離後の前記第１の基体の表面を処理した後、その表面に、液相成長法で不純物をドープした前記第１の基体と同じ半導体の層を成長してから、再度前記ｉ）からｉｖ）を繰り返す工程を有することを特徴とする半導体基材の製造方法でもある。
【００３１】
また、前記不純物をドープした半導体層を形成するに先立ち、前記処理後の第１の基体の表面に液相成長法で、不純物をドープしない又はより低濃度の不純物をドープした半導体層を形成した後、再度前記ｉ）からｉｖ）を繰り返す工程を有することを特徴とする半導体基材の製造方法でもある。
【００３２】
また、本発明は、前記第１の基体として、純度９９．９９％以下の半導体を使用することを特徴とする半導体基材の製造方法でもある。
【００３４】
また、本発明は、前記半導体基材の製造方法を用いて製造されることを特徴とする太陽電池の製造方法により、上記課題を解決しようとするものである。
【００３６】
［作用］
本発明は、特に、ｉｉ）の工程として、気相成長法、すなわち半導体を構成する元素を含む原料ガスを熱やプラズマ作用により分解して前記多孔質層の表面に前記第１の薄膜半導体層を成長する方法を用い、ｉｉｉ）の工程として、液相成長法、すなわち半導体を構成する元素を溶解した溶液中に前記第１の薄膜半導体層を浸漬しその表面に前記薄膜半導体層を成長する方法を採用する点、及び、少なくとも、ｉｉ）の工程からｉｉｉ）の工程に移るに当たり、終始還元性の雰囲気を保つことにより、品位の高い接合を持つ薄膜半導体層が得やすくなる点に特徴がある。
【００３７】
また、前記の多孔質層の形成・剥離に伴う第１の基体の厚さの減少を補う為、液相成長法にて第１の基体の表面に結晶層を成長させる事により、第１の基体を有効利用するとともに、基体の品位に直接影響されずに、多孔質層の最適化を図る事も可能となる。
【００３８】
また、本発明の太陽電池の製造方法は、結晶質の第１の基体の表面に多孔質層を形成し、この上に気相成長法で第１の結晶質の薄膜半導体層を成長したのち、還元性の雰囲気を保ったまま引き続き液相成長法で第２の結晶質の薄膜半導体層を成長し、この薄膜半導体層またはさらにその上に堆積した層に、低コストかつフレキシブルな樹脂フィルム等の第２の基体を貼りつけ、第１の基体と第２の基体の間に力を加えて薄膜半導体を剥離し太陽電池を製造する方法である。
【００３９】
このような本発明によれば、単結晶の基板の上に、成長のコントロールがしやすい気相成長法で薄い半導体層を成長し、移送の条件を厳密に制御して、引き継いで、原料コストが少ない液相法で太陽光の吸収に必要なだけの厚さの結晶半導体層をエピタキシャル成長させてから剥離することが可能であり、高価な基板は繰り返し使用できるため、高効率で低コストかつフレキシブルな形態の太陽電池が出来る。
【００４０】
また、基板として、多結晶や、不純物濃度の高い基板を用いることができ、さらに低コスト化が図れる。
【００４１】
また、前記第２の基体としてボール紙等の透水性基材を用い、製本用接着剤等の水溶性接着剤で前記第１の基体に貼り合せ、前記多孔質層に力を作用させて、前記薄膜半導体層を前記第１の基体より剥離して第２の基体に転写し、更に、第２の基体の剥離面に第３の基体を貼り合わせた後、第２の基体の裏面から水を含ませることにより、前記水溶性接着剤による接着面を剥離し、前記薄膜半導体層を前記第３の基体に転写することにより、多孔質層の除去工程が不要となる。
【００４２】
また、本発明は、水を含ませることにより接着力を低下させるのみならず、他の手段、例えば溶媒等を含ませることでも良く、接着力を低下させる手段であれば、同様の作用効果を得ることができるものである。
【００４３】
【発明の実施の形態】
本発明の方法により製造される太陽電池の一例の構造を図１に、また本発明の製造プロセスの一例を図２に示す。図１および図２において、１０５，２０５は低耐熱性基板、１０９，２０９は裏面電極、１０４，２０４はｐ⁺ （ｎ⁺ ）層、１０３，２０３は活性（ｐ^- （ｎ^- ））層、１０６，２０６はｎ⁺ （ｐ⁺ ）層、１０７，２０７は透明導電層、１０８，２０８は集電電極、である。ここでｎ⁺ （ｐ⁺ ）層１０６，２０６と活性（ｐ^- （ｎ^- ））層１０３，２０３は半導体接合を形成し光起電力を発生する。活性（ｐ^- （ｎ^- ））層１０３，２０３は太陽光を吸収しキャリアを発生する本体でシリコンの場合１０〜５０μｍ程度に厚くする必要がある。一方、ｎ⁺ （ｐ⁺ ）層１０６，２０６は厚さ１μｍ以下で十分である。また、ｐ⁺ （ｎ⁺ ）層１０４，２０４は、電極１０９，２０９との間にバックサーフェスフィールドを形成し、電極１０９，２０９近傍でのキャリアの再結合を防止する機能を持つが必須ではない。また、１μｍ以下の厚さで十分機能する。
【００４４】
ここで、ｎ⁺ （ｐ⁺ ）層１０６，２０６と、活性（ｐ^- （ｎ^- ））層１０３，２０３と、ｐ⁺ （ｎ⁺ ）層１０４，２０４なる表記は、１０６，２０６がｎ⁺ ならば、１０３，２０３はｐ^- 、１０４，２０４はｐ⁺ とする事により、１０６，２０６がｐ⁺ ならば、１０３，２０３はｎ^- 、１０４，２０４はｎ⁺ とする事を示し、各々の組み合わせで機能を果たすが、１０６，２０６がｎ⁺ の組み合わせなら集電電極側が負の、１０６，２０６がｐ⁺ の組み合わせなら集電電極側が正の起電力を発生する点が異なる。
【００４５】
次に、図２に基づき、本発明の製造方法の工程の概略について説明する。
【００４６】
まず、結晶質の第１の基体２０１としては、例えば、単結晶半導体ウエハを使用する。その表面に不純物を熱拡散、イオン打ち込みする事により、またはウエハ作製時に導入し、少なくともウエハ表面にｐ⁺ （あるいはｎ⁺ ）層が形成されるようにする（図２（ａ））。
【００４７】
次に、不純物を導入した側のウエハ表面をＨＦ溶液中で陽極化成により多孔質層２０２を形成する（図２（ｂ））。陽極化成における多孔質化において、特開平７−３０２８８９号公報に記載されたように、化成電流レベルを例えば途中で低レベルから高レベルへ変化させる等によりあらかじめ多孔質層の構造に疎密の変化を設けておくことで、エピタキシャル成長後に多孔質層で分離されやすいように制御することができる。
【００４８】
次いで、前記多孔質層の上に気相成長法によりｎ⁺ （ｐ⁺ ）型の第１の単結晶半導体層２０６をエピタキシャル成長させる。還元性の雰囲気を保ったまま、さらに、その上に液相成長法により活性（ｐ^- （ｎ^- ））層として機能する第２の単結晶半導体層２０３をエピタキシャル成長させる。次いで必要に応じｐ⁺ （ｎ⁺ ）層の第３の単結晶半導体層２０４をエピタキシャル成長させる（図２（ｃ））。
【００４９】
さらに、その上に、予め裏面電極２０９をその上に形成した第２の基体２０５をｐ⁺ （ｎ⁺ ）層２０４に固着させるか、ｐ⁺ （ｎ⁺ ）層２０４を形成した後、ｐ⁺ （ｎ⁺ ）層２０４の上に裏面電極２０９を形成してから第２の基体２０５を固着させる（図２（ｄ）〜（ｅ））。
【００５０】
固着した第２の基体２０５と第１の結晶質基体２０１との間に力を作用させて機械的に多孔質層２０２を分離することで、単結晶半導体層２０４，２０３，２０６を第１の結晶質基体２０１から第２の基体２０５上に転写する（図２（ｆ））。
【００５１】
転写後、単結晶半導体層２０６表面に残っている多孔質層２０２ａをエッチングで除去した後、透明導電層２０７および集電電極２０８を形成して太陽電池とする（図２（ｇ））。
【００５２】
剥離が終わった後の第１の結晶質基体２０１は、その表面に残っている多孔質層２０２ｂをエッチング等により除去／処理することにより再び最初の工程（図２（ａ））に供せられる（図２（ｈ））。
【００５３】
次に、本発明の製造方法のポイントとなる点について詳細に説明する。
【００５４】
まず多孔質層２０２について、結晶質の第１の基体２０１の材料としてシリコンを用いた例について説明する。シリコンの多孔質層２０２の機械的強度はｐｏｒｏｓｉｔｙ（多孔度）により異なるが、バルクシリコンよりも十分に弱いと考えられる。例えば、ｐｏｒｏｓｉｔｙが５０％であれば機械的強度はバルクの半分以下と考えて良い。仮に多孔質シリコン層２０２の表面に第２に基体２０５を接着させると、第２に基体２０５とｐ⁺ （ｎ⁺ ）層２０４との間に十分な接着力があれば、多孔質層を形成した第１の基体であるシリコンウエハ２０１と第２の基体２０５との間に圧縮、引っ張りあるいはせん断力をかけると多孔質シリコン層２０２が破壊される。さらにｐｏｒｏｓｉｔｙを増加させればより弱い力で多孔質層２０２を破壊できる。
【００５５】
シリコン基板は、濃度が１０％以上のＨＦ溶液を用いた陽極化成法により多孔質化させることができる。陽極化成時に流す電流の量としてはＨＦ濃度や所望とされる多孔質層の膜厚あるいは多孔質層表面状態等によって適宜決められるが、大体数ｍＡ／ｃｍ² 〜数十ｍＡ／ｃｍ² の範囲が適当である。
【００５６】
また、ＨＦ溶液にエチルアルコール等のアルコールを添加することにより、陽極化成時に発生する反応生成気体の気泡を瞬時に撹拌することなく反応表面から除去でき、均一にかつ効率よく多孔質シリコンを形成することができる。添加するアルコールの量はＨＦ濃度や所望とする多孔質層の膜厚あるいは多孔質層の表面状態によって適宜決められ、特にＨＦ濃度が低くなりすぎないように注意して決める必要がある。
【００５７】
単結晶シリコンの密度は、２．３３ｇ／ｃｍ³ であるが、多孔質シリコン層は、ＨＦ溶液濃度を５０〜２０％に変化させることで、その密度を１．１〜０．６ｇ／ｃｍ³ の範囲に変化させることができる。また、陽極化成電流を変えることでもｐｏｒｏｓｉｔｙを変化させることができ、電流を増加することでｐｏｒｏｓｉｔｙも増加する。
【００５８】
陽極化成による多孔質シリコンの形成には陽極反応に正孔が必要であり、そのため、主に正孔の存在するｐ型シリコンで多孔質化が行われるとされている（Ｔ．Ｕｎａｇａｍｉ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１２７，４７６（１９８０））。しかし、一方で低抵抗ｎ型シリコンであれば多孔質化されるという報告もあり（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．４２，３８６（１９８３））、ｐ型ｎ型の別を問わず低抵抗シリコンで多孔質化が可能である。また導電型によって選択的に多孔質化が可能であり、ＦＩＰＯＳ（Ｆｕｌｌ ｌｓｏｌａｔｉｏｎｂｙ Ｐｏｒｏｕｓ Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃｏｎ）プロセスのように暗所で陽極化成を行うことによりｐ層のみを多孔質化できる。
【００５９】
単結晶シリコンを陽極化成して得られた多孔質シリコンは、透過電子顕微鏡の観察によると数ｎｍ程度の径の孔が形成されており、その密度は単結晶シリコンの半分以下になる。にもかかわらず単結晶性は維持されており、多孔質シリコンの上にエピタキシャル層を成長させることが可能である。また、多孔質層はその内部に大量の空隙が形成されているために、体積に比べて表面積が飛躍的に増大しており、その結果化学的エッチング速度は通常の単結晶層のエッチング速度に比べて、著しく増速される。ただし、エピタキシャル成長に先だって水素雰囲気で９５０〜１１００℃でアニールすることにより、良質なエピタキシャル層が得られる事が知られており、これは高温の還元性雰囲気で、多孔質層の最表面が再構成されて平坦化したためであるとされている（日経マイクロデバイス、１９９４年７月号、７６ページ）。
【００６０】
また、単結晶シリコンに替えて多結晶シリコンを用いても同様に陽極化成により多孔質層が得られる。その上に結晶シリコン層を成長することができる（この場合多結晶シリコンの結晶粒の大きさに対応した部分的なエピタキシャル成長が可能）。さらに詳細については各実施例の中で説明してゆく。
【００６１】
次に、薄膜半導体層を形成するための気相成長法について説明する。気相成長法としては、熱ＣＶＤ法、ＬＰＣＶＤ法、スパッタ法、プラズマＣＶＤ法、光ＣＶＤ法等がある。成長に使用される原料ガスとしてはＳｉ₂ Ｈ₂ Ｃｌ₂ ，ＳｉＣｌ₄ ，ＳｉＨＣｌ₃ ，ＳｉＨ₄ ，Ｓｉ₂ Ｈ₆ ，ＳｉＨ₂ Ｆ₂ ，Ｓｉ₂ Ｆ₆ 等のシラン類およびハロゲン化シラン類が代表的なものとして挙げられる。
【００６２】
また、キャリアガスとしてあるいは結晶成長を促進させる還元雰囲気を得る目的で、前記の原料ガスに加えて水素（Ｈ₂ ）が添加される。前記原料ガスと水素の割合は、形成方法および原料ガスの種類さらに形成条件により適宜決められるが、好ましくは１：１０以上１：１０００以下（導入流量比）が適当であり、より好ましくは１：２０以上１：８００以下とする事が望ましい。
【００６３】
また、化合物半導体層を形成する場合には、ＭＯＣＶＤ法、ＭＢＥ法が用いられる。これらの結晶成長に使用される原料ガスとしては、例えばＧａＡｓを形成する場合には、ＭＯＣＶＤ法では、Ｇａ（ＣＨ₃ ）₃ ，ＡｓＨ₃ ，Ａｌ（ＣＨ₃ ）₃ 等が使用される。
【００６４】
また、成長時の温度としては、熱ＣＶＤ法でシリコンを成長する場合には、概ね８００℃以上１２５０℃以下が適当であり、より好ましくは、８５０℃以上１２００℃以下に制御されるのが望ましい。またＭＯＣＶＤ法によりＧａＡｓを成長する場合には、６５０℃以上９００℃以下に制御されるのがのぞましい。プラズマＣＶＤ法では、概ね２００℃以上６００℃以下が適当であり、より好ましくは、２００℃以上５００℃以下とするのが好ましい。
【００６５】
同様に圧力については、ＭＢＥ法以外では、概ね１０^-2Ｔｏｒｒ〜７６０Ｔｏｒｒが適当であり、より好ましくは１０^-1Ｔｏｒｒ〜７６０Ｔｏｒｒである。ＭＢＥ法を用いる場合には、背圧として１０^-5Ｔｏｒｒ以下が適当であり、より好ましくは１０^-6Ｔｏｒｒ以下である。
【００６６】
次に、気相成長法により成長した結晶半導体層の上に、さらに厚い結晶半導体層を形成するための液相成長法について説明する。図３は本発明の製造法における液相成長法を説明するための溶媒Ｍと溶質Ｓ（例えばシリコン）の熱平衡状態での模式的な相関図である。
【００６７】
図３において、横軸５０１は溶液中の溶質Ｓの（場合によっては見かけの）濃度を表し、左端は純溶媒の状態を表し右に向かって溶質Ｓの濃度が増す。また縦軸５０２は溶液の温度を表し、溶液の状態は曲線５０３を境界として大きく２つの領域に分かれる。領域５０４にあるＰでは溶媒Ｍ中に均一に溶質Ｓが溶解しており、その濃度は横軸に示される濃度と一致する。領域５０５は溶質Ｓの一部が固体化して析出し、例えばＱにおいては固体Ｓと、濃度Ｄｑの溶液とが共存する。曲線５０３上の状態Ｒ０の溶液中にこの温度で融解しない材料で作った基体を浸漬し、ゆっくりと溶液の温度を下げていくと、溶液中の溶質Ｓの濃度は曲線５０３に沿って、例えばＲ１まで減少してゆく。Ｒ０とＲ１の濃度差に当たる溶質Ｓが基体の表面に固体として堆積する。特に基体が結晶質である場合には、固体Ｓも基体の結晶性を引き継いだ結晶質となる場合があり、エピタキシャル成長と呼ばれる。通常基体の材料と固体Ｓが一致している場合に最もエピタキシャル成長が容易であるが、異質でもエピタキシャル成長は可能である（ヘテロエピタキシャル成長）。この様にして結晶質の第１の基体の表面に薄膜半導体層を成長させることができる。
【００６８】
なお一般に、溶液を丁度飽和状態、または若干未飽和の状態として、基体を浸漬して若干の時間の経過した後、溶液を飽和状態に調整しなおして結晶の成長を始める。こうする事で基板の表面の不純物や欠陥が熱平衡の効果で除去され、高品質の結晶が成長しやすくなると考えられている。
【００６９】
エピタキシャル成長は、液相成長法が最も熱平衡状態に近い状態で成長が行なわれるため良質な薄膜半導体層が得易く、また堆積に必要な原料のコストも低い。しかしながら、実際に気相成長法により成長した結晶半導体層上に液相法で成長を行なってみると幾つかの問題が生じる事が分かった。
【００７０】
（実験１）
標準的な陽極化成により表面に多孔質層を形成したｐ型シリコンウエハを、水素気流中で表面温度Ｔｓｕｒｆ＝１０５０℃で３０分間保持した後９００℃に降温した。
【００７１】
次ぎに、この上に水素をキャリアガスとしジクロルシラン（ＳｌＨ₂ Ｃｌ₂ ）を原料ガスとしフォスフィン（ＰＨ₃ ）をｎ型のドーパントとして、熱ＣＶＤ法によりｎ⁺ 型の厚さ０．５μｍの結晶Ｓｉを堆積した。
【００７２】
このＣＶＤ装置より取り出したシリコンウエハを、内部を水素気流で還元性雰囲気とした液相成長装置にセットし、Ｔｍ＝９００℃の金属インジウム溶媒に丁度飽和状態となる濃度までシリコンを溶かし込み、さらに若干のガリウム（Ｇａ）をｐ型のドーパントとして添加して調整した溶液に、表面温度Ｔｓｕｒｆ＝９００℃としたウエハを浸漬し冷却速度−１℃／分で徐冷したところ、シリコンウエハの表面に厚さ２５μｍのｐ^- 型のシリコン層が堆積し、これを試料１とした。
【００７３】
比較のため、ｎ⁺ 型のシリコン層に引き続き、同じＣＶＤ装置でジボラン（Ｂ₂ Ｈ₆ ）をｐ型のドーピングガスとして、同じ厚さのｐ^- 型のシリコン層を堆積し、試料２とした。
【００７４】
またさらに比較のため、ｎ⁺ 型の単結晶ウエハの上に試料１と同様にして、ｐ^- 型のシリコン層を堆積し、試料３とした。
【００７５】
両試料のＲＨＥＥＤ像を観察した所、どの試料においてもスポット像が見られエピタキシャル成長が起こっている事が確認出来たが、試料２および試料３の方が、スポットが明瞭でかつストリークラインや菊池線も観察され、結晶としての質が高い事が伺われた。さらに各試料に、重クロム酸カリウムをフッ酸の水溶液に溶解したエッチングに試料を浸漬し、５分放置して欠陥を顕在化させたところ（セコエッチングと呼ぶ）、試料１では、光学顕微鏡による観察で１０⁸ 個／ｃｍ² 程度の欠陥が見られたのに対し、試料２および試料３では１０⁵ 個／ｃｍ² 以下の欠陥しか観察されなかった。すなわち気相成長法による膜と液相成長法による膜を積層すると固有の問題点が発生する事が分かった。
【００７６】
（実験２）
実験１で用いたＣＶＤ装置と液相成長装置をゲートバルブで接続し、試料を大気にさらすことなく移送出来る様に改造した。まず実験１に用いたのと同じ多孔質層を形成したｐ型シリコンウエハに同じ条件でｎ⁺ シリコン膜を堆積した。引き続きＣＶＤ装置側にも液相成長装置側にも水素を流しながら、ゲートバルブを開き、ウエハをＣＶＤ装置側から液相成長装置側に移送した。その後やはり実験１と同様にして、液相成長法でｐ^- 型のシリコン膜を堆積し、試料４とした。
【００７７】
ついで、装置の改造の効果を確認するため、ＣＶＤ法による成長終了後試料の温度が室温に下がるのを待って、ＣＶＤ装置側を大気開放した。その後再び大気を水素に置換し、試料を液相成長装置側に移送し試料１と同様にｐ^- 型のシリコン膜を堆積し試料５とした。ＲＨＥＥＤ像の結果も、セコエッチの結果も明らかに試料４の方が試料５より結晶性が高いことを示していた。
【００７８】
本発明者等は、実験１，２の結果を次の様に解釈する。即ち気相成長により成長が終了した結晶の表面には、例えば塩素等の汚染があり、これが還元性の雰囲気が破られて大気にさらされた時に、加水分解の反応を起こし表面の酸化が進み引き続いての結晶成長に悪影響があり、それゆえ気相成長と液相成長法の間で還元性の雰囲気を保つことにより汚染の悪影響を抑止できたのであろうと解釈する。
【００７９】
（実験３）
実験２の試料４と同様の方法で、ただし基板を溶液に浸漬する直前の基板の表面温度Ｔｓｕｒｆを変化させて、一連のサンプルを作製した。いずれの試料も良好な結晶性を示していた。次ぎにこの試料の表面にマグネシウムとアルミニウムを積層した電極を蒸着した。マグネシウムは、ｐ^- 型のシリコンとのオーミック接触を得るために使用した。これらの試料はｎ⁺ 型とｐ^- 型の接合になっているので、ダイオードとしての整流性を示す。ｐ^- 型に＋１Ｖを印加した時の電流値と−１Ｖを印加した時の電流値の比を整流比と定義し、各々の試料の整流比を表１に示す。

表１に示す様に、Ｔｓｕｒｆが溶液の温度（Ｔｍ＝９００℃）より低い方が高い整流比が得られる。Ｔｓｕｒｆが高いと、基板を溶液に浸漬した直後にエッチバックが起こりｎ型のドーパントが溶液中に溶け出し、これが十分に拡散しないうちに再度析出すると、本来ｐ^- 型であるべき活性層にｎ型のドーパントが混入して、接合の特性に悪影響があるものと考えられる。
【００８０】
次に、バックサーフェスフィールドの形成について説明する。図１における基板１０５側のｐ⁺ （ｎ⁺ ）層１０４は、活性（ｐ^- （ｎ^- ））層１０３とは別に、液相法で成長することができるが、また活性層１０３の表面にドーパントの拡散源を塗布または蒸着してから熱拡散により、またはイオンインプランテーションによりドーパント原子を打ち込んで形成しても良い。
【００８１】
次に結晶質の第１の基体とその再使用について説明する。すでに述べた様に、薄膜シリコン結晶を成長するためには、第１の基体としてシリコンのウエハを用いるのが最も良い。陽極化成を行なう為に、バルクがｐ型ドープされたウエハを用いてもよいし、表面のみｐ型ドープしてもよい。その方法として熱拡散、イオンインプランテーション等の手法が用いられる。陽極化成により主にＰ層が多孔質層化する。
【００８２】
またシリコン結晶基板から剥離した活性層２０３上に残っている多孔質層２０２は選択的に除去する必要がある。また活性層２０３が剥離されたシリコン結晶基板の表面に残った多孔質層２０２も選択的に除去し再使用に備える必要がある。通常のシリコンのエッチング液、あるいは多孔質シリコンの選択的エッチング液である弗酸、あるいは弗酸にアルコールまたは過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、バッファード弗酸あるいはバッファード弗酸にアルコールまたは過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも１種類を用いて、多孔質シリコンのみを無電解湿式化学エッチングする事が出来る。
【００８３】
第１の基体は、繰り返し剥離の工程を繰り返すと次第に厚さが減少していく。また次第に表面に凹凸や欠陥が増加する傾向がある。これらの要因から繰り返し使用できる回数に制限がでるが、高価なシリコンの単結晶ウエハを何回使用できるかが、コストに大きな影響を与える。この様な観点から幾つかの改善が考えられる。すなわち厚さの減少した基体の表面に、エピタキシャル成長を行なって厚さの回復を図る事が出来る。その際に、より低いコストで成長が出来る液相成長法を使用すると特に好都合である。
【００８４】
またこの方法は、低コスト化の観点から見てさらに幾つかのメリットを持つ。すなわち、このエピタキシャル層を成長時にｐ型にドープする事により、表面をｐ型にドープする工程が不要となる。また結晶質の第１の基体として、不純物濃度の不定な低品位なシリコンウエハを用いても、陽極化成工程の再現性が向上し多孔質層の品質が安定する。さらに表面をｐ型にドープする工程に先立ちドープを行なわない又はより低濃度でドープしたエピタキシャル層を堆積すると陽極化成の再現性を一層高める事ができる。また繰り返し使用に伴い表面に荒れ等が発生すると後の工程に影響が大きいが、必要により機械的研磨を併用する事も出来る。
【００８５】
これまで、薄膜半導体が単結晶であることを前提に説明を行なってきたが、この事は必須ではない。太陽電池としての応用では、多結晶であっても目安として結晶粒の大きさが１ｍｍ程度あれば実用になる。結晶質の第１の基体が多結晶であっても、各々の結晶粒の範囲内では局所的にエピタキシャル成長が起こり、多結晶質の薄膜半導体層が得られる。さらに詳細については、各実施例の中で説明してゆく。
【００８６】
本発明の太陽電池において、薄膜結晶半導体層を転写させる低耐熱性基板材料としては高分子フィルム等が好適に用いられ、代表的なものとしてはポリイミドフィルムが挙げられる。また、ガラスや樹脂等のプラスチック板なども用いることが可能である。
【００８７】
また、本発明の太陽電池において基体と薄膜結晶半導体層とを接着させる方法としては銅ペーストあるいは銀ペーストのような導電性金属ペーストを前記両者の間に挿入して密着させ、焼成して固着させる方法が好適に用いられる。この場合、焼成後の銅あるいは銀等の金属は裏面電極及び裏面反射層としても機能する。また、高分子フィルム等の基板の場合には、基板と薄膜結晶半導体層を密着させた状態で（この場合、予め薄膜結晶半導体層表面に裏面電極を形成しておく）、フィルム基板の軟化点にまで温度を上げて前記両者を固着させてもよい。
【００８８】
また、本発明の太陽電池において入射光の反射損を減らす目的で半導体層の表面にテクスチャ処理を施すことができる。シリコンの場合にはヒドラジンやＮａＯＨ，ＫＯＨ等を用いて行われる。形成されるテクスチャのピラミッドの高さとしては数μｍ〜数十μｍの範囲が適当である。
【００８９】
【実施例】
以下、本発明の方法をより詳細に説明するが、本発明の趣旨は、これまで説明してきた通りであり、本発明は以下の実施例により何ら限定されるものではない。
【００９０】
［実施例１］
図４に本発明を実施するのに好適な太陽電池の半導体層の成長装置の１例を示す。図４に示されるように、装置の全体は大きく分けて３つの部分からなっている。６０１はロードロック室で開閉扉６０２を閉じることにより内部を機密に保つことが出来る。６０３は窒素の導入ラインで内部の大気を窒素に置換することが出来る。６０４は気相成長槽で、ゲートバルブ６０５を通してロードロック室６０１との間で試料の移送ができる。気相成長槽６０４には原料ガス導入ライン６０６からＳｉＨ₂ Ｃｌ₂ 等の原料ガスやドーパントガスや水素をそれぞれ流量を独立に制御しつつ導入することができる。６０８はヒーターで気相成長槽６０４の内部に置かれた基板６１６を加熱することが出来る。基板６１６は２枚のシリコンウエハが背中合わせに貼りあわされた組が、ホルダーで一定の間隔を保って複数平行に配置されている。基板は不図示の移送機構で上下にゲートバルブを通して移動出来る様になっている。原料ガスは加熱された基板上で還元され、シリコンが基板上に堆積する。６０９は液相成長槽でゲートバルブ６１０を通して気相成長槽６０４との間で試料の移送ができる。液相成長槽６０９には水素導入ライン６１１から水素が供給され、液相成長中雰囲気を還元性に保つことができる。６１４はカーボンのボートでヒーター６１３で加熱され、内部のＩｎ等の低融点金属にシリコン等の半導体を構成する元素と必要に応じてドーパント元素が溶かし込まれる様になっている。
【００９１】
次ぎに、この装置を用いて図２に示すプロセスにより単結晶シリコン層をポリイミドフィルムに転写して太陽電池を形成する方法を示す。
【００９２】
まず、５００μｍ厚の単結晶シリコンウエハ２０１の表面にＢＣｌ₃ を熱拡散源として１２００℃の温度でＢの熱拡散を行ってｐ⁺ 層を形成し、３μｍ程度の拡散層を得た（図２（ａ））。
【００９３】
次に、ＨＦ溶液中で表２の条件で陽極化成を行い、ウエハ上に多孔質シリコン層２０２を形成した（図２（ｂ））。

こうして作製した基板を多孔質層が表を向く様２枚づつ背中合わせの組とし、５組が平行に１ｃｍの間隔を保つ様、石英硝子製のホルダーにセットした。これを図４の装置のロードロック室にセットし、扉を閉鎖した後、内部の大気を窒素に置換した。
【００９４】
ついで、ゲートバルブ６０５を開け、基板ホルダーの基板６１６を気相成長槽６０４に移送した。移送後ゲートバルブ６０５を閉鎖し内部を水素で置換し、水素を流しながら基板の昇温を開始した。１０００℃まで昇温したところで３０分その状態を保った。この間に多孔質層表面の平滑化が進行した。
【００９５】
ついで、表３の条件で厚さ０．２μｍのｎ⁺ 型の第１の結晶シリコン層を堆積した。成長が終了した所で、気相成長槽６０４の内部を水素で置換しつつ、基板ホルダーの温度を９００℃に下げた。

一方、成長を終えた後、気相成長槽６０４の内部を水素で置換した。液相成長槽６０９の内部では、ボート６１４の内部で９００℃で金属インジウムにシリコンを飽和になるまで溶かし込み、溶液が均一になるよう撹拌を行なった。メルトの調整ができたところで、ゲートバルブ６１０を開放し基板ホルダー６１６をゆっくりとメルト６１５に浸漬し、次いで冷却速度−１℃／分で徐冷し２５分経過したところで、ゲートバルブを開放し基板ホルダーをメルトから引上げた。厚さ２０μｍの活性層を堆積した。基板ホルダーを気相成長槽６０４に収容しゲートバルブを閉鎖した。ここで再び気相成長法により表４の条件で厚さ０．５μｍのｐ⁺ 型の第３の結晶シリコン層を堆積した（図２（ｃ））。

成長終了後、水素を流し、基板ホルダーの冷却を待った。試料が２００℃まで降温したところでゲートバルブ６０５を開放し、基板ホルダーをロードロック室６０１に移送しゲートバルブ６０５を閉鎖し、内部を窒素に置換後装置の外に取りだした。
【００９６】
厚さ５０μｍのポリイミドフィルム２０５の片面にスクリーン印刷により銅ペースト２０９を２０μｍ厚で塗り、この面を上述のウエハのｐ⁺ 薄膜シリコン層２０４面に密着させて貼り合わせた。この状態でオーブンに入れて３００℃、２０分の条件で銅ペーストの焼成を行うとともにポリイミドフィルムとウエハとを固着させた（図２（ｄ））。
【００９７】
固着したポリイミドフィルムとウエハに対して、ウエハの接着していない側の面を真空チャック（図示せず）で固定しておき、ポリイミドフィルム２０５の一方の端から力を作用させてｐｅｅｌｉｎｇを行い、シリコン層２０６，２０３，２０４をウエハ２０１から剥離してポリイミドフィルム２０５上に転写させた（図２（ｅ））。
【００９８】
ウエハ２０１から剥離した薄膜シリコン層２０６上に残っている多孔質層２０２の残渣を、弗酸と過酸化水素水および純水との混合液で撹拌しながら選択エッチングした。薄膜シリコン層２０６はエッチングされずに残り、多孔質層２０２の残渣のみが完全に除去された（図２（ｆ））。非多孔質シリコン単結晶では上述のエッチング液に対するエッチング速度は極めて低く、多孔質層のエッチング速度との選択比は１０⁵ 以上にも達し、非多孔質シリコン層のエッチング量（数十Å程度）は実用上無視できる。透過電子顕微鏡による断面観察の結果、薄膜シリコン層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【００９９】
最後にｎ⁺ 型のシリコン層２０６の上にＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着によりＩＴＯ透明導電膜（８２ｎｍ）／集電電極（Ｔｉ／Ｐｄ／Ａｇ（４００ｎｍ／２００ｎｍ／１μｍ））を形成して太陽電池とした（図２（ｇ））。
【０１００】
このようにして得られたポリイミド上薄膜単結晶シリコン太陽電池についてＡＭ１．５（１００ｍＷ／ｃｍ² ）光照射下でのＩ−Ｖ特性について測定したところ、変換効率１４．９％を得た。
【０１０１】
また、剥離後のシリコンウエハ２０１上に残存する多孔質層２０２についても上述と同様にしてエッチングにより除去し、平滑な面を出した（図２（ｈ））。こうして得られた再生ウエハを用いて上述の工程を繰り返すことにより高品質な半導体層を有する薄膜単結晶太陽電池が複数個得られた。
【０１０２】
［実施例２］
図４の装置を用いて、図５の工程により太陽電池を作製した。
【０１０３】
まず、５００μｍ厚の単結晶シリコンウエハ７０１の表面にＢＣｌ₃ を熱拡散源として１２００℃の温度でＢの熱拡散を行ってｐ⁺ 層を形成し、３μｍ程度の拡散層を得た（図５（ａ））。
【０１０４】
次に、ＨＦ溶液中で実施例１の条件で陽極化成を行い、ウエハ上に多孔質シリコン層７０２を形成した（図５（ｂ））。
【０１０５】
次ぎに、実施例１と同じ条件で気相成長法でｐ⁺ 型の薄膜結晶シリコン層７０３をエピタキシャル成長した（図５（ｃ））。
【０１０６】
次いで、実施例１と同様に還元性の雰囲気を保ったまま液相成長法でｐ^- 型の薄膜結晶シリコンである活性層７０４をエピタキシャル成長した（図５（ｄ））。
【０１０７】
再び、実施例１と同じ条件で気相成長法でｎ⁺ 型の薄膜結晶シリコン層７０５をエピタキシャル成長した（図５（ｅ））。
【０１０８】
ここまで行なった所で、図４の装置から取り出し、市販のスパッタ装置でＩＴＯの透明電極７０６を堆積した（図５（ｆ））。
【０１０９】
その状態で表面に製本用接着剤７０７（新田ゼラチン（株）製ＡＧＸ−５１３７）の水溶性接着剤を塗布し、市販のボール紙７０８（第２の基体）等の透水性の基体を貼りつけ乾燥した（図５（ｇ））。
【０１１０】
この状態でシリコンウエハ７０１を真空チャックしてボール紙７０８に力を加えた所、多孔質層７０２が破壊され、半導体層がボール紙７０８とともにウエハ７０１から剥れた。
【０１１１】
剥離された試料を、今度は銅ペースト７０９の塗布されたステンレス板７１０（第３の基体）上に貼りつけ、１５０℃で仮焼成した後、ボール紙７０８の背後から８０℃の温水を浸透させ接着剤７０３を溶解して剥離した（図５（ｊ））。
【０１１２】
その後、透明電極７０６の表面に残った接着剤の残渣を水洗し、さらに銅ペーストにて表面に集電電極７１１を印刷し仮焼成した後、５００℃で本焼成を行なった（図５（ｋ））。銅は半導体層を吸収されずに透過してきた太陽光に対し高い反射率を有し、再度半導体層に吸収させることが出来るので、比較的薄い半導体層からなる太陽電池でも高い効率を得ることが出来る。
【０１１３】
また本構成では、図５（ｈ）で剥離後残った多孔質層７０２は、特に除去しなくとも機能上障害とならない点に特徴がある。
【０１１４】
一方、図５（ｈ）で剥離されたウエハ７０１は多孔質層７０２の残渣をエッチングにて除去し、表面を平滑化した（図５（ｌ））後、液相成長法により厚さ３μｍ程度のｐ⁺ 層７０１’を成長し（図５（ｍ））、このシリコンウエハ７０１を用いて、再び上記の工程を繰り返し太陽電池を作製した。
【０１１５】
このようにして得られたステンレス板上薄膜単結晶シリコン太陽電池について、ＡＭ１．５（１００ｍＷ／ｃｍ² ）光照射下でのＩ−Ｖ特性について測定したところ、１回目の工程による物も、２回目の工程による物も１５％以上のエネルギー変換効率を示した。
【０１１６】
また、本発明は、水を含ませることにより接着力を低下させるのみならず、他の手段、例えば溶媒等を含ませることでも良く、接着力を低下させる手段であれば、同様の作用効果を得ることができるものである。
【０１１７】
［実施例３］
実施例２と同様にして図５の工程により太陽電池を作製した。ただし多孔質層７０２の上に気相成長した半導体層７０３にはドープを行なわなかった。また活性層７０４を成長したところでシリコンの成長を終了し、図４の気相成長槽６０４においてＰＯＣ₃ を用いた気相拡散法により、シリコン層の表面から１２００℃で１時間熱処理し、シリコンの表面近くにＰを熱拡散してｎ⁺ 型の層７０５を形成した。同時にｐ⁺ 型の多孔質層７０２からのＢの熱拡散により、半導体層７０３はｐ⁺ 型になった。
【０１１８】
以後透明電極７０６の形成（図５（ｆ））以降は実施例２と同様にして太陽電池を作製した。また使用済みのウエハ７０１も同じ様に処理してから再使用して新たに太陽電池を作ることが出来た。
【０１１９】
このようにして得られたステンレス板上の薄膜単結晶シリコン太陽電池について、ＡＭ１．５（１００ｍＷ／ｃｍ² ）光照射下でのＩ−Ｖ特性について測定したところ、１回目の工程による物も、２回目の工程による物も１５％以上のエネルギー変換効率を示した。
【０１２０】
［実施例４］
本実施例においては、図６の工程により、単結晶シリコンを用いたスタガー型の電界効果トランジスタを作る。
【０１２１】
実施例１と同様に、５００μｍ厚の単結晶シリコンウウエハ８０１の表面にＢＣｌ₃ を熱拡散源として１２００℃の温度でＢの熱拡散を行なってｐ⁺ 層を形成し、３μｍ程度の拡散層を得た。続いて実施例１と同様にして多孔質層８０２を形成した（図６（ａ）〜（ｂ））。
【０１２２】
次ぎに試料を図４の装置にセットして、まず気相成長槽において、多孔質層８０２の上に厚さ０．１μｍのｎ⁺ 型の薄膜シリコン層８０３を堆積した（図６（ｃ））。
【０１２３】
ついで還元性の雰囲気を保ったまま液相成長槽に移送して厚さ０．３μｍのｐ^- 型の薄膜シリコン層８０４を堆積してから図４の装置から取り出した（図６（ｄ））。
【０１２４】
次ぎに、水蒸気中の熱処理によりｐ^- 型の薄膜シリコン層８０４の表面側０．１μｍを酸化しゲート絶縁膜８０５とした（図６（ｅ））。
【０１２５】
その上にアルミ層をスパッタ法により堆積し、フォトリソグラフィー工程によりゲート電極・ゲート配線８０６を形成した（図６（ｆ））。この上にゾル＝ゲル法によるＳｉＯ₂ 膜８０７により、ガラス基板８０８を貼りつけた（図６（ｇ））。
【０１２６】
その後、ウエハ８０１を剥離し、多孔質層８０２の残渣を除去した後（図６（ｉ））、ｎ⁺ 型の薄膜シリコン層８０３をフォトリソグラフィー工程により８０３′，８０３″の様にパターンニングし、さらにその上に窒化シリコン層を堆積しフォトリソグラフィー工程により８０９の様にパターンニングし、さらにアルミ層を堆積しフォトリソグラフィー工程によりパターンニングし、ドレイン電極・ドレイン配線８１０′と、ソース電極・ソース配線８１０″を形成した（図６（ｈ）〜（ｌ））。
【０１２７】
こうして作製したトランジスタは、ｐ^- 層が単結晶であり、かつ薄いため、ゲート電圧のｏｎ／ｏｆｆにより極めて高いドレイン電流のｏｎ／ｏｆｆ比がとれ、かつｏｎ電流が大きかった。したがってトランジスタの面積が小さくても大きな駆動能力をもつ。また単結晶を使用していながらスタガー型であるため、アモルファスシリコンを用いたトランジスタ並に、ドレイン・ゲートの配線の自由度が大きく、液晶のマトリクス駆動等に用いると、高コントラスト、高速動作、高開口比が容易に実現出来る。
【０１２８】
【発明の効果】
以上説明したように、本発明によれば、単結晶の基板の上に、成長のコントロールがしやすい気相成長法で薄い半導体層を成長し、移送の条件を厳密に制御して、引き継いで、原料コストが少ない液相法で太陽光の吸収に必要なだけの厚さの結晶半導体層をエピタキシャル成長させてから剥離することが可能であり、高価な基板は繰り返し使用できるため、高効率で低コストかつフレキシブルな形態の太陽電池が出来る。
【０１２９】
また、終始還元性の雰囲気を保つことにより、品位の高い接合を持つ薄膜半導体層が得やすくなる。
【０１３０】
また、基板として、多結晶や、不純物濃度の高い基板を用いることができ、さらに低コスト化が図れる。
【０１３１】
また、低耐熱性基板上に変換効率の高い薄膜結晶太陽電池が得られ、これにより量産性のある良質の太陽電池を市場に提供することができるようになる。
【０１３２】
また本発明によれば、特性の良好な薄膜結晶太陽電池を基板から剥離して形成し、該基板を再生して繰り返し使用することで材料の有効利用が図られ、その結果、安価な太陽電池が作製できるようになった。
【０１３３】
また、多孔質層の形成・剥離に伴う第１の基体の厚さの減少を補う為、液相成長法にて第１の基体の表面に結晶層を成長させる事により、第１の基体を有効利用するとともに、基体の品位に直接影響されずに、多孔質層の最適化を図る事も可能となる。
【０１３４】
また、本発明の半導体基材の製造方法を用いて、例えば、トランジスタを作成した場合、トランジスタの面積が小さくても大きな駆動能力をもつような特性の優れたトランジスタを得ることができる。また実施例に前述したような単結晶を使用したスタガー型の電界効果トランジスタを作製することも容易になるため、アモルファスシリコンを用いたトランジスタ並に、ドレイン・ゲートの配線の自由度が大きく、液晶のマトリクス駆動等に用いた場合、高コントラスト、高速動作、高開口比が容易に実現出来る。
【図面の簡単な説明】
【図１】本発明の太陽電池の構造を示した概略断面図である。
【図２】本発明の太陽電池の製造方法について説明した工程図である。
【図３】液相成長法の原理を説明する為の図である。
【図４】本発明の方法を実施するのに好適な結晶成長装置の概略構成図である。
【図５】本発明の太陽電池の製造方法の別の例を説明した工程図である。
【図６】本発明の方法によるスタガー型の電界効果トランジスタの製造方法について説明した工程図である。
【符号の説明】
２０１，７０１，８０１ 結晶基板（第１の基体）
２０２，２０２ａ，２０２ｂ，７０２，８０２ 多孔質層
１０３，２０３，７０４ 活性層
１０４，２０４ ｐ⁺ 層（またはｎ⁺ 層）
１０５，２０５，７０８ 第２の基体
１０６，２０６ ｎ⁺ 層（またはｐ⁺ 層）
１０７，２０７ 反射防止層（透明導電層）
１０８，２０８，７１１ 集電電極
１０９，２０９ 裏面電極
５０１ 溶質の濃度
５０２ 溶質の温度
５０３ 相の状態の異なる領域を分ける曲線
５０４ 均一な溶液だけが存在する領域
５０５ 溶液と固体の溶質が共存する領域
６０１ ロードロック室
６０４ 気相成長槽
６０９ 液相成長槽
６０５，６１０ ゲートバルブ
６０８，６１３ ヒーター
６１４ カーボンボート
６１５ 低融点金属
６１６ 基板
８０３，８０３′，８０３″ ｎ⁺ 型の薄膜シリコン層
８０４ ｐ^- 型の薄膜シリコン層
８０５ ゲート絶縁膜
８０６ ゲート電極
８１０′ ドレイン電極
８１０″ ソース電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor substrate having a thin film semiconductor layer, a method for manufacturing a solar cell, and an apparatus for manufacturing the same. In particular, the present invention relates to a method for manufacturing a high-performance solar cell using a thin film crystal that can be formed on a low-cost substrate.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a semiconductor substrate having a thin film semiconductor layer has been widely used for manufacturing various semiconductor devices and solar cells.
[0003]
Solar cells have been widely studied as power sources that are system-connected to drive energy sources of various devices and commercial power. The solar cell is desired to be able to form an element on a low-cost substrate because of cost requirements. On the other hand, silicon is generally used as a semiconductor constituting the solar cell. Among these, single crystal silicon is extremely excellent from the viewpoint of efficiency of converting light energy into electric power, that is, photoelectric conversion efficiency. On the other hand, amorphous silicon is advantageous from the viewpoint of large area and low cost. In recent years, polycrystalline silicon has come to be used for the purpose of obtaining a cost as low as that of amorphous silicon and a high energy conversion efficiency as high as that of a single crystal.
[0004]
[Problems to be solved by the invention]
However, in the method conventionally employed in such single crystal or polycrystalline silicon, it is difficult to reduce the thickness to 0.3 mm or less in order to slice a block of crystals into a plate-like substrate. The substrate generally has a thickness (20 μm to 50 μm) or more necessary for absorption of incident light, and the material has not been sufficiently utilized. Recently, a method of forming a silicon sheet by a spin method in which molten silicon droplets are poured into a mold has been proposed. However, the thickness is still at least about 0.1 mm to 0.2 mm, and still thin enough. is not. That is, there is room for cost reduction by further thinning the silicon.
[0005]
Therefore, an attempt has been proposed to achieve high energy conversion efficiency and low cost by separating (peeling) a thin film epitaxial layer grown on a single crystal silicon substrate from the substrate and using it in a solar cell (Milnes, A G. and Feucht, DL, “Peeled Film Technology Solar Cells”, IEEE Photovoltaic Special Confence, p. 338, 1975). In this method, an SiGe intermediate layer is inserted between the single crystal silicon used as a substrate and the growth epitaxial layer, and a silicon layer is (hetero) epitaxially grown thereon, and then the intermediate layer is selectively melted to grow. Remove the layer. However, in general, a heteroepitaxially grown layer has a lattice constant different from that of the substrate, so that defects are easily induced at the growth interface. In addition, it is not advantageous in terms of process cost in that a material much more expensive than silicon such as germanium is used.
[0006]
In addition, U.S. S. Pat. No. No. 4,816,420 is formed by selectively epitaxially growing on a crystal substrate through a mask material, further forming a sheet-like crystal by a method of growing the crystal in the lateral direction, and then separating from the substrate. It is disclosed that a crystalline solar cell can be obtained. However, in this method, since the sheet-like crystals are mechanically peeled off using cleavage, if the sheet-like crystals are larger than a certain size, they are easily broken during the peeling. In particular, when the area is increased as in the case of a solar cell, the above method is difficult to be practically used.
[0007]
In JP-A-6-45622, a porous silicon layer is formed on the surface of a silicon wafer by anodization and then peeled off. The peeled porous layer is fixed on a metal substrate and then epitaxially formed on the porous layer. It has been shown that a layer is formed and used to make a thin film crystalline solar cell. However, in this method, since the metal substrate is exposed to a high-temperature process, there is a problem that impurities are easily mixed in the epitaxial layer and the characteristics are limited.
[0008]
Also, as realized by amorphous silicon solar cells, if a thin semiconductor layer is formed on a flexible substrate, for example, a polymer film such as polyimide, it can be installed on a curved object. Although expansion of the field is expected, it is difficult to use such a low heat resistant substrate because the process of the single crystal or polycrystalline silicon solar cell requires a high temperature.
[0009]
JP-A-8-213645 discloses that an active layer of a solar cell can be epitaxially grown on porous silicon formed by anodization on the surface of a silicon wafer, and then the active layer can be peeled off from the porous silicon layer. It is shown. Therefore, an expensive single crystal substrate can be used repeatedly, and a highly efficient solar cell can be formed on a flexible low heat resistant substrate.
[0010]
However, according to Japanese Patent Laid-Open No. 8-213645, the epitaxial growth of the active layer is performed by the CVD method. Dichlorosilane (SiH) by CVD ₂ Cl ₂ ) And trichlorosilane (SiHCl) _Three ) Etc. and a large amount of hydrogen gas will be used. When a large amount of such an expensive gas is used to deposit a silicon film having a thickness of 20 μm to 50 μm, it will take a corresponding cost and will be thick. This is considerably disadvantageous in terms of cost as compared to amorphous silicon which requires 0.5 to 1.0 μm.
[0011]
In order to perform epitaxial growth of silicon at a low cost, a liquid phase growth method is advantageous rather than a method using a gas such as CVD. In the liquid phase growth method, silicon particles are dissolved in a molten metal such as Sn, In, Cu, Al, etc., and a crystalline substrate is immersed therein, and then the solution is supersaturated to grow silicon on the substrate. Let In the liquid phase growth method, the raw materials used are inexpensive, and there are few parts that waste the raw materials.
[0012]
Further, since growth can be performed at a temperature considerably lower than the melting point of Si, such as 1000 ° C. or lower, it is advantageous in terms of energy compared with the spin method. However, when silicon is actually grown by the liquid phase method, there are many cases where it cannot withstand the use as a solar cell, such as abnormal growth of crystal grains, or failure to peel off the grown thin film semiconductor layer. It is a fact. Therefore, it has been difficult to achieve both high performance as a single crystal or polycrystal and low cost comparable to amorphous silicon.
[0013]
By the way, at least in a solar cell, it is necessary to have a semiconductor junction composed of two layers of different conductivity types. As will be described in detail later, a thickness of at most 0.5 to 1.0 μm is sufficient for the first thin film semiconductor layer generally formed directly on the porous silicon layer. Therefore, even if only this layer is formed using a vapor phase growth method such as a CVD method, if the second thin film semiconductor layer occupying most of the entire thickness is grown by the liquid phase growth method, particularly in terms of cost. There is no disadvantage. However, when such a method is carried out, although the first thin film semiconductor layer formed by the vapor deposition method can be successfully grown, the formed solar cell often has insufficient characteristics. This is presumed to be because there are many defects at the junction interface between the semiconductor layer grown by the vapor phase growth method and the semiconductor layer grown by the liquid phase growth method, and improvement has been demanded.
[0014]
In addition, as a substrate for epitaxial growth (first substrate), not only a single crystal silicon wafer but also a high-quality polycrystalline silicon wafer can be used. In order to avoid the influence of impurity diffusion from the substrate, the substrate is used. It was necessary to be high purity so that an element could be fabricated in itself, and it was necessary to use it at least several tens of times in terms of cost. However, when the number of times of repeated use increases, the anodization conditions change due to changes in the surface state of the crystal and the like, which makes it difficult to handle in production.
[0015]
[Object of invention]
This invention is made | formed in view of such a present condition, Comprising: It aims at providing the manufacturing method of a thin film crystal solar cell and a semiconductor base material with a favorable characteristic.
[0016]
Another object of the present invention is to provide a method for producing a high-efficiency solar cell that can be used in various forms by forming a thin-film crystal solar cell on a low-cost and flexible substrate, although it has low heat resistance. There is.
[0017]
Further, another object of the present invention is to peel off the epitaxial layer formed on the crystal substrate to form a solar cell or a semiconductor substrate, to reuse the crystal substrate, and to use inexpensive raw materials. The object is to provide a solar cell and a semiconductor substrate that are more efficient and lower in cost.
[0018]
[Means for Solving the Problems]
The present invention has been completed as a result of intensive studies by the present inventors in order to solve the above-described problems in the prior art and achieve the above-mentioned object, and has a good characteristic and an inexpensive crystalline solar cell, etc. Related to the manufacturing method.
[0019]
That is, the present invention provides a means for solving the above problems,
In the method for producing a semiconductor substrate using a thin film semiconductor layer,
at least,
i) forming a porous layer on the surface of the crystalline first substrate;
ii) decomposing the source gas in a high-temperature reducing atmosphere to vapor-phase the first thin film semiconductor layer on the surface of the porous layer;
iii) While maintaining the reducing atmosphere, the first thin film semiconductor layer is immersed in a solution in which elements constituting the thin film semiconductor are dissolved to saturation or supersaturation, and the surface of the first thin film semiconductor layer is A liquid phase growth step of a second thin film semiconductor layer of a different conductivity type;
iv) bonding a second substrate to the surface of the second thin film semiconductor layer or a layer further formed on the second thin film semiconductor layer;
v) applying a force to the porous layer to peel the first thin film semiconductor layer from the first substrate and transferring it to the second substrate;
The present invention provides a method for producing a semiconductor substrate characterized by comprising:
[0020]
The step of bonding the second substrate is characterized by bonding with an adhesive.
[0021]
Further, the adhesive is a water-soluble adhesive.
[0022]
A step of bonding a third substrate to the release surface of the second substrate; and a step of peeling the thin-film semiconductor layer from the second substrate and transferring it to the third substrate. It is also a manufacturing method of a semiconductor substrate characterized by the above.
[0023]
The second substrate is a water permeable substrate.
[0024]
The step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force of the adhesive.
[0025]
The step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force of the adhesive through the second substrate. To do.
[0026]
Further, the step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by adding water to the water-permeable second substrate to reduce the adhesive force. Features.
[0027]
Further, the step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force by adding water to the water-soluble adhesive. .
[0028]
The step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate includes adding water to the water-soluble adhesive through the water-permeable second substrate, It is characterized in that it is carried out by reducing the adhesive force.
[0029]
Further, the present invention is also a method for manufacturing a semiconductor substrate, wherein the surface of the first substrate after peeling is treated and reused.
[0030]
In addition, after the surface of the first substrate after the first thin film semiconductor layer is peeled off, the same semiconductor layer as the first substrate doped with impurities is grown on the surface by the liquid phase growth method. Then, it is also a method for producing a semiconductor substrate, comprising the steps of repeating i) to iv) again.
[0031]
Further, prior to forming the semiconductor layer doped with the impurity, a semiconductor layer not doped with impurities or doped with a lower concentration of impurities was formed on the surface of the first substrate after the treatment by a liquid phase growth method. Then, it is also a method for producing a semiconductor substrate, comprising the steps of repeating steps i) to iv) again.
[0032]
The present invention is also a method for producing a semiconductor substrate, characterized in that a semiconductor having a purity of 99.99% or less is used as the first substrate.
[0034]
Moreover, this invention intends to solve the said subject by the manufacturing method of the solar cell characterized by being manufactured using the manufacturing method of the said semiconductor base material.
[0036]
[Action]
In particular, in the present invention, as the step ii), the first thin film semiconductor layer is formed on the surface of the porous layer by vapor phase growth, that is, by decomposing a source gas containing an element constituting the semiconductor by heat or plasma action. As a step of iii), the first thin film semiconductor layer is immersed in a solution in which elements constituting the semiconductor are dissolved, and the thin film semiconductor layer is grown on the surface. It is characterized in that a thin film semiconductor layer having a high-quality junction can be easily obtained by maintaining a reducing atmosphere throughout the point where the method is adopted and at least the process from ii) to iii). is there.
[0037]
Further, in order to compensate for the decrease in the thickness of the first substrate due to the formation and peeling of the porous layer, a first crystal layer is grown on the surface of the first substrate by a liquid phase growth method. It is also possible to optimize the porous layer without using the substrate effectively and directly affecting the quality of the substrate.
[0038]
In the method for manufacturing a solar cell of the present invention, a porous layer is formed on the surface of a crystalline first substrate, and a first crystalline thin film semiconductor layer is grown thereon by vapor deposition. Then, a second crystalline thin film semiconductor layer is grown by a liquid phase growth method while maintaining a reducing atmosphere, and a low-cost and flexible resin film or the like is formed on the thin film semiconductor layer or a layer deposited thereon. This is a method of manufacturing a solar cell by attaching the second substrate and applying a force between the first substrate and the second substrate to peel off the thin film semiconductor.
[0039]
According to the present invention as described above, a thin semiconductor layer is grown on a single crystal substrate by a vapor phase growth method that facilitates growth control, the transfer conditions are strictly controlled, and the material cost is inherited. It is possible to peel off the crystal semiconductor layer with the thickness necessary for absorption of sunlight by epitaxial growth with less liquid phase method, and since expensive substrates can be used repeatedly, high efficiency, low cost and flexible A solar cell of a different form can be made.
[0040]
Further, as the substrate, a polycrystal or a substrate having a high impurity concentration can be used, and further cost reduction can be achieved.
[0041]
In addition, a water-permeable base material such as cardboard is used as the second base, and is bonded to the first base with a water-soluble adhesive such as a binding adhesive, and a force is applied to the porous layer, The thin film semiconductor layer is peeled off from the first substrate and transferred to the second substrate. Further, after the third substrate is bonded to the peeled surface of the second substrate, water is removed from the back surface of the second substrate. By including, the adhesion surface by the water-soluble adhesive is peeled off, and the thin film semiconductor layer is transferred to the third substrate, thereby eliminating the porous layer removing step.
[0042]
In addition, the present invention may not only reduce the adhesive force by including water, but may also include other means such as a solvent. It can be obtained.
[0043]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an example of the structure of a solar cell manufactured by the method of the present invention, and FIG. 2 shows an example of the manufacturing process of the present invention. 1 and 2, 105 and 205 are low heat resistant substrates, 109 and 209 are back electrodes, and 104 and 204 are p. ⁺ (N ⁺ ) Layer 103, 203 is active (p ^- (N ^- )) Layers 106, 206 are n ⁺ (P ⁺ ) Layers 107 and 207 are transparent conductive layers, and 108 and 208 are collecting electrodes. Where n ⁺ (P ⁺ ) Layers 106, 206 and active (p ^- (N ^- )) Layers 103 and 203 form a semiconductor junction and generate photovoltaic power. Activity (p ^- (N ^- )) The layers 103 and 203 are main bodies that absorb sunlight and generate carriers. In the case of silicon, the layers 103 and 203 need to be thickened to about 10 to 50 μm. On the other hand, n ⁺ (P ⁺ ) It is sufficient that the layers 106 and 206 have a thickness of 1 μm or less. P ⁺ (N ⁺ The layers 104 and 204 have a function of forming a back surface field between the electrodes 109 and 209 and preventing carrier recombination in the vicinity of the electrodes 109 and 209, but are not essential. In addition, a thickness of 1 μm or less functions sufficiently.
[0044]
Where n ⁺ (P ⁺ ) Layers 106, 206 and active (p ^- (N ^- )) Layers 103, 203 and p ⁺ (N ⁺ ) Layers 104 and 204 are represented by 106 and 206 as n. ⁺ Then, 103 and 203 are p ^- , 104, 204 are p ⁺ , 106 and 206 become p ⁺ Then, 103 and 203 are n ^- 104, 204 are n ⁺ Each combination performs a function, but 106 and 206 are n ⁺ Is a negative electrode on the current collecting electrode side, and 106 and 206 are p ⁺ Is different in that the collector electrode side generates a positive electromotive force.
[0045]
Next, based on FIG. 2, the outline of the process of the manufacturing method of this invention is demonstrated.
[0046]
First, as the crystalline first substrate 201, for example, a single crystal semiconductor wafer is used. Impurities are introduced into the surface by thermal diffusion, ion implantation, or introduced during wafer fabrication, and at least p ⁺ (Or n ⁺ ) Layer is formed (FIG. 2A).
[0047]
Next, the porous layer 202 is formed by anodizing the surface of the wafer on which the impurities are introduced in an HF solution (FIG. 2B). In the anodization, as described in JP-A-7-302889, the density of the porous layer is changed in advance by, for example, changing the formation current level from a low level to a high level in the middle. By providing, it can control so that it may be easy to isolate | separate with a porous layer after epitaxial growth.
[0048]
Next, n is deposited on the porous layer by vapor deposition. ⁺ (P ⁺ ) Type first single crystal semiconductor layer 206 is epitaxially grown. While maintaining the reducing atmosphere, the active phase (p ^- (N ^- )) The second single crystal semiconductor layer 203 functioning as a layer is epitaxially grown. Then p if necessary ⁺ (N ⁺ ) Layer of third single crystal semiconductor layer 204 is epitaxially grown (FIG. 2C).
[0049]
Further, a second substrate 205 on which a back electrode 209 is previously formed is formed on the p-type substrate. ⁺ (N ⁺ ) Adhere to layer 204 or p ⁺ (N ⁺ ) After forming layer 204, p ⁺ (N ⁺ ) After the back electrode 209 is formed on the layer 204, the second substrate 205 is fixed (FIGS. 2D to 2E).
[0050]
A force is applied between the fixed second base body 205 and the first crystalline base body 201 to mechanically separate the porous layer 202, whereby the single crystal semiconductor layers 204, 203, and 206 are separated from each other. Transfer from the crystalline substrate 201 onto the second substrate 205 (FIG. 2F).
[0051]
After the transfer, the porous layer 202a remaining on the surface of the single crystal semiconductor layer 206 is removed by etching, and then a transparent conductive layer 207 and a current collecting electrode 208 are formed to form a solar cell (FIG. 2 (g)).
[0052]
The first crystalline substrate 201 after the peeling is finished is again subjected to the first step (FIG. 2A) by removing / processing the porous layer 202b remaining on the surface by etching or the like. (FIG. 2 (h)).
[0053]
Next, the point which becomes the point of the manufacturing method of this invention is demonstrated in detail.
[0054]
First, an example in which silicon is used as the material of the crystalline first base 201 in the porous layer 202 will be described. The mechanical strength of the porous layer 202 of silicon varies depending on the porosity, but is considered to be sufficiently weaker than bulk silicon. For example, if the porosity is 50%, the mechanical strength may be considered to be less than half of the bulk. If the substrate 205 is second bonded to the surface of the porous silicon layer 202, the substrate 205 and p ⁺ (N ⁺ ) If there is sufficient adhesive force between the layer 204 and the first substrate on which the porous layer is formed, the silicon substrate 201 and the second substrate 205 are compressed, pulled or sheared to apply porosity. The quality silicon layer 202 is destroyed. Further, if the porosity is increased, the porous layer 202 can be broken with a weaker force.
[0055]
The silicon substrate can be made porous by anodizing using an HF solution having a concentration of 10% or more. The amount of current to be passed during anodization is appropriately determined depending on the HF concentration, the desired thickness of the porous layer, the surface state of the porous layer, etc., but is approximately several mA / cm. ² ~ Several tens mA / cm ² The range of is appropriate.
[0056]
Moreover, by adding alcohol such as ethyl alcohol to the HF solution, bubbles of reaction product gas generated during anodization can be removed from the reaction surface without instantaneous stirring, and porous silicon is uniformly and efficiently formed. be able to. The amount of alcohol to be added is appropriately determined depending on the HF concentration, the desired thickness of the porous layer, or the surface state of the porous layer, and it is particularly necessary to carefully determine that the HF concentration does not become too low.
[0057]
The density of single crystal silicon is 2.33 g / cm. ^Three However, the porous silicon layer has a density of 1.1 to 0.6 g / cm by changing the HF solution concentration to 50 to 20%. ^Three The range can be changed. Further, the polarity can be changed by changing the anodizing current, and the porosity is increased by increasing the current.
[0058]
Formation of porous silicon by anodization requires holes in the anodic reaction, and for this reason, it is said that porous formation is performed mainly with p-type silicon in which holes exist (T. Unagami, J. et al. Electrochem. Soc., Vol. 127, 476 (1980)). However, on the other hand, there is a report that low resistance n-type silicon can be made porous (RP Holstrom and JY Chi, Appl. Phys. Lett., Vol. 42, 386 (1983)). It can be made porous with low-resistance silicon regardless of whether it is p-type or n-type. Further, it can be selectively made porous depending on the conductivity type, and only the p layer can be made porous by performing anodization in a dark place like a FIPOS (Full isolation by Porous Oxidized Silicon) process.
[0059]
Porous silicon obtained by anodizing single crystal silicon has pores with a diameter of several nanometers as observed by a transmission electron microscope, and its density is less than half that of single crystal silicon. Nevertheless, the single crystallinity is maintained, and it is possible to grow an epitaxial layer on the porous silicon. In addition, since a large amount of voids are formed in the porous layer, the surface area dramatically increases compared to the volume, and as a result, the chemical etching rate is the same as the etching rate of a normal single crystal layer. Compared to this, the speed is significantly increased. However, it is known that a good quality epitaxial layer can be obtained by annealing at 950 to 1100 ° C. in a hydrogen atmosphere prior to epitaxial growth. This is a high temperature reducing atmosphere, and the outermost surface of the porous layer is reconstructed (Nikkei Microdevice, July 1994, p. 76).
[0060]
Further, even if polycrystalline silicon is used instead of single crystal silicon, a porous layer can be obtained by anodization in the same manner. A crystalline silicon layer can be grown thereon (in this case, partial epitaxial growth corresponding to the size of polycrystalline silicon crystal grains is possible). Further details will be described in each embodiment.
[0061]
Next, a vapor phase growth method for forming the thin film semiconductor layer will be described. Examples of the vapor phase growth method include a thermal CVD method, an LPCVD method, a sputtering method, a plasma CVD method, and a photo CVD method. The source gas used for growth is Si ₂ H ₂ Cl ₂ , SiCl _Four , SiHCl _Three , SiH _Four , Si ₂ H ₆ , SiH ₂ F ₂ , Si ₂ F ₆ Typical examples include silanes and halogenated silanes.
[0062]
Further, for the purpose of obtaining a reducing atmosphere that promotes crystal growth as a carrier gas, hydrogen (H ₂ ) Is added. The ratio of the raw material gas to hydrogen is appropriately determined depending on the forming method, the type of raw material gas and the forming conditions, but is preferably 1:10 or more and 1: 1000 or less (introduction flow ratio), more preferably 1: It is desirable to set it to 20 or more and 1: 800 or less.
[0063]
Moreover, when forming a compound semiconductor layer, MOCVD method and MBE method are used. As source gases used for crystal growth, for example, when GaAs is formed, Ga (CH _Three ) _Three , AsH _Three , Al (CH _Three ) _Three Etc. are used.
[0064]
In addition, as the growth temperature, when silicon is grown by the thermal CVD method, the temperature is generally approximately 800 ° C. or higher and 1250 ° C. or lower, and more preferably controlled at 850 ° C. or higher and 1200 ° C. or lower. . Further, when GaAs is grown by the MOCVD method, it is preferable that the temperature is controlled at 650 ° C. or higher and 900 ° C. or lower. In the plasma CVD method, approximately 200 ° C. or more and 600 ° C. or less is appropriate, and more preferably 200 ° C. or more and 500 ° C. or less.
[0065]
Similarly, the pressure is approximately 10 except for the MBE method. ^-2 Torr to 760 Torr is suitable, more preferably 10 ^-1 Torr to 760 Torr. When using the MBE method, the back pressure is 10 ^-Five Torr or less is suitable, more preferably 10 ^-6 Torr or less.
[0066]
Next, a liquid phase growth method for forming a thicker crystalline semiconductor layer on the crystalline semiconductor layer grown by the vapor phase growth method will be described. FIG. 3 is a schematic correlation diagram in a thermal equilibrium state of the solvent M and the solute S (for example, silicon) for explaining the liquid phase growth method in the production method of the present invention.
[0067]
In FIG. 3, the horizontal axis 501 represents the concentration of the solute S in the solution (in some cases, apparent), the left end represents the state of the pure solvent, and the concentration of the solute S increases toward the right. The vertical axis 502 represents the temperature of the solution, and the state of the solution is roughly divided into two regions with the curve 503 as a boundary. In P in the region 504, the solute S is uniformly dissolved in the solvent M, and the concentration thereof coincides with the concentration shown on the horizontal axis. In the region 505, a part of the solute S is solidified and deposited. For example, in Q, the solid S and the solution having the concentration Dq coexist. When a substrate made of a material that does not melt at this temperature is immersed in the solution in the state R0 on the curve 503 and the temperature of the solution is slowly lowered, the concentration of the solute S in the solution follows the curve 503, for example, Decreasing to R1. Solute S corresponding to the concentration difference between R0 and R1 is deposited as a solid on the surface of the substrate. In particular, when the substrate is crystalline, the solid S may become crystalline that inherits the crystallinity of the substrate, which is called epitaxial growth. Usually, when the material of the substrate matches the solid S, the epitaxial growth is most easy, but even if it is heterogeneous, the epitaxial growth is possible (heteroepitaxial growth). In this manner, a thin film semiconductor layer can be grown on the surface of the crystalline first substrate.
[0068]
Generally, the solution is just saturated or slightly unsaturated, and after some time has passed since the substrate is immersed, the solution is adjusted to saturation and crystal growth is started. By doing so, it is considered that impurities and defects on the surface of the substrate are removed by the effect of thermal equilibrium, and high quality crystals are likely to grow.
[0069]
Epitaxial growth is performed in a state where the liquid phase growth method is closest to the thermal equilibrium state, so that a high-quality thin film semiconductor layer can be easily obtained, and the cost of raw materials necessary for deposition is low. However, it has been found that when a crystal phase grown by a vapor phase growth method is actually grown on a crystalline semiconductor layer by a liquid phase method, several problems occur.
[0070]
(Experiment 1)
A p-type silicon wafer having a porous layer formed on the surface by standard anodization was maintained in a hydrogen stream at a surface temperature Tsurf = 1050 ° C. for 30 minutes, and then cooled to 900 ° C.
[0071]
Next, dichlorosilane (SlH) is used with hydrogen as a carrier gas. ₂ Cl ₂ ) As a source gas and phosphine (PH _Three ) As an n-type dopant and n by a thermal CVD method ⁺ Crystal Si with a mold thickness of 0.5 μm was deposited.
[0072]
The silicon wafer taken out from this CVD apparatus is set in a liquid phase growth apparatus whose inside is a reducing atmosphere with a hydrogen stream, and silicon is dissolved in a metal indium solvent at Tm = 900 ° C. to a concentration just saturated, When a wafer with a surface temperature Tsurf = 900 ° C. was immersed in a solution prepared by adding some gallium (Ga) as a p-type dopant and cooled slowly at a cooling rate of −1 ° C./min, the surface of the silicon wafer was P with a thickness of 25 μm ^- A silicon layer of the mold was deposited, and this was used as Sample 1.
[0073]
N for comparison ⁺ Following the mold silicon layer, diborane (B ₂ H ₆ ) As a p-type doping gas and p of the same thickness ^- A silicon layer of the mold was deposited as Sample 2.
[0074]
For further comparison, n ⁺ P on the single crystal wafer of the same type as in Sample 1. ^- A silicon layer of the mold was deposited as Sample 3.
[0075]
When the RHEED images of both samples were observed, spot images were observed in all samples and it was confirmed that epitaxial growth occurred. However, the samples 2 and 3 had clearer spots and the streak lines and Kikuchi lines. It was observed that the quality of the crystals was high. Further, each sample was immersed in etching in which potassium dichromate was dissolved in an aqueous solution of hydrofluoric acid and left to stand for 5 minutes to reveal defects (referred to as seco-etching). 10 by observation ⁸ Piece / cm ² While some defects were observed, Sample 2 and Sample 3 had 10 defects. ^Five Piece / cm ² Only the following defects were observed. In other words, it has been found that when a film formed by the vapor phase growth method and a film formed by the liquid phase growth method are laminated, an inherent problem occurs.
[0076]
(Experiment 2)
The CVD apparatus used in Experiment 1 and the liquid phase growth apparatus were connected by a gate valve, and modified so that the sample could be transferred without being exposed to the atmosphere. First, n-type p-type silicon wafer with the same porous layer used in Experiment 1 is formed under the same conditions. ⁺ A silicon film was deposited. Subsequently, while flowing hydrogen into the CVD apparatus side and the liquid phase growth apparatus side, the gate valve was opened and the wafer was transferred from the CVD apparatus side to the liquid phase growth apparatus side. After that, as in Experiment 1, p ^- A silicon film of the type was deposited and used as sample 4.
[0077]
Next, in order to confirm the effect of the modification of the apparatus, the CVD apparatus side was opened to the atmosphere after waiting for the temperature of the sample to drop to room temperature after completion of the growth by the CVD method. After that, the atmosphere is again replaced with hydrogen, and the sample is transferred to the liquid phase growth apparatus side. ^- A sample silicon film was deposited as Sample 5. Both the RHEED image results and the Secco etch results clearly showed that Sample 4 was more crystalline than Sample 5.
[0078]
The present inventors interpret the results of Experiments 1 and 2 as follows. In other words, the surface of the crystal that has been grown by vapor phase growth is contaminated with chlorine, for example, and when this occurs when the reducing atmosphere is broken and exposed to the atmosphere, it undergoes a hydrolysis reaction and oxidation of the surface proceeds. It is interpreted that the subsequent crystal growth was adversely affected, and therefore the adverse effect of contamination could be suppressed by maintaining a reducing atmosphere between the vapor phase growth and liquid phase growth methods.
[0079]
(Experiment 3)
A series of samples were prepared in the same manner as Sample 4 in Experiment 2, except that the surface temperature Tsurf of the substrate just before the substrate was immersed in the solution was changed. All samples showed good crystallinity. Next, the electrode which laminated | stacked magnesium and aluminum was vapor-deposited on the surface of this sample. Magnesium is p ^- Used to obtain ohmic contact with mold silicon. These samples are n ⁺ Type and p ^- Since it is a mold junction, it exhibits rectification as a diode. p ^- The ratio of the current value when + 1V is applied to the mold and the current value when -1V is applied is defined as a rectification ratio, and the rectification ratio of each sample is shown in Table 1.

As shown in Table 1, a higher rectification ratio is obtained when Tsurf is lower than the temperature of the solution (Tm = 900 ° C.). When Tsurf is high, etch back occurs immediately after the substrate is immersed in the solution, and the n-type dopant is dissolved in the solution. ^- It is considered that the n-type dopant is mixed in the active layer which should be a type, and the junction characteristics are adversely affected.
[0080]
Next, formation of the back surface field will be described. P on the substrate 105 side in FIG. ⁺ (N ⁺ ) Layer 104 is active (p ^- (N ^- )) Separately from the layer 103, it can be grown by a liquid phase method. Alternatively, a dopant diffusion source is applied or deposited on the surface of the active layer 103, and then dopant atoms are implanted by thermal diffusion or ion implantation. May be formed.
[0081]
Next, the crystalline first substrate and its reuse will be described. As already described, in order to grow a thin film silicon crystal, it is best to use a silicon wafer as the first substrate. In order to perform anodization, a wafer having a bulk p-type doping may be used, or only the surface may be p-type doped. As the method, methods such as thermal diffusion and ion implantation are used. The P layer mainly becomes a porous layer by anodization.
[0082]
Further, it is necessary to selectively remove the porous layer 202 remaining on the active layer 203 peeled from the silicon crystal substrate. In addition, it is necessary to selectively remove the porous layer 202 remaining on the surface of the silicon crystal substrate from which the active layer 203 has been peeled off and prepare for reuse. Ordinary silicon etchant or porous silicon selective etchant hydrofluoric acid, or a mixture of hydrofluoric acid with at least one of alcohol or hydrogen peroxide, or buffered hydrofluoric acid or buffer Only at least one porous silicon can be subjected to electroless wet chemical etching using at least one kind of mixed liquid obtained by adding at least one of alcohol or hydrogen peroxide water to dehydrofluoric acid.
[0083]
The thickness of the first substrate gradually decreases when the peeling process is repeated. Moreover, there is a tendency that unevenness and defects gradually increase on the surface. Although the number of times of repeated use can be limited due to these factors, how many times an expensive silicon single crystal wafer can be used has a great influence on the cost. Several improvements can be considered from this viewpoint. That is, the thickness can be recovered by performing epitaxial growth on the surface of the substrate having a reduced thickness. In this case, it is particularly advantageous to use a liquid phase growth method that allows growth at a lower cost.
[0084]
This method also has several advantages from the viewpoint of cost reduction. That is, by doping this epitaxial layer into p-type during growth, the step of doping the surface into p-type becomes unnecessary. Further, even if a low-quality silicon wafer having an indefinite impurity concentration is used as the crystalline first substrate, the reproducibility of the anodizing process is improved and the quality of the porous layer is stabilized. Further, the reproducibility of the anodization can be further improved if the epitaxial layer which is not doped or deposited at a lower concentration is deposited prior to the step of doping the surface into p-type. In addition, if the surface becomes rough due to repeated use, the subsequent process is greatly affected, but mechanical polishing can be used together if necessary.
[0085]
So far, the description has been made on the assumption that the thin film semiconductor is a single crystal, but this is not essential. In application as a solar cell, even if it is polycrystalline, it is practical if the size of crystal grains is about 1 mm as a guide. Even if the crystalline first substrate is polycrystalline, epitaxial growth occurs locally within the range of each crystal grain, and a polycrystalline thin film semiconductor layer is obtained. Further details will be described in each embodiment.
[0086]
In the solar cell of the present invention, a polymer film or the like is suitably used as the low heat resistant substrate material for transferring the thin film crystalline semiconductor layer, and a typical example is a polyimide film. Also, a plastic plate such as glass or resin can be used.
[0087]
Further, in the solar cell of the present invention, as a method for bonding the substrate and the thin film crystalline semiconductor layer, a conductive metal paste such as a copper paste or a silver paste is inserted between and closely adhered to each other, and then fired and fixed. The method is preferably used. In this case, the fired metal such as copper or silver also functions as a back electrode and a back reflection layer. In the case of a substrate such as a polymer film, the softening point of the film substrate with the substrate and the thin film crystal semiconductor layer in close contact (in this case, a back electrode is formed in advance on the surface of the thin film crystal semiconductor layer). The both may be fixed by raising the temperature.
[0088]
In the solar cell of the present invention, the surface of the semiconductor layer can be textured for the purpose of reducing the reflection loss of incident light. In the case of silicon, hydrazine, NaOH, KOH or the like is used. The height of the texture pyramid to be formed is suitably in the range of several μm to several tens of μm.
[0089]
【Example】
Hereinafter, the method of the present invention will be described in more detail. However, the gist of the present invention is as described above, and the present invention is not limited to the following examples.
[0090]
[Example 1]
FIG. 4 shows an example of a solar cell semiconductor layer growth apparatus suitable for carrying out the present invention. As shown in FIG. 4, the entire apparatus is roughly divided into three parts. Reference numeral 601 denotes a load lock chamber, and the inside can be kept secret by closing the open / close door 602. Reference numeral 603 denotes a nitrogen introduction line which can replace the internal atmosphere with nitrogen. Reference numeral 604 denotes a vapor phase growth tank, which can transfer a sample to and from the load lock chamber 601 through a gate valve 605. The vapor phase growth tank 604 is supplied with SiH from a source gas introduction line 606. ₂ Cl ₂ It is possible to introduce a source gas such as a dopant gas or hydrogen while independently controlling the flow rate. Reference numeral 608 denotes a heater which can heat the substrate 616 placed inside the vapor phase growth tank 604. A plurality of substrates 616 in which two silicon wafers are bonded back to back are arranged in parallel at a fixed interval by a holder. The substrate can be moved up and down through a gate valve by a transfer mechanism (not shown). The source gas is reduced on the heated substrate, and silicon is deposited on the substrate. Reference numeral 609 denotes a liquid phase growth tank which can transfer a sample to and from the vapor phase growth tank 604 through a gate valve 610. Hydrogen is supplied to the liquid phase growth tank 609 from the hydrogen introduction line 611, and the atmosphere during the liquid phase growth can be kept reducible. Reference numeral 614 denotes a carbon boat which is heated by a heater 613 so that an element constituting a semiconductor such as silicon and a dopant element are dissolved in a low melting point metal such as In, if necessary.
[0091]
Next, a method for forming a solar cell by transferring a single crystal silicon layer to a polyimide film by the process shown in FIG. 2 using this apparatus will be described.
[0092]
First, BCl is applied to the surface of a single crystal silicon wafer 201 having a thickness of 500 μm. _Three P is used as a thermal diffusion source to perform thermal diffusion of B at a temperature of 1200 ° C. ⁺ A layer was formed to obtain a diffusion layer of about 3 μm (FIG. 2A).
[0093]
Next, anodization was performed in the HF solution under the conditions shown in Table 2 to form a porous silicon layer 202 on the wafer (FIG. 2B).

The substrates thus prepared were set back-to-back so that the porous layers face each other, and 5 sets were set in a quartz glass holder so that a distance of 1 cm was maintained in parallel. This was set in the load lock chamber of the apparatus of FIG. 4 and the door was closed, and then the atmosphere inside was replaced with nitrogen.
[0094]
Next, the gate valve 605 was opened, and the substrate 616 of the substrate holder was transferred to the vapor phase growth tank 604. After the transfer, the gate valve 605 was closed, the inside was replaced with hydrogen, and the temperature of the substrate was started while flowing hydrogen. When the temperature was raised to 1000 ° C., the state was maintained for 30 minutes. During this time, the smoothing of the porous layer surface proceeded.
[0095]
Next, n having a thickness of 0.2 μm under the conditions shown in Table 3 was used. ⁺ A first crystalline silicon layer of the mold was deposited. When the growth was completed, the temperature of the substrate holder was lowered to 900 ° C. while replacing the inside of the vapor phase growth tank 604 with hydrogen.

On the other hand, after the growth was completed, the inside of the vapor phase growth tank 604 was replaced with hydrogen. Inside the liquid phase growth tank 609, silicon was dissolved in metallic indium at 900 ° C. inside the boat 614 until saturation, and stirring was performed so that the solution was uniform. When the melt can be adjusted, the gate valve 610 is opened, the substrate holder 616 is slowly immersed in the melt 615, and then slowly cooled at a cooling rate of −1 ° C./min. When 25 minutes have elapsed, the gate valve is opened and the substrate is opened. The holder was lifted from the melt. An active layer with a thickness of 20 μm was deposited. The substrate holder was accommodated in the vapor growth tank 604 and the gate valve was closed. Here, a 0.5 μm-thick p was again formed by vapor deposition under the conditions shown in Table 4. ⁺ A third crystalline silicon layer of the mold was deposited (FIG. 2 (c)).

After the growth was completed, hydrogen was allowed to flow and the substrate holder was allowed to cool. When the temperature of the sample dropped to 200 ° C., the gate valve 605 was opened, the substrate holder was transferred to the load lock chamber 601, the gate valve 605 was closed, the inside was replaced with nitrogen, and the sample was taken out of the apparatus.
[0096]
A copper paste 209 is applied to one side of a polyimide film 205 having a thickness of 50 μm by screen printing to a thickness of 20 μm. ⁺ The thin film silicon layer 204 was adhered and adhered. In this state, the copper paste was fired at 300 ° C. for 20 minutes in an oven and the polyimide film and the wafer were fixed (FIG. 2D).
[0097]
For the fixed polyimide film and the wafer, the surface of the wafer that is not bonded is fixed with a vacuum chuck (not shown), and a force is applied from one end of the polyimide film 205 to perform peeling. The silicon layers 206, 203, and 204 were peeled from the wafer 201 and transferred onto the polyimide film 205 (FIG. 2 (e)).
[0098]
The residue of the porous layer 202 remaining on the thin film silicon layer 206 peeled off from the wafer 201 was selectively etched while stirring with a mixed solution of hydrofluoric acid, hydrogen peroxide solution and pure water. The thin film silicon layer 206 remained without being etched, and only the residue of the porous layer 202 was completely removed (FIG. 2 (f)). In the non-porous silicon single crystal, the etching rate with respect to the above-mentioned etching solution is extremely low, and the selectivity with respect to the etching rate of the porous layer is 10 ^Five The amount of etching of the non-porous silicon layer (about several tens of thousands) can be ignored in practice. As a result of cross-sectional observation with a transmission electron microscope, it was confirmed that no new crystal defects were introduced into the thin film silicon layer and that good crystallinity was maintained.
[0099]
Finally n ⁺ An ITO transparent conductive film (82 nm) / collecting electrode (Ti / Pd / Ag (400 nm / 200 nm / 1 μm)) is formed on the silicon layer 206 of the mold by EB (Electron Beam) deposition to form a solar cell (FIG. 2 (g)).
[0100]
About the thin film single crystal silicon solar cell on polyimide thus obtained, AM1.5 (100 mW / cm ² ) Measurement of the IV characteristics under light irradiation gave a conversion efficiency of 14.9%.
[0101]
Further, the porous layer 202 remaining on the peeled silicon wafer 201 was also removed by etching in the same manner as described above to obtain a smooth surface (FIG. 2 (h)). A plurality of thin-film single crystal solar cells having a high-quality semiconductor layer were obtained by repeating the above-described steps using the reclaimed wafer thus obtained.
[0102]
[Example 2]
Using the apparatus of FIG. 4, a solar cell was produced by the process of FIG.
[0103]
First, BCl is applied to the surface of a single crystal silicon wafer 701 having a thickness of 500 μm. _Three P is used as a thermal diffusion source to perform thermal diffusion of B at a temperature of 1200 ° C. ⁺ A layer was formed to obtain a diffusion layer of about 3 μm (FIG. 5A).
[0104]
Next, anodization was performed in the HF solution under the conditions of Example 1 to form a porous silicon layer 702 on the wafer (FIG. 5B).
[0105]
Next, using the vapor phase growth method under the same conditions as in Example 1, ⁺ A type thin film crystalline silicon layer 703 was epitaxially grown (FIG. 5C).
[0106]
Next, as in Example 1, the liquid phase growth method was used while maintaining a reducing atmosphere. ^- An active layer 704 which is a thin film crystalline silicon of the type was epitaxially grown (FIG. 5D).
[0107]
Again, n is vapor-phase grown under the same conditions as in Example 1. ⁺ A type thin film crystalline silicon layer 705 was epitaxially grown (FIG. 5E).
[0108]
At this point, the transparent electrode 706 made of ITO was deposited using a commercially available sputtering apparatus (FIG. 5 (f)).
[0109]
In this state, a water-soluble adhesive of binding adhesive 707 (AGX-5137 manufactured by Nitta Gelatin Co., Ltd.) is applied to the surface, and a water-permeable substrate such as commercially available cardboard 708 (second substrate) is pasted. Then, it was dried (FIG. 5 (g)).
[0110]
In this state, when the silicon wafer 701 was vacuum chucked and a force was applied to the cardboard 708, the porous layer 702 was broken, and the semiconductor layer was peeled off from the wafer 701 together with the cardboard 708.
[0111]
The peeled sample is now stuck on a stainless steel plate 710 (third substrate) coated with copper paste 709, pre-baked at 150 ° C., and then 80 ° C. hot water is permeated from behind the cardboard 708. The adhesive 703 was dissolved and peeled off (FIG. 5 (j)).
[0112]
Thereafter, the adhesive residue remaining on the surface of the transparent electrode 706 was washed with water, and further, the collector electrode 711 was printed on the surface with a copper paste and temporarily fired, followed by firing at 500 ° C. (FIG. 5 (k )). Copper has a high reflectance with respect to sunlight transmitted through the semiconductor layer without being absorbed, and can be absorbed again by the semiconductor layer, so that even a solar cell made of a relatively thin semiconductor layer can obtain high efficiency. I can do it.
[0113]
In addition, this configuration is characterized in that the porous layer 702 remaining after peeling in FIG.
[0114]
On the other hand, after removing the residue of the porous layer 702 by etching and smoothing the surface of the wafer 701 peeled in FIG. 5 (h) (FIG. 5 (l)), the thickness is about 3 μm by the liquid phase growth method. P ⁺ A layer 701 ′ was grown (FIG. 5 (m)), and using the silicon wafer 701, the above steps were repeated again to produce a solar cell.
[0115]
About the thin-film single crystal silicon solar cell on the stainless steel plate thus obtained, AM1.5 (100 mW / cm ² ) When the IV characteristics under light irradiation were measured, the thing by the 1st process and the thing by the 2nd process showed the energy conversion efficiency of 15% or more.
[0116]
In addition, the present invention may not only reduce the adhesive force by including water, but may also include other means such as a solvent. It can be obtained.
[0117]
[Example 3]
A solar cell was produced in the same manner as in Example 2 by the process of FIG. However, the semiconductor layer 703 grown on the vapor phase on the porous layer 702 was not doped. Further, when the active layer 704 is grown, the growth of silicon is finished, and the POC is grown in the vapor phase growth tank 604 of FIG. _Three By vapor phase diffusion method using silicon, heat treatment is performed at 1200 ° C. for 1 hour from the surface of the silicon layer, and P is thermally diffused near the surface of the silicon to ⁺ A mold layer 705 was formed. At the same time p ⁺ Due to the thermal diffusion of B from the porous layer 702 of the mold, the semiconductor layer 703 becomes p ⁺ It became a mold.
[0118]
Thereafter, the formation of the transparent electrode 706 (FIG. 5 (f)) and subsequent steps were performed in the same manner as in Example 2 to produce a solar cell. In addition, the used wafer 701 was processed in the same manner and then reused to make a new solar cell.
[0119]
About the thin film single crystal silicon solar cell on the stainless steel plate thus obtained, AM1.5 (100 mW / cm ² ) When the IV characteristics under light irradiation were measured, the thing by the 1st process and the thing by the 2nd process showed the energy conversion efficiency of 15% or more.
[0120]
[Example 4]
In this embodiment, a staggered field effect transistor using single crystal silicon is manufactured by the process of FIG.
[0121]
As in Example 1, BCl was applied to the surface of a single crystal silicon wafer 801 having a thickness of 500 μm. _Three P is used as a thermal diffusion source to perform thermal diffusion of B at a temperature of 1200 ° C. ⁺ A layer was formed to obtain a diffusion layer of about 3 μm. Subsequently, a porous layer 802 was formed in the same manner as in Example 1 (FIGS. 6A to 6B).
[0122]
Next, a sample is set in the apparatus of FIG. ⁺ A thin film silicon layer 803 of the mold was deposited (FIG. 6C).
[0123]
Next, while maintaining the reducing atmosphere, the sample was transferred to the liquid phase growth tank and the thickness was 0.3 μm. ^- After depositing a thin film silicon layer 804 of the mold, it was removed from the apparatus of FIG. 4 (FIG. 6D).
[0124]
Next, p by heat treatment in water vapor ^- A 0.1 μm surface side of the thin film silicon layer 804 was oxidized to form a gate insulating film 805 (FIG. 6E).
[0125]
An aluminum layer was deposited thereon by sputtering, and a gate electrode / gate wiring 806 was formed by a photolithography process (FIG. 6F). On top of this, SiO by the sol-gel method ₂ A glass substrate 808 was attached with the film 807 (FIG. 6G).
[0126]
Thereafter, the wafer 801 is peeled off and the residue of the porous layer 802 is removed (FIG. 6 (i)), and then n ⁺ A thin film silicon layer 803 of the mold is patterned as 803 'and 803 "by a photolithography process, a silicon nitride layer is further deposited thereon, patterned as 809 by a photolithography process, and an aluminum layer is further deposited. Then, patterning was performed by a photolithography process to form a drain electrode / drain wiring 810 ′ and a source electrode / source wiring 810 ″ (FIGS. 6H to 6L).
[0127]
The transistor thus fabricated is p ^- Since the layer was a single crystal and was thin, an extremely high drain current on / off ratio was obtained by on / off of the gate voltage, and the on current was large. Therefore, even if the area of the transistor is small, it has a large driving capability. In addition, because it is a staggered type while using a single crystal, it has a high degree of freedom in wiring of drain and gate as well as a transistor using amorphous silicon. When used for liquid crystal matrix driving, etc., it has high contrast, high speed operation, high Aperture ratio can be easily realized.
[0128]
【The invention's effect】
As described above, according to the present invention, a thin semiconductor layer is grown on a single crystal substrate by a vapor phase growth method that allows easy control of the growth, and the transfer conditions are strictly controlled and succeeded. It is possible to peel off a crystal semiconductor layer with a thickness necessary for absorption of sunlight by epitaxial growth using a liquid phase method with low raw material cost, and an expensive substrate can be used repeatedly. A cost-effective and flexible solar cell can be produced.
[0129]
Further, by maintaining a reducing atmosphere throughout, it is easy to obtain a thin film semiconductor layer having a high-quality junction.
[0130]
Further, as the substrate, a polycrystal or a substrate having a high impurity concentration can be used, and further cost reduction can be achieved.
[0131]
In addition, a thin film crystal solar cell with high conversion efficiency can be obtained on a low heat-resistant substrate, whereby a high-quality solar cell with mass productivity can be provided to the market.
[0132]
Further, according to the present invention, a thin film crystal solar cell having good characteristics is formed by peeling off from a substrate, and the substrate is regenerated and used repeatedly so that the material can be effectively used. Can be made.
[0133]
In addition, in order to compensate for the decrease in the thickness of the first substrate due to the formation and peeling of the porous layer, the first substrate is grown by growing a crystal layer on the surface of the first substrate by the liquid phase growth method. In addition to effective use, the porous layer can be optimized without being directly affected by the quality of the substrate.
[0134]
Further, for example, when a transistor is produced using the method for producing a semiconductor substrate of the present invention, a transistor having excellent characteristics such as having a large driving capability can be obtained even if the transistor area is small. In addition, since it becomes easy to produce a staggered field effect transistor using a single crystal as described in the embodiments, the degree of freedom of wiring of the drain and gate is as large as that of a transistor using amorphous silicon, and the liquid crystal When used for matrix driving, etc., high contrast, high speed operation, and high aperture ratio can be easily realized.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a solar cell of the present invention.
FIG. 2 is a process diagram illustrating a method for manufacturing a solar cell according to the present invention.
FIG. 3 is a diagram for explaining the principle of a liquid phase growth method.
FIG. 4 is a schematic configuration diagram of a crystal growth apparatus suitable for carrying out the method of the present invention.
FIG. 5 is a process diagram illustrating another example of a method for manufacturing a solar cell according to the present invention.
FIG. 6 is a process diagram for explaining a method of manufacturing a staggered field effect transistor according to the method of the present invention.
[Explanation of symbols]
201, 701, 801 Crystal substrate (first substrate)
202, 202a, 202b, 702, 802 Porous layer
103, 203, 704 Active layer
104,204 p ⁺ Layer (or n ⁺ layer)
105, 205, 708 Second substrate
106,206 n ⁺ Layer (or p ⁺ layer)
107,207 Antireflection layer (transparent conductive layer)
108, 208, 711 Current collecting electrode
109,209 Back electrode
501 Concentration of solute
502 Solute temperature
503 Curves that divide regions with different phase states
504 Area where only homogeneous solution exists
505 Area where solution and solid solute coexist
601 Load lock room
604 Vapor growth tank
609 Liquid phase growth tank
605,610 Gate valve
608,613 heater
614 carbon boat
615 low melting point metal
616 substrate
803, 803 ', 803 "n ⁺ Type thin film silicon layer
804 p ^- Type thin film silicon layer
805 Gate insulating film
806 Gate electrode
810 'drain electrode
810 ″ source electrode

Claims (14)

薄膜半導体層を用いた半導体基材の製造方法において、少なくとも、
ｉ）結晶質の第１の基体の表面に多孔質層を形成する工程と、
ｉｉ）還元性の雰囲気の中で原料ガスを分解して前記多孔質層の表面に第１の薄膜半導体層を気相成長させる工程と、
ｉｉｉ）前記還元性の雰囲気を保持したまま、第２の薄膜半導体を構成する元素を飽和または過飽和まで溶解した溶液に、前記第１の薄膜半導体層を浸漬して、前記第１の薄膜半導体層表面に、これとは異なる導電型の第２の薄膜半導体層を液相成長させる工程と、
ｉｖ）前記第２の薄膜半導体層または第２の薄膜半導体層の上にさらに形成された層の表面に、第２の基体を貼り合わせる工程と、
ｖ）前記多孔質層に力を作用させて、前記第１の薄膜半導体層を前記第１の基体より剥離して前記第２の基体に転写する工程と、を有することを特徴とする半導体基材の製造方法。In the method for producing a semiconductor substrate using a thin film semiconductor layer, at least,
i) forming a porous layer on the surface of the crystalline first substrate;
ii) decomposing a source gas in a reducing atmosphere to vapor-phase grow a first thin film semiconductor layer on the surface of the porous layer;
iii) While maintaining the reducing atmosphere, the first thin film semiconductor layer is immersed in a solution in which an element constituting the second thin film semiconductor is dissolved to saturation or supersaturation. Liquid phase growth of a second thin film semiconductor layer of a different conductivity type on the surface;
iv) bonding a second substrate to the surface of the second thin film semiconductor layer or a layer further formed on the second thin film semiconductor layer;
and v) applying a force to the porous layer to peel the first thin film semiconductor layer from the first substrate and transferring it to the second substrate. A method of manufacturing the material. 前記第２の基体を貼り合わせる工程は、接着剤により貼り合わせることを特徴とする請求項１記載の半導体基材の製造方法。  2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the step of bonding the second substrate is performed by bonding with an adhesive. 前記接着剤は、水溶性接着剤であることを特徴とする請求項２記載の半導体基材の製造方法。  The method for manufacturing a semiconductor substrate according to claim 2, wherein the adhesive is a water-soluble adhesive. 前記第２の基体の前記剥離面に第３の基体を貼り合わせる工程と、前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程と、を有することを特徴とする請求項１〜３のいずれかに記載の半導体基材の製造方法。  A step of bonding a third substrate to the peeling surface of the second substrate; and a step of peeling the thin film semiconductor layer from the second substrate and transferring the thin film semiconductor layer to the third substrate. The manufacturing method of the semiconductor base material in any one of Claims 1-3. 前記第２の基体は、透水性基体であることを特徴とする請求項１〜４のいずれかに記載の半導体基材の製造方法。  The method for producing a semiconductor substrate according to claim 1, wherein the second substrate is a water-permeable substrate. 前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、前記接着剤の接着力を低下させることにより行なわれることを特徴とする請求項４記載の半導体基材の製造方法。  5. The semiconductor substrate according to claim 4, wherein the step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force of the adhesive. A method of manufacturing the material. 前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、前記第２の基体を通して前記接着剤の接着力を低下させることにより行なわれることを特徴とする請求項４記載の半導体基材の製造方法。  The step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force of the adhesive through the second substrate. Item 5. A method for producing a semiconductor substrate according to Item 4. 前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、透水性の第２の基体に水を含ませて接着力を低下させることにより行なうことを特徴とする請求項４記載の半導体基材の製造方法。  The step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force by adding water to the water-permeable second substrate. The manufacturing method of the semiconductor base material of Claim 4. 前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、水溶性接着剤に水を含ませて接着力を低下させることにより行なうことを特徴とする請求項４記載の半導体基材の製造方法。  The step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate is performed by reducing the adhesive force by adding water to the water-soluble adhesive. 4. A method for producing a semiconductor substrate according to 4. 前記第２の基体から前記薄膜半導体層を剥離して前記第３の基体に転写する工程は、透水性の前記第２の基体を通して水溶性接着剤に水を含ませ、該接着剤の接着力を低下させることにより行なうことを特徴とする請求項４記載の半導体基材の製造方法。  In the step of peeling the thin film semiconductor layer from the second substrate and transferring it to the third substrate, water is included in the water-soluble adhesive through the water-permeable second substrate, and the adhesive strength of the adhesive 5. The method for producing a semiconductor substrate according to claim 4, wherein the method is carried out by lowering. ｖｉ）前記剥離後の第１の基体の表面を処理して再使用することを特徴とする請求項１〜１０のいずれかに記載の半導体基材の製造方法。  vi) The method of manufacturing a semiconductor substrate according to any one of claims 1 to 10, wherein the surface of the first substrate after the peeling is treated and reused. 前記第１の薄膜半導体層を剥離後の前記第１の基体の表面を処理した後、その表面に、液相成長法で、不純物をドープした前記第１の基体と同じ半導体の層を成長してから、再度前記ｉ）からｉｖ）を繰り返す工程を有することを特徴とする請求項１１記載の半導体基材の製造方法。  After the surface of the first substrate after the first thin film semiconductor layer is peeled off, the same semiconductor layer as the first substrate doped with impurities is grown on the surface by a liquid phase growth method. 12. The method for producing a semiconductor substrate according to claim 11, further comprising a step of repeating the steps i) to iv) again. 前記不純物をドープした半導体層を形成するに先立ち、前記処理後の第１の基体の表面に液相成長法で、不純物をドープしない又はより低濃度の不純物をドープした半導体層を形成した後、再度前記ｉ）からｉｖ）を繰り返す工程を有することを特徴とする請求項１２記載の半導体基材の製造方法。  Prior to forming the semiconductor layer doped with impurities, after forming a semiconductor layer that is not doped with impurities or doped with a lower concentration of impurities by liquid phase growth on the surface of the first substrate after the treatment, 13. The method of manufacturing a semiconductor substrate according to claim 12, further comprising the step of repeating steps i) to iv). 前記第１の基体として、純度９９．９９％以下の半導体を使用することを特徴とする請求項１〜１３のいずれかに記載の半導体基材の製造方法。  The semiconductor substrate manufacturing method according to claim 1, wherein a semiconductor having a purity of 99.99% or less is used as the first substrate.

Images