JP3645965B2 - Image display control device - Google Patents
Image display control device Download PDFInfo
- Publication number
- JP3645965B2 JP3645965B2 JP12923096A JP12923096A JP3645965B2 JP 3645965 B2 JP3645965 B2 JP 3645965B2 JP 12923096 A JP12923096 A JP 12923096A JP 12923096 A JP12923096 A JP 12923096A JP 3645965 B2 JP3645965 B2 JP 3645965B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- image signal
- average value
- selecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、入力される画像信号の水平・垂直の画素構成が、出力する画像信号の水平・垂直の画素構成よりも大きいときに、出力画像信号の水平・垂直の画素構成を表示装置に適合させた所定の大きさとなるように制御する画像表示制御装置に関するものである。
【0002】
【従来の技術】
液晶表示装置などのように表示する部分の画素構成が一定となる表示装置において、同一画素構成からなる画像信号が入力された場合には問題はないが、表示装置の画素構成よりも水平・垂直が大きな画素構成からなる画像信号が入力された場合には、表示しきれない部分が発生する。
【0003】
この場合、入力画像信号と出力画像信号の構成比が整数のときには、単純に間引きをして表示することができる。例えば、図5に示すように、水平方向500画素の表示装置に、入力画像信号の水平画素数が1000画素の画像を入力する場合には、入力画像信号の画素を一つおきに間引きすることで、水平方向の全体を表示することが可能である。すなわち、2対1に縮小することにより表示することができる。また、垂直方向についても、水平方向と同様な倍率で間引きを行い表示することができる。
【0004】
【発明が解決しようとする課題】
上記のような入出力関係の場合には特に問題はないが、入力画像信号と表示装置の表示画像の画素数の割合が近接している場合には、単純に整数の倍率で表示すると、表示領域を有効に活用できず、また表示画像も見ずらくなる。
【0005】
例を挙げて説明すると、入力画像信号の水平画素数が768画素で、表示装置の水平画素数が640画素とすると、その比率は1.2対1となって、そのまま表示すると約2割は表示することができない。そこで、上記のように、入力画像信号の水平画素数を一つおきに間引いて2分の1にすると、水平方向の画素数は384画素となって、画素数が大幅に減り表示領域を有効に活用することができないことになる。また、入力画像信号の水平画素768のうち中心部の384画素に重要な情報があり、両サイドの192画素についてはあまり重要でないデータがある場合でも、重要なデータも、重要でないデータもそれぞれ2部分の1にされるため、表示領域を有効に活用できない。このことは、垂直方向についても同様である。
【0006】
本発明は、上記のような課題を解決するためになされたもので、その目的とするところは、入力画像信号の縮小倍率が整数比でない場合でも有効に表示が可能で、かつ表示装置の表示領域内で重要情報を有効に表示することのできる画像表示制御装置を提供することにある。
【0007】
【課題を解決するための手段】
上述課題を解決するために、本発明は、次のような手段を採用した。
すなわち、請求項1に記載の画像表示制御装置は、入力する画像信号の構成がK画素×L画素(K,Lは正の整数で変数)からなり、出力画像信号がM画素×N画素(M,Nは正の整数で定数、K>M,L>N)からなる画像表示制御装置において、水平方向に隣接する4画素に対して所定画素Aと隣接する画素Bの平均値Vを演算する第1の演算手段と、前記画素Bに隣接する画素Cと、前記画素Cと隣接する画素Dの平均値Wを演算する第2の演算手段と、前記画素Aと前記平均値Vとを所定モードに応じて選択する第1の選択手段と、前記画素Cと前記平均値Wとを前記所定モードに応じて選択する第2の選択手段と、前記第1の選択手段により選択された画素Xと前記第2の選択手段により選択された画素Yとの平均値Zを演算する第3の演算手段と、前記画素Xと前記画素Zとを前記所定モードに応じて選択する第3の選択手段とを備え、前記第1、第2、第3の選択手段の選択により入力画像信号を制御して出力画像信号に変換するようにしたことを特徴としている。
【0008】
このような構成にした場合、入力された水平方向に隣接する4画素A,B,C,Dに対して、第1、第2、第3の選択手段がそれぞれ画素A、画素C、画素Xを選択した場合には、出力画像信号の圧縮倍率は1/1となる。また、例えば第1の選択手段が画素Vを選択し、第2、第3の選択手段がそれぞれ画素C、画素Xを選択すると、出力画像信号の圧縮倍率は3/4となる。なお、この場合、第1の選択手段が画素Aを選択し、第2、第3の選択手段がそれぞれ画素W、画素Xを選択しても、同様に出力画像信号の圧縮倍率は3/4となり、入力画素のどの部分の圧縮を行うかは、適宜選択することができる。
【0009】
また、第1の選択手段が画素Vを、第2の選択手段が画素Wを選択し、第3の選択手段が画素Xを選択すると、出力画像信号の圧縮倍率は1/2になる。さらに、第1の選択手段が画素Vを、第2の選択手段が画素Wを、第3の選択手段が画素Zを選択すると、出力画像信号の圧縮倍率は1/4になる。なお、これらの選択は、MPUによる外部制御によって行われる。
【0012】
請求項2に記載の画像表示制御装置は、入力する画像信号の構成がK画素×L画素(K,Lは正の整数で変数)からなり、出力画像信号がM画素×N画素(M,Nは正の整数で定数、K>M,L>N)からなる画像表示制御装置において、
水平方向に隣接する4画素に対して所定画素Aと隣接する画素Bの平均値Vを演算する第1の演算手段と、前記画素Bに隣接する画素Cと、前記画素Cと隣接する画素Dの平均値Wを演算する第2の演算手段と、前記画素Aと前記平均値Vとを所定モードに応じて選択する第1の選択手段と、前記画素Cと前記平均値Wとを前記所定モードに応じて選択する第2の選択手段と、前記第1の選択手段により選択された画素Xと前記第2の選択手段により選択された画素Yとの平均値Zを演算する第3の演算手段と、前記画素Xと前記画素Zとを前記所定モードに応じて選択する第3の選択手段とを備え、かつ、入力した所定画素Aを垂直方向に1ライン遅延させる遅延手段と、前記遅延された画素LAと次のラインで前記所定画素A隣接して入力した画素A′との平均値Fを演算する第4の演算手段と、前記所定画素Aと前記平均値Fとを所定モードに応じて選択する第4の選択手段とを備え、前記第4の選択手段の選択により該当する操作ラインの入力画像信
【0013】
このように構成したことにより、水平方向も垂直方向も表示装置に合わせて同時に圧縮することが可能となる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図1は、この発明に係る画像表示装置の実施の形態の一例をブロック図として示したものである。このブロック図は、入力画像信号の水平方向に隣接する4画素A,B,C,Dを制御して出力画像信号とする回路で、図においてIA、IB、IC、IDは画素A、画素B、画素C、画素Dの入力端子である。また、5は画素Aと画素Bとの平均値Vを演算する第1の演算手段であり、6は画素Cと画素Dとの平均値Wを演算する第2の演算手段である。
【0015】
また、図において、8は画素Aと、第1の演算手段5により平均値として出力された画素Vのいずれかを選択して画素Xとして出力する第1の選択手段であり、9は画素Cと、第2の演算手段6により平均値として出力された画素Wのいずれかを選択して画素Yとして出力する第2の選択手段である。
【0016】
7は第1の選択手段8により選択され出力された画素Xと、第2の選択手段9により選択され出力された画素Yとの平均値Zを演算する第3の演算手段であり、10は第1の選択手段8により選択され出力された画素Xと第3の演算手段7の出力である画素Zのいずれかを選択する第3の選択手段である。
【0017】
第1の選択手段8による画素の選択は、内部のスイッチS1によっておこなわれ、第2の選択手段9による画素の選択は、内部のスイッチS2によっておこなわれ、第3の選択手段10の画素の選択は、内部のスイッチS3によっておこなわれる。これらのスイッチS1,S2,S3の制御は図示しないMPUによって外部から行われている。
【0018】
また、図において、PA、PB、PC、PDは出力端子で、PAは第3の選択手段10により選択された画素を出力する端子、PBは画素Bを直接出力する端子、PCは第2の選択手段9により選択された画素を出力する端子、PCは画素Dを直接出力する端子である。なお、図示は省略されているが、各演算手段5、6、7内には、先に入力した画素を、後に入力する画素が入力する時まで保持する機構が含まれている。
【0019】
水平方向の回路は、上記のように構成されているので、入力された水平方向に隣接する4画素A,B,C,Dに対して、第1、第2、第3の選択手段8、9、10のスイッチS1、S2、S3がそれぞれ0に制御されているモード1のとき、出力端子PAには画素Aが、出力端子PBには画素Bが、出力端子PCには画素Cが、出力端子PDには画素Dが出力され、出力画像信号の圧縮倍率は1/1となる。
【0020】
また、例えば、第1の選択手段8のスイッチS1が0に、第2の選択手段9のスイッチS2が1に、第3の選択手段10のスイッチS3が0に制御されているモード2のとき、出力端子PAには画素Aが、出力端子PBには画素Bが、出力端子PCには画素(C+D)/2が、出力端子PDには画素D画出力され、出力画像信号の圧縮倍率は3/4となる。なお、PDの出力は、この場合データ無効として処理されるようになっている。
【0021】
また、第1の選択手段8のスイッチS1が1に、第2の選択手段9のスイッチS2が1に、第3の選択手段10のスイッチS3が0に制御されているモード3のとき、出力端子PAには画素(A+B)/2が、出力端子PBには画素Bが、出力端子PCには画素(C+D)/2が、出力端子PDには画素D画出力され、出力画像信号の圧縮倍率は1/2となる。なお、PBとPDの出力は、この場合データ無効として処理されるようになっている。
【0022】
さらに、第1の選択手段8のスイッチS1が1に、第2の選択手段9のスイッチS2が1に、第3の選択手段10のスイッチS3が1に制御されているモード4のとき、出力端子PAには画素(A+B+C+D)/4が、出力端子PBには画素Bが、出力端子PCには画素(C+D)/2が、出力端子PDには画素D画出力され、出力画像信号の圧縮倍率は1/4となる。なお、PB、PC、PDの出力は、この場合データ無効として処理されるようになっている。これらの関係は表1に示されている。
【0023】
【表1】
【0024】
これらのモード1,2,3,4は、MPUが入力画像信号とは別の同期信号周波数を検知して入力水平画素数を求め、求められた画素数と表示装置の画素数との比較により圧縮倍率を処理ブロックごとに決定する。そして、決定された圧縮倍率によってモード設定信号を各選択手段8、9、10に送る。例えば、圧縮倍率3/4が選択されると、入力画像信号の水平画素数が1024のとき、図3に示すように、出力画像信号の水平画素数は768となって、液晶表示装置の水平画素数が768の場合に水平画像の全画面を表示することが可能となる。
【0025】
また、入力画面の中心部に重要な情報がある場合に、操作により、画面の左右端部それぞれ1/4を例えば2分の1に圧縮して、中心部をそのまま表示させる方法も採用することができる。あるいは、画面の左右端部それぞれ1/4を例えば2分の1に圧縮して、中心部を4分の3に圧縮すると、入力画像信号の水平画素数1024が出力画像信号の水平画素数640となって、パソコン等の一般的な液晶表示装置に全画面を表示させることができる。
【0026】
次に、垂直方向の圧縮について説明する。図2は、入力画像信号を垂直方向に圧縮する回路をブロック図として示したものである。図2において、IAは画素Aの入力端子である。なお、ここで画素Aは例示的に示したもので、実際には4画素A,B,C,Dが1ブロックとなって連続的に入力してくる。
【0027】
図において、17は入力した画素Aを水平走査ラインを垂直方向に1ライン遅延させる遅延手段で、18は該遅延手段17によって遅延された画素LAと、画素Aより1ライン後の隣接する画素A′との平均値F((LA+A′)/2)を演算する第4の演算手段である。そして、19は画素Aと、第4の演算手段18により平均値として出力された画素Fのいずれかを選択して出力する第4の選択手段であり、その選択は内部のスイッチS4によっておこなわれる。このスイッチS4の制御は図示しないMPUによって外部から行われている。なお、0Aは出力端子である。
【0028】
前記第4の選択手段19内のスイッチS4の制御は、1水平走査ラインごとに行われ、例えば、4ラインを制御ブロックとすると、各演算ラインに対してスイッチS4が0に制御されているモード1のとき、各演算ラインの素直に隣接する入力画像信号をA1,A2,A3,A4とすると、そのままA1,A2,A3,A4として出力され、圧縮倍率は1/1になる。
【0029】
また、例えば、第1、第2、第3演算ラインに対してスイッチS4は0に制御され、第4の演算ラインのときスイッチS4が1に制御されるモード2のとき、各演算ラインの入力画像信号A1,A2,A3,A4のうち、第1、第2、第3演算ラインの出力はそのままで、第4演算ラインの出力は(A4+LA3)/2となり、出力画像信号の圧縮倍率は3/4となる。なお、第3演算ラインの出力は、この場合データ無効として処理されるようになっている。
【0030】
また、第1、第3演算ラインに対してスイッチS4は0に制御され、第2、第4演算ラインに対するスイッチS4が1に制御されるモード3のとき、各演算ラインの入力画像信号A1,A2,A3,A4のうち、第1、第3演算ラインの出力はそのままで、第2、第4演算ラインの出力はそれぞれ(A2+LA1)/2、(A4+LA3)/2となり、出力画像信号の圧縮倍率は1/2となる。なお、第1、第3演算ラインの出力は、この場合データ無効として処理されるようになっている。
【0031】
さらに、第1演算ラインに対してスイッチS4は0に制御され、第2、第3、第4演算ラインに対するスイッチS4が1に制御されるモード4のとき、各演算ラインの入力画像信号A1,A2,A3,A4のうち、第1演算ラインの出力はそのままで、第2、第3、第4演算ラインの出力はそれぞれ(A2+LA1)/2、(A3+LA2)/2、(A4+LA3)/2となり、出力画像信号の圧縮倍率は1/4となる。なお、第1、第2、第3演算ラインの出力は、この場合データ無効として処理されるようになっている。これらの関係は表2に示されている。
【0032】
【表2】
【0033】
なお、これらのモードは、MPUが入力画像信号とは別の同期信号周波数を検知して入力垂直画素数を求め、求められた画素数と表示装置の画素数との比較により圧縮倍率を処理ブロックごとに決定する。そして、決定された圧縮倍率によってモード設定信号を各演算ラインごとに送る。例えば、圧縮倍率3/4が選択されると、入力画像信号の垂直画素数が1024のとき、出力画像信号の垂直画素数は768となって、液晶表示装置の垂直画素数が768の場合に垂直画像の全画面を表示することが可能となる。
【0034】
また、入力画面の中心部に重要な情報がある場合に、操作により、画面の上下端部それぞれ1/4を例えば2分の1に圧縮して、中心部をそのまま表示させる方法も採用することができる。あるいは、画面の上下端部それぞれ1/4を例えば2分の1に圧縮して、中心部を4分の3に圧縮すると、入力画像信号の垂直画素数1024が出力画像信号の垂直画素数640となる。
【0035】
なお、図2に示す回路は、図1に示す回路の前に配置して、垂直方向の制御を行った後で、水平方向の制御を行うようにすることが好ましい。
【0036】
また、この発明は次のような装置にも利用することができる。すなわち、その装置は、図4に示すように、映像信号源20の映像を拡大してスクリーンに投射するビデオプロジェクタ21と、映像信号源20とプロジェクタ21との中間にペン入力のできる小型の液晶パネルスクリーンを有するマーカー発生装置22が設けられているプレゼンテーション装置である。この装置のマーカー発生装置22に、この発明に係る画像表示制御装置を設けて、ペン入力によって表示された画像の大きさを適宜制御して、映像信号源の映像と合わせることにより、プロジェクタを見ている人に対してわかりやすい画像を提供することができる。
【0037】
【発明の効果】
以上説明したように、請求項1に記載の発明によれば、種々の水平画素数を有する入力画像信号を、液晶表示装置のような一定の画素構成を持った表示装置に入力させる場合に、表示装置の構成に合わせた状態に圧縮して表示させることができるので、表示装置の表示領域を有効に活用することができる。また、入力画像信号の構成が表示装置の表示領域よりも極端に大きい場合、従来は全体的に縮小していたのを、その縮小倍率を部分的に変えることができるので、重要な部分の表示を重点的に行うことができ、表示装置の有効活用が図れる。
【0039】
さらに、請求項2に記載の発明によれば、水平方向も垂直方向も表示装置に合わせて同時に圧縮することができるので、入力画像信号の構成に関わらず、種々の表示構成の表示装置に合わせた状態で画像を表示させることができる。
【図面の簡単な説明】
【図1】本発明の画像表示制御装置の実施の形態の一例を示し、水平方向の制御をする回路のブロック図である。
【図2】本発明の画像表示制御装置の実施の形態の一例を示し、垂直方向の制御をする回路のブロック図である。
【図3】画像の圧縮例を示す図である。
【図4】本発明の画像表示制御装置を利用するプレゼンテーション装置の概略図である。
【図5】従来の画像の圧縮例を示す図である。
【符号の説明】
5 第1の演算手段
6 第2の演算手段
7 第3の演算手段
8 第1の選択手段
9 第2の選択手段
10 第3の選択手段
17 遅延手段
18 第4の演算手段
19 第4の選択手段[0001]
BACKGROUND OF THE INVENTION
The present invention adapts the horizontal / vertical pixel configuration of the output image signal to the display device when the horizontal / vertical pixel configuration of the input image signal is larger than the horizontal / vertical pixel configuration of the output image signal. The present invention relates to an image display control device that controls to have a predetermined size.
[0002]
[Prior art]
In a display device such as a liquid crystal display device in which the pixel configuration of a display portion is constant, there is no problem when image signals having the same pixel configuration are input, but the horizontal and vertical directions are higher than the pixel configuration of the display device. When an image signal having a large pixel configuration is input, a portion that cannot be displayed occurs.
[0003]
In this case, when the composition ratio of the input image signal and the output image signal is an integer, it can be displayed by simply thinning out. For example, as shown in FIG. 5, when an image having a horizontal pixel count of 1000 pixels in the input image signal is input to a display device having 500 pixels in the horizontal direction, every other pixel of the input image signal is thinned out. Thus, it is possible to display the entire horizontal direction. That is, it can be displayed by reducing it to 2: 1. Also, the vertical direction can be displayed with thinning at the same magnification as in the horizontal direction.
[0004]
[Problems to be solved by the invention]
In the case of the input / output relationship as described above, there is no particular problem, but when the ratio of the number of pixels of the input image signal and the display image of the display device is close, the display is simply displayed at an integer magnification. The area cannot be used effectively, and the display image is difficult to see.
[0005]
For example, if the number of horizontal pixels of the input image signal is 768 pixels and the number of horizontal pixels of the display device is 640 pixels, the ratio is 1.2 to 1, and if displayed as it is, about 20% It cannot be displayed. Therefore, if the number of horizontal pixels in the input image signal is thinned out to ½ as described above, the number of pixels in the horizontal direction becomes 384 pixels, which greatly reduces the number of pixels and makes the display area effective. It will not be possible to utilize it. Further, there is important information in the central 384 pixels of the horizontal pixels 768 of the input image signal, and even if there is less important data for 192 pixels on both sides, both important data and less important data are 2 respectively. Since it is set to one of the portions, the display area cannot be used effectively. The same applies to the vertical direction.
[0006]
The present invention has been made to solve the above-described problems. The object of the present invention is to enable effective display even when the reduction ratio of the input image signal is not an integer ratio, and to display the display device. An object of the present invention is to provide an image display control device capable of effectively displaying important information within a region.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention employs the following means.
That is, in the image display control apparatus according to
[0008]
In such a configuration, the first, second, and third selection means perform pixel A, pixel C, and pixel X for the four pixels A, B, C, and D that are adjacent in the horizontal direction. When is selected, the compression ratio of the output image signal is 1/1. For example, when the first selection unit selects the pixel V and the second and third selection units select the pixel C and the pixel X, respectively, the compression ratio of the output image signal is 3/4. In this case, even if the first selection unit selects the pixel A and the second and third selection units select the pixel W and the pixel X, respectively, the compression magnification of the output image signal is 3/4. Thus, which part of the input pixel is to be compressed can be selected as appropriate.
[0009]
When the first selection unit selects the pixel V, the second selection unit selects the pixel W, and the third selection unit selects the pixel X, the compression ratio of the output image signal is halved. Further, when the first selection unit selects the pixel V, the second selection unit selects the pixel W, and the third selection unit selects the pixel Z, the compression ratio of the output image signal becomes ¼. These selections are made by external control by the MPU.
[0012]
In the image display control device according to claim 2 , the configuration of the input image signal is composed of K pixels × L pixels (K and L are positive integers and variables), and the output image signal is M pixels × N pixels (M, N is a positive integer and a constant, K> M, L> N).
A first calculation means for calculating an average value V of pixels B adjacent to a predetermined pixel A for four pixels adjacent in the horizontal direction; a pixel C adjacent to the pixel B; and a pixel D adjacent to the pixel C Second calculating means for calculating an average value W of the pixel, first selecting means for selecting the pixel A and the average value V according to a predetermined mode, the pixel C and the average value W being the predetermined value. Second selection means for selecting according to the mode, and third calculation for calculating an average value Z of the pixel X selected by the first selection means and the pixel Y selected by the second selection means Means, and third selecting means for selecting the pixel X and the pixel Z according to the predetermined mode, and delay means for delaying the input predetermined pixel A by one line in the vertical direction, and the delay Next to the predetermined pixel A on the next line with the selected pixel LA A fourth calculating means for calculating an average value F with respect to the pixel A ′, and a fourth selecting means for selecting the predetermined pixel A and the average value F in accordance with a predetermined mode. The input image signal of the corresponding operation line is selected by the selection means.
With this configuration, both the horizontal direction and the vertical direction can be simultaneously compressed in accordance with the display device.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing an example of an embodiment of an image display apparatus according to the present invention. This block diagram is a circuit that controls four pixels A, B, C, and D adjacent in the horizontal direction of an input image signal to generate an output image signal. In the figure, IA, IB, IC, and ID are pixel A and pixel B, respectively. , Pixel C and pixel D. Reference numeral 5 denotes first calculation means for calculating the average value V of the pixels A and B, and
[0015]
In the figure,
[0016]
Reference numeral 7 denotes third calculation means for calculating an average value Z between the pixel X selected and output by the first selection means 8 and the pixel Y selected and output by the second selection means 9. This is a third selection unit that selects either the pixel X selected and output by the
[0017]
The pixel selection by the
[0018]
In the figure, PA, PB, PC, PD are output terminals, PA is a terminal for outputting a pixel selected by the third selection means 10, PB is a terminal for directly outputting pixel B, and PC is a second terminal. A terminal for outputting a pixel selected by the selection means 9 and a PC for outputting the pixel D directly. Although not shown in the drawings, each of the calculation means 5, 6 and 7 includes a mechanism for holding the previously input pixel until the pixel to be input later inputs.
[0019]
Since the circuit in the horizontal direction is configured as described above, the first, second, and third selection means 8 for the four pixels A, B, C, and D that are adjacent in the horizontal direction are input, In the
[0020]
Further, for example, in the mode 2 in which the switch S1 of the
[0021]
Further, in the
[0022]
Further, in the mode 4 in which the switch S1 of the first selection means 8 is controlled to 1, the switch S2 of the second selection means 9 is controlled to 1, and the switch S3 of the third selection means 10 is controlled to 1, the output is made. The pixel (A + B + C + D) / 4 is output to the terminal PA, the pixel B is output to the output terminal PB, the pixel (C + D) / 2 is output to the output terminal PC, the pixel D image is output to the output terminal PD, and the output image signal is compressed. The magnification is 1/4. In this case, the output of PB, PC, and PD is processed as invalid data. These relationships are shown in Table 1.
[0023]
[Table 1]
[0024]
In these
[0025]
Also, when there is important information in the center of the input screen, a method is also adopted in which the left and right ends of the screen are each compressed to 1/4, for example, by half, and the center is displayed as it is. Can do. Alternatively, when each of the left and right end portions of the screen is compressed to, for example, 1/2 and the center portion is compressed to 3/4, the number of
[0026]
Next, compression in the vertical direction will be described. FIG. 2 is a block diagram showing a circuit for compressing an input image signal in the vertical direction. In FIG. 2, IA is an input terminal of the pixel A. Here, the pixel A is shown as an example, and actually, the four pixels A, B, C, and D are continuously input as one block.
[0027]
In the figure,
[0028]
The control of the switch S4 in the fourth selection means 19 is performed for each horizontal scanning line. For example, assuming that 4 lines are control blocks, the switch S4 is controlled to 0 for each calculation line. When the input image signal immediately adjacent to each operation line is A1, A2, A3, A4 at 1, the data is output as A1, A2, A3, A4 as it is, and the compression magnification is 1/1.
[0029]
Further, for example, the switch S4 is controlled to 0 for the first, second, and third computation lines, and in the mode 2 in which the switch S4 is controlled to 1 for the fourth computation line, the input of each computation line Among the image signals A1, A2, A3, and A4, the outputs of the first, second, and third calculation lines remain the same, the output of the fourth calculation line is (A4 + LA3) / 2, and the compression ratio of the output image signal is 3 / 4. Note that the output of the third calculation line is processed as data invalid in this case.
[0030]
In the
[0031]
Further, in the mode 4 in which the switch S4 is controlled to 0 with respect to the first calculation line and the switch S4 with respect to the second, third, and fourth calculation lines is controlled to 1, the input image signal A1, Of A2, A3, and A4, the output of the first calculation line remains the same, and the outputs of the second, third, and fourth calculation lines are (A2 + LA1) / 2, (A3 + LA2) / 2, and (A4 + LA3) / 2, respectively. The compression ratio of the output image signal is 1/4. In this case, the outputs of the first, second and third calculation lines are processed as data invalid. These relationships are shown in Table 2.
[0032]
[Table 2]
[0033]
In these modes, the MPU detects the synchronizing signal frequency different from the input image signal to determine the number of input vertical pixels, and the compression magnification is processed by comparing the obtained number of pixels with the number of pixels of the display device. Decide for each. Then, a mode setting signal is sent for each calculation line according to the determined compression ratio. For example, when the
[0034]
Also, when there is important information in the center of the input screen, a method of compressing the upper and lower ends of the screen to 1/4, for example, by a half, and displaying the center as it is by operation. Can do. Alternatively, when the upper and lower ends of the screen are respectively compressed to ½, and the center is compressed to ¾, the number of
[0035]
Note that the circuit shown in FIG. 2 is preferably arranged before the circuit shown in FIG. 1 so that the control in the horizontal direction is performed after the control in the vertical direction is performed.
[0036]
The present invention can also be used in the following apparatuses. That is, as shown in FIG. 4, the apparatus enlarges the image of the
[0037]
【The invention's effect】
As described above, according to the first aspect of the present invention, when an input image signal having various horizontal pixel numbers is input to a display device having a certain pixel configuration such as a liquid crystal display device, Since it can be displayed in a compressed state in accordance with the configuration of the display device, the display area of the display device can be used effectively. In addition, when the configuration of the input image signal is extremely larger than the display area of the display device, the reduction ratio can be partially changed from the conventional reduction, so that an important part can be displayed. The display device can be effectively used.
[0039]
Further, according to the invention described in claim 2 , since both the horizontal direction and the vertical direction can be simultaneously compressed in accordance with the display device, it can be adapted to display devices having various display configurations regardless of the configuration of the input image signal. The image can be displayed in the touched state.
[Brief description of the drawings]
FIG. 1 is a block diagram of a circuit for controlling in the horizontal direction according to an embodiment of an image display control apparatus of the present invention.
FIG. 2 is a block diagram of a circuit for controlling in the vertical direction, showing an example of an embodiment of the image display control device of the present invention.
FIG. 3 is a diagram illustrating an example of image compression.
FIG. 4 is a schematic diagram of a presentation apparatus using the image display control apparatus of the present invention.
FIG. 5 is a diagram illustrating an example of compression of a conventional image.
[Explanation of symbols]
5 1st operation means 6 2nd operation means 7 3rd operation means 8 1st selection means 9 2nd selection means 10 3rd selection means 17 Delay means 18 4th operation means 19 4th selection means
Claims (2)
水平方向に隣接する4画素に対して所定画素Aと隣接する画素Bの平均値Vを演算する第1の演算手段と、
前記画素Bに隣接する画素Cと、前記画素Cと隣接する画素Dの平均値Wを演算する第2の演算手段と、
前記画素Aと前記平均値Vとを所定モードに応じて選択する第1の選択手段と、
前記画素Cと前記平均値Wとを前記所定モードに応じて選択する第2の選択手段と、
前記第1の選択手段により選択された画素Xと前記第2の選択手段により選択された画素Yとの平均値Zを演算する第3の演算手段と、
前記画素Xと前記画素Zとを前記所定モードに応じて選択する第3の選択手段とを備え、
前記第1、第2、第3の選択手段の選択により入力画像信号を制御して出力画像信号に変換するようにしたことを特徴とする画像表示制御装置。The configuration of the input image signal is composed of K pixels × L pixels (K and L are positive integers and variables), and the output image signal is M pixels × N pixels (M and N are positive integers and constants, K> M, In an image display control device consisting of L> N),
First computing means for computing an average value V of the predetermined pixels A and adjacent pixels B for the four pixels adjacent in the horizontal direction;
Second calculation means for calculating an average value W of a pixel C adjacent to the pixel B and a pixel D adjacent to the pixel C;
First selection means for selecting the pixel A and the average value V according to a predetermined mode;
Second selection means for selecting the pixel C and the average value W according to the predetermined mode;
Third calculating means for calculating an average value Z of the pixel X selected by the first selecting means and the pixel Y selected by the second selecting means;
Third selection means for selecting the pixel X and the pixel Z according to the predetermined mode,
An image display control apparatus characterized in that an input image signal is controlled and converted into an output image signal by selection of the first, second and third selection means.
水平方向に隣接する4画素に対して所定画素Aと隣接する画素Bの平均値Vを演算する第1の演算手段と、 First computing means for computing an average value V of the predetermined pixels A and adjacent pixels B for the four pixels adjacent in the horizontal direction;
前記画素Bに隣接する画素Cと、前記画素Cと隣接する画素Dの平均値Wを演算する第2の演算手段と、 Second calculation means for calculating an average value W of a pixel C adjacent to the pixel B and a pixel D adjacent to the pixel C;
前記画素Aと前記平均値Vとを所定モードに応じて選択する第1の選択手段と、 First selection means for selecting the pixel A and the average value V according to a predetermined mode;
前記画素Cと前記平均値Wとを前記所定モードに応じて選択する第2の選択手段と、 Second selection means for selecting the pixel C and the average value W according to the predetermined mode;
前記第1の選択手段により選択された画素Xと前記第2の選択手段により選択された画素Yとの平均値Zを演算する第3の演算手段と、 Third computing means for computing an average value Z of the pixel X selected by the first selecting means and the pixel Y selected by the second selecting means;
前記画素Xと前記画素Zとを前記所定モードに応じて選択する第3の選択手段とを備え、 Third selection means for selecting the pixel X and the pixel Z according to the predetermined mode,
かつ、入力した所定画素Aを垂直方向に1ライン遅延させる遅延手段と、 And delay means for delaying the input predetermined pixel A by one line in the vertical direction;
前記遅延された画素LAと次のラインで前記所定画素Aに隣接して入力した画素A′との平均値Fを演算する第4の演算手段と、 A fourth calculating means for calculating an average value F between the delayed pixel LA and the pixel A ′ input adjacent to the predetermined pixel A on the next line;
前記所定画素Aと前記平均値Fとを所定モードに応じて選択する第4の選択手段とを備え、 A fourth selection unit that selects the predetermined pixel A and the average value F according to a predetermined mode;
前記第1、第2、第3、第4の選択手段の選択により入力画像信号を制御して出力画像信号に変換するようにしたことを特徴とする画像表示制御装置。 An image display control apparatus characterized in that an input image signal is controlled by the selection of the first, second, third, and fourth selection means and converted into an output image signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12923096A JP3645965B2 (en) | 1996-04-26 | 1996-04-26 | Image display control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12923096A JP3645965B2 (en) | 1996-04-26 | 1996-04-26 | Image display control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09292862A JPH09292862A (en) | 1997-11-11 |
JP3645965B2 true JP3645965B2 (en) | 2005-05-11 |
Family
ID=15004390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12923096A Expired - Fee Related JP3645965B2 (en) | 1996-04-26 | 1996-04-26 | Image display control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3645965B2 (en) |
-
1996
- 1996-04-26 JP JP12923096A patent/JP3645965B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09292862A (en) | 1997-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5517612A (en) | Device for scaling real-time image frames in multi-media workstations | |
US6166772A (en) | Method and apparatus for display of interlaced images on non-interlaced display | |
US5633687A (en) | Method and system for providing an interlaced image on an display | |
WO1997014247A1 (en) | Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor | |
JP3451722B2 (en) | Video data transfer device | |
JP4035408B2 (en) | Resolution conversion apparatus and method, and information processing apparatus | |
TW511073B (en) | A method and apparatus in a computer system to generate a downscaled video image for display on a television system | |
JPH1115429A (en) | Motion vector time base processing system | |
JP2001523848A (en) | System and method for two-tap / 3-tap flicker filtering | |
US20020021300A1 (en) | Image processing apparatus and method of the same, and display apparatus using the image processing apparatus | |
JPH10116061A (en) | Simultaneously plural image display system and display control method | |
JP3645965B2 (en) | Image display control device | |
JP2002500478A (en) | Method and apparatus for reducing flicker in a television display of network application data | |
JP4299496B2 (en) | Display device and television receiver | |
JP2002500479A (en) | Flicker filter and interlacer implemented in a television system displaying network application data | |
JP3474104B2 (en) | Scan converter | |
JPH07302073A (en) | Video data transfer device and computer system | |
JPH05252353A (en) | Image reader | |
JP3894173B2 (en) | Computer system for video data transfer | |
JPH05292393A (en) | Moving image editing processing system | |
JPH099165A (en) | Multi-screen display device | |
JPH11232447A (en) | Image reduction method and image display device using the reduction method | |
JPH09265280A (en) | Picture display controller | |
JPH06337651A (en) | Projection type liquid crystal projector | |
JPH06124080A (en) | Large-capacity picture display method and its device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |