JP3645965B2

JP3645965B2 - Image display control device

Info

Publication number: JP3645965B2
Application number: JP12923096A
Authority: JP
Inventors: 浩幸児島
Original assignee: Ikegami Tsushinki Co Ltd
Current assignee: Ikegami Tsushinki Co Ltd
Priority date: 1996-04-26
Filing date: 1996-04-26
Publication date: 2005-05-11
Anticipated expiration: 2016-04-26
Also published as: JPH09292862A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力される画像信号の水平・垂直の画素構成が、出力する画像信号の水平・垂直の画素構成よりも大きいときに、出力画像信号の水平・垂直の画素構成を表示装置に適合させた所定の大きさとなるように制御する画像表示制御装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置などのように表示する部分の画素構成が一定となる表示装置において、同一画素構成からなる画像信号が入力された場合には問題はないが、表示装置の画素構成よりも水平・垂直が大きな画素構成からなる画像信号が入力された場合には、表示しきれない部分が発生する。
【０００３】
この場合、入力画像信号と出力画像信号の構成比が整数のときには、単純に間引きをして表示することができる。例えば、図５に示すように、水平方向５００画素の表示装置に、入力画像信号の水平画素数が１０００画素の画像を入力する場合には、入力画像信号の画素を一つおきに間引きすることで、水平方向の全体を表示することが可能である。すなわち、２対１に縮小することにより表示することができる。また、垂直方向についても、水平方向と同様な倍率で間引きを行い表示することができる。
【０００４】
【発明が解決しようとする課題】
上記のような入出力関係の場合には特に問題はないが、入力画像信号と表示装置の表示画像の画素数の割合が近接している場合には、単純に整数の倍率で表示すると、表示領域を有効に活用できず、また表示画像も見ずらくなる。
【０００５】
例を挙げて説明すると、入力画像信号の水平画素数が７６８画素で、表示装置の水平画素数が６４０画素とすると、その比率は１．２対１となって、そのまま表示すると約２割は表示することができない。そこで、上記のように、入力画像信号の水平画素数を一つおきに間引いて２分の１にすると、水平方向の画素数は３８４画素となって、画素数が大幅に減り表示領域を有効に活用することができないことになる。また、入力画像信号の水平画素７６８のうち中心部の３８４画素に重要な情報があり、両サイドの１９２画素についてはあまり重要でないデータがある場合でも、重要なデータも、重要でないデータもそれぞれ２部分の１にされるため、表示領域を有効に活用できない。このことは、垂直方向についても同様である。
【０００６】
本発明は、上記のような課題を解決するためになされたもので、その目的とするところは、入力画像信号の縮小倍率が整数比でない場合でも有効に表示が可能で、かつ表示装置の表示領域内で重要情報を有効に表示することのできる画像表示制御装置を提供することにある。
【０００７】
【課題を解決するための手段】
上述課題を解決するために、本発明は、次のような手段を採用した。
すなわち、請求項１に記載の画像表示制御装置は、入力する画像信号の構成がＫ画素×Ｌ画素（Ｋ，Ｌは正の整数で変数）からなり、出力画像信号がＭ画素×Ｎ画素（Ｍ，Ｎは正の整数で定数、Ｋ＞Ｍ，Ｌ＞Ｎ）からなる画像表示制御装置において、水平方向に隣接する４画素に対して所定画素Ａと隣接する画素Ｂの平均値Ｖを演算する第１の演算手段と、前記画素Ｂに隣接する画素Ｃと、前記画素Ｃと隣接する画素Ｄの平均値Ｗを演算する第２の演算手段と、前記画素Ａと前記平均値Ｖとを所定モードに応じて選択する第１の選択手段と、前記画素Ｃと前記平均値Ｗとを前記所定モードに応じて選択する第２の選択手段と、前記第１の選択手段により選択された画素Ｘと前記第２の選択手段により選択された画素Ｙとの平均値Ｚを演算する第３の演算手段と、前記画素Ｘと前記画素Ｚとを前記所定モードに応じて選択する第３の選択手段とを備え、前記第１、第２、第３の選択手段の選択により入力画像信号を制御して出力画像信号に変換するようにしたことを特徴としている。
【０００８】
このような構成にした場合、入力された水平方向に隣接する４画素Ａ，Ｂ，Ｃ，Ｄに対して、第１、第２、第３の選択手段がそれぞれ画素Ａ、画素Ｃ、画素Ｘを選択した場合には、出力画像信号の圧縮倍率は１／１となる。また、例えば第１の選択手段が画素Ｖを選択し、第２、第３の選択手段がそれぞれ画素Ｃ、画素Ｘを選択すると、出力画像信号の圧縮倍率は３／４となる。なお、この場合、第１の選択手段が画素Ａを選択し、第２、第３の選択手段がそれぞれ画素Ｗ、画素Ｘを選択しても、同様に出力画像信号の圧縮倍率は３／４となり、入力画素のどの部分の圧縮を行うかは、適宜選択することができる。
【０００９】
また、第１の選択手段が画素Ｖを、第２の選択手段が画素Ｗを選択し、第３の選択手段が画素Ｘを選択すると、出力画像信号の圧縮倍率は１／２になる。さらに、第１の選択手段が画素Ｖを、第２の選択手段が画素Ｗを、第３の選択手段が画素Ｚを選択すると、出力画像信号の圧縮倍率は１／４になる。なお、これらの選択は、ＭＰＵによる外部制御によって行われる。
【００１２】
請求項２に記載の画像表示制御装置は、入力する画像信号の構成がＫ画素×Ｌ画素（Ｋ，Ｌは正の整数で変数）からなり、出力画像信号がＭ画素×Ｎ画素（Ｍ，Ｎは正の整数で定数、Ｋ＞Ｍ，Ｌ＞Ｎ）からなる画像表示制御装置において、
水平方向に隣接する４画素に対して所定画素Ａと隣接する画素Ｂの平均値Ｖを演算する第１の演算手段と、前記画素Ｂに隣接する画素Ｃと、前記画素Ｃと隣接する画素Ｄの平均値Ｗを演算する第２の演算手段と、前記画素Ａと前記平均値Ｖとを所定モードに応じて選択する第１の選択手段と、前記画素Ｃと前記平均値Ｗとを前記所定モードに応じて選択する第２の選択手段と、前記第１の選択手段により選択された画素Ｘと前記第２の選択手段により選択された画素Ｙとの平均値Ｚを演算する第３の演算手段と、前記画素Ｘと前記画素Ｚとを前記所定モードに応じて選択する第３の選択手段とを備え、かつ、入力した所定画素Ａを垂直方向に１ライン遅延させる遅延手段と、前記遅延された画素ＬＡと次のラインで前記所定画素Ａ隣接して入力した画素Ａ′との平均値Ｆを演算する第４の演算手段と、前記所定画素Ａと前記平均値Ｆとを所定モードに応じて選択する第４の選択手段とを備え、前記第４の選択手段の選択により該当する操作ラインの入力画像信
【００１３】
このように構成したことにより、水平方向も垂直方向も表示装置に合わせて同時に圧縮することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図１は、この発明に係る画像表示装置の実施の形態の一例をブロック図として示したものである。このブロック図は、入力画像信号の水平方向に隣接する４画素Ａ，Ｂ，Ｃ，Ｄを制御して出力画像信号とする回路で、図においてＩＡ、ＩＢ、ＩＣ、ＩＤは画素Ａ、画素Ｂ、画素Ｃ、画素Ｄの入力端子である。また、５は画素Ａと画素Ｂとの平均値Ｖを演算する第１の演算手段であり、６は画素Ｃと画素Ｄとの平均値Ｗを演算する第２の演算手段である。
【００１５】
また、図において、８は画素Ａと、第１の演算手段５により平均値として出力された画素Ｖのいずれかを選択して画素Ｘとして出力する第１の選択手段であり、９は画素Ｃと、第２の演算手段６により平均値として出力された画素Ｗのいずれかを選択して画素Ｙとして出力する第２の選択手段である。
【００１６】
７は第１の選択手段８により選択され出力された画素Ｘと、第２の選択手段９により選択され出力された画素Ｙとの平均値Ｚを演算する第３の演算手段であり、１０は第１の選択手段８により選択され出力された画素Ｘと第３の演算手段７の出力である画素Ｚのいずれかを選択する第３の選択手段である。
【００１７】
第１の選択手段８による画素の選択は、内部のスイッチＳ１によっておこなわれ、第２の選択手段９による画素の選択は、内部のスイッチＳ２によっておこなわれ、第３の選択手段１０の画素の選択は、内部のスイッチＳ３によっておこなわれる。これらのスイッチＳ１，Ｓ２，Ｓ３の制御は図示しないＭＰＵによって外部から行われている。
【００１８】
また、図において、ＰＡ、ＰＢ、ＰＣ、ＰＤは出力端子で、ＰＡは第３の選択手段１０により選択された画素を出力する端子、ＰＢは画素Ｂを直接出力する端子、ＰＣは第２の選択手段９により選択された画素を出力する端子、ＰＣは画素Ｄを直接出力する端子である。なお、図示は省略されているが、各演算手段５、６、７内には、先に入力した画素を、後に入力する画素が入力する時まで保持する機構が含まれている。
【００１９】
水平方向の回路は、上記のように構成されているので、入力された水平方向に隣接する４画素Ａ，Ｂ，Ｃ，Ｄに対して、第１、第２、第３の選択手段８、９、１０のスイッチＳ１、Ｓ２、Ｓ３がそれぞれ０に制御されているモード１のとき、出力端子ＰＡには画素Ａが、出力端子ＰＢには画素Ｂが、出力端子ＰＣには画素Ｃが、出力端子ＰＤには画素Ｄが出力され、出力画像信号の圧縮倍率は１／１となる。
【００２０】
また、例えば、第１の選択手段８のスイッチＳ１が０に、第２の選択手段９のスイッチＳ２が１に、第３の選択手段１０のスイッチＳ３が０に制御されているモード２のとき、出力端子ＰＡには画素Ａが、出力端子ＰＢには画素Ｂが、出力端子ＰＣには画素（Ｃ＋Ｄ）／２が、出力端子ＰＤには画素Ｄ画出力され、出力画像信号の圧縮倍率は３／４となる。なお、ＰＤの出力は、この場合データ無効として処理されるようになっている。
【００２１】
また、第１の選択手段８のスイッチＳ１が１に、第２の選択手段９のスイッチＳ２が１に、第３の選択手段１０のスイッチＳ３が０に制御されているモード３のとき、出力端子ＰＡには画素（Ａ＋Ｂ）／２が、出力端子ＰＢには画素Ｂが、出力端子ＰＣには画素（Ｃ＋Ｄ）／２が、出力端子ＰＤには画素Ｄ画出力され、出力画像信号の圧縮倍率は１／２となる。なお、ＰＢとＰＤの出力は、この場合データ無効として処理されるようになっている。
【００２２】
さらに、第１の選択手段８のスイッチＳ１が１に、第２の選択手段９のスイッチＳ２が１に、第３の選択手段１０のスイッチＳ３が１に制御されているモード４のとき、出力端子ＰＡには画素（Ａ＋Ｂ＋Ｃ＋Ｄ）／４が、出力端子ＰＢには画素Ｂが、出力端子ＰＣには画素（Ｃ＋Ｄ）／２が、出力端子ＰＤには画素Ｄ画出力され、出力画像信号の圧縮倍率は１／４となる。なお、ＰＢ、ＰＣ、ＰＤの出力は、この場合データ無効として処理されるようになっている。これらの関係は表１に示されている。
【００２３】
【表１】

【００２４】
これらのモード１，２，３，４は、ＭＰＵが入力画像信号とは別の同期信号周波数を検知して入力水平画素数を求め、求められた画素数と表示装置の画素数との比較により圧縮倍率を処理ブロックごとに決定する。そして、決定された圧縮倍率によってモード設定信号を各選択手段８、９、１０に送る。例えば、圧縮倍率３／４が選択されると、入力画像信号の水平画素数が１０２４のとき、図３に示すように、出力画像信号の水平画素数は７６８となって、液晶表示装置の水平画素数が７６８の場合に水平画像の全画面を表示することが可能となる。
【００２５】
また、入力画面の中心部に重要な情報がある場合に、操作により、画面の左右端部それぞれ１／４を例えば２分の１に圧縮して、中心部をそのまま表示させる方法も採用することができる。あるいは、画面の左右端部それぞれ１／４を例えば２分の１に圧縮して、中心部を４分の３に圧縮すると、入力画像信号の水平画素数１０２４が出力画像信号の水平画素数６４０となって、パソコン等の一般的な液晶表示装置に全画面を表示させることができる。
【００２６】
次に、垂直方向の圧縮について説明する。図２は、入力画像信号を垂直方向に圧縮する回路をブロック図として示したものである。図２において、ＩＡは画素Ａの入力端子である。なお、ここで画素Ａは例示的に示したもので、実際には４画素Ａ，Ｂ，Ｃ，Ｄが１ブロックとなって連続的に入力してくる。
【００２７】
図において、１７は入力した画素Ａを水平走査ラインを垂直方向に１ライン遅延させる遅延手段で、１８は該遅延手段１７によって遅延された画素ＬＡと、画素Ａより１ライン後の隣接する画素Ａ′との平均値Ｆ（（ＬＡ＋Ａ′）／２）を演算する第４の演算手段である。そして、１９は画素Ａと、第４の演算手段１８により平均値として出力された画素Ｆのいずれかを選択して出力する第４の選択手段であり、その選択は内部のスイッチＳ４によっておこなわれる。このスイッチＳ４の制御は図示しないＭＰＵによって外部から行われている。なお、０Ａは出力端子である。
【００２８】
前記第４の選択手段１９内のスイッチＳ４の制御は、１水平走査ラインごとに行われ、例えば、４ラインを制御ブロックとすると、各演算ラインに対してスイッチＳ４が０に制御されているモード１のとき、各演算ラインの素直に隣接する入力画像信号をＡ１，Ａ２，Ａ３，Ａ４とすると、そのままＡ１，Ａ２，Ａ３，Ａ４として出力され、圧縮倍率は１／１になる。
【００２９】
また、例えば、第１、第２、第３演算ラインに対してスイッチＳ４は０に制御され、第４の演算ラインのときスイッチＳ４が１に制御されるモード２のとき、各演算ラインの入力画像信号Ａ１，Ａ２，Ａ３，Ａ４のうち、第１、第２、第３演算ラインの出力はそのままで、第４演算ラインの出力は（Ａ４＋ＬＡ３）／２となり、出力画像信号の圧縮倍率は３／４となる。なお、第３演算ラインの出力は、この場合データ無効として処理されるようになっている。
【００３０】
また、第１、第３演算ラインに対してスイッチＳ４は０に制御され、第２、第４演算ラインに対するスイッチＳ４が１に制御されるモード３のとき、各演算ラインの入力画像信号Ａ１，Ａ２，Ａ３，Ａ４のうち、第１、第３演算ラインの出力はそのままで、第２、第４演算ラインの出力はそれぞれ（Ａ２＋ＬＡ１）／２、（Ａ４＋ＬＡ３）／２となり、出力画像信号の圧縮倍率は１／２となる。なお、第１、第３演算ラインの出力は、この場合データ無効として処理されるようになっている。
【００３１】
さらに、第１演算ラインに対してスイッチＳ４は０に制御され、第２、第３、第４演算ラインに対するスイッチＳ４が１に制御されるモード４のとき、各演算ラインの入力画像信号Ａ１，Ａ２，Ａ３，Ａ４のうち、第１演算ラインの出力はそのままで、第２、第３、第４演算ラインの出力はそれぞれ（Ａ２＋ＬＡ１）／２、（Ａ３＋ＬＡ２）／２、（Ａ４＋ＬＡ３）／２となり、出力画像信号の圧縮倍率は１／４となる。なお、第１、第２、第３演算ラインの出力は、この場合データ無効として処理されるようになっている。これらの関係は表２に示されている。
【００３２】
【表２】

【００３３】
なお、これらのモードは、ＭＰＵが入力画像信号とは別の同期信号周波数を検知して入力垂直画素数を求め、求められた画素数と表示装置の画素数との比較により圧縮倍率を処理ブロックごとに決定する。そして、決定された圧縮倍率によってモード設定信号を各演算ラインごとに送る。例えば、圧縮倍率３／４が選択されると、入力画像信号の垂直画素数が１０２４のとき、出力画像信号の垂直画素数は７６８となって、液晶表示装置の垂直画素数が７６８の場合に垂直画像の全画面を表示することが可能となる。
【００３４】
また、入力画面の中心部に重要な情報がある場合に、操作により、画面の上下端部それぞれ１／４を例えば２分の１に圧縮して、中心部をそのまま表示させる方法も採用することができる。あるいは、画面の上下端部それぞれ１／４を例えば２分の１に圧縮して、中心部を４分の３に圧縮すると、入力画像信号の垂直画素数１０２４が出力画像信号の垂直画素数６４０となる。
【００３５】
なお、図２に示す回路は、図１に示す回路の前に配置して、垂直方向の制御を行った後で、水平方向の制御を行うようにすることが好ましい。
【００３６】
また、この発明は次のような装置にも利用することができる。すなわち、その装置は、図４に示すように、映像信号源２０の映像を拡大してスクリーンに投射するビデオプロジェクタ２１と、映像信号源２０とプロジェクタ２１との中間にペン入力のできる小型の液晶パネルスクリーンを有するマーカー発生装置２２が設けられているプレゼンテーション装置である。この装置のマーカー発生装置２２に、この発明に係る画像表示制御装置を設けて、ペン入力によって表示された画像の大きさを適宜制御して、映像信号源の映像と合わせることにより、プロジェクタを見ている人に対してわかりやすい画像を提供することができる。
【００３７】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、種々の水平画素数を有する入力画像信号を、液晶表示装置のような一定の画素構成を持った表示装置に入力させる場合に、表示装置の構成に合わせた状態に圧縮して表示させることができるので、表示装置の表示領域を有効に活用することができる。また、入力画像信号の構成が表示装置の表示領域よりも極端に大きい場合、従来は全体的に縮小していたのを、その縮小倍率を部分的に変えることができるので、重要な部分の表示を重点的に行うことができ、表示装置の有効活用が図れる。
【００３９】
さらに、請求項２に記載の発明によれば、水平方向も垂直方向も表示装置に合わせて同時に圧縮することができるので、入力画像信号の構成に関わらず、種々の表示構成の表示装置に合わせた状態で画像を表示させることができる。
【図面の簡単な説明】
【図１】本発明の画像表示制御装置の実施の形態の一例を示し、水平方向の制御をする回路のブロック図である。
【図２】本発明の画像表示制御装置の実施の形態の一例を示し、垂直方向の制御をする回路のブロック図である。
【図３】画像の圧縮例を示す図である。
【図４】本発明の画像表示制御装置を利用するプレゼンテーション装置の概略図である。
【図５】従来の画像の圧縮例を示す図である。
【符号の説明】
５第１の演算手段
６第２の演算手段
７第３の演算手段
８第１の選択手段
９第２の選択手段
１０第３の選択手段
１７遅延手段
１８第４の演算手段
１９第４の選択手段[0001]
BACKGROUND OF THE INVENTION
The present invention adapts the horizontal / vertical pixel configuration of the output image signal to the display device when the horizontal / vertical pixel configuration of the input image signal is larger than the horizontal / vertical pixel configuration of the output image signal. The present invention relates to an image display control device that controls to have a predetermined size.
[0002]
[Prior art]
In a display device such as a liquid crystal display device in which the pixel configuration of a display portion is constant, there is no problem when image signals having the same pixel configuration are input, but the horizontal and vertical directions are higher than the pixel configuration of the display device. When an image signal having a large pixel configuration is input, a portion that cannot be displayed occurs.
[0003]
In this case, when the composition ratio of the input image signal and the output image signal is an integer, it can be displayed by simply thinning out. For example, as shown in FIG. 5, when an image having a horizontal pixel count of 1000 pixels in the input image signal is input to a display device having 500 pixels in the horizontal direction, every other pixel of the input image signal is thinned out. Thus, it is possible to display the entire horizontal direction. That is, it can be displayed by reducing it to 2: 1. Also, the vertical direction can be displayed with thinning at the same magnification as in the horizontal direction.
[0004]
[Problems to be solved by the invention]
In the case of the input / output relationship as described above, there is no particular problem, but when the ratio of the number of pixels of the input image signal and the display image of the display device is close, the display is simply displayed at an integer magnification. The area cannot be used effectively, and the display image is difficult to see.
[0005]
For example, if the number of horizontal pixels of the input image signal is 768 pixels and the number of horizontal pixels of the display device is 640 pixels, the ratio is 1.2 to 1, and if displayed as it is, about 20% It cannot be displayed. Therefore, if the number of horizontal pixels in the input image signal is thinned out to ½ as described above, the number of pixels in the horizontal direction becomes 384 pixels, which greatly reduces the number of pixels and makes the display area effective. It will not be possible to utilize it. Further, there is important information in the central 384 pixels of the horizontal pixels 768 of the input image signal, and even if there is less important data for 192 pixels on both sides, both important data and less important data are 2 respectively. Since it is set to one of the portions, the display area cannot be used effectively. The same applies to the vertical direction.
[0006]
The present invention has been made to solve the above-described problems. The object of the present invention is to enable effective display even when the reduction ratio of the input image signal is not an integer ratio, and to display the display device. An object of the present invention is to provide an image display control device capable of effectively displaying important information within a region.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention employs the following means.
That is, in the image display control apparatus according to claim 1, the configuration of the input image signal is composed of K pixels × L pixels (K and L are positive integers and variables), and the output image signal is M pixels × N pixels ( M and N are positive integers and constants, and K> M, L> N), and an average value V of a predetermined pixel A and an adjacent pixel B is calculated for four pixels adjacent in the horizontal direction. A first calculating means for calculating, a pixel C adjacent to the pixel B, a second calculating means for calculating an average value W of the pixel D adjacent to the pixel C, and the pixel A and the average value V. A first selection means for selecting according to a predetermined mode; a second selection means for selecting the pixel C and the average value W according to the predetermined mode; and a pixel selected by the first selection means. A first value Z for calculating an average value Z between X and the pixel Y selected by the second selection means. 3 calculating means, and third selecting means for selecting the pixel X and the pixel Z according to the predetermined mode, and the input image signal is selected by the selection of the first, second, and third selecting means. Is controlled to be converted into an output image signal.
[0008]
In such a configuration, the first, second, and third selection means perform pixel A, pixel C, and pixel X for the four pixels A, B, C, and D that are adjacent in the horizontal direction. When is selected, the compression ratio of the output image signal is 1/1. For example, when the first selection unit selects the pixel V and the second and third selection units select the pixel C and the pixel X, respectively, the compression ratio of the output image signal is 3/4. In this case, even if the first selection unit selects the pixel A and the second and third selection units select the pixel W and the pixel X, respectively, the compression magnification of the output image signal is 3/4. Thus, which part of the input pixel is to be compressed can be selected as appropriate.
[0009]
When the first selection unit selects the pixel V, the second selection unit selects the pixel W, and the third selection unit selects the pixel X, the compression ratio of the output image signal is halved. Further, when the first selection unit selects the pixel V, the second selection unit selects the pixel W, and the third selection unit selects the pixel Z, the compression ratio of the output image signal becomes ¼. These selections are made by external control by the MPU.
[0012]
In the image display control device according to claim 2 , the configuration of the input image signal is composed of K pixels × L pixels (K and L are positive integers and variables), and the output image signal is M pixels × N pixels (M, N is a positive integer and a constant, K> M, L> N).
A first calculation means for calculating an average value V of pixels B adjacent to a predetermined pixel A for four pixels adjacent in the horizontal direction; a pixel C adjacent to the pixel B; and a pixel D adjacent to the pixel C Second calculating means for calculating an average value W of the pixel, first selecting means for selecting the pixel A and the average value V according to a predetermined mode, the pixel C and the average value W being the predetermined value. Second selection means for selecting according to the mode, and third calculation for calculating an average value Z of the pixel X selected by the first selection means and the pixel Y selected by the second selection means Means, and third selecting means for selecting the pixel X and the pixel Z according to the predetermined mode, and delay means for delaying the input predetermined pixel A by one line in the vertical direction, and the delay Next to the predetermined pixel A on the next line with the selected pixel LA A fourth calculating means for calculating an average value F with respect to the pixel A ′, and a fourth selecting means for selecting the predetermined pixel A and the average value F in accordance with a predetermined mode. The input image signal of the corresponding operation line is selected by the selection means.
With this configuration, both the horizontal direction and the vertical direction can be simultaneously compressed in accordance with the display device.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing an example of an embodiment of an image display apparatus according to the present invention. This block diagram is a circuit that controls four pixels A, B, C, and D adjacent in the horizontal direction of an input image signal to generate an output image signal. In the figure, IA, IB, IC, and ID are pixel A and pixel B, respectively. , Pixel C and pixel D. Reference numeral 5 denotes first calculation means for calculating the average value V of the pixels A and B, and reference numeral 6 denotes second calculation means for calculating the average value W of the pixels C and D.
[0015]
In the figure, reference numeral 8 denotes first selection means for selecting one of the pixel A and the pixel V output as an average value by the first calculation means 5 and outputting it as the pixel X, and 9 is the pixel C. And a second selection unit that selects one of the pixels W output as an average value by the second calculation unit 6 and outputs the selected pixel W as the pixel Y.
[0016]
Reference numeral 7 denotes third calculation means for calculating an average value Z between the pixel X selected and output by the first selection means 8 and the pixel Y selected and output by the second selection means 9. This is a third selection unit that selects either the pixel X selected and output by the first selection unit 8 or the pixel Z that is the output of the third calculation unit 7.
[0017]
The pixel selection by the first selection unit 8 is performed by the internal switch S1, and the pixel selection by the second selection unit 9 is performed by the internal switch S2, and the pixel selection by the third selection unit 10 is performed. Is performed by an internal switch S3. Control of these switches S1, S2, and S3 is performed from the outside by an MPU (not shown).
[0018]
In the figure, PA, PB, PC, PD are output terminals, PA is a terminal for outputting a pixel selected by the third selection means 10, PB is a terminal for directly outputting pixel B, and PC is a second terminal. A terminal for outputting a pixel selected by the selection means 9 and a PC for outputting the pixel D directly. Although not shown in the drawings, each of the calculation means 5, 6 and 7 includes a mechanism for holding the previously input pixel until the pixel to be input later inputs.
[0019]
Since the circuit in the horizontal direction is configured as described above, the first, second, and third selection means 8 for the four pixels A, B, C, and D that are adjacent in the horizontal direction are input, In the mode 1 in which the switches S1, S2, S3 of 9, 10, are each controlled to 0, the pixel A is output terminal PA, the pixel B is output terminal PB, the pixel C is output terminal PC, The pixel D is output to the output terminal PD, and the compression ratio of the output image signal is 1/1.
[0020]
Further, for example, in the mode 2 in which the switch S1 of the first selection unit 8 is controlled to 0, the switch S2 of the second selection unit 9 is controlled to 1, and the switch S3 of the third selection unit 10 is controlled to 0. The pixel A is output to the output terminal PA, the pixel B is output to the output terminal PB, the pixel (C + D) / 2 is output to the output terminal PC, and the pixel D image is output to the output terminal PD. 3/4. In this case, the PD output is processed as invalid data.
[0021]
Further, in the mode 3 in which the switch S1 of the first selection unit 8 is controlled to 1, the switch S2 of the second selection unit 9 is controlled to 1, and the switch S3 of the third selection unit 10 is controlled to 0, the output The pixel (A + B) / 2 is output to the terminal PA, the pixel B is output to the output terminal PB, the pixel (C + D) / 2 is output to the output terminal PC, and the pixel D image is output to the output terminal PD. The magnification is 1/2. In this case, the PB and PD outputs are processed as data invalid.
[0022]
Further, in the mode 4 in which the switch S1 of the first selection means 8 is controlled to 1, the switch S2 of the second selection means 9 is controlled to 1, and the switch S3 of the third selection means 10 is controlled to 1, the output is made. The pixel (A + B + C + D) / 4 is output to the terminal PA, the pixel B is output to the output terminal PB, the pixel (C + D) / 2 is output to the output terminal PC, the pixel D image is output to the output terminal PD, and the output image signal is compressed. The magnification is 1/4. In this case, the output of PB, PC, and PD is processed as invalid data. These relationships are shown in Table 1.
[0023]
[Table 1]

[0024]
In these

modes

1, 2, 3, and 4, the MPU detects the synchronization signal frequency different from the input image signal to obtain the number of input horizontal pixels, and compares the obtained number of pixels with the number of pixels of the display device. The compression ratio is determined for each processing block. Then, a mode setting signal is sent to each of the selection means 8, 9, and 10 according to the determined compression ratio. For example, when the compression ratio 3/4 is selected, when the number of horizontal pixels of the input image signal is 1024, the number of horizontal pixels of the output image signal is 768 as shown in FIG. When the number of pixels is 768, the entire screen of the horizontal image can be displayed.
[0025]
Also, when there is important information in the center of the input screen, a method is also adopted in which the left and right ends of the screen are each compressed to 1/4, for example, by half, and the center is displayed as it is. Can do. Alternatively, when each of the left and right end portions of the screen is compressed to, for example, 1/2 and the center portion is compressed to 3/4, the number of horizontal pixels 1024 in the input image signal becomes 640 in the number of horizontal pixels in the output image signal. Thus, a full screen can be displayed on a general liquid crystal display device such as a personal computer.
[0026]
Next, compression in the vertical direction will be described. FIG. 2 is a block diagram showing a circuit for compressing an input image signal in the vertical direction. In FIG. 2, IA is an input terminal of the pixel A. Here, the pixel A is shown as an example, and actually, the four pixels A, B, C, and D are continuously input as one block.
[0027]
In the figure, reference numeral 17 denotes delay means for delaying the input pixel A by one line in the vertical direction of the horizontal scanning line, and reference numeral 18 denotes a pixel LA delayed by the delay means 17 and an adjacent pixel A one line after the pixel A. 4 is a fourth calculating means for calculating an average value F ((LA + A ′) / 2) with ′. Reference numeral 19 denotes fourth selection means for selecting and outputting either the pixel A or the pixel F output as an average value by the fourth calculation means 18, and the selection is performed by an internal switch S4. . The switch S4 is controlled from the outside by an MPU (not shown). Note that 0A is an output terminal.
[0028]
The control of the switch S4 in the fourth selection means 19 is performed for each horizontal scanning line. For example, assuming that 4 lines are control blocks, the switch S4 is controlled to 0 for each calculation line. When the input image signal immediately adjacent to each operation line is A1, A2, A3, A4 at 1, the data is output as A1, A2, A3, A4 as it is, and the compression magnification is 1/1.
[0029]
Further, for example, the switch S4 is controlled to 0 for the first, second, and third computation lines, and in the mode 2 in which the switch S4 is controlled to 1 for the fourth computation line, the input of each computation line Among the image signals A1, A2, A3, and A4, the outputs of the first, second, and third calculation lines remain the same, the output of the fourth calculation line is (A4 + LA3) / 2, and the compression ratio of the output image signal is 3 / 4. Note that the output of the third calculation line is processed as data invalid in this case.
[0030]
In the mode 3 in which the switch S4 is controlled to 0 for the first and third calculation lines and the switch S4 for the second and fourth calculation lines is controlled to 1, the input image signals A1, Of A2, A3 and A4, the outputs of the first and third calculation lines remain the same, and the outputs of the second and fourth calculation lines are (A2 + LA1) / 2 and (A4 + LA3) / 2, respectively, and the output image signal is compressed. The magnification is 1/2. Note that the outputs of the first and third calculation lines are processed as data invalid in this case.
[0031]
Further, in the mode 4 in which the switch S4 is controlled to 0 with respect to the first calculation line and the switch S4 with respect to the second, third, and fourth calculation lines is controlled to 1, the input image signal A1, Of A2, A3, and A4, the output of the first calculation line remains the same, and the outputs of the second, third, and fourth calculation lines are (A2 + LA1) / 2, (A3 + LA2) / 2, and (A4 + LA3) / 2, respectively. The compression ratio of the output image signal is 1/4. In this case, the outputs of the first, second and third calculation lines are processed as data invalid. These relationships are shown in Table 2.
[0032]
[Table 2]

[0033]
In these modes, the MPU detects the synchronizing signal frequency different from the input image signal to determine the number of input vertical pixels, and the compression magnification is processed by comparing the obtained number of pixels with the number of pixels of the display device. Decide for each. Then, a mode setting signal is sent for each calculation line according to the determined compression ratio. For example, when the compression ratio 3/4 is selected, when the number of vertical pixels of the input image signal is 1024, the number of vertical pixels of the output image signal is 768, and the number of vertical pixels of the liquid crystal display device is 768. It is possible to display a full screen of a vertical image.
[0034]
Also, when there is important information in the center of the input screen, a method of compressing the upper and lower ends of the screen to 1/4, for example, by a half, and displaying the center as it is by operation. Can do. Alternatively, when the upper and lower ends of the screen are respectively compressed to ½, and the center is compressed to ¾, the number of vertical pixels 1024 in the input image signal becomes 640 in the number of vertical pixels in the output image signal. It becomes.
[0035]
Note that the circuit shown in FIG. 2 is preferably arranged before the circuit shown in FIG. 1 so that the control in the horizontal direction is performed after the control in the vertical direction is performed.
[0036]
The present invention can also be used in the following apparatuses. That is, as shown in FIG. 4, the apparatus enlarges the image of the video signal source 20 and projects it on a screen, and a small liquid crystal capable of pen input between the video signal source 20 and the projector 21. This is a presentation device provided with a marker generating device 22 having a panel screen. The marker generating device 22 of this device is provided with the image display control device according to the present invention, and the size of the image displayed by pen input is appropriately controlled to match the image of the video signal source, so that the projector can be viewed. It is possible to provide easy-to-understand images for those who are.
[0037]
【The invention's effect】
As described above, according to the first aspect of the present invention, when an input image signal having various horizontal pixel numbers is input to a display device having a certain pixel configuration such as a liquid crystal display device, Since it can be displayed in a compressed state in accordance with the configuration of the display device, the display area of the display device can be used effectively. In addition, when the configuration of the input image signal is extremely larger than the display area of the display device, the reduction ratio can be partially changed from the conventional reduction, so that an important part can be displayed. The display device can be effectively used.
[0039]
Further, according to the invention described in claim 2 , since both the horizontal direction and the vertical direction can be simultaneously compressed in accordance with the display device, it can be adapted to display devices having various display configurations regardless of the configuration of the input image signal. The image can be displayed in the touched state.
[Brief description of the drawings]
FIG. 1 is a block diagram of a circuit for controlling in the horizontal direction according to an embodiment of an image display control apparatus of the present invention.
FIG. 2 is a block diagram of a circuit for controlling in the vertical direction, showing an example of an embodiment of the image display control device of the present invention.
FIG. 3 is a diagram illustrating an example of image compression.
FIG. 4 is a schematic diagram of a presentation apparatus using the image display control apparatus of the present invention.
FIG. 5 is a diagram illustrating an example of compression of a conventional image.
[Explanation of symbols]
5 1st operation means 6 2nd operation means 7 3rd operation means 8 1st selection means 9 2nd selection means 10 3rd selection means 17 Delay means 18 4th operation means 19 4th selection means

Claims

入力する画像信号の構成がＫ画素×Ｌ画素（Ｋ，Ｌは正の整数で変数）からなり、出力画像信号がＭ画素×Ｎ画素（Ｍ，Ｎは正の整数で定数、Ｋ＞Ｍ，Ｌ＞Ｎ）からなる画像表示制御装置において、
水平方向に隣接する４画素に対して所定画素Ａと隣接する画素Ｂの平均値Ｖを演算する第１の演算手段と、
前記画素Ｂに隣接する画素Ｃと、前記画素Ｃと隣接する画素Ｄの平均値Ｗを演算する第２の演算手段と、
前記画素Ａと前記平均値Ｖとを所定モードに応じて選択する第１の選択手段と、
前記画素Ｃと前記平均値Ｗとを前記所定モードに応じて選択する第２の選択手段と、
前記第１の選択手段により選択された画素Ｘと前記第２の選択手段により選択された画素Ｙとの平均値Ｚを演算する第３の演算手段と、
前記画素Ｘと前記画素Ｚとを前記所定モードに応じて選択する第３の選択手段とを備え、
前記第１、第２、第３の選択手段の選択により入力画像信号を制御して出力画像信号に変換するようにしたことを特徴とする画像表示制御装置。The configuration of the input image signal is composed of K pixels × L pixels (K and L are positive integers and variables), and the output image signal is M pixels × N pixels (M and N are positive integers and constants, K> M, In an image display control device consisting of L> N),
First computing means for computing an average value V of the predetermined pixels A and adjacent pixels B for the four pixels adjacent in the horizontal direction;
Second calculation means for calculating an average value W of a pixel C adjacent to the pixel B and a pixel D adjacent to the pixel C;
First selection means for selecting the pixel A and the average value V according to a predetermined mode;
Second selection means for selecting the pixel C and the average value W according to the predetermined mode;
Third calculating means for calculating an average value Z of the pixel X selected by the first selecting means and the pixel Y selected by the second selecting means;
Third selection means for selecting the pixel X and the pixel Z according to the predetermined mode,
An image display control apparatus characterized in that an input image signal is controlled and converted into an output image signal by selection of the first, second and third selection means.

入力する画像信号の構成がＫ画素×Ｌ画素（Ｋ，Ｌは正の整数で変数）からなり、出力画像信号がＭ画素×Ｎ画素（Ｍ，Ｎは正の整数で定数、Ｋ＞Ｍ，Ｌ＞Ｎ）からなる画像表示制御装置において、The input image signal is composed of K pixels × L pixels (K and L are positive integers and variables), and the output image signal is M pixels × N pixels (M and N are positive integers and constants, K> M, In an image display control device consisting of L> N),
水平方向に隣接する４画素に対して所定画素Ａと隣接する画素Ｂの平均値Ｖを演算する第１の演算手段と、  First computing means for computing an average value V of the predetermined pixels A and adjacent pixels B for the four pixels adjacent in the horizontal direction;
前記画素Ｂに隣接する画素Ｃと、前記画素Ｃと隣接する画素Ｄの平均値Ｗを演算する第２の演算手段と、  Second calculation means for calculating an average value W of a pixel C adjacent to the pixel B and a pixel D adjacent to the pixel C;
前記画素Ａと前記平均値Ｖとを所定モードに応じて選択する第１の選択手段と、  First selection means for selecting the pixel A and the average value V according to a predetermined mode;
前記画素Ｃと前記平均値Ｗとを前記所定モードに応じて選択する第２の選択手段と、  Second selection means for selecting the pixel C and the average value W according to the predetermined mode;
前記第１の選択手段により選択された画素Ｘと前記第２の選択手段により選択された画素Ｙとの平均値Ｚを演算する第３の演算手段と、  Third computing means for computing an average value Z of the pixel X selected by the first selecting means and the pixel Y selected by the second selecting means;
前記画素Ｘと前記画素Ｚとを前記所定モードに応じて選択する第３の選択手段とを備え、  Third selection means for selecting the pixel X and the pixel Z according to the predetermined mode,
かつ、入力した所定画素Ａを垂直方向に１ライン遅延させる遅延手段と、  And delay means for delaying the input predetermined pixel A by one line in the vertical direction;
前記遅延された画素ＬＡと次のラインで前記所定画素Ａに隣接して入力した画素Ａ′との平均値Ｆを演算する第４の演算手段と、  A fourth calculating means for calculating an average value F between the delayed pixel LA and the pixel A ′ input adjacent to the predetermined pixel A on the next line;
前記所定画素Ａと前記平均値Ｆとを所定モードに応じて選択する第４の選択手段とを備え、  A fourth selection unit that selects the predetermined pixel A and the average value F according to a predetermined mode;
前記第１、第２、第３、第４の選択手段の選択により入力画像信号を制御して出力画像信号に変換するようにしたことを特徴とする画像表示制御装置。  An image display control apparatus characterized in that an input image signal is controlled by the selection of the first, second, third, and fourth selection means and converted into an output image signal.