JP3645951B2 - マイクロ波誘電体発振器 - Google Patents
マイクロ波誘電体発振器 Download PDFInfo
- Publication number
- JP3645951B2 JP3645951B2 JP27483295A JP27483295A JP3645951B2 JP 3645951 B2 JP3645951 B2 JP 3645951B2 JP 27483295 A JP27483295 A JP 27483295A JP 27483295 A JP27483295 A JP 27483295A JP 3645951 B2 JP3645951 B2 JP 3645951B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- dielectric
- circuit
- dielectric resonator
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばドップラーモジュールその他マイクロ波を利用したセンサー等に使用される、誘電体共振器を用いた並列帰還型のマイクロ波誘電体発振器に関する。
【０００２】
【従来の技術】
図４は従来用いられている並列帰還型のマイクロ波誘電体発振器の構成の一例である。ＦＥＴ１のゲートにマイクロストリップ入力整合回路２が、ドレインにマイクロストリップ出力整合回路３が接続され、さらにこの２、３にそれぞれマイクロ波信号通過阻止用のチョークコイル４、５が接続され、増幅回路１５が構成される。
ＦＥＴ１のゲートバイアス及びドレインバイアスは、それぞれゲートバイアス供給端子６、ドレインバイアス供給端子７へ図示しないバイアス回路から供給される。一方、誘電体共振器１２はその共振周波数ｆｏにおいてマイクロストリップライン１０、及びマイクロストリップライン１１とそれぞれ結合点１３、１４で結合し、共振回路１６が構成される。増幅回路１５と共振回路１６は端子８、９を介して並列接続され、並列帰還形誘電体発振器を構成する。
【０００３】
誘電体共振器１２の共振周波数ｆｏにおいて、増幅回路の利得と共振回路の信号経路９→１１→１４→１２→１３→１０→８における信号通過損失の和であるループ利得が０ｄｂ以上となり、かつ、増幅回路の位相変化量と共振回路の信号経路９→１１→１４→１２→１３→１０→８における位相変化量の和で定まるループ位相が３６０°となった場合に図４の誘電体発振器はｆｏで発信し、発振出力信号はＤＣカットキャパシタ１７を介して出力端子１８から取り出される。
【０００４】
【発明が解決しようとする課題】
上記のようなマイクロ波誘電体発振器では、理論上、ループ位相をＮ×３６０゜（Ｎ＝１、２、３・・・）となるようにすれば正帰還がかかり、所定の発振周波数ｆｏで発振することになるが、Ｎが１増えるごとに伝送線路長をλ分長くしなければならず、長くすればするほど線路損失が増大し、増幅器の利得が発振をするには不十分となる。従って、伝送線路長が短くなるようループ位相を３６０°に保つようにする。しかし、増幅回路の位相変化が大きくなると、共振回路の位相変化量をその分だけ小さく抑える必要があり、増幅回路と誘電体共振器を接近させる必要が生じ、寸法上実現が困難となることや、増幅回路と誘電体共振器が電磁界結合してしまい、正常に動作しなくなるといった問題があった。
【０００５】
さらに増幅回路は共振回路の共振周波数ｆｏで利得が最大となり、ｆｏを越える周波数では利得がなくなるよう設計されるが、ｆｏ以下の帯域では低周波域になる程、利得が抑えきれなくなるため、ｆｏ以下の周波数で共振点が存在する場合、誘電体共振器の共振周波数とは無関係の不要発振を起こす恐れがあった。
従って、以上の問題から、設計上の制約が大きくなり、設計工数が嵩んでしまった。
【０００６】
そこで本発明はこのような欠点を除去し、簡単な構成で動作の安定したマイクロ波誘電体発振器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の誘電体発振器は、トランジスタと該トランジスタの入出力整合回路を具備する増幅回路と、誘電体共振器と該誘電体共振器を前記増幅回路に並列接続するため前記誘電体共振器と電磁界結合しそれぞれ前記増幅回路の入力端子と出力端子に接続する２本の伝送線路を具備する共振回路と、を具備する並列帰還型誘電体発振器において、前記増幅回路の入力端子と、該入力端子と接続する前記伝送線路との間に、または前記増幅回路の出力端子と、該出力端子と接続する前記伝送線路との間に前記誘電体発振器の発振周波数を通過帯域とする少なくとも一つのハイパスフィルタを具備し、前記誘電体共振器の発振周波数より低い周波数帯域でのループ利得を低く抑えるよう構成した。
【０００８】
また、トランジスタと該トランジスタの入出力整合回路を具備する増幅回路と、誘電体共振器と該誘電体共振器を前記増幅回路に並列接続するため前記誘電体共振器と電磁界結合しそれぞれ前記増幅回路の入力端子と出力端子に接続する２本の伝送線路を具備する共振回路と、を具備する並列帰還型誘電体発振器において、前記増幅回路の入力端子と、該入力端子と接続する前記伝送線路との間に、または前記増幅回路の出力端子と、該出力端子と接続する前記伝送線路との間に前記誘電体発振器の発振周波数を通過帯域とする複数のハイパスフィルタを接続し、前記誘電体発振器の発振周波数より低い周波数帯域でのループ利得を低く抑えるよう構成した。
【０００９】
このように構成することにより、ハイパスフィルタでは位相が進む効果があるため、その分、増幅回路と誘電体共振器との距離をとることが可能となり、共振器と増幅回路の電磁界結合を防ぐことができる。
さらに、ハイパスフィルタにより、ｆｏより低い周波数帯域でのループ利得を低く抑えることができる。
【００１０】
【発明の実施の形態】
図１は本発明をマイクロ波誘電体発振器に使用した実施の形態を示す図である。本図において、図４と同一の符号のものは同一または相当するものを示し、１９はコンデンサ、２０はインダクタ２１はハイパスフィルタを示す。
【００１１】
共振回路１６の一端はマイクロストリップライン１１を介して端子９で増幅回路の出力側と接続し、他端はマイクロストリップライン１０を介してコンデンサ１９及びとインダクタ２０からなるハイパスフィルタ２１を介して端子８で増幅回路の入力側に接続される。１７はＤ．Ｃカット用コンデンサで１８は発振信号出力を取り出すための端子である。
【００１２】
このような増幅回路１５と共振回路１６及びハイパスフィルタ２１から構成される並列帰還形誘電体発振器において、誘電体共振器１２の共振周波数ｆｏで、そのループ利得が０ｄｂ以上あり、ループ位相が３６０°となった場合発振する。
【００１３】
この場合ループ位相の３６０°となる条件により誘電体共振器１２と増幅回路１５の距離が決定されるが、ハイパスフィルタ２１の位相進みの効果により、その分マイクロストリップライン１０、１１を長くとることができ、増幅回路１５と誘電体共振器１２の間に、電磁界結合が起こらない、即ち安定動作に問題にならない程度の距離とすることが可能となる。この場合ハイパスフィルタは周波数ｆｏを通過帯域としその通過損失が小さくなり、さらにｆｏに近い周波数にカットオフ周波数を持つようコンデンサ１９及びインダクタ２０の定数を決定し急峻な肩特性となる設計とすることにより、周波数ｆｏでのループ利得を犠牲にすることなく低周波数帯域でのループ利得を大巾に抑えることができるため、ｆｏ以下での低周波数での不要発振を防ぐことが可能となる。
【００１４】
図２はハイパスフィルタ２１を多段化した場合の実施の形態を示す図である。本図において、図１と同一の符号のものは同一または相当するものを示す。
本図に示すとおり、ハイパスフィルタ２１が共振回路１６のマイクロストリップライン１０と増幅回路１５の入力端子との間に多段接続されている。この多段接続で位相進み量を大きくできるため、その分、誘電体共振器１２と増幅回路１５の距離がさらにとれる様調整可能となる上、低周波数域でのループ利得がいっそう抑えられることで不要発振の恐れはさらに小さくなる。
【００１５】
以上、本発明の実施の形態について述べたが、本発明はこれに限らず、種々の変更が可能である。例えば、使用周波数帯域が比較的低い場合、図３に示すように、図１のＦＥＴ１の代わりにＨＢＴ等のマイクロ波用ＢＪＴ（バイポーラトランジスタ）２２を使用することも可能である。また、上記の実施の形態では、ハイパスフィルタを増幅回路の入力端子とこれに接続する伝送線路との間に入れたが、増幅回路の出力端子とこれに接続する伝送線路との間に入れてもよい。
【００１６】
【発明の効果】
以上説明したように、請求項１に係る発明によれば並列帰還形のマイクロ波誘電体発振器において、増幅回路と共振回路との間にハイパスフィルタが挿入されているため、誘電体共振器の共振周波数で発振する条件となるループ位相を満たすために誘電体共振器と増幅回路とが接近しすぎることなく安定動作させることが出来、また低周波数帯域での不要発振を防ぐことが出来る。
また、請求項２に係る発明によれば、発振周波数を通過帯域とする複数のハイパスフィルタを共振回路と増幅回路の間に繋げることで、位相進み量を大きくでき、適宜ハイパスフィルタの個数を選択することで、設計の自由度を増すことができ、設計工数を低減することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す図である。
【図２】本発明の他の実施の形態を示す図である。
【図３】本発明のさらに他の実施の形態を示す図である。
【図４】従来の並列帰還形マイクロ波誘電体発振器の例を示す図である。
【符号の説明】
１ ＦＥＴ
２ マイクロストリップ入力整合回路
３ マイクロストリップ出力整合回路
４、５ バイアス供給用チョークコイル
１０、１１ マイクロストリップライン
１２ 誘電体共振器
１５ 増幅回路
１６ 共振回路
１７ ＤＣカットコンデンサ
１８、発振信号出力端子
１９、コンデンサ
２０、インダクタ
２１、ハイパスフィルタ
２２ ＢＪＴ（バイポーラトランジスタ）
【発明の属する技術分野】
本発明は、例えばドップラーモジュールその他マイクロ波を利用したセンサー等に使用される、誘電体共振器を用いた並列帰還型のマイクロ波誘電体発振器に関する。
【０００２】
【従来の技術】
図４は従来用いられている並列帰還型のマイクロ波誘電体発振器の構成の一例である。ＦＥＴ１のゲートにマイクロストリップ入力整合回路２が、ドレインにマイクロストリップ出力整合回路３が接続され、さらにこの２、３にそれぞれマイクロ波信号通過阻止用のチョークコイル４、５が接続され、増幅回路１５が構成される。
ＦＥＴ１のゲートバイアス及びドレインバイアスは、それぞれゲートバイアス供給端子６、ドレインバイアス供給端子７へ図示しないバイアス回路から供給される。一方、誘電体共振器１２はその共振周波数ｆｏにおいてマイクロストリップライン１０、及びマイクロストリップライン１１とそれぞれ結合点１３、１４で結合し、共振回路１６が構成される。増幅回路１５と共振回路１６は端子８、９を介して並列接続され、並列帰還形誘電体発振器を構成する。
【０００３】
誘電体共振器１２の共振周波数ｆｏにおいて、増幅回路の利得と共振回路の信号経路９→１１→１４→１２→１３→１０→８における信号通過損失の和であるループ利得が０ｄｂ以上となり、かつ、増幅回路の位相変化量と共振回路の信号経路９→１１→１４→１２→１３→１０→８における位相変化量の和で定まるループ位相が３６０°となった場合に図４の誘電体発振器はｆｏで発信し、発振出力信号はＤＣカットキャパシタ１７を介して出力端子１８から取り出される。
【０００４】
【発明が解決しようとする課題】
上記のようなマイクロ波誘電体発振器では、理論上、ループ位相をＮ×３６０゜（Ｎ＝１、２、３・・・）となるようにすれば正帰還がかかり、所定の発振周波数ｆｏで発振することになるが、Ｎが１増えるごとに伝送線路長をλ分長くしなければならず、長くすればするほど線路損失が増大し、増幅器の利得が発振をするには不十分となる。従って、伝送線路長が短くなるようループ位相を３６０°に保つようにする。しかし、増幅回路の位相変化が大きくなると、共振回路の位相変化量をその分だけ小さく抑える必要があり、増幅回路と誘電体共振器を接近させる必要が生じ、寸法上実現が困難となることや、増幅回路と誘電体共振器が電磁界結合してしまい、正常に動作しなくなるといった問題があった。
【０００５】
さらに増幅回路は共振回路の共振周波数ｆｏで利得が最大となり、ｆｏを越える周波数では利得がなくなるよう設計されるが、ｆｏ以下の帯域では低周波域になる程、利得が抑えきれなくなるため、ｆｏ以下の周波数で共振点が存在する場合、誘電体共振器の共振周波数とは無関係の不要発振を起こす恐れがあった。
従って、以上の問題から、設計上の制約が大きくなり、設計工数が嵩んでしまった。
【０００６】
そこで本発明はこのような欠点を除去し、簡単な構成で動作の安定したマイクロ波誘電体発振器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の誘電体発振器は、トランジスタと該トランジスタの入出力整合回路を具備する増幅回路と、誘電体共振器と該誘電体共振器を前記増幅回路に並列接続するため前記誘電体共振器と電磁界結合しそれぞれ前記増幅回路の入力端子と出力端子に接続する２本の伝送線路を具備する共振回路と、を具備する並列帰還型誘電体発振器において、前記増幅回路の入力端子と、該入力端子と接続する前記伝送線路との間に、または前記増幅回路の出力端子と、該出力端子と接続する前記伝送線路との間に前記誘電体発振器の発振周波数を通過帯域とする少なくとも一つのハイパスフィルタを具備し、前記誘電体共振器の発振周波数より低い周波数帯域でのループ利得を低く抑えるよう構成した。
【０００８】
また、トランジスタと該トランジスタの入出力整合回路を具備する増幅回路と、誘電体共振器と該誘電体共振器を前記増幅回路に並列接続するため前記誘電体共振器と電磁界結合しそれぞれ前記増幅回路の入力端子と出力端子に接続する２本の伝送線路を具備する共振回路と、を具備する並列帰還型誘電体発振器において、前記増幅回路の入力端子と、該入力端子と接続する前記伝送線路との間に、または前記増幅回路の出力端子と、該出力端子と接続する前記伝送線路との間に前記誘電体発振器の発振周波数を通過帯域とする複数のハイパスフィルタを接続し、前記誘電体発振器の発振周波数より低い周波数帯域でのループ利得を低く抑えるよう構成した。
【０００９】
このように構成することにより、ハイパスフィルタでは位相が進む効果があるため、その分、増幅回路と誘電体共振器との距離をとることが可能となり、共振器と増幅回路の電磁界結合を防ぐことができる。
さらに、ハイパスフィルタにより、ｆｏより低い周波数帯域でのループ利得を低く抑えることができる。
【００１０】
【発明の実施の形態】
図１は本発明をマイクロ波誘電体発振器に使用した実施の形態を示す図である。本図において、図４と同一の符号のものは同一または相当するものを示し、１９はコンデンサ、２０はインダクタ２１はハイパスフィルタを示す。
【００１１】
共振回路１６の一端はマイクロストリップライン１１を介して端子９で増幅回路の出力側と接続し、他端はマイクロストリップライン１０を介してコンデンサ１９及びとインダクタ２０からなるハイパスフィルタ２１を介して端子８で増幅回路の入力側に接続される。１７はＤ．Ｃカット用コンデンサで１８は発振信号出力を取り出すための端子である。
【００１２】
このような増幅回路１５と共振回路１６及びハイパスフィルタ２１から構成される並列帰還形誘電体発振器において、誘電体共振器１２の共振周波数ｆｏで、そのループ利得が０ｄｂ以上あり、ループ位相が３６０°となった場合発振する。
【００１３】
この場合ループ位相の３６０°となる条件により誘電体共振器１２と増幅回路１５の距離が決定されるが、ハイパスフィルタ２１の位相進みの効果により、その分マイクロストリップライン１０、１１を長くとることができ、増幅回路１５と誘電体共振器１２の間に、電磁界結合が起こらない、即ち安定動作に問題にならない程度の距離とすることが可能となる。この場合ハイパスフィルタは周波数ｆｏを通過帯域としその通過損失が小さくなり、さらにｆｏに近い周波数にカットオフ周波数を持つようコンデンサ１９及びインダクタ２０の定数を決定し急峻な肩特性となる設計とすることにより、周波数ｆｏでのループ利得を犠牲にすることなく低周波数帯域でのループ利得を大巾に抑えることができるため、ｆｏ以下での低周波数での不要発振を防ぐことが可能となる。
【００１４】
図２はハイパスフィルタ２１を多段化した場合の実施の形態を示す図である。本図において、図１と同一の符号のものは同一または相当するものを示す。
本図に示すとおり、ハイパスフィルタ２１が共振回路１６のマイクロストリップライン１０と増幅回路１５の入力端子との間に多段接続されている。この多段接続で位相進み量を大きくできるため、その分、誘電体共振器１２と増幅回路１５の距離がさらにとれる様調整可能となる上、低周波数域でのループ利得がいっそう抑えられることで不要発振の恐れはさらに小さくなる。
【００１５】
以上、本発明の実施の形態について述べたが、本発明はこれに限らず、種々の変更が可能である。例えば、使用周波数帯域が比較的低い場合、図３に示すように、図１のＦＥＴ１の代わりにＨＢＴ等のマイクロ波用ＢＪＴ（バイポーラトランジスタ）２２を使用することも可能である。また、上記の実施の形態では、ハイパスフィルタを増幅回路の入力端子とこれに接続する伝送線路との間に入れたが、増幅回路の出力端子とこれに接続する伝送線路との間に入れてもよい。
【００１６】
【発明の効果】
以上説明したように、請求項１に係る発明によれば並列帰還形のマイクロ波誘電体発振器において、増幅回路と共振回路との間にハイパスフィルタが挿入されているため、誘電体共振器の共振周波数で発振する条件となるループ位相を満たすために誘電体共振器と増幅回路とが接近しすぎることなく安定動作させることが出来、また低周波数帯域での不要発振を防ぐことが出来る。
また、請求項２に係る発明によれば、発振周波数を通過帯域とする複数のハイパスフィルタを共振回路と増幅回路の間に繋げることで、位相進み量を大きくでき、適宜ハイパスフィルタの個数を選択することで、設計の自由度を増すことができ、設計工数を低減することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す図である。
【図２】本発明の他の実施の形態を示す図である。
【図３】本発明のさらに他の実施の形態を示す図である。
【図４】従来の並列帰還形マイクロ波誘電体発振器の例を示す図である。
【符号の説明】
１ ＦＥＴ
２ マイクロストリップ入力整合回路
３ マイクロストリップ出力整合回路
４、５ バイアス供給用チョークコイル
１０、１１ マイクロストリップライン
１２ 誘電体共振器
１５ 増幅回路
１６ 共振回路
１７ ＤＣカットコンデンサ
１８、発振信号出力端子
１９、コンデンサ
２０、インダクタ
２１、ハイパスフィルタ
２２ ＢＪＴ（バイポーラトランジスタ）
Claims (2)
- トランジスタと該トランジスタの入出力整合回路を具備する増幅回路と、誘電体共振器と該誘電体共振器を前記増幅回路に並列接続するため前記誘電体共振器と電磁界結合しそれぞれ前記増幅回路の入力端子と出力端子に接続する２本の伝送線路を具備する共振回路と、を具備する並列帰還型誘電体発振器において、前記増幅回路の入力端子と、該入力端子と接続する前記伝送線路との間に、または前記増幅回路の出力端子と、該出力端子と接続する前記伝送線路との間に前記誘電体発振器の発振周波数を通過帯域とする少なくとも一つのハイパスフィルタを具備し、前記誘電体共振器の発振周波数より低い周波数帯域でのループ利得を低く抑えることを特徴とするマイクロ波誘電体発振器。
- トランジスタと該トランジスタの入出力整合回路を具備する増幅回路と、誘電体共振器と該誘電体共振器を前記増幅回路に並列接続するため前記誘電体共振器と電磁界結合しそれぞれ前記増幅回路の入力端子と出力端子に接続する２本の伝送線路を具備する共振回路と、を具備する並列帰還型誘電体発振器において、前記増幅回路の入力端子と、該入力端子と接続する前記伝送線路との間に、または前記増幅回路の出力端子と、該出力端子と接続する前記伝送線路との間に前記誘電体発振器の発振周波数を通過帯域とする複数のハイパスフィルタを接続し、前記誘電体発振器の発振周波数より低い周波数帯域でのループ利得を低く抑えることを特徴とするマイクロ波誘電体発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27483295A JP3645951B2 (ja) | 1995-09-28 | 1995-09-28 | マイクロ波誘電体発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27483295A JP3645951B2 (ja) | 1995-09-28 | 1995-09-28 | マイクロ波誘電体発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998021A JPH0998021A (ja) | 1997-04-08 |
| JP3645951B2 true JP3645951B2 (ja) | 2005-05-11 |
Family
ID=17547207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27483295A Expired - Fee Related JP3645951B2 (ja) | 1995-09-28 | 1995-09-28 | マイクロ波誘電体発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645951B2 (ja) |
-
1995
- 1995-09-28 JP JP27483295A patent/JP3645951B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0998021A (ja) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4871984A (en) | Surface acoustic wave oscillator | |
| US6229408B1 (en) | Zero loss bias “T” | |
| JP2001313526A (ja) | 発振器および通信装置 | |
| US5440276A (en) | Voltage controlled oscillating circuit for preventing a load pulling | |
| JPS6324706A (ja) | 極超短波の周波数で作動する周波数倍増発振器 | |
| EP0090414B1 (en) | Transistorized microwave oscillator of oscillation frequency multiplying type | |
| JP3645951B2 (ja) | マイクロ波誘電体発振器 | |
| JPH036107A (ja) | 電圧制御発振器 | |
| US5339047A (en) | X-band bipolar junction transistor amplifier | |
| US6724274B2 (en) | Frequency-switching oscillator and electronic device using the same | |
| JP2910421B2 (ja) | マイクロ波発振器 | |
| JPH1174727A (ja) | 電圧制御発振器 | |
| JP2509781B2 (ja) | 高周波負帰還増幅器 | |
| EP0247749A2 (en) | Push-push dielectric resonator oscillator | |
| US7221243B2 (en) | Apparatus and method for combining electrical signals | |
| JPS6190502A (ja) | 広帯域発振器 | |
| JP2007158660A (ja) | 高周波回路 | |
| JPH0129322B2 (ja) | ||
| KR950002960B1 (ko) | 마이크로파 주파수 발진기 | |
| JPS6024001Y2 (ja) | マイクロ波集積回路 | |
| JPS60204104A (ja) | 誘電体発振器 | |
| JPS639137Y2 (ja) | ||
| JP2001177341A (ja) | ２バンド発振装置 | |
| JPH01144807A (ja) | 発振器出力回路 | |
| JPS63310205A (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |