JP3638737B2

JP3638737B2 - Active matrix liquid crystal display device and driving method thereof

Info

Publication number: JP3638737B2
Application number: JP31003496A
Authority: JP
Inventors: 吉晴平形
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-11-07
Filing date: 1996-11-06
Publication date: 2005-04-13
Anticipated expiration: 2016-11-06
Also published as: JPH09189897A

Description

【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関するものであり、信号（データ）の電位の変動を抑制して、消費電力の低減を図るものである。
特に、表示方法として、面内スイッチング方式（In-Plane Switching Mode 、ＩＰＳともいう）を用いたアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置においては、液晶素子に印加される電圧の反転が必要とされている。これは、単一の極性の電界が長時間印加されると、液晶や配向膜等の材料の劣化や、不純物による寄生電荷が生じるため、残像現象等の表示劣化を防ぐために行われる。この操作は交流操作といわれ、フレーム（フィールド）ごと、もしくは数フレームに１回の反転が必要とされた。その場合にも各種の方式があった。
【０００３】
１フレームにおいては表示画面全体が同じ極性のフレーム反転（フィールド反転）（図１１（Ａ））、同じ行では、極性が同じだが、隣接する行の極性が異なるライン反転（図１１（Ｂ）、同図（Ｃ））、全ての隣接する画素の極性が異なるドット反転（図１１（Ｄ））等である。
【０００４】
従来は、このような反転をおこなうためには、データドライバー（信号ドライバー）から極性の反転する信号が画素に供給されていた。
【０００５】
図８には従来のアクティブマトリクス型液晶表示装置の単位画素を示す。薄膜トランジスタ（Ｔ）は、スキャン線（走査線）（Ｘ_n）の信号によって制御され、ＯＮ状態のときにデータ線（信号線）（Ｐ_m）の信号が液晶素子（ＬＣ）および、必要によっては、それと並列に設けられた補助容量（Ｃ）に送られ、電荷が蓄積される。（図８）
【０００６】
このような単位画素をＮ行のマトリクス状に配置した表示装置における駆動の信号は図９のようになる。ここで、ＣＬＫは、クロック信号（同期信号）であり、表示装置の最小時間を示す。これに応じて、信号が形成される。スキャン線（Ｘ₁ 、Ｘ₂ 、Ｘ₃ 、．．．Ｘ_N-1 、Ｘ_N）は、図に示すように、パルスが順次印加される。一方、データ線（Ｐ₁ ）には、各行の画像信号に応じたデータが印加される。ここでは、フィールド反転（図１１（Ａ））の例を示した。比較のため、画像情報は常に同じであるとした。すなわち、第２フィールド（2nd Field)のデータは、第１フィールド（1st Field)のデータを、基準電位（アースレベル）に対して、反転させたものである。
【０００７】
第２フィールド（2nd Field)と第３フィールド（3rd Field)でも同様である。また、ライン反転（図１１（Ｃ））のデータの例を図１０に示したが、各行に対応するデータを比較すると、第１フィールドと第２フィールドでは、極性が逆である。
【０００８】
従来の液晶表示装置が、基板間に基板に垂直な電圧を印加することによって、表示をおこなっていたことに対して、本発明の液晶表示装置は基板内で、基板面に平行な電圧を印加して、表示をおこなうものである。このような駆動方式を面内スイッチング（ＩＰＳ）方式という。これは、既に、特公昭６３−２１９０７に薄膜トランジスタをスイッチング素子としたアクティブマトリクス型液晶表示装置に用いた場合の基本的な概念が示されている。
【０００９】
他にも特開平７−４３７４４、特開平７−４３７１６、特開平７−３６０５８、特開平６−１６０８７８、特開平６−２０２０７３、特開平７−１３４３０１、特開平６−２１４２４４にも、その応用発明が示されている。
【００１０】
さらに、単純マトリクス型液晶表示装置に用いた場合には、特開平７−７２４９１に、薄膜ダイオードをスイッチング素子としたアクティブマトリクス型液晶表示装置に用いた場合には、特開平７−１２０７９１に開示されている。
【００１１】
これらの先行技術に開示されたＩＰＳ方式の原理を図６、図７を用いて簡単に説明する。図６には、ＩＰＳ方式によるアクティブマトリクス型液晶表示装置の単位画素を示した。通常のアクティブマトリクス型液晶表示装置の場合と同様に、データ線１とスキャン線２がマトリクス状に設けられるが、それに加えて、アース線３（接地線もしくは対向電極線）が設けられる。
【００１２】
従来は、対向基板の電極があったために、アース線３は不要であったが、ＩＰＳ方式では対向基板には電極がないので、面内にそれと同様な機能を有する配線を設ける必要がある。
【００１３】
通常、このアース線３は一定の電位に保持される。また、スキャン線２と同時に形成されるために、スキャン線２と交差しない、即ち、平行な構成を有する。これは、アース線３の一部を、データ線１と同時に形成される画素電極４の一部と重ねて補助容量（Ｃ）を形成するためである。即ち、スキャン線２とアース線３は同時に形成され、またデータ線１と画素電極４は同時に形成される。スキャン線２の一部をゲート電極として図に示されるようにＴＦＴ５が形成される。そのソースはデータ線１とコンタクトし、ドレインは画素電極４とコンタクトする。（図６）
【００１４】
このように、画素電極４に対向させてアース線３を配置する構造から、図７に示すように、画素電極４とアース線３の間には、矢印のような電界が生じる。液晶分子は、当初、図７のａに示すように、予定される電界に対して、ある一定の角度、例えば、４５°をなすように配向させておく。次に電界が印加されると図７のｂに示されるように、液晶分子は電界に平行になろうとする。この液晶分子の傾きをうまく利用することにより、濃淡を表現できる。以上が、ＩＰＳ方式の原理である。（図７）
【００１５】
【発明が解決しようとする課題】
上述したように、従来のアクティブマトリクス型液晶表示装置においては、画像情報のみから必要とされる信号の変動の２倍の変動量を有するデータをドライバーによって発生する必要があった。すなわち、液晶には実効的に５Ｖの電圧を印加させればよいのであるが、反転の必要から、＋５Ｖから−５Ｖまでの１０Ｖの範囲での駆動能力が必要であった。このことは、ドライバーの駆動電圧を低下させ、また、消費電力を低減する上で最大の障害であった。
【００１６】
同様に、アクティブマトリクス回路に過大な電圧が印加されることによる、トランジスタの破壊や特性の劣化も問題であった。
【００１７】
本発明は、このような問題に鑑みてなされたものであり、データの変動を必要最小限としつつも、必要な反転をおこなうための液晶表示装置の構成およびその駆動方法を提供する。
【００１８】
また従来のＩＰＳ方式は、液晶の配向が基板に平行であることにより、従来の液晶表示装置に比べて視野角が広いという特徴を有する。しかしながら、上記の先行技術においては、データドライバーの負担を低減させることについては、特に考慮されておらず、データは従来の場合と同様である。
【００１９】
本発明は、主に同一面内で電圧を印加するというＩＰＳ方式の特徴を生かして、データにおいて極性を反転させることなく、液晶分子に印加される電界の反転をなすことを課題とする。
【００２０】
【課題を解決するための手段】
上記の課題を解消するためのアクティブマトリクス型液晶表示装置の第１の構成は、
液晶を挟持する一対の第１の電極と第２の電極と、
基準電位に対して単一極性を有する映像書き込み信号が印加されるデータ線と、
前記第１及び第２の電極に接続され、所定の周期にて交互に前記第１又は前記第２の電極のいずれか一方に前記映像書き込み信号を供給し、他方を前記基準電位とする回路から成る極性制御手段を有することを特徴とする。
【００２１】
また、上記の課題を解消するために、本発明に係るアクティブマトリクス型液晶表示装置の第２の構成は、
互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しないアース線と、
前記第１及び第２のスキャン線、前記データ線、及び前記アース線とに囲まれた領域に配置され、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路と
を同一板上に有するアクテイブマトリクス型液晶表示装置であって、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記アース線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記アース線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第２の電極に接続されていることを特徴とする面内スイッチング方式のアクティブマトリクス型液晶表示装置。
【００２２】
また、上記の課題を解消するためのアクティブマトリクス型液晶表示装置の駆動方法の構成は、
上記の第２の構成を有する面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記第１及び第２のスキャン線には、同時にパルスが印加されることがないことを特徴とする。
【００２３】
更に、アクティブマトリクス型液晶表示装置の駆動方法の他の構成は、
上記の第２の構成を有する面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記データ線に入力される信号の電位レベルは、常に単一極性であることを特徴とする。
【００２４】
【発明の実施の形態】
以下に、図１を用いて本発明の実施の形態を説明する。
本発明の液晶表示装置における単位画素（第ｎ行第ｍ列）の回路構成を図１（Ａ）に示す。図１に示す構成では、第１〜第４のスイッチング回路（SW₁ 〜SW₄ ）を単数のトランジスタ（Ｔ₁ 〜Ｔ₄ ）で構成したものである。
【００２５】
従来のＩＰＳ方式の場合と同様に、データ線（Ｐ_m）とともに、アース線（Ｚ_m）が設けられるが、従来とは異なり、アース線はデータ線と交差しない構成とする。これは、本発明においては、アース線は別のトランジスタのドレインと接続される必要があるためである。
【００２６】
なお、本発明においては、トランジスタのソース、ドレインは全く任意に定義でき、したがって、一方をソース（もしくはドレイン）と適宜に定義することができ、その場合には、他方はドレイン（ソース）とされる。通常用いられるように、電位の上下によって、区別することはない。
【００２７】
本発明においては、従来のＩＰＳ方式とは異なり、スキャン線が各行に２本設けられる。トランジスタ（Ｔ₁ ）および（Ｔ₃ ）のソースはデータ線（Ｐ_m）にコンタクトする。このデータ線（Ｐ_m）に接続するトランジスタ（Ｔ₁ ）および（Ｔ₃ ）を入力トランジスタと称する。
【００２８】
入力トランジスタ（Ｔ₁ ）、（Ｔ₃ ）のゲートは、それぞれ別のスキャン線に接続されて、これらのトランジスタは独立に制御される。すなわち、トランジスタ（Ｔ₁ ）はスキャン線（Ｘ_n）によって、トランジスタ（Ｔ₃ ）はスキャン線（Ｙ_n）によって制御される。
【００２９】
さらに、トランジスタ（Ｔ₂ ）と（Ｔ₄ ）のソースは同一のアース線（Ｚ_m）にコンタクトする。トランジスタ（Ｔ₂ ）と（Ｔ₄ ）を排出トランジスタと称する。
【００３０】
トランジスタ（Ｔ₁ ）と（Ｔ₂ ）、トランジスタ（Ｔ₃ ）と（Ｔ₄ ）のドレイン同士を接続し、該ドレイン間にＩＰＳ方式の液晶素子（ＬＣ）を設ける。液晶素子（ＬＣ）はその間に液晶を挟持した一対の第１の電極からなり、トランジスタ（Ｔ₁ ）と（Ｔ₂ ）のドレインは液晶素子（ＬＣ）の一方の電極に接続され、トランジスタ（Ｔ₃ ）と（Ｔ₄ ）のドレインは液晶素子（ＬＣ）の他方の電極に接続されている。
なお液晶素子（ＬＣ）と並列に補助容量（Ｃ）を形成してもよい。
【００３１】
トランジスタ（Ｔ₂ ）のゲートはスキャン線（Ｙ_n）に、トランジスタ（Ｔ₄ ）のゲートはスキャン線（Ｘ_n）に、それぞれ接続される。したがって、トランジスタ（Ｔ₂ ）はスキャン線（Ｙ_n）によって、また、トランジスタ（Ｔ₄ ）はスキャン線（Ｘ_n）によって、それぞれ、制御される。（図１（Ａ））
上記のような構成を有する結果、トランジスタ（Ｔ₁ ）と（Ｔ₄ ）、および、トランジスタ（Ｔ₂ ）と（Ｔ₃ ）が同時に駆動されることとなる。
【００３２】
このような単位素子を多数配列させたマトリクスの様子を図１（Ｂ）に示す。Ｘスキャン線１１（Ｘ₁ 、Ｘ₂ 、Ｘ₃ 、．．．Ｘ_N-1 、Ｘ_N）とＹスキャン線１２（Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、．．．Ｙ_N-1 、Ｙ_N）およびデータ線１３（Ｐ₁ 、Ｐ₂ 、Ｐ₃ 、．．．Ｐ_M-1 、Ｐ_M）は、それぞれＸスキャンドライバー１４、Ｙスキャンドライバー１５、データドライバー１６によって制御される（Ｎ行Ｍ列マトリクスの場合）。
【００３３】
アース線１７に関しては、特に電圧が印加されるわけではないので、一定の電位に固定される構造であればよく、例えば接地電位に固定すればよい。図１（Ｂ）では、Ｘスキャンドライバー１４とＹスキャンドライバー１５を分離して書いてあるが、一体化してもよい。（図１（Ｂ））
【００３４】
図１に示す単位画素の動作について、図２を用いて説明する。説明を簡単にするために、データ線（Ｐ_m）は一定の正の電位に保たれているものとする。実際には、データ線（Ｐ_m）には画像情報に応じた信号が印加される。一方、アース線（Ｚ_m）は一定の負の電位に保たれるものとする。スキャン線（Ｘ_n）にパルス（Ｓｐ）が印加された状態を考えると、トランジスタ（Ｔ₁ ）と（Ｔ₄ ）がＯＮとなり、他のトランジスタはＯＦＦのままである。
【００３５】
したがって、液晶素子（ＬＣ）の電位は、図２（Ａ）のように、図の上側（トランジスタ（Ｔ₁ ）に接続されている側）の電極が正、下側（トランジスタ（Ｔ₃ ）に接続されている側）の電極が負になる。（図２（Ａ））
【００３６】
スキャン線（Ｘ_n）のパルス（Ｓｐ）が切られると、全てのトランジスタ（Ｔ₁ 〜Ｔ₂ ）がＯＦＦとなるが、液晶素子（ＬＣ）に蓄積された電荷は保持される。
【００３７】
次に、スキャン線（Ｙ_n）にパルスが印加された状態を考えると、トランジスタ（Ｔ₂ ）と（Ｔ₃ ）がＯＮとなり、他のトランジスタはＯＦＦのままである。したがって、液晶素子（ＬＣ）の電位は、図２（Ｂ）のように、図の上側（トランジスタ（Ｔ₁ ）に接続されている側）の電極が負、下側（トランジスタ（Ｔ₂ ）に接続されている側）の電極が正、すなわち、図２（Ａ）の場合と極性が逆転する。（図２（Ｂ））
【００３８】
このように、データ線（Ｐ_m）に印加される映像信号の極性が単一であっても、液晶素子（ＬＣ）に印加される電界の向きを反転できるのが本発明の特徴である。したがって、本発明の解決すべき問題とした、データの電位の変動を半分とすることができる。
なお、本発明においては、Ｘスキャン線とＹスキャン線に同時にパルスが印加されることがないので、全てのトランジスタが同時にＯＮとなることはない。
【００３９】
また、本発明に係るアクティブマトリクス型の表示装置においては、第１のスキャン線及び第２のスキャン線が非選択時であれば、全てのスイッチング回路がＯＦＦとなり、第１及び第２の電極がデータ線、アース線から切り離されるため、第１及び第２の電極間で保持されている電荷がリークすることを抑制することができる。
【００４０】
この効果は、第１〜第４のスイッチング回路（ＳＷ₁〜ＳＷ₄）を単数のトランジスタで構成した場合でも十分得ることができるが、更に、第１〜第４のスイッチング回路（ＳＷ₁〜ＳＷ₄）を複数の直列に接続された薄膜トランジスタで構成することで、第１又は第２の電極に抵抗が直列に接続されるため、第１又は第２の電極間に保持される電荷のリークをより抑制することができる。
【００４１】
図５（Ａ）〜（Ｃ）は本発明の他の実施の形態を示す。図１に示す単位画素においては、スイッチング回路SW₁ 〜SW₄ を単数の薄膜トランジスタで構成したが、図５（Ａ）〜（Ｃ）はスイッチング回路（SW₁ 〜SW₄ ）を直列に接続された複数の薄膜トランジスタで構成したものである。
【００４２】
本明細書では、直列に接続された複数の薄膜トランジスタとは、全てのゲイトが同一のスキャン線に接続され、隣接するトランジスタ同士のソースとドレインとが接続された構成を有するものである。
【００４３】
図５（Ａ）は第１と第３のスイッチング回路SW₁ 、SW₃ をそれぞれ直列接続された３つの薄膜トランジスタ（Ｔ₁₁、Ｔ₁₂、Ｔ₁₃）と（Ｔ₁₅、Ｔ₁₆、Ｔ₁₇）で構成したものである。薄膜トランジスタ（Ｔ₁₄）と（Ｔ₁₈）は、第２と第４のスイッチング回路（SW₂ 、SW₄ ）に対応する。
【００４４】
図５（Ｂ）は第２と第４のスイッチング回路（SW₂ 、SW₄ ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ₂₂、Ｔ₂₃、Ｔ₂₄）と薄膜トランジスタ群（Ｔ₂₆、Ｔ₂₇、Ｔ₂₈）で構成したものである。また、薄膜トランジスタ（Ｔ₂₁）と（Ｔ₂₅）は第１と第３のスイッチング回路（SW₁ 、SW₃ ）に対応する。
【００４５】
図５（Ｃ）は第１と第３のスイッチング回路（SW₁ 、SW₃ ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ₃₁、Ｔ₃₂、Ｔ₃₃）、（Ｔ₃₇、Ｔ₃₈、Ｔ₃₉）で構成し、更に第２と第４のスイッチング回路SW₂ 、SW₄ をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ₃₄、Ｔ₃₅、Ｔ₃₆）、（Ｔ₄₀、Ｔ₄₁、Ｔ₄₂）で構成したものである。
【００４６】
【実施例】
〔実施例１〕図３に基づいて、本実施例では、図１（Ａ）、（Ｂ）に示す液晶表示装置の駆動方法を説明する。図３に、本実施例の液晶表示装置の信号線に供給される信号を示す。本実施例では、Ｎ行マトリクスの液晶表示装置で、フィールド反転をおこなう例を示す。
【００４７】
図３に示すように、第１フィールドにおいては、Ｘスキャン線（Ｘ₁ 、Ｘ₂ 、Ｘ₃ 、．．．Ｘ_N-1 、Ｘ_N）に、順次パルスが印加される。しかしながら、Ｙスキャン線（Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、．．．Ｙ_N-1 、Ｙ_N）には一切パルスが印加されない。一方、データ線（ここでは、Ｐ₁ のみであるが、他のデータ線も同様）には、アースレベル（アース線の電位）以上の電位の信号が印加される。この場合には、図２（Ａ）の状態が実現される。
【００４８】
一方、第２フィールドでは、第１フィールドとは逆に、Ｙスキャン線（Ｙ₁ 、Ｙ₂ 、Ｙ₃ 、．．．Ｙ_N-1 、Ｙ_N）に、順次パルスが印加される。しかしながら、Ｘスキャン線（Ｘ₁ 、Ｘ₂ 、Ｘ₃ 、．．．Ｘ_N-1 、Ｘ_N）には一切パルスが印加されない。データ線のデータは第１フィールドと同様である。
【００４９】
この場合には、図２（Ｂ）の状態が実現される。すなわち、第１フィールドと第２フィールドで液晶素子（ＬＣ）に印加される電界の向きが逆転する。第２フィールドと第３フィールドの間でも同様である。本実施例では、全ての行において、図２（Ａ）もしくは図２（Ｂ）のいずれかの状態が実現するので、フィールド反転となる。（図３）
【００５０】
〔実施例２〕図４に基づいて、本実施例では、図１（Ａ）、（Ｂ）に示す液晶表示装置の駆動方法を説明する。図４に、本実施例の液晶表示装置の信号線に供給される信号を示す。本実施例では、Ｎ行マトリクスの液晶表示装置で、ライン反転をおこなう例を示す。
【００５１】
図４に示すように、第１フィールドにおいては、Ｘスキャン線のうち（Ｘ₁ ）、（Ｘ₃ ）、．．．（Ｘ_N）というように奇数行のみに、また、Ｙスキャン線も（Ｙ₂ ）、（Ｙ₄ ）（図示せず）、．．．（Ｙ_N-1 ）というように、偶数行のみにパルスが印加され、他のスキャン線にはパルスは印加されない。一方、データ線（ここでは、Ｐ₁ のみであるが、他のデータ線も同様）には、アースレベル（アース線の電位）以上の電位の信号が印加される。
【００５２】
この場合には、奇数行（第１行、第３行、．．．第Ｎ行）には、図２（Ａ）の状態が実現され、偶数行（第２行、第４行、．．．第（Ｎ−１）行）には、図２（Ｂ）の状態が実現される。
【００５３】
一方、第２フィールドでは、第１フィールドとは逆に、Ｙスキャン線のうち（Ｙ₁）、（Ｙ₃）、．．．（Ｙ _N）というように奇数行のみに、また、Ｘスキャン線も（Ｘ₂）、（Ｘ₄）（図示せず）、．．．（Ｘ _N-1）というように、偶数行のみにパルスが印加され、他のスキャン線にはパルスは印加されない。データ線のデータは第１フィールドと同様である。
【００５４】
この場合には、奇数行（第１行、第３行、．．．第Ｎ行）には、図２（Ｂ）の状態が実現され、偶数行（第２行、第４行、．．．第（Ｎ−１）行）には、図２（Ａ）の状態が実現される。すなわち、特定の行に注目すると、第１フィールドと第２フィールドで液晶素子（ＬＣ）に印加される電界の向きが逆転する。また、本実施例では、偶数行と奇数行とで液晶素子（ＬＣ）に印加される電界の向きが逆であるので、ライン反転である。（図４）
【００５５】
〔実施例３〕図１に示す単位画素においては、スイッチング回路（SW₁ 〜SW₄ ）は単数の薄膜トランジスタ（Ｔ₁ 〜Ｔ₄ ）で構成されている。本実施例ではスイッチング回路（SW₁ 〜SW₄ ）を複数の直列接続された薄膜トランジスタで構成したものである。図５（Ａ）〜（Ｃ）は本実施例の単位画素の回路構成図である。なお図５（Ａ）〜（Ｃ）において図１と同一の符号は同一の部材を示す。
【００５６】
図５（Ａ）は第１と第３のスイッチング回路（SW₁ 、SW₃ ）をそれぞれ直列接続された３つの薄膜トランジスタ（Ｔ₁₁、Ｔ₁₂、Ｔ₁₃）と薄膜トランジスタ（Ｔ₁₅、Ｔ₁₆、Ｔ₁₇）で構成したものである。また、薄膜トランジスタ（Ｔ₁₄）と（Ｔ₁₈）は、第２と第４のスイッチング回路（SW₂ 、SW₄ ）に対応する。
【００５７】
３つの薄膜トランジスタ（Ｔ₁₁、Ｔ₁₂、Ｔ₁₃）、（Ｔ₁₅、Ｔ₁₆、Ｔ₁₇）のゲイトはそれぞれ同一のスキャン線（Ｘ_n、Ｙ_n）に接続されているため、全ての薄膜トランジスタ群（Ｔ₁₁、Ｔ₁₂、Ｔ₁₃）と（Ｔ ₁₅、Ｔ ₁₆、Ｔ ₁₇）はそれぞれ同時にＯＮ、ＯＦＦとなるため、図５（Ａ）のスイッチング回路の駆動のタイミングは図１の回路と同じである。
【００５８】
薄膜トランジスタ群（Ｔ₁₁、Ｔ₁₂、Ｔ₁₃）、（Ｔ₁₅、Ｔ₁₆、Ｔ ₁₇）のゲイトはそれぞれ同一のスキャン線Ｘ_n、Ｙ_nに接続されているため、駆動のタイミングは図１の入力トランジスタ（Ｔ₁）、（Ｔ₃）と同じである。
【００５９】
図５（Ａ）においては、データ線（Ｐ_m）に接続された薄膜トランジスタ群（Ｔ₁₁、Ｔ₁₂、Ｔ₁₃）、（Ｔ₁₅、Ｔ₁₆、Ｔ₁₇）を同数の薄膜トランジスタで構成したため、即ち、同じ機能を有するスイッチング回路を同数の薄膜トランジスタで構成したため、液晶素子（ＬＣ）の電界の向きが変わっても、どちらの電界の状態でも同じ特性で表示を行うことができる。
【００６０】
図５（Ｂ）は第２と第４のスイッチング回路（SW₂ 、SW₄ ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ₂₂、Ｔ₂₃、Ｔ₂₄）と薄膜トランジスタ群（Ｔ₂₆、Ｔ₂₇、Ｔ₂₈）で構成したものである。また、薄膜トランジスタ（Ｔ₂₁）と（Ｔ₂₅）は第１と第３のスイッチング回路（SW₁ 、SW₃ ）に対応する。
【００６１】
薄膜トランジスタ群（Ｔ₂₂、Ｔ₂₃、Ｔ₂₄）、（Ｔ₂₆、Ｔ₂₇、Ｔ₂₈）のゲイトはそれぞれ同一のスキャン線（Ｘ_n、Ｙ_n）に接続されているため、駆動のタイミングは図１の排出トランジスタ（Ｔ₂ ）と（Ｔ₄ ）同じである。
【００６２】
図５（Ｂ）においては、アース線（Ｚ_m）に接続された薄膜トランジスタ群（Ｔ₂₂、Ｔ₂₃、Ｔ₂₄）、（Ｔ₂₆、Ｔ₂₇、Ｔ₂₈）を同数の薄膜トランジスタで構成したため、即ち同じ機能を有するスイッチング回路を同数の薄膜トランジスタで構成したため、液晶素子（ＬＣ）の電界の向きが変わっても、どちらの電界の状態でも同じ特性で表示を行うことができる。
【００６３】
図５（Ｃ）は第１と第３のスイッチング回路（SW₁ 、SW₃ ）を直列接続された３つの薄膜トランジスタ群（Ｔ₃₁、Ｔ₃₂、Ｔ₃₃）、（Ｔ₃₇、Ｔ₃₈、Ｔ₃₉）で構成し、更に第２と第４のスイッチング回路（SW₂ 、SW₄ ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ₃₄、Ｔ₃₅、Ｔ₃₆）、（Ｔ₄₀、Ｔ₄₁、Ｔ₄₂）で構成したものである。
【００６４】
かつ、図５（Ｃ）においては、全てのスイッチング回路を同数の薄膜トランジスタで構成したものである。従って、液晶素子（ＬＣ）を接続されるスイッチング回路の特性をより均一にすることができる。
【００６５】
【本発明の効果】
以上のように、本発明はデータの極性を反転させることなく、液晶素子に印可される電界の向きを反転させることができる。その結果、データドライバーの駆動電圧を従来の半分とすることができ、消費電力の低減に有効である。さらに、本発明を採用することの効果は、スキャンドライバーの駆動回路やアクティブマトリクスに用いられるトランジスタにも現れる。
【００６６】
例えば、従来の駆動方式を採用するアクティブマトリクス回路（図８参照）においては、画素の対向基板の電極の電位を一定とするため、例えば、対向基板の電極の電位を０Ｖ、画像表示のためのデータが５Ｖの範囲であるとすると、データ・ドライバーより出力されるデータの電位は＋５Ｖから−５Ｖまで、１０Ｖの電位差で変動した。すなわち、トランジスタのソースとドレインの間の電位差は最大で１０Ｖにもなった。
【００６７】
すると、非選択時にトランジスタが安定してＯＦＦとするには、トランジスタのゲイト電極の電位を−５Ｖ以下（以下、ＮＭＯＳの場合についてのみ記述する。ＰＭＯＳの場合は＋５Ｖ以上）、好ましくは−７Ｖ下、通常は−８Ｖ程度にしておくことが要求された。
【００６８】
また、選択時にトランジスタが確実にＯＮ状態となるためには、ゲイト電極の電位は＋５Ｖにトランジスタのしきい値電圧Ｖthを加えたもの、＋（Ｖth＋５）Ｖ以上、好ましくは＋（Ｖth＋７）Ｖ以上、通常は＋８Ｖ程度にしておくことが要求された。このため、トランジスタのソース−ドレイン間の最大電位差は１０Ｖ、ゲイト−ソース間（ゲイト−ドレイン間）の最大電位差は１３Ｖとなり、トランジスタに画像情報から必要とされる電圧に比して異常に高いストレスが印加されることがわかる。このため、アクティブマトリクスに用いられるトランジスタは高耐圧トランジスタであることが要求される。
【００６９】
また、スキャン・ドライバーから出力される電位も±８Ｖ、すなわち、電位差が１６Ｖであり、異常に高い電圧が要求される。データ・ドライバーの出力電圧も１０Ｖである。
【００７０】
ところが、本発明を用いると、同じトランジスタを用いて、同じ表示をする場合にもデータの電位は０Ｖから＋５Ｖまで、すなわち、電位差は５Ｖである。したがって、このような場合に、非選択時にトランジスタが安定してＯＦＦとするには、トランジスタのゲイト電極の電位を０Ｖ以下、好ましくは−２Ｖ以下、通常は−３Ｖ程度にしておけばよい。また、選択時にトランジスタが確実にＯＮ状態となるためには、ゲイト電極の電位は＋５Ｖにトランジスタのしきい値電圧Ｖthを加えたもの、＋（Ｖth＋５）Ｖ以上、好ましくは＋（Ｖth＋７）Ｖ以上、通常は＋８Ｖ程度にしておくとよい。
【００７１】
すなわち、本発明を用いたアクティブマトリクス回路のトランジスタにおいては、ソース−ドレイン間の最大電位差は５Ｖ、ゲイト−ソース間（ゲイト−ドレイン間）の最大電位差は８Ｖであり、従来例の電位差１３Ｖから低減できる。電位差の低下が５Ｖということは、あまり大きな効果のないように見えるかもしれない。
【００７２】
しかし、この電位差の低下によって、トランジスタの負担を十分に軽減できる。すなわち、トランジスタの歩留り向上の上で格段の効果を有する。本発明人の経験では、ゲイト絶縁膜として厚さ１２００Åの酸化珪素を用いた場合には、ゲイト−ソース電圧が１０Ｖまでの段階で破壊される素子は非常に少ないが、１０Ｖ以上では、１Ｖ電圧が増加するごとに指数関数的に増加する。したがって、ゲイト−ソース電圧が１０Ｖ以下ということは産業的には非常に意義のあることである。
【００７３】
また、スキャン・ドライバーから出力されるデータの電位差も１１Ｖであり、従来の１６Ｖよりも低く、したがって、スキャン・ドライバーの負担も軽減できる。このように、本発明によって、データ・ドライバーのみならず、スキャンドライバーにおける消費電力も低減でき、アクティブマトリクス回路に用いられるトランジスタの負担も低減できる。特に後者に関して換言して言えば、少々質の悪いトランジスタであっても十分に動作させることができるのである。
【００７４】
また、スキャン・ドライバー、データ・ドライバーの出力電圧が低減できるということは、それらの回路に用いられているトランジスタの負担をも軽減できることを意味し、このことは、特に、アクティブマトリクス回路と同じ基板に、スキャン・ドライバーとデータ・ドライバーを一体化して組み込んだ、いわゆるモノリシック型アクティブマトリクス回路において有効である。なぜなら、一般にモノリシック型アクティブマトリクス回路に用いられる回路では、アクティブマトリクス回路と同様に薄膜トランジスタが用いられ、これは、耐圧性の点で難点があるためである。
【００７５】
なお、実施例においては、トランジスタはＮ型のもの（ＮＭＯＳ）を例として説明したが、Ｐ型のもの（ＰＭＯＳ）であっても同様に駆動できることは言うまでもない。また従来のＴＮ等のモードにおいても構成することが可能である。このように本発明は、アクティブマトリクス型液晶表示装置においてさまざまな効果を有し、工業上、有益である。
【図面の簡単な説明】
【図１】本発明の基本構成を示す図であり、図１（Ａ）は単位画素の回路構成図であり、図１（Ｂ）は液晶表示装置のブロック構成図。
【図２】図１（Ａ）に示す単位画素の動作原理の説明図。
【図３】実施例１の動作時の信号を示す図。（フィールド反転モード）
【図４】実施例２の動作時の信号を示す図。（ライン反転モード）
【図５】実施例３の単位画素の構成図である。
【図６】従来のＩＰＳ方式の単位画素を示す図。
【図７】従来のＩＰＳ方式の動作原理を示す図。
【図８】従来のアクティブマトリクス型液晶表示装置の単位画素の構成図。
【図９】従来のアクティブマトリクス型液晶表示装置の動作を示す図。（フィールド反転モード）
【図１０】従来のアクティブマトリクス型液晶表示装置の動作を示す図。（ライン反転モード）
【図１１】フィールド反転（フレーム反転）、ライン反転、ドット反転の概念を示す図。
【符号の説明】
SW₁ 、SW₂ 、SW₃ 、SW₄ ・・・スイッチング回路
Ｔ₁ 、Ｔ₂ 、Ｔ₃ 、Ｔ₄ ・・・トランジスタ
Ｐ_m ・・・データ線
Ｚ_m ・・・アース線
Ｘ_n、Ｙ_n ・・・スキャン線
ＬＣ・・・液晶素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix liquid crystal display device, and is intended to reduce power consumption by suppressing fluctuations in the potential of a signal (data).
In particular, the present invention relates to an active matrix liquid crystal display device using an in-plane switching mode (also referred to as IPS) as a display method.
[0002]
[Prior art]
In the liquid crystal display device, it is necessary to invert the voltage applied to the liquid crystal element. This is performed to prevent display deterioration such as an afterimage phenomenon because deterioration of materials such as liquid crystal and alignment film and parasitic charges due to impurities occur when an electric field having a single polarity is applied for a long time. This operation is called an AC operation, and it is necessary to invert once every frame (field) or every several frames. In that case, there were various methods.
[0003]
In one frame, the entire display screen has the same polarity (frame inversion) (FIG. 11A), the same row has the same polarity, but the adjacent rows have different polarities (FIG. 11 (B), (C) in FIG. 11 shows dot inversion (FIG. 11 (D)) in which all adjacent pixels have different polarities.
[0004]
Conventionally, in order to perform such inversion, a signal whose polarity is inverted is supplied to a pixel from a data driver (signal driver).
[0005]
FIG. 8 shows a unit pixel of a conventional active matrix type liquid crystal display device. The thin film transistor (T) has a scan line (scan line) (X_n), And the data line (signal line) (P_m) Is sent to the liquid crystal element (LC) and, if necessary, to the auxiliary capacitor (C) provided in parallel therewith, and charges are accumulated. (Fig. 8)
[0006]
A driving signal in a display device in which such unit pixels are arranged in a matrix of N rows is as shown in FIG. Here, CLK is a clock signal (synchronization signal) and indicates the minimum time of the display device. In response, a signal is formed. Scan line (X₁ , X₂ , X_Three ,. . . X_N-1 , X_N), Pulses are sequentially applied as shown in the figure. On the other hand, the data line (P₁ ) Is applied with data corresponding to the image signal of each row. Here, an example of field inversion (FIG. 11A) is shown. For comparison, the image information is always the same. That is, the data in the second field (2nd Field) is obtained by inverting the data in the first field (1st Field) with respect to the reference potential (ground level).
[0007]
The same applies to the second field (2nd field) and the third field (3rd field). Moreover, although the example of the data of line inversion (FIG.11 (C)) was shown in FIG. 10, when the data corresponding to each row are compared, the polarity is reverse in the 1st field and the 2nd field.
[0008]
Whereas a conventional liquid crystal display device performs display by applying a voltage perpendicular to the substrate between the substrates, the liquid crystal display device of the present invention applies a voltage parallel to the substrate surface within the substrate. Thus, the display is performed. Such a driving method is called an in-plane switching (IPS) method. This is already shown in Japanese Patent Publication No. 63-21907 in which the basic concept in the case of use in an active matrix type liquid crystal display device using a thin film transistor as a switching element is shown.
[0009]
In addition, JP-A-7-43744, JP-A-7-43716, JP-A-7-36058, JP-A-6-160878, JP-A-6-202073, JP-A-7-134301, and JP-A-6-214244 are applied to the invention. It is shown.
[0010]
Further, when used in a simple matrix type liquid crystal display device, it is disclosed in JP-A-7-72491, and when used in an active matrix type liquid crystal display device using a thin film diode as a switching element, it is disclosed in JP-A-7-120791. ing.
[0011]
The principle of the IPS system disclosed in these prior arts will be briefly described with reference to FIGS. FIG. 6 shows a unit pixel of an active matrix liquid crystal display device based on the IPS method. As in the case of a normal active matrix liquid crystal display device, the data lines 1 and the scan lines 2 are provided in a matrix, but in addition, a ground line 3 (a ground line or a counter electrode line) is provided.
[0012]
Conventionally, the ground wire 3 is unnecessary because there is an electrode on the counter substrate. However, in the IPS system, there is no electrode on the counter substrate, so it is necessary to provide wiring having the same function in the plane.
[0013]
Normally, the ground wire 3 is held at a constant potential. Further, since it is formed at the same time as the scan line 2, it does not intersect with the scan line 2, that is, has a parallel configuration. This is because a part of the ground line 3 is overlapped with a part of the pixel electrode 4 formed at the same time as the data line 1 to form an auxiliary capacitor (C). That is, the scan line 2 and the ground line 3 are formed simultaneously, and the data line 1 and the pixel electrode 4 are formed simultaneously. A TFT 5 is formed as shown in the figure using a part of the scan line 2 as a gate electrode. Its source is in contact with the data line 1 and its drain is in contact with the pixel electrode 4. (Fig. 6)
[0014]
Thus, the structure in which the ground wire 3 is arranged opposite to the pixel electrode 4 generates an electric field as shown by an arrow between the pixel electrode 4 and the ground wire 3 as shown in FIG. The liquid crystal molecules are initially aligned so as to form a certain angle, for example, 45 °, with respect to a predetermined electric field, as shown in FIG. Next, when an electric field is applied, the liquid crystal molecules try to be parallel to the electric field, as shown in FIG. By making good use of the inclination of the liquid crystal molecules, light and shade can be expressed. The above is the principle of the IPS system. (Fig. 7)
[0015]
[Problems to be solved by the invention]
As described above, in the conventional active matrix type liquid crystal display device, it is necessary for the driver to generate data having a variation amount twice as large as the signal variation required only from the image information. That is, a voltage of 5V may be effectively applied to the liquid crystal. However, since the inversion is necessary, a driving capability in a range of 10V from + 5V to -5V is required. This was the biggest obstacle in reducing the driving voltage of the driver and reducing the power consumption.
[0016]
Similarly, the breakdown of transistors and the deterioration of characteristics due to an excessive voltage applied to the active matrix circuit are also problems.
[0017]
The present invention has been made in view of such a problem, and provides a configuration of a liquid crystal display device and a driving method thereof for performing necessary inversion while minimizing data fluctuation.
[0018]
Further, the conventional IPS system has a feature that the viewing angle is wider than that of the conventional liquid crystal display device because the alignment of the liquid crystal is parallel to the substrate. However, in the above prior art, no particular consideration is given to reducing the burden on the data driver, and the data is the same as in the conventional case.
[0019]
An object of the present invention is to invert the electric field applied to the liquid crystal molecules without inverting the polarity in the data, taking advantage of the characteristics of the IPS system in which a voltage is applied mainly in the same plane.
[0020]
[Means for Solving the Problems]
  The first configuration of the active matrix type liquid crystal display device for solving the above problems is as follows:
  A pair of first and second electrodes sandwiching the liquid crystal;
  A data line to which a video writing signal having a single polarity with respect to a reference potential is applied;
  SaidConnected to the first and second electrodes and alternately to either the first or the second electrode at a predetermined cycleSaidSupply video write signal and the otherSaidIt has polarity control means consisting of a circuit that uses the reference potential.DoIt is characterized by that.
[0021]
In order to solve the above problem, the second configuration of the active matrix liquid crystal display device according to the present invention is as follows.
A first scan line and a second scan line that do not intersect each other;
A data line intersecting the first and second scan lines;
A ground wire that intersects the first and second scan lines and does not intersect the data line;
A pair of first and second electrodes disposed in a region surrounded by the first and second scan lines, the data line, and the ground line, and sandwiching a liquid crystal;
First to fourth switching circuits;
Active matrix type liquid crystal display device having the same on the same plate,
The first to fourth switching circuits are circuits in which at least one transistor is connected in series,
In the transistors connected in series of the first switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the first scan line,
In the transistors connected in series in the second switching circuit, the source of the first transistor is connected to the ground line, and the gates of all the transistors are connected to the second scan line,
In the first and second switching circuits, the drain of the final transistor is connected to the first electrode,
In the transistors connected in series in the third switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the second scan line,
In the transistor connected in series of the fourth switching circuit, the source of the first transistor is connected to the ground line, and the gates of all the transistors are connected to the first scan line,
In the third and fourth switching circuits, the drain of the final transistor is connected to the second electrode, respectively, and an in-plane switching active matrix liquid crystal display device.
[0022]
  In addition, the configuration of the driving method of the active matrix liquid crystal display device for solving the above problems is as follows:
  A driving method of an in-plane switching type active matrix liquid crystal display device having the above second configuration,
  Said1And the second2These scan lines are characterized in that no pulse is applied simultaneously.
[0023]
Further, another configuration of the driving method of the active matrix liquid crystal display device is as follows:
A driving method of an in-plane switching type active matrix liquid crystal display device having the above second configuration,
The potential level of the signal input to the data line is always single polarity.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
A circuit configuration of a unit pixel (nth row and mth column) in the liquid crystal display device of the present invention is shown in FIG. In the configuration shown in FIG. 1, the first to fourth switching circuits (SW₁ ~ SW_Four ) A single transistor (T₁ ~ T_Four ).
[0025]
As in the case of the conventional IPS system, the data line (P_m) And ground wire (Z_mHowever, unlike the conventional case, the ground line does not cross the data line. This is because in the present invention, the ground wire needs to be connected to the drain of another transistor.
[0026]
In the present invention, the source and drain of a transistor can be defined arbitrarily. Therefore, one can be appropriately defined as a source (or drain), and in that case, the other is defined as a drain (source). The As is usually used, there is no distinction according to the level of the potential.
[0027]
In the present invention, unlike the conventional IPS system, two scan lines are provided in each row. Transistor (T₁ ) And (T_Three ) Is a data line (P_m). This data line (P_m) Connected to the transistor (T₁ ) And (T_Three ) Is referred to as an input transistor.
[0028]
Input transistor (T₁ ), (T_Three ) Are connected to different scan lines, and these transistors are controlled independently. That is, the transistor (T₁ ) Is the scan line (X_n) By a transistor (T_Three ) Is the scan line (Y_n).
[0029]
Furthermore, the transistor (T₂ ) And (T_Four ) Source is the same ground wire (Z_m). Transistor (T₂ ) And (T_Four ) Is called a discharge transistor.
[0030]
Transistor (T₁ ) And (T₂ ), Transistor (T_Three ) And (T_Four ) Are connected to each other, and an IPS liquid crystal element (LC) is provided between the drains. The liquid crystal element (LC) includes a pair of first electrodes sandwiching a liquid crystal therebetween, and includes a transistor (T₁ ) And (T₂ ) Is connected to one electrode of the liquid crystal element (LC), and the transistor (T_Three ) And (T_Four ) Is connected to the other electrode of the liquid crystal element (LC).
Note that an auxiliary capacitor (C) may be formed in parallel with the liquid crystal element (LC).
[0031]
Transistor (T₂ ) Is the scan line (Y_n) And transistor (T_Four ) Is the scan line (X_n), Respectively. Therefore, the transistor (T₂ ) Is the scan line (Y_n) And transistor (T_Four ) Is the scan line (X_n), Respectively. (Fig. 1 (A))
As a result of having the above configuration, the transistor (T₁ ) And (T_Four ) And transistor (T₂ ) And (T_Three ) Are simultaneously driven.
[0032]
A state of a matrix in which a large number of such unit elements are arranged is shown in FIG. X scan line 11 (X₁ , X₂ , X_Three ,. . . X_N-1 , X_N) And Y scan line 12 (Y₁ , Y₂ , Y_Three ,. . . Y_N-1 , Y_N) And data line 13 (P₁ , P₂ , P_Three ,. . . P_M-1 , P_M) Are respectively controlled by the X scan driver 14, the Y scan driver 15, and the data driver 16 (in the case of N rows and M columns matrix).
[0033]
Since no voltage is particularly applied to the ground wire 17, it may be a structure that is fixed at a constant potential, for example, may be fixed at a ground potential. In FIG. 1B, the X scan driver 14 and the Y scan driver 15 are written separately, but they may be integrated. (Fig. 1 (B))
[0034]
The operation of the unit pixel shown in FIG. 1 will be described with reference to FIG. For ease of explanation, the data line (P_m) Is maintained at a constant positive potential. Actually, the data line (P_m) Is applied with a signal corresponding to the image information. On the other hand, the ground wire (Z_m) Shall be kept at a constant negative potential. Scan line (X_n) Is applied with the pulse (Sp), the transistor (T₁ ) And (T_Four ) Is turned ON, and the other transistors remain OFF.
[0035]
Therefore, as shown in FIG. 2A, the potential of the liquid crystal element (LC) is the upper side (transistor (T₁ ) Is connected to the positive electrode and the lower electrode (transistor (T_Three ) The electrode on the side connected to) becomes negative. (Fig. 2 (A))
[0036]
Scan line (X_n) Pulse (Sp) is turned off, all transistors (T₁ ~ T₂ ) Is turned off, but the charge accumulated in the liquid crystal element (LC) is retained.
[0037]
Next, scan lines (Y_n) Is applied to the transistor (T₂ ) And (T_Three ) Is turned ON, and the other transistors remain OFF. Therefore, as shown in FIG. 2B, the potential of the liquid crystal element (LC) is the upper side of the figure (transistor (T₁ ) Electrode on the side connected to the negative side, the lower side (transistor (T₂ ) Electrode on the side connected to) is positive, that is, the polarity is reversed from the case of FIG. (Fig. 2 (B))
[0038]
  Thus, the data line (P_mIt is a feature of the present invention that the direction of the electric field applied to the liquid crystal element (LC) can be reversed even if the polarity of the video signal applied to the liquid crystal element (LC) is single. Therefore, the fluctuation of the data potential, which is a problem to be solved by the present invention, can be halved.
  In the present invention, pulses are simultaneously applied to the X scan line and the Y scan line.NeverTherefore, all the transistors are not turned on at the same time.
[0039]
  In the active matrix display device according to the present invention, when the first scan line and the second scan line are not selected, all the switching circuits are turned off, and the first and second electrodes are turned off. Since it is disconnected from the data line and the ground line, the leakage of the charge held between the first and second electrodes is suppressed.Canit can.
[0040]
  The effect is that the first to fourth switching circuits (SW₁~ SW_Four)TheEven if it is composed of a single transistor, it can be obtained sufficiently, but the first to fourth switching circuits (SW₁~ SW_Four) Is composed of a plurality of thin film transistors connected in series, the resistance is connected in series to the first or second electrode, so that the leakage of charge held between the first or second electrode is further reduced. Can be suppressed.
[0041]
FIGS. 5A to 5C show another embodiment of the present invention. In the unit pixel shown in FIG. 1, the switching circuit SW₁ ~ SW_Four Is composed of a single thin film transistor. FIGS. 5A to 5C show a switching circuit (SW).₁ ~ SW_Four ) Is composed of a plurality of thin film transistors connected in series.
[0042]
In this specification, a plurality of thin film transistors connected in series have a configuration in which all gates are connected to the same scan line and the sources and drains of adjacent transistors are connected.
[0043]
FIG. 5A shows the first and third switching circuits SW.₁ , SW_Three Are connected in series with three thin film transistors (T₁₁, T₁₂, T₁₃) And (T₁₅, T₁₆, T₁₇). Thin film transistor (T₁₄) And (T₁₈) Is the second and fourth switching circuit (SW)₂ , SW_Four ).
[0044]
FIG. 5B shows the second and fourth switching circuits (SW₂ , SW_Four ) Are connected in series, and three thin film transistor groups (T_{twenty two}, T_{twenty three}, T_{twenty four}) And thin film transistor group (T₂₆, T₂₇, T₂₈). Thin film transistors (T_{twenty one}) And (T_{twenty five}) Is the first and third switching circuit (SW)₁ , SW_Three ).
[0045]
FIG. 5C shows the first and third switching circuits (SW₁ , SW_Three ) Are connected in series, and three thin film transistor groups (T₃₁, T₃₂, T₃₃), (T₃₇, T₃₈, T₃₉), And the second and fourth switching circuits SW₂ , SW_Four Three thin film transistor groups (T₃₄, T₃₅, T₃₆), (T₄₀, T₄₁, T₄₂).
[0046]
【Example】
Embodiment 1 In this embodiment, a driving method of the liquid crystal display device shown in FIGS. 1A and 1B will be described based on FIG. FIG. 3 shows signals supplied to the signal lines of the liquid crystal display device of this embodiment. In this embodiment, an example in which field inversion is performed in an N-row matrix liquid crystal display device is shown.
[0047]
As shown in FIG. 3, in the first field, the X scan line (X₁ , X₂ , X_Three ,. . . X_N-1 , X_N) Are sequentially applied with pulses. However, the Y scan line (Y₁ , Y₂ , Y_Three ,. . . Y_N-1 , Y_NNo pulse is applied to). On the other hand, the data line (here, P₁ However, a signal having a potential equal to or higher than the ground level (the potential of the ground line) is applied to the other data lines as well. In this case, the state of FIG.
[0048]
On the other hand, in the second field, contrary to the first field, the Y scan line (Y₁ , Y₂ , Y_Three ,. . . Y_N-1 , Y_N) Are sequentially applied with pulses. However, the X scan line (X₁ , X₂ , X_Three ,. . . X_N-1 , X_NNo pulse is applied to). Data on the data line is the same as in the first field.
[0049]
  In this case, FIG.B) State is realized. That is, the direction of the electric field applied to the liquid crystal element (LC) is reversed in the first field and the second field. The same applies between the second field and the third field. In this embodiment, in all rows, either state shown in FIG. 2A or FIG. 2B is realized, so that field inversion is performed. (Figure 3)
[0050]
  Example 2 In this example, a driving method of the liquid crystal display device shown in FIGS. 1A and 1B will be described with reference to FIG. FIG. 4 shows signals supplied to the signal lines of the liquid crystal display device of this embodiment. In this embodiment, an N-row matrix liquid crystal display device,lineAn example of inversion is shown.
[0051]
As shown in FIG. 4, in the first field, (X₁ ), (X_Three ),. . . (X_N) Only for odd-numbered rows and Y scan lines (Y₂ ), (Y_Four ) (Not shown),. . . (Y_N-1 ), A pulse is applied only to even-numbered rows, and no pulse is applied to other scan lines. On the other hand, the data line (here, P₁ However, a signal having a potential equal to or higher than the ground level (the potential of the ground line) is applied to the other data lines as well.
[0052]
In this case, the odd-numbered rows (first row, third row,..., N-th row) realize the state of FIG. 2A, and even rows (second row, fourth row,. (Line (N-1)) realizes the state of FIG.
[0053]
  On the other hand, in the second field, contrary to the first field, (Y₁), (Y_Three),. . . (Y _N) Only for odd rows, and X scan lines (X₂), (X_Four) (Not shown),. . . (X _N-1), A pulse is applied only to even-numbered rows, and no pulse is applied to other scan lines. Data on the data line is the same as in the first field.
[0054]
In this case, the odd-numbered rows (first row, third row,... Nth row) are realized in the state of FIG. 2B, and even rows (second row, fourth row,. (Line (N-1)) realizes the state shown in FIG. That is, when attention is paid to a specific row, the direction of the electric field applied to the liquid crystal element (LC) is reversed in the first field and the second field. Further, in this embodiment, since the directions of the electric fields applied to the liquid crystal elements (LC) are opposite between the even rows and the odd rows, the lines are reversed. (Fig. 4)
[0055]
Example 3 In the unit pixel shown in FIG. 1, a switching circuit (SW₁ ~ SW_Four ) Is a single thin film transistor (T₁ ~ T_Four ). In this embodiment, the switching circuit (SW₁ ~ SW_Four ) Is composed of a plurality of thin film transistors connected in series. 5A to 5C are circuit configuration diagrams of the unit pixel of this embodiment. 5A to 5C, the same reference numerals as those in FIG. 1 denote the same members.
[0056]
FIG. 5A shows the first and third switching circuits (SW₁ , SW_Three ) Three thin film transistors (T) connected in series₁₁, T₁₂, T₁₃) And thin film transistor (T)₁₅, T₁₆, T₁₇). Thin film transistors (T₁₄) And (T₁₈) Is the second and fourth switching circuit (SW)₂ , SW_Four ).
[0057]
  Three thin film transistors (T₁₁, T₁₂, T₁₃), (T₁₅, T₁₆, T₁₇) Are the same scan line (X_n, Y_nAll thin film transistor groups (T₁₁, T₁₂, T₁₃)When(T ₁₅,T ₁₆,T ₁₇) Are simultaneously turned ON and OFF, the driving timing of the switching circuit of FIG. 5A is the same as that of the circuit of FIG.
[0058]
  Thin film transistor group (T₁₁, T₁₂, T₁₃), (T₁₅, T₁₆,T ₁₇) Is the same scan line X_n, Y_n1 is connected to the input transistor (T in FIG.₁),(T_Three)WhenThe same.
[0059]
In FIG. 5A, the data line (P_m) Connected to the thin film transistor group (T₁₁, T₁₂, T₁₃), (T₁₅, T₁₆, T₁₇) Is composed of the same number of thin film transistors, that is, a switching circuit having the same function is composed of the same number of thin film transistors. It can be carried out.
[0060]
FIG. 5B shows the second and fourth switching circuits (SW₂ , SW_Four ) Are connected in series, and three thin film transistor groups (T_{twenty two}, T_{twenty three}, T_{twenty four}) And thin film transistor group (T₂₆, T₂₇, T₂₈). Thin film transistors (T_{twenty one}) And (T_{twenty five}) Is the first and third switching circuit (SW)₁ , SW_Three ).
[0061]
Thin film transistor group (T_{twenty two}, T_{twenty three}, T_{twenty four}), (T₂₆, T₂₇, T₂₈) Are the same scan line (X_n, Y_n1 is connected to the discharge transistor (T in FIG. 1).₂ ) And (T_Four ) Same.
[0062]
In FIG. 5B, the ground wire (Z_m) Connected to the thin film transistor group (T_{twenty two}, T_{twenty three}, T_{twenty four}), (T₂₆, T₂₇, T₂₈) Is configured with the same number of thin film transistors, that is, a switching circuit having the same function is configured with the same number of thin film transistors. be able to.
[0063]
FIG. 5C shows the first and third switching circuits (SW₁ , SW_Three ) Of three thin film transistors (T₃₁, T₃₂, T₃₃), (T₃₇, T₃₈, T₃₉), And the second and fourth switching circuits (SW₂ , SW_Four ) Are connected in series, and three thin film transistor groups (T₃₄, T₃₅, T₃₆), (T₄₀, T₄₁, T₄₂).
[0064]
In FIG. 5C, all the switching circuits are formed of the same number of thin film transistors. Therefore, the characteristics of the switching circuit to which the liquid crystal element (LC) is connected can be made more uniform.
[0065]
[Effect of the present invention]
As described above, the present invention can reverse the direction of the electric field applied to the liquid crystal element without reversing the polarity of data. As a result, the driving voltage of the data driver can be reduced to half that of the conventional one, which is effective in reducing power consumption. Furthermore, the effect of adopting the present invention also appears in a transistor used for a scan driver drive circuit or an active matrix.
[0066]
For example, in an active matrix circuit (see FIG. 8) that employs a conventional driving method, the potential of the electrode on the counter substrate of the pixel is made constant. Assuming that the data is in the range of 5V, the potential of the data output from the data driver fluctuated with a potential difference of 10V from + 5V to -5V. That is, the maximum potential difference between the source and drain of the transistor was 10V.
[0067]
Then, in order to stably turn off the transistor at the time of non-selection, the potential of the gate electrode of the transistor is −5V or less (hereinafter, only described in the case of NMOS, + 5V or more in the case of PMOS), preferably −7V Usually, it was required to be set to about -8V.
[0068]
In order to ensure that the transistor is turned on when selected, the potential of the gate electrode is + 5V plus the threshold voltage Vth of the transistor, + (Vth + 5) V or higher, preferably + (Vth + 7) V or higher. In general, it was required to keep about + 8V. For this reason, the maximum potential difference between the source and drain of the transistor is 10 V, and the maximum potential difference between the gate and source (gate to drain) is 13 V, which is an abnormally high stress compared to the voltage required for the transistor from the image information. It can be seen that is applied. For this reason, the transistor used for the active matrix is required to be a high voltage transistor.
[0069]
Also, the potential output from the scan driver is ± 8 V, that is, the potential difference is 16 V, and an abnormally high voltage is required. The output voltage of the data driver is also 10V.
[0070]
However, when the present invention is used, the potential of data is 0V to + 5V, that is, the potential difference is 5V even when the same display is performed using the same transistor. Therefore, in such a case, in order to stably turn off the transistor when it is not selected, the potential of the gate electrode of the transistor should be 0 V or less, preferably -2 V or less, and usually about -3 V. In order to ensure that the transistor is turned on when selected, the potential of the gate electrode is + 5V plus the threshold voltage Vth of the transistor, + (Vth + 5) V or higher, preferably + (Vth + 7) V or higher. Usually, it is better to keep it at about + 8V.
[0071]
That is, in the transistor of the active matrix circuit using the present invention, the maximum potential difference between the source and the drain is 5 V, and the maximum potential difference between the gate and the source (gate to drain) is 8 V, which is reduced from the potential difference of 13 V in the conventional example. it can. It may seem that a decrease in potential difference of 5 V is not very effective.
[0072]
However, the reduction of the potential difference can sufficiently reduce the burden on the transistor. That is, it has a remarkable effect in improving the yield of the transistor. According to the experience of the present inventors, when silicon oxide having a thickness of 1200 mm is used as the gate insulating film, there are very few elements that are destroyed when the gate-source voltage is up to 10V. Every time increases, it increases exponentially. Accordingly, the fact that the gate-source voltage is 10 V or less is very significant industrially.
[0073]
Further, the potential difference of the data output from the scan driver is 11V, which is lower than the conventional 16V, and therefore the burden on the scan driver can be reduced. Thus, according to the present invention, power consumption not only in the data driver but also in the scan driver can be reduced, and the burden on the transistors used in the active matrix circuit can be reduced. In particular, in other words, the latter can be operated sufficiently even with a slightly poor quality transistor.
[0074]
Moreover, the fact that the output voltage of the scan driver and data driver can be reduced means that the burden on the transistors used in those circuits can be reduced, and this is particularly the same substrate as the active matrix circuit. In addition, this is effective in a so-called monolithic active matrix circuit in which a scan driver and a data driver are integrated. This is because, in a circuit generally used for a monolithic active matrix circuit, a thin film transistor is used in the same manner as the active matrix circuit, which is difficult in terms of pressure resistance.
[0075]
In the embodiments, the N-type transistor (NMOS) is described as an example, but it goes without saying that the transistor can be driven in the same manner even if it is a P-type transistor (PMOS). It can also be configured in a conventional mode such as TN. As described above, the present invention has various effects in an active matrix liquid crystal display device and is industrially useful.
[Brief description of the drawings]
FIG. 1 is a diagram showing a basic configuration of the present invention, FIG. 1A is a circuit configuration diagram of a unit pixel, and FIG. 1B is a block configuration diagram of a liquid crystal display device.
FIG. 2 is an explanatory diagram of an operation principle of a unit pixel shown in FIG.
3 is a diagram illustrating signals during operation of Embodiment 1. FIG. (Field inversion mode)
4 is a diagram illustrating signals during operation of Embodiment 2. FIG. (Line inversion mode)
FIG. 5 is a configuration diagram of a unit pixel according to the third embodiment.
FIG. 6 is a diagram illustrating a conventional IPS unit pixel.
FIG. 7 is a diagram showing an operation principle of a conventional IPS system.
FIG. 8 is a configuration diagram of a unit pixel of a conventional active matrix liquid crystal display device.
FIG. 9 shows an operation of a conventional active matrix liquid crystal display device. (Field inversion mode)
FIG. 10 is a diagram showing an operation of a conventional active matrix liquid crystal display device. (Line inversion mode)
FIG. 11 is a diagram showing the concept of field inversion (frame inversion), line inversion, and dot inversion.
[Explanation of symbols]
SW₁ , SW₂ , SW_Three , SW_Four ... Switching circuits
T₁ , T₂ , T_Three , T_Four ... Transistors
P_m                  ... Data lines
Z_m                  ···ground wire
X_n, Y_n            ... Scan lines
LC ... Liquid crystal element

Claims

液晶を挟持する一対の第１の電極と第２の電極と、
基準電位に対して単一極性を有する映像書き込み信号が印加されるデータ線と、
前記第１及び第２の電極に接続され、所定の周期にて交互に前記第１又は前記第２の電極のいずれか一方に前記映像書き込み信号を供給し、他方を前記基準電位とする回路から成る極性制御手段を有することを特徴とするアクティブマトリクス型液晶表示装置。A pair of first and second electrodes sandwiching the liquid crystal;
A data line to which a video writing signal having a single polarity with respect to a reference potential is applied;
Connected to said first and second electrodes, and supplies the video writing signal to one of said first or said second electrode are alternately at a predetermined cycle, one from the circuit to the reference potential active matrix liquid crystal display device, characterized in that have a polarity control means made.

互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しない対向電極線と、
前記第１及び第２のスキャン線、前記データ線、及び前記対向電極線とに囲まれた領域に配置され、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路とを同一基板上に有する面内スイッチング方式のアクティブマトリクス型液晶表示装置であって、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第２の電極に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。A first scan line and a second scan line that do not intersect each other;
A data line intersecting the first and second scan lines;
A counter electrode line that intersects the first and second scan lines and does not intersect the data line;
A pair of first and second electrodes disposed in a region surrounded by the first and second scan lines, the data line, and the counter electrode line ;
And first to fourth switching circuits a Akti blanking matrix type liquid crystal display device of in-plane switching type having on the same substrate,
The first to fourth switching circuits are circuits in which at least one transistor is connected in series,
In the transistors connected in series of the first switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the first scan line,
In the transistors connected in series in the second switching circuit, the source of the first transistor is connected to the counter electrode line, and the gates of all the transistors are connected to the second scan line,
In the first and second switching circuits, the drain of the final transistor is connected to the first electrode,
In the transistors connected in series in the third switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the second scan line,
In the transistors connected in series of the fourth switching circuit, the source of the first transistor is connected to the counter electrode line, and the gates of all the transistors are connected to the first scan line,
In the third and fourth switching circuits, the drain of the last transistor is connected to the second electrode, respectively.

請求項２において、前記第１のスイッチング回路と前記第３のスイッチング回路は、同数のトランジスタで構成されていることを特徴とするアクティブマトリクス型液晶表示装置。 3. The active matrix liquid crystal display device according to claim 2, wherein the first switching circuit and the third switching circuit are configured by the same number of transistors.

請求項２において、前記第２のスイッチング回路と前記第４のスイッチング回路は、同数のトランジスタで構成されていることを特徴とするアクティブマトリクス型液晶表示装置。 3. The active matrix liquid crystal display device according to claim 2, wherein the second switching circuit and the fourth switching circuit are configured by the same number of transistors.

請求項２において、前記第１乃至第４のスイッチング回路はそれぞれ、同数のトランジスタで構成されていることを特徴とするアクティブマトリクス型液晶表示装置。 3. The active matrix liquid crystal display device according to claim 2, wherein each of the first to fourth switching circuits includes the same number of transistors.

互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しない対向電極線と、
前記第１及び第２のスキャン線、前記データ線、及び前記対向電極線とに囲まれた領域に配置された、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路とを同一基板上に有し、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第２の電極に接続されている面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記第１及び第２のスキャン線には、同時にパルスが印加されることがないことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。A first scan line and a second scan line that do not intersect each other;
A data line intersecting the first and second scan lines;
A counter electrode line that intersects the first and second scan lines and does not intersect the data line;
A pair of first and second electrodes sandwiching a liquid crystal, disposed in a region surrounded by the first and second scan lines, the data line, and the counter electrode line ;
Having the first to fourth switching circuits on the same substrate;
The first to fourth switching circuits are circuits in which at least one transistor is connected in series,
In the transistors connected in series of the first switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the first scan line,
In the transistors connected in series in the second switching circuit, the source of the first transistor is connected to the counter electrode line, and the gates of all the transistors are connected to the second scan line,
In the first and second switching circuits, the drain of the final transistor is connected to the first electrode,
In the transistors connected in series in the third switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the second scan line,
In the transistors connected in series of the fourth switching circuit, the source of the first transistor is connected to the counter electrode line, and the gates of all the transistors are connected to the first scan line,
In the third and fourth switching circuits, the drain of the final transistor is a driving method of an in-plane switching type active matrix liquid crystal display device connected to the second electrode, respectively.
A driving method of an active matrix liquid crystal display device, wherein no pulse is applied to the first and second scan lines simultaneously.

請求項６において、前記第１のスキャン線にパルスが印加されたフィールドでは、前記第２のスキャン線にパルスが印加されることはなく、前記フィールドの次のフィールドでは前記第１のスキャン線にパルスが印加されず、前記第２のスキャン線にパルスが印加されることを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。 7. The field according to claim 6, wherein no pulse is applied to the second scan line in a field where a pulse is applied to the first scan line, and the first scan line is applied to a field next to the field. A driving method of an active matrix liquid crystal display device, wherein no pulse is applied and a pulse is applied to the second scan line.

互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しない対向電極線と、
前記第１及び第２のスキャン線、前記データ線、及び前記対向電極線とに囲まれた領域に配置された、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路とを同一基板上に有し、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記液晶素子の第２の電極に接続されている面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記データ線に入力される信号の電位レベルは、常に単一極性であることを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。A first scan line and a second scan line that do not intersect each other;
A data line intersecting the first and second scan lines;
A counter electrode line that intersects the first and second scan lines and does not intersect the data line;
A pair of first and second electrodes sandwiching a liquid crystal, disposed in a region surrounded by the first and second scan lines, the data line, and the counter electrode line ;
Having the first to fourth switching circuits on the same substrate;
The first to fourth switching circuits are circuits in which at least one transistor is connected in series,
In the transistors connected in series of the first switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the first scan line,
In the transistors connected in series in the second switching circuit, the source of the first transistor is connected to the counter electrode line, and the gates of all the transistors are connected to the second scan line,
In the first and second switching circuits, the drain of the final transistor is connected to the first electrode,
In the transistors connected in series in the third switching circuit, the source of the first transistor is connected to the data line, and the gates of all the transistors are connected to the second scan line,
In the transistors connected in series of the fourth switching circuit, the source of the first transistor is connected to the counter electrode line, and the gates of all the transistors are connected to the first scan line,
In the third and fourth switching circuits, the drain of the last transistor is a driving method of an in-plane switching type active matrix liquid crystal display device connected to the second electrode of the liquid crystal element, respectively.
A driving method of an active matrix liquid crystal display device, wherein a potential level of a signal input to the data line is always single polarity.

請求項６乃至８のいずれか一項において、少なくとも１つの第１のスキャン線にパルスが印加されたフィールドにおいては、全ての第２のスキャン線にはパルスが印加されることはなく、前記フィールドの次のフィールドにおいては、少なくとも１つの第２のスキャン線にパルスが印加され、かつ、全ての第１のスキャン線にはパルスが印加されることがないことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。In any one of claims 6 to 8, in the field pulse is applied to at least one of the first scan line, rather than a pulse is applied to all the second scan line, the field In the next field, an active matrix liquid crystal display characterized in that a pulse is applied to at least one second scan line and no pulse is applied to all the first scan lines. Device driving method.

請求項６乃至８のいずれか一項において、任意の行の第１のスキャン線にパルスが印加されたフィールドにおいては、当該行の第２のスキャン線にはパルスは印加されず、かつ、当該行に隣接する２つの行のいずれの第１のスキャン線にもパルスは印加されず、かつ、当該行に隣接する２つの行のいずれの第２のスキャン線にもパルスが印加されることを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。In any one of Claims 6 thru | or 8 , in the field where the pulse was applied to the 1st scan line of arbitrary rows, a pulse is not applied to the 2nd scan line of the said row, and the said A pulse is not applied to any first scan line in two rows adjacent to the row, and a pulse is applied to any second scan line in two rows adjacent to the row. A driving method of an active matrix liquid crystal display device.