JP3638697B2 - Driver IC output resistance measuring instrument - Google Patents
Driver IC output resistance measuring instrument Download PDFInfo
- Publication number
- JP3638697B2 JP3638697B2 JP02732996A JP2732996A JP3638697B2 JP 3638697 B2 JP3638697 B2 JP 3638697B2 JP 02732996 A JP02732996 A JP 02732996A JP 2732996 A JP2732996 A JP 2732996A JP 3638697 B2 JP3638697 B2 JP 3638697B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- dut
- voltage
- driver
- output resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、例えばLCD(液晶)ドライバICやバブルジェットプリンタドライバICのような多数出力ピンを有するドライバICの出力抵抗を測定する出力抵抗測定器に関する。
【0002】
【従来の技術】
図3に多数ピンを有するドライバIC10の一例を示す。ピン数は種類により異なるが、160ピンから300ピンの物が多い。電源端子VDDやVEEに電圧電源を接続し、グランド端子GNDを接地してICを駆動させる。複数の入力端子INi(i=1〜n)には、外部からの制御信号により出力ピン名とその出力電圧が指令される。例えば、出力電圧値は8ビットの信号で256階調で指令される。多数の出力ピンOUTi(i=1〜m)からはその指令された出力ピンから指定された一定電圧値を外部の負荷に供給する。
【0003】
この多数ピンを有するドライバIC(以下「DUT」という)10の多数の出力ピンOUTiは、制御信号により指令された電圧電流を正しく負荷に供給しなければならない。そして出力抵抗もスペック通りである必要がある。そこで従来からDUT10の製造過程や製造後あるいは受入検査で、個々のDUT10の出力電圧、出力電流や出力抵抗の測定をして、そのDUT10の良否を検査している。
【0004】
図4に従来の検査の方式を示す。
DC測定ユニット15は定電流源を内蔵する電圧測定器である。そして任意値の定電流をスイッチを通して吐き出すことも吸い込むこともできるので、DUT10の出力電圧VO も出力電流IL も、また出力抵抗RO も測定することができる。出力抵抗RO は出力電圧値VO と負荷電圧値VM の差電圧を負荷電流値IL で除した値である。数式で示すと、RO =(VO −VM )/IL となる。負荷電圧値VM は電圧測定器で測定する。
【0005】
図4(A)は、DUT10の多数の出力ピンOUTiの出力電圧を電流印加電圧測定モードで、1つのDC測定ユニット15でもって、1ピンづつ切替ながら試験するという方法である。DC測定ユニット15が1つであるので、安価であるが、測定時間が掛かり過ぎて遅すぎる。
【0006】
図4(B)は、DC測定ユニット15をNch(チャンネル)分設けてNchを電流印加電圧測定モードでもって同時に測定し、Nピン毎に切り替えて測定するものである。測定時間は図4(A)に比べて1/Nとなるが、NchのDC測定ユニット15j(j=1〜N)を必要とするので高価となる。
【0007】
図4(C)は、DUT10の全出力ピンOUTi(i=1〜m)分のDC測定ユニット15iを有して電流印加電圧測定モードで全出力ピンOUTiを一度で試験するものである。よって、測定時間は非常に高速になるが、DC測定ユニット15を全出力ピンOUTi分設けるので価格も非常に高価となる。
【0008】
図4(D)は、DUT10の全出力ピンOUTi(i=1〜m)に対してそれぞれ接続するプログラマブルロードPL20iを用意し、DUT10のそれぞれの出力ピンは高速スキャナ16のそれぞれの入力端子に接続される。DUT10への印加電流はPL20iが行い、電圧測定は高速スキャナ16を通して1台の電圧測定器17で行う。電圧測定器17側には電流が流れないために高速スキャナを使用できるのである。この方式は比較的高速に試験でき、しかも比較的安価である。
【0009】
プログラマブルロードPL20は図5に示しているように、ダイオードブリッジと、ILLとILHの2つの定電流源と、VTのスレッショルド電圧源で構成されている。ダイオードブリッジであるからDUT10に接続されている一端aの電圧はVTに接続されている他端bの電圧と等しい。従ってスレショルド電圧源VTの電圧を可変することにより、DUT10側の一端aの電圧を可変することができる。
【0010】
DUT10の出力レベルを、仮にH(ハイ)レベルVOHと、L(ロウ)レベルVOLとし、VTの電圧値をその中間値、つまりVT=(VOH+VOL)/2、に設定すると、DUT10の出力レベルがHレベルのときには出力ピンから負荷電流ILHがPL20に流れ出る。逆に出力レベレがLレベルのときにはPL20側からDUT10側に負荷電流ILLが流れ込む。負荷電流ILH及びILLはスペックシート中の値を選択し一定負荷電流ILHあるいはILLを流している。
【0011】
【発明が解決しようとする課題】
従来のドライバICの出力抵抗の測定方式は、上述のように、図4(A)から図4(D)のものであった。どの測定方式でも出力抵抗の測定はでき、その値はDUTの種類によって異なるが約300Ωから数キロΩであって、一般的に数百Ω程度である。ところが、それぞれの測定方式での測定値には再現性があるが、方式を変更するとその測定値が異なることが多かった。
【0012】
測定方法は、いずれも全ての出力ピンOUTiから一定電圧を出力するようにしてスイッチで切り替えて測定したり、同時測定を行っている。出力抵抗値の測定方式による測定値の差は±100Ω程度もあった。これでは出力抵抗値に測定方式を付記する必要があり、不便であり、しかも不正確である。
【0013】
その原因はDUT10の種類や設計にもよるが、各出力ピンの電源と出力抵抗が独立したものではなく、出力部門のいくつかのブロック内では相互に関連を持ち、干渉していることが判明した。ここで干渉とは、インダクタンスやキャパシタンスによる電磁誘導等の干渉のみではなく、分圧抵抗回路等の繋がり方による干渉が大きいと判断される。そして、上述の測定方式では図4(A)の方式が出力ピン間で干渉が無く、正しく測定できることが判った。従って、図4(B)から図4(D)までの測定方式では測定値に補正値を付加する必要があった。
【0014】
この発明は、従来測定方式を検討し、図4(A)の測定結果と同じ値を得るために図4(D)の方式を改良し、出力ピン間の干渉を無くし、高精度に、高速にしかも比較的安価に構成できるドライバICの出力抵抗測定器を提供するものである。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明は従来測定方式の図4(D)の回路方式を検討し、実験を重ね、高速スキャナを利用して電圧測定器は1台で、高精度に、比較的高速で測定できるようにしたものである。
【0016】
この回路方式は、DUT内部の電流の干渉を打ち消すようにプログラマブルロードPLのスレッショルド電圧源を2系統設けるようにし、1系統のスレッショルド電圧VT1はDUTの出力電圧よりも一定電圧高くし、他の系統のVT2は逆に一定電圧低くし、そのVT1とVT2の電圧系のPLをDUTの出力ピンの配列に交互に、あるいは2つ毎に、あるいは3つ毎に配列設置して、PLからDUT内部に電流を流し込みあるいは引き込んでDUT内部の電流の干渉を打ち消すようにした。
【0017】
DUT内部の回路構成は種類により、あるいは製造会社により設計が異なっている。DUT内部の電圧源と出力ピンとが1対1に対応して出力抵抗が一定の場合もあるが、出力ピンをいくつかのブロックに分割し1ブロックで1つの電圧源の電圧を分圧して複数の出力ピンに対応しているのものが多い。回路方式はさまざまである。従って、どのような回路方式であっても再現性のある測定値を求めるには、DUT内部の電流バランスをとるのがよい。
【0018】
そこで、出力抵抗の測定において、DUTから一定の電流を引き出し、また同量の電流を与えてやるとDUT内部の電流分布に干渉が生ぜず、正確な出力抵抗測定ができることがわかった。これも1ブロック毎に同量の電流の出し入れがあるのが望ましい。そこでDUTの出力ピンの配列順に、交互に出し入れを行うか、2ピン毎に行うか、あるいは複数ピン毎に行ってもよいが、1ブロックの出力ピン数が不明確であるので、1ピン毎に交互に行うのが望ましい。
【0019】
【発明の実施の形態】
第1の発明は、DUTの各出力ピンOUTi(i=1〜m)に対応する入力端子を有する高速スキャナと、その高速スキャナの各入力端子の電圧を順次測定する電圧測定器と、上記DUTの各出力ピンOUTiと上記高速スキャナの各入力端子にそれぞれ設置された2系統のプログラムロードPL群で構成されている。
【0020】
その2系統のプログラムロードPL群とは、スレッショルド電圧源の電圧がDUTの出力電圧よりも一定電圧高いVT1群と一定電圧低いVT2群の2系統の電圧を設定できるプログラムロードPL群である。そして、一定電圧高いVT1群からは一定負荷電流をPLからDUTに流し込む。また一定電圧低いVT2群はDUTから一定負荷電流を吸い込む。DUTが流し出す負荷電流と吸い込む負荷電流が等しいとDUT内部では電流のバランスがとれて、干渉は無くなる。従来のPLのスレッショルド電圧源は、DUTのHレベルとLレベルの中間にしかスレショルド電圧を設定できなかったので全ピンからの電流の垂れ流しか吸い込みしかできずに干渉を生じていたのである。
【0021】
第2の発明は、第1の発明におけるスレッショルド電圧源の配列をVT1とVT2とを交互に配列した構成に限定したPL群で成っている。DUTの設計がどうなっているのか、いくつのブロックに分けられているのか一般にはわからない。そこでVT1とVT2とを1つ置きに交互に配列する構成がDUT内部の電流バランスをとるのにもっとも良い構成である。
【0022】
第3の発明は、DUTのカタログで2種類以上の異なる出力抵抗を有するDUTの出力抵抗の測定器である。電位差が同じであって抵抗値が異なると、その抵抗に流れる電流値は抵抗値に反比例して変化するには公知である。従って出力抵抗値が異なる出力段を有するDUTの測定ではPLの定電流源も2系統以上の定電流源を有する必要がある。以下実施例について説明する。
【0023】
【実施例】
図1には本発明の一実施例の構成図を、図2には他の実施例の構成図を示す。図4、図5と対応する部分には同一符号を付す。
図1について説明する。DUT10の出力段は電圧源11i(i=1〜m)から出力抵抗12iを通して出力ピンに接続されている。各出力ピンはそれぞれ高速スキャナ16の入力端子と接続され、高速スキャナ16では各入力端子の電圧をスキャンしてその電圧値を電圧測定器17で順次読み込んでいる。
【0024】
複数のプログラマブルロード20iは、DUT10の出力ピンと高速スキャナ16の入力端子の間にそれぞれ設置されて接続されている。プログラマブルロード20の構成は前述の図5の通りである。そしてスレッショルド電圧源VTはVT1群とVT2群とがあり、図1においてはVT1とVT2とがDUT10の出力ピンの配列に対して交互に設置されている。従って、VT1のPL20からはDUT10側に一定負荷電流が流れ出し、VT2のPL20には一定負荷電流が流れ込む。
【0025】
DUT10において、吸い込む一定負荷電流と吐き出す一定負荷電流が同量であると、DUT10内部において電流バランスがとれて、干渉が無くなり、出力抵抗値は高精度に、再現性よく、高速に測定することができる。
【0026】
図2には、カタログ上で2種類以上の異なる出力抵抗を有するDUT10の測定の構成図を示す。図1と異なる点は、プログラマブルロードPL20の定電流源を2系統有することである。つまり、ILL1とILH1の組の定電流源を有するPL20とILL2とILH2との組の定電流源を有するPL20とが存在し、DUT10の出力抵抗が異なっても適切な一定負荷電流を供給することができる構成となっている。
【0027】
【発明の効果】
以上詳細に説明したように、この発明は、LCDドライバICやバブルジェットプリンタドライバICのように多数ピンを有するドライバICの出力抵抗を測定する測定器において、高精度に、再現性がよく、比較的高速に、比較的安価に構成することができる。
【0028】
従って、テストコストも安価にでき、しかも益々出力ピン数が多くなっている現状において、その利用価値は高く、技術的効果は大である。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図である。
【図2】本発明の他の実施例の構成図である。
【図3】DUT10を説明するための一例のDUT10の外観図である。
【図4】図4(A)から図4(D)は、従来のDUT10の出力抵抗を測定するための構成図である。
【図5】PL20の一例の構成図である。
【符号の説明】
10 DUT(多数ピンを有するドライバIC)
11i 電圧源
12i 出力抵抗
15i DC測定ユニット
16 高速スキャナ
17 電圧測定器
20i PL(プログラマブルロード)
VT スレッショルド電圧源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an output resistance measuring instrument for measuring the output resistance of a driver IC having a large number of output pins such as an LCD (liquid crystal) driver IC and a bubble jet printer driver IC.
[0002]
[Prior art]
FIG. 3 shows an example of a
[0003]
A large number of output pins OUTi of the driver IC (hereinafter referred to as “DUT”) 10 having the large number of pins must correctly supply the voltage and current commanded by the control signal to the load. And the output resistance needs to be as specified. Therefore, conventionally, the
[0004]
FIG. 4 shows a conventional inspection method.
The
[0005]
FIG. 4A shows a method in which the output voltages of a large number of output pins OUTi of the
[0006]
In FIG. 4B,
[0007]
FIG. 4C shows the DC output unit OUTi (i = 1 to m) corresponding to all the output pins OUTi (i = 1 to m) of the
[0008]
In FIG. 4D, a programmable load PL20i is prepared for connection to all output pins OUTi (i = 1 to m) of the
[0009]
As shown in FIG. 5, the programmable load PL20 includes a diode bridge, two constant current sources ILL and ILH, and a VT threshold voltage source. Since it is a diode bridge, the voltage at one end a connected to the
[0010]
If the output level of the
[0011]
[Problems to be solved by the invention]
As described above, the conventional method for measuring the output resistance of the driver IC is that shown in FIGS. 4 (A) to 4 (D). The output resistance can be measured by any measurement method, and the value varies depending on the type of DUT, but is about 300Ω to several kiloΩ, and generally about several hundreds Ω. However, the measured values in each measurement method are reproducible, but the measured values often differ when the method is changed.
[0012]
In any of the measurement methods, a constant voltage is output from all the output pins OUTi, and measurement is performed by switching with a switch, or simultaneous measurement is performed. The difference in the measured value according to the output resistance measurement method was about ± 100Ω. In this case, it is necessary to add a measurement method to the output resistance value, which is inconvenient and inaccurate.
[0013]
The cause depends on the type and design of DUT10, but the power supply and output resistance of each output pin are not independent, and it is found that some blocks in the output department are related to each other and interfere with each other. did. Here, the interference is determined not only to be interference such as electromagnetic induction due to inductance or capacitance, but also to be large due to the way of connecting the voltage dividing resistor circuit or the like. In the measurement method described above, it was found that the method of FIG. 4A can be measured correctly without interference between the output pins. Therefore, in the measurement method from FIG. 4B to FIG. 4D, it is necessary to add a correction value to the measurement value.
[0014]
The present invention examines the conventional measurement method, improves the method of FIG. 4D in order to obtain the same value as the measurement result of FIG. 4A, eliminates interference between output pins, and has high accuracy and high speed. In addition, an output resistance measuring device for a driver IC that can be configured at a relatively low cost is provided.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention examined the circuit method of FIG. 4D of the conventional measurement method, repeated experiments, and made a high-speed scanner to compare one voltage measuring device with high accuracy. It can be measured at high speed.
[0016]
In this circuit system, two threshold voltage sources of the programmable load PL are provided so as to cancel the interference of the current in the DUT, the threshold voltage VT1 of one system is set higher than the output voltage of the DUT, and other systems On the other hand, the VT2 of the VT1 is lowered by a constant voltage, and the PL of the voltage system of the VT1 and VT2 is arranged alternately in the arrangement of the output pins of the DUT, every two or every three, and the PL to the DUT In order to cancel the interference of the current inside the DUT by supplying or drawing a current into the DUT.
[0017]
The circuit configuration inside the DUT differs depending on the type or the manufacturer. There may be a case where the output resistance is constant with one-to-one correspondence between the voltage source and the output pin inside the DUT, but the output pin is divided into several blocks, and the voltage of one voltage source is divided into a plurality of blocks. Many of them correspond to the output pins. There are various circuit systems. Therefore, in order to obtain a reproducible measurement value with any circuit system, it is preferable to balance the current inside the DUT.
[0018]
Therefore, it was found that when a constant current is drawn from the DUT and the same amount of current is applied in the measurement of the output resistance, no interference occurs in the current distribution inside the DUT, and an accurate output resistance measurement can be performed. It is also desirable that the same amount of current be taken in and out of each block. Therefore, the DUT output pins may be alternately put in and out, every two pins, or every plural pins. However, since the number of output pins in one block is unclear, every pin. It is desirable to carry out alternately.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided a high speed scanner having an input terminal corresponding to each output pin OUTi (i = 1 to m) of the DUT, a voltage measuring device for sequentially measuring a voltage at each input terminal of the high speed scanner, and the DUT Each of the output pins OUTi and two program load PL groups respectively installed at the input terminals of the high-speed scanner.
[0020]
The two systems of program load PL groups are program load PL groups in which the voltage of the threshold voltage source can be set to two systems of voltage VT1 and VT2 which are higher than the DUT output voltage by a certain voltage. A constant load current flows from the PL to the DUT from the VT1 group having a constant voltage higher. Further, the VT2 group having a constant voltage lowers the constant load current from the DUT. If the load current flowing out by the DUT is equal to the load current sucked in, the current is balanced inside the DUT and there is no interference. Since the threshold voltage source of the conventional PL can set the threshold voltage only between the H level and the L level of the DUT, it can only absorb the drooping current from all the pins and cause interference.
[0021]
The second invention consists of a PL group in which the arrangement of the threshold voltage source in the first invention is limited to a configuration in which VT1 and VT2 are alternately arranged. Generally, it is not known how the DUT is designed and how many blocks it is divided into. Therefore, a configuration in which VT1 and VT2 are alternately arranged alternately is the best configuration for balancing the current in the DUT.
[0022]
A third invention is a DUT output resistance measuring instrument having two or more different output resistances in the DUT catalog. It is known that when the potential difference is the same and the resistance value is different, the value of the current flowing through the resistance varies inversely with the resistance value. Therefore, in the measurement of a DUT having output stages having different output resistance values, the PL constant current source must also have two or more constant current sources. Examples will be described below.
[0023]
【Example】
FIG. 1 shows a configuration diagram of one embodiment of the present invention, and FIG. 2 shows a configuration diagram of another embodiment. Parts corresponding to those in FIGS. 4 and 5 are denoted by the same reference numerals.
With reference to FIG. The output stage of the
[0024]
The plurality of programmable loads 20 i are respectively installed and connected between the output pins of the
[0025]
In the
[0026]
FIG. 2 shows a configuration diagram of the measurement of the
[0027]
【The invention's effect】
As described above in detail, the present invention is highly accurate and reproducible in a measuring instrument that measures the output resistance of a driver IC having a large number of pins such as an LCD driver IC or a bubble jet printer driver IC. Can be constructed at a relatively low cost.
[0028]
Therefore, in the present situation where the test cost can be reduced and the number of output pins is increasing more and more, the utility value is high and the technical effect is great.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an embodiment of the present invention.
FIG. 2 is a configuration diagram of another embodiment of the present invention.
FIG. 3 is an external view of an
4A to 4D are configuration diagrams for measuring the output resistance of a
FIG. 5 is a configuration diagram of an example of PL20.
[Explanation of symbols]
10 DUT (driver IC with multiple pins)
11i Voltage source 12i Output resistance 15i
VT threshold voltage source
Claims (3)
DUT(10)の各出力ピンOUTiにそれぞれ接続する入力端子を有する高速スキャナ(16)と、
上記高速スキャナ(16)の各入力端子の電圧を順次測定する電圧測定器(17)と、
上記DUT(10)の各出力ピンOUTiと上記高速スキャナ(16)の各入力端子との間にそれぞれ設置され、スレッショルド電圧がDUT(10)の出力電圧よりも一定電圧高い電圧を設定できるスレッショルド電圧源VT1群と一定電圧低い電圧を設定できるスレッショルド電圧源VT2群との2系統の電圧を設定できるプログラムロードPL(20i)群と、
を具備することを特徴とするドライバICの出力抵抗測定器。In an output resistance measuring instrument that measures the DC characteristics of a DUT (10) that is a driver IC having multiple output pins,
A high-speed scanner (16) having an input terminal connected to each output pin OUTi of the DUT (10);
A voltage measuring device (17) for sequentially measuring the voltage at each input terminal of the high-speed scanner (16);
A threshold voltage that is installed between each output pin OUTi of the DUT (10) and each input terminal of the high-speed scanner (16), and whose threshold voltage can be set higher than the output voltage of the DUT (10). A program load PL (20i) group capable of setting two systems of voltages, ie, a source voltage VT1 group and a threshold voltage source VT2 group capable of setting a constant voltage lower voltage;
An output resistance measuring instrument for a driver IC, comprising:
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02732996A JP3638697B2 (en) | 1996-01-22 | 1996-01-22 | Driver IC output resistance measuring instrument |
TW085114963A TW315417B (en) | 1996-01-22 | 1996-12-04 | |
KR1019970000971A KR100248918B1 (en) | 1996-01-22 | 1997-01-15 | Device and method for measuring output resistance of driver ic |
CN97102239A CN1115565C (en) | 1996-01-22 | 1997-01-15 | Output resistance tester for driver integrated circuit and testing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02732996A JP3638697B2 (en) | 1996-01-22 | 1996-01-22 | Driver IC output resistance measuring instrument |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09196998A JPH09196998A (en) | 1997-07-31 |
JP3638697B2 true JP3638697B2 (en) | 2005-04-13 |
Family
ID=12218040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02732996A Expired - Fee Related JP3638697B2 (en) | 1996-01-22 | 1996-01-22 | Driver IC output resistance measuring instrument |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP3638697B2 (en) |
KR (1) | KR100248918B1 (en) |
CN (1) | CN1115565C (en) |
TW (1) | TW315417B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190036472A (en) * | 2017-09-27 | 2019-04-04 | 니혼덴산리드가부시키가이샤 | Resistance measurement apparatus, substrate inspection apparatus, and resistance measurement method |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5046448B2 (en) * | 2001-08-10 | 2012-10-10 | 株式会社アドバンテスト | Semiconductor test apparatus and test method thereof |
US6940301B2 (en) * | 2003-12-12 | 2005-09-06 | Au Optronics Corporation | Test pad array for contact resistance measuring of ACF bonds on a liquid crystal display panel |
JP2005265756A (en) * | 2004-03-22 | 2005-09-29 | Yokogawa Electric Corp | Ic tester |
JP4596264B2 (en) * | 2005-10-11 | 2010-12-08 | 横河電機株式会社 | IC tester |
JP5028953B2 (en) * | 2006-10-25 | 2012-09-19 | 横河電機株式会社 | IC tester |
-
1996
- 1996-01-22 JP JP02732996A patent/JP3638697B2/en not_active Expired - Fee Related
- 1996-12-04 TW TW085114963A patent/TW315417B/zh not_active IP Right Cessation
-
1997
- 1997-01-15 CN CN97102239A patent/CN1115565C/en not_active Expired - Fee Related
- 1997-01-15 KR KR1019970000971A patent/KR100248918B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190036472A (en) * | 2017-09-27 | 2019-04-04 | 니혼덴산리드가부시키가이샤 | Resistance measurement apparatus, substrate inspection apparatus, and resistance measurement method |
KR102680359B1 (en) * | 2017-09-27 | 2024-07-01 | 니덱 어드밴스 테크놀로지 가부시키가이샤 | Resistance measurement apparatus, substrate inspection apparatus, and resistance measurement method |
Also Published As
Publication number | Publication date |
---|---|
TW315417B (en) | 1997-09-11 |
CN1115565C (en) | 2003-07-23 |
KR100248918B1 (en) | 2000-03-15 |
KR970059759A (en) | 1997-08-12 |
JPH09196998A (en) | 1997-07-31 |
CN1164649A (en) | 1997-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5861743A (en) | Hybrid scanner for use in an improved MDA tester | |
US4720671A (en) | Semiconductor device testing device | |
JP3638697B2 (en) | Driver IC output resistance measuring instrument | |
US2468625A (en) | Electrical bridge circuit for testing the value of a resistor | |
US4862069A (en) | Method of in-circuit testing | |
US5272445A (en) | Resistance tester utilizing regulator circuits | |
US5550477A (en) | Methods and apparatus for testing armature coils and coil lead connections using resistance measurements | |
CN114280520A (en) | Digital channel multi-parameter parallel calibration device of integrated circuit test system | |
US6828797B2 (en) | Alternative method for VOD testing of linear differential line drivers | |
JP2919147B2 (en) | Test method for semiconductor integrated circuit | |
US5068599A (en) | Integrated circuit having an enabling circuit for controlling primary and secondary subcircuits | |
JP3592647B2 (en) | Semiconductor inspection device, semiconductor integrated circuit, and semiconductor inspection method | |
US6724182B2 (en) | Tester and testing method for differential data drivers | |
EP0486114A2 (en) | Electrical testing apparatus | |
CN110912763A (en) | CAN bus test integrated circuit, test system and test method | |
JP3173233B2 (en) | IC inspection equipment | |
KR970007073Y1 (en) | Test circuit of memory device | |
KR100355716B1 (en) | Test method of low resistor for in-circuit tester | |
JPS6195258A (en) | Apparatus for testing integrated circuit | |
JPH07183346A (en) | Semiconductor testing device | |
JP2001056353A (en) | Inspection method for power conversion efficiency of electronic component | |
KR980012197A (en) | Electrical characteristic screening test method | |
JP3147486B2 (en) | Semiconductor element measurement circuit | |
US20060012417A1 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
JPH03220462A (en) | Reference voltage setting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |