JP3637728B2 - Semiconductor integrated device - Google Patents
Semiconductor integrated device Download PDFInfo
- Publication number
- JP3637728B2 JP3637728B2 JP12269997A JP12269997A JP3637728B2 JP 3637728 B2 JP3637728 B2 JP 3637728B2 JP 12269997 A JP12269997 A JP 12269997A JP 12269997 A JP12269997 A JP 12269997A JP 3637728 B2 JP3637728 B2 JP 3637728B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer
- circuit
- cell
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は配線工程のみを変更することによって各種論理回路を構成するゲ−トアレイ形マスタ−スライス半導体集積装置に関し、特に出力バッファ回路に関する。
【0002】
【従来の技術】
従来のマスタ−スライス方式半導体集積装置を図3に示す。21は内部領域であり、マクロセル22と、トランジスタを回路構成素子として構成される内部セル(以後「ベ−シックセル」と称す)とが、アレイ23にアレイ状に該内部領域21に配置されて構成される。24は入出力セル領域であり、内部領域21の周辺部に配置され、外部装置(図示せず)とのインタ−フェイスのための入出力用のバッファが該領域24に配置されている。そして、所定の電気的特性を実現する為に、入出力セル、ベ−シックセルによる回路構成素子、及びマクロセルの相互間を配線工程のみによって変更することで、入出力領域に形成された外部出力駆動用バッファ回路および各種論理回路を作成、構成していた。即ち、予め定められた位置にトランジスタを形成しておき、このソ−ス、ドレイン、ゲ−トに独立に接続するためのコンタクト孔を配し、アルミニウム等の導電膜の1層または2層構造を利用して相互の接続をとり回路を形成するものであった。
【0003】
特に、従来の入出力セル領域24に形成される入出力セル30を一例として図4に示す。セルは予め配置されており、セルのサイズ及び回路は配線工程により形成されており、31の静電気保護回路、32の外部出力駆動用回路、33の制御回路、34の入力回路を含んでいた。
【0004】
MOSFETで構成されるICの場合、静電破壊の保護回路が必要である。保護回路は、入力端子においては抵抗とダイオ−ドとで形成され、入出力端子においては、トランジスタの拡散容量を含み構成される。該拡散容量としては一定の容量が必要である。また拡散容量としては、外部出力駆動用回路におけるトランジスタのドレイン領域を用いて構成され、所望の容量値を得るためにそれなりのチャネル幅(通常300ミクロン程度)が必要であった。この要因によりまた比較的大きなチャネル幅の単位で複数のトランジスタを並列接続することで外部出力駆動用バッファを構成していた。
【0005】
外部出力駆動用のトランジスタの能力は顧客の要求仕様に合わせて設計する必要があるため、上記300ミクロンのチャネル幅のトランジスタを全て活性化、オン状態にするのではなく、300ミクロンの一部のみのトランジスタを活性化し、残りのトランジスタを常時非活性化、オフ状態にしたいわゆるゲ−トコントロ−ルダイオ−ドとしてトランジスタを使用することで静電保護回路を構成していた。
【0006】
【発明が解決しようとする課題】
近年、出力駆動用バッファとして電源ノイズの低減をするために低出力駆動用バッファの要求仕様が増加しており特に携帯用機器などで要求が強い。しかるに上述した従来の方式では、入出力セルのレイアウトの占有面積を小さくするために外部出力駆動用バッファのチャネル幅をある単位で並列に複数トランジスタを用いて構成されていた。しかし、並列に配置されるトランジスタのそれぞれのチャネル幅を小さくすることにより並列に配置するトランジスタ数が増加する。そして、所定のチャネル幅を確保するため、すなわち所定の拡散容量を確保するため、レイアウト上無駄な領域が生じレイウアトの占有面積が大きくなりチップサイズが大きくなってしまう。そのため、むやみにチャネル幅を小さくすることができなかった。この結果、小外部能力駆動用トランジスタ例えば1mA以下(電源電圧5V)の要求仕様が生じた場合であっても、配線工程の配線だけでは出力駆動用バッファを構成できず、そのため電気的特性を実現するためにはマスタ−スライス方式を使用することができないこととなり、その都度、予め作成すべきトランジスタを拡散工程から作り直おさねばならないという欠点があった。
【0007】
また、外部出力駆動能力は並列に構成されたトランジスタの単位での整数倍となり、最適な駆動能力を配線工程だけで実現できないという問題点を有していた。
【0008】
そこで、本発明は、小外部能力駆動用バッファをマスタ−スライス方式を用いまた、最適な駆動能力をもった外部駆動用バッファをマスタ−スライス方式で実現でき、その都度要求仕様に合わせて予めトランジスタを作り直す必要がないような半導体集積装置の提供を目的とする。
【0009】
【課題を解決するための手段】
本発明の半導体集積装置は、回路を構成するトランジスタを含む内部セルが配置される内部領域と、該内部領域の周辺部に外部との入出力をする入出力セル領域とを含む半導体集積装置において、外部に信号を出力する出力駆動用バッファが前記内部領域にある内部セルからなり、前記出力駆動用バッファの出力を入力とし常時活性化されることのない回路素子からなる入出力セルが前記入出力セル領域に配設されてなり、該入出力セルを介して外部に前記信号を出力してなることを特徴とする。
【0010】
この発明によれば、入出力セル領域ではなく、内部領域に、外部装置に信号出力するための出力駆動用バッファがトランジスタの回路構成素子となる内部セルを用いて配線工程で回路を形成される。そして、出力駆動用バッファが、入出力セル領域にあって回路素子を有しない入出力セルを介して外部装置に供給されるべき外部端子に接続される。従って、この発明によれば、ベ−シックセルを用いて外部出力駆動用バッファを形成することができるため、マスタ−スライス方式でバッファを作成、構成できるという効果を奏する。
【0011】
また、本発明の半導体集積装置は、さらに、前記出力駆動用バッファを制御する制御回路と該出力駆動用バッファを駆動する駆動回路とが前記内部セル配線により形成されて成り、該出力駆動用バッファを制御する制御回路と該出力駆動用バッファを駆動する駆動回路とが、前記出力駆動用バッファの近傍に配置されて成ることを特徴とする。
【0012】
この発明によれば、出力駆動用バッファを制御する制御回路及びバッファを駆動するための駆動回路をトランジスタの回路構成素子となる内部セルを用いて配線工程で回路を形成して成り、制御回路及び駆動回路が前記出力駆動用バッファ回路の近傍に配置される。
【0013】
したがって、この発明によれば、ベ−シックセルを用いて外部出力駆動用バッファ、出力駆動用バッファを制御する制御回路、バッファを駆動するための駆動回路をを形成することができるため、マスタ−スライス方式でバッファ回路を作成、構成できかつ各回路の遅延時間を短くすることができ外部駆動用バッファ回路の設計が容易になるという効果を奏する。
【0014】
また、本発明の半導体集積装置は、さらに、前記出力駆動用バッファと、前記制御回路と、前記駆動回路とが、前記入出力セルの近傍に配設されてなることを特徴とする。
【0015】
この発明によれば、出力駆動用バッファと、制御回路と、バッファ駆動回路が、外部装置に接続されるべき入出力セルの近傍に配置される。
【0016】
したがって、この発明によれば、外部出力駆動用バッファ回路を外部装置に接続されるべき入出力セルの近傍に配置して成り外部出力駆動用バッファ回路と外部への信号供給端子との遅延時間を短くすることができ外部駆動用バッファ回路の設計が容易になるという効果を奏する。
【0017】
また、この発明によれば、前記内部セルを直列又は並列に接続してなるため、並列及び直列にベ−シックセルの配線組み合わせることにより要求仕様に最適な駆動能力を実現することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について以下に図面を用いて説明する。
【0019】
(実施の形態1)
図1は本発明に係わる半導体集積装置の第一の実施の形態を示す図である。
【0020】
11は、内部領域21に敷き詰められたベ−シックセル上にあらかじめ配線工程のみにより構成された外部出力駆動用バッファの一例であり、1個のPチャネルトランジスタ14を含むベ−シックセルおよび1個のNチャネルトランジスタ15を含むベ−シックセルを含み構成されている。1個当たりのNチャネルトランジスタ15のベ−シックセルの電流駆動能力としては、0.1mA程度を実現でき小さな電流を駆動するバッファ即ち低出力駆動用バッファを容易に実現することができる。またPチャネル及びNチャネルトランジスタ14、15については、ベ−シックセルによるトランジスタの配線の組み合わせにより上記の0.1mAを変えることができる。即ち、並列にベ−シックセルを配線組み合わせることにより駆動能力を増加することができ、また直列にベ−シックセルを配線組み合わせることにより駆動能力を減少することができる。更に並列及び直列にベ−シックセルの配線組み合わせることにより要求仕様に最適な駆動能力を実現することができる。
【0021】
12は予め敷き詰められたベ−シックセル上に配線工程のみにより構成される外部出力駆動用バッファ11を制御する制御回路の一例であり、外部出力駆動用バッファ11を駆動するためのバッファ回路16を含み、駆動と制御を兼ねている。実施の形態1では3値状態を実現できる制御回路である。外部出力駆動用バッファ11を駆動するためのバッファ回路16は、外部出力駆動用バッファ11の信号の立ち上がり、立ち下がりを制御調整する為の回路として用いられる。
【0022】
13は入出力セルの一例であり、入出力セル領域24に配置され、配線工程のみにより構成され、入力及び出力機能を具備した双方向セルである。入出力セル13には、予め入出力バッファ回路を構成する為の複数の回路素子17、20及び外部装置に接続されるべき端子いわゆるパッド端子18から構成され、外部出力駆動用バッファ11を構成する出力駆動用トランジスタ14、15と、静電気保護ダイオ−ド17とを含み構成され、配線工程のみを変更することにより所望の機能を実現するマスタ−スライス方式が採られている。入出力セル領域24には、活性化されることのない回路素子のみが配置され、かかる活性化されることのない回路素子のみにより静電気保護ダイオ−ド17が形成される。
【0023】
本実施の形態では、このマスタ−スライス方式としての入出力セルとしては、入力バッファ回路19はそのまま従来と同様とし、出力バッファ11とバッファ制御回路12からなる出力バッファ回路は上記静電気保護ダイオ−ド17のみが接続され、内部領域21と上記パッド端子18にのみ接続された構成となっている。このことにより内部領域21でベ−シックセルを用いて構成された出力バッファ回路の信号出力をそのまま外部端子に接続された構成にすることができ、ベ−シックセルで構成された出力バッファの駆動電流のまま外部装置を駆動することができる。
【0024】
また、図2は入出力用セル13及び内部領域21に配線される低出力駆動用バッファ回路の配置を示す図である。ベ−シックセルを用いて外部出力駆動用バッファ11、外部出力駆動用バッファ11を制御する制御回路12、外部出力駆動用バッファ11を駆動するための駆動回路16を形成しているため、近接してこれらの回路を互いに近傍に配置することができ、各回路の結線を短い信号線で作成、構成することにより、各回路の遅延時間を短くすることができ外部駆動用バッファ回路の設計が容易にすることができる。
【0025】
更に、内部領域におけるベ−シックセルをもちいて配線工程によって各回路を構成できるため、出力駆動用バッファ11と、制御回路12、駆動回路16が、外部装置に接続されるべき入出力セル13の近傍に配置することができ、外部出力駆動用バッファ回路の遅延時間の見積が容易となり出力バッファ回路の設計が容易にすることができる。
【0026】
【発明の効果】
以上述べたように、本発明の半導体集積装置によれば、ベ−シックセルを用いて外部出力駆動用バッファを形成することができるため、マスタ−スライス方式でバッファを作成、構成できるという効果がある。
【0027】
また、ベ−シックセルを用いて外部出力駆動用バッファ、外部出力駆動用バッファを制御する制御回路、外部出力駆動用バッファを駆動するための駆動回路を近接して配置形成することにより、各回路の接続された信号の遅延時間を短くすることができ外部駆動用バッファ回路の設計が容易になるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す回路構成図。
【図2】本発明の一実施の形態を示す配置図。
【図3】従来の半導体記憶装置の配置図。
【図4】従来の入出力セルの回路図。
【符号の説明】
11.外部出力駆動用バッファ
12.出力駆動用バッファを制御する制御回路
13.入出力セル
14.Pチャネルトランジスタを構成するべ−シックセル
15.Nチャネルトランジスタを構成するべ−シックセル
16.出力駆動用バッファを駆動するバッファ回路
17.静電気保護ダイオ−ド
18.パッド端子
19.入力バッファ
20.抵抗
21.内部領域
22.予め配置されたマクロセル
23.予め複数個アレイ状に配置されたベ−シックセル領域
24.入出力セル領域
25.内部領域と入出力セル領域との間の領域
30.従来の入出力セル
31.静電気保護回路
32.外部駆動用回路
33.制御回路
34.入力回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gate array type master-slice semiconductor integrated device which forms various logic circuits by changing only a wiring process, and more particularly to an output buffer circuit.
[0002]
[Prior art]
A conventional master-slice semiconductor integrated device is shown in FIG.
[0003]
In particular, an input /
[0004]
In the case of an IC composed of a MOSFET, a protection circuit against electrostatic breakdown is necessary. The protection circuit is formed of a resistor and a diode at the input terminal, and includes a diffusion capacitor of the transistor at the input / output terminal. A certain capacity is required as the diffusion capacity. Further, the diffusion capacitor is configured by using the drain region of the transistor in the external output driving circuit, and an appropriate channel width (usually about 300 microns) is required to obtain a desired capacitance value. Due to this factor, an external output driving buffer is configured by connecting a plurality of transistors in parallel in units of a relatively large channel width.
[0005]
Since the capability of the transistor for driving the external output needs to be designed according to the customer's required specifications, not all of the above 300 micron channel width transistors are activated and turned on, but only a part of 300 micron. The electrostatic protection circuit is configured by using the transistors as so-called gate control diodes in which the transistors are activated and the remaining transistors are always deactivated and turned off.
[0006]
[Problems to be solved by the invention]
In recent years, in order to reduce power supply noise as an output drive buffer, the required specification of a low output drive buffer has increased, and there is a strong demand especially for portable devices. However, in the conventional system described above, the channel width of the external output driving buffer is configured using a plurality of transistors in parallel in a certain unit in order to reduce the occupied area of the input / output cell layout. However, the number of transistors arranged in parallel increases by reducing the channel width of each transistor arranged in parallel. Then, in order to secure a predetermined channel width, that is, to secure a predetermined diffusion capacity, a wasteful area is generated in the layout, and an area occupied by the layout increases and a chip size increases. Therefore, the channel width cannot be reduced unnecessarily. As a result, even if a required specification of a small external capacity driving transistor, for example, 1 mA or less (power supply voltage 5 V) is generated, an output driving buffer cannot be configured only by wiring in the wiring process, so that electrical characteristics are realized. In order to do so, the master-slicing method cannot be used, and each time, a transistor to be prepared in advance has to be recreated from the diffusion process.
[0007]
Further, the external output drive capability is an integral multiple of the unit of transistors configured in parallel, and there is a problem that the optimum drive capability cannot be realized only by the wiring process.
[0008]
Therefore, the present invention can realize a small external capacity driving buffer using a master-slice system and an external driving buffer having an optimum driving capacity using a master-slice system, and each time a transistor is preliminarily adapted to the required specifications. It is an object of the present invention to provide a semiconductor integrated device that does not require reworking.
[0009]
[Means for Solving the Problems]
A semiconductor integrated device according to the present invention is a semiconductor integrated device including an internal region in which an internal cell including a transistor constituting a circuit is arranged, and an input / output cell region that inputs and outputs to the outside in the peripheral portion of the internal region. An output drive buffer for outputting a signal to the outside is composed of an internal cell in the internal region, and an input / output cell composed of a circuit element that is not always activated by receiving the output of the output drive buffer as an input. It is arranged in the output cell region, and the signal is outputted to the outside through the input / output cell.
[0010]
According to the present invention, a circuit is formed in a wiring process using an internal cell in which an output drive buffer for outputting a signal to an external device is a circuit constituent element of a transistor in an internal region, not an input / output cell region. . The output drive buffer is connected to an external terminal to be supplied to an external device via an input / output cell in the input / output cell region and having no circuit element. Therefore, according to the present invention, since the external output driving buffer can be formed using the basic cell, there is an effect that the buffer can be created and configured by the master slice method.
[0011]
The semiconductor integrated device according to the present invention further comprises a control circuit for controlling the output drive buffer and a drive circuit for driving the output drive buffer, which are formed by the internal cell wiring, and the output drive buffer. And a drive circuit for driving the output drive buffer are arranged in the vicinity of the output drive buffer.
[0012]
According to the present invention, the control circuit for controlling the output driving buffer and the driving circuit for driving the buffer are formed by forming a circuit in the wiring process using the internal cells that are the circuit constituent elements of the transistor. A drive circuit is disposed in the vicinity of the output drive buffer circuit.
[0013]
Therefore, according to the present invention, it is possible to form an external output driving buffer, a control circuit for controlling the output driving buffer, and a driving circuit for driving the buffer using basic cells. The buffer circuit can be created and configured by this method, the delay time of each circuit can be shortened, and the external drive buffer circuit can be easily designed.
[0014]
The semiconductor integrated device of the present invention is further characterized in that the output drive buffer, the control circuit, and the drive circuit are arranged in the vicinity of the input / output cell.
[0015]
According to the present invention, the output drive buffer, the control circuit, and the buffer drive circuit are arranged in the vicinity of the input / output cell to be connected to the external device.
[0016]
Therefore, according to the present invention, the external output drive buffer circuit is arranged in the vicinity of the input / output cell to be connected to the external device, and the delay time between the external output drive buffer circuit and the external signal supply terminal is reduced. There is an effect that the design of the external drive buffer circuit can be facilitated.
[0017]
In addition, according to the present invention, the internal cells are connected in series or in parallel, so that it is possible to realize the optimum driving capability for the required specifications by combining the wirings of the basic cells in parallel and in series.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0019]
(Embodiment 1)
FIG. 1 is a diagram showing a first embodiment of a semiconductor integrated device according to the present invention.
[0020]
11 is an example of an external output driving buffer that is configured in advance by only a wiring process on a basic cell spread in the
[0021]
[0022]
[0023]
In this embodiment, as the input / output cells in the master-slice method, the
[0024]
FIG. 2 is a diagram showing the arrangement of the low output driving buffer circuit wired to the input /
[0025]
Further, since each circuit can be configured by a wiring process using a basic cell in the internal region, the output drive buffer 11, the
[0026]
【The invention's effect】
As described above, according to the semiconductor integrated device of the present invention, since the external output driving buffer can be formed using the basic cell, there is an effect that the buffer can be created and configured by the master-slice method. .
[0027]
In addition, by using a basic cell, an external output driving buffer, a control circuit for controlling the external output driving buffer, and a driving circuit for driving the external output driving buffer are arranged close to each other, so that There is an effect that the delay time of the connected signal can be shortened and the design of the external drive buffer circuit becomes easy.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 2 is a layout view showing an embodiment of the present invention.
FIG. 3 is a layout view of a conventional semiconductor memory device.
FIG. 4 is a circuit diagram of a conventional input / output cell.
[Explanation of symbols]
11. External
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12269997A JP3637728B2 (en) | 1997-05-13 | 1997-05-13 | Semiconductor integrated device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12269997A JP3637728B2 (en) | 1997-05-13 | 1997-05-13 | Semiconductor integrated device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10313107A JPH10313107A (en) | 1998-11-24 |
JP3637728B2 true JP3637728B2 (en) | 2005-04-13 |
Family
ID=14842431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12269997A Expired - Fee Related JP3637728B2 (en) | 1997-05-13 | 1997-05-13 | Semiconductor integrated device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3637728B2 (en) |
-
1997
- 1997-05-13 JP JP12269997A patent/JP3637728B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10313107A (en) | 1998-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2888898B2 (en) | Semiconductor integrated circuit | |
US7417838B2 (en) | Semiconductor integrated circuit | |
TWI286380B (en) | Semiconductor integrated circuit device | |
US20080173899A1 (en) | Semiconductor device | |
JP2004146485A (en) | Semiconductor device | |
JP2006049846A (en) | Semiconductor apparatus | |
CN101207115A (en) | Semiconductor integrated circuit | |
US6448628B2 (en) | Chip decoupling capacitor | |
KR100194312B1 (en) | Semiconductor device with electrostatic breakdown protection circuit | |
US8124469B2 (en) | High-efficiency filler cell with switchable, integrated buffer capacitance for high frequency applications | |
JP2682397B2 (en) | Cell-based design semiconductor integrated circuit device | |
JP3637728B2 (en) | Semiconductor integrated device | |
US6653693B1 (en) | Semiconductor integrated circuit device | |
JP2602974B2 (en) | CMOS semiconductor integrated circuit device | |
JP4228683B2 (en) | Semiconductor device | |
US5883415A (en) | CMOS semiconductor device with improved layout of transistors near LCD drive terminals | |
JP3128813B2 (en) | Semiconductor integrated circuit | |
JP3002096B2 (en) | Output buffer circuit | |
US20050040879A1 (en) | Semiconductor integrated circuit device | |
JP2563783B2 (en) | Static electricity protection circuit | |
JP2960242B2 (en) | Integrated circuit device | |
JPH0243343B2 (en) | ||
JP3544903B2 (en) | Integrated circuit design method and integrated circuit | |
JP2002110798A (en) | Semiconductor device and method for layout thereof | |
JPH06216252A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050103 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |