JP3634757B2 - Lead frame - Google Patents

Lead frame Download PDF

Info

Publication number
JP3634757B2
JP3634757B2 JP2001027146A JP2001027146A JP3634757B2 JP 3634757 B2 JP3634757 B2 JP 3634757B2 JP 2001027146 A JP2001027146 A JP 2001027146A JP 2001027146 A JP2001027146 A JP 2001027146A JP 3634757 B2 JP3634757 B2 JP 3634757B2
Authority
JP
Japan
Prior art keywords
lead frame
resin
cutting
semiconductor device
unit frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001027146A
Other languages
Japanese (ja)
Other versions
JP2002231872A (en
Inventor
淳 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2001027146A priority Critical patent/JP3634757B2/en
Publication of JP2002231872A publication Critical patent/JP2002231872A/en
Application granted granted Critical
Publication of JP3634757B2 publication Critical patent/JP3634757B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、樹脂パッケージの裏面にリードが露呈するタイプの半導体装置を構成するリードフレームに関する。
【0002】
【従来の技術】
近年、半導体チップをリードフレームに搭載し、樹脂封止して成る樹脂封止型の半導体装置においては、小型化、高密度化の要請から、図6に示すように、樹脂パッケージ104pの側面からリード102rが突出することなく、半導体装置100の裏面100tにリード102rが露呈する、いわゆるSON(Small Outline Non−leaded package)やQFN(Quad Flat Non−leaded package)と呼ばれるタイプの半導体装置が開発されている。
【0003】
半導体装置100は、半導体チップ109を単位フレーム102のタブ102b上に搭載するとともに単位フレーム102のリード102rにボンディングワイヤ103を介して電気的に接続し、全体を樹脂封止することによって構成されている。
【0004】
単位フレーム102は、図8のハッチングに示すように、リードフレーム105に形成され、矩形の平面形状を呈し、中央部には半導体チップ搭載域であるタブ102bが形成されるとともに、各辺よりタブ102bを囲む態様でリード102rが形成されている。
【0005】
リードフレーム105には、複数の単位フレーム102をタイバー106を用いて連結してマトリックス状に構成した単位フレーム集合体107が、その長手方向(図の左右方向)へ複数形成されている。
【0006】
次に、半導体装置100の製造方法について説明する。
【0007】
母材として、帯状乃至短冊状の銅系あるいは鉄系合金等の良導体である金属薄板を準備し、図8に示す前述の単位フレーム集合体107をエッチング等により成形し、リードフレーム105を製造する。
【0008】
そして、単位フレーム集合体107の各単位フレーム102のタブ102b上に半導体チップ109を接着剤又は接着テープを用いて搭載し、半導体チップ109の電極109dとリード102rとをボンディングワイヤ103を介して電気的に接続する。(図6参照)
次いで、図8に示すように、単位フレーム集合体107とサイドレール105gの一部を含んで108線内を封止樹脂104によって樹脂封止し、樹脂封止体108を成形する。
【0009】
そして、樹脂封止体108をダイシングソー等(図示せず)により、矢印に示す如く、各単位フレーム102の境界であるタイバー106、サイドレール105gに沿って、切断し、各々の半導体装置100へ分離する。
【0010】
この方法によれば、複数の半導体装置を一括して樹脂封止できるため樹脂封止工程が簡略化できるとともに、外形サイズが同じであればひとつの樹脂封止金型で多品種に対応できる。
【0011】
さらに、共通の冶具を使用できる、或いはアッセンブリ装置を品種ごとに段替する作業が省略できる等の利点がある。
【0012】
【発明が解決しようとする課題】
ところで、上述のリードフレーム上にマトリックス状に配置される複数の半導体チップを一括して樹脂封止し、その後、樹脂封止体を切断して各半導体装置へ分離する半導体装置の製造方法には、以下に示す問題がある。
【0013】
すなわち、製造上の要求からリードフレーム105上に成形される樹脂封止体108の大きさは決まっているので、リードフレーム105上の樹脂封止体108を成形する領域は一定の面積となっている。
【0014】
しかしながら、生産される半導体装置100は品種毎に様々であり、そのサイズは種々異なり、品種毎に半導体装置100の平面サイズは異なっている。
【0015】
従って、図7に示すように、品種毎に上記リードフレーム105における一定面積の樹脂封止体108成形領域内に収まるように半導体装置100を集合させて形成し、樹脂封止体108を切断し各半導体装置を生産するのであるから、品種毎に異なる半導体装置100のサイズとリードフレーム105のパターンによっては、リードフレーム105の樹脂封止体108内における半導体装置形成領域108iの外部領域である半導体装置非形成領域108oが広幅になる場合がある。
【0016】
半導体装置非形成領域108oが広幅になると、樹脂封止体108を各半導体装置100へ切断するに際して、切断抵抗が最も大きいサイドレール105gの切断される領域が広くなり、サイドレール105gを切断するための切断抵抗が大きくなり、切断刃の寿命が縮まってしまう。
【0017】
また、図6(b)に示すように、各半導体装置100への切断(矢印d)に際し、リードフレーム105の屈曲変形が大きくなり封止樹脂104とリードフレーム105との剥離104hが発生するという問題がある。
【0018】
本発明は上記実状に鑑み、各々の半導体装置へ分離するための切断作業に際し、精確、且つ円滑な切断作業が可能であるとともに、封止樹脂のリードからの剥離が可及的に防止される、高品質の半導体装置を製造することが可能なリードフレームの提供を目的とする。
【0019】
【課題を解決するための手段】
上記目的を達成するべく、本発明の請求項1に関るリードフレームは、矩形の平面形状を呈するとともに各辺に半導体チップ搭載域を囲む態様でリードを有して一つの半導体装置を構成する単位フレームを、タイバーを介して連結し複数個集合してマトリックス状に構成され、半導体チップを設置後一括して樹脂封止され、タイバーおよび外周部が切断されることにより各半導体装置が製造される単位フレーム集合体を備える金属板のリードフレームであって、樹脂封止領域内における単位フレーム集合体の外方部にのみ、単位フレーム集合体切断線の延長上の切断線に沿うスリットを具えている。
【0020】
本発明の請求項2に関るリードフレームは、請求項1記載のリードフレームにおいて、樹脂封止領域の内側であって単位フレーム集合体外の外縁部に、延長上の切断線を含みまたは近接するとともに、スリットに交差または近接して封止樹脂が充填される樹脂ロック部を具えている。
【0021】
本発明の請求項3に関わるリードフレームは、請求項1又は請求項2記載のリードフレームであって、樹脂封止領域に近接し、単位フレーム集合体の切断線を示すように形成される目印部と、目印部の外方に隣接して形成される目印案内孔とを具えている。
【0022】
【発明の実施の形態】
以下、実施例を示す図面に基づいて、本発明を詳細に説明する。
【0023】
本発明の実施例であるリードフレームを用いて製造される半導体装置を図1、図2に示す。
【0024】
半導体装置1は、半導体チップ9を単位フレーム2のタブ2b上に搭載するとともに単位フレーム2のリード2rにボンディングワイヤ3を介して電気的に接続し、全体を樹脂封止することによって構成されている。
【0025】
なお、半導体装置1はQFNと呼ばれるタイプの四角形の平面形状を有する半導体装置であり、樹脂パッケージ4pの裏面4prにリード2rが露呈する。
【0026】
単位フレーム2は、図3のハッチングにて示すように、良導体の金属薄板であるリードフレーム5に形成され、矩形の平面形状を呈し、中央部には半導体チップ搭載域であるタブ2bが形成されるとともに、各辺よりタブ2bを囲む態様でリード2rが形成されている。
【0027】
リードフレーム5には、複数の単位フレーム2をタイバー6を用いて連結しマトリックス状に構成した単位フレーム集合体7が、その長手方向(図の左右方向)に複数形成されている。
【0028】
ここで、単位フレーム集合体7は各々の単位フレーム2毎に上記のリードパターンを形成して構成され、各単位フレーム2は単位フレーム集合体7内において互いに同じ幅を有するタイバー6によって結合され、且つ区分けされている。
【0029】
単位フレーム集合体7の外周には、図3、図4(b)に示すように、単位フレーム集合体7の外周部に位置する単位フレーム2を結合し、詳しくは単位フレーム2のリード2rを結合して、タイバー6と同じ幅を有する外周タイバー6oが単位フレーム集合体7の四方を囲んで成形される。
【0030】
そして、外周タイバー6oの外周域には複数の外周孔5sが間隔をおいて形成され、さらに、複数の外周孔5sの外方域にはサイドレール5gが設けられており、外周タイバー6oとサイドレール5gは複数の幅狭な連結片5rによって結合されている。(外周タイバー6o、複数の外周孔5s、連結片5rの構成は、本発明者等が先に出願した特願2000−082091において開示。)
また、図3、図4(a)に示すように、単位フレーム集合体7を覆って樹脂封止して形成される樹脂封止体8形成領域の外周(図3のF線)内側部には樹脂ロック孔(樹脂ロック部)5j、5j、…が所定数穿孔されており、樹脂ロック孔5jは樹脂封止体8の形成に際して樹脂が充填されて封止樹脂4がリードフレーム5から剥離することを防止するための樹脂ロック部となっている。
【0031】
樹脂ロック孔5jは樹脂封止体8形成領域の外周に沿い長方形の平面形状を呈し、樹脂封止体8形成領域外周(図3のF線)内側と各半導体装置1への切断箇所(切断線)(図3の矢印d)が交錯する位置に穿孔されている。
【0032】
また、リードフレーム5上における樹脂封止体8形成領域内の単位フレーム集合体7の外方域である半導体装置非形成領域8oには、各半導体装置1への切断箇所(図3の矢印d)に沿って切断スリット(スリット)5c、5c、…が、樹脂ロック孔5jに連通し穿孔されている。
【0033】
切断スリット5cは、各半導体装置1への切断作業に使用する切断刃とほぼ同じ幅を有する長孔であり、各半導体装置1への切断に際して切断刃が入り案内されるとともに、切断抵抗が軽減されることになる。
【0034】
なお、切断スリット5cは樹脂ロック孔5jに連通して形成したが、近接して形成することも可能である。
【0035】
また、リードフレーム5における樹脂封止体8形成領域外周(図3のF線)に近接した外方域には所定数の切断目印(目印部)5m、5m、…が形成されている。
【0036】
切断目印5mはリードフレーム5の切断箇所(図3の矢印d)に沿って形成される線状の所定の長さを有する凹部であり、リードフレーム5上に形成される樹脂封止体8を各半導体装置1へ切断するに際しての目途となる。
【0037】
さらに、切断目印5mに隣接する外方域には貫通孔である目印案内孔5k、5k、…が穿孔されている。
【0038】
目印案内孔5kは、切断作業に際して切断刃を精確に切断目印5mに案内するとともに切断時の応力を吸収するための孔であり、切断線(矢印d)を中心線とする円形状の孔として穿孔されるが、その形状は切断線(矢印d)を中心線とする方形、或いは楕円状の孔でもよい。
【0039】
但し、目印案内孔5kが方形の孔の場合、切断作業時に応力がかかると角部において応力集中が発生するので4つの角部はRをとることが望ましい。
【0040】
なお、サイドレール5gには、半導体装置の製造工程において位置決めに使用されるガイドホール5hが、各単位フレーム集合体7に対して相対的に同位置に穿孔される。
【0041】
次に、上述したリードフレーム5の製造方法について簡単に説明する。
【0042】
まず、リードフレーム5の母材として、帯状或いは短冊状の銅系あるいは鉄系合金等の導電性材料である金属薄板を準備する。
【0043】
そして、図3に示すように、この母材に、上述の所定のリードパターンを有する単位フレーム2を複数個集合してマトリックス状に構成した単位フレーム集合体7、単位フレーム集合体7に続く外周タイバー6o、外周孔5s、5s、…、連結片5r、5r、…、および樹脂ロック孔5j、5j、…、切断スリット5c、5c、…、切断目印5m、5m、…、目印案内孔5k、5k、…等をエッチング或いはスタンピングにより成形し、リードフレーム5が完成する。
【0044】
次に、上述したリードフレーム5を用いた半導体装置1の製造方法について説明する。
【0045】
まず、図5(a)に示すように、用意したリードフレーム5の単位フレーム集合体7における各単位フレーム2のタブ2b上に半導体チップ9を銀ペースト等の接着剤(図示せず)や接着テープ(図示せず)を用いて搭載する。(図1参照)
次に、半導体チップ9の電極9dとリード2rとを、ボンディングワイヤ3を用いてワイヤボンディングすることによって電気的に接続する。
【0046】
そして、図3、図5(b)に示すように、単位フレーム集合体7上にマトリックス状に搭載した複数の半導体チップ9を覆って、図示した線F内(図3参照)をエポキシ等の樹脂によって一括して樹脂封止し、樹脂封止体8を形成する。
【0047】
その後、図3の矢印dに示すように、切断目印5mを目途に樹脂封止体8の外方部から目印案内孔5k、切断目印5m、樹脂ロック孔5j、切断スリット5c、および各単位フレーム2間の境界であるタイバー6、外周部の単位フレーム2と外部との境界である外周タイバー6oに沿って、ダイシングソー(図示せず)等のツールによってダイシングし、各々の半導体装置1へ分離し、半導体装置1が製造される。(図5(c)、図1参照)
本発明によれば、リードフレーム5のサイドレール5gの切断箇所に沿って、樹脂封止体8内において樹脂ロック孔5jに連通し切断スリット5cが切断刃とほぼ同じ幅を有して穿孔されるので、樹脂封止体8を各半導体装置1へ分離するための切断作業において、切断抵抗が最も大きいサイドレール5gの切断される領域が狭くなり、切断抵抗が大きく低減され、切断刃の寿命が延びる。
【0048】
また、切断作業に際し切断刃が切断スリット5c内に入ることにより案内され、円滑に切断作業を行え、また、リードフレーム5の切断抵抗が減少するためリードフレーム5の屈曲変形が軽減され、封止樹脂4のリードフレーム5からの剥離を防止できる。
【0049】
さらに、樹脂封止体8の形成に際し切断スリット5c内に封止樹脂4が充填されるので、封止樹脂4とリードフレーム5との接合力が向上し密着性が良好となり、封止樹脂4のリードフレーム5からの剥離を防止できる。
【0050】
また、リードフレーム5の樹脂封止体8形成領域の外周内側の切断箇所に交錯する位置に、樹脂ロック孔5jが穿孔されるので、樹脂封止工程において樹脂ロック孔5j内に樹脂封止4が充填され、封止樹脂4とリードフレーム5との接合力が向上し密着性が良好となり、封止樹脂4のリードフレーム5からの剥離防止効果が向上する。
【0051】
また、リードフレーム5上の樹脂封止体8に近接して各半導体装置1へ切断するための切断作業の目途となる切断目印5mが形成されるので切断作業の位置精度が向上し、精確な切断作業が行える。
【0052】
そして、切断目印5mに隣接した外方域に目印案内孔5kが穿孔されているので、切断作業に際してダイシングソーの切断刃は、サイドレール5gを切断し、目印案内孔5kに入ることにより案内され容易に切断目印5mに位置決めでき、切断作業の位置精度がさらに向上し、切断作業をさらに精確に行うことが可能である。
【0053】
また、切断に際し、切断刃が目印案内孔5kに入ることによりリードフレーム5の切断抵抗が軽減されるので、リードフレーム5の屈曲変形が低減され、封止樹脂4のリードフレーム5からの剥離を防止できる。
【0054】
従って、高精度でしかも円滑な切断作業が可能であり、封止樹脂の剥離が可及的に防止される、高品質の半導体装置を製造できるリードフレームが得られる。
【0055】
なお、上述した実施例においては、リードフレームのリードパターンの形成と同時に、樹脂ロック孔5j、切断スリット5c、切断目印5m、目印案内孔5k、を形成したが、これらの形成はそれぞれ別工程で行ってもよいことは言うまでもない。
【0056】
また、切断目印5mは貫通孔、或いは印刷による目印としてもよい。
【0057】
また、樹脂ロック孔5jは樹脂封止体8形成領域の外周(図3のF線)に沿って形成したが近接して形成することも可能であり、また切断箇所に交錯せず切断箇所に近接して形成することも可能である。
【0058】
【発明の効果】
以上、詳述した如く、本発明の請求項1に関わるリードフレームは、矩形の平面形状を呈するとともに各辺に半導体チップ搭載域を囲む態様でリードを有して一つの半導体装置を構成する単位フレームを、タイバーを介して連結し複数個集合してマトリックス状に構成され、半導体チップを設置後一括して樹脂封止され、タイバーおよび外周部が切断されることにより各半導体装置が製造される単位フレーム集合体を備えるリードフレームであって、樹脂封止領域内における単位フレーム集合体の外方部に単位フレーム集合体切断線の延長上の切断線に沿うスリットを具えている。
【0059】
上記構成によれば、単位フレーム集合体の切断箇所に沿ってスリットを具えるので、切断作業に際し切断抵抗が最も大きいサイドレールの切断される領域が狭くなり、切断作業に際し切断抵抗が大きく低減され、切断刃の寿命が延びる。
【0060】
また、切断刃がスリットに入り案内され、精確に切断作業を行えるとともに、リードフレームの切断抵抗が減少し、リードフレームの屈曲変形が軽減され封止樹脂のリードフレームからの剥離が防止できる。
【0061】
また、樹脂封止に際してスリット内に封止樹脂が充填されるので、封止樹脂とリードフレームとの接合力が向上し密着性が良好となり、封止樹脂のリードフレームからの剥離を防止できる。
【0062】
本発明の請求項2に関わるリードフレームは、請求項1に記載のリードフレームであって、樹脂封止領域内における外方との境界域に、前記延長上の切断線を含みまたは近接するとともに、スリットと連通または近接して封止樹脂が充填される樹脂ロック部を具えている。
【0063】
上記構成によれば、請求項1の効果に加え、樹脂ロック部に封止樹脂が充填されるので封止樹脂とリードフレームとの接合力が向上し密着性が良好となり、封止樹脂のリードフレームからの剥離防止効果がさらに向上する。
【0064】
本発明の請求項3に関わるリードフレームは、請求項1又は請求項2記載のリードフレームであって、樹脂封止領域に近接し、単位フレーム集合体の切断線を示すように形成される目印部と、目印部の外方に隣接して形成される目印案内孔とを具えている。
【0065】
上記構成によれば、請求項1又は請求項2の効果に加え、樹脂封止領域に近接して各半導体装置へ切断するための切断作業の目途となる目印部が形成されるので切断作業の位置精度が向上し、精確に切断作業が行える。
【0066】
そして、目印部に近接した外方域に目印案内孔が形成されているので、切断作業に際し、切断刃が目印案内孔に入り
容易に目印部に位置決めでき切断作業の位置精度がさらに向上し、さらに精確な切断作業をに行うことが可能である。
【0067】
また、切断作業に際し、切断刃が目印案内孔に入ることによりリードフレームの切断抵抗が軽減されるので、リードフレームの屈曲変形が低減され、封止樹脂のリードフレームからの剥離を防止できる。
【0068】
よって、高精度、且つ円滑な切断作業が可能であり、封止樹脂の剥離が可及的に防止される、高品質の半導体装置を製造できるリードフレームが得られる。
【図面の簡単な説明】
【図1】本発明に関わるリードフレームの実施例を示す半導体装置の一部切り欠き断面を含む側面図。
【図2】図1に示す半導体装置の底面図。
【図3】本発明に関わるリードフレームの実施例を示す平面図。
【図4】(a)および(b)は図3に示すリードフレームのA−A線断面図、およびB−B線断面図。
【図5】(a)、(b)、(c)は、本発明に関わるリードフレームを使用した半導体装置の製造方法の実施例を示す概念的な横断面図。
【図6】(a)および(b)は、従来のリードフレームを使用した半導体装置の一部切り欠き断面を含む側面図、およびリードフレーム集合体の外周部の半導体装置の底面図。
【図7】(a)および(b)は従来の異なる半導体装置のサイズとリードパターンのリードフレーム上の樹脂封止体を示す概念的な平面図。
【図8】従来のリードフレームを示す平面図。
【符号の説明】
1…半導体装置、
2…単位フレーム、
2b…タブ(半導体チップ搭載域)、
2r…リード、
4…封止樹脂、
5…リードフレーム、
5c…切断スリット(スリット)、
5j…樹脂ロック孔(樹脂ロック部)、
5k…目印案内孔、
5m…切断目印(目印部)、
6…タイバー、
6o…外周タイバー(外周部)、
7…単位フレーム集合体、
8…樹脂封止体(樹脂封止領域)、
9…半導体チップ、
d…切断線。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a lead frame constituting a semiconductor device of a type in which leads are exposed on the back surface of a resin package.
[0002]
[Prior art]
In recent years, in a resin-encapsulated semiconductor device in which a semiconductor chip is mounted on a lead frame and encapsulated with resin, from the side of the resin package 104p, as shown in FIG. A so-called SON (Small Outline Non-leaded package) or QFN (Quad Flat Non-leaded package) type semiconductor device has been developed in which the lead 102r is exposed on the back surface 100t of the semiconductor device 100 without protruding the lead 102r. ing.
[0003]
The semiconductor device 100 is configured by mounting the semiconductor chip 109 on the tab 102b of the unit frame 102, electrically connecting the lead 102r of the unit frame 102 via the bonding wire 103, and sealing the whole with resin. Yes.
[0004]
As shown by hatching in FIG. 8, the unit frame 102 is formed on the lead frame 105 and has a rectangular planar shape. A tab 102b, which is a semiconductor chip mounting area, is formed at the center, and a tab is formed from each side. A lead 102r is formed so as to surround 102b.
[0005]
The lead frame 105 is formed with a plurality of unit frame assemblies 107 formed in a matrix by connecting a plurality of unit frames 102 using tie bars 106 in the longitudinal direction (left-right direction in the figure).
[0006]
Next, a method for manufacturing the semiconductor device 100 will be described.
[0007]
A thin metal plate that is a good conductor such as a strip or strip of copper or iron alloy is prepared as a base material, and the unit frame assembly 107 shown in FIG. 8 is formed by etching or the like to manufacture the lead frame 105. .
[0008]
Then, the semiconductor chip 109 is mounted on the tab 102 b of each unit frame 102 of the unit frame assembly 107 using an adhesive or an adhesive tape, and the electrode 109 d and the lead 102 r of the semiconductor chip 109 are electrically connected via the bonding wire 103. Connect. (See Figure 6)
Next, as shown in FIG. 8, the inside of the line 108 including part of the unit frame aggregate 107 and the side rail 105 g is sealed with the sealing resin 104, and the resin sealing body 108 is molded.
[0009]
Then, the resin sealing body 108 is cut by a dicing saw or the like (not shown) along the tie bars 106 and the side rails 105g, which are the boundaries of the unit frames 102, as shown by the arrows, and is transferred to each semiconductor device 100. To separate.
[0010]
According to this method, since a plurality of semiconductor devices can be encapsulated together with a resin, the resin encapsulating process can be simplified, and a single resin encapsulating mold can be used for various types as long as the outer size is the same.
[0011]
Furthermore, there is an advantage that a common jig can be used, or an operation of changing the assembly device for each product type can be omitted.
[0012]
[Problems to be solved by the invention]
By the way, there is a method for manufacturing a semiconductor device in which a plurality of semiconductor chips arranged in a matrix on the lead frame are collectively resin-sealed, and then the resin-sealed body is cut and separated into each semiconductor device. There are the following problems.
[0013]
That is, since the size of the resin sealing body 108 formed on the lead frame 105 is determined according to manufacturing requirements, the area for molding the resin sealing body 108 on the lead frame 105 is a constant area. Yes.
[0014]
However, the semiconductor devices 100 that are produced vary from one product type to another, and the sizes thereof vary.
[0015]
Therefore, as shown in FIG. 7, the semiconductor devices 100 are assembled and formed so as to fit within the molding area of the resin sealing body 108 having a certain area in the lead frame 105 for each product type, and the resin sealing body 108 is cut. Since each semiconductor device is produced, depending on the size of the semiconductor device 100 and the pattern of the lead frame 105 that are different for each product type, a semiconductor that is an external region of the semiconductor device forming region 108 i in the resin sealing body 108 of the lead frame 105. The device non-formation region 108o may be wide.
[0016]
When the semiconductor device non-formation region 108o becomes wide, when the resin sealing body 108 is cut into the respective semiconductor devices 100, the region where the side rail 105g having the highest cutting resistance is cut becomes wider, and the side rail 105g is cut. This increases the cutting resistance and shortens the life of the cutting blade.
[0017]
Further, as shown in FIG. 6B, when the semiconductor device 100 is cut (arrow d), bending deformation of the lead frame 105 becomes large, and peeling 104h between the sealing resin 104 and the lead frame 105 occurs. There's a problem.
[0018]
In the present invention, in view of the above-described situation, an accurate and smooth cutting operation can be performed in a cutting operation for separating each semiconductor device, and peeling of the sealing resin from the lead is prevented as much as possible. An object of the present invention is to provide a lead frame capable of manufacturing a high-quality semiconductor device.
[0019]
[Means for Solving the Problems]
In order to achieve the above object, a lead frame according to claim 1 of the present invention has a rectangular planar shape and has a lead on each side so as to surround a semiconductor chip mounting area to constitute one semiconductor device. A plurality of unit frames are connected via a tie bar and assembled into a matrix shape. After the semiconductor chip is installed, resin sealing is performed collectively, and each semiconductor device is manufactured by cutting the tie bar and the outer periphery. A lead frame of a metal plate having a unit frame assembly having a slit along a cutting line on an extension of the unit frame assembly cutting line only at an outer portion of the unit frame assembly in the resin sealing region. It is.
[0020]
The lead frame according to claim 2 of the present invention is the lead frame according to claim 1, wherein the lead frame includes or is close to an extended cutting line inside the resin sealing region and outside the unit frame assembly. In addition, a resin lock portion is provided that is filled with a sealing resin so as to cross or approach the slit.
[0021]
A lead frame according to a third aspect of the present invention is the lead frame according to the first or second aspect, wherein the lead frame is adjacent to the resin sealing region and formed so as to indicate a cutting line of the unit frame assembly. And a mark guide hole formed adjacent to the outside of the mark portion.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments.
[0023]
A semiconductor device manufactured using a lead frame according to an embodiment of the present invention is shown in FIGS.
[0024]
The semiconductor device 1 is configured by mounting the semiconductor chip 9 on the tab 2b of the unit frame 2, electrically connecting the lead 2r of the unit frame 2 via the bonding wire 3, and sealing the whole with resin. Yes.
[0025]
The semiconductor device 1 is a semiconductor device having a quadrangular planar shape called QFN, and the leads 2r are exposed on the back surface 4pr of the resin package 4p.
[0026]
As shown by hatching in FIG. 3, the unit frame 2 is formed on a lead frame 5 which is a thin metal plate of a good conductor, has a rectangular planar shape, and a tab 2b which is a semiconductor chip mounting area is formed at the center. In addition, the lead 2r is formed so as to surround the tab 2b from each side.
[0027]
The lead frame 5 is formed with a plurality of unit frame assemblies 7 formed by connecting a plurality of unit frames 2 using tie bars 6 in a matrix shape in the longitudinal direction (left and right direction in the figure).
[0028]
Here, the unit frame assembly 7 is configured by forming the above lead pattern for each unit frame 2, and each unit frame 2 is coupled by a tie bar 6 having the same width in the unit frame assembly 7, And it is divided.
[0029]
As shown in FIGS. 3 and 4B, the unit frame 2 positioned on the outer periphery of the unit frame assembly 7 is coupled to the outer periphery of the unit frame assembly 7, and in detail, the lead 2r of the unit frame 2 is connected. The outer tie bars 6o having the same width as the tie bars 6 are formed so as to surround the four sides of the unit frame assembly 7.
[0030]
A plurality of outer peripheral holes 5s are formed at intervals in the outer peripheral area of the outer peripheral tie bar 6o, and side rails 5g are provided in the outer area of the outer peripheral holes 5s. The rail 5g is coupled by a plurality of narrow connecting pieces 5r. (The configurations of the outer peripheral tie bar 6o, the plurality of outer peripheral holes 5s, and the connecting piece 5r are disclosed in Japanese Patent Application No. 2000-082091 filed earlier by the present inventors.)
Also, as shown in FIG. 3 and FIG. 4A, on the inner side of the outer periphery (line F in FIG. 3) of the resin sealing body 8 forming region formed by covering the unit frame assembly 7 and sealing with resin. Are formed with a predetermined number of resin lock holes (resin lock portions) 5j, 5j,..., And the resin lock holes 5j are filled with resin when the resin sealing body 8 is formed, and the sealing resin 4 is peeled off from the lead frame 5. This is a resin lock portion for preventing this.
[0031]
The resin lock hole 5j has a rectangular planar shape along the outer periphery of the resin sealing body 8 formation region, and the inside of the resin sealing body 8 formation region outer periphery (the F line in FIG. 3) and the cutting portion (cutting) to each semiconductor device 1 Line) (arrow d in FIG. 3) is perforated at a crossing position.
[0032]
Further, in the semiconductor device non-formation region 8o, which is an outer region of the unit frame assembly 7 in the resin sealing body 8 formation region on the lead frame 5, a cut portion (arrow d in FIG. 3) to each semiconductor device 1 is provided. ) Are cut and communicated with the resin lock hole 5j.
[0033]
The cutting slit 5c is a long hole having substantially the same width as the cutting blade used for cutting work to each semiconductor device 1, and the cutting blade enters and is guided when cutting to each semiconductor device 1, and the cutting resistance is reduced. Will be.
[0034]
Although the cutting slit 5c is formed in communication with the resin lock hole 5j, it can also be formed close to the cutting slit 5c.
[0035]
Further, a predetermined number of cutting marks (marking portions) 5m, 5m,... Are formed in the outer region of the lead frame 5 in the vicinity of the outer periphery of the resin sealing body 8 formation region (line F in FIG. 3).
[0036]
The cut mark 5m is a concave portion having a predetermined linear shape formed along the cut portion (arrow d in FIG. 3) of the lead frame 5, and the resin sealing body 8 formed on the lead frame 5 is attached to the cut mark 5m. This is an aim when cutting into each semiconductor device 1.
[0037]
Further, in the outer area adjacent to the cut mark 5m, mark guide holes 5k, 5k,.
[0038]
The mark guide hole 5k is a hole for accurately guiding the cutting blade to the cutting mark 5m during the cutting operation and absorbing stress at the time of cutting, and is a circular hole having a cutting line (arrow d) as a center line. Although the hole is perforated, the shape thereof may be a square having a cutting line (arrow d) as a center line or an elliptical hole.
[0039]
However, in the case where the mark guide hole 5k is a square hole, if stress is applied during the cutting operation, stress concentration occurs at the corners, so it is desirable that the four corners take R.
[0040]
In the side rail 5g, a guide hole 5h used for positioning in the manufacturing process of the semiconductor device is drilled at the same position relative to each unit frame assembly 7.
[0041]
Next, a method for manufacturing the lead frame 5 will be briefly described.
[0042]
First, as a base material of the lead frame 5, a metal thin plate that is a conductive material such as a strip-like or strip-like copper or iron alloy is prepared.
[0043]
As shown in FIG. 3, a unit frame assembly 7 in which a plurality of unit frames 2 having the above-described predetermined lead pattern are assembled on the base material to form a matrix, and an outer periphery following the unit frame assembly 7 Tie bar 6o, outer peripheral holes 5s, 5s, ..., connecting pieces 5r, 5r, ..., and resin lock holes 5j, 5j, ..., cutting slits 5c, 5c, ..., cutting marks 5m, 5m, ..., mark guide holes 5k, 5k,... Are formed by etching or stamping to complete the lead frame 5.
[0044]
Next, a method for manufacturing the semiconductor device 1 using the lead frame 5 described above will be described.
[0045]
First, as shown in FIG. 5A, the semiconductor chip 9 is bonded to the tab 2b of each unit frame 2 in the unit frame assembly 7 of the prepared lead frame 5 with an adhesive (not shown) such as silver paste or the like. It is mounted using a tape (not shown). (See Figure 1)
Next, the electrode 9 d of the semiconductor chip 9 and the lead 2 r are electrically connected by wire bonding using the bonding wire 3.
[0046]
Then, as shown in FIGS. 3 and 5B, the plurality of semiconductor chips 9 mounted in a matrix on the unit frame assembly 7 are covered, and the inside of the illustrated line F (see FIG. 3) is made of epoxy or the like. Resin sealing is collectively performed with resin to form the resin sealing body 8.
[0047]
Thereafter, as indicated by an arrow d in FIG. 3, the guide guide hole 5k, the cut mark 5m, the resin lock hole 5j, the cut slit 5c, and each unit frame from the outer portion of the resin sealing body 8 with the cut mark 5m as a target. A dicing saw (not shown) or the like is used for dicing along a tie bar 6 that is a boundary between the two and an outer tie bar 6o that is a boundary between the outer unit frame 2 and the outside, and the semiconductor device 1 is separated. Then, the semiconductor device 1 is manufactured. (See FIG. 5 (c) and FIG. 1)
According to the present invention, the cutting slit 5c communicated with the resin lock hole 5j in the resin sealing body 8 along the cutting position of the side rail 5g of the lead frame 5 and is drilled with substantially the same width as the cutting blade. Therefore, in the cutting operation for separating the resin sealing body 8 into the respective semiconductor devices 1, the area to be cut of the side rail 5g having the highest cutting resistance is narrowed, the cutting resistance is greatly reduced, and the life of the cutting blade is reduced. Is extended.
[0048]
Further, when the cutting operation is performed, the cutting blade is guided by entering the cutting slit 5c so that the cutting operation can be smoothly performed. Further, since the cutting resistance of the lead frame 5 is reduced, the bending deformation of the lead frame 5 is reduced, and the sealing is performed. Peeling of the resin 4 from the lead frame 5 can be prevented.
[0049]
Furthermore, since the sealing resin 4 is filled in the cutting slit 5c when the resin sealing body 8 is formed, the bonding force between the sealing resin 4 and the lead frame 5 is improved, and the adhesiveness is improved. The peeling from the lead frame 5 can be prevented.
[0050]
In addition, since the resin lock hole 5j is drilled at a position intersecting with the cut portion inside the outer periphery of the resin sealing body 8 formation region of the lead frame 5, the resin sealing 4 is placed in the resin lock hole 5j in the resin sealing process. , The bonding force between the sealing resin 4 and the lead frame 5 is improved, the adhesion is improved, and the effect of preventing the peeling of the sealing resin 4 from the lead frame 5 is improved.
[0051]
In addition, since the cutting mark 5m is formed in the vicinity of the resin sealing body 8 on the lead frame 5 for cutting into each semiconductor device 1, the positional accuracy of the cutting work is improved and accurate. Cutting work can be done.
[0052]
Since the mark guide hole 5k is perforated in the outer area adjacent to the cut mark 5m, the cutting blade of the dicing saw is guided by cutting the side rail 5g and entering the mark guide hole 5k during the cutting operation. It can be easily positioned at the cutting mark 5m, the positional accuracy of the cutting operation is further improved, and the cutting operation can be performed more accurately.
[0053]
Further, when cutting, since the cutting resistance of the lead frame 5 is reduced by the cutting blade entering the mark guide hole 5k, bending deformation of the lead frame 5 is reduced, and the sealing resin 4 is peeled off from the lead frame 5. Can be prevented.
[0054]
Therefore, it is possible to obtain a lead frame capable of manufacturing a high-quality semiconductor device that can perform a high-precision and smooth cutting operation and prevent the sealing resin from peeling as much as possible.
[0055]
In the above-described embodiment, the resin lock hole 5j, the cutting slit 5c, the cutting mark 5m, and the mark guide hole 5k are formed simultaneously with the formation of the lead pattern of the lead frame. Needless to say, you can go.
[0056]
The cut mark 5m may be a through hole or a printed mark.
[0057]
In addition, the resin lock hole 5j is formed along the outer periphery (line F in FIG. 3) of the resin sealing body 8 formation region, but it can be formed close to the resin seal hole 8 and is not crossed at the cut portion. It is also possible to form them close to each other.
[0058]
【The invention's effect】
As described above in detail, the lead frame according to claim 1 of the present invention has a rectangular planar shape and has a lead that surrounds a semiconductor chip mounting area on each side to constitute a single semiconductor device. A plurality of frames are connected via a tie bar and assembled into a matrix shape. After the semiconductor chips are installed, resin sealing is performed collectively, and the tie bar and the outer periphery are cut to manufacture each semiconductor device. The lead frame includes a unit frame assembly, and includes a slit along a cutting line on an extension of the unit frame assembly cutting line in an outer portion of the unit frame assembly in the resin sealing region.
[0059]
According to the above configuration, since the slit is provided along the cutting portion of the unit frame assembly, the region where the side rail having the highest cutting resistance is cut is narrowed during the cutting work, and the cutting resistance is greatly reduced during the cutting work. The life of the cutting blade is extended.
[0060]
In addition, the cutting blade enters the slit and is guided to perform the cutting operation accurately, the cutting resistance of the lead frame is reduced, bending deformation of the lead frame is reduced, and peeling of the sealing resin from the lead frame can be prevented.
[0061]
In addition, since the sealing resin is filled in the slit during resin sealing, the bonding force between the sealing resin and the lead frame is improved, the adhesion is improved, and peeling of the sealing resin from the lead frame can be prevented.
[0062]
A lead frame according to a second aspect of the present invention is the lead frame according to the first aspect, wherein the lead frame includes or is close to a boundary line with the outside in the resin sealing region. And a resin lock portion filled with a sealing resin in communication with or close to the slit.
[0063]
According to the above configuration, in addition to the effect of the first aspect, since the sealing resin is filled in the resin lock portion, the bonding force between the sealing resin and the lead frame is improved and the adhesiveness is improved. The effect of preventing peeling from the frame is further improved.
[0064]
A lead frame according to a third aspect of the present invention is the lead frame according to the first or second aspect, wherein the lead frame is adjacent to the resin sealing region and formed so as to indicate a cutting line of the unit frame assembly. And a mark guide hole formed adjacent to the outside of the mark portion.
[0065]
According to the above configuration, in addition to the effect of the first or second aspect, the mark portion is formed as a target of the cutting operation for cutting into each semiconductor device in the vicinity of the resin sealing region. Position accuracy is improved and cutting work can be performed accurately.
[0066]
And since the mark guide hole is formed in the outer area close to the mark part, when cutting work, the cutting blade can easily enter the mark guide hole and can be positioned at the mark part, and the position accuracy of the cutting work is further improved. Further, it is possible to perform an accurate cutting operation.
[0067]
Further, since the cutting blade enters the mark guide hole during the cutting operation, the cutting resistance of the lead frame is reduced, so that the bending deformation of the lead frame is reduced and the sealing resin can be prevented from being peeled off from the lead frame.
[0068]
Therefore, a lead frame capable of manufacturing a high-quality semiconductor device that can perform a high-precision and smooth cutting operation and prevent the sealing resin from peeling as much as possible can be obtained.
[Brief description of the drawings]
FIG. 1 is a side view including a partially cutaway cross section of a semiconductor device showing an embodiment of a lead frame according to the present invention.
2 is a bottom view of the semiconductor device shown in FIG. 1. FIG.
FIG. 3 is a plan view showing an embodiment of a lead frame according to the present invention.
4A and 4B are a cross-sectional view taken along line AA and a cross-sectional view taken along line BB of the lead frame shown in FIG. 3;
FIGS. 5A, 5B, and 5C are conceptual cross-sectional views showing an embodiment of a semiconductor device manufacturing method using a lead frame according to the present invention. FIGS.
6A and 6B are a side view including a partially cutaway cross section of a semiconductor device using a conventional lead frame, and a bottom view of the semiconductor device at the outer periphery of a lead frame assembly.
FIGS. 7A and 7B are conceptual plan views showing a resin sealing body on a lead frame having different sizes and lead patterns of a conventional semiconductor device. FIGS.
FIG. 8 is a plan view showing a conventional lead frame.
[Explanation of symbols]
1 ... Semiconductor device,
2 ... Unit frame,
2b ... tab (semiconductor chip mounting area),
2r ... Lead,
4 ... sealing resin,
5 ... Lead frame,
5c: Cutting slit (slit),
5j: Resin lock hole (resin lock part),
5k ... landmark guide hole,
5m ... cutting mark (marking part),
6 ... Tie bar,
6o ... outer tie bar (outer periphery),
7: Unit frame aggregate,
8 ... Resin sealing body (resin sealing region),
9 ... Semiconductor chip,
d: Cutting line.

Claims (3)

矩形の平面形状を呈するとともに各辺に半導体チップ搭載域を囲む態様でリードを有して一つの半導体装置を構成する単位フレームを、タイバーを介して連結し複数個集合してマトリックス状に構成され、半導体チップを設置後一括して樹脂封止され、前記タイバーおよび外周部が切断されることにより各半導体装置が製造される単位フレーム集合体を備える金属板のリードフレームであって、
樹脂封止領域内における前記単位フレーム集合体の外方部にのみ、前記単位フレーム集合体切断線の延長上の切断線に沿うスリットを具える
ことを特徴とするリードフレーム。
The unit frame is formed in a matrix by connecting a plurality of unit frames constituting a semiconductor device having a rectangular planar shape and having leads on each side so as to surround a semiconductor chip mounting area through a tie bar. The lead frame is a metal plate including a unit frame assembly in which each semiconductor device is manufactured by resin sealing in a lump after installing the semiconductor chip, and cutting each of the tie bar and the outer peripheral portion,
A lead frame comprising a slit along a cutting line on an extension of the unit frame assembly cutting line only in an outer portion of the unit frame assembly in a resin sealing region.
前記樹脂封止領域の内側であって前記単位フレーム集合体外の外縁部に、前記延長上の切断線を含みまたは近接するとともに、前記スリットに交差または近接して封止樹脂が充填される樹脂ロック部を具える
ことを特徴とする請求項1記載のリードフレーム。
A resin lock that includes the cutting line on the extension inside or close to the outer edge outside the unit frame assembly inside the resin sealing region, and is filled with sealing resin intersecting or close to the slit. The lead frame according to claim 1, further comprising a portion.
前記樹脂封止領域に近接し、前記単位フレーム集合体の切断線を示すように形成される目印部と、
前記目印部の外方に隣接して形成される目印案内孔と
を具えることを特徴とする請求項1又は請求項2記載のリードフレーム。
A mark portion formed so as to show a cutting line of the unit frame assembly in the vicinity of the resin sealing region,
The lead frame according to claim 1, further comprising a mark guide hole formed adjacent to the outside of the mark portion.
JP2001027146A 2001-02-02 2001-02-02 Lead frame Expired - Fee Related JP3634757B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001027146A JP3634757B2 (en) 2001-02-02 2001-02-02 Lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001027146A JP3634757B2 (en) 2001-02-02 2001-02-02 Lead frame

Publications (2)

Publication Number Publication Date
JP2002231872A JP2002231872A (en) 2002-08-16
JP3634757B2 true JP3634757B2 (en) 2005-03-30

Family

ID=18891849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027146A Expired - Fee Related JP3634757B2 (en) 2001-02-02 2001-02-02 Lead frame

Country Status (1)

Country Link
JP (1) JP3634757B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781149B1 (en) * 2001-12-21 2007-11-30 삼성테크윈 주식회사 Lead-frame strip and process for manufacturing semiconductor packages using the same
KR100473338B1 (en) * 2002-05-16 2005-03-08 앰코 테크놀로지 코리아 주식회사 lead frame for semiconductor package and its molding method
JP2005026466A (en) * 2003-07-02 2005-01-27 Renesas Technology Corp Semiconductor device and lead frame
JP4366235B2 (en) 2004-04-21 2009-11-18 キヤノン株式会社 Electron emitting device, electron source, and manufacturing method of image display device
JP2006261525A (en) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd Package substrate
JP5144294B2 (en) * 2008-02-06 2013-02-13 オンセミコンダクター・トレーディング・リミテッド Lead frame and method of manufacturing circuit device using the same
JP5529494B2 (en) * 2009-10-26 2014-06-25 株式会社三井ハイテック Lead frame
JP5701579B2 (en) * 2010-11-19 2015-04-15 株式会社三井ハイテック Manufacturing method of semiconductor device
JP6653857B2 (en) 2014-11-25 2020-02-26 日東電工株式会社 Opto-electric hybrid board and its manufacturing method
WO2016084815A1 (en) * 2014-11-25 2016-06-02 日東電工株式会社 Opto-electric hybrid substrate and method for producing same
JP5911615B2 (en) * 2015-01-22 2016-04-27 株式会社三井ハイテック Lead frame
JP6389768B2 (en) * 2015-01-23 2018-09-12 新日本無線株式会社 Manufacturing method of circuit package with built-in lead

Also Published As

Publication number Publication date
JP2002231872A (en) 2002-08-16

Similar Documents

Publication Publication Date Title
JP3444410B2 (en) Lead frame and method of manufacturing semiconductor device
US7019388B2 (en) Semiconductor device
KR100275660B1 (en) Lead frame with increased strengh and manufacture of semiconductor device
JP5613463B2 (en) Semiconductor device and manufacturing method thereof
US7339259B2 (en) Semiconductor device
JP3547704B2 (en) Lead frame and semiconductor device
US20040056337A1 (en) Semiconductor device
JP4095827B2 (en) Semiconductor device
JP2001267482A (en) Lead frame pattern, semiconductor device using it, manufacturing method therefor
JP3634757B2 (en) Lead frame
US20050001292A1 (en) Semiconductor device and lead frame
KR100781149B1 (en) Lead-frame strip and process for manufacturing semiconductor packages using the same
US6979886B2 (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
JP3877409B2 (en) Manufacturing method of semiconductor device
JP3877410B2 (en) Manufacturing method of semiconductor device
KR20040108582A (en) Seniconductor device and method for fabricating the same
JP2008113021A (en) Manufacturing method of semiconductor device
JP3877405B2 (en) Manufacturing method of semiconductor device
JP2011142337A (en) Method of manufacturing semiconductor device
JP3831504B2 (en) Lead frame
JP4784945B2 (en) Manufacturing method of semiconductor device
JP4887346B2 (en) Semiconductor device
JP5181537B2 (en) Mold package
US20220077052A1 (en) Qfn semiconductor package, semiconductor package and lead frame
JP5086315B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041224

R150 Certificate of patent or registration of utility model

Ref document number: 3634757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees