JP3623650B2 - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP3623650B2 JP3623650B2 JP07208898A JP7208898A JP3623650B2 JP 3623650 B2 JP3623650 B2 JP 3623650B2 JP 07208898 A JP07208898 A JP 07208898A JP 7208898 A JP7208898 A JP 7208898A JP 3623650 B2 JP3623650 B2 JP 3623650B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- circuit
- read
- head
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
Landscapes
- Digital Magnetic Recording (AREA)
Description
【産業上の利用分野】
本発明は、磁気ディスク媒体に対し情報を記録再生する記憶装置に関し、特にアクチュエータ側にヘッドICを搭載して固定側とフレキシブルプリント回路(FPC)で接続して高速データ転送を行う記憶装置に関する。
【0002】
【従来の技術】
近年、磁気ディスク装置の記録密度が飛躍的に増大している。このためデータ転送速度の高速化が図られている。
図15は、従来の磁気ディスク装置であり、ヘッドディスクアッセンブリィ(HDA)200とロッカに取り付けられたゲート内のコントロールボード202の間を1〜2mの双方向伝送ケーブル206で接続した場合のリード信号とライトデータの伝送系を示している。
【0003】
ヘッドディスクアッセンブリィ200には、スピンドルモータにより回転される複数の磁気ディスクに対し複数のヘッドを位置決めするためヘッドアクチュエータが設けられる。ヘッドアクチュエータは複数のアーム先端にリード・ライト用の磁気ヘッド212−1〜212−nを支持しており、ボイスコイルモータ(VCM)により磁気ヘッド212−1〜212−nを位置決めする。
【0004】
ヘッドアクチュエータと固定側の回路ボード218の間には、アクチュエータの可動に必要な所定の長さをもつフレキシブルプリント回路(以下「FPC」という)214−1〜214−nを設け、回路ボード218に対しコネクタ216−1〜216−nで接続している。このためヘッド212−1〜212−nと回路ボード218の間は、アナログリード信号とデジタルライトデータの双方向伝送を行うFPC214−1〜214−n上の差動信号線パターン(平衡線路パターン)を介して接続される。
【0005】
ヘッドIC210−1〜210−nは、ヘッドアクチュエータのアーム側に装着されたFPC214−1〜214−n上に実装されている。ヘッドIC210−1〜210−nには、磁気ヘッド212−1〜212−nの記録電流の極性をライトデータに従って切り換えるライトアンプと、ヘッド212−1〜212−nからの読取アナログ電圧を増幅するプリアンプが内蔵される。
【0006】
ヘッドIC210−1〜210−nからの伝送線は、回路ボード218上で並列接続される。回路ボード218には、ライトデータ伝送用の終端抵抗220,222と、リード信号伝送時の周波数特性を補償するためのインダクタンス216と抵抗228の直列回路が設けられる。
回路ボード218は、双方向伝送ケーブル206によってコントロールボード202上のリードチャネルに接続される。リードチャネルに対する送受信端にはリード信号伝送用の終端抵抗230,232、ドライバ204及びレシーバ205が設けられる。
【0007】
【発明が解決しようとする課題】
このような従来の磁気ディスク装置において、データ転送速度の高速化に伴いアナログリード信号の周波数帯域の広帯域化が必要となる。もしリード信号が広帯域化されないと、高周波成分の減衰による波形歪を生じて正確な読み取りができず、再生マージンが低下してデータの信頼度が下がる。
【0008】
リード信号の広帯域化の障害は、FPC214−1〜214−n上に形成された伝送線間の浮遊容量及び伝送線と対接地間の浮遊容量による周波数特性の劣化である。FPC214−1〜214−nは、アクチュエータを可動するために所定の長さを必要とし、静電容量の削減には限界がある。
ヘッドIC210−210−nに内蔵したプリアンプの出力回路は、オープンコレクタ形式の差動アンプをドライバとして双方向ケーブル206を駆動しているが、固定側の回路ボード218には多数のFPC214−1〜214−nからの伝送線が並列接続されているため、FPC214−1〜214−nの配線パターンに寄生した多大な浮遊容量が接続されていることになり、この浮遊容量がアナログリード信号の周波数特性を著しく劣化させる原因となっている。
【0009】
このFPC214−1〜214−nの浮遊容量による周波数特性の劣化を補償するため、回路ボード218の伝送線間にインダクタンス226と抵抗228を直列接続している。しかし、この補償回路は、コントロールボード204のドライバ204よりのライトデータを受信する場合には、インピーダンスのミスマッチによる反射の原因となり、ライトデータの伝送特性を劣化させており、データ転送速度の向上には限界があった。
【0010】
また、ヘッドIC210−1〜210−nに設けたプリアンプの出力回路を高インピーダンスのオープンコレクタ形式から、低インピーダンスで浮遊容量の影響を受けにくいエミッタ・フォロワ形式に変更することが考えられる。しかし、このエミッタ・フォロワ形式も容量性負荷を駆動すると発振し易いという問題があった。
【0011】
更にリード信号の広帯域化を損なう浮遊容量は、双方向伝送ケーブル206の送信端となるディスクヘッドアッセンブリィ200に設けたFPC214−1〜214−nのみならず、双方向伝送ケーブル206の受信端となるコントロールボード202の入力回路部にも存在しており、受信端での浮遊容量が更にリード信号の周波数特性を劣化させる原因となっている。
【0012】
本発明は、このような従来の問題点に鑑みてなされたもので、FPCを経由した伝送路における浮遊容量の影響を最小限に抑えてアナログリード信号及びライトデータの高速転送を可能とする記憶装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
図1は本発明の原理説明図である。本発明の記憶装置は、図1(A)のように、ディスク媒体に対しヘッド16を位置決めするヘッドアクチュエータの可動に必要な所定の長さのFPC42により固定側との間を電気的に接続し、ヘッドアクチュエータ側に配置されたリードアンプでヘッドからのアナログリード信号を増幅し、一対のリード専用伝送線46によってリードアンプの出力信号をFPC42を介してコントロールボード12に供給する。
【0014】
このような記憶装置につき本発明は、一対のリード専用伝送線46に補償回路118を設け、FPC42の浮遊容量及びコントロールボード12側の浮遊容量によるリード信号の周波数特性の劣化を図1(B)のように補償することを特徴とする。このためリード専用信号線にFPC42に起因した浮遊容量が存在しても、補償回路118により高周波帯域での信号成分の減衰が抑制され、リード信号の伝送特性が広帯域化され、その結果、高速のリードデータ転送ができる。
【0015】
補償回路118は、一対のリード専用伝送線46の間に、インダクタンス120と抵抗122を直列接続し、FPC42及びコントロールボード12の受信端の浮遊容量によるリード信号の高周波帯域の伝送インピーダンスの低下を、補償回路116に設けたインダクタンス120により補い、高周波成分の減衰を抑えて広帯域化する。
【0016】
また補償回路118は、一対の専用リード伝送線46の間に、インダクタンス120と抵抗122を直列接続し、更に、一対のリード専用伝送線46と接地間に終端抵抗114,116を各々接続する。補償回路118は、図1(A)のように、一対のリード専用伝送線46の間に、インダクタンス120と抵抗122を直列接続し、また一対のリード専用伝送線46と接地間に終端抵抗114,116を各々接続し、更にリード専用伝送線46の各々にコントロールボード12側の浮遊容量を除去する一対の緩衝増幅器124を設ける。
【0017】
この緩衝増幅器124はエミッタフォロワ回路である。このように緩衝増幅器124を設けてコントロールボード12側の浮遊容量を除去することで、補償回路118のインダクタンス120はFPC42の浮遊容量を補償するだけでよく、その分、インダクタンス120の小型化が図れる。
補償回路118は、コントロールボード12に対する一対のリード専用伝送線46の受信端に実装する。このようにコントロールボード12受信端に補償回路118を実装したことで、補償回路118がリード専用信号線46の終端抵抗の一部を兼ねることができる。
【0018】
補償回路118によりFPC42の浮遊容量による周波数特性の劣化が補償されることから、ヘッドアクュエータ側に設けたリードアンプの出力回路はオープンコレクタ形式で構成されたリードバッファ回路とする。
本発明の記憶装置は、更に、アクチャエータ側に設置されたライトアンプによりヘッド16にライト電流を流してディスク媒体にデータを記録する。ライトアンプに対しては、コントロールボード12からのライトデータがFPC42を介して一対のライト専用伝送線44により供給される。一対のライト専用伝送線44のライトアンプに対する受信端と接地間には、ライト伝送用の一対の終端抵抗110,112が接続される。
【0019】
このようにライトデータは、リード専用信号線46から分離されたライト専用伝送線44により伝送されるため、リード専用信号線46側に設けている補償回路118によるインピーダンス不整合による反射損の問題は起きず、ライトデータの転送速度を容易に高めることができる。
また本発明の記憶装置は、コントロールボードに設けられた第1データ変調回路によりライトデータを並列出力し、第1ライト変調回路からの並列ライトデータを並列ライト伝送線によってFPCを介してアクチュエータ側に供給し、アクチュエータ側に設置された第2ライト変調回路により転送された並列ライトデータを直列ライトデータに変換してライトアンプに出力する。
【0020】
コントロールボードに実装された第1ライト変調回路は、例えばスクランブラ及びRLLエンコーダを備え、アクチュエータ側に実装された第2ライト変調回路は、並直変換器、プリコーダ、書込補償回路を備える。
このようにコントロールボードからアクチュエータへのライトデータ伝送を、並列ライトデータ伝送とすることで、並列ビット数をNビットとすると、ライトデータの転送速度を1/Nにでき、直列ライトデータの転送速度を大幅に向上できる。
【0021】
【発明の実施の形態】
図2は本発明の記憶装置の実施形態となる磁気ディスクドライブのブロック図である。図2において、ハードディスクドライブはヘッドディスクアッセンブリィ10とコントロールボード12で構成される。ヘッドディスクアッセンブリィ10にはヘッドIC14が設けられ、ヘッドIC14に対しては、この実施形態にあっては6つのヘッドアッセンブリィ16−1〜16−6を接続している。
【0022】
ヘッドアッセンブリィ16−1〜16−6は、ライトヘッドとして機能するインダクティブヘッド56と、リードヘッドとして機能するMRヘッド58を一体に備えた複合ヘッドである。またヘッドディスクアッセンブリィ10にはヘッドアクチュエータを駆動するボイスコイルモータ(以下「VCM」という)18、及びディスク媒体を回転するスピンドルモータ(以下「SPM」という)20が設けられる。
【0023】
ヘッドディスクアッセンブリィ10のヘッドIC14に対しては、コントロールボード12側にリードチャネル回路(RDC)22、ハードディスクコントローラ(HDC)24、バッファメモリ26、MCU(マイクロコントロールユニット)28、DSP(デジタルシグナルプロセッサ)30、サーボ復調回路32、VCM駆動回路34及びSPC駆動回路36が設けられる。
【0024】
ハードディスクコントローラ24は、上位装置からの各種のコマンドの授受、データの授受等のインタフェースの制御と、磁気ディスク媒体上の記録再生フォーマットを制御するための装置内部の制御信号の発生等を行う。
MCU28はマイクロプロセッサで構成され、メモリに記憶されたプログラムによりハードディスクコントローラ24の制御、DSP30の制御、及びバッファメモリ26の制御等を行う。バッファメモリ26は上位装置からのライトデータの一時的な記憶及び磁気ディスク媒体からのリードデータの一時的な記憶に用いられる。
【0025】
DSP30は、ヘッドアッセンブリィ16−1〜16−6のヘッド位置決めのサーボ制御を行うためのプロセッサで構成され、メモリに記憶されたプログラムによりサーボ復調回路32からの位置信号の認識、VCM駆動回路34によるVCM18の駆動電流の制御、SPM駆動回路36によるSPM20の駆動電流の制御による磁気ディスクの回転数の制御等を行う。
【0026】
更にVCM駆動回路34は、ヘッドディスクアッセンブリィ10に設けているVCM18によりヘッドアクチュエータのアーム先端に指示しているヘッドアッセンブリィ16−1〜16−6を回転させて位置決め制御するためのパワーアンプである。更にSPM駆動回路36は、ヘッドディスクアッセンブリィ10に設けた磁気ディスクを回転させるためのSPM20に駆動電流を流すためのパワーアンプである。
【0027】
リードチャネル回路22は、上位装置からのライトデータを磁気ディスク媒体に記録するためのライト変調回路と、磁気ディスク媒体より読み出されたリード信号からデータを再生するためのリード復調回路を備える。サーボ復調回路32は、磁気ディスク媒体に記録された位置決めのためのサーボパターンの読出しにより得られたリード信号に含まれるサーボ信号をリードチャネル回路22より得て、サーボ信号のピークホールドや積分等によりヘッド位置信号を復調する。
【0028】
図3は図2のハードディスクドライブの上部カバーを外して平面的に見た内部構造であり、磁気ディスク媒体38に対し筐体コーナ側を回転中心としてヘッドアクチュエータ40が設けられている。
磁気ディスク媒体38は、複数枚がSPM20の回転軸に重ね合わせて固着されている。例えば図2のヘッドディスクアッセンブリィ10のように、6つのヘッドアッセンブリィ16−1〜16−6を設けた場合には、3枚の磁気ディスク媒体38をSPM20の回転軸に重ね合わせて固着している。3枚の磁気ディスク媒体38は6つの記録面を有し、各記録面に対しヘッドアッセンブリィ16−1〜16−6を位置決めする。
【0029】
即ち図3のヘッドアクチュエータ40は、磁気ディスク媒体38を3枚持ち、記録面が6面であることから、磁気ディスク媒体38側に4本のアームを延在し、アーム先端にヘッドアッセンブリィ16を支持している。またヘッドアクチュエータ40の反対側にはVCM18を配置している。
ヘッドアクチュエータ40と固定側となる筐体側との間にはFPC42が設けられている。FPC42は一端をヘッドアクチュエータ40の側面に固定し、この部分からヘッドアクチュエータ40が可動できる所定の長さを持ってU字型にFPC42を引き出し、筐体側に固定している。FPC42のヘッドアクチュエータ40の側面の固定部分には、図2のヘッドディスクアッセンブリィ10に設けたヘッドIC14が実装されている。
【0030】
図4は図3のFPC42を取り出して平面的に一部省略して表わしている。FPC42は上側をコントロールボード接続部50とし、中央の変形部分となるバンド部52を介して下側をヘッドアクチュエータ40の側面に装着するヘッド接続部54としている。
コントロールボード接続部50には、ライト専用伝送路44、リード専用伝送路46のパターンが引き出され、更にヘッドICを制御するためのコントロール用伝送路48も複数本引き出されている。
【0031】
ライト専用伝送路44、リード専用伝送路46及びコントロール用伝送路48は、FPC42の最も幅が狭くなるバンド部52を通って、ヘッドアクチュエータ側面に装着されるヘッド接続部54に至っており、このヘッド接続部54の部分にヘッドIC14を実装している。
図5は図4のFPC42のヘッドアクチュエータ装着側に実装されたヘッドIC14のブロック図である。ヘッドIC14にはモードセレクタ60が設けられ、コントロールボード12側からのチップセレクト信号CS及びリードライト切替信号R/Wを受け、ヘッドIC14の動作とリードモードまたはライトモードの動作を設定する。
【0032】
またヘッドIC14にはライトドライバ回路68とプリアンプ回路75が設けられる。ライトドライバ回路68には、ライトバッファ66の出力を入力したライトドライバとヘッドアッセンブリィ16−1〜16−6に設けているライト用のインダクティブヘッド56の数分のライトドライバ出力回路が内蔵される。このためコントロールボード12からの複数ビットのヘッドセレクタ信号HS0〜HSnを受けて対応する1つのライトドライバ出力回路が動作状態となってヘッドアッセンブリィ16−1〜16−6の中の特定のインダクティブヘッド56を選択する。
【0033】
プリアンプ回路75には、ヘッドアッセンブリィ16−1〜16−6に設けているリード用のMRヘッド58の数分のプリアンプ初段回路と、複数のプリアンプ初段回路を共通入力し入力信号を増幅した後にリードバッファ72に出力するプリアンプが内蔵される。このためコントロールボード12からの複数ビットのヘッドセレクタ信号HS0〜HSnを受けて対応する1つのプリアンプ初段回路が動作状態となり、ヘッドアッセンブリィ16−1〜16−6の中の1つのMRヘッド58が選択される。
【0034】
図4のFPC42のライト専用伝送路44は、ヘッドIC14のライトバッファ66に接続され、ライトバッファ66の出力はライトドライバ回路68に与えられている。またライトドライバ回路68に対応して書込電流源70が設けられ、更に書込電流の異常を検出するヘッド異常検出回路72が設けられている。
ライト動作の際にはモードセレクタ60からの書込モード信号が有効となり、ライトドライバ回路68、書込電流源70及びヘッド異常検出回路72が動作状態となる。このため、ヘッドセレクタ62からの選択信号によりライトドライバ回路68の中の対応する1つのライトドライバ出力回路が動作状態となり、ヘッドアッセンブリィ16−1〜16−6のインダクティブヘッド56の1つを選択する。
【0035】
その後にコントロールボード12からライトデータ専用伝送路44を介して供給されるライトデータをライトバッファ66で受け、ライトドライバ回路68の中の動作状態にあるライトドライバにより例えばビット反転に応じて書込電流源70からインダクティブヘッド56に流す書込電流方向を反転して磁気ディスク媒体に記録する。
【0036】
プリアンプ回路75はヘッドセレクタ62からの選択信号により内蔵した複数のプリアンプ初段回路の1つを動作状態とし、ヘッドアッセンブリィ16−1〜16−6に設けているMRヘッド58のいずれか1つを選択する。ここでヘッドアッセンブリィ16−1〜16−6に設けているMRヘッド58はセンス電流が必要であり、センス電流は検出電流源74により得られる。このため、リード動作の際にはモードセレクタ60からのリードモード信号が有効となって検出電流源74及びプリアンプ回路75が動作状態となる。
【0037】
プリアンプ回路75は、選択されたいずれか1つのMRヘッド58からのアナログリード信号を増幅した後、リードバッファ76を介してリード専用伝送路46より図4のFPC42を経由してコントロールボード12側に伝送する。リードバッファ76はプリアンプ回路75の出力回路を構成しており、リードバッファ76としては周知のオープンコレクタ形式の回路構成を採用している。このため、プリアンプ回路75とリードバッファ76によってリードアンプが構成されている。
【0038】
図6は図2のリードチャネル回路22のブロック図である。リードチャネル回路22はライト変調回路78とリード復調回路80で構成される。ライト変調回路78は、スクランブラ82、エンコーダ84、並直変換器86、プリコーダ88及び書込補償回路90で構成される。
ライト変調回路78の動作は、図2のハードディスクコントローラ22によりフォーマッティングされたライトデータを受けて、まずスクランブラ82により疑似ランダムパターンとのEX−ORによるスクランブルが与えられる。スクランブラ82は、ライトデータのセクタフォーマットが例えばギャップ、パイロット、シンクバイト、データバイト、ECC、ギャップで構成されていることから、データバイトとECCの部分についてスクランブルを掛ける。
【0039】
続いてRLLエンコーダ84により、例えば8/9符号に変換される。次に並直変換器86で例えばそれまでのバイトデータをシリアルデータに変換する。プリコーダ88はリード復調回路80側において、例えばパーシャルレスポンスの最尤検出(PRML)を行っていたとすると、再生時に(1+D)の等化を行うことから、記録時にプリコーダ88で予め1/(1+D)の演算を行う。ここでDは遅延演算子である。
【0040】
書込補償回路90は記録周波数が高いときに生ずる磁気媒体の非線形歪みを予め補償するために、書込タイミングを僅かにずらす書込補償を行う。もちろん、磁気記録で歪みが生じなければ書込補償回路90を設けなくともよい。
次にリード復調回路80を説明する。リード補復調路80はAGC回路92、フィルタ94、AD変換器96、イコライザ98、VFO(可変周波数発振器)100、ビタビ検出器102、直並変換器104、RLLデコーダ106及びデスクランブラ108で構成される。
【0041】
リード復調回路80の動作は次のようになる。リード専用伝送路46によるヘッドからのアナログリード信号は、AGC回路92による自動利得制御による増幅を行った後、フィルタ94のローパス特性で帯域制限を行い、ADコンバータ96でVFO100からのサンプルクロックに基づいてデジタルリードデータに変換する。
【0042】
イコライザ98はリードデータに対し(1+D)の等価を行い、ビタビ検出器102でビタビアルゴリズムに従ってリードデータを復調する。ここでVFO100は、イコライザ98で等化が済んだリード信号に同期してサンプルクロックの周波数を制御している。
ビタビ検出器102で復調されたリードデータは、直並変換器104で例えばバイト単位のパラレルデータに変換され、RLLデコーダ106で8/9逆変換を行い、更にデスクランブラ108で疑似ランダム符号を用いてデータバイトとECC部分についてデスクランブルを行い、復調したリードデータをハードディスクコントローラ24に出力し、バッファメモリ26を介して上位装置に転送する。
【0043】
図7は図2のハードディスクドライブのヘッドディスクアッセンブリィ10とコントロールボード12の間のデータ伝送系の実施形態である。ヘッドディスクアッセンブリィ10にはヘッドIC14が設けられており、ヘッドIC14に対してはインダクティブヘッド56とMRヘッド58を備えたヘッドアッセンブリィ16−1〜16−6が接続されている。
【0044】
ヘッドディスクアッセンブリィ10に設けたヘッドIC14とコントロールボード12に設けたリードチャネル回路22との間は、一対の伝送線44−1,44−2を備えたライト専用伝送路44と、一対のの伝送線46−1,46−2を備えたリード専用伝送路46により接続されている。
このライト専用伝送路44とリード専用伝送路46は、ヘッドディスクアッセンブリィ10において、図3のようにヘッドアクチュエータ40と筐体固定側との間を接続するFPC42を経由している。FPC42を通ったライト専用伝送路44のヘッドIC14に対する接続部分には、ライト転送用の終端抵抗110,112が各伝送線44−1,44−2と接地間に接続されている。
【0045】
このため、リードチャネル回路22に設けた図6のライト変調回路78の書込補償回路90から見て、ライト専用伝送路44はヘッドIC14がライト動作モードにあるか否かに関わらず、終端抵抗110,112で決まる伝送インピーダンスを持つことになる。
一方、ヘッドディスクアッセンブリィ10のFPC42を通過したヘッドICからのリード専用伝送路46は、コントロールボード12のリードチャネル回路22に接続されるが、このリードチャネル回路22の接続部分となる受信端にリード伝送用の終端抵抗114,116を各伝送線46−1,46−2と接地間に接続している。
【0046】
これに加えて本発明にあっては、リード専用伝送路46のリードチャネル回路22に対する受信端に、リード専用伝送路46の伝送線46−1,46−2間及び各伝送線46−1,46−2と接地間に生ずる浮遊容量による周波数特性を補償するための補償回路118を設けている。
補償回路118は、一対のリード専用の伝送線46−1,46−2の間にインダクタンス120と抵抗122を直列接続している。補償回路118はFPC42に形成されたリード専用の信号線46−1,46−2のパターンに寄生する浮遊容量を主に補償するために設けられており、同時にリードチャネル回路22の受信端側に生ずる浮遊容量についても補償する。
【0047】
図8は、図7のFPC42を通り、また補償回路118を設けたリード専用伝送路46における一方の伝送線46−1と接地間の等価回路である。この等価回路において、まず送信端のリードアンプ電流源124は図5のヘッドIC14に設けたプリアンプ75とリードバッファ76に対応し、MRヘッド56によるアナログリード電圧ei にリードアンプの相互コンダクタンスgm を掛け合わせた電流i(=gm ・ei )を発生する。
【0048】
伝送線46−1と接地間には、まずFPC42を通ることで浮遊容量126が発生する。この浮遊容量126は伝送線46−1と他の伝送線46−2との間に生ずる容量の2倍の浮遊容量2C01が接続されたことになる。
続いて伝送線46−1と接地間には、コントロールボード12側に設けた補償回路118のインダクタンス120と抵抗122が直列接続される。ここでインダクタンス120の値をL1、抵抗122の値をR2とすると、伝送線46−1と接地間にはそれぞれ半分となる(L1/2)及び(R2/2)が直列接続されることになる。
【0049】
続いて伝送線46−1側に設けた終端抵抗114が接続される。この終端抵抗114の抵抗値はR1とする。続いてコントロールボード12の受信端に寄生するコントロールボード浮遊容量128が接続される。コントロールボード浮遊容量128の値はFPC浮遊容量126と同様に、伝送線46−1と他の伝送線46−2の間に生ずる容量の2倍の浮遊容量2C02が接続されたことになる。
【0050】
そして、伝送路46−1と接地間の最終端となる受信端に転送された出力電圧e0 が得られ、これが図6に示したリード復調回路80のAGC回路92に入力する。この図8におけるリード専用の伝送線46−1の等価回路の伝送利得G(ω)、及び伝送インピーダンスZは次式で与えられる。
【0051】
【数1】
【0052】
この(1)式から明らかなように、伝送利得G(ω)は伝送インピーダンスZに依存しており、伝送インピーダンスZは(2)式から明らかなように、ω=2πfとなる周波数fに依存している。即ち、周波数fが増加すると浮遊容量C01,, C02によるインピーダンス成分は低下し、逆にインダクタンスL1による成分は増加する。
【0053】
このため、浮遊容量C01,C02に対し補償回路118に設けているインダクタンスL1の値を適切に選ぶことで高周波成分における浮遊容量に起因したインピーダンスの低下を抑制し、高周波成分の減衰を抑えることでアナログリード信号の伝送特性を広帯域化することができる。
図9は図7の等価回路118によるリード専用伝送路46の振幅及び群遅延の周波数特性である。
【0054】
ここで図7のリード専用伝送路46のコントロールボード12側に設けている終端抵抗114,116の抵抗値R1,R3をR1=R3=100Ω、FPC42及びコントロールボード12側に生ずる浮遊容量(C01+C02)=9.5pF、補償回路118のインダクタンス120の値L1=0.1μH、及び抵抗112の抵抗値R2=200Ωとしている。
【0055】
まず図9の振幅特性を見ると、振幅特性130が補償回路118を設けていない場合であり、これに対し補償回路118を設けることによって振幅特性132のように100MHzを越える高周波成分の減衰が改善され、振幅成分についての広帯域化が実現されている。ここで補償回路118に設けた抵抗122の抵抗値R2は、振幅特性132のピーキング量を調整するための値となる。また補償回路118に設けた抵抗122の抵抗値R2は、終端抵抗114,116と共にその一部を兼ねることになる。
【0056】
群遅延の周波数特性については、群遅延特性134が補償回路118を設けていない場合であり、これに対し補償回路118を設けることによって群遅延特性136のように100MHzを越える高周波成分における遅延の落ち込みを大幅に改善して広帯域化することができる。
尚、図8の等価回路は図7のリード専用伝送路46の一方の伝送路46−1の等価回路を示しているが、他方の伝送路46−2については終端抵抗114を終端抵抗116に置き換えるだけでよい。
【0057】
図10は図2のハードディスクドライブにおけるヘッドディスクアッセンブリィ10とコントロールボード12の間のリード及びライトの伝送系の他の実施形態である。
図10において、ヘッドディスクアッセンブリィ10のヘッドIC14とコントロールボード12との間に設けられたライト専用伝送路44とリード専用伝送路46は、それぞれヘッドディスクアッセンブリィ10内に設けたFPC42を経由しており、ライト専用伝送路44については図7の実施形態と同じであるが、リード専用伝送路46についてはコントロールボード12側の補償回路118に新たに緩衝増幅器としてエミッタフォロワ回路138を設けている。
【0058】
即ち、コントロールボード12に接続されるリード専用伝送路46の受信端には、リード伝送用の終端抵抗114,116、及び補償回路118を構成するインダクタンス120と抵抗122の直列回路に加え、伝送線46−1,46−2の各々に緩衝増幅器として機能するトランジスタ140,142及びエミッタ抵抗144,146を備えたエミッタフォロワ回路138を新たに設けている。
【0059】
エミッタフォロワ回路138を設けることによって補償回路118のリードチャネル回路22側に発生する浮遊容量をトランジスタ140,142によるエミッタ電流の供給でチャージすることで除去することができる。
図11は図10のリード伝送系の等価回路図である。この等価回路図にあっては、図8のエミッタフォロワ回路を持たない補償回路118の等価回路におけるコントロールボード側の浮遊容量128を除いた等価回路となる。この等価回路におけるリード伝送系の伝送利得G(ω)及び伝送インピーダンスZは次式で与えられる。
【0060】
【数2】
【0061】
この図10の補償回路118にエミッタフォロワ回路138を設けてコントロールボード側の浮遊容量を除去する実施形態にあっても、補償回路118を設けたことによって図9の振幅特性132及び群遅延特性136と同様なアナログリード信号の高周波成分の減衰を抑えた広帯域化が達成できる。
図12は図2のハードディスクドライブにおける本発明の他の実施形態であり、この実施形態にあってはコントロールボード12からヘッドディスクアッセンブリィのヘッドICに対するライト伝送路を並列化したことを特徴とする。
【0062】
図12において、ヘッドディスクアッセンブリィ10には、この実施形態にあってはヘッドIC14−1,14−2が設けられており、それぞれヘッドアッセンブリィ16−1〜16−10とヘッドアッセンブリィ16−11〜16−20を接続している。ヘッドIC14−1,14−2からのリード専用伝送路46は、並列接続された後にFPC42を通り、コントロールボード12のリードチャネル回路22に接続され、この接続部分となる受信端に、図10の実施形態と同様、エミッタフォロワ回路138を備えた補償回路118を実装している。
【0063】
一方、コントロールボード12のリードチャネル回路24とヘッドディスクアッセンブリィ10のヘッドIC14−1,14−2とを結ぶライト伝送路は、この実施形態にあっては、例えばバイト単位に8ビットデータを並列転送する並列ライトデータ伝送路148としている。
コントロールボード12からの並列ライトデータ伝送路148は、FPC42を経由した後、コネクタ150により並列伝送路152により、従来、コントロールボード12のリードチャネル回路22側に設けていたライト変調回路のシリアル回路部分を分離した第2ライト変調回路156に入力している。
【0064】
このためリードチャネル回路22側には、ヘッドディスクアッセンブリィ10側に分離したシリアル回路部となる第2ライト変調回路156を除く並列データ処理の回路部となる第1ライト変調回路154が残されている。
図13は図12の実施形態におけるリードチャネル回路22のブロック図である。リードチャネル回路22において、リード変調回路80は図6と同じであるが、ライト変調側についてはスクランブラ82とRLLエンコーダ84のみを残した第1ライト変調回路154としており、図6のライト変調回路78における残りの並直変換器86、プリコーダ88及び書込補償回路90については、図14に取り出して示すように、図12のヘッドディスクアッセンブリィ10側に設けた第2ライト変調回路156に移している。
【0065】
更に、この第2ライト変調回路156にはシンセサイザ142が設けられており、ライト動作の際のクロックをシンセサイザ142で発生して並直変換器86における変換動作を行わせ、またシンセサイザ142からクロックを図13の第1ライト変調回路154に戻してスクランブラ82及びエンコーダ84の動作を行わせている。
【0066】
このようにコントロールボード12からヘッドディスクアッセンブリィ10に対するライトデータ伝送路を例えば8ビットの並列ライトデータ伝送路148とすることで、磁気ディスク媒体に対する記録周波数に対しライト伝送路のクロック周波数を1/8に低下させることができ、クロック周波数の増加に伴ってデータ伝送速度が高くなっても、ライトデータ転送速度を十分に低くしてライト伝送系の伝送品質を高めることができる。
【0067】
もちろん、図12の並列ライトデータ伝送路148は8ビットを1バイトとした並列伝送を例にとるものであったが、2ビット以上の並列伝送であれば適宜の並列ビット伝送とすることができる。
尚、上記の実施形態は、パーシャルレスポンス最尤検出PRMLの記録再生方式をとる磁気ディスクドライブを例にとるものであったが、本発明はこれに限定されず、ピーク検出方式等、他の記録再生方式についてもそのまま適用することができる。また、磁気ヘッドとしてはインダクティブ型と磁気抵抗型の複合ヘッドを例にとるものであったが、リード及びライト兼用のインダクティブ型のヘッドでもよい。
【0068】
また図10の実施形態にあっては、緩衝増幅器としてのエミッタフォロワ回路138をリードチャネル回路22の受信端に補償回路118の一部として実装しているが、エミッタフォロワ回路138をリードチャネル回路22のICに内蔵してもよい。
更に補償回路118のインダクタンス120をリードチャネル回路22を構成するIC内の配線パターン等で構成し、エミッタフォロワ回路138のみならず、補償回路118のインダクタンス120と抵抗122の直列回路についても、リードチャネル回路22のICに内蔵するようにしてもよい。
【0069】
更にまた、本発明は上記の実施形態に限定されず、本発明の目的と利点を損なわない範囲で適宜の変形ができる。更に、本発明は上記の実施形態に示した数値による限定は受けない。
【0070】
【発明の効果】
以上説明してきたように本発明によれば、ヘッドアクチュエータ側に配置されたリードアンプでヘッドからの読取信号を増幅し、一対のリード専用伝送線によりFPCを経由してコントロールボードに接続し、このリード専用伝送線にインダクタンスと抵抗の直列回路を備えた補償回路を設けたことで、リード専用伝送線に生ずるFPCの浮遊容量及びコントロールボード側の浮遊容量によるアナログリード信号の高周波帯域での減衰を補償し、浮遊容量が存在してもリード伝送路の周波数特性を改善して広帯域化でき、その結果、高速のデータ転送について適切な転送品質を維持して良好なアナログリード信号の伝送によりリードデータを正確に再生することができる。
【0071】
またリード専用伝送線の浮遊容量の補償回路に緩衝増幅器を設けることで、コントロールボード側の浮遊容量を除去でき、FPCの浮遊容量の補償のみでよいことから補償回路の定数を小さくして回路構成を簡略化できる。
またリード専用伝送線とライト専用伝送路に分けていることから、リード専用伝送路に浮遊容量補償用の補償回路を設けても、この補償回路はライト専用伝送路側に影響せず、ライト専用伝送路の補償回路によるインピーダンス不整合による反射損などを起こす恐れはない。
【0072】
更にライト専用伝送線について、コントロールボードとヘッドアクチュエータ側との間を並列ライトデータ転送線により並列Nビット転送とすることでライトデータの転送速度を1/Nにでき、直列ライトデータの転送速度に依存した媒体に対する記録周波数の増加に対し、容易にライトデータ転送を対応することができる。
【図面の簡単な説明】
【図1】本発明の原理説明図
【図2】本発明によるハードディスクドライブのブロック図
【図3】図2のヘッドディスクアッセンブリィの内部構造の説明図
【図4】図3のヘッドアクチュエータと筐体間に配置したFPCを取り出した説明図
【図5】図2のヘッドICの回路ブロック図
【図6】図2のリードチャネル回路のブロック図
【図7】本発明の記憶装置のデータ伝送系に設けた補償回路の一実施形態の説明図
【図8】図7の補償回路を設けたリード伝送系の等価回路図
【図9】図7の補償回路によるリード信号の振幅及び群遅延の周波数特性図
【図10】本発明の記憶装置のデータ伝送系に設けた補償回路の他の実施形態の説明図
【図11】図10の補償回路を設けたリード伝送系の等価回路図
【図12】ライト伝送系を並列化した本発明の他の実施形態の説明図
【図13】図12に使用するリードチャネル回路のブロック図
【図14】図12のヘッドアクチュエータ側に設けた第2ライト変調回路のブロック図
【図15】従来のFPCを用いた磁気ディスク装置のデータ伝送系の説明図
10:ヘッドディスクアッセンブリィ
12:コントロールボード
14:ヘッドIC
16,16−1〜16−20:ヘッドアッセンブリィ(ヘッド)
18:ボイスコイルモータ(VCM)
20:スピンドルモータ(SPM)
22:リードチャネル回路
24:ハードディスクコントローラ(HDC)
26:バッファメモリ
28:メインコントロールユニット(MCU)
30:デジタルシグナルプロセッサ(DSP)
32:サーボ復調回路
34:VCM駆動回路
36:SPM駆動回路
38:磁気ディスク媒体
40:ヘッドアクチュエータ
42:フレキシブルプリント回路(FPC)
44:ライト専用伝送路
46:リード専用伝送路
46−1,46−2:伝送線
48:コントロール用伝送路
50:コントロールボード接続部
52:バンド部
54:ヘッド接続部
56:インダクティブヘッド(ライトヘッド)
58:MRヘッド(リードヘッド)
60:モードセレクタ
62:ヘッドセレクタ
66:ライトバッファ
68:ライトドライバ回路
70:書込電流源
72:ヘッド異常検出回路(ヘッド・アンセーフ・ディテクタ)
74:検出電流源
75:プリアンプ回路
76:リードバッファ
78:ライト変調回路
80:リード復調回路
82:スクランブラ
84:RLLエンコーダ
86:並直変換器
88:プリコーダ
90:書込補償回路
92:AGC回路
94:フィルタ
96:AD変換器
98:イコライザ
100:可変周波数発振器(VFO)
102:ビタビ検出器
104:直並変換器
106:RLLデコーダ
108:デスクランブラ
110,112:ライト伝送用終端抵抗
114,116:リード伝送用終端抵抗
118:補償回路
120:インダクタンス
122:抵抗
124:リードアンプ電流源
126:FPC浮遊容量
128:コントロールボード浮遊容量
130,132:振幅・周波数特性
134,136:群遅延・周波数特性
138:エミッタフォロワ(緩衝増幅器)
140,144:トランジスタ
144,146:エミッタ抵抗
148:並列ライトデータ伝送路(8ビット並列伝送路)
150:コネクタ
152:ケーブル
154:第1ライト変調回路
156:第2ライト変調回路
Claims (9)
- ディスク媒体に対しヘッドを位置決めするヘッドアクチュエータと、
前記ヘッドアクチュエータの可動に必要な所定の長さで固定側との間を電気的に接続するフレキシブルプリント回路と、
前記ヘッドアクチュエータ側に配置され、前記ヘッドからのアナログリード信号を増幅するリードアンプと、
前記リードアンプの出力信号を前記フレキシブルプリント回路を介してコントロールボードに供給する一対のリード専用伝送線と、
前記一対のリード専用伝送線に設けられ、前記一対のリード専用伝送線間に、インダクタンスと抵抗を直列接続して構成することで前記フレキシブルプリント回路の浮遊容量及び前記コントロールボード側の浮遊容量による前記アナログリード信号の周波数特性の劣化を補償する補償回路と、
を備えたことを特徴とする記憶装置。 - 請求項1記載の記憶装置に於いて、前記補償回路は、前記一対の読出伝送線の間に、インダクタンスと抵抗を直列接続して構成し、更に、前記一対の伝送線と接地間に終端抵抗を各々接続したことを特徴とする記憶装置。
- 請求項1記載の記憶装置に於いて、前記補償回路は、前記一対のリード専用伝送線の間に、インダクタンスと抵抗を直列接続して構成し、前記一対の伝送線と接地間に終端抵抗を各々接続し、更に前記伝送線の各々に前記コントロールボード側の浮遊容量を除去する一対の緩衝増幅器を設けたことを特徴とする記憶装置。
- 請求項3記載の記憶装置に於いて、前記緩衝増幅器はエミッタフォロワ回路であることを特徴とする記憶装置。
- 請求項1記載の記憶装置に於いて、前記補償回路を前記コントロールボードに対する前記一対の伝送線路の受信端に実装したことを特徴とする記憶装置。
- 請求項1記載の記憶装置に於いて、前記リードアンプの出力回路をオープンコレクタ形式で構成されたリードバッファ回路としたことを特徴とする記憶装置。
- 請求項1記載の記憶装置に於いて、更に、
前記ヘッドアクチュエータ側に設置され、前記ヘッドにライト電流を流して前記ディスク媒体にデータを記録するライトアンプと、
前記コントロールボードからのライトデータを前記フレキシブルプリント回路を介して前記ライトアンプに供給する一対のライト専用伝送線と、
前記一対のライト専用伝送線の前記ライトアンプに対する受信端の各々と接地間に接続された一対の終端抵抗と、
を備えたことを特徴とする記憶装置。 - 請求項1記載の記憶装置に於いて、更に、
前記ヘッドアクチュエータ側に設置され、前記ヘッドにライト電流を流して前記ディスク媒体にデータを記録するライトアンプと、
前記コントロールボードに設けられ、ライトデータを並列出力する第1ライト変調回路と、
前記第1ライト変調回路からの並列ライトデータを前記フレキシブルプリント回路を介して前記ヘッドアクチュエータ側に供給する並列ライト伝送線と、
前記アクチュエータ側に設置され、前記並列ライト伝送線により転送された並列ライトデータを直列ライトデータに変換して前記ライトアンプに出力する第2ライト変調回路と、
を備えたことを特徴とする記憶装置。 - 請求項8記載の記憶装置に於いて、
前記コントロールボードに実装された第1ライト変調回路は、入力データをスクランブル処理するスクランブラ及び該スクランブル処理された信号を符号変換するRLLエンコーダを備え、
前記ヘッドアクチュエータ側に実装された第2ライト変調回路は、並列データを直列データに変換する並直変換器と、該直列データに変換された信号を復調時の等化に対応した演算処理を行うプリコーダと、該プリコーダ処理の行われた信号を記録周波数が高いときに生ずる磁気媒体の非線形歪みを予め補償する書込補償回路を備えたことを特徴とする記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07208898A JP3623650B2 (ja) | 1998-03-20 | 1998-03-20 | 記憶装置 |
US09/157,707 US6166872A (en) | 1998-03-20 | 1998-09-21 | Storage apparatus |
KR1019980042920A KR100276365B1 (ko) | 1998-03-20 | 1998-10-14 | 기억 장치 |
DE19850884A DE19850884B4 (de) | 1998-03-20 | 1998-11-05 | Speichervorrichtung |
CNB981228119A CN1140895C (zh) | 1998-03-20 | 1998-11-26 | 存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07208898A JP3623650B2 (ja) | 1998-03-20 | 1998-03-20 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11273012A JPH11273012A (ja) | 1999-10-08 |
JP3623650B2 true JP3623650B2 (ja) | 2005-02-23 |
Family
ID=13479311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07208898A Expired - Fee Related JP3623650B2 (ja) | 1998-03-20 | 1998-03-20 | 記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6166872A (ja) |
JP (1) | JP3623650B2 (ja) |
KR (1) | KR100276365B1 (ja) |
CN (1) | CN1140895C (ja) |
DE (1) | DE19850884B4 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656271B2 (en) * | 2002-01-09 | 2010-02-02 | I.D. Systems, Inc. | System and method for managing a remotely located asset |
JP2002015403A (ja) * | 2000-06-30 | 2002-01-18 | Sony Corp | ヘッド装置、ハードディスク装置および記録再生装置 |
US20060066972A1 (en) * | 2004-09-30 | 2006-03-30 | Agere Systems Inc. | Read channel for simultaneous multiple bit data transfers |
JP4847005B2 (ja) * | 2004-11-30 | 2011-12-28 | 株式会社日立メディアエレクトロニクス | 光ピックアップ |
JP2006268965A (ja) * | 2005-03-24 | 2006-10-05 | Fujitsu Ltd | 広帯域伝送路装置、サスペンションアセンブリ及び記憶媒体装置 |
US20070230005A1 (en) * | 2006-04-04 | 2007-10-04 | Johnson Yen | High-speed interface between a read channel and a disk controller |
US20070260758A1 (en) * | 2006-04-04 | 2007-11-08 | Johnson Yen | Read Channel on a Flex Cable |
US9570096B2 (en) | 2010-08-06 | 2017-02-14 | HGST Netherlands B.V. | Read path compensation for SNR and signal transfer |
US8819519B2 (en) * | 2012-06-28 | 2014-08-26 | Lsi Corporation | Systems and methods for enhanced accuracy NPML calibration |
US8908304B2 (en) | 2012-07-17 | 2014-12-09 | Lsi Corporation | Systems and methods for channel target based CBD estimation |
US9324363B2 (en) | 2013-06-05 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for floating variance branch metric calculation |
DE102020206002A1 (de) * | 2020-05-13 | 2021-11-18 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Übertragung von Daten von einem Stellglied zu einem Steuergerät, entsprechendes Stellglied und entsprechendes Steuergerät |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0731436Y2 (ja) * | 1987-12-01 | 1995-07-19 | ティアツク株式会社 | 光学式ピックアップ装置 |
US5608591A (en) * | 1995-06-09 | 1997-03-04 | International Business Machines Corporation | Integrated head-electronics interconnection suspension for a data recording disk drive |
US5862014A (en) * | 1996-01-11 | 1999-01-19 | Quantum Corporation | Multi-channel magnetic tape head module including flex circuit |
US5717547A (en) * | 1996-10-03 | 1998-02-10 | Quantum Corporation | Multi-trace transmission lines for R/W head interconnect in hard disk drive |
-
1998
- 1998-03-20 JP JP07208898A patent/JP3623650B2/ja not_active Expired - Fee Related
- 1998-09-21 US US09/157,707 patent/US6166872A/en not_active Expired - Fee Related
- 1998-10-14 KR KR1019980042920A patent/KR100276365B1/ko not_active IP Right Cessation
- 1998-11-05 DE DE19850884A patent/DE19850884B4/de not_active Expired - Fee Related
- 1998-11-26 CN CNB981228119A patent/CN1140895C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6166872A (en) | 2000-12-26 |
CN1140895C (zh) | 2004-03-03 |
KR100276365B1 (ko) | 2000-12-15 |
KR19990076519A (ko) | 1999-10-15 |
DE19850884B4 (de) | 2004-09-16 |
DE19850884A1 (de) | 1999-09-30 |
JPH11273012A (ja) | 1999-10-08 |
CN1229972A (zh) | 1999-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3623650B2 (ja) | 記憶装置 | |
EP0706173A1 (en) | Write precompensation optimization in a PRML channel | |
JP2003510747A (ja) | 磁気媒体記憶装置における書き込み−読み取り安定化時間の減少及び最適化のための回路 | |
US6728057B2 (en) | Frequency extension method and apparatus for fast rise time writers | |
US20020176198A1 (en) | Write output driver with internal programmable pull-up resistors | |
EP1390949B1 (en) | Dac feedback inside analog front circuit | |
US6349009B1 (en) | Head assembly with integrated write current shaping circuit | |
JP2003510750A (ja) | プログラム可能な書き込み−読み取り移行ノイズ抑圧回路を有する読み取りチャネルを持つ磁気媒体記録装置 | |
JP3761329B2 (ja) | 記憶装置 | |
JP3789204B2 (ja) | 磁気ディスク装置 | |
WO2002097800A2 (en) | Input/output multiplex system for a read/write channel in a disk drive | |
US6628467B2 (en) | Input/output multiplex system for a read/write channel in a disk drive | |
US5986841A (en) | Disc drive having a serial preamplifier interface with broadcast mode addressing | |
US6671118B2 (en) | Common mode termination method and apparatus for a write head | |
JPH11126302A (ja) | 読出/書込データ・インターフェースおよびその動作方法 | |
JP6144379B2 (ja) | インピーダンス補償機能を備える複数のプリアンプリファイアおよび共通伝送線路を用いた磁気記録ディスクドライブ | |
US8731899B2 (en) | Adapter assembly for concurrent emulation of a native channel | |
US6046876A (en) | Head signal device with noise immunity function, for use in a disk storage apparatus | |
US6975469B2 (en) | Servo data coded recording system for disk drive | |
EP0917130A2 (en) | Apparatus for recording data on magnetic record medium | |
US6947239B2 (en) | Magnetic storage device equipped with write driver circuit capable of performing impedance matching by a simple circuit | |
JPH11328926A (ja) | 磁気記録再生装置 | |
JP2001028104A (ja) | 磁気記録再生装置および信号伝送方法 | |
JPH1196510A (ja) | 磁気ディスク装置及びそのリトライ方法 | |
CN115148227A (zh) | 通过读取线将配置数据传输到前置放大器电路的数据存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |