JP3619816B2 - Strain gauge pseudo-resistor and strain calibrator - Google Patents
Strain gauge pseudo-resistor and strain calibrator Download PDFInfo
- Publication number
- JP3619816B2 JP3619816B2 JP2002233277A JP2002233277A JP3619816B2 JP 3619816 B2 JP3619816 B2 JP 3619816B2 JP 2002233277 A JP2002233277 A JP 2002233277A JP 2002233277 A JP2002233277 A JP 2002233277A JP 3619816 B2 JP3619816 B2 JP 3619816B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- strain
- pseudo
- resistance value
- strain gauge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ひずみ測定器等の校正に用いられるひずみゲージ擬似抵抗体及びひずみ校正器に関する。
【0002】
【従来の技術】
ひずみ測定では、ひずみに応じて抵抗値が変化するひずみゲージが物体に貼着される。そして、ひずみゲージの抵抗値変化を検出してひずみ測定を行うひずみ測定器には、ひずみゲージと併せてホイートストンブリッジ回路(ブリッジ回路)を構成する抵抗回路(ダミー抵抗からなる回路)が接続され、あるいは備えられ、その抵抗回路にひずみゲージが接続される。そして、該ひずみ測定器は、ブリッジ回路にその電源電圧を付与しつつ、物体のひずみに応じたレベルの電圧信号をブリッジ回路から取得し、その電圧信号のレベルからひずみ値を求める。そして、その求めたひずみ値を表示器に表示したり、適宜の記憶媒体に記録し、あるいは外部に出力する等の処理を行う。
【0003】
このようなひずみ測定器がブリッジ回路の電圧信号(ブリッジ出力電圧)からひずみ値を正しく認識するかの検査等、該ひずみ測定器の校正を行うための機器として、ひずみ校正器が用いられている。ひずみ校正器には、擬似ブリッジ出力電圧を発生するものと、擬似抵抗値を有するものとの2種類が知られている。しかし、前者のものでは、ひずみ値とブリッジ回路の出力電圧とが常に一定の関係にあることを前提とするため、ブリッジ回路のダミー抵抗の精度誤差や測定開始時のひずみ抵抗値を原因とするブリッジ回路の初期不平衡の影響を考慮した校正ができない。特に1ゲージ法では、初期不平衡が生じ易く、ブリッジ回路のダミー抵抗を含んだ測定系での校正を行うことが望ましいものの、前者の校正器ではそのような校正ができない。このため、後者の擬似抵抗値を有するもので校正を行うことが好ましい。この種のものとしては、図6のものが知られている。
【0004】
図6に示すように、従来のひずみ校正器60は、ひずみゲージの標準抵抗値(公称抵抗値:例えば120Ω)を有する基準抵抗体61と、該基準抵抗体61よりも十分に大きな抵抗値を有する抵抗素子r1〜rnと、これらの抵抗素子r1〜rnを基準抵抗体61に切替自在に並列に接続するためのスイッチSW1〜SWnとから構成されている。そして、基準抵抗体61に並列に接続する抵抗素子r1〜rnを順番に切り替えると、ひずみ相当で、例えば1000マイクロひずみずつ抵抗変化が生じるように各抵抗素子r1〜rnの抵抗値が設定されている。そして、ひずみ校正器60は、ひずみ測定器50に接続されたブリッジ回路51の3辺のダミー抵抗52〜54を除く他の一辺、すなわち、ひずみゲージ55を組み込む辺に、該ひずみゲージ55の代わりに接続されてひずみゲージ55と等価な抵抗値を生成する。
【0005】
ひずみ校正時には、電源入力部A,C間にブリッジ回路51の電源電圧値Vを付与した状態で、ブリッジ回路51の出力部B,D間に生じる出力電圧値eが検出され、この電圧値eをもとにひずみ値ε′を測定する。そして、ひずみ測定器50で測定されるひずみ値ε′と、次式(2)で表され、ひずみ校正器60で設定されたひずみ値εとを対比することにより、ひずみ測定器50とブリッジ回路51による測定系の校正を行う。
【0006】
ε=ΔR/(K・R0)・・・・・・・・・・(2)
ただし、R0は基準抵抗体61の抵抗値、ΔRは基準抵抗体61の抵抗値からの変化量、Kはゲージ率を表す。
【0007】
しかしながら、従来のひずみ校正器60では、多種類のひずみ値に対応した抵抗値を生成するためには、基準抵抗体61に並列に接続する多数の抵抗素子r1〜rnが必要となる。これは、ひずみに応じたひずみゲージの抵抗値変化は基本的には非常に小さく、通常的な可変抵抗器等を用いても、種々のひずみ値に対応した抵抗値を精度よく得ることが困難であるからである。また、ひずみ測定開始時の無ひずみ状態に対応するひずみゲージの初期抵抗値としての基準抵抗体61の抵抗値から、抵抗素子を切り換えて作り出される複数の抵抗値には線形性がないと共に、該初期抵抗値がひずみゲージの標準抵抗値に等しいことを前提として基準抵抗体61や抵抗素子r1〜rnの抵抗値が設定されているため、初期抵抗値を種々の値に設定しつつ所望のひずみ値を生成することが困難であった。
【0008】
特に、ひずみ測定開始時におけるひずみゲージの初期抵抗値(これは必ずしもひずみゲージの標準抵抗値になるとは限らない)のばらつきを考慮して校正を行うために、基準抵抗体61と抵抗素子r1〜rnの組み合わせによって初期抵抗値を変化させると、その初期抵抗値を基点とした、所望のひずみ値を生成することが困難となっていた。
【0009】
【発明が解決しようとする課題】
本発明はかかる背景に鑑み、ひずみゲージと等価で任意の抵抗値を発生できるひずみゲージ擬似抵抗体を提供することを目的とする。
【0010】
また、本発明は、初期抵抗値を任意に設定できると共に、広範囲の抵抗値を発生できるひずみ校正器を提供することを他の目的とする。
【0011】
【課題を解決するための手段】
前記の目的を達成するために、本発明の第1の態様に係るひずみゲージ擬似抵抗体は、ひずみに応じた抵抗変化を生じるひずみゲージと等価な抵抗値を発生するひずみゲージ擬似抵抗体であって、一対の入力電圧端子と、指令値が入力され、前記一対の入力電圧端子に入力される入力電圧値を前記指令値に応じた電圧値とするように分圧する分圧回路と、所定の固定抵抗値を有し、前記入力電圧値と前記分圧回路により分圧された電圧値との差分が印加され、且つ、前記一対の入力電圧端子間に流れる電流とほぼ同等の電流が流れるように設けられた基準抵抗体と、を備え、前記一対の入力電圧端子間の抵抗値が前記指令値に基づいて規定されることを特徴とする。
【0012】
かかる本発明によれば、分圧回路は、入力される指令値に応じて、一対の入力電圧端子に入力される入力電圧値を分圧する。ここで指令値は例えば入力電圧値と分圧電圧値との分圧比を表すデータを示す。この分圧電圧値と入力電圧値との差分が基準抵抗体に印加され、且つ、該基準抵抗体には入力電圧端子間に流れる電流とほぼ同等の電流が流れるように構成される。よって、この基準抵抗体と入力電圧端子間とに流れる電流はほぼ等しくなるので、入力電圧端子間の抵抗値は、分圧電圧値、換言すれば分圧回路に入力される指令値によって規定されることになる。従って、ひずみゲージ擬似抵抗体は、指令値に基づいて任意の所望の抵抗値を発生することができる。尚、分圧回路としては、例えばD/A変換器が好適である。
【0013】
また、本発明の第1の態様に係るひずみゲージ擬似抵抗体は、前記一対の入力電圧端子の一方が前記基準抵抗体の一端に接続すると共に第1のオペアンプを介して前記分圧回路の入力端子に接続し、他方が前記分圧回路のもう1つの入力端子に接続し、前記分圧回路の分圧出力端子が第2のオペアンプを介して前記基準抵抗体の他端に接続して構成することが好ましい。
【0014】
かかる本発明によれば、第1及び第2のオペアンプは、入力インピーダンスが十分大きく且つ出力インピーダンスが十分小さいので、第1のオペアンプを介して分圧回路の一対の入力端子間に印加される電圧は、入力電圧端子間の電位差、すなわち入力電圧値VGと等しくなる。さらに、入力電圧端子の一方から分圧回路にはほとんど電流が流れず、入力電圧端子間に流れる電流iと基準抵抗体に流れる電流とがほぼ等しくなる。同様に、第2のオペアンプを介して基準抵抗体の他端に印加される電圧は、分圧回路の分圧電圧値VOUTと等しくなる。従って、基準抵抗体には、入力電圧値VGと分圧電圧値VOUTとの差が印加されることになる。よって、分圧比n(=VOUT/VG)と、基準抵抗体の抵抗値RSとから、ひずみゲージ擬似抵抗体の抵抗値RG(=VG/i)は、次式(3)で表される。
【0015】
RG=RS/(1−n)・・・・・・・・・・(3)
【0016】
従って、このひずみゲージ擬似抵抗体は、分圧比nに基づいて任意の所望の抵抗値を発生することができる。
【0017】
また、前記の目的を達成するために、本発明の第2の態様に係るひずみゲージ擬似抵抗体は、本発明の第1の態様に係るひずみゲージ擬似抵抗体に対して並列または直列に接続された固定抵抗体を備えることを特徴とする。
【0018】
すなわち、第1の態様のひずみゲージ擬似抵抗体(抵抗値RG)に対して並列に固定抵抗体(抵抗値R)を接続して新たなひずみゲージ擬似抵抗体(合成抵抗値RZ=R・RG/(RG+R))を構成したときに、第1の態様のひずみゲージ擬似抵抗体の構成要素、例えばオペアンプのオフセット電圧等による上記合成抵抗値RZの誤差を低減できる。なお、固定抵抗体の抵抗値Rについて、合成抵抗値RZの誤差を低減する上では、R≪RGとなるように設定することが好ましい。ただし、合成抵抗値RZの値をひずみゲージの標準抵抗値(公称抵抗値:例えば120Ω)に近い値に設定する必要があるので、合成抵抗値RZの可変幅を考慮しつつ、RとRGの比率を定めることが好ましい。また、第1の態様のひずみゲージ擬似抵抗体(抵抗値RG)に対して直列に固定抵抗体(抵抗値R)を接続して新たにひずみゲージ擬似抵抗体(抵抗値RZ′=RG+R)を構成したときには、第2の態様のひずみゲージ擬似抵抗体の許容電圧の範囲が拡大するので、ひずみ校正時に高電圧が印加されるような場合にも対応できることとなる。
【0019】
次に、前記の目的を達成するために、本発明のひずみ校正器は、本発明の第1または第2の態様に係るひずみゲージ擬似抵抗体を備え、無ひずみ状態に対応する前記ひずみゲージ擬似抵抗体の抵抗値として予め定められた第1の抵抗値R0と所望のひずみ値εとから、次式(4)によって算出される第2の抵抗値Rεを前記ひずみゲージ擬似抵抗体に生じさせることを特徴とする。
Rε=R0・(K・ε+1)・・・・・・・・・・(4)
ただし、K:ゲージ率
【0020】
かかる本発明によれば、ひずみ校正器は、基準抵抗体の固定抵抗値と指令値で定まる任意の抵抗値を発生することができるひずみゲージ擬似抵抗体を備える。ひずみ校正器には、ひずみ校正に際して、ひずみゲージ擬似抵抗体のひずみ測定開始時の無ひずみ状態に対応する初期抵抗値が、第1の抵抗値R0として予め定められる。このとき、ひずみゲージ擬似抵抗体の第1の抵抗値R0は、ひずみゲージ擬似抵抗体が発生可能な抵抗値の範囲で任意の値を設定できる。このひずみ校正器は、ひずみ校正に際して発生させる所望のひずみ値εが入力されると、式(4)に基づいて、ひずみゲージ擬似抵抗体のひずみ発生時に対応する抵抗値である第2の抵抗値Rεが、ひずみゲージ擬似抵抗体に生じるように指令値を制御する。従って、初期抵抗値を任意に設定できると共に、広範囲の抵抗値を発生できるひずみ校正器を提供できる。なお、前記の式(4)中のゲージ率Kは、より詳しくは、ひずみゲージ擬似抵抗体が対象とするひずみゲージのゲージ率を示す。
【0021】
【発明の実施の形態】
(第1の実施形態)図1は本発明の第1の実施形態のひずみゲージ擬似抵抗体の構成図である。この実施形態は本発明の第1の態様のひずみゲージ擬似抵抗体の実施形態である。
【0022】
図1を参照して、ひずみゲージ擬似抵抗体1は、分圧回路2と、基準抵抗体3と、高入力インピーダンスのオペアンプ4,5と、後述のブリッジ回路を介して入力電圧値VGが印加される一対の入力電圧端子6,7とを備える。
【0023】
分圧回路2は、例えば16ビットのD/A変換器から構成され、16ビットのデジタルデータ(本発明の指令値に相当する)を制御端子8に入力することによって、入力端子9,10間に印加される電圧値VI Nを該デジタルデータに応じたレベルの電圧に分圧し、分圧電圧値VOUTを分圧出力端子11から出力する。なお、入力端子10は入力電圧端子7に同電位に接続されている。また、上記デジタルデータは分圧比n(=VOUT/VIN)を表すものである。
【0024】
基準抵抗体3は、固定抵抗値RSの抵抗素子により構成される。オペアンプ4,5はボルテージフォロア回路を形成し、オペアンプ4の正入力には、入力電圧端子6と基準抵抗体3の一端とが同電位に接続されている。また、オペアンプ4の出力は分圧回路2の入力端子9に同電位に接続され、オペアンプ5の出力は基準抵抗体3の他端に同電位に接続されている。また、オペアンプ5の正入力は分圧回路2の分圧出力端子11に同電位に接続されている。
【0025】
オペアンプ4は高入力インピーダンスのものであるので、入力電圧端子6からオペアンプ4には電流がほとんど流れない。従って、基準抵抗体3には、入力電圧端子6,7間に流れる電流iとほぼ同じ電流が流れる。また、オペアンプ5も高入力インピーダンスのものであるので、分圧回路2の分圧出力端子11からオペアンプ5に流れる電流もほぼ0である。従って、基準抵抗体3のオペアンプ5側の一端には、分圧回路2に分圧された分圧電圧値VOUTが印加されるので、基準抵抗体3には、入力電圧値VGと分圧電圧値VOUTとの差分が付与されることになる。
【0026】
ひずみゲージ擬似抵抗体1は、例えば、図6に示す従来のひずみ校正器60の代わりに、ひずみ測定器50およびブリッジ回路51に接続されて使用される。この場合、入力電圧端子6,7がブリッジ回路51の一辺の両端A,Bに接続され、外部から分圧回路8の制御端子8に任意の分圧比nを表すデジタルデータ(指令値)が入力されて、所望の任意の抵抗値が設定される。本実施形態によれば、ひずみゲージ擬似抵抗体1の抵抗値RGは、前記の式(3)で表され、ひずみゲージ擬似抵抗体1は、分圧比nに基づいて任意の抵抗値を発生することができる。
【0027】
(第2の実施形態)第1の実施形態で説明したひずみゲージ擬似抵抗体1は、例えば、構成要素のオペアンプ4,5のオフセット誤差等に起因して、その抵抗値RGに誤差が生じる。そのため、より精度のよい抵抗値を発生させることのできるひずみゲージ擬似抵抗体を第2の実施形態として説明する。図2は本発明の第2の実施形態のひずみゲージ擬似抵抗体の構成図である。この実施形態は本発明の第2の態様のひずみゲージ擬似抵抗体の実施形態である。
【0028】
図2を参照して、ひずみゲージ擬似抵抗体20は、第1の態様で説明したひずみゲージ擬似抵抗体に固定抵抗体15(抵抗値R)が並列に接続されて構成される。なお、第1の実施形態と同一の構成については第1の実施形態のと同一の参照番号を付与し、説明を省略する。
【0029】
ひずみゲージ擬似抵抗体20は、分圧回路2と、基準抵抗体3と、オペアンプ4,5と、固定抵抗体15と、後述のブリッジ回路を介して入力電圧VGが印加される一対の入力電圧端子16,17とを備える。このうち、分圧回路2と、基準抵抗体3と、オペアンプ4,5とを含む回路は、第1の態様のひずみゲージ擬似抵抗体の抵抗値RG=RS/(1−n)と同一の抵抗値を有する擬似的な抵抗体18を構成している。
【0030】
固定抵抗体15は、この抵抗体18に対して並列に接続されている。従って、ひずみゲージ擬似抵抗体20の抵抗値RZは、固定抵抗体15と、抵抗体18との並列接続による合成抵抗値となり、次式(5)で表される。なお、ひずみゲージ擬似抵抗体20の抵抗値RZは、ひずみゲージの標準抵抗値(公称抵抗値:例えば120Ω)の近傍の値を中心に所定の可変幅を有するようにRとRGの比率が設定されている。
【0031】
RZ=RS・R/(RS+(1−n)・R)・・・・・・・・・・(5)
【0032】
上述のひずみゲージ擬似抵抗体20の使用に際しては、第1の実施形態と同様に、ひずみ測定器50およびブリッジ回路51に接続され、任意の分圧比nを表すデジタルデータ(指令値)が入力されることにより、所望の任意の抵抗値が設定される。
【0033】
本実施形態によれば、ひずみゲージ擬似抵抗体20は、基準抵抗体3の抵抗値RSと固定抵抗体15の抵抗値Rと分圧比nで定まる任意の抵抗値を発生すると共に、抵抗体18に固定抵抗体15を並列に接続することにより、抵抗体18の構成要素、例えばオペアンプ4,5のオフセット電圧等による合成抵抗値RZの誤差を低減することができる。従って、ひずみゲージ擬似抵抗体20は、第1の実施形態よりも精度よく所望の任意の抵抗値を発生させることができる。
【0034】
(第3の実施形態)図3は本発明の第3の実施形態のひずみゲージ擬似抵抗体の構成図である。この実施形態は本発明の第2の態様のひずみゲージ擬似抵抗体の実施形態である。
【0035】
図3を参照して、ひずみゲージ擬似抵抗体21は、第1の態様で説明したひずみゲージ擬似抵抗体に固定抵抗体15(抵抗値R)が直列に接続されて構成される。ここで、第1の実施形態と同一の構成については第1の実施形態のと同一の参照番号を付与し、説明を省略する。また、ひずみゲージ擬似抵抗体21は、第2の実施形態のひずみゲージ擬似抵抗体20と同一の構成要素からなり、固定抵抗体15が擬似的な抵抗体18に対して直列に接続されている点のみが異なる。
【0036】
従って、ひずみゲージ擬似抵抗体21の抵抗値RZ′は、固定抵抗体15(抵抗値R)と、抵抗体18(抵抗値RG=RS/(1−n))の直列接続による合成抵抗値となり、次式(6)で表される。
【0037】
RZ′=R+RS/(1−n)・・・・・・・・・・(6)
【0038】
従って、ひずみゲージ擬似抵抗体21は、基準抵抗体3の抵抗値RSと固定抵抗体15の抵抗値Rと分圧比nとで定まる任意の抵抗値を発生することができる。上述のひずみゲージ擬似抵抗体21の使用に際しては、第1の実施形態と全く同様にして、ひずみ測定器50およびブリッジ回路51に接続され、任意の分圧比nを表すデジタルデータ(指令値)が入力されることにより、所望の任意の抵抗値が設定される。
【0039】
本実施形態によれば、固定抵抗体15を第1の態様のひずみゲージ擬似抵抗体に直列接続する構成により、入力電圧端子16,17間に印加される電圧値の許容範囲を拡大できる。つまり、測定用電圧として、第1の態様のひずみゲージ擬似抵抗体の許容される印加電圧を超えるような高電圧も入力電圧端子16,17間に印加できることとなる。
【0040】
(第4の実施形態)図4は本発明の第4の実施形態のひずみ校正器の構成図である。図4を参照して、ひずみ校正器30は、第2の実施形態のひずみゲージ擬似抵抗体20とコントロール部40とから構成される。ひずみゲージ擬似抵抗体20(抵抗値RZ)は第2の実施形態と同一のものであり、この構成については第2の実施形態のと同一の参照番号を付与し、説明を省略する。
【0041】
ひずみ校正器30のコントロール部40は、キー入力操作部41と、制御回路42と、記憶回路43と、インターフェース回路44と、主電源回路45と、表示器46と、表示回路47とを備えている。
【0042】
キー入力操作部41は、操作者の操作により、ひずみゲージ擬似抵抗体20の初期抵抗値やひずみ値(ひずみゲージ擬似抵抗体20に発生させようとする抵抗値に対応するひずみ設定値)を入力するためのものであり、例えば、初期抵抗値設定ボタン、ひずみ値設定ボタン、ひずみ発生ボタン等が設けられている。制御回路42は、マイクロプロセッサ等により構成され、後述の各種データ処理や制御処理を行う。記憶回路43は、ROM、RAM、EEPROM等により構成され、各種データや制御回路42が行う処理に必要なプログラム等を記憶保持する。
【0043】
インターフェース回路44は、制御回路42がコントロール部40の外部の図示しない操作器やパーソナルコンピュータ等との間で各種データの授受を行うための回路である。主電源回路45は、コントロール部40全体の電源電圧を商用電源等から生成する。なお、商用電源等に代えて電池を使用するようにしてもよい。表示器46は、制御回路42により表示回路47を介して駆動され、初期抵抗値やひずみ値等を表示する。
【0044】
上記構成のひずみ校正器30の作動を説明する。なお、ひずみゲージ擬似抵抗体20の初期抵抗値(本発明の無ひずみ状態に対応する抵抗値)をRZ0(添え字0で示す)、ひずみ発生時抵抗値(本発明の第2の抵抗値に相当する)をRZ ε(添え字εで示す)として説明する。また、この場合には、前記の(4)式は次式(7)で表される。
【0045】
RZ ε=RZ0・(K・ε+1)・・・・・・・・・・(7)
【0046】
本実施形態のひずみ校正器30では、あらかじめ、基準抵抗体3の抵抗値RS、固定抵抗体15の抵抗値R、ひずみゲージ擬似抵抗体20の対象とするひずみゲージのゲージ率Kの値が、ひずみ校正器30の外部の適宜の操作器等からインターフェース回路44及び制御回路42を介して記憶回路43に入力されて、記憶回路43に記憶保持される。尚、これらの値RS、R、Kはひずみ校正器30の製造段階で記憶回路43に記憶保持しておくようにしてもよい。
【0047】
まず、ひずみ校正器30の所定の操作等により、コントロール部40を動作させる。コントロール部40のキー入力操作部41(図4参照)の操作により、ひずみゲージ擬似抵抗体20に生じさせる所望の初期抵抗値RZ0が入力される(操作者は不図示の初期抵抗値設定ボタンを操作する)。制御回路42は、入力された初期抵抗値RZ0をひずみゲージ擬似抵抗体20に発生させるための分圧比n0を算出し、算出した分圧比n0を記憶回路43に記憶させる。なお、初期抵抗値RZ0を生じさせるための分圧比n0は、記憶回路43に記憶された値RS、Rと入力された初期抵抗値RZ0とを用いて次式(8)により算出される。この式(8)は前記の式(5)に基づいて得られる式である。
【0048】
n0=1+RS/R−RS/RZ0・・・・・・・・・・(8)
【0049】
次に、キー入力操作部41の操作により、操作者が発生させたい所望のひずみ値εを設定する操作を行う(操作者は不図示のひずみ値設定ボタンを操作する)。制御回路42は、キー入力操作部41から入力されたひずみ値εに基づいて、記憶回路43にあらかじめプログラムされた処理を行うことで、ひずみゲージ擬似抵抗体20の分圧回路2に供給するデジタルデータとして表される分圧比nε(前記の式(5)に基づき、ひずみ発生時に対応するひずみゲージ擬似抵抗体20の抵抗値RZ εを生じさせる分圧比)を求める。すなわち、制御回路42は、記憶回路43に記憶保持された初期状態の分圧比n0、基準抵抗体3の抵抗値RS、固定抵抗体15の抵抗値R、ゲージ率Kの各データを記憶回路43から読み込む。そして、読み込んだ上記の各データの値を用いて、次式(9)の演算を行うことで、分圧比nεを求め、求めた分圧比nεを記憶回路43に記憶保持させる。
【0050】
nε=(K・ε(1+RS/R)+n0)/(K・ε+1)・・・・・・・・・・(9)
【0051】
この式(9)は前記の式(5)、(7)に基づいて得られる。また、制御回路42は、初期抵抗値RZ0、ひずみゲージ擬似抵抗体20に発生させたい所望のひずみ値ε、求めた分圧比nεの値等を表示回路49を介して表示器48に適宜表示させる。
【0052】
尚、制御回路42は、キー入力操作部41より入力されたひずみ値εから、次式(10)により、ひずみ値εに対応する分圧比nεを求める処理を行うようにしてもよい。
【0053】
nε=1+RS/R−RS/(RZ0・(K・ε+1))・・・・・・・・・・(10)
【0054】
ひずみ校正時には、図5に示すように、ひずみ測定器50に接続されたブリッジ回路51を他の3つのダミー抵抗52〜54と共に形成するひずみゲージ55に代えて、ひずみ校正器30の入力電圧端子16,17が該ブリッジ回路51の接続端子56,57に接続される。
【0055】
次に、ひずみ校正器30のキー入力操作部41のひずみ発生ボタン(図示せず)を操作者が操作すると、制御回路42は、記憶回路43に記憶された分圧比nεを読み込んで、分圧比nεが表すデジタルデータをひずみゲージ擬似抵抗体20の分圧回路2に供給する。供給されたデジタルデータに応じて、ひずみゲージ擬似抵抗体20の抵抗値はひずみ時に対応する抵抗値RZ εに変化するので、ひずみ校正器30の入力電圧端子16,17間に抵抗値RZ εが発生する。このとき、ひずみ測定器50は、電源入力部A,C間にブリッジ回路51の電源電圧値Vを付与した状態で、ブリッジ回路51の出力部B,D間に生じる出力電圧値eを検出し、これを基にひずみ値ε′を測定することができる。
【0056】
上記実施形態によれば、ひずみ校正器30は、ひずみ測定開始時の無ひずみ状態に対応した初期抵抗値RZ0を任意に設定できると共に、所望のひずみ値εに応じた抵抗値RZ εを発生させる。従って、このひずみ校正器30を用いれば、ひずみ校正時にひずみ測定器50で測定されるひずみ値ε′とひずみ校正器30で設定されたひずみ値εとを対比することにより、ひずみ測定器50に接続されたブリッジ回路51のダミー抵抗52〜54を含む測定系に対して校正をすることができる。
【0057】
また、本実施形態のひずみ校正器30は、上述のような静的なひずみ校正の他に、動的なひずみ校正を可能とすることができる。この場合には、ひずみ校正器30の記憶回路43にひずみゲージ擬似抵抗体20の抵抗値を正弦波状に変化させるプログラムを予め記憶させておき、例えば正弦波の周期、ピーク値、中心値(初期抵抗値)を入力できるように定めておき、これらの入力値により定まる波形で抵抗値を正弦波状に連続的に変化させるようにすればよい。
【0058】
また、上記実施形態では、1ゲージ法のひずみ測定器のひずみ校正器として説明したが、ひずみゲージ擬似抵抗体を2つ備えるようにひずみ校正器を構成すれば、2ゲージ法のひずみ測定器のひずみ校正器とすることができる。
【0059】
尚、上記第1〜第4の実施形態では、ひずみゲージ擬似抵抗体を校正する分圧回路2は、D/A変換器として説明したが、分圧回路2を、D/A変換器と、分圧回路2の入力電圧を適宜分圧すると共に該D/A変換器の入力端子に接続された抵抗体とから構成するようにしてもよい。このように構成することによって、ひずみゲージ擬似抵抗体が発生する抵抗値の分解能を高めることができる
【図面の簡単な説明】
【図1】第1の実施形態のひずみゲージ擬似抵抗体を示す図。
【図2】第2の実施形態のひずみゲージ擬似抵抗体を示す図。
【図3】第3の実施形態のひずみゲージ擬似抵抗体を示す図。
【図4】第4の実施形態のひずみ校正器を示す図。
【図5】第4の実施形態のひずみ校正器を用いた校正方法を示す図。
【図6】従来のひずみ校正器を用いた校正方法を示す図。
【符号の説明】
1,20,21・・・ひずみゲージ擬似抵抗体、2・・・分圧回路、3・・・基準抵抗体、4,5・・・オペアンプ、6,7,16,17・・・入力電圧端子、8・・・制御端子、9,10・・・入力端子、11・・・分圧出力端子、15・・・固定抵抗体、18・・・抵抗体、30・・・ひずみ校正器、40・・・コントロール部、50・・・ひずみ測定器。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a strain gauge pseudo-resistor and a strain calibrator used for calibration of a strain measuring instrument and the like.
[0002]
[Prior art]
In strain measurement, a strain gauge whose resistance value changes according to strain is attached to an object. The strain gauge that detects the change in resistance value of the strain gauge and measures the strain is connected to a resistance circuit (a circuit composed of a dummy resistor) that constitutes a Wheatstone bridge circuit (bridge circuit) together with the strain gauge. Alternatively, a strain gauge is connected to the resistance circuit. The strain measuring device acquires a voltage signal of a level corresponding to the strain of the object from the bridge circuit while applying the power supply voltage to the bridge circuit, and obtains a strain value from the level of the voltage signal. Then, the obtained strain value is displayed on a display device, recorded in an appropriate storage medium, or output to the outside.
[0003]
A strain calibrator is used as a device for calibrating the strain measuring instrument such as an inspection of whether or not the strain measuring instrument correctly recognizes a strain value from a voltage signal (bridge output voltage) of a bridge circuit. . There are two known strain calibrators, one that generates a pseudo bridge output voltage and one that has a pseudo resistance value. However, in the former case, it is assumed that the distortion value and the output voltage of the bridge circuit are always in a constant relationship, so that the cause is the accuracy error of the dummy resistance of the bridge circuit and the distortion resistance value at the start of measurement. Calibration cannot be performed in consideration of the effect of initial unbalance of the bridge circuit. In particular, in the 1-gauge method, initial unbalance is likely to occur, and it is desirable to perform calibration in a measurement system including a dummy resistance of a bridge circuit, but such calibration cannot be performed with the former calibrator. For this reason, it is preferable that calibration is performed with the latter pseudo resistance value. FIG. 6 is known as this type.
[0004]
As shown in FIG. 6, the
[0005]
At the time of distortion calibration, the output voltage value e generated between the output parts B and D of the
[0006]
ε = ΔR / (K · R0(2)
However, R0Is the resistance value of the
[0007]
However, in the
[0008]
In particular, in order to perform calibration in consideration of variations in the initial resistance value of the strain gauge at the start of strain measurement (this is not necessarily the standard resistance value of the strain gauge), the
[0009]
[Problems to be solved by the invention]
In view of such a background, an object of the present invention is to provide a strain gauge pseudo-resistor that is equivalent to a strain gauge and can generate an arbitrary resistance value.
[0010]
Another object of the present invention is to provide a strain calibrator capable of arbitrarily setting an initial resistance value and generating a wide range of resistance values.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, the strain gauge pseudo-resistor according to the first aspect of the present invention is a strain gauge pseudo-resistor that generates a resistance value equivalent to a strain gauge that generates a resistance change according to strain. A pair of input voltage terminals, a command value is input, and a voltage dividing circuit that divides the input voltage value input to the pair of input voltage terminals to a voltage value corresponding to the command value; A fixed resistance value, a difference between the input voltage value and the voltage value divided by the voltage dividing circuit is applied, and a current substantially equal to a current flowing between the pair of input voltage terminals flows. And a resistance value between the pair of input voltage terminals is defined based on the command value.
[0012]
According to the present invention, the voltage dividing circuit divides the input voltage value input to the pair of input voltage terminals in accordance with the input command value. Here, the command value indicates, for example, data representing a voltage division ratio between the input voltage value and the divided voltage value. The difference between the divided voltage value and the input voltage value is applied to the reference resistor, and a current substantially equal to the current flowing between the input voltage terminals flows through the reference resistor. Therefore, since the currents flowing between the reference resistor and the input voltage terminal are substantially equal, the resistance value between the input voltage terminals is defined by the divided voltage value, in other words, the command value input to the voltage dividing circuit. Will be. Therefore, the strain gauge pseudo-resistor can generate any desired resistance value based on the command value. For example, a D / A converter is suitable as the voltage dividing circuit.
[0013]
In the strain gauge pseudo-resistor according to the first aspect of the present invention, one of the pair of input voltage terminals is connected to one end of the reference resistor, and the input of the voltage dividing circuit via the first operational amplifier. Connected to the other terminal of the voltage dividing circuit, and the voltage dividing output terminal of the voltage dividing circuit is connected to the other end of the reference resistor via a second operational amplifier. It is preferable to do.
[0014]
According to the present invention, since the first and second operational amplifiers have sufficiently large input impedance and sufficiently low output impedance, the voltage applied between the pair of input terminals of the voltage dividing circuit via the first operational amplifier. Is the potential difference between the input voltage terminals, that is, the input voltage value VGIs equal to Further, almost no current flows from one of the input voltage terminals to the voltage dividing circuit, and the current i flowing between the input voltage terminals and the current flowing through the reference resistor are substantially equal. Similarly, the voltage applied to the other end of the reference resistor via the second operational amplifier is the divided voltage value V of the voltage dividing circuit.OUTIs equal to Therefore, the reference resistor has an input voltage value VGAnd divided voltage value VOUTThe difference is applied. Therefore, the voltage division ratio n (= VOUT/ VG) And the resistance value R of the reference resistorSFrom the above, the resistance value R of the strain gauge pseudo-resistorG(= VG/ I) is expressed by the following equation (3).
[0015]
RG= RS/ (1-n) (3)
[0016]
Therefore, this strain gauge pseudo-resistor can generate any desired resistance value based on the voltage division ratio n.
[0017]
In order to achieve the above object, the strain gauge pseudo-resistor according to the second aspect of the present invention is connected in parallel or in series to the strain gauge pseudo-resistor according to the first aspect of the present invention. And a fixed resistor.
[0018]
That is, the strain gauge pseudo-resistor of the first aspect (resistance value RG) To a new strain gauge pseudo-resistor (combined resistance value R) by connecting a fixed resistor (resistance value R) in parallel toZ= R ・ RG/ (RG+ R)), the combined resistance value R due to the offset voltage of the operational amplifier, for example, the constituent elements of the strain gauge pseudo-resistor of the first aspectZCan be reduced. The resistance value R of the fixed resistor is the combined resistance value RZIn order to reduce the error of R << RGIt is preferable to set so that. However, the combined resistance value RZIs set to a value close to the standard resistance value of the strain gauge (nominal resistance value: for example, 120Ω), so the combined resistance value RZR and R, taking into account the variable width ofGIt is preferable to determine the ratio. Further, the strain gauge pseudo-resistor (resistance value R of the first aspect)G) Is connected in series with a fixed resistor (resistance value R) and a new strain gauge pseudo-resistance (resistance value R)Z'= RGWhen + R) is configured, the allowable voltage range of the strain gauge pseudo-resistor according to the second aspect is expanded, so that a case where a high voltage is applied during strain calibration can be dealt with.
[0019]
Next, in order to achieve the above object, the strain calibrator of the present invention includes the strain gauge pseudo-resistor according to the first or second aspect of the present invention, and the strain gauge pseudo corresponding to the unstrained state. First resistance value R determined in advance as the resistance value of the resistor0And the desired strain value ε, the second resistance value R calculated by the following equation (4)εIs generated in the strain gauge pseudo-resistor.
Rε= R0・ (K ・ ε + 1) (4)
Where K: Gauge rate
[0020]
According to the present invention, the strain calibrator includes the strain gauge pseudo-resistor capable of generating an arbitrary resistance value determined by the fixed resistance value and the command value of the reference resistor. In the strain calibrator, the initial resistance value corresponding to the unstrained state at the start of strain measurement of the strain gauge pseudo-resistor at the time of strain calibration is the first resistance value R.0As predetermined. At this time, the first resistance value R of the strain gauge pseudo-resistor0Can be set to any value within the range of resistance values that can be generated by the strain gauge pseudo-resistor. When a desired strain value ε generated during strain calibration is input to the strain calibrator, a second resistance value that is a resistance value corresponding to the strain occurrence of the strain gauge pseudo-resistor is calculated based on the equation (4). RεControls the command value to occur in the strain gauge pseudo-resistor. Therefore, it is possible to provide a strain calibrator that can arbitrarily set the initial resistance value and generate a wide range of resistance values. In addition, the gauge factor K in said Formula (4) shows the gauge factor of the strain gauge which the strain gauge pseudo-resistor makes object more specifically.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(First Embodiment) FIG. 1 is a block diagram of a strain gauge pseudo-resistor according to a first embodiment of the present invention. This embodiment is an embodiment of the strain gauge pseudo-resistor according to the first aspect of the present invention.
[0022]
Referring to FIG. 1, a strain gauge pseudo-resistor 1 includes an input voltage value V through a voltage dividing circuit 2, a
[0023]
The voltage dividing circuit 2 is composed of, for example, a 16-bit D / A converter, and inputs 16-bit digital data (corresponding to a command value of the present invention) to the
[0024]
The
[0025]
Since the operational amplifier 4 has a high input impedance, almost no current flows from the input voltage terminal 6 to the operational amplifier 4. Therefore, the
[0026]
The strain gauge pseudo-resistor 1 is used, for example, connected to a
[0027]
(Second Embodiment) The strain gauge pseudo-resistor 1 described in the first embodiment has a resistance value R caused by, for example, an offset error of
[0028]
With reference to FIG. 2, the
[0029]
The
[0030]
The fixed
[0031]
RZ= RS・ R / (RS+ (1-n) · R) (5)
[0032]
When using the
[0033]
According to this embodiment, the
[0034]
(Third Embodiment) FIG. 3 is a block diagram of a strain gauge pseudo-resistor according to a third embodiment of the present invention. This embodiment is an embodiment of the strain gauge pseudo-resistor according to the second aspect of the present invention.
[0035]
With reference to FIG. 3, the
[0036]
Therefore, the resistance value R of the strain gauge pseudo-resistor 21Z'Indicates a fixed resistor 15 (resistance value R) and a resistor 18 (resistance value R).G= RS/ (1-n)) is a combined resistance value by series connection, and is represented by the following equation (6).
[0037]
RZ'= R + RS/ (1-n) (6)
[0038]
Therefore, the
[0039]
According to this embodiment, the allowable range of the voltage value applied between the
[0040]
(Fourth Embodiment) FIG. 4 is a block diagram of a strain calibrator according to a fourth embodiment of the present invention. With reference to FIG. 4, the
[0041]
The
[0042]
The key
[0043]
The
[0044]
The operation of the
[0045]
RZ ε= RZ0・ (K ・ ε + 1) (7)
[0046]
In the
[0047]
First, the
[0048]
n0= 1 + RS/ R-RS/ RZ0(8)
[0049]
Next, an operation for setting a desired strain value ε desired to be generated by the operator is performed by operating the key input operation unit 41 (the operator operates a strain value setting button (not shown)). The
[0050]
nε= (K · ε (1 + RS/ R) + n0) / (K · ε + 1) (9)
[0051]
This equation (9) is obtained based on the above equations (5) and (7). Further, the
[0052]
Note that the
[0053]
nε= 1 + RS/ R-RS/ (RZ0・ (K ・ ε + 1)) …… (10)
[0054]
At the time of strain calibration, as shown in FIG. 5, instead of the
[0055]
Next, when the operator operates a strain generation button (not shown) of the key
[0056]
According to the above embodiment, the
[0057]
Further, the
[0058]
In the above embodiment, the strain calibrator of the 1 gauge strain measuring instrument has been described. However, if the strain calibrator is configured to include two strain gauge pseudo-resistors, It can be a strain calibrator.
[0059]
In the first to fourth embodiments, the voltage dividing circuit 2 for calibrating the strain gauge pseudo-resistor has been described as a D / A converter. However, the voltage dividing circuit 2 is a D / A converter, You may make it comprise from the resistor connected to the input terminal of this D / A converter while dividing the input voltage of the voltage dividing circuit 2 suitably. By comprising in this way, the resolution | decomposability of the resistance value which a strain gauge pseudo-resistor generate | occur | produces can be raised.
[Brief description of the drawings]
FIG. 1 is a diagram showing a strain gauge pseudo-resistor according to a first embodiment.
FIG. 2 is a view showing a strain gauge pseudo-resistor according to a second embodiment.
FIG. 3 is a view showing a strain gauge pseudo-resistor according to a third embodiment.
FIG. 4 is a diagram showing a strain calibrator according to a fourth embodiment.
FIG. 5 is a diagram showing a calibration method using the strain calibrator of the fourth embodiment.
FIG. 6 is a diagram showing a calibration method using a conventional strain calibrator.
[Explanation of symbols]
1, 20, 21 ... Strain gauge pseudo resistor, 2 ... Voltage divider circuit, 3 ... Reference resistor, 4, 5 ... Operational amplifier, 6, 7, 16, 17 ...
Claims (4)
一対の入力電圧端子と、
指令値が入力され、前記一対の入力電圧端子に入力される入力電圧値を前記指令値に応じた電圧値とするように分圧する分圧回路と、
所定の固定抵抗値を有し、前記入力電圧値と前記分圧回路により分圧された電圧値との差分が印加され、且つ、前記一対の入力電圧端子間に流れる電流とほぼ同等の電流が流れるように設けられた基準抵抗体と、
を備え、
前記一対の入力電圧端子間の抵抗値が前記指令値に基づいて規定されることを特徴とするひずみゲージ擬似抵抗体。A strain gauge pseudo-resistor that generates a resistance value equivalent to a strain gauge that generates a resistance change according to strain,
A pair of input voltage terminals;
A voltage dividing circuit that divides the input voltage value inputted to the pair of input voltage terminals into a voltage value corresponding to the command value;
A current having a predetermined fixed resistance value, a difference between the input voltage value and the voltage value divided by the voltage dividing circuit is applied, and a current substantially equal to a current flowing between the pair of input voltage terminals is A reference resistor provided to flow;
With
A strain gauge pseudo-resistor, wherein a resistance value between the pair of input voltage terminals is defined based on the command value.
無ひずみ状態に対応する前記ひずみゲージ擬似抵抗体の抵抗値として予め定められた第1の抵抗値R0と所望のひずみ値εとから、次式(1)によって算出される第2の抵抗値Rεを前記ひずみゲージ擬似抵抗体に生じさせることを特徴とするひずみ校正器。
Rε=R0・(K・ε+1)・・・・・・・・・・(1)
ただし、K:ゲージ率The strain gauge pseudo-resistor according to any one of claims 1 to 3,
A second resistance value calculated by the following equation (1) from a first resistance value R0 that is predetermined as a resistance value of the strain gauge pseudo-resistor corresponding to an unstrained state and a desired strain value ε. calibrator strain characterized by causing R epsilon to the strain gauge pseudo resistor.
R ε = R 0 · (K · ε + 1) (1)
Where K: Gauge rate
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002233277A JP3619816B2 (en) | 2002-08-09 | 2002-08-09 | Strain gauge pseudo-resistor and strain calibrator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002233277A JP3619816B2 (en) | 2002-08-09 | 2002-08-09 | Strain gauge pseudo-resistor and strain calibrator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004069660A JP2004069660A (en) | 2004-03-04 |
JP3619816B2 true JP3619816B2 (en) | 2005-02-16 |
Family
ID=32018441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002233277A Expired - Fee Related JP3619816B2 (en) | 2002-08-09 | 2002-08-09 | Strain gauge pseudo-resistor and strain calibrator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3619816B2 (en) |
-
2002
- 2002-08-09 JP JP2002233277A patent/JP3619816B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004069660A (en) | 2004-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020160073A (en) | Devices and methods for smart sensor application | |
CN103323642B (en) | internal self-check resistance bridge and method | |
RU2345377C1 (en) | Self-acting calibrator of standards of measuring and computing complex | |
CN100453037C (en) | System for measuring and indicating changes in living body resistance | |
JP3309380B2 (en) | Digital measuring instrument | |
JP3619816B2 (en) | Strain gauge pseudo-resistor and strain calibrator | |
US8872530B2 (en) | Method for correcting the voltage measured across the terminals of a sensor | |
JP3961995B2 (en) | Multi-channel strain measurement circuit | |
JP4745897B2 (en) | Strain measurement circuit by 1 gauge method | |
JP5437654B2 (en) | Temperature measuring device | |
JP4941164B2 (en) | Reference voltage calibration circuit and method | |
JPS6314784B2 (en) | ||
JP4160683B2 (en) | Strain measurement system | |
JP2007209545A (en) | Bioelectrical impedance measuring instrument | |
JP3716308B2 (en) | High resistance measuring method and high resistance measuring apparatus | |
JPH09113431A (en) | Material tester | |
KR102279949B1 (en) | Direct current low current meter calibration using high resistance | |
KR19980076201A (en) | Temperature measuring device using RTD | |
RU2468334C1 (en) | Method of correction of results of measurement by strain gage bridge transducer with tool amplifier | |
JP2005241305A (en) | Phase adjustment circuit of watthour meter | |
JPH0769246B2 (en) | Leakage position detection device | |
JP2000055608A (en) | Strain measuring method | |
JP2020134330A (en) | Heat conduction vacuum gauge | |
JP3681359B2 (en) | Strain measuring method and multi-point strain measuring system | |
RU2469339C1 (en) | Measuring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |