JP3617442B2 - グランド接続方式 - Google Patents
グランド接続方式 Download PDFInfo
- Publication number
- JP3617442B2 JP3617442B2 JP2000328367A JP2000328367A JP3617442B2 JP 3617442 B2 JP3617442 B2 JP 3617442B2 JP 2000328367 A JP2000328367 A JP 2000328367A JP 2000328367 A JP2000328367 A JP 2000328367A JP 3617442 B2 JP3617442 B2 JP 3617442B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- set voltage
- voltage
- potential
- signal ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はグランド接続方式に係り、特にフレームグランドと、これとは分離されたシグナルグランドとの間を接続するプリント基板のグランド接続方式に関する。
【０００２】
【従来の技術】
図３は従来のグランド接続方式の一例の斜視図を示す。同図において、プリント基板（ＰＣＢ：Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）の絶縁体１上に、ＰＣＢシグナルグランド（Ｓ．Ｇ）２が設けられ、また、このＳ．Ｇ２とは分離して絶縁体１上にＰＣＢフレームグランド（Ｆ．Ｇ）３が設けられている。従来のグランド接続方式では、このＳ．Ｇ２とＦ．Ｇ３との間をチップ０Ω抵抗４により半田付けで接続している。チップ０Ω抵抗４はジャンパー線である場合もある。
【０００３】
また、従来、ＰＣＢを筐体へネジ止めする機械穴に、導体でできたパッドを設けることで、ＰＣＢ上のグランド（Ｓ．Ｇ）を筐体Ｓ．Ｇへ接続する場合もある。これらの方法により、多点でＰＣＢ上のＳ．Ｇを筐体Ｆ．Ｇへ接続することにより、ＰＣＢ上で発生するコモンモードノイズ（Ｆ．ＧとＰＣＢ上の回路の出力端子間で発生するノイズ）を除去でき、ＰＣＢからの放射ノイズを低減することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の多点接地仕様のＰＣＢにおいては、次のような課題がある。第１の課題は、Ｓ．Ｇ２とＦ．Ｇ３との接続にチップ０Ω抵抗４又はジャンパー線を使用するため、一度接続してしまうと、容易に切り離せないということである。多点接地を採用することは、Ｓ．ＧラインとＦ．Ｇラインでループを形成することになるので、このループの規模とリンクしたノイズが装置上に存在する場合は、逆に放射ノイズを増加させることにつながる。
【０００５】
装置上に存在するノイズは、通常予測しがたいものであり、装置動作にも依存する。従って、装置が正常動作するようになってから、接地／分離個所の最適化が必要であるが、従来の接続方式では、容易に接続／分離を変更することができない。
【０００６】
第２の課題は、多点接地を採用した場合には、ＰＣＢ上の回路が直接に筐体と接続されるため、筐体外からの外来ノイズに回路が晒されるということである。特にＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）のような高電圧のノイズにＰＣＢ上の回路が晒された場合は、装置の誤動作にもつながる場合がある。
【０００７】
つまり、ＰＣＢ上のＳ．ＧとＦ．Ｇとを切り離した一点接地を採用すると、コモンモードノイズ増加で放射ノイズが増加し、接続した場合（多点接地を採用した場合）には、ＥＳＤ等外来ノイズに対して誤動作する可能性が増加することになる。しかし、従来のグランド接続方式では、それらに柔軟に対応することが困難である。
【０００８】
本発明は以上の点に鑑みなされたもので、必要なときにのみＰＣＢ上のＳ．ＧをＦ．Ｇへ自動的に接続することで、放射ノイズの増加や外来ノイズに柔軟に対応しえるグランド接続方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上記の目的を達成するため、プリント基板上に分離して設けられたシグナルグランドとフレームグランドとの間を接続するグランド接続方式において、シグナルグランドの電位と予め設定した所定の第１の設定電圧とを比較する比較手段と、比較手段によりシグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときに比較手段の出力によりオンとされ、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときに比較手段の出力によりオフとされる、一端がシグナルグランドに接続されたスイッチング素子と、スイッチング素子の他端とフレームグランドとの間に接続され、所定の第２の設定電圧以上の入力信号を第２の設定電圧にクリップするクリップ回路とを有し、スイッチング素子がオンの期間はスイッチング素子及びクリップ回路を介して、シグナルグランドとフレームグランドを接続する構成としたものである。
【００１０】
また、上記の目的を達成するため、本発明は、プリント基板上に分離して設けられたシグナルグランドとフレームグランドとの間を接続するグランド接続方式において、シグナルグランドの電位と予め設定した所定の第１の設定電圧とを比較する比較手段と、比較手段によりシグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときに比較手段の出力によりオンとされ、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときに比較手段の出力によりオフとされる、一端がフレームグランドに接続されたスイッチング素子と、スイッチング素子の他端とシグナルグランドとの間に接続され、所定の第２の設定電圧以上の入力信号を第２の設定電圧にクリップするクリップ回路とを有し、スイッチング素子がオンの期間はスイッチング素子及びクリップ回路を介して、シグナルグランドとフレームグランドを接続する構成としたものである。
【００１１】
本発明では、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときには、スイッチング素子によりシグナルグランドとフレームグランドを分離し、シグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときには、スイッチング素子及びクリップ回路を通してシグナルグランドとフレームグランドを接続することができる。
【００１２】
ここで、上記の比較手段は、第１の設定電圧を発生する電圧源と、シグナルグランドの電位と電圧源からの第１の設定電圧とを比較するコンパレータとよりなることを特徴とする。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるグランド接続方式の一実施の形態の構成図を示す。同図において、コンパレータ１１はその反転入力端子が第１の設定電圧Ｖ１を発生する直流電圧源１８の正側端子に接続され、また、その非反転入力端子がＰＣＢシグナルグランド（Ｓ．Ｇ）１６に接続されている。直流電圧源１８の負側端子はＰＣＢ上のフレームグランド（Ｆ．Ｇ）１５に接続されており、コンパレータ１１の第１の設定電圧Ｖ１は、Ｆ．Ｇ１５を基準に設定される。
【００１４】
更に、コンパレータ１１の出力端子は、スイッチング用のＮチャネルＭＯＳ型トランジスタ１７のゲートに接続されている。トランジスタ１７のドレイン及びソースの一方はＳ．Ｇ１６に接続され、他方はダイオード１２及び直流電圧原１３からなるクリップ回路１４を介してＦ．Ｇ１５に接続されている。直流電圧源１３の正側端子はダイオード１２のカソードに接続され、負側端子はＦ．Ｇ１５に接続されており、ダイオード１２に対して第２の設定電圧Ｖ２を印加している。通常、この第２の設定電圧Ｖ２は上記の第１の設定電圧Ｖ１と同一値であるが、異なる値に設定することもできる。
【００１５】
コンパレータ１１はＦ．Ｇ１５と基板グランドであるＳ．Ｇ１６とを接続するためのトランジスタ１７をスイッチング制御する。クリップ回路１４は、トランジスタ１７がオンのときに、直流電圧源１３の直流電圧以上のＳ．Ｇグランド電位を直流電圧源１３の直流電圧にクリップする。
【００１６】
次に、本実施の形態の動作について図２のタイムチャートを併せ参照して説明する。コンパレータ１１は非反転入力端子に入力される、図２（Ａ）にＩで示すＳ．Ｇ１６のグランド電位と、反転入力端子に入力される同図（Ａ）にＩＩで示す所定の設定電圧Ｖ１とを比較しており、Ｓ．Ｇ１６のグランド電位Ｉが設定電圧ＩＩ（Ｖ１）よりも低い期間ではコンパレータ１１はローレベルの信号をトランジスタ１７のゲートに印加するので、トランジスタ１７は図２（Ｂ）にＡ領域で示すようにオフとされている。
【００１７】
従って、このトランジスタ１７がオフの期間（Ａ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続されることはなく、よって、ＥＳＤ等の外来ノイズがやってきても、ＰＣＢ上の回路と筐体とが、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続されていないことで分離されているので、回路の誤動作を防止できる。
【００１８】
一方、Ｓ．Ｇ１６のグランド電位Ｉが設定電圧ＩＩ（Ｖ１）以上である期間では、コンパレータ１１はハイレベルの信号をトランジスタ１７のゲートに印加するので、トランジスタ１７は図２（Ｂ）にＢ領域で示すようにオンとされる。
【００１９】
従って、このトランジスタ１７がオンの期間（Ｂ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とがトランジスタ１７及びクリップ回路１４を介して接続され、Ｓ．Ｇ１６のグランド電位は、図２（Ｃ）にＩＩＩで示すように、直流電圧源１３の電圧ＩＶ（Ｖ２）にクリップされる。すなわち、ＩＶで示す直流電圧源１３の電圧Ｖ２が上記のコンパレータ１１の設定電圧Ｖ１と等しいとすると、Ｓ．Ｇ１６のグランド電位が設定電圧Ｖ１（＝Ｖ２）以上のときには、ダイオード１２がオンとなり直流電圧源１３の電圧Ｖ２と等しくなるため、Ｓ．Ｇのグランド電位を設定電圧Ｖ１（＝Ｖ２）まで下げることができる。
【００２０】
従って、この実施の形態では、Ｓ．Ｇ１６のグランド電位が設定電圧ＩＩ（Ｖ１＝Ｖ２）以上のときには、Ｓ．Ｇ１６とＦ．Ｇ１５とがクリップ回路１４を介して自動的に接続されるので、Ｓ．Ｇ１６で発生したコモンモードノイズのうち、設定電圧ＩＩ（Ｖ１＝Ｖ２）以上の分を除去でき、これにより放射ノイズを低減することができる。
【００２１】
なお、この場合、通常安全接地はとられるので、基板のＳ．Ｇ１６をＦ．Ｇ１５へ接続することは多点接地となるが、これによって必要最低限の間のみ多点接地になるので、多点接地を採用した場合の欠点であるＥＳＤにて問題が発生する確率もかなり下げることができる。このような動作をする本実施の形態のグランド接続回路をＰＣＢ上に複数設けることで、ＰＣＢ上のコモンモードノイズを細かく除去することができる。
【００２２】
なお、本発明は上記の実施の形態に限定されるものではなく、例えばクリップ回路１４はトランジスタ１７とＳ．Ｇ１６の間に設け、かつ、トランジスタ１７のクリップ回路１４に接続されていない方の端子（ドレイン又はソース）をＦ．Ｇ１５に接続するようにしてもよい。また、クリップ回路１４は図１に示したダイオードクリップ回路以外のトランジスタを使用した構成でもよく、また、トランジスタ１７は他のスイッチング素子でもよい。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときには、スイッチング素子によりシグナルグランドとフレームグランドを分離するようにしたため、ＥＳＤ等の外来ノイズにＰＣＢ上の回路が晒されても、ＰＣＢ上の回路と筐体とがシグナルグランドとフレームグランドとが接続されていないことで分離されており、よって回路の誤動作を大幅に低減することができる。
【００２４】
また、本発明によれば、シグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときには、スイッチング素子及びクリップ回路を通してシグナルグランドとフレームグランドを自動的に接続するようにしたため、ＰＣＢ上で発生するコモンモードノイズをクリップ回路の第２の設定電圧まで除去でき、これにより放射ノイズを低減することができる。
【００２５】
以上より、本発明によれば、シグナルグランドの電位とフレームグランドを基準とする第１の設定電圧との大小比較結果に応じて、フレームグランドとシグナルグランドとの間の接続を適応的に分離又は接続することができ、通常予測しがたい装置上に存在するノイズに対して柔軟、かつ、最適なノイズ低減、回路誤動作防止ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の構成図である。
【図２】図１の動作説明用タイムチャートである。
【図３】従来の一例の構成図である。
【符号の説明】
１１ コンパレータ
１２ ダイオード
１３、１８ 直流電圧源
１４ クリップ回路
１５ ＰＣＢ上のフレームグランド（Ｆ．Ｇ）
１７ ＰＣＢシグナルグランド（Ｓ．Ｇ）
【発明の属する技術分野】
本発明はグランド接続方式に係り、特にフレームグランドと、これとは分離されたシグナルグランドとの間を接続するプリント基板のグランド接続方式に関する。
【０００２】
【従来の技術】
図３は従来のグランド接続方式の一例の斜視図を示す。同図において、プリント基板（ＰＣＢ：Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）の絶縁体１上に、ＰＣＢシグナルグランド（Ｓ．Ｇ）２が設けられ、また、このＳ．Ｇ２とは分離して絶縁体１上にＰＣＢフレームグランド（Ｆ．Ｇ）３が設けられている。従来のグランド接続方式では、このＳ．Ｇ２とＦ．Ｇ３との間をチップ０Ω抵抗４により半田付けで接続している。チップ０Ω抵抗４はジャンパー線である場合もある。
【０００３】
また、従来、ＰＣＢを筐体へネジ止めする機械穴に、導体でできたパッドを設けることで、ＰＣＢ上のグランド（Ｓ．Ｇ）を筐体Ｓ．Ｇへ接続する場合もある。これらの方法により、多点でＰＣＢ上のＳ．Ｇを筐体Ｆ．Ｇへ接続することにより、ＰＣＢ上で発生するコモンモードノイズ（Ｆ．ＧとＰＣＢ上の回路の出力端子間で発生するノイズ）を除去でき、ＰＣＢからの放射ノイズを低減することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の多点接地仕様のＰＣＢにおいては、次のような課題がある。第１の課題は、Ｓ．Ｇ２とＦ．Ｇ３との接続にチップ０Ω抵抗４又はジャンパー線を使用するため、一度接続してしまうと、容易に切り離せないということである。多点接地を採用することは、Ｓ．ＧラインとＦ．Ｇラインでループを形成することになるので、このループの規模とリンクしたノイズが装置上に存在する場合は、逆に放射ノイズを増加させることにつながる。
【０００５】
装置上に存在するノイズは、通常予測しがたいものであり、装置動作にも依存する。従って、装置が正常動作するようになってから、接地／分離個所の最適化が必要であるが、従来の接続方式では、容易に接続／分離を変更することができない。
【０００６】
第２の課題は、多点接地を採用した場合には、ＰＣＢ上の回路が直接に筐体と接続されるため、筐体外からの外来ノイズに回路が晒されるということである。特にＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）のような高電圧のノイズにＰＣＢ上の回路が晒された場合は、装置の誤動作にもつながる場合がある。
【０００７】
つまり、ＰＣＢ上のＳ．ＧとＦ．Ｇとを切り離した一点接地を採用すると、コモンモードノイズ増加で放射ノイズが増加し、接続した場合（多点接地を採用した場合）には、ＥＳＤ等外来ノイズに対して誤動作する可能性が増加することになる。しかし、従来のグランド接続方式では、それらに柔軟に対応することが困難である。
【０００８】
本発明は以上の点に鑑みなされたもので、必要なときにのみＰＣＢ上のＳ．ＧをＦ．Ｇへ自動的に接続することで、放射ノイズの増加や外来ノイズに柔軟に対応しえるグランド接続方式を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は上記の目的を達成するため、プリント基板上に分離して設けられたシグナルグランドとフレームグランドとの間を接続するグランド接続方式において、シグナルグランドの電位と予め設定した所定の第１の設定電圧とを比較する比較手段と、比較手段によりシグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときに比較手段の出力によりオンとされ、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときに比較手段の出力によりオフとされる、一端がシグナルグランドに接続されたスイッチング素子と、スイッチング素子の他端とフレームグランドとの間に接続され、所定の第２の設定電圧以上の入力信号を第２の設定電圧にクリップするクリップ回路とを有し、スイッチング素子がオンの期間はスイッチング素子及びクリップ回路を介して、シグナルグランドとフレームグランドを接続する構成としたものである。
【００１０】
また、上記の目的を達成するため、本発明は、プリント基板上に分離して設けられたシグナルグランドとフレームグランドとの間を接続するグランド接続方式において、シグナルグランドの電位と予め設定した所定の第１の設定電圧とを比較する比較手段と、比較手段によりシグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときに比較手段の出力によりオンとされ、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときに比較手段の出力によりオフとされる、一端がフレームグランドに接続されたスイッチング素子と、スイッチング素子の他端とシグナルグランドとの間に接続され、所定の第２の設定電圧以上の入力信号を第２の設定電圧にクリップするクリップ回路とを有し、スイッチング素子がオンの期間はスイッチング素子及びクリップ回路を介して、シグナルグランドとフレームグランドを接続する構成としたものである。
【００１１】
本発明では、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときには、スイッチング素子によりシグナルグランドとフレームグランドを分離し、シグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときには、スイッチング素子及びクリップ回路を通してシグナルグランドとフレームグランドを接続することができる。
【００１２】
ここで、上記の比較手段は、第１の設定電圧を発生する電圧源と、シグナルグランドの電位と電圧源からの第１の設定電圧とを比較するコンパレータとよりなることを特徴とする。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になるグランド接続方式の一実施の形態の構成図を示す。同図において、コンパレータ１１はその反転入力端子が第１の設定電圧Ｖ１を発生する直流電圧源１８の正側端子に接続され、また、その非反転入力端子がＰＣＢシグナルグランド（Ｓ．Ｇ）１６に接続されている。直流電圧源１８の負側端子はＰＣＢ上のフレームグランド（Ｆ．Ｇ）１５に接続されており、コンパレータ１１の第１の設定電圧Ｖ１は、Ｆ．Ｇ１５を基準に設定される。
【００１４】
更に、コンパレータ１１の出力端子は、スイッチング用のＮチャネルＭＯＳ型トランジスタ１７のゲートに接続されている。トランジスタ１７のドレイン及びソースの一方はＳ．Ｇ１６に接続され、他方はダイオード１２及び直流電圧原１３からなるクリップ回路１４を介してＦ．Ｇ１５に接続されている。直流電圧源１３の正側端子はダイオード１２のカソードに接続され、負側端子はＦ．Ｇ１５に接続されており、ダイオード１２に対して第２の設定電圧Ｖ２を印加している。通常、この第２の設定電圧Ｖ２は上記の第１の設定電圧Ｖ１と同一値であるが、異なる値に設定することもできる。
【００１５】
コンパレータ１１はＦ．Ｇ１５と基板グランドであるＳ．Ｇ１６とを接続するためのトランジスタ１７をスイッチング制御する。クリップ回路１４は、トランジスタ１７がオンのときに、直流電圧源１３の直流電圧以上のＳ．Ｇグランド電位を直流電圧源１３の直流電圧にクリップする。
【００１６】
次に、本実施の形態の動作について図２のタイムチャートを併せ参照して説明する。コンパレータ１１は非反転入力端子に入力される、図２（Ａ）にＩで示すＳ．Ｇ１６のグランド電位と、反転入力端子に入力される同図（Ａ）にＩＩで示す所定の設定電圧Ｖ１とを比較しており、Ｓ．Ｇ１６のグランド電位Ｉが設定電圧ＩＩ（Ｖ１）よりも低い期間ではコンパレータ１１はローレベルの信号をトランジスタ１７のゲートに印加するので、トランジスタ１７は図２（Ｂ）にＡ領域で示すようにオフとされている。
【００１７】
従って、このトランジスタ１７がオフの期間（Ａ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続されることはなく、よって、ＥＳＤ等の外来ノイズがやってきても、ＰＣＢ上の回路と筐体とが、Ｓ．Ｇ１６とＦ．Ｇ１５とが接続されていないことで分離されているので、回路の誤動作を防止できる。
【００１８】
一方、Ｓ．Ｇ１６のグランド電位Ｉが設定電圧ＩＩ（Ｖ１）以上である期間では、コンパレータ１１はハイレベルの信号をトランジスタ１７のゲートに印加するので、トランジスタ１７は図２（Ｂ）にＢ領域で示すようにオンとされる。
【００１９】
従って、このトランジスタ１７がオンの期間（Ｂ領域）では、Ｓ．Ｇ１６とＦ．Ｇ１５とがトランジスタ１７及びクリップ回路１４を介して接続され、Ｓ．Ｇ１６のグランド電位は、図２（Ｃ）にＩＩＩで示すように、直流電圧源１３の電圧ＩＶ（Ｖ２）にクリップされる。すなわち、ＩＶで示す直流電圧源１３の電圧Ｖ２が上記のコンパレータ１１の設定電圧Ｖ１と等しいとすると、Ｓ．Ｇ１６のグランド電位が設定電圧Ｖ１（＝Ｖ２）以上のときには、ダイオード１２がオンとなり直流電圧源１３の電圧Ｖ２と等しくなるため、Ｓ．Ｇのグランド電位を設定電圧Ｖ１（＝Ｖ２）まで下げることができる。
【００２０】
従って、この実施の形態では、Ｓ．Ｇ１６のグランド電位が設定電圧ＩＩ（Ｖ１＝Ｖ２）以上のときには、Ｓ．Ｇ１６とＦ．Ｇ１５とがクリップ回路１４を介して自動的に接続されるので、Ｓ．Ｇ１６で発生したコモンモードノイズのうち、設定電圧ＩＩ（Ｖ１＝Ｖ２）以上の分を除去でき、これにより放射ノイズを低減することができる。
【００２１】
なお、この場合、通常安全接地はとられるので、基板のＳ．Ｇ１６をＦ．Ｇ１５へ接続することは多点接地となるが、これによって必要最低限の間のみ多点接地になるので、多点接地を採用した場合の欠点であるＥＳＤにて問題が発生する確率もかなり下げることができる。このような動作をする本実施の形態のグランド接続回路をＰＣＢ上に複数設けることで、ＰＣＢ上のコモンモードノイズを細かく除去することができる。
【００２２】
なお、本発明は上記の実施の形態に限定されるものではなく、例えばクリップ回路１４はトランジスタ１７とＳ．Ｇ１６の間に設け、かつ、トランジスタ１７のクリップ回路１４に接続されていない方の端子（ドレイン又はソース）をＦ．Ｇ１５に接続するようにしてもよい。また、クリップ回路１４は図１に示したダイオードクリップ回路以外のトランジスタを使用した構成でもよく、また、トランジスタ１７は他のスイッチング素子でもよい。
【００２３】
【発明の効果】
以上説明したように、本発明によれば、シグナルグランドの電位が第１の設定電圧より小であるとの比較結果が得られたときには、スイッチング素子によりシグナルグランドとフレームグランドを分離するようにしたため、ＥＳＤ等の外来ノイズにＰＣＢ上の回路が晒されても、ＰＣＢ上の回路と筐体とがシグナルグランドとフレームグランドとが接続されていないことで分離されており、よって回路の誤動作を大幅に低減することができる。
【００２４】
また、本発明によれば、シグナルグランドの電位が第１の設定電圧以上であるとの比較結果が得られたときには、スイッチング素子及びクリップ回路を通してシグナルグランドとフレームグランドを自動的に接続するようにしたため、ＰＣＢ上で発生するコモンモードノイズをクリップ回路の第２の設定電圧まで除去でき、これにより放射ノイズを低減することができる。
【００２５】
以上より、本発明によれば、シグナルグランドの電位とフレームグランドを基準とする第１の設定電圧との大小比較結果に応じて、フレームグランドとシグナルグランドとの間の接続を適応的に分離又は接続することができ、通常予測しがたい装置上に存在するノイズに対して柔軟、かつ、最適なノイズ低減、回路誤動作防止ができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の構成図である。
【図２】図１の動作説明用タイムチャートである。
【図３】従来の一例の構成図である。
【符号の説明】
１１ コンパレータ
１２ ダイオード
１３、１８ 直流電圧源
１４ クリップ回路
１５ ＰＣＢ上のフレームグランド（Ｆ．Ｇ）
１７ ＰＣＢシグナルグランド（Ｓ．Ｇ）
Claims (4)
- プリント基板上に分離して設けられたシグナルグランドとフレームグランドとの間を接続するグランド接続方式において、
前記シグナルグランドの電位と予め設定した所定の第１の設定電圧とを比較する比較手段と、
前記比較手段により前記シグナルグランドの電位が前記第１の設定電圧以上であるとの比較結果が得られたときに該比較手段の出力によりオンとされ、前記シグナルグランドの電位が前記第１の設定電圧より小であるとの比較結果が得られたときに該比較手段の出力によりオフとされる、一端が前記シグナルグランドに接続されたスイッチング素子と、
前記スイッチング素子の他端と前記フレームグランドとの間に接続され、所定の第２の設定電圧以上の入力信号を該第２の設定電圧にクリップするクリップ回路と
を有し、前記スイッチング素子がオンの期間は前記スイッチング素子及びクリップ回路を介して、前記シグナルグランドと前記フレームグランドを接続することを特徴とするグランド接続方式。 - 前記比較手段は、前記第１の設定電圧を発生する電圧源と、前記シグナルグランドの電位と該電圧源からの該第１の設定電圧とを比較するコンパレータとよりなることを特徴とする請求項１記載のグランド接続方式。
- プリント基板上に分離して設けられたシグナルグランドとフレームグランドとの間を接続するグランド接続方式において、
前記シグナルグランドの電位と予め設定した所定の第１の設定電圧とを比較する比較手段と、
前記比較手段により前記シグナルグランドの電位が前記第１の設定電圧以上であるとの比較結果が得られたときに該比較手段の出力によりオンとされ、前記シグナルグランドの電位が前記第１の設定電圧より小であるとの比較結果が得られたときに該比較手段の出力によりオフとされる、一端が前記フレームグランドに接続されたスイッチング素子と、
前記スイッチング素子の他端と前記シグナルグランドとの間に接続され、所定の第２の設定電圧以上の入力信号を該第２の設定電圧にクリップするクリップ回路と
を有し、前記スイッチング素子がオンの期間は前記スイッチング素子及びクリップ回路を介して、前記シグナルグランドと前記フレームグランドを接続することを特徴とするグランド接続方式。 - 前記比較手段は、前記第１の設定電圧を発生する電圧源と、前記シグナルグランドの電位と該電圧源からの該第１の設定電圧とを比較するコンパレータとよりなることを特徴とする請求項３記載のグランド接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328367A JP3617442B2 (ja) | 2000-10-27 | 2000-10-27 | グランド接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000328367A JP3617442B2 (ja) | 2000-10-27 | 2000-10-27 | グランド接続方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134988A JP2002134988A (ja) | 2002-05-10 |
| JP3617442B2 true JP3617442B2 (ja) | 2005-02-02 |
Family
ID=18805227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000328367A Expired - Fee Related JP3617442B2 (ja) | 2000-10-27 | 2000-10-27 | グランド接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3617442B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268428A (ja) | 2004-03-17 | 2005-09-29 | Mitsubishi Electric Corp | 基板の電磁シールド構造 |
| KR101237996B1 (ko) * | 2006-06-05 | 2013-03-04 | 삼성디스플레이 주식회사 | 구동 장치 및 이를 포함하는 액정 표시 장치 |
| WO2009037749A1 (ja) * | 2007-09-19 | 2009-03-26 | Pioneer Corporation | 電子回路のグランド切替装置 |
| CN105353178A (zh) * | 2015-12-07 | 2016-02-24 | 国家电网公司 | 一种特高压主变局部放电试验用单点可移动接地装置 |
-
2000
- 2000-10-27 JP JP2000328367A patent/JP3617442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134988A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| US7385278B2 (en) | Strobe light control circuit and IGBT device | |
| JPH1132429A (ja) | 半導体集積回路 | |
| KR20030038797A (ko) | 정전기 방전 보호 회로 | |
| EP1026827B1 (en) | Apparatus and method for proctecting a circuit during hot plugging | |
| JP3617442B2 (ja) | グランド接続方式 | |
| EP3588778B1 (en) | Protection circuits with negative gate swing capability | |
| US6285092B1 (en) | Cable apparatus | |
| JP3262070B2 (ja) | 出力バッファ | |
| KR0150118B1 (ko) | 컴퓨터와 주변기기 접속시의 서지 노이즈 방지 장치 | |
| EP0540926A1 (en) | Protection circuit on a lead of a power device | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| US5903184A (en) | Semiconductor device having protection circuit | |
| KR100465107B1 (ko) | 과전압보호회로 | |
| US7130175B2 (en) | Monolithic integratable circuit arrangement for protection against a transient voltage | |
| US5499152A (en) | Protection circuit | |
| US6785109B1 (en) | Technique for protecting integrated circuit devices against electrostatic discharge damage | |
| US6618277B2 (en) | Apparatus for reducing the supply noise near large clock drivers | |
| JP2009283519A (ja) | プリント配線板の接続構造 | |
| JP3204118B2 (ja) | Ｃｍｏｓ集積回路の内部保護回路 | |
| JPH08317551A (ja) | 突入電流防止回路 | |
| KR19980056415A (ko) | 커패시터를 이용한 알터네이터 노이즈 저감장치 | |
| CN116613980A (zh) | 软启动放电电路 | |
| JP3060951U (ja) | サ―ジ電圧吸収回路 | |
| CN115085169A (zh) | 外供电源处理电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |