JP3612243B2 - 光配線パッケージ及び光配線装置 - Google Patents
光配線パッケージ及び光配線装置 Download PDFInfo
- Publication number
- JP3612243B2 JP3612243B2 JP18274199A JP18274199A JP3612243B2 JP 3612243 B2 JP3612243 B2 JP 3612243B2 JP 18274199 A JP18274199 A JP 18274199A JP 18274199 A JP18274199 A JP 18274199A JP 3612243 B2 JP3612243 B2 JP 3612243B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- terminal
- substrate
- optical wiring
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路を高速実装するための光配線装置に関する。
【０００２】
【従来の技術】
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上により、ＬＳＩは飛躍的な高速動作が可能になってきている。
しかしながら、ＬＳＩの内部動作は高速化されているものの、ＬＳＩチップを実装したプリント基板レベルやこのプリント基板を装着したラックでの動作速度はＬＳＩの動作速度より低く抑えられている。この理由は、プリント基板やラックでは、動作周波数を上昇させると電気配線の伝送損失や雑音、電磁障害が増大するため、特に信号を劣化させないために長い配線ほど動作周波数を下げる必要がでてくるためである。従って、電気配線装置では、能動素子であるＬＳＩの動作速度を向上させても、プリント基板やラックにおける問題のために動作速度を向上できないという問題がある。
一方、上述のような電気配線装置の問題を鑑み、ＬＳＩ間を光で接続する光配線装置がいくつか提案されている。光による配線の特徴は、直流から数十ＧＨｚ以上の周波数領域で損失等の周波数依存性が殆ど無く、また、配線経路の電磁障害や接地電位変動雑音が無いため数十Ｇｂｐｓの配線が可能である。
この光配線装置を実現するためには光導波路を用いた配線が必要となる。一般に光導波路の接続は平板光導波路基板の突き合わせや光ファイバの突き合わせで行われ、電気の配線方法に比し汎用性が少ない。このため、光配線装置は電気配線装置に比し一般的ではなく、極限られた特殊装置でのみ用いられている。
【０００３】
【発明が解決しようとする課題】
本発明は、上記問題点を解決し、ＬＳＩを汎用的に光配線実装するための光配線線装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板表面に搭載された集積回路の信号入出力端子に、前記基板表面に搭載された光半導体素子を接続してなる光配線パッケージにおいて、前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から外部に露出した光端子を有し、前記光端子が球形のレンズであり、前記貫通孔に透光性樹脂を充填してなり、前記光端子の露出部が曲面形状となっており、かつ前記集積回路の電源及び低速信号を接続する電気接続ピンをさらに有することを特徴とする光配線パッケージを提供する。
また、本発明は、基板表面に形成された集積回路の信号入出力端子に、前記基板表面に形成された光半導体素子を接続してなる光配線パッケージと、光導波路をその内部に有する光配線基板とを有し、前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から露出した光端子を有し、前記光端子は球形のレンズであり、前記貫通孔に透光性樹脂を充填し、前記光端子が嵌合するように前記光配線基板の表面に凹部が設けられ、前記光端子の焦点位置が前記光配線基板の内部に位置することを特徴とする光配線装置を提供する。
【０００６】
本発明の骨子は、集積回路（ＬＳＩ）パッケージ内部にＬＳＩ及び光半導体素子を搭載するパッケージ基板を設け、そのパッケージ基板に設けられた貫通孔により、光半導体素子と先端が半球又は先端が球テーパ形状の光入出力端子の光軸のアライメントを行うことである。また、光配線基板の光入出力部に凹部を設け、前記光入出力端子を機械的に固定すると共にパッケージ基板と光配線基板を位置合わせし、光入出力端子のレンズの焦点を光配線基板内部にある光導波路におくものである。また、集積回路の電源および低速信号端子は電気接続ピンを通して電気的に接続し、高速信号は光電変換素子、光端子、光導波路を通して行うものである。このようにして集積回路内の電子素子に電源を与え、かつ高速信号は光信号によって行えるので、ボードレベルでの信号の劣化を防ぐことができる。
【０００７】
本発明によれば、光電変換素子と光導波路の光軸調整を、光電変換素子と光入出力端子との調整、光入出力端子と光導波路との調整、に分離するため、ＬＳＩパッケージ、配線基板実装といった通常のＬＳＩ実装と同様な工程分離が可能である。
従って、ＬＳＩパッケージと配線基板の作製が独立に行え、光配線基板の作製に光電変換素子の実装がないため光配線基板の大型化が容易となる。また、ＬＳＩパッケージは、予め光端子を設けたパッケージ基板を用いることで光電変換素子搭載といった最小限の工程追加で通常のＬＳＩパッケージ工程に投入できる。
更に、光配線基板実装においては電気端子の位置合わせ程度の精度で光端子を機械的に勘合させることが可能であり、個別の光軸合わせが不要なため他の電子素子等と同時の実装が可能となる。また、光端子の焦点位置を光配線基板の内部に位置させるため、光配線基板の表面汚染の制限が緩和され、その取扱いが容易となる。
このように本発明の光配線パッケージ及び光配線装置に依れば、光配線固有の工程が最小限に抑えられ、一般的な電子素子実装の手法が適用可能となるため、実装コストを大幅に上昇させることなく光配線実装が可能となり、ボードレベル、ラックレベルで高速動作可能なシステムを安価に構築できるという効果を奏する。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら本発明の詳細を説明する。
図１は、本発明の光配線パッケージの斜視図である。パッケージ基板３上に、ＬＳＩチップ１が、フリップチップ実装されている。ＬＳＩチップ１の脇には光電変換素子アレイ２が形成され、ＬＳＩチップとは電気的に信号のやり取りを行う。パッケージ基板３上には電気内部配線４が形成され、電気端子６とワイヤーボンディング５で接続されている。これら電気的配線はＬＳＩの電源や低速信号と接続されている。ＬＳＩチップ１、光電変換素子アレイ２、内部配線４、パッケージ基板３ワイヤーボンディング５と電気端子６の一部は、モールド樹脂７によってモールドされパッケージ化されている。光電変換素子アレイ２と光端子は、パッケージ基板３に形成された貫通孔を介して光結合されているが、具体的構成については後述する。
このような光配線装置出は、ＬＳＩチップ１の電源配線及び動作モード制御信号等の低速信号は内部配線４及びボンディングワイヤ５を通じて電気端子６に接続される。一方、クロック信号やデータ等の高速信号は同様な内部配線または５と同様なボンディングワイヤにより光電変換素子アレイ２に接続され、光信号としてパッケージ基板３外部に接続される。
【０００９】
このパッケージ基板３の作製工程の例としては、まず、光端子及び内部配線を形成したパッケージ基板３にＬＳＩチップ１と光電変換素子アレイ２を搭載する。このとき、ＬＳＩチップ１及び光電変換素子２をフリップチップ実装すれば、ＬＳＩチップ１とパッケージ基板３の内部配線４や光電変換素子アレイ２との電気接続は同時に行われる。または、それぞれワイヤボンディング５で接続しても構わない。また、光端子の形成と、ＬＳＩチップ１や光電変換素子アレイ２の搭載が逆の順序であっても構わない。
次に、リードフレーム６へのワイヤ接続（ボンディングワイヤ５の形成）を行い、全体をエポキシ樹脂等の樹脂によりモールドし、リード（電気端子６）の切断と整形を行ってパッケージが完成する。このとき、後述するように光端子の先端はモールド樹脂の外部に露出するよう、金型を加工しておく。
図２は、図１で示した本発明の光配線装置の構成例を示す断面図である。
パッケージ基板３の傾斜側面を有する貫通孔が形成された部分には、光電変換素子アレイ２の光電変換素子能動部２００が対向するように配置され、キャップ部をフリップチップ実装用の半田ボールで形成している。
【００１０】
この貫通後部には傾斜側面に収まるように球状レンズ（光端子）８が形成されている。貫通孔内部および光電変換素子アレイ２とパッケージ基板３とのギャップ部には透明樹脂９が充填されている。７は前記モールド樹脂である。
この光配線装置は、パッケージ基板３の表面に光電変換素子２搭載用の配線及び半田ボール１０が形成されており、光電変換素子アレイ２を載せた後、熱処理により半田溶融を行うことで半田ボール１０が形成される。このとき、半田ボール１０の表面張力により光電変換素子アレイ２が所定位置に移動するため、初期の光電変換素子アレイ２の搭載は例えば±１０μｍといった比較的低精度の位置合わせでも良く、半田張力による所謂フリップチップボンディングによって最終的に１μｍ以下の精度が実現される。
また、パッケージ基板３は、例えば異方性エッチングにより高精度に形成した貫通口を有するＳｉ基板を用いてもよい。ここに球レンズ８を勘合させ、前述のフリップチップボンディングと合わせることで、光電変換素子アレイ２と球レンズ８の光軸を機械的に高精度に合わせることができる。
球レンズ８は透明樹脂９で仮固定しておき、パッケージのモールド樹脂７により最終的な固定を行う。
【００１１】
作製工程としては、まず、パッケージ基板３に光電変換素子アレイ２の搭載を行い、例えば半田ボール１０をＡｕＳｎ共晶として不活性ガス雰囲気中で３００℃の熱処理を行う。
次に、パッケージ基板３の貫通口に透明樹脂９として、例えば光電変換素子アレイ２にかかる応力を考慮して、シリコーン系樹脂を注入し、続いて球レンズ８を装着する。
次に、この透明樹脂９を熱処理により硬化させた後、全体を樹脂モールドする。このとき、予め光電変換素子アレイ２と球レンズの間には透明樹脂９が充填されているためモールド樹脂７が光路に進入することはなく、モールド樹脂７の光学特性は特段考慮する必要がなく、逆に外界からの光の侵入を防ぐ意味からも光吸収特性の高い樹脂にしてもよい。
また、モールド樹脂は通常のＬＳＩのパッケージ樹脂を用いることができ、例えば、ガラスフィラーを添加して熱膨張率調整したエポキシ樹脂等を用いれば良い。勿論、モールドする際の金型をモールド樹脂が光端子８の先端に被らないよう設定しておく。
図３は、本発明の光配線装置を示す断面図であり、図２で示した光配線装置を光配線基板上に搭載したものである。
図３に示すように、１１は光配線基板、１２は光導波路、１３は光結合のための光端子勘合部（凹部）、１４は透明樹脂であり、１４の透明樹脂は光配線パッケージの仮固定と光経路の保護材を兼ねている。
【００１２】
光配線基板１１は、石英、多成分ガラス等の所謂ガラス系光導波路基板や、ポリメチルメタクリレート（ＰＭＭＡ）、弗化ポリイミド、ポリカーボネート（ＰＣ）等の所謂樹脂系光導波路基板を用いることができる。この実施例では、光導波路が水平方向に光伝播する形態のものであり、光導波路端部（光入出力部、基板凹部）において光路直交変換の４５°加工が施されている。これは、回折格子による結合や内部ミラーによるもの等でも構わず、また、基板垂直方向に光伝播する形態の場合には、特に直交変換等の構成は不要である。
この実施例の実装工程例としては、まず、光配線基板１１の光入出力部１３に透明樹脂又は透明樹脂接着剤１４を塗布し、光配線パッケージの搭載と透明樹脂１４による固定を行う。透明樹脂１４は、例えばシリコーン樹脂やエポキシ樹脂等の透明樹脂を用いれば良い。但し、一般の透明樹脂だけでは充填剤にはなるものの、後の工程で位置ずれを起こすため空スペースに接着剤を併用しても良い。また、アクリル系やエポキシ系の透明接着剤を用いれば光配線パッケージの固定も同時に行え、この時、紫外線硬化樹脂等を用いれば短時間に固定することができる。この工程は、一般のＬＳＩパッケージの実装で用いられる位置決めと接着剤による仮固定の工程に相当し、必ずしも光配線装置固有の付加工程ではない。
【００１３】
次に、他のパッケージや電子素子等も仮固定し、光配線基板１１を半田リフロー工程にかけ、電気端子の半田接続を行う。この工程は、一般的ＬＳＩ実装と同様である。
このように、本発明実施例の光配線装置では、一般のＬＳＩ実装とほぼ同等の工程で実装でき、光入出力端子部分に充填する樹脂材料の変更だけで通常の実装方法が適用できる。また、光導波路１２が光配線基板１１の表面に露出していないため、配線基板の洗浄工程なども通常のＬＳＩ実装基板と同様の工程で扱うことができ、洗浄液残差が多少あっても、光の焦点が基板内部にあるためその影響は小さい。これはコンパクトディスク等の光ディスクがレコード等に比し取り扱い易くなっている効果と同様の効果である。
図４は、本発明の光配線パッケージの他の例である。
この実施例の特徴は、図２の１０（半田バンプ）の代りに通常の接続半田１０’を用いることと、光電変換素子能動部２００をパッケージ基板３の貫通口に挿入し、その外形部を機械的に貫通口に当てて位置合わせすることである。
この例の利点は、半田バンプ形成のためのパッシベーション膜や数十μｍといった厚い半田の形成が不要となることであり、また、半田バンプのためのリフロー工程が不要となるため、材料費、加工費の低減と工程時間の短縮が可能なことである。
【００１４】
図２、図３の実施例にもちいる光半導体素子の例を図５、図６に示す。図５は発光電変換素子（アレイ）、図６は受光電変換素子（アレイ）であり、図５には発光電変換素子の例として垂直ＤＢＲ（Ｄｉｓｔｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｒｅｃｔｏｒ）型半導体レーザ、図６には受光電変換素子の例としてｐｉｎ型フォトダオード（ＰＩＮ−ＰＤ）を示している。
図５の２０１は半導体基板、２０２は下部積層ミラー、２０３は活性層、２０４は上部積層ミラー、２０５はモード制御部、２０６は表面パッシベーション、２０７は配線電極（上部用）である。発振波長の例として０．７８μｍ帯の場合、半導体基板２０１がＧａＡｓ、積層ミラー２０２、２０４がＡｌＡｓとＡｌＧａＡｓのλ／４膜、活性層２０３がＧａＡｌＡｓか所謂量子井戸としての薄膜ＧａＡｓ、表面パッシベーション膜２０６はＳｉＯ２膜やＳｉＮｘ膜等の誘電膜等を用いれば良い。
モード制御部２０５は例えばＧａＡｓを埋め込み成長し、高次横モードや不要輻射光を除外する。この効果は、光端子の出力光に高角度の迷光が混入しないようにすることであり、光配線基板の本来の光入出力部以外に入る光を抑制し、クロストーク等の弊害を生じさせないようにするためのものである。
【００１５】
図６の２０１は半導体基板、２０８は光吸収層、２０９は上部ウィンドウ層、２１０は不純物拡散領域である。上述の図５の例に合わせて、０．７８μｍ帯の受光の場合、２０１が高キャリア濃度のＧａＡｓ、２０８が低キャリア濃度のＧａＡｓ、２０９が高キャリア濃度のＡｌＧａＡｓとし、２１０には半導体基板２０１と逆の導伝型の不純物を熱拡散等で導入する。この素子にｐｎ逆バイアスを印可すると、２０８の低キャリア濃度層が空乏化して光吸収によるキャリアのドリフトを生じる。この結果、高速の応答が可能になり、数ＧＨｚ以上の高速応答が可能になる。尚、受光波長が０．７８μｍ帯の場合、Ｓｉを用いることができ、同様のキャリア濃度構造で全てＳｉを材料とすれば同等の機能が得られる。
図５、図６の発光電変換素子、受光電変換素子は図に示すように能動部をメサ化加工し、配線電極２０７によりメサ下部に電極を延長している。これにより、図４のような機械的位置合わせの光配線パッケージにも適用できるようになる。この様子を図７に斜視図で示す。図７の２１１は接地電極であり、素子能動部２０４の配線電極２０７とはずれた位置に形成している。
【００１６】
図１乃至図６においては接地電極について特に触れていなかったが、これは基板２０１の下面から一括して配線しても良いが、図７のように個別に設け、パッケージ基板３上で配線電極２０７と同時に接続することもできる。その際、パッケージ配線が２０７から光電変換素子のアレイ配列方向と垂直の方向に引き出されるため、接地電極２１１はその空間を避けて設けている。これにより、接地電極と信号電極間の浮遊容量を低減することが可能である。
尚、図５乃至図７の実施例で、発光電変換素子は発光ダイオードでも良く、受光電変換素子は金属半導体接触型素子でも良い。また、発光波長等は用いる光配線装置の設計や用いる材料等により変更可能であり、適宜変更、変形が可能である。
図８は本発明の光配線パッケージの他の実施例であり、図２、図４で示した実施例の光配線端子の変形例である。
この実施例の特徴は、光端子１５がガラスや樹脂の透明ロッドからなり、パッケージ基板３に集積素子や光電変換素子１５を搭載する以前に光端子を形成しておけるということにある。このため、図８の実施例では、パッケージ工程が集積素子及び光電変換素子の搭載、透明樹脂９の充填の後、即座に樹脂モールド工程に移る。従って、光端子数に応じたレンズの装着工程が無く、一般のＬＳＩパッケージとほぼ同等の工程が適用でき、光配線パッケージの工程が大幅に簡略化できる。
【００１７】
図８の例では先球テーパーの光端子ロッドを用いているが、これは先端が半球の物でも良い。先球テーパーと半球の使い分けは、光学的な結合の設計や、光配線基板との勘合設計により使い分ければ良いものである。
図９は、図８の実施例に用いる光電変換素子の例であり、図７と異なる点は配線電極２０７が素子表面側にあり、そのため接地電極２１１もダミーのメサ上に形成して表面側に形成している点である。この場合、ダミーメサのスペースが必要なため、配線電極２０７の引き出し電極が接地電極２１１の基板面部分で交差するが、メサの高さ分だけ空間的に離れているため、比較的浮遊容量も小さくできる。
尚、図８の実施例においても、図７の光電変換素子を用いることができる。また図２、図４の実施例に図９の光電変換素子を用いることができる。これらはパッケージ基板３及び光電変換素子の形状の変更で対応可能である。
また上記実施例では、光電変換素子アレイ２と半導体集積回路を別に実装し電気的配線にて接続したが、半導体光電変換素子を半導体集積回路に集積化して用いてもよい。
【００１８】
【発明の効果】
以上述べたように、本発明によれば一般的な電子素子の実装手法により光配線が可能となり、実装コストを大幅に上昇させることなく、ボードレベル、ラックレベルで高速動作可能なシステムを安価に構築できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明実施例の光配線パッケージの概略構成図
【図２】本発明実施例の光配線パッケージの光端子部分を示す構成図
【図３】本発明実施例の光配線装置の実装状態を示す構成図
【図４】本発明実施例の光配線パッケージの光端子部分を示す構成図
【図５】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【図６】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【図７】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【図８】本発明実施例の光配線パッケージの光端子部分を示す構成図
【図９】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【符号の説明】
１ ＬＳＩチップ
２ 光半導体素子（アレイ）
３ パッケージ基板
４ 内部配線
５ ボンディングワイヤ
６ 電気端子
７ モールド樹脂
８ 球レンズ（光端子）
９ 透明樹脂
１０ 半田ボール
１１ 光配線基板
１２ 光導波路
１３ 光入出力部（凹部）
１４ 透明樹脂
１５ 透明ロッド（光端子）
２００ 光電変換素子能動部
２０１ 半導体基板
２０２ 下部ミラー
２０３ 活性層
２０４ 上部ミラー
２０５ モード制御領域（不要光吸収領域）
２０６ パッシベーション膜
２０７ 配線電極
２０８ 光吸収層
２０９ ウィンドウ層
２１０ 不純物拡散領域
２１１ 接地電極
【発明の属する技術分野】
本発明は、集積回路を高速実装するための光配線装置に関する。
【０００２】
【従来の技術】
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上により、ＬＳＩは飛躍的な高速動作が可能になってきている。
しかしながら、ＬＳＩの内部動作は高速化されているものの、ＬＳＩチップを実装したプリント基板レベルやこのプリント基板を装着したラックでの動作速度はＬＳＩの動作速度より低く抑えられている。この理由は、プリント基板やラックでは、動作周波数を上昇させると電気配線の伝送損失や雑音、電磁障害が増大するため、特に信号を劣化させないために長い配線ほど動作周波数を下げる必要がでてくるためである。従って、電気配線装置では、能動素子であるＬＳＩの動作速度を向上させても、プリント基板やラックにおける問題のために動作速度を向上できないという問題がある。
一方、上述のような電気配線装置の問題を鑑み、ＬＳＩ間を光で接続する光配線装置がいくつか提案されている。光による配線の特徴は、直流から数十ＧＨｚ以上の周波数領域で損失等の周波数依存性が殆ど無く、また、配線経路の電磁障害や接地電位変動雑音が無いため数十Ｇｂｐｓの配線が可能である。
この光配線装置を実現するためには光導波路を用いた配線が必要となる。一般に光導波路の接続は平板光導波路基板の突き合わせや光ファイバの突き合わせで行われ、電気の配線方法に比し汎用性が少ない。このため、光配線装置は電気配線装置に比し一般的ではなく、極限られた特殊装置でのみ用いられている。
【０００３】
【発明が解決しようとする課題】
本発明は、上記問題点を解決し、ＬＳＩを汎用的に光配線実装するための光配線線装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板表面に搭載された集積回路の信号入出力端子に、前記基板表面に搭載された光半導体素子を接続してなる光配線パッケージにおいて、前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から外部に露出した光端子を有し、前記光端子が球形のレンズであり、前記貫通孔に透光性樹脂を充填してなり、前記光端子の露出部が曲面形状となっており、かつ前記集積回路の電源及び低速信号を接続する電気接続ピンをさらに有することを特徴とする光配線パッケージを提供する。
また、本発明は、基板表面に形成された集積回路の信号入出力端子に、前記基板表面に形成された光半導体素子を接続してなる光配線パッケージと、光導波路をその内部に有する光配線基板とを有し、前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から露出した光端子を有し、前記光端子は球形のレンズであり、前記貫通孔に透光性樹脂を充填し、前記光端子が嵌合するように前記光配線基板の表面に凹部が設けられ、前記光端子の焦点位置が前記光配線基板の内部に位置することを特徴とする光配線装置を提供する。
【０００６】
本発明の骨子は、集積回路（ＬＳＩ）パッケージ内部にＬＳＩ及び光半導体素子を搭載するパッケージ基板を設け、そのパッケージ基板に設けられた貫通孔により、光半導体素子と先端が半球又は先端が球テーパ形状の光入出力端子の光軸のアライメントを行うことである。また、光配線基板の光入出力部に凹部を設け、前記光入出力端子を機械的に固定すると共にパッケージ基板と光配線基板を位置合わせし、光入出力端子のレンズの焦点を光配線基板内部にある光導波路におくものである。また、集積回路の電源および低速信号端子は電気接続ピンを通して電気的に接続し、高速信号は光電変換素子、光端子、光導波路を通して行うものである。このようにして集積回路内の電子素子に電源を与え、かつ高速信号は光信号によって行えるので、ボードレベルでの信号の劣化を防ぐことができる。
【０００７】
本発明によれば、光電変換素子と光導波路の光軸調整を、光電変換素子と光入出力端子との調整、光入出力端子と光導波路との調整、に分離するため、ＬＳＩパッケージ、配線基板実装といった通常のＬＳＩ実装と同様な工程分離が可能である。
従って、ＬＳＩパッケージと配線基板の作製が独立に行え、光配線基板の作製に光電変換素子の実装がないため光配線基板の大型化が容易となる。また、ＬＳＩパッケージは、予め光端子を設けたパッケージ基板を用いることで光電変換素子搭載といった最小限の工程追加で通常のＬＳＩパッケージ工程に投入できる。
更に、光配線基板実装においては電気端子の位置合わせ程度の精度で光端子を機械的に勘合させることが可能であり、個別の光軸合わせが不要なため他の電子素子等と同時の実装が可能となる。また、光端子の焦点位置を光配線基板の内部に位置させるため、光配線基板の表面汚染の制限が緩和され、その取扱いが容易となる。
このように本発明の光配線パッケージ及び光配線装置に依れば、光配線固有の工程が最小限に抑えられ、一般的な電子素子実装の手法が適用可能となるため、実装コストを大幅に上昇させることなく光配線実装が可能となり、ボードレベル、ラックレベルで高速動作可能なシステムを安価に構築できるという効果を奏する。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら本発明の詳細を説明する。
図１は、本発明の光配線パッケージの斜視図である。パッケージ基板３上に、ＬＳＩチップ１が、フリップチップ実装されている。ＬＳＩチップ１の脇には光電変換素子アレイ２が形成され、ＬＳＩチップとは電気的に信号のやり取りを行う。パッケージ基板３上には電気内部配線４が形成され、電気端子６とワイヤーボンディング５で接続されている。これら電気的配線はＬＳＩの電源や低速信号と接続されている。ＬＳＩチップ１、光電変換素子アレイ２、内部配線４、パッケージ基板３ワイヤーボンディング５と電気端子６の一部は、モールド樹脂７によってモールドされパッケージ化されている。光電変換素子アレイ２と光端子は、パッケージ基板３に形成された貫通孔を介して光結合されているが、具体的構成については後述する。
このような光配線装置出は、ＬＳＩチップ１の電源配線及び動作モード制御信号等の低速信号は内部配線４及びボンディングワイヤ５を通じて電気端子６に接続される。一方、クロック信号やデータ等の高速信号は同様な内部配線または５と同様なボンディングワイヤにより光電変換素子アレイ２に接続され、光信号としてパッケージ基板３外部に接続される。
【０００９】
このパッケージ基板３の作製工程の例としては、まず、光端子及び内部配線を形成したパッケージ基板３にＬＳＩチップ１と光電変換素子アレイ２を搭載する。このとき、ＬＳＩチップ１及び光電変換素子２をフリップチップ実装すれば、ＬＳＩチップ１とパッケージ基板３の内部配線４や光電変換素子アレイ２との電気接続は同時に行われる。または、それぞれワイヤボンディング５で接続しても構わない。また、光端子の形成と、ＬＳＩチップ１や光電変換素子アレイ２の搭載が逆の順序であっても構わない。
次に、リードフレーム６へのワイヤ接続（ボンディングワイヤ５の形成）を行い、全体をエポキシ樹脂等の樹脂によりモールドし、リード（電気端子６）の切断と整形を行ってパッケージが完成する。このとき、後述するように光端子の先端はモールド樹脂の外部に露出するよう、金型を加工しておく。
図２は、図１で示した本発明の光配線装置の構成例を示す断面図である。
パッケージ基板３の傾斜側面を有する貫通孔が形成された部分には、光電変換素子アレイ２の光電変換素子能動部２００が対向するように配置され、キャップ部をフリップチップ実装用の半田ボールで形成している。
【００１０】
この貫通後部には傾斜側面に収まるように球状レンズ（光端子）８が形成されている。貫通孔内部および光電変換素子アレイ２とパッケージ基板３とのギャップ部には透明樹脂９が充填されている。７は前記モールド樹脂である。
この光配線装置は、パッケージ基板３の表面に光電変換素子２搭載用の配線及び半田ボール１０が形成されており、光電変換素子アレイ２を載せた後、熱処理により半田溶融を行うことで半田ボール１０が形成される。このとき、半田ボール１０の表面張力により光電変換素子アレイ２が所定位置に移動するため、初期の光電変換素子アレイ２の搭載は例えば±１０μｍといった比較的低精度の位置合わせでも良く、半田張力による所謂フリップチップボンディングによって最終的に１μｍ以下の精度が実現される。
また、パッケージ基板３は、例えば異方性エッチングにより高精度に形成した貫通口を有するＳｉ基板を用いてもよい。ここに球レンズ８を勘合させ、前述のフリップチップボンディングと合わせることで、光電変換素子アレイ２と球レンズ８の光軸を機械的に高精度に合わせることができる。
球レンズ８は透明樹脂９で仮固定しておき、パッケージのモールド樹脂７により最終的な固定を行う。
【００１１】
作製工程としては、まず、パッケージ基板３に光電変換素子アレイ２の搭載を行い、例えば半田ボール１０をＡｕＳｎ共晶として不活性ガス雰囲気中で３００℃の熱処理を行う。
次に、パッケージ基板３の貫通口に透明樹脂９として、例えば光電変換素子アレイ２にかかる応力を考慮して、シリコーン系樹脂を注入し、続いて球レンズ８を装着する。
次に、この透明樹脂９を熱処理により硬化させた後、全体を樹脂モールドする。このとき、予め光電変換素子アレイ２と球レンズの間には透明樹脂９が充填されているためモールド樹脂７が光路に進入することはなく、モールド樹脂７の光学特性は特段考慮する必要がなく、逆に外界からの光の侵入を防ぐ意味からも光吸収特性の高い樹脂にしてもよい。
また、モールド樹脂は通常のＬＳＩのパッケージ樹脂を用いることができ、例えば、ガラスフィラーを添加して熱膨張率調整したエポキシ樹脂等を用いれば良い。勿論、モールドする際の金型をモールド樹脂が光端子８の先端に被らないよう設定しておく。
図３は、本発明の光配線装置を示す断面図であり、図２で示した光配線装置を光配線基板上に搭載したものである。
図３に示すように、１１は光配線基板、１２は光導波路、１３は光結合のための光端子勘合部（凹部）、１４は透明樹脂であり、１４の透明樹脂は光配線パッケージの仮固定と光経路の保護材を兼ねている。
【００１２】
光配線基板１１は、石英、多成分ガラス等の所謂ガラス系光導波路基板や、ポリメチルメタクリレート（ＰＭＭＡ）、弗化ポリイミド、ポリカーボネート（ＰＣ）等の所謂樹脂系光導波路基板を用いることができる。この実施例では、光導波路が水平方向に光伝播する形態のものであり、光導波路端部（光入出力部、基板凹部）において光路直交変換の４５°加工が施されている。これは、回折格子による結合や内部ミラーによるもの等でも構わず、また、基板垂直方向に光伝播する形態の場合には、特に直交変換等の構成は不要である。
この実施例の実装工程例としては、まず、光配線基板１１の光入出力部１３に透明樹脂又は透明樹脂接着剤１４を塗布し、光配線パッケージの搭載と透明樹脂１４による固定を行う。透明樹脂１４は、例えばシリコーン樹脂やエポキシ樹脂等の透明樹脂を用いれば良い。但し、一般の透明樹脂だけでは充填剤にはなるものの、後の工程で位置ずれを起こすため空スペースに接着剤を併用しても良い。また、アクリル系やエポキシ系の透明接着剤を用いれば光配線パッケージの固定も同時に行え、この時、紫外線硬化樹脂等を用いれば短時間に固定することができる。この工程は、一般のＬＳＩパッケージの実装で用いられる位置決めと接着剤による仮固定の工程に相当し、必ずしも光配線装置固有の付加工程ではない。
【００１３】
次に、他のパッケージや電子素子等も仮固定し、光配線基板１１を半田リフロー工程にかけ、電気端子の半田接続を行う。この工程は、一般的ＬＳＩ実装と同様である。
このように、本発明実施例の光配線装置では、一般のＬＳＩ実装とほぼ同等の工程で実装でき、光入出力端子部分に充填する樹脂材料の変更だけで通常の実装方法が適用できる。また、光導波路１２が光配線基板１１の表面に露出していないため、配線基板の洗浄工程なども通常のＬＳＩ実装基板と同様の工程で扱うことができ、洗浄液残差が多少あっても、光の焦点が基板内部にあるためその影響は小さい。これはコンパクトディスク等の光ディスクがレコード等に比し取り扱い易くなっている効果と同様の効果である。
図４は、本発明の光配線パッケージの他の例である。
この実施例の特徴は、図２の１０（半田バンプ）の代りに通常の接続半田１０’を用いることと、光電変換素子能動部２００をパッケージ基板３の貫通口に挿入し、その外形部を機械的に貫通口に当てて位置合わせすることである。
この例の利点は、半田バンプ形成のためのパッシベーション膜や数十μｍといった厚い半田の形成が不要となることであり、また、半田バンプのためのリフロー工程が不要となるため、材料費、加工費の低減と工程時間の短縮が可能なことである。
【００１４】
図２、図３の実施例にもちいる光半導体素子の例を図５、図６に示す。図５は発光電変換素子（アレイ）、図６は受光電変換素子（アレイ）であり、図５には発光電変換素子の例として垂直ＤＢＲ（Ｄｉｓｔｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｒｅｃｔｏｒ）型半導体レーザ、図６には受光電変換素子の例としてｐｉｎ型フォトダオード（ＰＩＮ−ＰＤ）を示している。
図５の２０１は半導体基板、２０２は下部積層ミラー、２０３は活性層、２０４は上部積層ミラー、２０５はモード制御部、２０６は表面パッシベーション、２０７は配線電極（上部用）である。発振波長の例として０．７８μｍ帯の場合、半導体基板２０１がＧａＡｓ、積層ミラー２０２、２０４がＡｌＡｓとＡｌＧａＡｓのλ／４膜、活性層２０３がＧａＡｌＡｓか所謂量子井戸としての薄膜ＧａＡｓ、表面パッシベーション膜２０６はＳｉＯ２膜やＳｉＮｘ膜等の誘電膜等を用いれば良い。
モード制御部２０５は例えばＧａＡｓを埋め込み成長し、高次横モードや不要輻射光を除外する。この効果は、光端子の出力光に高角度の迷光が混入しないようにすることであり、光配線基板の本来の光入出力部以外に入る光を抑制し、クロストーク等の弊害を生じさせないようにするためのものである。
【００１５】
図６の２０１は半導体基板、２０８は光吸収層、２０９は上部ウィンドウ層、２１０は不純物拡散領域である。上述の図５の例に合わせて、０．７８μｍ帯の受光の場合、２０１が高キャリア濃度のＧａＡｓ、２０８が低キャリア濃度のＧａＡｓ、２０９が高キャリア濃度のＡｌＧａＡｓとし、２１０には半導体基板２０１と逆の導伝型の不純物を熱拡散等で導入する。この素子にｐｎ逆バイアスを印可すると、２０８の低キャリア濃度層が空乏化して光吸収によるキャリアのドリフトを生じる。この結果、高速の応答が可能になり、数ＧＨｚ以上の高速応答が可能になる。尚、受光波長が０．７８μｍ帯の場合、Ｓｉを用いることができ、同様のキャリア濃度構造で全てＳｉを材料とすれば同等の機能が得られる。
図５、図６の発光電変換素子、受光電変換素子は図に示すように能動部をメサ化加工し、配線電極２０７によりメサ下部に電極を延長している。これにより、図４のような機械的位置合わせの光配線パッケージにも適用できるようになる。この様子を図７に斜視図で示す。図７の２１１は接地電極であり、素子能動部２０４の配線電極２０７とはずれた位置に形成している。
【００１６】
図１乃至図６においては接地電極について特に触れていなかったが、これは基板２０１の下面から一括して配線しても良いが、図７のように個別に設け、パッケージ基板３上で配線電極２０７と同時に接続することもできる。その際、パッケージ配線が２０７から光電変換素子のアレイ配列方向と垂直の方向に引き出されるため、接地電極２１１はその空間を避けて設けている。これにより、接地電極と信号電極間の浮遊容量を低減することが可能である。
尚、図５乃至図７の実施例で、発光電変換素子は発光ダイオードでも良く、受光電変換素子は金属半導体接触型素子でも良い。また、発光波長等は用いる光配線装置の設計や用いる材料等により変更可能であり、適宜変更、変形が可能である。
図８は本発明の光配線パッケージの他の実施例であり、図２、図４で示した実施例の光配線端子の変形例である。
この実施例の特徴は、光端子１５がガラスや樹脂の透明ロッドからなり、パッケージ基板３に集積素子や光電変換素子１５を搭載する以前に光端子を形成しておけるということにある。このため、図８の実施例では、パッケージ工程が集積素子及び光電変換素子の搭載、透明樹脂９の充填の後、即座に樹脂モールド工程に移る。従って、光端子数に応じたレンズの装着工程が無く、一般のＬＳＩパッケージとほぼ同等の工程が適用でき、光配線パッケージの工程が大幅に簡略化できる。
【００１７】
図８の例では先球テーパーの光端子ロッドを用いているが、これは先端が半球の物でも良い。先球テーパーと半球の使い分けは、光学的な結合の設計や、光配線基板との勘合設計により使い分ければ良いものである。
図９は、図８の実施例に用いる光電変換素子の例であり、図７と異なる点は配線電極２０７が素子表面側にあり、そのため接地電極２１１もダミーのメサ上に形成して表面側に形成している点である。この場合、ダミーメサのスペースが必要なため、配線電極２０７の引き出し電極が接地電極２１１の基板面部分で交差するが、メサの高さ分だけ空間的に離れているため、比較的浮遊容量も小さくできる。
尚、図８の実施例においても、図７の光電変換素子を用いることができる。また図２、図４の実施例に図９の光電変換素子を用いることができる。これらはパッケージ基板３及び光電変換素子の形状の変更で対応可能である。
また上記実施例では、光電変換素子アレイ２と半導体集積回路を別に実装し電気的配線にて接続したが、半導体光電変換素子を半導体集積回路に集積化して用いてもよい。
【００１８】
【発明の効果】
以上述べたように、本発明によれば一般的な電子素子の実装手法により光配線が可能となり、実装コストを大幅に上昇させることなく、ボードレベル、ラックレベルで高速動作可能なシステムを安価に構築できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明実施例の光配線パッケージの概略構成図
【図２】本発明実施例の光配線パッケージの光端子部分を示す構成図
【図３】本発明実施例の光配線装置の実装状態を示す構成図
【図４】本発明実施例の光配線パッケージの光端子部分を示す構成図
【図５】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【図６】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【図７】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【図８】本発明実施例の光配線パッケージの光端子部分を示す構成図
【図９】本発明実施例の光配線パッケージに用いる光電変換素子を示す構成図
【符号の説明】
１ ＬＳＩチップ
２ 光半導体素子（アレイ）
３ パッケージ基板
４ 内部配線
５ ボンディングワイヤ
６ 電気端子
７ モールド樹脂
８ 球レンズ（光端子）
９ 透明樹脂
１０ 半田ボール
１１ 光配線基板
１２ 光導波路
１３ 光入出力部（凹部）
１４ 透明樹脂
１５ 透明ロッド（光端子）
２００ 光電変換素子能動部
２０１ 半導体基板
２０２ 下部ミラー
２０３ 活性層
２０４ 上部ミラー
２０５ モード制御領域（不要光吸収領域）
２０６ パッシベーション膜
２０７ 配線電極
２０８ 光吸収層
２０９ ウィンドウ層
２１０ 不純物拡散領域
２１１ 接地電極
Claims (5)
- 基板表面に搭載された集積回路の信号入出力端子に、前記基板表面に搭載された光半導体素子を接続してなる光配線パッケージにおいて、前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から外部に露出した光端子を有し、前記光端子が球形のレンズであり、前記貫通孔に透光性樹脂を充填してなり、前記光端子の露出部が曲面形状となっており、かつ前記集積回路の電源及び低速信号を接続する電気接続ピンをさらに有することを特徴とする光配線パッケージ。
- 基板表面に搭載された集積回路の信号入出力端子に、前記基板表面に搭載された光半導体素子を接続してなる光配線パッケージにおいて、前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から外部に露出した光端子を有し、前記貫通孔に、前記光端子として先端が半球、もしくは先球テーパの透明ロッドが挿入されており、前記光端子の露出部が曲面形状となっており、かつ前記集積回路の電源及び低速信号を接続する電気接続ピンをさらに有することを特徴とする光配線パッケージ。
- 基板表面に形成された集積回路の信号入出力端子に、前記基板表面に形成された光半導体素子を接続してなる光配線パッケージと、光導波路をその内部に有する光配線基板とを有し、
前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から露出した光端子を有し、
前記光端子は球形のレンズであり、前記貫通孔に透光性樹脂を充填し、
前記光端子が嵌合するように前記光配線基板の表面に凹部が設けられ、
前記光端子の焦点位置が前記光配線基板の内部に位置することを特徴とする光配線装置。 - 基板表面に形成された集積回路の信号入出力端子に、前記基板表面に形成された光半導体素子を接続してなる光配線パッケージと、光導波路をその内部に有する光配線基板とを有し、
前記基板に、その一端開口部が前記光半導体素子に対向する貫通孔が設けられ、前記貫通孔の他端開口部から露出した光端子を有し、前記貫通孔に、前記光端子として先端が半球、もしくは先球テーパの透明ロッドが挿入されており、
前記光端子が嵌合するように前記光配線基板の表面に凹部が設けられ、
前記光端子の焦点位置が前記光配線基板の内部に位置することを特徴とする光配線装置。 - 前記レンズと前記凹部との間に透明樹脂を充填してなることを特徴とする請求項３、４のいずれかに記載の光配線装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18274199A JP3612243B2 (ja) | 1999-06-29 | 1999-06-29 | 光配線パッケージ及び光配線装置 |
| US09/603,896 US6516104B1 (en) | 1999-06-25 | 2000-06-26 | Optical wiring device |
| US10/305,135 US6760500B2 (en) | 1999-06-25 | 2002-11-27 | Optical wiring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18274199A JP3612243B2 (ja) | 1999-06-29 | 1999-06-29 | 光配線パッケージ及び光配線装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013377A JP2001013377A (ja) | 2001-01-19 |
| JP3612243B2 true JP3612243B2 (ja) | 2005-01-19 |
Family
ID=16123633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18274199A Expired - Fee Related JP3612243B2 (ja) | 1999-06-25 | 1999-06-29 | 光配線パッケージ及び光配線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612243B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7623743B2 (en) | 2006-12-26 | 2009-11-24 | Kabushiki Kaisha Toshiba | Optoelectronic interconnection board, optoelectronic interconnection apparatus, and manufacturing method thereof |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4104889B2 (ja) * | 2002-03-29 | 2008-06-18 | 株式会社東芝 | 光半導体装置 |
| JP4074498B2 (ja) | 2002-09-25 | 2008-04-09 | セイコーエプソン株式会社 | 面発光型発光素子、光モジュールおよび光伝達装置 |
| US7327022B2 (en) | 2002-12-30 | 2008-02-05 | General Electric Company | Assembly, contact and coupling interconnection for optoelectronics |
| US7453058B2 (en) * | 2005-03-15 | 2008-11-18 | Fujitsu Limited | Optical bumps for low-loss interconnection between a device and its supported substrate and related methods |
| JP5262118B2 (ja) * | 2008-01-10 | 2013-08-14 | 日立電線株式会社 | 光モジュールの製造方法 |
| US7728399B2 (en) * | 2008-07-22 | 2010-06-01 | National Semiconductor Corporation | Molded optical package with fiber coupling feature |
-
1999
- 1999-06-29 JP JP18274199A patent/JP3612243B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7623743B2 (en) | 2006-12-26 | 2009-11-24 | Kabushiki Kaisha Toshiba | Optoelectronic interconnection board, optoelectronic interconnection apparatus, and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013377A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696755B2 (en) | Semiconductor device | |
| US7394665B2 (en) | LSI package provided with interface module and method of mounting the same | |
| US20190212511A1 (en) | Light Source Assembly Supporting Direct Coupling To An Integrated Circuit | |
| JP3728147B2 (ja) | 光電気混載配線基板 | |
| US6760500B2 (en) | Optical wiring device | |
| US6970491B2 (en) | Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies | |
| US6512861B2 (en) | Packaging and assembly method for optical coupling | |
| US20100151614A1 (en) | Wafer level method of forming side fiber insertion optoelectronic packages | |
| JPH05251717A (ja) | 半導体パッケージおよび半導体モジュール | |
| US20210405309A1 (en) | Slim connector plug and active optical cable assembly using same | |
| JP2004031508A (ja) | 光電気複合モジュールおよびそのモジュールを構成要素とする光入出力装置 | |
| KR101918197B1 (ko) | 슬림형 커넥터 플러그, 이를 이용한 액티브 광 케이블 조립체 및 그의 제조방법 | |
| CN113272700A (zh) | 连接器插头及利用其的有源光缆组装体 | |
| KR102529088B1 (ko) | 커넥터 플러그 및 이를 이용한 액티브 광 케이블 조립체 | |
| JP3684112B2 (ja) | 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置 | |
| JP4351965B2 (ja) | 光電変換ヘッダー及び光配線システム | |
| JP3612243B2 (ja) | 光配線パッケージ及び光配線装置 | |
| KR101999199B1 (ko) | 광 패키지 | |
| KR101949899B1 (ko) | 광소자 모듈 및 그의 제조방법 | |
| JP3920264B2 (ja) | 光半導体モジュールの製造方法 | |
| JP2003298167A (ja) | 光半導体装置 | |
| KR101969502B1 (ko) | 슬림형 커넥터 플러그, 이를 이용한 액티브 광 케이블 조립체 및 그의 제조방법 | |
| KR100923425B1 (ko) | 응력 완화층을 포함하는 광 모듈 | |
| JP2019526839A (ja) | 光ファイバのための光学モジュールおよびこれを製造する方法 | |
| KR20230122572A (ko) | 광 시스템-인-패키지를 이용한 광모듈 및 광 트랜시버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |