JP3610939B2 - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP3610939B2 JP3610939B2 JP2001283791A JP2001283791A JP3610939B2 JP 3610939 B2 JP3610939 B2 JP 3610939B2 JP 2001283791 A JP2001283791 A JP 2001283791A JP 2001283791 A JP2001283791 A JP 2001283791A JP 3610939 B2 JP3610939 B2 JP 3610939B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- capacitive load
- ground
- ground pattern
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロ波、ミリ波帯域で用いられる無線通信モジュール等に搭載されるフィルタ回路に関し、さらに詳しくは所定の通過周波数特性に調整設定されるフィルタ回路に関する。
【0002】
【従来の技術】
無線通信モジュールは、情報通信技術の進展に伴って、各種の移動体通信機器やISDN(Integrated Service Digital Network:総合サービスデジタル網)或いはコンピュータ機器等の様々な機器、システムに搭載され、データ情報等の高速通信を可能とし、小型軽量化、複合化或いは多機能化が図られている。無線通信モジュールは、例えば無線LAN(Local Area Network)等の対応通信機器のように、マイクロ波、ミリ波帯域を搬送周波数とした高周波アプリケーションにおいては、低域フィルタや高域フィルタ、帯域フィルタ、結合器等がコンデンサやコイル等のチップ部品を用いた集中定数設計による回路で上述した要求仕様を達成することが困難となり、一般にマイクロストリップライン、ストリップライン等による分布定数設計による対応が図られる。
【0003】
従来、分布定数設計による帯域フィルタ(BPF)100は、例えば図9に示すように誘電体基板101の主面上(マイクロストリップライン)に、複数の共振器導体パターン102a乃至102eをカスプリット配列して形成してなる。BPF100は、一方の外側導体パターン102aを高周波信号の入力部とし、内側導体パターン102b乃至102dにおいて所定の搬送周波数帯域を選択して他方の外側導体パターン102eから出力する。各導体パターン102は、中央部の導体パターン102cを除いて、基板101の側面において結合される。基板101は、図示しないが裏面に全面に亘ってグランドパターンが形成されている。
【0004】
BPF100は、互いに隣り合う各導体パターン102a乃至102eが、通過波長λの1/4の長さ範囲で重なり合うようにして誘電体基板101の主面上に配列形成される。BPF100は、各導体パターン102を高誘電率の基板101上に形成することで、マイクロストリップラインの波長短縮効果により各導体パターン102の長さを短縮して小型化を図ることが可能とされる。波長短縮は、基板101の表層においてλ0/√εw(λ0:真空中での波長。εw:実効比誘電率。空気と誘電体の電磁界分布で決まる誘電率。)で発生するとともに、内層においてλ0/√εr(εr:基板の比誘電率。)で発生する。また、BPF100は、一般的な配線基板の形成工程と同様に基板101の主面上に各導体パターン102を印刷技術やリソグラフ処理を施して形成することが可能であることから、回路パターン等と同時に形成される。
【0005】
しかしながら、かかるBPF100も、各導体パターン102a乃至102eを略λ/4の長さの重なり部分を以って配列することから、ある程度の大きさの基板101を必要とし小型化に限界があった。
【0006】
図10及び図11に示した従来のBPF110は、互いに接合された一対の誘電体基板111、112との間に共振器導体パターン113、114を形成したいわゆるトリプレート構造によって構成されてなる。誘電体基板111、112には、外表面にそれぞれグランドパターン115、116が全面に亘って形成されている。誘電体基板111、112には、外周部に多数個のビアホール117が形成されており、表裏のグランドパターン115、116が互いに導通されることによって内層回路をシールドする。
【0007】
各共振器導体パターン113、114は、それぞれが通過波長λの略1/4の長さlを有しており、一端をグランドパターン115、116に接続されるとともに他端を開放されて互いに平行に形成されている。各共振器導体パターン113、114には、それぞれ側方へと腕状に突出する入出力パターン118、119が形成されている。BPF110は、上述した誘電体基板111、112と共振器導体パターン113、114とが、図11に示すように等価回路的に並列共振回路を容量結合した構成となっている。
【0008】
【発明が解決しようとする課題】
ところで、上述したBPF110においては、通過帯域特性や遮断特性等のフィルタ特性が、誘電体基板111、112や共振器導体パターン113、114間の電磁界分布によって決定される。BPF110においては、電界の強さが、奇励振モード状態で共振器導体パターン113、114の対向間隔pによって変化するとともに、偶励振モード状態で誘電体基板111、112と共振器導体パターン113、114間の間隔、すなわち誘電体基板111、112の厚みtによって変化する。また、BPF110は、電界の強さが共振器導体パターン113、114の幅wによっても変化する。
【0009】
BPF110は、電界の強さが奇励振モード状態や偶励振モード状態で変化することによって共振器導体パターン113、114の結合度が変化し、フィルタ特性が変化する。BPF110においては、所望のフィルタ特性を得るために誘電体基板111、112や共振器導体パターン113、114が精密に形成されている。
【0010】
BPFにおいては、製造工程のバラツキによって所望のフィルタ特性が得られない場合が生じることがあり、例えば測定器等によって共振器導体パターンの出力特性をチェックしながらそれぞれの位置や面積等を適宜変化させるといった追加工処理による調整工程が施される。しかしながら、BPF110は、上述したように共振器導体パターン113、114を誘電体基板111、112の内層に形成することからかかる調整工程を施すことが困難であった。BPF110は、このために高精度の製造工程によって各部の製作が行われるために製造効率が悪くなるととともに歩留りも低下するといった問題があった。
【0011】
したがって、本発明は、小型薄型化を図りながら所望のフィルタ特性が高精度に得られかつ生産性の向上を図ったフィルタ回路を提供することを目的に提案されたものである。
【0012】
【課題を解決するための手段】
上述した目的を達成する本発明にかかるフィルタ回路は、それぞれ主面にグランドパターンが形成された上下一対の誘電絶縁層間に、層間接続ビアを介して一端側をグランドパターンと接続されるとともに他端側を開放された容量結合型共振器導体パターンを有する内部配線層が形成されてなる。フィルタ回路は、内部配線層に、共振器導体パターンの開放端側の周囲に位置して互いに電気的に分離された複数個の容量負荷パターンを形成し、一方の誘電絶縁層上にグランドパターンと電気的に分離されるとともに各容量負荷パターンに対応してそれぞれ形成され層間接続ビアを介して電気的に接続された複数個の容量負荷調整パターンを形成してなる。
【0013】
以上のように構成された本発明にかかるフィルタ回路によれば、誘電絶縁層内に分布定数設計の共振器導体パターンを形成したトリプレート構造によって小型化が図られる。フィルタ回路によれば、共振器導体パターンの周囲に複数個の容量負荷パターンを形成するとともに、これら容量負荷パターンとグランドパターンとの接続状態を調整することによって共振器導体パターンによるフィルタ特性の調整が図られる。フィルタ回路によれば、一方の誘電絶縁層上に複数個の容量負荷調整パターンを形成するとともに、これら容量負荷調整パターンを介して誘電絶縁層上において容量負荷パターンとグランドパターンとの接続状態の調整が行われる。したがって、フィルタ回路によれば、例えば製造工程における各部の寸法精度のバラツキによってフィルタ特性にバラツキが生じた場合にも、所望の特性への作り込みが可能となり、生産性や歩留りの向上が図られるとともに信頼性の向上が図られるようになる。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図1及び図2に示したBPF1は、接合固定された第1の誘電体基板2と第2の誘電体基板3との間に分布定数設計による配線層4が形成されたトリプレート構造によって構成されてなる。BPF1は、図示しないが通信機能モジュール体のアンテナ入出力部を構成するバンドパスフィルタ回路に用いられて、アンテナにより送受信される、例えばIEEE802.11aで提案されているような狭域無線通信システムに基づく5GHz搬送周波数に重畳された送受信信号の通過特性を有する。
【0015】
第1の誘電体基板2は、所定の厚みを有する誘電絶縁層5と、この誘電絶縁層5の第1の主面5a上にパターン形成されて配線層4を構成する詳細を後述する共振器導体パターン6、7と、第1の容量負荷パターン8乃至第3の容量負荷パターン10とを有してなる。第1の誘電体基板2には、誘電絶縁層5の第2の主面5bの全面に第1のグランドパターン11が形成されてなる。第1の誘電体基板2には、外周部に沿って第1の主面5aと第2の主面5bとの間の電気的導通を図る多数個の層間接続ビア12が形成されている。
【0016】
共振器導体パターン6、7は、誘電絶縁層5の第1の主面5a上に、一端部6a、7aが幅方向の一方側縁を起点として他端部6b、7bが他方側縁の近傍に位置して互いに平行に形成されてなる。共振器導体パターン6、7は、一端部6a、7aが層間接続ビア12を介してそれぞれ第1のグランドパターン11と電気的に接続されてなる。共振器導体パターン6、7は、5GHz搬送周波数帯の約λ/4の電気長、約6mmの長さを有する分布定数設計により形成され、それぞれ側方へと突出する腕状の入出力パターン13、14が一体に形成されいる。
【0017】
第1の誘電体基板2には、長さ方向の両側縁と共振器導体パターン6、7の開放端部6b、7bの側縁との間の領域に位置して、それぞれ矩形の導体パターンからなる第1の容量負荷パターン8と第2の容量負荷パターン9とが形成されている。第1の容量負荷パターン8と第2の容量負荷パターン9とは、それぞれの内側縁が共振器導体パターン6、7の外側縁と対向することによって並列容量を負荷する。
【0018】
第1の誘電体基板2には、幅方向の側縁と共振器導体パターン6、7の開放端部6b、7bの先端部との間の領域に位置して、横長矩形の導体パターンからなる第3の容量負荷パターン10が形成されている。第3の容量負荷パターン10は、内側縁が共振器導体パターン6、7の先端部及び第1の容量負荷パターン8と第2の容量負荷パターン9の外側縁と対向することによって並列容量を負荷する。
【0019】
第2の誘電体基板3は、所定の厚みを有する誘電絶縁層15と、この誘電絶縁層15の第1の主面15a上にパターン形成された第2のグランドパターン16及び第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19とを有してなる。第2の誘電体基板3には、詳細を後述するように第1の誘電体基板2と接合された状態においてその層間接続ビア12とそれぞれ相対連通して第1のグランドパターン11と第2のグランドパターン16とを電気的に導通する多数個の層間接続ビア20が形成されている。
【0020】
第2の誘電体基板3は、誘電絶縁層15の第1の主面15a上に第2のグランドパターン16を全面に形成し、その一部を枠状に剥離することにより第1の絶縁部21乃至第3の絶縁部23をそれぞれ形成して第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19をそれぞれ縁取り形成してなる。第1の容量負荷調整パターン17は、第2の誘電体基板3を第1の誘電体基板2と接合した状態において第1の容量負荷パターン8と対向する矩形の導体パターンからなる。第1の容量負荷調整パターン17は、第2のグランドパターン16に対して第1の絶縁部21を介して電気的に分離されている。
【0021】
第2の容量負荷調整パターン18は、第2の絶縁部22によって第2のグランドパターン16に対して電気的に分離され、第1の誘電体基板2側の第2の容量負荷パターン9と対向する矩形の導体パターンからなる。第3の容量負荷調整パターン19は、第3の絶縁部23によって第2のグランドパターン16に対して電気的に分離され、第1の誘電体基板2側の第3の容量負荷パターン10と対向する横長矩形の導体パターンからなる。
【0022】
第2の誘電体基板3には、第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19内にそれぞれ第1の層間接続ビア24乃至第3の層間接続ビア26が形成されている。第1の容量負荷調整パターン17は、第1の層間接続ビア24を介して第1の容量負荷パターン8と電気的に導通されている。第2の容量負荷調整パターン18は、第2の層間接続ビア25を介して第2の容量負荷パターン9と電気的に導通されている。第3の容量負荷調整パターン19は、第3の層間接続ビア26を介して第3の容量負荷パターン10と電気的に導通されている。
【0023】
以上のように構成されたBPF1は、図2に示すように第1の誘電体基板2と第2の誘電体基板3とが、相対する誘電絶縁層5の第1の主面5aと誘電絶縁層15の第2の主面15bとを接合面として接着剤等によって積層固定される。BPF1は、第1の誘電体基板2と第2の誘電体基板3とを接合した状態において相対する各層間接続ビア12、20が連通して第1の誘電体基板2の第1のグランドパターン11と第2の誘電体基板3の第2のグランドパターン16との間が導通される。なお、BPF1は、一般的には第1の誘電体基板2と第2の誘電体基板3とを接合した状態において、これらを連通するビアホールが形成されて層間接続ビアが形成される。
【0024】
また、BPF1は、この状態において第1の誘電体基板2側の第1の容量負荷パターン8乃至第3の容量負荷パターン10に対して第2の誘電体基板2側の第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19がそれぞれ誘電絶縁層15を介して対向される。さらに、BPF1は、対向された第1の容量負荷パターン8乃至第3の容量負荷パターン10が第1の層間接続ビア24乃至第3の層間接続ビア26を介してそれぞれ第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19と導通される。
【0025】
BPF1は、アンテナにより受信された受信信号が共振器導体パターン6側の入出力パターン13に入力されると、受信信号から5GHz搬送周波数に重畳された受信信号を共振器導体パターン6、7によって抽出して共振器導体パターン7側の入出力パターン14から出力する。また、BPF1は、出力側のパワーアンプから共振器導体パターン7側の入出力パターン14に入力された出力信号から5GHz搬送周波数に重畳された出力信号を抽出して共振器導体パターン6側の入出力パターン13からアンテナに出力する。
【0026】
BPF1は、第1の誘電体基板2の誘電絶縁層5及び第2の誘電体基板3の誘電絶縁層15のそれぞれの厚み、共振器導体パターン6、7の長さや幅、或いは第1の容量負荷パターン8乃至第3の容量負荷パターン10の面積等が5GHz搬送周波数の波長に適合したフィルタ特性を有するように設定されている。BPF1は、製造工程において上述した各部の寸法精度のバラツキによって、所定のフィルタ特性が得られないことがある。
【0027】
BPF1は、上述したように第2の誘電体基板3の表面上に第2のグランドパターン16とともに第1の層間接続ビア24乃至第3の層間接続ビア26を介して第1の容量負荷パターン8乃至第3の容量負荷パターン10とそれぞれ接続された第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19が形成されている。BPF1は、第2の誘電体基板3の表面上において、第2のグランドパターン16に対して第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19を選択的に接続することにより第1の容量負荷パターン8乃至第3の容量負荷パターン10による共振器導体パターン6、7への並列容量の負荷状態を調整することによってフィルタ特性の調整が行われる。
【0028】
BPF1には、例えば図1及び図3に示すように第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19を区割り構成する第1の絶縁部21乃至第3の絶縁部23に対して、それぞれの適宜の辺に第1の導電体27乃至第3の導電体29が形成される。第1の導電体27乃至第3の導電体29は、第1の絶縁部21乃至第3の絶縁部23の各辺よりも大きな幅を有しており、第1の絶縁部21乃至第3の絶縁部23と第2のグランドパターン16とを電気的に接続する。
【0029】
第1の導電体27乃至第3の導電体29は、例えば第1の絶縁部21乃至第3の絶縁部23の適宜の辺を充填するようにしてはんだ付けが施されたはんだ部からなる。第1の導電体27乃至第3の導電体29は、例えば第1の絶縁部21乃至第3の絶縁部23の適宜の辺よりも幅広の金属箔からなる。第1の導電体27乃至第3の導電体29は、例えば第1の絶縁部21乃至第3の絶縁部23の適宜の辺に充填される銀ペースト等の導電性ペーストからなる。
【0030】
BPF1は、共振器導体パターン6側の入出力パターン13に基準信号を入力し、共振器導体パターン7側の入出力パターン14からの出力を測定器によって測定しながら、上述した第2のグランドパターン16に対して図4に示すように第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19を選択的に接続する。
【0031】
同図(A)は、全ての第1の絶縁部21乃至第3の絶縁部23に第1の導電体27乃至第3の導電体29を形成することによって、全ての第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19が第2のグランドパターン16に対して接続された状態を示している。したがって、BPF1においては、第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19を介して、第1の容量負荷パターン8乃至第3の容量負荷パターン10が第2のグランドパターン16と同電位となる。BPF1は、これによって共振器導体パターン6、7に対して、第1の容量負荷パターン8乃至第3の容量負荷パターン10を介してこれら第1の容量負荷パターン8乃至第3の容量負荷パターン10と第2のグランドパターン16及び第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19とによって合成された並列容量が負荷される。
【0032】
同図(B)は、第1の絶縁部21と第2の絶縁部22とが絶縁状態を保持され第3の絶縁部23のみに第3の導電体29を形成することによって第3の容量負荷調整パターン19のみが第2のグランドパターン16に対して接続された状態を示している。したがって、BPF1においては、第3の容量負荷調整パターン19を介して第3の容量負荷パターン10が第2のグランドパターン16と同電位となる。BPF1は、これによって共振器導体パターン6、7に対して、第1の容量負荷パターン8乃至第3の容量負荷パターン10を介して、第3の容量負荷パターン10と、第2のグランドパターン16及び第3の容量負荷調整パターン19とによって合成された並列容量が負荷される。
【0033】
同図(C)は、第3の絶縁部23が絶縁状態を保持され第1の絶縁部21と第2の絶縁部23とに第1の導電体27と第2の導電体28とを形成することによって第1の容量負荷調整パターン17と第2の容量負荷調整パターン18とが第2のグランドパターン16に対して接続された状態を示している。したがって、BPF1においては、第1の容量負荷調整パターン17と第2の容量負荷調整パターン18とを介して第1の容量負荷パターン8と第2の容量負荷パターン9が第2のグランドパターン16と同電位となる。BPF1は、これによって共振器導体パターン6、7に対して、第1の容量負荷パターン8乃至第3の容量負荷パターン10を介して、第1の容量負荷パターン8と第2の容量負荷パターン9、第2のグランドパターン16及び第1の容量負荷調整パターン17と第2の容量負荷調整パターン18とによって合成された並列容量が負荷される。
【0034】
BPF1は、上述した調整処理を施すことによって、図5に示すような周波数特性を呈するようになる。同図において、実線aは、図4(A)の処理を行った場合の周波数特性のシュミレーション結果を示している。実線bは、同図(B)の処理を行った場合の周波数特性のシュミレーション結果を示している。実線cは、同図(C)の処理を行った場合の周波数特性のシュミレーション結果を示している。BPF1は、上述したように5GHz周波数特性を有するように構成されているが、図5から明らかなように、第2のグランドパターン16に対して第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19を選択的に接続することによって周波数特性の調整が行われる。換言すれば、BPF1は、製造工程による周波数特性のバラツキの調整が行われる。
【0035】
第2の実施の形態として図6に示したBPF30は、上述したBPF1と基本的な構成を同等とするが、第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19を区割り構成する第1の絶縁部21乃至第3の絶縁部23にそれぞれ第1のメムズスイッチ(MEMS:Micro−Electro−Mechanical−System)31乃至第3のメムズスイッチ33を設けた構成に特徴を有している。なお、以下のBPF30説明において、BPF1の各部と対応する部位については同一符号を付すことによってその説明を省略する。BPF30においては、各メムズスイッチ31乃至33をオン・オフ操作することによって、第2のグランドパターン16に対する第1の容量負荷調整パターン17乃至第3の容量負荷調整パターン19の接続状態の切替が行われる。
【0036】
第1のメムズスイッチ31について、図7を参照してその構成について説明する。なお、第2のメムズスイッチ32及び第3のメムズスイッチ33も同様に構成されている。メムズスイッチ31は、同図に示すように全体が絶縁カバー34によって覆われている。メムズスイッチ31は、シリコン基板35上に互いに絶縁されて第1の固定接点36と、第2の固定接点37と、第3の固定接点38とが形成されてなる。メムズスイッチ31は、第1の固定接点36に薄板状で可撓性を有する可動接点片39が回動自在に片持ち状態で支持されてなる。メムズスイッチ31は、第1の固定接点36と第3の固定接点38とがそれぞれ入出力接点とされ、リード40a、40bを介して絶縁カバー34に設けた入出力端子41a、41bとそれぞれ接続される。
【0037】
メムズスイッチ31は、可動接点片39が、その一端部をシリコン基板34側の第1の固定接点36に対する常閉接点とされるとともに、自由端が第3の固定接点38に対して常開接点を構成する。可動接点片39は、中央部に形成された第2の固定接点37に対応して内部に電極42が設けられている。メムズスイッチ31は、通常状態において図7(A)に示すように可動接点片39が一端を第1の固定接点36と接触するとともに、他端を第3の固定接点38と非接触状態に保持されている。
【0038】
以上のように構成されたメムズスイッチ31は、図7(A)に示すように第1の絶縁部21を跨ぐようにして第2の誘電体基板3の主面上に実装される。メムズスイッチ31は、一方の入出力端子41aが第2のグランドパターン16と接続されるとともに他方の入出力端子41bが第1の容量負荷調整パターン17と接続される。したがって、メムズスイッチ31は、通常、第2のグランドパターン16と第1の容量負荷調整パターン17との間の絶縁状態を保持する。
【0039】
メムズスイッチ31は、駆動信号が入力されると、第2の固定接点37と可動接点片39の内部電極42とに駆動電圧が印加される。メムズスイッチ31は、これによって第2の固定接点37と可動接点片39との間において吸引力が生成され、図7(B)に示すように可動接点片39が第1の固定接点36を支点としてシリコン基板35側へと変位動作してその自由端が第3の固定接点38と接続し、またこの接続状態が保持される。したがって、BPF30は、メムズスイッチ31を介して第2のグランドパターン16と第1の容量負荷調整パターン17とが接続される。
【0040】
メムズスイッチ31は、上述した状態から第2の固定接点37と可動接点片39の内部電極42とに逆バイアスの駆動電圧が印加されると、可動接点片39が初期状態へと復帰して第3の固定接点38との接続状態が解除される。したがって、BPF30は、第2のグランドパターン16と第1の容量負荷調整パターン17との間が非導通状態となる。メムズスイッチ31は、極めて微小であるとともに動作状態を保持するための保持電流を不要とするスイッチであることから、BPF30に搭載してもこれを大型化することはなくかつ低消費電力化も図られるようになる。
【0041】
BPF30は、第1のメムズスイッチ31乃至第3のメムズスイッチ33をオン・オフ制御することによってフィルタ特性の調整が行われることから、例えば図8に示すようにバンドパスフィルタ回路40のフィードバックロジックを構成する。バンドパスフィルタ回路40は、5GHz周波数に重畳された信号の通過特性を付与されて構成され、アンテナ41によって受信した信号を処理するBPF30、アンプ42、ミキサ43、発信器44を備えている。バンドパスフィルタ回路40は、第2のBPF45によってミキサ43から出力される所定の周波数帯域を通過させて受信アンプ46へと供給する。
【0042】
バンドパスフィルタ回路40は、設定した条件から、搭載機器の何らかの使用環境の変化による影響、例えばそばに金属体や誘電体等が接近配置されたり温度や湿度の変化が生じた場合に、BPF30の周波数特性がずれてアンテナ41からの受信電力が低下することがある。バンドパスフィルタ回路40においては、受信アンプ44の出力レベルが検出され、低下状態を検出するとスイッチ駆動回路部45に検出出力が送出される。
【0043】
バンドパスフィルタ回路40においては、スイッチ駆動回路部45において第1のメムズスイッチ31乃至第3のメムズスイッチ33を駆動する制御信号s1乃至s3が生成されてBPF30へフィードバックされる。バンドパスフィルタ回路40においては、第1のメムズスイッチ31乃至第3のメムズスイッチ33が選択的にオン・オフ制御されることによって上述したように周波数特性の微調整が行われる。
【0044】
なお、上述した実施の形態においては、第1の誘電体基板2と第2の誘電体基板3とを接合して内部配線層4を形成したが、複数の誘電体基板2を積層して多層の配線層を構成するようにしてもことは勿論である。また、BPFは、多層配線層内に複数の帯域フィルタを構成するようにしてもよい。
【0045】
【発明の効果】
以上詳細に説明したように本発明にかかるフィルタ回路によれば、表面にグランドパターンが形成された誘電絶縁層内に分布定数設計の共振器導体パターンが形成されかつ共振器導体パターンの周囲に並列容量を負荷する複数の容量負荷パターンが形成されるとともに誘電絶縁層の表面に各容量負荷パターンと接続された複数の容量負荷調整パターンが形成されてなる。フィルタ回路は、誘電絶縁層内に共振器導体パターンを形成したトリプレート構造が採用されることにより小型化が図られるとともに、誘電絶縁層の表面において各容量負荷調整パターンとグランドパターンとを選択的に接続することにより共振器導体パターンに対する各容量負荷パターンからの並列容量の負荷状態を調整することが可能となる。したがって、フィルタ回路は、製造工程中でのバラツキや使用環境の変化等によりフィルタ特性にバラツキやズレが生じた場合でも最適なフィルタ特性値に設定が可能となる。フィルタ回路は、これによって生産性や歩留りの向上が図られるとともに信頼性や性能の向上が図られる。
【図面の簡単な説明】
【図1】本発明の実施の形態として示すバンドパスフィルタの構成を説明する分解斜視図である。
【図2】同バンドパスフィルタの縦断面図である。
【図3】フィルタ特性の調整操作を施こした同バンドパスフィルタの平面図である。
【図4】同バンドパスフィルタにおけるフィルタ特性の調整操作の説明図である。
【図5】同バンドパスフィルタのフィルタ特性図である。
【図6】本発明の他の実施の形態として示すメムズスイッチを搭載したバンドパスフィルタの平面図である。
【図7】メムズスイッチの構成図である。
【図8】メムズスイッチを搭載したバンドパスフィルタを備えてフィードバックロジックを構成したバンドパスフィルタ回路の構成図である。
【図9】従来のバンドパスフィルタの平面図である。
【図10】従来のトリプレート構造のバンドパスフィルタの説明図である。
【図11】同バンドパスフィルタの並列共振回路の説明図である。
【符号の説明】
1 バンドパスフィルタ(BPF)、2 第1の誘電体基板、3 第2の誘電体基板、4 内部配線層、5 誘電絶縁層、6,7 共振器導体パターン、8,9,10 容量負荷パターン、11 第1のグランドパターン、12 層間接続ビア、13,14 入出力パターン、15 誘電絶縁層、16 第2のグランドパターン、17,18,19 容量負荷調整パターン、20 層間接続ビア、21,22,23 絶縁部、24,25,26 層間接続ビア、27,28,29導電体、30 バンドパスフィルタ(BPF)、31,32,33 メムズスイッチ
Claims (5)
- それぞれグランドパターンが形成された上下一対の誘電絶縁層間に、層間接続ビアを介して一端側を上記グランドパターンと接続されるとともに他端側を開放された容量結合型導体パターンを有する内部配線層を形成してなるフィルタ回路において、
上記内部配線層に、上記導体パターンの開放端側の周囲に位置して互いに電気的に分離された複数個の容量負荷パターンを形成し、
上記一方の誘電絶縁層上に、上記グランドパターンと電気的に分離されるとともに上記各容量負荷パターンに対応してそれぞれ形成され層間接続ビアを介して電気的に接続された複数個の容量負荷調整パターンを形成してなり、
上記一方の誘電絶縁層上において、上記各容量負荷パターンと上記グランドパターンとを選択的に接続して同電位とすることによって上記各導体パターンに対する負荷容量が調整されることを特徴とするフィルタ回路。 - 上記各容量負荷パターンが、上記グランドパターン内に枠状の絶縁パターンによって縁取り形成され、
所定の上記容量負荷パターンが、その上記絶縁パターンの一辺に導電材が設けられて上記グランドパターンと接続されることによって同電位となることを特徴とする請求項1に記載のフィルタ回路。 - 上記各容量負荷パターンが、上記グランドパターン内に枠状の絶縁パターン部によって縁取り形成されるとともに、各絶縁パターン部の一辺に上記グランドパターンとの接続状態をそれぞれ断接制御するメムズスイッチが設けられており、
所定の上記容量負荷パターンが、上記メムズスイッチのオン動作が行われて上記グランドパターンと接続されることによって同電位となることを特徴とする請求項1に記載のフィルタ回路。 - 上記容量結合型導体パターンが、それぞれ一端側を短絡されかつ他端側を開放されたλ/4の周波数特性を有する共振器の一対の共振器導体パターンであり、
上記各容量負荷パターンと上記グランドパータンとを選択的に接続することにより上記導体パターンに対する並列容量の負荷状態を調節することによって、上記共振器の通過周波数特性の調整が行われることを特徴とする請求項1に記載のフィルタ回路。 - 上記各容量負荷パターンが、上記グランドパターン内に枠状の絶縁パターン部によって縁取り形成されるとともに、各絶縁パターン部の一辺に上記グランドパターンとの接続状態をそれぞれ断接制御するメムズスイッチが設けられており、
上記メムズスイッチが、上記共振器の後段に設けられた出力監視手段から供給される制御信号によってオン・オフ動作して上記各容量負荷パターンと上記グランドパータンとを選択的に断・接して上記共振器導体パターンに対する並列容量の負荷状態が調節されることによって、上記共振器の通過周波数特性の調整が行われることを特徴とする請求項4に記載のフィルタ回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001283791A JP3610939B2 (ja) | 2001-09-18 | 2001-09-18 | フィルタ回路 |
DE60200581T DE60200581T2 (de) | 2001-09-18 | 2002-09-12 | Filterschaltung |
EP02020486A EP1294090B1 (en) | 2001-09-18 | 2002-09-12 | Filter circuit |
US10/245,045 US6965285B2 (en) | 2001-09-18 | 2002-09-17 | Filter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001283791A JP3610939B2 (ja) | 2001-09-18 | 2001-09-18 | フィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092501A JP2003092501A (ja) | 2003-03-28 |
JP3610939B2 true JP3610939B2 (ja) | 2005-01-19 |
Family
ID=19107237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001283791A Expired - Fee Related JP3610939B2 (ja) | 2001-09-18 | 2001-09-18 | フィルタ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6965285B2 (ja) |
EP (1) | EP1294090B1 (ja) |
JP (1) | JP3610939B2 (ja) |
DE (1) | DE60200581T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4504086B2 (ja) * | 2004-05-06 | 2010-07-14 | 日本電信電話株式会社 | 半導体装置の製造方法 |
US7312676B2 (en) * | 2005-07-01 | 2007-12-25 | Tdk Corporation | Multilayer band pass filter |
JP2007306391A (ja) * | 2006-05-12 | 2007-11-22 | Alps Electric Co Ltd | 積層型回路および積層型フィルタ回路 |
KR100712419B1 (ko) * | 2006-06-08 | 2007-04-27 | 전자부품연구원 | 대역통과필터 |
DE102007044886A1 (de) * | 2007-09-20 | 2009-04-09 | Siemens Home And Office Communication Devices Gmbh & Co. Kg | Filteranordnung |
US8635765B2 (en) | 2011-06-15 | 2014-01-28 | International Business Machines Corporation | Method of forming micro-electrical-mechanical structure (MEMS) |
WO2013095633A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Characterization of within-die variations of many-core processors |
JP6091074B2 (ja) * | 2012-04-13 | 2017-03-08 | キヤノン株式会社 | 発光装置 |
RU2577485C1 (ru) * | 2014-11-28 | 2016-03-20 | Федеральное государственное бюджетное учреждение науки институт физики им. Л.В. Киренского Сибирского отделения Российской академии наук | Полосковый резонатор |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5344695A (en) * | 1991-03-29 | 1994-09-06 | Ngk Insulators, Ltd. | Dielectric filter having coupling electrodes for connecting resonator electrodes, and method of adjusting frequency characteristic of the filter |
JPH07147503A (ja) * | 1993-11-24 | 1995-06-06 | Murata Mfg Co Ltd | 誘電体フィルタ |
JPH088605A (ja) * | 1994-06-20 | 1996-01-12 | Matsushita Electric Ind Co Ltd | 積層誘電体フィルタ |
JPH10209714A (ja) * | 1996-11-19 | 1998-08-07 | Sharp Corp | 電圧制御通過帯域可変フィルタおよびそれを用いる高周波回路モジュール |
JP2000218705A (ja) * | 1999-02-04 | 2000-08-08 | Hitachi Ltd | 光造形装置 |
JP2000252716A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板 |
EP1067618B1 (en) * | 1999-07-08 | 2007-12-12 | Matsushita Electric Industrial Co., Ltd. | Laminated filter, duplexer, and mobile communication apparatus using the same |
US6606017B1 (en) * | 2000-08-31 | 2003-08-12 | Motorola, Inc. | Switchable and tunable coplanar waveguide filters |
US6703912B2 (en) * | 2001-08-10 | 2004-03-09 | Sanyo Electric Co., Ltd. | Dielectric resonator devices, dielectric filters and dielectric duplexers |
-
2001
- 2001-09-18 JP JP2001283791A patent/JP3610939B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-12 EP EP02020486A patent/EP1294090B1/en not_active Expired - Fee Related
- 2002-09-12 DE DE60200581T patent/DE60200581T2/de not_active Expired - Lifetime
- 2002-09-17 US US10/245,045 patent/US6965285B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003092501A (ja) | 2003-03-28 |
EP1294090B1 (en) | 2004-06-02 |
DE60200581D1 (de) | 2004-07-08 |
US20030052752A1 (en) | 2003-03-20 |
DE60200581T2 (de) | 2005-06-16 |
US6965285B2 (en) | 2005-11-15 |
EP1294090A1 (en) | 2003-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6970055B2 (en) | Tunable planar capacitor | |
JP3778075B2 (ja) | フィルタ回路 | |
US20040214543A1 (en) | Variable capacitor system, microswitch and transmitter-receiver | |
CN107681275B (zh) | 天线及电子装置 | |
JP2008072740A (ja) | チューナブルマルチプレクサ | |
JP2752048B2 (ja) | 対称型ストリップライン共振器 | |
JP2001217604A (ja) | 低域通過フィルタ | |
KR20040034568A (ko) | 고주파 모듈 기판 장치 | |
JP3610939B2 (ja) | フィルタ回路 | |
US8643450B2 (en) | Variable distributed constant line, variable filter, and communication module | |
JPH10270976A (ja) | 分波器パッケージ | |
TWI479734B (zh) | 信號傳送裝置、濾波器及基板間通信裝置 | |
JP2001060809A (ja) | 回路素子およびプリント配線板 | |
US20220006168A1 (en) | Filter, antenna module, and communication device | |
JP2003158467A (ja) | Rfデバイスおよびそれを用いた通信機器 | |
JPH05191103A (ja) | 積層型誘電体フィルタ | |
JP2001044704A (ja) | 分布定数回路素子とその製造方法およびプリント配線板 | |
US20230187840A1 (en) | High-frequency circuit and radio device | |
JP2002246815A (ja) | ストリップ線路共振器およびフィルタ | |
JP2000164755A (ja) | 高周波回路用パッケージ | |
JP2002176337A (ja) | Sawデュプレクサ | |
JP2001177012A (ja) | 高周波用配線基板 | |
JP2005311979A (ja) | 帯域フィルタおよび高周波モジュール | |
JPH11284413A (ja) | 方向性結合器 | |
JPH10276005A (ja) | フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |