JP3609637B2

JP3609637B2 - Fan

Info

Publication number: JP3609637B2
Application number: JP03508499A
Authority: JP
Inventors: 俊之朝倉
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-02-12
Filing date: 1999-02-12
Publication date: 2005-01-12
Anticipated expiration: 2019-02-12
Also published as: JP2000236692A

Description

【０００１】
【発明の属する技術分野】
本発明は、モータにより回転駆動される扇風機に係り、特に駆動電流検出を行うために電力の供給経路に直列接続されるシャント抵抗を不要として熱損失を抑え、モータが過負荷の場合や、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合や、完全短絡の場合等の異常電流に対して、応答性の高い過電流保護が可能な扇風機を簡易な構成で提供する技術に関する。
【０００２】
【従来の技術】
従来の扇風機においては、図１３に示すように、扇風機の羽２０１が取付けられたモータ２０３が、主スイッチ２０２を介して交流電源２０４に接続される構成が採られている。主スイッチ２０２が閉じられると、交流電源２０４からモータ２０３に電力が供給され、モータ２０３の回転動作に同期して、羽２０１が回転して風が発生する。
【０００３】
実際の扇風機には、図１４に示すような、羽２０１を覆うように金属製のカバー２０５が取付けられる。また、主スイッチ２０２の開閉動作を検知して、リレー２０６を開閉させる制御回路２０７が設けられる。カバー２０５は、人の手などが羽２０１に触れないようにするものであるが、電気的にも、安全性を確保する働きをする。つまり、人の手がカバー２０５に触れると人体抵抗を加えたカバー２０５の抵抗値を制御回路２０７が検知し、リレー２０６を強制的にオフさせる。こうして、扇風機を使用する際の安全が図られている。
【０００４】
また、従来の扇風機においては、半導体スイッチを備えた電源供給制御装置として、例えば図１５に示すような回路が採用されている。
【０００５】
同図において、本従来例の扇風機の電源供給制御装置は、電源１０１の出力電圧ＶＢを負荷１０２（図１３、１４におけるモータ２０３に相当）に供給する経路にシャント抵抗ＲＳおよびサーマルＦＥＴＱＦのドレインＤ−ソースＳを直列接続した構成である。また、シャント抵抗ＲＳを流れる電流を検出してハードウェア回路によりサーマルＦＥＴＱＦの駆動を制御するドライバ９０１と、ドライバ９０１でモニタした電流値に基づいてサーマルＦＥＴＱＦの駆動信号をオン／オフ制御するＡ／Ｄ変換器９０２およびマイコン（ＣＰＵ）９０３とを備えている。
【０００６】
半導体スイッチとしてのサーマルＦＥＴＱＦは、図示しない温度センサを内蔵してサーマルＦＥＴＱＦが規定以上の温度まで上昇した場合には、内蔵するゲート遮断回路によってサーマルＦＥＴＱＦを強制的にオフ制御する過熱遮断機能を備えている。また、図中のＲＧは内蔵抵抗であり、ＺＤ１はゲートＧ−ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印加されようとした場合にこれをバイパスさせるツェナーダイオードである。
【０００７】
また、本従来例の扇風機の電源供給制御装置では、負荷１０２またはサーマルＦＥＴＱＦのドレインＤ−ソースＳ間における過電流に対する保護機能をも備えている。即ち、ドライバ９０１は、電流モニタ回路としての差動増幅器９１１，９１３と、電流制限回路としての差動増幅器９１２と、チャージポンプ回路９１５と、マイコン９０３からのオン／オフ制御信号および電流制限回路からの過電流判定結果に基づき、内部抵抗ＲＧを介してサーマルＦＥＴＱＦのゲートＧを駆動する駆動回路９１４を備えて構成されている。
【０００８】
シャント抵抗ＲＳの電圧降下に基づき差動増幅器９１２を介して、電流が判定値（上限）を超えたとして過電流が検出された場合には、駆動回路９１４によってサーマルＦＥＴＱＦをオフ動作とし、その後電流が低下して判定値（下限）を下回ったらサーマルＦＥＴＱＦをオン動作させる。
【０００９】
一方、マイコン９０３は、電流モニタ回路（差動増幅器９１１，９１３）を介して電流を常時モニタしており、正常値を上回る異常電流が流れていれば、サーマルＦＥＴＱＦの駆動信号をオフすることによりサーマルＦＥＴＱＦをオフ動作させる。なお、マイコン９０３からオフ制御の駆動信号が出力される前に、サーマルＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断機能によってサーマルＦＥＴＱＦはオフ動作となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の扇風機にあっては、図１４に示すように人体抵抗を間接的に検知するためには、専用の制御回路を別途設けなければならず、扇風機の構成が複雑となることや、コストの上昇にも繋がることが懸念されていた。
【００１１】
また、従来の扇風機に採用された電源供給制御装置は、図１５に示すように、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗ＲＳを必要とした構成であり、近年のサーマルＦＥＴＱＦのオン抵抗の低減に伴う負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点がある。
【００１２】
また、上述の過熱遮断機能や過電流制限回路は、負荷１０２や配線にほぼ完全な短絡状態が発生して大電流が流れる場合には機能するが、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生して小さい短絡電流が流れた場合には機能せず、電流のモニタ回路を介してマイコン９０３により異常電流を検出してサーマルＦＥＴＱＦをオフ制御するしかなく、このような異常電流に対するマイコン制御による応答性が悪いという事情もあった。
【００１３】
また、シャント抵抗ＲＳやＡ／Ｄ変換器９０２、マイコン９０３等が必要であるため、大きな実装スペースが必要であり、またこれらの比較的高価な部品により装置コストが高くなってしまうという問題点もある。
【００１４】
本発明の目的は、上記従来の問題点や事情を解決することにあり、電流検出を行うために電力の供給経路に直列接続されるシャント抵抗を不要として熱損失を抑え、モータが過負荷の場合や、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合や、完全短絡の場合等の異常電流に対して、応答性の高い過電流保護が可能な扇風機を簡易な構成で提供することにある。
【００１５】
【課題を解決するための手段】
本発明は、電源からモータ負荷へ供給される駆動電力が、制御信号に応じてスイッチング動作する第１半導体スイッチにより制御される扇風機であって、第１半導体スイッチの温度を検出する温度センサと、第１半導体スイッチに過電流または異常電流が流れた際に第１半導体スイッチの端子間にかけられる異常電圧のうち、低い方の異常電圧よりも低い基準電圧を生成する基準電圧生成手段と、第１半導体スイッチの端子間電圧が基準電圧を超えた場合に、第１半導体スイッチのオン／オフの切り替えを所定回数繰り返して行い、且つ、温度センサにより検出された温度が所定の基準温度に達した際に第１半導体スイッチをオフ制御する制御手段と、を有することを特徴とする。
【００１６】
また、基準電圧生成手段は、第１半導体スイッチおよびモータ負荷に並列接続され、制御信号に応じてスイッチング制御される第２半導体スイッチと第２負荷とを直列接続した回路を備え、第２半導体スイッチの端子間電圧を基準電圧として生成することを特徴とする。
【００１７】
また、第２半導体スイッチの電流容量は第１半導体スイッチの電流容量よりも小さく、モータ負荷および第２負荷の抵抗値比は第１半導体スイッチおよび第２半導体スイッチの電流容量比と等価であることを特徴とする。
【００１８】
また、第２負荷は、複数個の抵抗を備え、第２負荷の抵抗値は、複数個の抵抗の選択接続により可変設定されることを特徴とする。
【００１９】
したがって、過電流や、ある程度の短絡抵抗を持つ不完全短絡が発生したとき、制御手段は、第１半導体スイッチのオン／オフ制御を繰り返し行って電流を大きく変動させることで、第１半導体スイッチの周期的な発熱を促す。そして、制御手段は、温度センサにより検出された温度が所定の基準温度に達した際に第１半導体スイッチをオフ制御する。よって、本発明は、第１半導体スイッチの遮断を速めることができる。とりわけ、従来マイコン等のプログラム処理によってしか行えなかった不完全短絡（レアショート）発生時の異常電流に対して、マイコン等の外部からの制御無しにハードウェア回路のみによる対処が可能であり、高速な応答を実現できる。
【００２２】
ここで、第１半導体スイッチおよび第２半導体スイッチの電流容量比の取り方は、例えば、第１半導体スイッチおよび第２半導体スイッチがバイポーラトランジスタで形成される場合にはエミッタ面積比で実現すればよく、またＦＥＴで形成される場合には該スイッチを並列接続して形成するトランジスタ数の比によって実現すればよい。またこの時、第２負荷の抵抗値は、モータ負荷の抵抗値×（第１半導体スイッチの電流容量／第２半導体スイッチの電流容量）として決定される。このような回路規定を設定することにより、第２半導体スイッチおよび第２負荷を持つ基準電圧生成手段の回路構成を小型化でき、実装スペースを縮小できるとともに、扇風機のコストを削減できる。
【００２３】
また、第１半導体スイッチの端子間電圧（即ち、電力供給経路）が正常状態から逸脱している程度を判定する際の基準電圧生成手段の設定値、換言すれば過負荷などによる過電流判定を行うための基準は、第２負荷の抵抗値を変えることによって設定することができる。例えば、第２負荷をチップ上に形成する場合には、チップ内部に複数個の抵抗を設置し、チップをパッケージするとき、または、ベアチップ実装するときに選択接続することにより上記基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能になる。これにより、扇風機を構成する電源供給制御装置を集積化する場合でも１種類のチップで複数のモータ仕様をカバーすることが可能となる。また、抵抗の可変設定により、モータ負荷の定格、性能に応じた完全短絡、過負荷（不完全短絡）の切り分けを確実に行うことが可能となり、これらに対する保護を精度良く行うことができる。
【００２５】
【発明の実施の形態】
以下、本発明に係る扇風機の実施の形態例について、［共通の構成］、［第１の実施形態］、［第２の実施形態］、［第３の実施形態］、［第４の実施形態］、［第５の実施形態］、［変形例］を図１乃至図１２を参照して詳細に説明する。ここで、図１は本発明の第１の実施形態の扇風機を構成する電源供給制御装置の回路構成図、図２は実施形態で使用する半導体スイッチ（サーマルＦＥＴ）の詳細な回路構成図、図３、図４および図５は実施形態の扇風機を構成する電源供給制御装置および電源供給制御方法が利用する原理を説明する説明図、図６は短絡故障時および通常動作時の実施形態の扇風機を構成する電源供給制御装置における半導体スイッチの電流と電圧を例示する波形図、図７は本発明の第２の実施形態の扇風機を構成する電源供給制御装置の回路構成図、図８は本発明の第３の実施形態の扇風機を構成する電源供給制御装置の回路構成図、図９は本発明の第４の実施形態の扇風機を構成する電源供給制御装置の回路構成図、図１０は本発明の第５の実施形態の扇風機を構成する電源供給制御装置の回路構成図、図１１は変形例の扇風機を構成する電源供給制御装置における第２負荷（抵抗）の構成を説明する回路図である。図１２は、第１の実施形態乃至第５の実施形態に共通な扇風機の概略構成である。
【００２６】
［共通の構成］
以下に説明する第１の実施形態ないし第５の実施形態では、共通構成として、図１２に示すような回路構成が採られている。
【００２７】
ここで、交流電源２０４は、商用の交流電源である。また電源供給制御装置３００は、以下に詳述するが、モータ２０３に対し連続パルス電力を供給するための回路である。モータ２０３には、羽２０１が取付けられており、モータ２０３によって回転駆動される。図示したように異物Ｘが羽２０１干渉して（あるいはゴミがモータ軸周囲につまって）、モータ２０３が過負荷状態となったときに、電源供給装置３００がモータ２０３への電流供給を停止するような働きをする。尚、抵抗Ｒｒは、実際は電源供給装置３００内部に設けられ、当該装置が、モータ２０３が過負荷であると判定するためのモータ電流のしきい値を設定する抵抗である。
【００２８】
また、第１の実施形態ないし第５の実施形態の扇風機は、異物が羽やモータ軸に干渉することによって起る過負荷状態の他に、モータ巻線の短絡による過負荷に対しても保護を行うものである。
【００２９】
［第１の実施形態］
本発明の第１の実施形態の扇風機を構成する電源供給制御装置３００について、図１を参照して説明すると、本実施形態の扇風機を構成する電源供給制御装置３００は、電源１０１（交流電源２０４を整流平滑して生成される）の出力電圧ＶＢを負荷１０２（図１２のモータ２０３に相当）に供給する経路に、半導体スイッチとしてのサーマルＦＥＴＱＡのドレインＤ−ソースＳを直列接続した構成である。ここで、サーマルＦＥＴＱＡにはＤＭＯＳ構造のＮＭＯＳ型を使用しているがＰＭＯＳ型でも実現可能である。
【００３０】
また同図において、サーマルＦＥＴＱＡを駆動制御する部分については、ＦＥＴＱＢ、抵抗Ｒ１〜Ｒ１０、ツェナーダイオードＺＤ１、ダイオードＤ１、コンパレータＣＭＰ１、駆動回路１１１およびスイッチＳＷ１を備えた構成である。なお、参照符号として抵抗には“Ｒ”とそれに続く数字を使用しているが、以下の説明では参照符号として使用すると共に、それぞれ該抵抗の抵抗値をも表すものとする。また、図１中の点線で囲った部分１１０ａはアナログ集積化されるチップ部分を示す。
【００３１】
負荷１０２は上述したように扇風機のモータであり、ユーザ等がスイッチＳＷ１をオンさせることにより機能する。駆動回路１１１には、コレクタ側が電位ＶＰに接続されたソーストランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）に接続されたシンクトランジスタＱ６とを直列接続して備え、スイッチＳＷ１のオン／オフ切換えによる切換え信号に基づき、ソーストランジスタＱ５およびシンクトランジスタＱ６をオン／オフ制御して、サーマルＦＥＴＱＡを駆動制御する信号を出力する。なお図中、ＶＢは電源１０１の出力電圧であり、例えば１２［Ｖ］である。また、ＶＰはチャージポンプの出力電圧であり、例えばＶＢ＋１０［Ｖ］である。
【００３２】
半導体スイッチとしてのサーマルＦＥＴＱＡは、より詳しくは図２に示すような構成を備えている。図２において、サーマルＦＥＴＱＡは、内蔵抵抗ＲＧ、温度センサ１２１、ラッチ回路１２２及び過熱遮断用ＦＥＴＱＳを備えている。なお、ＺＤ１はゲートＧ−ソースＳ間を１２［Ｖ］に保ってゲートＧに過電圧が印加されようとした場合にこれをバイパスさせるツェナーダイオードである。
【００３３】
つまり、本実施形態で使用するサーマルＦＥＴＱＡは、サーマルＦＥＴＱＡが規定以上の温度まで上昇したことが温度センサ１２１によって検出された場合には、その旨の検出情報がラッチ回路１２２に保持され、ゲート遮断回路としての過熱遮断用ＦＥＴＱＳがオン動作となることによって、サーマルＦＥＴＱＡを強制的にオフ制御する過熱遮断機能を備えている。
【００３４】
温度センサ１２１は４個のダイオードが縦続接続されてなり、実装上、温度センサ１２１は主ＦＥＴ（サーマル）ＦＥＴの近傍に配置形成されている。主ＦＥＴの温度が上昇するにつれて温度センサ１２１の各ダイオードの抵抗値が減少するので、ＦＥＴＱ５１のゲート電位が“Ｌ”レベルとされる電位まで下がると、ＦＥＴＱ５１がオン状態からオフ状態に遷移する。これにより、ＦＥＴＱ５４のゲート電位がサーマルＦＥＴＱＡのゲート制御端子（Ｇ）の電位にプルアップされ、ＦＥＴＱ５４がオフ状態からオン状態に遷移して、ラッチ回路１２２に“１”がラッチされることとなる。このとき、ラッチ回路１２２の出力が“Ｈ”レベルとなって過熱遮断用ＦＥＴＱＳがオフ状態からオン状態に遷移するので、主ＦＥＴの真のゲート（ＴＧ）の電位レベルが“Ｌ”レベルとなって、主ＦＥＴがオン状態からオフ状態に遷移して、過熱遮断されることとなる。
【００３５】
また、本実施形態の扇風機を構成する電源供給制御装置３００では、負荷１０２（モータ）への過負荷、またはモータやサーマルＦＥＴＱＡのドレインＤ−ソースＳ間において発生する短絡故障による過電流、或いは不完全短絡による異常電流に対する保護機能をも備えている。以下、図１を参照して、この保護機能を実現する構成について説明する。
【００３６】
先ず、特許請求の範囲にいう基準電圧生成手段は、ＦＥＴ（第２半導体スイッチ）ＱＢおよび抵抗（第２負荷）Ｒｒで構成されている。ＦＥＴＱＢのドレインおよびゲートはそれぞれサーマルＦＥＴＱＡのドレイン（Ｄ）および真のゲート（ＴＧ）に接続され、ＦＥＴＱＢのソース（ＳＢ）は抵抗Ｒｒの一方の端子に接続され、抵抗Ｒｒの他の端子は接地電位（ＧＮＤ）に接続されている。このように、ＦＥＴＱＢおよびサーマルＦＥＴＱＡのドレイン（Ｄ）およびゲート（ＴＧ）を共通化することにより同一チップ（１１０ａ）への集積化を容易にすることができる。
【００３７】
また、ＦＥＴＱＢおよびサーマルＦＥＴＱＡは同一プロセスで同一チップ（１１０ａ）上に形成されたものを使用することとして、温度ドリフトやロット間のバラツキの影響を除去（削減）するようにしている。また、ＦＥＴＱＢの電流容量がサーマルＦＥＴＱＡの電流容量よりも小さくなるように、それぞれのＦＥＴを構成する並列接続のトランジスタ数を（ＦＥＴＱＢのトランジスタ数：１個）＜（サーマルＦＥＴＱＡのトランジスタ数：１０００個）となるように構成している。
【００３８】
さらに、抵抗Ｒｒの抵抗値は、後述のように負荷１０２（モータ）の巻線の抵抗値×（ＦＥＴＱＢのトランジスタ数：１個／サーマルＦＥＴＱＡのトランジスタ数：１０００個）の値となるように設定される。この抵抗Ｒｒの設定により、サーマルＦＥＴＱＡに正常動作の負荷電流）が流れたときと同じドレイン−ソース間電圧ＶＤＳをＦＥＴＱＢに発生させることができる。また、以上のような回路規定により、ＦＥＴＱＢおよび抵抗Ｒｒで構成される基準電圧発生手段の構成を極力小型化することができ、実装スペースを縮小して扇風機のコストを低減することができる。
【００３９】
可変抵抗ＲＶはサーマルＦＥＴＱＡのソースＳＡ抵抗Ｒ１，Ｒ２の分圧点との間に負荷１０２に対して直列に接続されている。可変抵抗ＲＶの抵抗値を変えることにより第２負荷の抵抗値を等価的に可変設定する。即ち、チップ１１０ａの外部に可変抵抗ＲＶを設置し、該可変抵抗ＲＶを調整することにより基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能となる。これにより、アナログ集積化する場合でも１種類のチップ１１０ａで複数の仕様をカバーすることが可能となる。
【００４０】
コンパレータＣＭＰ１は、特許請求の範囲にいう検出手段の一部を成す。コンパレータＣＭＰ１の“＋”入力端子には、サーマルＦＥＴＱＡのドレインＤ−ソースＳ間電圧ＶＤＳを抵抗Ｒ１と抵抗Ｒ２および可変抵抗ＲＶの並列抵抗（Ｒ２‖ＲＶ）とで分圧した電圧が抵抗Ｒ５を介して供給されている。また、コンパレータＣＭＰ１の“−”入力端子には、ＦＥＴＱＢのソース電圧ＶＳが供給されている。つまり、これら“＋”および“−”の両入力端子に供給される電位がほぼ一致したときに出力は有効（“Ｈ”レベル）となり、一致しないときに無効（“Ｌ”レベル）となる。なお、後述のように、コンパレータＣＭＰ１は一定のヒステリシスを持っている。
【００４１】
次に、以上説明した回路構成を踏まえて、本実施形態の扇風機における電源供給制御方法を説明する。具体的な動作説明を行う前に、図３、図４および図５を参照して、本実施形態の扇風機を構成する電源供給制御装置３００およびその電源供給制御方法が利用する原理について説明する。ここで、図３はオフ状態からオン状態への遷移時のドレイン−ソース間電圧の立ち下がり特性の説明図、図４は概念的回路図、図５はサーマルＦＥＴのドレイン電流とゲート−ソース間電圧との特性を説明する説明図である。尚、ここで使用する回路定数は原理説明の為の一例であり、実際の扇風機に応用する場合は、性能に応じて適宜設定される。
【００４２】
半導体スイッチとしてサーマルＦＥＴＱＡを使用した場合、電源１０１から負荷１０２への電力供給経路は、概念的に図４に示すような回路として表される。負荷１０２には電力供給経路の配線インダクタンスＬ０と配線抵抗Ｒ０とを含む。なお、経路または負荷１０２において短絡故障が発生した場合にはＲ０には短絡抵抗も含まれることとなる。
【００４３】
このような電力供給経路の一部を成すサーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳは、サーマルＦＥＴＱＡがオフ状態からオン状態へ遷移する際の立ち下がり電圧特性として、図３に示す如くなる。即ち、短絡の場合、基準負荷（通常動作）の場合、負荷１０２が抵抗１［ＫΩ］の場合についての立ち下がり電圧特性である。このように、立ち下がり特性は、電力供給経路および負荷の状態、即ち、経路が持つ配線インダクタンス並びに配線抵抗および短絡抵抗に基づく時定数に応じて変化する。
【００４４】
このようなドレイン−ソース間電圧ＶＤＳの特性の変化を利用して過電流検出を行う手法として、以下で説明する手法の他に、所定タイミングで所定しきい値との比較を行って過電流検出を行う手法が考えられるが、所定タイミングを規定する手段および所定しきい値との比較手段を構成するために、コンデンサや複数の抵抗といった部品を必要とし、これらの部品がばらつくと検出誤差となってしまうという問題がある。また、コンデンサが必要であり、該コンデンサはチップ内に搭載できないことから、外付け部品が必要となり、装置コストのアップ要因となってしまうという問題もあった。
【００４５】
図３において、サーマルＦＥＴＱＡがオン状態に遷移してドレイン−ソース間電圧ＶＤＳが飽和するまでの期間は、サーマルＦＥＴＱＡはピンチオフ領域で動作する。
【００４６】
また、負荷（モータ）１０２の抵抗が１［ＫΩ］のときのドレイン−ソース間電圧ＶＤＳの変化について、次のように考察できる。つまり、第１に、例えば、サーマルＦＥＴＱＡに日立製の「ＨＡＦ２００１］を使用した場合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲート−ソース間電圧ＶＴＧＳは、ほぼしきい値電圧１．６［Ｖ］に維持される。第２に、駆動回路１１１によるゲート（Ｇ）への充電は継続されるから、このまま行くとゲート−ソース間電圧ＶＴＧＳは上昇して行ってしまうが、ドレイン−ソース間電圧ＶＤＳが低下して、ゲート−ドレイン間の容量値ＣＧＤを増大させるので、ゲート−ソース間電圧ＶＴＧＳに達する電荷を吸収してしまうことになる。即ち、ドレイン−ソース間電圧ＶＤＳはゲート−ソース間電圧ＶＴＧＳに達した電荷が電位上昇を生じさせないだけの容量を発生させるような速度で降下することになる。これにより、ゲート−ソース間電圧ＶＴＧＳは約１．６［Ｖ］に維持される。
【００４７】
また、負荷抵抗＝１［ＫΩ］時のドレイン−ソース間電圧ＶＤＳの変化について、次のような解釈も可能である。つまり、サーマルＦＥＴＱＡがオン状態に遷移した後の各経過時点で、駆動回路１１１によってゲート（Ｇ）の送られる充電電荷を吸収し、真のゲート（ＴＧ）の電圧ＶＴＧＳを一定に保つうようなドレイン− ソース間電圧ＶＤＳの値を表わしている。したがって、ある経過時間の後にドレイン−ソース間電圧ＶＤＳが図３の負荷抵抗＝１［ＫＧ］時の曲線より上側にあれば、ゲート−ソース間電圧ＶＴＧＳは１．６［Ｖ］よりも高くなっていることを意味する。なお、ドレイン−ソース間電圧ＶＤＳは図３の負荷抵抗＝１［ＫΩ］時の曲線より下側に来ることはない。
【００４８】
さらに、図３の負荷抵抗＝１［ＫΩ］時の曲線からの距離をΔＶＤＳＧＡＰとすると、ΔＶＤＳＧＡＰ×ＣＧＤ分の電荷をゲート−ソース間電圧ＶＴＧＳから引き去れば、ゲート−ソース間電圧電圧ＶＴＧＳは１．６［Ｖ］になることを意味する。換言すれば、ゲート−ソース間電圧ＶＴＧＳは１．６［Ｖ］からこの電荷分だけ電位が上昇していることを意味する。このことを式で示せば次式となる。
【００４９】
ＶＴＧＳ−１．６＝ΔＶＤＳＧＡＰ×ＣＧＤ／（ＣＧＳ×ＣＧＤ）
即ち、ΔＶＤＳＧＡＰは（ゲート−ソース間電圧ＶＴＧＳ−１．６［Ｖ］に比例する。
【００５０】
また、ゲート−ソース間電圧ＶＴＧＳとドレイン電流ＩＤとの間には、図５の特性に示すように、比例に近い１対１の関係がある。ここで、図５の特性は日立製の「ＨＡＦ２００１」のものであり、図中のＶＧＳはここではゲート−ソース間電圧ＶＴＧＳに相当する。したがって、ΔＶＤＳＧＡＰは図５の特性に示されるような対応関係に基づいてドレイン電流ＩＤを表すということができる。図５において、ドレイン電流ＩＤ＝１０［Ａ］近辺の分解能は約８０［ｍＶ／Ａ］である。即ち、１［Ａ］のドレイン電流ＩＤが８０［ｍＶ］のゲート−ソース間電圧ＶＴＧＳに対応し、±５［Ａ］のドレイン電流ＩＤの変化に対して±０．４［Ｖ］のゲート−ソース間電圧ＶＴＧＳの変化が対応する。なお、この分解能は従来例においてシャント抵抗ＲＳ＝８０［ｍΩ］相当の分解能に相当します。
【００５１】
なお、ドレイン電流ＩＤがゼロの時はゲートを充電する回路およびミラー容量だけでドレイン−ソース間電圧ＶＤＳの曲線は決まるが、ドレイン電流ＩＤが流れると、回路のインダクタンスＬｃおよび回路全体の抵抗Ｒｃの影響を受けることになる。完全短路（デッドショート）のようにドレイン電流ＩＤが大きくなると、ドレイン電流ＩＤの立ち上り勾配はインダクタンスＬｃ及び抵抗Ｒｃでほぼ決まるので、ドレイン電流ＩＤの立上がり勾配は一定値に収れんし、したがって、ゲート−ソース間電圧ＶＴＧＳの曲線も収れんすることとなる。
【００５２】
図５に示される特性には温度の特異点が存在する。日立製の「ＨＡＦ２００１」の場合、ドレイン電流ＩＤ＝１５［Ａ］、ゲート−ソース間電圧ＶＴＧＳ＝３．３〜３．４［Ｖ］の付近である。通常の正常負荷電流はほぼ１５［Ａ］以下なので、特異点の下側に来ることになる。この下側の領域では、同じドレイン電流ＩＤに対し、温度上昇に応じてゲート−ソース間電圧ＶＴＧＳは小さくなる。したがって、高温条件下でも誤作動が低減されることになり有利といえる。
【００５３】
また、ゲートを充電する回路が異なると、同じ負荷電流に対してドレイン−ソース間電圧ＶＤＳの曲線は変わってくる。したがって、ゲート充電電流は常に同じ条件を保つ必要がある。なお、ゲート充電電流を減らせばドレイン−ソース間電圧ＶＤＳの曲線は上方にシフトすることになる。この性質を利用して、同じドレイン電流ＩＤに対してドレイン−ソース間電圧ＶＤＳを増大させるようにすれば、過熱遮断保護機能による過熱遮断を促進させることができる。後述の過熱遮断促進回路（過熱遮断促進回路）はこれを利用したものである。
【００５４】
次に、以上の考察を踏まえて、本実施形態の扇風機を構成する電源供給制御装置３００の動作を説明する。先ず、サーマルＥＦＴＱＡおよび基準電圧生成手段（ＦＥＴＱＢ、抵抗Ｒｒ）について説明する。サーマルＦＥＴＱＡおよびＦＥＴＱＢがピンチオフ領域で動作しているときは、カレントミラー（Ｃｕｒｒｅｎｔｍｉｒｒｏｒ）回路が構成され、ドレイン電流ＩＤＧＡ＝１０００×ドレイン電流ＩＤＧＳとなる。
【００５５】
したがって、サーマルＦＥＴＱＡのドレイン電流としてＩＤＱＡ＝５［Ａ］、ＦＥＴＱＢのドレイン電流としてＩＤＱＢ＝５［ｍＡ］がそれぞれ流れているときは、サーマルＦＥＴＱＡおよびＦＥＴＱＢのそれぞれのドレイン−ソース間電圧ＶＤＳとゲート−ソース間電圧ＶＴＧＳは一致する。即ち、ＶＤＳＡ＝ＶＤＳＢ，ＶＴＧＳＡ＝ＶＴＧＳＢとなる。ここで、ＶＤＳＡ＝ＶＤＳＢはそれぞれサーマルＦＥＴＱＡ、ＦＥＴＱＢのドレイン−ソース間電圧であり、ＶＴＧＳＡ＝ＶＴＧＳＢはそれぞれサーマルＦＥＴＱＡ、ＦＥＴＱＢのゲート−ソース間電圧である。
【００５６】
したがって、ＦＥＴＱＢが完全にオン状態に遷移しているときは、抵抗Ｒｒの両端にほぼ電源電圧ＶＢが印加されるから、サーマルＦＥＴＱＡに接続する５［Ａ］負荷に等価なＦＥＴＱＢの負荷として、抵抗Ｒｒの抵抗値は、Ｒｒ＝１２［Ｖ］／５［ｍＡ］−１．４［ＫΩ］として決定される。
【００５７】
このように、ここでは、サーマルＦＥＴＱＡに５［Ａ］の負荷電流が流れたときのドレイン−ソース間電圧ＶＤＳの値（曲線）を基準とするが、サーマルＦＥＴＱＡに対してトランジスタ数比（＝電流容量比）の小さいＦＥＴＱＢを用いて基準電圧生成手段を構成することにより、基準電圧生成手段をより小型化して、小さなチップ占有面積で要求機能を実現できるわけである。さらに、上述のように、ＦＥＴＱＢとサーマルＦＥＴＱＡと同一プロセスで、同一チップ上に構成することにより、ロット間ばらつき、温度ドリフトの影響を除去することができて、検出精度を大幅に改善できる。
【００５８】
次に、ピンチオフ領域における動作について説明する。サーマルＦＥＴＱＡがオン状態に遷移すると、ドレイン電流はＩＤＱＡは回路抵抗で決まる最終負荷電流値を目指して立ち上がっていく。また、サーマルＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡで決まる値を取り、ドレイン−ソース間電圧ＶＤＳＡの低下によるコンデンサ容量ＣＧＤのミラー効果でブレーキをかけられながら、これも立ち上がっていく。さらに、ＦＥＴＱＢのゲート−ソース間電圧ＶＴＧＳＢは、ドレイン電流ＩＤＱＢ＝５［ｍＡ］（ドレイン電流ＩＤＱＡ＝５［Ａ］に相当）までは、ゲート−ソース間電圧ＶＴＧＳＢ＝ＶＴＧＳＡで増加していくが、それ以降はドレイン電流ＩＤＱＢ＝５［ｍＡ］一定になるため（ピンチオフ領域内で一定になる）、ゲート−ソース間電圧ＶＴＧＳＢも一定になり、日立製の「ＨＡＦ２００１」の場合は、約２．７［Ｖ］一定になる。
【００５９】
また、サーマルＦＥＴＱＡのゲート−ソース間電圧ＶＴＧＳＡは、ドレイン電流ＩＤＱＡの増加に応じて大きくなっていくので、ゲート−ソース間電圧はＶＴＧＳＢ＜ＶＴＧＳＡとなる。また、ＶＤＳＡ＝ＶＴＧＳＢ＋ＶＴＧＤ，ＶＤＳＢ＝ＶＴＧＳＢ＋ＶＴＧＤの関係があるから、ＶＤＳＡ −ＶＤＳＢ＝ＶＴＧＳＡ−ＶＴＧＳＢとなる。ここで、ゲート−ソース間電圧の差ＶＴＧＳＡ−ＶＴＧＳＢは、ドレイン電流ＩＤＱＡ−５［Ａ］を表わすから、ドレイン−ソース間電圧の差ＶＤＳＡ−ＶＤＳＢを検出することにより、ドレイン電流ＩＤＱＡ−５［Ａ］を得ることができる。
【００６０】
ＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢはコンパレータＣＭＰ１に直接入力され、サーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡはＲ１と抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて考慮に入れないものとする）がコンパレータＣＭＰ１に入力される。即ち、
ＶＤＳＡ×Ｒ１／（Ｒ１＋Ｒ２）………（１）
がコンパレータＣＭＰ１に入力されることになる。サーマルＦＥＧＱＡがオン状態に遷移した直後は、ＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ＞（１）であるが、サーマルＦＥＴＱＡのドレイン電流ＩＤＱＡが増加するに連れて（１）は増加し、ついにはＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢより大きくなり、この時、コンパレータＣＭＰ１の出力は“Ｈ”レベルから“Ｌ”レベルに変化して、サーマルＦＥＴＱＡをオフ状態に遷移させる。
【００６１】
なお、コンパレータＣＭＰ１では、ダイオードＤ１と抵抗Ｒ５でヒステリシスが形成されている。サーマルＦＥＴＱＡがオフ状態に遷移したとき、駆動回路１１１のシンクトランジスタＱ６によりゲート電位は接地され、ダイオードＤ１のカソード側電位は、ＶＤＳＢ−０．７［Ｖ］（ツェナーダイオードＺＤ１の順方向電圧）になるので、抵抗Ｒ１→抵抗Ｒ５→ダイオードＤ１の経路で電流が流れ、コンパレータＣＭＰ１の“＋”入力端子の電位は、駆動回路１１１がオン制御しているときより低下する。したがって、オフ状態に遷移したときより小さいドレイン−ソース間電圧の差ＶＤＳＡ−ＶＤＳＢまでサーマルＦＥＴＱＡはオフ状態を維持し、その後オン状態に遷移することとなる。なお、ヒステリシス特性の付け方にはいろいろな方法があるが、これはその一例である。
【００６２】
サーマルＦＥＴＱＡがオフ状態に遷移するときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤＳＡｔｈとすると、次式が成立する。
【００６３】
【数１】
ＶＤＳＡｔｈ−ＶＤＳＡ＝Ｒ２／Ｒ１×ＶＤＳＢ（ａｔ５［ｍＡ］）………（２）
過電流判定値は（２）式で決まることになる。なお、過電流判定値を変更するには、チップ１１０ａ外部に接地されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整する。この調整により過電流判定値を下方にシフトさせることができる。
【００６４】
次に、オーミック領域における動作について説明する。配線が正常な状態で、サーマルＦＥＴＱＡがオン状態に遷移すると、サーマルＦＥＴＱＡは連続的にオン状態を維持することとなるので、ゲート−ソース間電圧ＶＴＧＳＡ、ＶＴＧＳＢは１０［Ｖ］近くまで達し、サーマルＦＥＴＱＡ，ＦＥＴＱＢともオーミック領域で動作する。
【００６５】
この領域ではドレイン−ソース間電圧ＶＤＳとドレイン電流ＩＤの間には１対１の関係は無くなる。日立製の「ＨＡＦ２００１」の場合、オン抵抗がドレイン−ソース間電圧ＶＤＳ＝１０［Ｖ］のとき、ＲＤＳ（ＯＮ）＝３０［ｍΩ］であるので、次式となる。
【００６６】
【数２】
ＶＤＳＢ＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］
ＶＤＳＡ＝ＩＤＱＡ×３０［ｍΩ］
ＶＤＳＡ−ＶＤＳＢ＝３０［ｍΩ］×（ＩＤＱＡ−５［Ａ］）……（３）
また、モータへの過負荷や配線の短絡等でドレイン電流ＩＤＱＡが増加すると式（３）の値が大きくなり、過電流判定値を超えるとサーマルＦＥＴＱＡをオフ状態に遷移させる。この後は上記ピンチオフ領域の状態に移り、サーマルＦＥＴＱＡはオン状態およびオフ状態への遷移を繰り返して、最終的に過熱遮断に至る。なお、過熱遮断に至る前に、配線が正常に復帰すれば、（間欠的短絡故障の例）、サーマルＦＥＴＱＡは連続的にオン状態を維持するようになり、オーミック領域の動作に戻る。
【００６７】
図６には、本実施形態の扇風機を構成する電源供給制御装置３００におけるサーマルＦＥＴＱＡの電流と電圧の波形図を例示している。ここで、図６（ａ）はドレイン電流ＩＤ（Ａ）を、図６（ｂ）ドレイン−ソース間電圧ＶＤＳをそれぞれ示し、図中、▲１▼は完全短絡（デッドショート）の場合、▲２▼は通常動作の場合、▲３▼は過負荷あるいは不完全短絡の場合である。
【００６８】
完全短絡（デッドショート）が発生している場合（図中▲１▼）には、サーマルＦＥＴＱＡがオフ状態からオン状態に遷移したとき、ドレイン電流ＩＤが急激に流れるが、サーマルＦＥＴＱＡのオン状態を継続して、サーマルＦＥＴＱＡを過熱させ、過熱遮断の保護機能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によってサーマルＦＥＴＱＡを過熱遮断する。
【００６９】
また、扇風機のモータに過負荷がかかっている場合や、ある程度の短絡抵抗を持つ不完全短絡が発生している場合（図中▲３▼）には、上述のようにサーマルＦＥＴＱＡのオン／オフ制御を繰り返して行って、ドレイン電流ＩＤを大きく変動させ、サーマルＦＥＴＱＡの周期的な発熱作用によって、過熱遮断の保護機能、即ち過熱遮断用ＦＥＴＱＳのオン状態への遷移によってサーマルＦＥＴＱＡを過熱遮断を速めている。
【００７０】
以上説明したように、本実施形態の扇風機では、電流検出を行うために電力の供給経路に直列接続される従来のようなシャント抵抗を不要とし、シャント抵抗を用いずにモータへの過負荷による過電流を高精度に検出することが可能であり、扇風機全体としての熱損失を抑えることができ、また、モータの過負荷状態のみならず、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合や、完全短絡時の異常電流をもハードウェア回路によって連続的に検出可能である。
【００７１】
また、過負荷や不完全短絡の場合、サーマルＦＥＴＱＡのオン／オフ制御を繰り返し行って電流を大きく変動させ、半導体スイッチの周期的な発熱作用によって過熱保護機能によるサーマルＦＥＴＱＡの遮断（オフ制御）を速めることができる。さらに、マイコンを用いないハードウェア回路のみで構成して半導体スイッチのオン／オフ制御を行えるため、扇風機の実装スペースを縮小でき、装置コストを大幅に削減することができる。
【００７２】
また、本実施形態と同様に、ドレイン−ソース間電圧ＶＤＳの特性の変化を利用するものの所定タイミングで所定しきい値との比較を行って過電流検出を行う他の手法と比較して、コンデンサや複数の抵抗といった部品が不要になるので、該部品のバラツキによる検出誤差がより低減できるとともに、チップ１１０ａに対する外付けコンデンサも不要であることから、実装スペースおよび装置コストをより削減することができる。
【００７３】
さらに、可変抵抗ＲＶの調整により、負荷１０２としてのモータの種別に応じ、完全短絡と過負荷（不完全短絡を含む）の切り分けを確実に検出することが可能となり、過負荷のみならず短絡故障に対する保護を精度良く行うことができる。
【００７４】
また、抵抗値の設定を選択方式で行うことができるので、モータの定格や性能にあわせた過電流のしきい値設定が容易となる。
【００７５】
〔第２の実施形態〕
次に、第２の実施形態の扇風機を構成する電源供給制御装置および、その電源供給制御方法について、図７を参照して説明する。本実施形態の扇風機の電源供給制御装置の構成は、図１の第１の実施形態の構成に対して、抵抗Ｒ３，Ｒ４，Ｒ６，Ｒ９、ＦＥＴＱｌ，Ｑ２およびツェナーダイオードＺＤ２を付加した構成である。なお、図７中の点線で囲った部分１１０ｂはアナログ集積化されるチップ部分を示す。
【００７６】
即ち、ゲート−ソース間を抵抗Ｒ９で接続したＦＥＴＱｌのゲートに、ツェナーダイオードＺＤ２および抵抗Ｒ６を介してサーマルＦＥＴＱＡの真のゲートＴＧを接続し、ＦＥＴＱｌのドレインを抵抗Ｒ４を介してＶＢ＋５［Ｖ］に接続し、ＦＥＴＱｌのソースをサーマルＦＥＴＱＡのソースＳＡに接続している。また、抵抗Ｒｌに対して並列に、抵抗Ｒ３とＦＥＴＱ２のドレインとを接続した回路を接続し、ＦＥＴＱ２のオン／オフ制御によってサーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳの分圧を変えるように構成している。
【００７７】
次に、本実施形態の扇風機を構成する電源供給制御装置の動作を説明する。先ず、ピンチオフ領域における動作について説明する。第１の実施形態と同様に、ＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢはコンパレータＣＭＰｌに直接入力され、サーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡは抵抗Ｒｌ，Ｒ３の並列抵抗（Ｒｌ‖Ｒ３）と抵抗Ｒ２で分圧した値（ここでは可変抵抗ＲＶについて考慮に入れないものとする）がコンパレータＣＭＰｌに入力される。
【００７８】
即ち、次式の値がコンパレー夕ＣＭＰｌに入力されることになる。
【００７９】
【数３】
ＶＤＳＡ ×（Ｒ１‖Ｒ３）／（（Ｒ１‖Ｒ３）＋Ｒ２）‥‥‥（１′）
サーマルＦＥＴＱＡがオン状態に遷移した直後は、ＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ＞（１′）であるが、サーマルＦＥＴＱＡのドレイン電流ＩＤＱＡが増加するに連れて（１′）は増加し、ついにはＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢより大きくなり、この時、コンパレータＣＭＰｌの出力は“Ｈ”レベルから“Ｌ”レベルに変化して、サーマルＦＥＴＱＡをオフ状態に遷移させる。
【００８０】
サーマルＦＥＴＱＡがオフ状態に遷移するときのドレイン−ソース間電圧ＶＤＳＡをしきい値ＶＤＳＡｔｈとすると、次式が成立する。
【００８１】
【数４】
ＶＤＳＡｔｈ −ＶＤＳＡ＝Ｒ２／（Ｒ１‖Ｒ３）×ＶＤＳＢ ……（２′）
過電流判定値は（２′）式で決まることになる。なお、過電流判定値を変更するには、第１の実施形態と同様に、チップ１１０ａ外部に接地されている抵抗Ｒ２に並列接続の可変抵抗ＲＶを調整する。この調整により過電流判定値を下方にシフトさせることができる。
【００８２】
オーミック領域における動作や図６を参照して説明した動作等については第１の実施形態と同様であるので省略する。
【００８３】
次に、過電流判定値について考察する。ここでは、過電流判定値はピンチオフ領域、オーミック領域とも同一の値を用いるとする。
【００８４】
先ず、ピンチオフ領域における△（ＶＤＳＡ −ＶＤＳＢ）／△ＩＤを求める。ＨＡＦ２００１の特性曲線より、次式が得られる。
【００８５】
【数５】

式（４），（５）より、
【数６】
△（ＶＤＳＡ −ＶＤＳＢ）／△ＩＤ＝２００［ｍＶ／Ａ〕……（６）
となる。
【００８６】
また、オーミック領域における△（ＶＤＳＡ −ＶＤＳＢ）／△ＩＤは、式（３）より、
【数７】
△（ＶＤＳＡ −ＶＤＳＢ）／△ＩＤ＝３０［ｍＶ／Ａ〕……（７）
となる。
【００８７】
式（６），（７）を比較すると、ピンチオフ領域ではオーミック領域より電流感度が敏感になり、オーミック領域で適切な過電流判定値でも、ピンチオフ領域では低すぎて引っ掛かり過ぎる恐れがある。この対策としては、ピンチオフ領域とオーミック領域で過電流判定値を変える方法がある。第１の実施形態の構成に対して本実施形態で付加された回路がこの対策回路である。
【００８８】
ピンチオフ領域かオーミック領域かの判定は、ゲート−ソース間電圧ＶＴＧＳＡの大きさで行う。ドレイン電流ＩＤが増えるに連れてピンチオフ領域のゲート−ソース間電圧ＶＴＧＳＡは大きくなるが、完全短絡（デッドショート）の場合でも５［Ｖ］を超えることはない。したがって、ゲート−ソース間電圧ＶＴＧＳＡ＞５［Ｖ］であればオーミック領域にあると判定できる。
【００８９】
サーマルＦＥＴＱＡがオン状態に遷移した直後は、ＦＥＴＱｌはオフ状態で、ＦＥＴＱ２はオン状態にある。ＦＥＴＱ２をオン状態に遷移させるためには、電源電圧ＶＢ以上の電圧、例えばＶＢ＋５［Ｖ］が必要となる。
【００９０】
ツェナーダイオードＺＤ２のツェナー降伏電圧を５［Ｖ］−１．６［Ｖ］（ＦＥＴＱｌのしきい値電圧）に設定すれば、ゲート−ソース間電圧ＶＴＧＳＡ＞５［Ｖ］になるとＦＥＴＱｌがオン状態に遷移し、ＦＥＴＱ２がオフ状態に遷移するので、抵抗Ｒ２に並列に入っていた抵抗Ｒ３が回路的に除去されることとなる。
【００９１】
ドレイン−ソース間電圧ＶＤＳＡの圧縮率が小さくなるので、過電流と判定されるドレイン−ソース間電圧の差ＶＤＳＡ −ＶＤＳＢがより小さくなる。これによりオーミック領域では対策前より少ない電流値で過電流判定されるようになる。
【００９２】
しかし、本実施形態における付加回路による対策を行わなくても、実用的には問題ない可能性がある。つまり、ピンチオフ領域では最終負荷電流値が小さいときは、ピンチオフ領域内で完全に立ち上がってしまう。即ち、ピンチオフ領域内で最終負荷電流値に達するが、最終負荷電流値が大きい場合には、ピンチオフ領域内ではまだ立ち上がり途上にあり、ピンチオフ領域の電流値は、完全短絡（デッドショート）の場合でも最大４０［Ａ］位に制限される。
【００９３】
つまり、最終負荷電流値が大きくなるに連れて、ある一定の勾配を持った電流立ち上がり特性に収れんし、最終負荷電流値の差ほどドレイン−ソース間電圧ＶＤＳＡの差がつかなくなる。この現象があるため、ピンチオフ領域の電流感度が大きくても、ドレイン−ソース間電圧の差ＶＤＳＡ −ＶＤＳＢが大きくならず、基準電圧生成回路における電流値の選択しだいで本実施形態のような付加回路による対策を用いなくても、第１の実施形態の構成によって、実用的な過電流検出保護を実現できる。
【００９４】
本実施形態の扇風機を構成する電源供給制御装置および、その電源供給制御方法では、第１の実施形態で詳述したものと同等の効果を奏することができる。
【００９５】
ここで最後に、過電流制御の考え方について整理しておく。基本構想としては次の通りである。先ず、配線が正常なときはサーマルＦＥＴＱＡがオン状態に遷移するとオーミック領域に入り、配線が正常である限り、オーミック領域に留まり、サーマルＦＥＴＱＡはオン状態を維持し続ける。次に、配線に異常が発生して、電流が増えドレイン−ソース間電圧の差ＶＤＳＡ −ＶＤＳＢが過電流判定値を超えると、サーマルＦＥＴＱＡはオフ状態に遷移し、ピンチオフ領域に入る。配線異常が続く限り、サーマルＦＥＴＱＡはオン状態／オフ状態の遷移を繰り返し続けて、ピンチオフ領域に留まり、最終的に過熱遮断に至る。
【００９６】
上記基本構想を実現し、かつ制御を最適化するために、過電流判定値は次の２つの条件を満足しなければならない。第１に、正常電流範囲ではサーマルＦＥＴＱＡを絶対にオフさせないことである。第２に、オーミック領域で過電流と判定した後は、配線異常が改善されない限り、ピンチオフ領域でサーマルＦＥＴＱＡはオン状態／オフ状態への遷移を繰り返し行い続けることである。これはオン／オフ制御の周期を安定させるために必要である。オン／オフ制御の周期を安定させることは制御の安定性につながるし、オン／オフ制御の周期を用いてタイマを設定する（後述の第５の実施形態を参照）ので、そのためにも周期の安定化は必要である。
【００９７】
上記第１および第２の条件を満足させるためには、オーミック領域の過電流判定値を「正常電流最大値＋α」の電流値（相当するＶＤＳＡ −ＶＤＳＢ）に設定し、ピンチオフ領域の過電流判定値を「正常電流最大値＋β」に設定する必要がある。このときα＞βとする。つまり、α−βがピンチオフ領域に留まらせるために必要なオフセット量である。
【００９８】
〔第３の実施形態〕
次に、第３の実施形態の扇風機を構成する電源供給制御装置および、その電源供給制御方法について、図８を参照して説明する。第２の実施形態の扇風機を構成する電源供給制御装置における回路構成（図７）との違いは、ＦＥＴＱＢのゲートをサーマルＦＥＴＱＡの真のゲートＴＧに接続せず、ＦＥＴＱＢのゲート抵抗としてＲ４１を追加し、該抵抗Ｒ４１の他端をサーマルＦＥＴＱＡのゲートＧに接続している。それ以外は第２の実施形態の回路構成と同じである。なお、図８中の点線で囲った部分１１０ｃはアナログ集積化されるチッブ部分を示す。
【００９９】
また、抵抗Ｒ４１の抵抗値は、Ｒ４１＝１０００×Ｒ７に設定する必要がある。例えば、Ｒ７＝１０〔ＫΩ］とした場合にはＲ４１＝１０［ＭΩ］となる。非常に高い抵抗値になるので、コスト、生産性を考慮するトランジスタ数比を１：１００位にして、Ｒ４１＝１〔ＭΩ］位になるようにすることが望ましい。
【０１００】
なお、本実施形態の扇風機を構成する電源供給制御装置の動作は第２の実施形態と同等であり、第１の実施形態と同等の効果を奏する。
【０１０１】
〔第４の実施形態〕
次に、第４の実施形態の扇風機を構成する電源供給制御装置および、その電源供給制御方法について、図９を参照して説明する。本実施形態の扇風機を構成する電源供給制御装置は、第１の実施形態の扇風機を構成する電源供給制御装置における回路構成（図１）に対して、突入電流マスク回路１０５および過熱促進回路１０６を付加した構成である。なお、図９中の点線で囲った部分１１０ｄはアナログ集積化されるチップ部分を示す。
【０１０２】
負荷１０２には、扇風機の電源投入時に、安定状態の数倍から数十倍の突入電流が流れる。その突入電流が流れる期間は負荷１０２の種類や容量（大きさ）によって異なり、だいたい３［ｍｓｅｃ］から２０〔ｍｓｅｃ〕である。この突入電流が流れる期間に、上記第１、第２または第３の実施形態で説明したような過電流制御が行われると、負荷１０２が定常状態に至るまでに時間を要してしまい、ライトの点灯が遅れるなどの負荷自身の応答が悪くなる場合がある。本実施形態では、突入電流マスク回路１０５を図１の構成に付加することによってこのような問題を解消する。
【０１０３】
また、上記第１，第２または第３の実施形態では、完全短絡による過電流が検出された場合には、すぐに過熱遮断による保護が機能してサーマルＦＥＴＱＡを過熱遮断（オフ制御）することが可能であるが、モータが過負荷の場合や巻線の不完全短絡の場合には、サーマルＦＥＴＱＡのオン／オフ制御を繰り返し行って、サーマルＦＥＴＱＡの周期的な発熱作用によって過熱遮断を機能させるので、過熱遮断までの時間が相対的に長くなることが考えられる。本実施形態では、過熱遮断促進回路（過熱遮断促進手段）１０６によって過負荷や不完全短絡の場合でもサーマルＦＥＴＱＡの遮断を速めるようにしている。
【０１０４】
図９において、突入電流マスク回路１０５は、ＦＥＴＱ１１，Ｑ１２、ダイオードＤｌｌ、抵抗Ｒｌｌ〜Ｒ１３およびコンデンサＣ１１を備えて構成されている。
【０１０５】
次に、突入電流マスク回路１０５の動作について説明する。サーマルＦＥＴＱＡがオン状態に遷移すると、ゲート−ソース間電圧ＶＧＳＡがダイオードＤ１１および抵抗Ｒ１２を介してＦＥＴＱ１２のゲートに供給され、また同じくゲート−ソース間電圧ＶＧＳＡがダイオードＤ１１および抵抗Ｒ１１を介してＦＥＴＱ１１のゲートに供給される。
【０１０６】
ＦＥＴＱ１２のゲートはコンデンサＣ１１を介してサーマルＦＥＴＱＡのソースＳＡに接続されており、サーマルＦＥＴＱＡがオン状態に遷移した直後はコンデンサＣ１１が未充電であるため、ＦＥＴＱ１２のゲート電位が十分に上がらずＦＥＴＱｌ２はオン状態に遷移できない。また、ＦＥＴＱ１１はＦＥＴＱ１２がオフ状態にある間はオン状態にあり、コンパレータＣＭＰｌの＋端子に供給される分圧点をサーマルＦＥＴＱＡのソースＳＡに結合させる。そのため、コンパレータＣＭＰ１の出力は“Ｈ”レベルに保たれて、大きな突入電流が流れてもサーマルＦＥＴＱＡはオフ状態に遷移しないことになる。
【０１０７】
時間の経過により、コンデンサＣ１１は抵抗Ｒ１２を介して充電されていき、ついにはＦＥＴＱ１２がオン状態に遷移する。これに伴ってＦＥＴＱ１１がオフ状態に遷移し上記マスク状態が終了して、過電流検出制御が機能することとなる。
【０１０８】
なお、抵抗Ｒ１３はサーマルＦＥＴＱＡがオフ状態に遷移した後、コンデンサＣ１１をリセットするための放電抵抗である。Ｒ１２〓Ｒ１３となるように設定してマスク時間に影響しないようにするのが望ましい。また、マスク時間はＲｌ２×Ｃ１１の時定数で決定されるので、１チップ化する場合には外付けのコンデンサＣ１１の容量値を任意に変更することにより、マスク時間の調整が可能となる。
【０１０９】
次に、過熱遮断促進回路１０６は、ＦＥＴＱ２１、ダイオードＤ２１、抵抗Ｒ２１〜Ｒ２３およびコンデンサＣ２１を備えて構成されている。
【０１１０】
次に、過熱遮断促進回路１０６の動作について鋭明する。過電流制御に入り、サーマルＦＥＴＱＡのゲート電位が周期的に“Ｈ”レベルになる度にコンデンサＣ２１は抵抗Ｒ２１および逆流阻止用ダイオードＤ２１を介して充電される。ＦＥＴＱ２１のゲート電位は最初はしきい値以下なのでオフ状態にあるが、コンデンサＣ２１の充電に伴ってゲート電位が上昇するとＦＥＴＱ２１はオン状態に遷移する。
【０１１１】
抵抗Ｒ２１を介して端子ＴＧ（サーマルＦＥＴＱＡの真のゲート）から接地電位（ＧＮＤ）に電流が流れ、端子ＴＧに蓄積される電荷量が減少する。このため、同じドレイン電流ＩＤに対してもドレイン−ソース間電圧ＶＤＳＡが大きくなり、サーマルＦＥＴＱＡの電力消費が増大して過熱遮断が早まることとなる。なお、抵抗Ｒ２１が小さいほど過熱遮断は早まる。また、抵抗Ｒ２３はコンデンサＣ２１の放電抵抗であり、Ｒ２２〓Ｒ２３となるように設定するのが望ましい。
【０１１２】
〔第５の実施形態〕
次に、第５の実施形態の扇風機を構成する電源供給制御装置および、その電源供給制御方法について、図１０を参照して説明する。本実施形態の扇風機を構成する電源供給制御装置は、第１の実施形態の扇風機を構成する電源供給制御装置における回路構成（図１）に対して、オン／オフ回数積算回路１０７を付加した構成である。なお、図１０中の点線で囲った部分１１０ｅはアナログ集積化されるチップ部分を示す。
【０１１３】
上記第１、第２または第３の実施形態において、モータが過負荷の場合や巻線の不完全短絡の場合に、サーマルＦＥＴＱＡのオン／オフ制御を繰り返し行って、サーマルＦＥＴＱＡの周期的な発熱作用によって過熱遮断を機能させることから、過熱遮断までの時間が相対的に長くなるという問題点を、本実施形態では次のようにして解消する。即ち、サーマルＦＥＴＱＡのオン／オフ制御回数が所定回数に達したときにオフ制御させるオン／オフ回数積算回路（回数制御手段）１０７を付加することにより、サーマルＦＥＴＱＡの遮断を速める。
【０１１４】
図１０において、オン／オフ回数積算回路１０７は、ＦＥＴＱ３１、ダイオードＤ３１，Ｄ３２、抵抗Ｒ３１〜Ｒ３３およびコンデンサＣ３１を備えて構成されている。
【０１１５】
次に、オン／オフ回数積算回路１０７の動作について説明する。過電流制御に入り、サーマルＦＥＴＱＡのゲート電位が周期的に“Ｈ”レベルになる度にコンデンサＣ３１は抵抗Ｒ３１および逆流阻止用ダイオードＤ３１を介して充電される。ＦＥＴＱ３１のゲート電位は最初はしきい値以下なのでオフ状態にあるが、コンデンサＣ３１の充電に伴ってゲート電位が上昇するとＦＥＴＱ３１はオン状態に遷移する。この時、温度センサ１２１（４個のダイオード）のアノード側が引き下げられるので、高温状態と同じ条件となって過熱遮断用ＦＥＴＱＳがオン状態に遷移して、サーマルＦＥＴＱＡを遮断（オフ制御）する。
【０１１６】
なお、回数積算による遮断時間は約１［ｓｅｃ］程度が望ましい。また、オン／オフ回数積算回路１０７を安定に動作させるためには、さらに、サーマルＦＥＴＱＡのオン／オフ制御の周期を安定させることが必要である。本実施形態においては、負荷電流の変化に対するサーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡの変化はピンチオフ領域の方がオーミック領域より大きいので、サーマルＦＥＴＱＡがオン／オフ制御の間はピンチオフ領域でオフ状態に遷移する（ピンチオフ領域をパスしてオーミック領域でオフ状態に遷移することはない）こととなり、したがって、サーマルＦＥＴＱＡのオン／オフ制御の周期が安定したものとなる。
【０１１７】
〔変形例〕
次に、名実施形態の扇風機を構成する電源供給制御装置および、その電源供給制御方法の変形例について、図１１を参照して説明する。以上の各実施形態の説明では、基準電圧生成手段を固定（上述の説明では、５［Ａ］負荷相当に固定）しておき、第２負荷（抵抗Ｒｒ）の変更には過電流判定値を変化させて対応していた。即ち、使用最大負荷に合わせて抵抗Ｒｌ，Ｒ２，Ｒ３を設定してチップを作成し、負荷１０２が小さい場合はチップ外部に抵抗Ｒ２に並列に可変抵抗ＲＶを追加して、過電流判定値を下げていた。
【０１１８】
この方法では次のような問題点がある。第１に、過電流判定値が大きくなるほど制御精度は低下する。第２に、ピンチオフ領域とオーミック領域では過電流判定値を変える必要がある。この場合ピンチオフ領域の過電流判定値は、厳密にはドレイン電流ＩＤの立ち上がり勾配に合わせて設定する必要があるが、ドレイン電流ＩＤ立ち上がり勾配は、配線インダクタンスおよび配線抵抗が変わると変化するので、ぴったりに設定することは難しい。
【０１１９】
この対策として、基準電圧生成手段を負荷１０２に合わせて設定することが有効である。即ち、先ず、負荷１０２の最大電流値に相当する基準電圧生成手段を設定する。次に、基準電圧生成手段におけるドレイン−ソース間電圧ＶＤＳ（即ち、ＦＥＴＱＢのドレイン−ソース間電圧ＶＤＳＢ）を、負荷駆動トランジスタ（即ち、サーマルＦＥＴＱＡのドレイン−ソース間電圧ＶＤＳＡ）が少しでも越えれば過電流値と判定する。
【０１２０】
この手法では、過電流判定値をピンチオフ領域とオーミック領域で変える必要はない。基準電圧生成手段のドレイン−ソース間電圧ＶＤＳを越えたか杏かで判定すれば良いから、検出精度はコンパレータＣＭＰｌの分解能だけで決まることになる。
【０１２１】
また、温度ドリフト、ＩＣロット間ばらつき、配線インダクタンスおよび配線抵抗の影響を除去でき、電源電圧の変動に対してもコンパレータＣＭＰｌが正常に作動する限り影響を受けない。したがって、扇風機において、誤差要素の少ない（ほとんど無い）電源供給制御装置および、その電源供給制御方法を実現することができる。
【０１２２】
なお、基準電圧生成手段の設定変更は、抵抗Ｒｒに並列に外部に可変抵抗ＲＶを追加接続して行ってもよいが、チップ内の抵抗Ｒｒを変えることにより行ってもよい。
【０１２３】
図１１に示すように、チップ内部に数種類の抵抗Ｒｒ１〜Ｒｒ４を並列に配置しておき、チップをパッケージするとき、またはべアチップ実装するときに、抵抗Ｒｒｌ〜Ｒｒ４の中からスイッチＳＷ２により選択接続することにより、基準電圧生成手段の設定値（基準）を目標の仕様に設定することが可能となる。これにより、電源供給制御装置を集積化する場合でも１種類のチップで複数の仕様をカバーすることが可能となる。また抵抗の可変設定により、モータの定格や性能に応じた過負荷状態の判定や完全短絡、不完全短絡の切り分けを確実に精度良く検出することが可能となる。
【０１２４】
以上説明した第１、第２、第３、第４および第５の実施形態並びに変形例に係る扇風機を構成する電源供給制御装置の回路構成においては、スイッチング素子、即ちサーマルＦＥＴＱＡ，ＦＥＴＱＢ、トランジスタＱ５，Ｑ６、過熱遮断用ＦＥＴＱＳおよびＦＥＴＱｌｌ〜Ｑ５４としてｎチャネル型のものを使用したが、本発明に係る扇風機を構成する電源供給制御装置の回路構成はこれに限定されるものではなく、Ｐチャネル型のものを使用してもよい。但し、各スイッチング素子のオン／オフ制御を行うゲート電位が“Ｌ”／“Ｈ”レベルに逆転することに伴う回路変更が必要となる。
【０１２５】
【発明の効果】
以上説明したように、過電流や、ある程度の短絡抵抗を持つ不完全短絡を発生したとき、制御手段は、第１半導体スイッチのオン／オフ制御を繰り返し行って電流を大きく変動させることで、第１半導体スイッチの周期的な発熱を促す。そして、制御手段は、温度センサにより検出された温度が所定の基準温度に達した際に第１半導体スイッチをオフ制御する。したがって、本発明は、第１半導体スイッチの遮断を速めることができるので、過電流や不完全短絡発生時の異常電流に対して高速な応答を実現できる。また、本発明では、従来のシャント抵抗を不要として扇風機の熱損失を抑え、しかも応答性が高く、しかも安全な過電流保護が可能となる。また、過負荷のみならず、完全短絡による過電流や、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場合の異常電流をもハードウェア回路またはマイコン等のプログラム処理によって連続的に検出でき、特に第１半導体スイッチのオン／オフ制御をハードウェア回路で構成した場合はマイコンも不要であるため、実装スペースを縮小できるとともに、扇風機のコストを大幅に削減することができる。
【０１２６】
また、本発明に係る扇風機によれば、第２半導体スイッチの電流容量が第１半導体スイッチの電流容量よりも小さくなるように設定し、モータ負荷および第２負荷の抵抗値比が第１半導体スイッチおよび第２半導体スイッチの電流容量比と等価となるように設定することとしたので、第２半導体スイッチおよび第２負荷を持つ基準電圧生成手段の回路構成を小型化でき、実装スペースを縮小できるとともに、扇風機のコストを削減できる。
【０１２７】
また、本発明に係る扇風機によれば、第２負荷の抵抗値を可変設定するので、基準電圧生成手段の設定値（基準）を目標の仕様に設定することができる。また、１種類のチップで複数の仕様をカバーすることができ、モータ負荷の定格や性能に応じた過負荷の判定や完全短絡、不完全短絡の切り分けを確実に検出することが可能となり、短絡故障に対する保護を精度良く行うことができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態の扇風機を構成する電源供給制御装置の回路構成図である。
【図２】実施形態で使用する半導体スイッチ（サーマルＦＥＴ）の詳細な回路構成図である。
【図３】実施形態の扇風機を構成する電源供給制御装置が利用する原理を説明する説明図（その１）であり、オフ状態からオン状態への遷移時のドレイン−ソス間電圧の立ち下がり特性の説明図である。
【図４】実施形態の扇風機を構成する電源供給制御装置が利用する原理を説明する説明図（その２）であり、概念的回路図である。
【図５】実施形態の扇風機を構成する電源供給制御装置が利用する原理を説明する説明図（その３）であり、サーマルＦＥＴのドレイン電流とゲート−ソース間電圧との特性を説明する説明図である。
【図６】短絡故障時および通常動作時の実施形態の扇風機を構成する電源供給制御装置における半導体スイッチの電流（ａ）と電圧（ｂ）を例示する波形図である。
【図７】本発明に係る第２の実施形態の扇風機を構成する電源供給制御装置の回路構成図である。
【図８】本発明に係る第３の実施形態の扇風機を構成する電源供給制御装置の回路構成図である。
【図９】本発明に係る第４の実施形態の扇風機を構成する電源供給制御装置の回路構成図である。
【図１０】本発明に係る第５の実施形態の扇風機を構成する電源供給制御装置の回路構成図である。
【図１１】変形例の扇風機を構成する電源供給制御装置における第２負荷（抵抗）の構成を説明する回路図である。
【図１２】本発明に係る第１ないし第５の実施形態の扇風機に共通の構成を示す図である。
【図１３】従来の扇風機の構成図である。
【図１４】従来の他の扇風機の構成図である。
【図１５】従来の扇風機に採用された、半導体スイッチを備えた電源供給制御装置の回路構成図である。
【符号の説明】
１０１電源
１０２負荷
１０５突入電流マスク回路（禁止手段）
１０６過熱遮断促進回路（過熱遮断促進手段）
１０７オン／オフ回数積算回路（同数制御手段）
１１０ａ〜１１０ｅチップ構成部分
１１１駆動回路（制御手段）
ＱＡ，ＱＦサーマルＦＥＴ（半導体スイッチ）
ＲＧ内部抵抗
ＱＢＦＥＴ（第２半導体スイッチ）
Ｒｒ，Ｒｒｌ〜Ｒｒ４抵抗（第２負荷）
Ｑ５，Ｑ６トランジスタ
Ｑｌｌ〜Ｑ５４ＦＥＴ
ＣＭＰｌコンパレータ（検出手段）
Ｒｌ〜Ｒ５５拡抗
ＲＶ可変抵抗
ＺＤｌ，ＺＤ２ツェナーダイオード
Ｄｌ〜Ｄ５１ダイオード
Ｃｌｌ〜Ｃ３１コンデンサ
１２１温度センサ
１２２ラッチ回路
ＱＳ過熱遮断用ＦＥＴ
ＳＷｌ，ＳＷ２スイッチ
ＶＢ電源電圧
ＶＰチャージポンプ出力電圧
２０１羽
２０３モータ
２０４交流電源
３００電源供給制御装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a fan that is rotationally driven by a motor, and in particular, eliminates the need for a shunt resistor connected in series to a power supply path in order to detect drive current, thereby suppressing heat loss, and when the motor is overloaded or to some extent The present invention relates to a technology for providing a fan with a simple configuration capable of overcurrent protection with high response to abnormal current such as incomplete short circuit with a short circuit resistance or abnormal current such as complete short circuit. .
[0002]
[Prior art]
As shown in FIG. 13, the conventional electric fan has a configuration in which a motor 203 to which an electric fan blade 201 is attached is connected to an AC power source 204 via a main switch 202. When the main switch 202 is closed, electric power is supplied from the AC power source 204 to the motor 203, and the wings 201 rotate in synchronization with the rotation operation of the motor 203 to generate wind.
[0003]
In an actual electric fan, a metal cover 205 is attached so as to cover the wings 201 as shown in FIG. In addition, a control circuit 207 for detecting the opening / closing operation of the main switch 202 and opening / closing the relay 206 is provided. The cover 205 prevents a human hand or the like from touching the wing 201, but also serves to ensure safety electrically. That is, when a human hand touches the cover 205, the control circuit 207 detects the resistance value of the cover 205 to which human body resistance is added, and the relay 206 is forcibly turned off. Thus, safety when using the electric fan is achieved.
[0004]
In the conventional electric fan, for example, a circuit as shown in FIG. 15 is employed as a power supply control device including a semiconductor switch.
[0005]
In the figure, the electric power supply control device for the electric fan of the conventional example is connected to a path for supplying an output voltage VB of the power supply 101 to a load 102 (corresponding to the motor 203 in FIGS. 13 and 14) and a drain D of the thermal FET QF. -The source S is connected in series. Also, a driver 901 that detects the current flowing through the shunt resistor RS and controls the driving of the thermal FET QF by a hardware circuit, and an A / that controls on / off of the driving signal of the thermal FET QF based on the current value monitored by the driver 901. A D converter 902 and a microcomputer (CPU) 903 are provided.
[0006]
The thermal FET QF as a semiconductor switch has an overheat cutoff function for forcibly controlling the thermal FET QF to be turned off by a built-in gate cutoff circuit when a temperature sensor (not shown) is built in and the thermal FET QF rises to a temperature higher than a specified temperature. ing. In the figure, RG is a built-in resistor, and ZD1 is a Zener diode that bypasses the gate G when an overvoltage is applied to the gate G while maintaining the gate G to the source S at 12 [V].
[0007]
In addition, the electric power supply control device for the electric fan of the conventional example also has a protection function against an overcurrent between the load 102 or the drain D and the source S of the thermal FET QF. That is, the driver 901 includes a

differential amplifier

911, 913 as a current monitor circuit, a differential amplifier 912 as a current limit circuit, a charge pump circuit 915, an on / off control signal from the microcomputer 903, and a current limit circuit. The drive circuit 914 that drives the gate G of the thermal FET QF via the internal resistance RG based on the overcurrent determination result is provided.
[0008]
If an overcurrent is detected through the differential amplifier 912 based on the voltage drop of the shunt resistor RS and the current exceeds the determination value (upper limit), the drive circuit 914 turns off the thermal FET QF, and then the current When the value falls below the determination value (lower limit), the thermal FET QF is turned on.
[0009]
On the other hand, the microcomputer 903 constantly monitors the current via the current monitor circuit (differential amplifiers 911 and 913). If an abnormal current exceeding the normal value flows, the microcomputer 903 turns off the drive signal of the thermal FET QF. The thermal FET QF is turned off. If the temperature of the thermal FET QF exceeds the specified value before the off control drive signal is output from the microcomputer 903, the thermal FET QF is turned off by the overheat cutoff function.
[0010]
[Problems to be solved by the invention]
However, in the conventional fan, in order to indirectly detect human resistance as shown in FIG. 14, a dedicated control circuit must be provided separately, and the configuration of the fan becomes complicated, There was concern that it would lead to higher costs.
[0011]
Further, the power supply control device employed in the conventional electric fan has a configuration that requires a shunt resistor RS connected in series to the power supply path in order to detect current as shown in FIG. There is a problem that the heat loss of the shunt resistor cannot be ignored due to the increase in the load current accompanying the reduction in the on-resistance of the thermal FET QF.
[0012]
In addition, the above-described overheat cutoff function and overcurrent limiting circuit function when an almost complete short circuit occurs in the load 102 and the wiring and a large current flows, but an incomplete short circuit having a certain short circuit resistance, etc. When a short-circuit occurs and a small short-circuit current flows, it does not function. The microcomputer 903 detects an abnormal current via a current monitoring circuit and controls the thermal FET QF to be turned off. There was also a situation that the response by microcomputer control was bad.
[0013]
Further, since the shunt resistor RS, the A / D converter 902, the microcomputer 903, and the like are necessary, a large mounting space is required, and the relatively expensive parts increase the device cost. is there.
[0014]
An object of the present invention is to solve the above-described conventional problems and circumstances, and it eliminates the need for a shunt resistor connected in series to a power supply path in order to perform current detection, thereby suppressing heat loss and overloading the motor. In case of a short circuit such as an incomplete short circuit with a certain short circuit resistance or an abnormal current such as a complete short circuit, a fan that can provide overcurrent protection with high responsiveness with a simple configuration It is to provide.
[0015]
[Means for Solving the Problems]
In the present invention, the driving power supplied from the power source to the motor load is switched according to the control signal.FirstA fan controlled by a semiconductor switch,A temperature sensor that detects the temperature of the first semiconductor switch and an abnormal voltage that is applied between the terminals of the first semiconductor switch when an overcurrent or an abnormal current flows through the first semiconductor switch is lower than the lower abnormal voltage. Generate a reference voltageA reference voltage generating means;When the voltage between the terminals of the first semiconductor switch exceeds the reference voltage, the firstON / OFF of semiconductor switchSwitching is repeated a predetermined number of times, and when the temperature detected by the temperature sensor reaches a predetermined reference temperature, the first semiconductor switch is turned off.And a control means.
[0016]
The reference voltage generating meansFirstA circuit is provided that is connected in parallel to a semiconductor switch and a motor load and that is connected in series to a second semiconductor switch that is switch-controlled according to a control signal, and generates a voltage across the terminals of the second semiconductor switch as a reference voltage. It is characterized by that.
[0017]
The current capacity of the second semiconductor switch isFirstThe resistance value ratio of the motor load and the second load is smaller than the current capacity of the semiconductor switch.FirstIt is equivalent to the current capacity ratio of the semiconductor switch and the second semiconductor switch.
[0018]
The second load includes a plurality of resistors, and the resistance value of the second load is variably set by a selective connection of the plurality of resistors.
[0019]
Accordingly, when an overcurrent or an incomplete short circuit having a certain short circuit resistance occurs, the control means repeatedly performs on / off control of the first semiconductor switch to greatly change the current, thereby causing the first semiconductor switch to change. Promotes periodic fever. The control means turns off the first semiconductor switch when the temperature detected by the temperature sensor reaches a predetermined reference temperature. Therefore, the present invention can speed up the shutoff of the first semiconductor switch. In particular, it is possible to deal with an abnormal current when an incomplete short circuit (rare short) occurs, which can only be done by program processing of a microcomputer, etc., using only hardware circuits without external control of the microcomputer, etc. Response can be realized.
[0022]
here,FirstThe method of taking the current capacity ratio of the semiconductor switch and the second semiconductor switch is, for example,FirstWhen the semiconductor switch and the second semiconductor switch are formed of bipolar transistors, they may be realized by the emitter area ratio, and when they are formed of FETs, they are realized by the ratio of the number of transistors formed by connecting the switches in parallel. do it. At this time, the resistance value of the second load ismotorLoad resistance x (FirstCurrent capacity of the semiconductor switch / current capacity of the second semiconductor switch). By setting such a circuit rule, the circuit configuration of the reference voltage generating means having the second semiconductor switch and the second load can be reduced, the mounting space can be reduced, and the cost of the fan can be reduced.
[0023]
Also,FirstSet value of the reference voltage generation means for determining the degree of deviation of the voltage between the terminals of the semiconductor switch (ie, power supply path) from the normal state, in other words, a reference for performing overcurrent determination due to overload or the like By changing the resistance value of the second loadSetbe able to. For example, when the second load is formed on the chip, a plurality of resistors are installed inside the chip and selectively connected when the chip is packaged or mounted on the bare chip. The set value (reference) can be set to the target specification. This makes it possible to cover a plurality of motor specifications with one type of chip even when the power supply control devices constituting the electric fan are integrated. Further, the variable setting of the resistance makes it possible to reliably perform complete short-circuiting and overload (incomplete short-circuiting) according to the rating and performance of the motor load, and to accurately protect against these.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, with respect to the embodiments of the electric fan according to the present invention, [common configuration], [first embodiment], [second embodiment], [third embodiment], [fourth embodiment] ], [Fifth Embodiment] and [Modification] will be described in detail with reference to FIGS. Here, FIG. 1 is a circuit configuration diagram of a power supply control device constituting the electric fan according to the first embodiment of the present invention, and FIG. 2 is a detailed circuit configuration diagram of a semiconductor switch (thermal FET) used in the embodiment. 3, FIG. 4 and FIG. 5 are explanatory views for explaining the principle used by the power supply control device and the power supply control method constituting the electric fan of the embodiment, and FIG. 6 shows the electric fan of the embodiment at the time of short circuit failure and normal operation. 7 is a waveform diagram illustrating the current and voltage of a semiconductor switch in the power supply control device, FIG. 7 is a circuit configuration diagram of the power supply control device that constitutes the electric fan of the second embodiment of the present invention, and FIG. FIG. 9 is a circuit configuration diagram of a power supply control device constituting the electric fan of the fourth embodiment of the present invention, and FIG. 10 is a circuit configuration diagram of the power supply control device constituting the electric fan of the fourth embodiment of the present invention. Of the fifth embodiment Circuit diagram of a power supply control device constituting the air blower, FIG. 11 is a circuit diagram illustrating the structure of a second load (resistors) in the power supply control device constituting the fan modification. FIG. 12 is a schematic configuration of a fan common to the first to fifth embodiments.
[0026]
[Common configuration]
In the first to fifth embodiments described below, a circuit configuration as shown in FIG. 12 is adopted as a common configuration.
[0027]
Here, the AC power supply 204 is a commercial AC power supply. The power supply control device 300 is a circuit for supplying continuous pulse power to the motor 203 as described in detail below. A wing 201 is attached to the motor 203 and is driven to rotate by the motor 203. As shown in the figure, the power supply device 300 stops supplying current to the motor 203 when the foreign matter X interferes with the wing 201 (or dust is stuck around the motor shaft) and the motor 203 is overloaded. It works like this. The resistor Rr is actually a resistor that is provided in the power supply apparatus 300 and sets a motor current threshold value for determining that the motor 203 is overloaded.
[0028]
In addition, the electric fans of the first to fifth embodiments protect against overload caused by short-circuiting of the motor winding in addition to overload caused by foreign matter interfering with the wings and the motor shaft. Is to do.
[0029]
[First Embodiment]
The power supply control apparatus 300 constituting the electric fan according to the first embodiment of the present invention will be described with reference to FIG. 1. The power supply control apparatus 300 constituting the electric fan according to the present embodiment includes a power supply 101 (AC power supply 204). The drain D-source S of the thermal FET QA as a semiconductor switch is connected in series to the path for supplying the output voltage VB (generated by rectifying and smoothing) to the load 102 (corresponding to the motor 203 in FIG. 12). . Here, the NMOS type of the DMOS structure is used for the thermal FET QA, but it can also be realized by the PMOS type.
[0030]
In the figure, the portion for controlling the drive of the thermal FET QA has a configuration including an FET QB, resistors R1 to R10, a Zener diode ZD1, a diode D1, a comparator CMP1, a drive circuit 111, and a switch SW1. In addition, although "R" and the number following it are used for the resistor as a reference symbol, it is used as a reference symbol in the following description, and also represents the resistance value of the resistor. Further, a portion 110a surrounded by a dotted line in FIG. 1 indicates a chip portion to be integrated in an analog manner.
[0031]
The load 102 is a fan motor as described above, and functions when the user or the like turns on the switch SW1. The drive circuit 111 includes a source transistor Q5 whose collector side is connected to the potential VP and a sink transistor Q6 whose emitter side is connected to the ground potential (GND), which are connected in series, and is switched by turning on / off the switch SW1. Based on the signal, the source transistor Q5 and the sink transistor Q6 are turned on / off to output a signal for driving and controlling the thermal FET QA. In the figure, VB is an output voltage of the power source 101, and is, for example, 12 [V]. Further, VP is an output voltage of the charge pump, for example, VB + 10 [V].
[0032]
More specifically, the thermal FET QA as a semiconductor switch has a configuration as shown in FIG. In FIG. 2, the thermal FET QA includes a built-in resistor RG, a temperature sensor 121, a latch circuit 122, and an overheat cutoff FET QS. ZD1 is a Zener diode that bypasses the gate G when an overvoltage is applied to the gate G while maintaining the gate G and source S at 12 [V].
[0033]
That is, in the thermal FET QA used in the present embodiment, when the temperature sensor 121 detects that the thermal FET QA has risen to a temperature higher than the specified temperature, the detection information to that effect is held in the latch circuit 122, and the gate cutoff is performed. The overheat cutoff FET QS as a circuit is turned on to provide an overheat cutoff function that forcibly controls the thermal FET QA to be turned off.
[0034]
The temperature sensor 121 is formed by cascade-connecting four diodes, and the temperature sensor 121 is arranged and formed in the vicinity of the main FET (thermal) FET for mounting. Since the resistance value of each diode of the temperature sensor 121 decreases as the temperature of the main FET rises, when the gate potential of the FET Q51 is lowered to a potential set to the “L” level, the FET Q51 transits from the on state to the off state. As a result, the gate potential of the FET Q54 is pulled up to the potential of the gate control terminal (G) of the thermal FET QA, the FET Q54 changes from the OFF state to the ON state, and “1” is latched in the latch circuit 122. . At this time, since the output of the latch circuit 122 becomes the “H” level and the overheat cutoff FET QS transits from the off state to the on state, the potential level of the true gate (TG) of the main FET becomes the “L” level. As a result, the main FET changes from the on state to the off state, and the overheat is cut off.
[0035]
Further, in the power supply control device 300 constituting the electric fan of the present embodiment, an overcurrent due to an overload on the load 102 (motor), or a short circuit failure occurring between the drain D and the source S of the motor or the thermal FET QA, It also has a protection function against abnormal current due to complete short circuit. Hereinafter, a configuration for realizing this protection function will be described with reference to FIG.
[0036]
First, the reference voltage generating means referred to in the claims is composed of an FET (second semiconductor switch) QB and a resistor (second load) Rr. The drain and gate of FET QB are connected to the drain (D) and true gate (TG) of thermal FET QA, respectively, the source (SB) of FET QB is connected to one terminal of resistor Rr, and the other terminal of resistor Rr is grounded. It is connected to a potential (GND). Thus, by integrating the drain (D) and the gate (TG) of the FET QB and the thermal FET QA, integration on the same chip (110a) can be facilitated.
[0037]
Further, the FET QB and the thermal FET QA are formed on the same chip (110a) by the same process, thereby eliminating (reducing) the influence of temperature drift and lot-to-lot variations. Further, the number of parallel-connected transistors constituting each FET is set to (number of FETQB transistors: 1) <(number of transistors of thermal FETQA: 1000) so that the current capacity of the FETQB is smaller than the current capacity of the thermal FETQA. ).
[0038]
Further, the resistance value of the resistor Rr is set so that the resistance value of the winding of the load 102 (motor) × (number of transistors of FET QB: 1 / number of transistors of thermal FET QA: 1000) as will be described later. Is done. By setting the resistance Rr, the same drain-source voltage VDS can be generated in the FET QB as when a normal operation load current flows in the thermal FET QA. Further, according to the circuit definition as described above, the configuration of the reference voltage generating means composed of the FET QB and the resistor Rr can be miniaturized as much as possible, the mounting space can be reduced and the cost of the electric fan can be reduced.
[0039]
The variable resistor RV is connected in series with the load 102 between the source SA resistors R1 and R2 of the thermal FET QA. By changing the resistance value of the variable resistor RV, the resistance value of the second load is variably set equivalently. That is, by setting the variable resistor RV outside the chip 110a and adjusting the variable resistor RV, the set value (reference) of the reference voltage generating means can be set to the target specification. Thereby, even in the case of analog integration, it is possible to cover a plurality of specifications with one type of chip 110a.
[0040]
The comparator CMP1 forms part of the detection means referred to in the claims. The voltage obtained by dividing the voltage VDS between the drain D and the source S of the thermal FET QA by the resistance R1, the resistance R2, and the parallel resistance (R2‖RV) of the variable resistance RV is input to the “+” input terminal of the comparator CMP1. Is supplied through. Further, the source voltage VS of the FET QB is supplied to the “−” input terminal of the comparator CMP1. That is, the output is valid (“H” level) when the potentials supplied to both the “+” and “−” input terminals substantially match, and is invalid (“L” level) when they do not match. As will be described later, the comparator CMP1 has a certain hysteresis.
[0041]
Next, based on the circuit configuration described above, a power supply control method in the electric fan of the present embodiment will be described. Before describing specific operations, the principle used by the power supply control device 300 and the power supply control method of the electric fan according to the present embodiment will be described with reference to FIGS. 3, 4, and 5. Here, FIG. 3 is an explanatory diagram of the falling characteristics of the drain-source voltage at the transition from the off state to the on state, FIG. 4 is a conceptual circuit diagram, and FIG. It is explanatory drawing explaining the characteristic with a voltage. The circuit constants used here are examples for explaining the principle, and are appropriately set according to the performance when applied to an actual electric fan.
[0042]
When the thermal FET QA is used as the semiconductor switch, the power supply path from the power source 101 to the load 102 is conceptually represented as a circuit as shown in FIG. The load 102 includes a wiring inductance L0 and a wiring resistance R0 of the power supply path. When a short circuit fault occurs in the path or load 102, R0 includes a short circuit resistance.
[0043]
The drain-source voltage VDS of the thermal FET QA that forms a part of such a power supply path is as shown in FIG. 3 as falling voltage characteristics when the thermal FET QA transitions from the off state to the on state. That is, in the case of a short circuit, a reference voltage (normal operation), and a falling voltage characteristic when the load 102 has a resistance of 1 [KΩ]. As described above, the falling characteristic changes according to the power supply path and the state of the load, that is, the time constant based on the wiring inductance, the wiring resistance, and the short-circuit resistance of the path.
[0044]
In addition to the method described below, as a method for performing overcurrent detection using such a change in the characteristics of the drain-source voltage VDS, overcurrent detection is performed by comparing with a predetermined threshold at a predetermined timing. However, in order to configure a means for defining a predetermined timing and a means for comparing with a predetermined threshold value, components such as a capacitor and a plurality of resistors are required. If these parts vary, a detection error occurs. There is a problem that it ends up. Further, since a capacitor is required and the capacitor cannot be mounted in the chip, there is a problem that an external part is required and the cost of the apparatus is increased.
[0045]
In FIG. 3, the thermal FET QA operates in the pinch-off region during the period until the thermal FET QA transitions to the on state and the drain-source voltage VDS is saturated.
[0046]
The change of the drain-source voltage VDS when the resistance of the load (motor) 102 is 1 [KΩ] can be considered as follows. That is, first, for example, when Hitachi's “HAF2001” is used for the thermal FET QA, the drain current ID = 12 [mA], so that the gate-source voltage VTGS is almost equal to the threshold voltage 1.6 [V Second, since the gate (G) is continuously charged by the drive circuit 111, the gate-source voltage VTGS rises if the current state continues, but the drain-source voltage is increased. Since the VDS decreases and the gate-drain capacitance value CGD increases, the charge reaching the gate-source voltage VTGS is absorbed, that is, the drain-source voltage VDS is absorbed by the gate-source voltage VDS. The electric charge that has reached the inter-gate voltage VTGS drops at a rate that generates a capacitance that does not cause an increase in potential. The gate - source voltage VTGS is maintained at about 1.6 [V].
[0047]
Further, the following interpretation is possible for the change in the drain-source voltage VDS when the load resistance = 1 [KΩ]. That is, at each elapsed time after the thermal FET QA transitions to the ON state, the charge charge sent to the gate (G) is absorbed by the drive circuit 111 and the voltage VTGS of the true gate (TG) is kept constant. The value of the drain-source voltage VDS is shown. Therefore, if the drain-source voltage VDS is on the upper side of the curve when the load resistance = 1 [KG] in FIG. 3 after a certain elapsed time, the gate-source voltage VTGS becomes higher than 1.6 [V]. Means that Note that the drain-source voltage VDS does not fall below the curve when the load resistance = 1 [KΩ] in FIG.
[0048]
Further, assuming that the distance from the curve when the load resistance in FIG. 3 is 1 [KΩ] is ΔVDSGAP, if the charge of ΔVDSGAP × CGD is subtracted from the gate-source voltage VTGS, the gate-source voltage voltage VTGS is 1 .6 [V]. In other words, the gate-source voltage VTGS means that the electric potential has increased from 1.6 [V] by this charge. This can be expressed by the following equation.
[0049]
VTGS−1.6 = ΔVDSGAP × CGD / (CGS × CGD)
That is, ΔVDSGAP is proportional to (gate-source voltage VTGS−1.6 [V].
[0050]
Further, as shown in the characteristics of FIG. 5, there is a one-to-one relationship close to proportionality between the gate-source voltage VTGS and the drain current ID. Here, the characteristics of FIG. 5 are those of “HAF2001” manufactured by Hitachi, and VGS in the figure corresponds to the gate-source voltage VTGS here. Therefore, it can be said that ΔVDSGAP represents the drain current ID based on the correspondence shown in the characteristics of FIG. In FIG. 5, the resolution near the drain current ID = 10 [A] is about 80 [mV / A]. That is, the drain current ID of 1 [A] corresponds to the gate-source voltage VTGS of 80 [mV], and the gate of ± 0.4 [V] with respect to the change of the drain current ID of ± 5 [A]. A change in the source-to-source voltage VTGS corresponds. This resolution corresponds to the resolution equivalent to shunt resistor RS = 80 [mΩ] in the conventional example.
[0051]
When the drain current ID is zero, the curve of the drain-source voltage VDS is determined only by the circuit for charging the gate and the mirror capacitance, but when the drain current ID flows, the inductance Lc of the circuit and the resistance Rc of the entire circuit Will be affected. When the drain current ID becomes large as in a complete short circuit (dead short), the rising slope of the drain current ID is almost determined by the inductance Lc and the resistance Rc, so that the rising slope of the drain current ID falls within a constant value. The curve of the source-to-source voltage VTGS will also converge.
[0052]
The characteristic shown in FIG. 5 has a temperature singularity. In the case of “HAF2001” manufactured by Hitachi, the drain current ID is about 15 [A] and the gate-source voltage VTGS is about 3.3 to 3.4 [V]. Since the normal normal load current is about 15 [A] or less, it comes below the singular point. In this lower region, the gate-source voltage VTGS decreases with increasing temperature for the same drain current ID. Therefore, malfunction can be reduced even under high temperature conditions, which is advantageous.
[0053]
Also, if the circuit for charging the gate is different, the curve of the drain-source voltage VDS changes for the same load current. Therefore, it is necessary to always maintain the same condition for the gate charging current. If the gate charging current is decreased, the curve of the drain-source voltage VDS shifts upward. By utilizing this property and increasing the drain-source voltage VDS for the same drain current ID, it is possible to promote overheat cutoff by the overheat cutoff protection function. The later-described overheat cutoff promotion circuit (overheat cutoff promotion circuit) uses this.
[0054]
Next, based on the above consideration, operation | movement of the power supply control apparatus 300 which comprises the electric fan of this embodiment is demonstrated. First, thermal EFTQA and reference voltage generation means (FETQB, resistor Rr) will be described. When the thermal FET QA and the FET QB are operating in the pinch-off region, a current mirror circuit is configured, and the drain current IDGA = 1000 × drain current IDGS.
[0055]
Therefore, when IDQA = 5 [A] is flowing as the drain current of the thermal FET QA and IDQB = 5 [mA] is flowing as the drain current of the FET QB, the drain-source voltage VDS and the gate − of each of the thermal FET QA and FET QB are flowing. The source voltage VTGS is the same. That is, VDSA = VDSB and VTGSA = VTGSB. Here, VDSA = VDSB is the drain-source voltage of the thermal FETs QA and FETQB, respectively, and VTGSA = VTGSB is the gate-source voltage of the thermal FETs QA and FETQB, respectively.
[0056]
Therefore, when the FET QB is completely turned on, almost the power supply voltage VB is applied to both ends of the resistor Rr. Therefore, as the load of the FET QB equivalent to the 5 [A] load connected to the thermal FET QA, the resistor Qr The resistance value of Rr is determined as Rr = 12 [V] / 5 [mA] −1.4 [KΩ].
[0057]
Thus, here, the value (curve) of the drain-source voltage VDS when a load current of 5 [A] flows through the thermal FET QA is used as a reference, but the transistor ratio (= current) with respect to the thermal FET QA. By configuring the reference voltage generating means using the FETQB having a small capacitance ratio, the reference voltage generating means can be further miniaturized and the required function can be realized with a small chip occupation area. Furthermore, as described above, by configuring the FET QB and the thermal FET QA on the same chip in the same process, the influence of lot-to-lot variation and temperature drift can be removed, and the detection accuracy can be greatly improved.
[0058]
Next, the operation in the pinch off region will be described. When the thermal FET QA transitions to the ON state, the drain current rises aiming at the final load current value determined by the circuit resistance of IDQA. Further, the gate-source voltage VTGSA of the thermal FET QA takes a value determined by the drain current IDQA, and this also rises while being braked by the mirror effect of the capacitor capacitance CGD due to the decrease of the drain-source voltage VDSA. Further, the gate-source voltage VTGSB of the FET QB increases with the gate-source voltage VTGSB = VTGSA until the drain current IDQB = 5 [mA] (corresponding to the drain current IDQA = 5 [A]). After that, since the drain current IDQB becomes constant at 5 [mA] (becomes constant in the pinch-off region), the gate-source voltage VTGSB also becomes constant. In the case of “HAF2001” manufactured by Hitachi, about 2.7. [V] becomes constant.
[0059]
In addition, since the gate-source voltage VTGSA of the thermal FET QA increases as the drain current IDQA increases, the gate-source voltage satisfies VTGSB <VTGSA. Since VDSA = VTGSB + VTGD and VDSB = VTGSB + VTGD, VDSA−VDSB = VTGSA−VTGSB. Here, since the gate-source voltage difference VTGSA-VTGSB represents the drain current IDQA-5 [A], the drain current IDQA-5 [A] is detected by detecting the drain-source voltage difference VDSA-VDSB. ] Can be obtained.
[0060]
The drain-source voltage VDSB of the FET QB is directly input to the comparator CMP1, and the drain-source voltage VDSA of the thermal FET QA is a value divided by R1 and the resistor R2 (here, the variable resistor RV is not taken into consideration). Is input to the comparator CMP1. That is,
VDSA × R1 / (R1 + R2) (1)
Is input to the comparator CMP1. Immediately after the thermal FEGQA transitions to the ON state, the drain-source voltage VDSB of the FET QB> (1), but as the drain current IDQA of the thermal FET QA increases, (1) increases, and finally the FET QB At this time, the output of the comparator CMP1 changes from the “H” level to the “L” level, causing the thermal FET QA to transition to the off state.
[0061]
In the comparator CMP1, hysteresis is formed by the diode D1 and the resistor R5. When the thermal FET QA transitions to the OFF state, the gate potential is grounded by the sink transistor Q6 of the drive circuit 111, and the cathode side potential of the diode D1 is VDSB−0.7 [V] (the forward voltage of the Zener diode ZD1). Therefore, a current flows through the path of the resistor R1, the resistor R5, and the diode D1, and the potential of the “+” input terminal of the comparator CMP1 is lower than when the drive circuit 111 is on-controlled. Therefore, the thermal FET QA maintains the off state up to the smaller drain-source voltage difference VDSA−VDSB when the transition is made to the off state, and then transitions to the on state. There are various methods for attaching the hysteresis characteristics, but this is an example.
[0062]
When the drain-source voltage VDSA when the thermal FET QA transitions to the OFF state is the threshold value VDSAth, the following equation is established.
[0063]
[Expression 1]
VDSAth−VDSA = R2 / R1 × VDSB (at 5 [mA]) (2)
The overcurrent determination value is determined by equation (2). In order to change the overcurrent determination value, the variable resistor RV connected in parallel to the resistor R2 grounded outside the chip 110a is adjusted. By this adjustment, the overcurrent determination value can be shifted downward.
[0064]
Next, the operation in the ohmic region will be described. When the wiring is normal and the thermal FET QA transitions to the on state, the thermal FET QA continuously maintains the on state, so that the gate-source voltages VTGSA and VTGSB reach nearly 10 [V], Both FETQA and FETQB operate in the ohmic region.
[0065]
In this region, there is no one-to-one relationship between the drain-source voltage VDS and the drain current ID. In the case of “HAF2001” manufactured by Hitachi, when the on-resistance is the drain-source voltage VDS = 10 [V], RDS (ON) = 30 [mΩ].
[0066]
[Expression 2]
VDSB = 5 [A] × 30 [mΩ] = 0.15 [V]
VDSA = IDQA × 30 [mΩ]
VDSA−VDSB = 30 [mΩ] × (IDQA−5 [A]) (3)
Further, when the drain current IDQA increases due to an overload to the motor or a short circuit of the wiring, the value of the expression (3) increases, and when the overcurrent determination value is exceeded, the thermal FET QA is transitioned to an off state. Thereafter, the state shifts to the state of the pinch off region, and the thermal FET QA repeats the transition to the on state and the off state, and finally reaches the overheat cutoff. If the wiring returns to normal before the overheat shut-off is performed (an example of intermittent short-circuit failure), the thermal FET QA continuously maintains the on state, and returns to the operation in the ohmic region.
[0067]
FIG. 6 illustrates a waveform diagram of current and voltage of the thermal FET QA in the power supply control device 300 constituting the electric fan of the present embodiment. 6A shows the drain current ID (A), and FIG. 6B shows the drain-source voltage VDS. In FIG. 6, (1) indicates a complete short circuit (dead short), (2) ▼ is for normal operation and ③ is for overload or incomplete short circuit.
[0068]
When a complete short circuit (dead short) has occurred (1 in the figure), when the thermal FET QA transitions from the off state to the on state, the drain current ID rapidly flows. The thermal FET QA is continuously overheated, and the thermal FET QA is overheated by the overheat cutoff protection function, that is, the overheat cutoff FET QS is turned on.
[0069]
In addition, when an overload is applied to the motor of the fan or an incomplete short circuit having a certain short circuit resistance occurs ((3) in the figure), the thermal FET QA is turned on / off as described above. The control is repeated, and the drain current ID is greatly changed, and the thermal heating of the thermal FET QA is accelerated by the periodic heat generation action of the thermal FET QA, that is, the overheat cutoff FET QS is turned on. ing.
[0070]
As described above, the electric fan according to the present embodiment eliminates the need for a conventional shunt resistor connected in series to the power supply path in order to perform current detection, and does not use the shunt resistor, but overloads the motor. Overcurrent can be detected with high accuracy, heat loss as a whole fan can be suppressed, and not only the motor overload state, but also a short circuit such as incomplete short circuit with some short circuit resistance When an error occurs, an abnormal current during a complete short circuit can be continuously detected by the hardware circuit.
[0071]
Also, in the case of overload or incomplete short circuit, the thermal FET QA is repeatedly turned on / off repeatedly to greatly change the current, and the thermal overheating function of the semiconductor switch prevents the thermal FET QA from being shut off (off control) by the periodic heat generation action of the semiconductor switch. You can speed up. Furthermore, since the semiconductor switch can be turned on / off only by a hardware circuit that does not use a microcomputer, the mounting space of the fan can be reduced and the device cost can be greatly reduced.
[0072]
Further, as in the present embodiment, although the change in the characteristics of the drain-source voltage VDS is utilized, the capacitor is compared with other methods in which overcurrent detection is performed by comparing with a predetermined threshold at a predetermined timing. And components such as a plurality of resistors are not required, so that detection errors due to variations in the components can be further reduced, and an external capacitor for the chip 110a is also unnecessary, so that the mounting space and device cost can be further reduced. .
[0073]
Furthermore, by adjusting the variable resistance RV, it becomes possible to reliably detect the separation between a complete short circuit and an overload (including an incomplete short circuit) according to the type of the motor as the load 102. Can be accurately protected.
[0074]
In addition, since the resistance value can be set by a selection method, it is easy to set an overcurrent threshold value according to the rating and performance of the motor.
[0075]
[Second Embodiment]
Next, a power supply control device and a power supply control method constituting the electric fan of the second embodiment will be described with reference to FIG. The configuration of the power supply control device for the electric fan of this embodiment is a configuration in which resistors R3, R4, R6, R9, FETs Ql, Q2 and a Zener diode ZD2 are added to the configuration of the first embodiment of FIG. . Note that a portion 110b surrounded by a dotted line in FIG. 7 indicates a chip portion to be integrated in an analog manner.
[0076]
That is, the true gate TG of the thermal FET QA is connected via the Zener diode ZD2 and the resistor R6 to the gate of the FET Ql whose gate-source is connected by the resistor R9, and the drain of the FET Ql is VB + 5 [V] via the resistor R4. And the source of the FET Ql is connected to the source SA of the thermal FET QA. In addition, a circuit in which the resistor R3 and the drain of the FET Q2 are connected in parallel with the resistor Rl is connected, and the partial voltage of the drain-source voltage VDS of the thermal FET QA is changed by the on / off control of the FET Q2. ing.
[0077]
Next, operation | movement of the power supply control apparatus which comprises the electric fan of this embodiment is demonstrated. First, the operation in the pinch-off region will be described. As in the first embodiment, the drain-source voltage VDSB of the FET QB is directly input to the comparator CMP1, and the drain-source voltage VDSA of the thermal FET QA is a parallel resistance (R1‖R3) of the resistors Rl and R3 and the resistor R2. The value divided by (in this case, the variable resistor RV is not taken into consideration) is input to the comparator CMPl.
[0078]
That is, the value of the following equation is input to the comparator CMPl.
[0079]
[Equation 3]
VDSA × (R1‖R3) / ((R1‖R3) + R2) (1 ')
Immediately after the thermal FET QA transitions to the ON state, the drain-source voltage VDSB of the FET QB> (1 ′). However, as the drain current IDQA of the thermal FET QA increases, (1 ′) increases, and finally At this time, the output of the comparator CMPl changes from the “H” level to the “L” level, causing the thermal FET QA to transition to the off state.
[0080]
If the drain-source voltage VDSA when the thermal FET QA transitions to the off state is a threshold value VDSAth, the following equation is established.
[0081]
[Expression 4]
VDSAth−VDSA = R2 / (R1‖R3) × VDSB (2 ′)
The overcurrent determination value is determined by the equation (2 ′). In order to change the overcurrent determination value, the variable resistor RV connected in parallel to the resistor R2 grounded outside the chip 110a is adjusted as in the first embodiment. By this adjustment, the overcurrent determination value can be shifted downward.
[0082]
The operation in the ohmic region, the operation described with reference to FIG. 6 and the like are the same as those in the first embodiment, and thus are omitted.
[0083]
Next, the overcurrent determination value will be considered. Here, it is assumed that the same value is used for the overcurrent determination value for the pinch-off region and the ohmic region.
[0084]
First, Δ (VDSA−VDSB) / ΔID in the pinch-off region is obtained. From the characteristic curve of HAF2001, the following equation is obtained.
[0085]
[Equation 5]

From equations (4) and (5),
[Formula 6]
Δ (VDSA−VDSB) / ΔID = 200 [mV / A] (6)
It becomes.
[0086]
Further, Δ (VDSA−VDSB) / ΔID in the ohmic region is calculated from the equation (3).
[Expression 7]
Δ (VDSA−VDSB) / ΔID = 30 [mV / A] (7)
It becomes.
[0087]
Comparing Equations (6) and (7), the current sensitivity becomes more sensitive in the pinch-off region than in the ohmic region, and even an appropriate overcurrent determination value in the ohmic region may be too low and caught in the pinch-off region. As a countermeasure, there is a method of changing the overcurrent determination value between the pinch-off region and the ohmic region. A circuit added in the present embodiment to the configuration of the first embodiment is this countermeasure circuit.
[0088]
The determination as to the pinch-off region or the ohmic region is made based on the magnitude of the gate-source voltage VTGSA. As the drain current ID increases, the gate-source voltage VTGSA in the pinch-off region increases, but does not exceed 5 [V] even in the case of a complete short circuit (dead short). Therefore, if the gate-source voltage VTGSA> 5 [V], it can be determined that the voltage is in the ohmic region.
[0089]
Immediately after the thermal FET QA transitions to the on state, the FET Ql is in the off state and the FET Q2 is in the on state. In order to transition the FET Q2 to the on state, a voltage equal to or higher than the power supply voltage VB, for example, VB + 5 [V] is required.
[0090]
If the Zener breakdown voltage of the Zener diode ZD2 is set to 5 [V] -1.6 [V] (the threshold voltage of the FET Ql), the FET Ql is turned on when the gate-source voltage VTGSA> 5 [V]. Since the transition is made and the FET Q2 transitions to the OFF state, the resistor R3 that is in parallel with the resistor R2 is removed in a circuit.
[0091]
Since the compression rate of the drain-source voltage VDSA becomes small, the drain-source voltage difference VDSA−VDSB determined as an overcurrent becomes smaller. As a result, in the ohmic region, an overcurrent determination is made with a smaller current value than before the countermeasure.
[0092]
However, there is a possibility that there is no practical problem even if no countermeasure is taken by the additional circuit in the present embodiment. That is, when the final load current value is small in the pinch-off region, it completely rises in the pinch-off region. In other words, the final load current value is reached in the pinch-off region, but when the final load current value is large, the current value is still rising in the pinch-off region, and the current value in the pinch-off region is even in the case of a complete short circuit (dead short). It is limited to a maximum of 40 [A].
[0093]
That is, as the final load current value increases, the current rise characteristic with a certain gradient is converged, and the difference between the drain-source voltages VDSA becomes less as the final load current value is different. Because of this phenomenon, even if the current sensitivity in the pinch-off region is large, the drain-source voltage difference VDSA−VDSB does not increase, and the additional circuit as in this embodiment depends on the selection of the current value in the reference voltage generation circuit. Even if the countermeasure according to is not used, practical overcurrent detection protection can be realized by the configuration of the first embodiment.
[0094]
The power supply control device and the power supply control method that configure the electric fan of the present embodiment can achieve the same effects as those described in detail in the first embodiment.
[0095]
Finally, the concept of overcurrent control is summarized. The basic concept is as follows. First, when the wiring is normal, the thermal FET QA transitions to the on state and enters the ohmic region. As long as the wiring is normal, the thermal FET QA remains in the ohmic region, and the thermal FET QA continues to maintain the on state. Next, when an abnormality occurs in the wiring and the current increases and the drain-source voltage difference VDSA−VDSB exceeds the overcurrent determination value, the thermal FET QA transitions to the off state and enters the pinch-off region. As long as the wiring abnormality continues, the thermal FET QA keeps repeating the transition between the on state and the off state, stays in the pinch off region, and finally reaches overheat cutoff.
[0096]
In order to realize the basic concept and optimize the control, the overcurrent determination value must satisfy the following two conditions. First, the thermal FET QA is never turned off in the normal current range. Second, after determining the overcurrent in the ohmic region, the thermal FET QA continues to make a transition to the on / off state repeatedly in the pinch-off region unless the wiring abnormality is improved. This is necessary to stabilize the on / off control cycle. Stabilizing the cycle of the on / off control leads to the stability of the control, and the timer is set using the cycle of the on / off control (see the fifth embodiment described later). Stabilization is necessary.
[0097]
In order to satisfy the first and second conditions, the overcurrent determination value in the ohmic region is set to a current value of “normal current maximum value + α” (corresponding VDSA−VDSB), and the overcurrent determination in the pinch-off region is performed. It is necessary to set the value to “normal current maximum value + β”. At this time, α> β. That is, α−β is an offset amount necessary for staying in the pinch-off region.
[0098]
[Third Embodiment]
Next, a power supply control device and a power supply control method constituting the electric fan of the third embodiment will be described with reference to FIG. The difference from the circuit configuration (FIG. 7) in the power supply control device constituting the electric fan of the second embodiment is that the gate of the FET QB is not connected to the true gate TG of the thermal FET QA, and R41 is added as the gate resistance of the FET QB. The other end of the resistor R41 is connected to the gate G of the thermal FET QA. The rest is the same as the circuit configuration of the second embodiment. Note that a portion 110c surrounded by a dotted line in FIG. 8 indicates a chip portion that is analog-integrated.
[0099]
The resistance value of the resistor R41 needs to be set to R41 = 1000 × R7. For example, when R7 = 10 [KΩ], R41 = 10 [MΩ]. Since the resistance value is very high, it is desirable to set the ratio of the number of transistors considering cost and productivity to about 1: 100 and R41 = 1 [MΩ].
[0100]
In addition, operation | movement of the power supply control apparatus which comprises the electric fan of this embodiment is equivalent to 2nd Embodiment, There exists an effect equivalent to 1st Embodiment.
[0101]
[Fourth Embodiment]
Next, a power supply control device and a power supply control method that constitute the electric fan of the fourth embodiment will be described with reference to FIG. The power supply control device that constitutes the electric fan of the present embodiment includes an inrush current mask circuit 105 and an overheat promotion circuit 106, compared to the circuit configuration (FIG. 1) in the power supply control device that constitutes the electric fan of the first embodiment. This is an added configuration. Note that a portion 110d surrounded by a dotted line in FIG. 9 indicates a chip portion to be integrated in an analog manner.
[0102]
When the electric power of the electric fan is turned on, an inrush current several times to several tens of times that of the stable state flows through the load 102. The period during which the inrush current flows varies depending on the type and capacity (size) of the load 102, and is approximately 3 [msec] to 20 [msec]. If overcurrent control as described in the first, second, or third embodiment is performed during the period when the inrush current flows, it takes time until the load 102 reaches a steady state, and the write In some cases, the response of the load itself becomes worse, for example, the lighting of is delayed. In the present embodiment, such a problem is solved by adding the inrush current mask circuit 105 to the configuration of FIG.
[0103]
In the first, second, or third embodiment, when an overcurrent due to a complete short circuit is detected, the protection by the overheat cutoff immediately functions and the thermal FET QA is overheated (off control). However, when the motor is overloaded or the winding is incompletely short-circuited, the thermal FET QA is repeatedly turned on / off, and the thermal heat-off action of the thermal FET QA makes the overheat cutoff function. Therefore, it can be considered that the time until the overheat is cut off is relatively long. In this embodiment, the overheat cutoff promotion circuit (overheat cutoff promotion means) 106 accelerates the shutdown of the thermal FET QA even in the case of overload or incomplete short circuit.
[0104]
In FIG. 9, the inrush current mask circuit 105 includes FETs Q11 and Q12, a diode Dll, resistors Rll to R13, and a capacitor C11.
[0105]
Next, the operation of the inrush current mask circuit 105 will be described. When the thermal FET QA transitions to the ON state, the gate-source voltage VGSA is supplied to the gate of the FET Q12 via the diode D11 and the resistor R12, and the gate-source voltage VGSA is also applied to the FET Q11 via the diode D11 and the resistor R11. Supplied to the gate.
[0106]
The gate of the FET Q12 is connected to the source SA of the thermal FET QA via the capacitor C11. Since the capacitor C11 is not charged immediately after the thermal FET QA is turned on, the gate potential of the FET Q12 does not rise sufficiently, and the FET Q12 Cannot transition to ON state. Further, the FET Q11 is in the on state while the FET Q12 is in the off state, and couples the voltage dividing point supplied to the + terminal of the comparator CMPl to the source SA of the thermal FET QA. Therefore, the output of the comparator CMP1 is kept at the “H” level, and the thermal FET QA does not transition to the OFF state even if a large inrush current flows.
[0107]
As time elapses, the capacitor C11 is charged via the resistor R12, and finally the FET Q12 is turned on. Along with this, the FET Q11 transitions to the off state, the mask state ends, and the overcurrent detection control functions.
[0108]
The resistor R13 is a discharge resistor for resetting the capacitor C11 after the thermal FET QA transitions to the off state. It is desirable to set R12〓R13 so as not to affect the mask time. In addition, since the mask time is determined by a time constant of Rl2 × C11, when making one chip, the mask time can be adjusted by arbitrarily changing the capacitance value of the external capacitor C11.
[0109]
Next, the overheat cutoff promoting circuit 106 includes an FET Q21, a diode D21, resistors R21 to R23, and a capacitor C21.
[0110]
Next, the operation of the overheat cutoff promoting circuit 106 will be clarified. Overcurrent control is entered, and whenever the gate potential of the thermal FET QA periodically becomes “H” level, the capacitor C21 is charged via the resistor R21 and the backflow prevention diode D21. Since the gate potential of the FET Q21 is initially equal to or less than the threshold value, the FET Q21 is in an off state.
[0111]
A current flows from the terminal TG (the true gate of the thermal FET QA) to the ground potential (GND) via the resistor R21, and the amount of charge accumulated in the terminal TG decreases. For this reason, even for the same drain current ID, the drain-source voltage VDSA increases, the power consumption of the thermal FET QA increases, and the overheat cutoff is accelerated. Note that the overheat cutoff is earlier as the resistance R21 is smaller. The resistor R23 is a discharge resistor of the capacitor C21, and is preferably set so as to be R22２３R23.
[0112]
[Fifth Embodiment]
Next, a power supply control device and a power supply control method that constitute the electric fan of the fifth embodiment will be described with reference to FIG. The power supply control device constituting the electric fan of the present embodiment is configured by adding an on / off frequency integrating circuit 107 to the circuit configuration (FIG. 1) in the power supply control device constituting the electric fan of the first embodiment. It is. Note that a portion 110e surrounded by a dotted line in FIG. 10 indicates a chip portion to be integrated in an analog manner.
[0113]
In the first, second, or third embodiment, when the motor is overloaded or the winding is incompletely short-circuited, the thermal FET QA is repeatedly turned on / off to periodically generate heat. In this embodiment, the problem that the time until the overheat cutoff is relatively long because the overheat cutoff is made to function by the action is solved as follows. That is, by adding an ON / OFF frequency integration circuit (frequency control means) 107 that controls the thermal FET QA to be turned OFF when the number of ON / OFF control times reaches a predetermined number, the thermal FET QA is cut off quickly.
[0114]
In FIG. 10, the on / off number integrating circuit 107 includes an FET Q31, diodes D31 and D32, resistors R31 to R33, and a capacitor C31.
[0115]
Next, the operation of the on / off number integration circuit 107 will be described. Overcurrent control is entered, and whenever the gate potential of the thermal FET QA periodically becomes “H” level, the capacitor C31 is charged via the resistor R31 and the backflow prevention diode D31. Since the gate potential of the FET Q31 is initially equal to or less than the threshold value, the FET Q31 is in an off state. At this time, since the anode side of the temperature sensor 121 (four diodes) is pulled down, the overheat cutoff FET QS changes to the on state under the same conditions as the high temperature state, and the thermal FET QA is shut off (off control).
[0116]
It should be noted that the interruption time by the number of times integration is preferably about 1 [sec]. Further, in order to stably operate the on / off number integrating circuit 107, it is further necessary to stabilize the cycle of the on / off control of the thermal FET QA. In the present embodiment, the change of the drain-source voltage VDSA of the thermal FET QA with respect to the change of the load current is larger in the pinch-off region than in the ohmic region, so that the thermal FET QA is turned off in the pinch-off region during the on / off control. Therefore, a transition is made (passing the pinch-off region and no transition to the off state in the ohmic region), and therefore the cycle of the on / off control of the thermal FET QA becomes stable.
[0117]
[Modification]
Next, a modified example of the power supply control device and the power supply control method constituting the electric fan of the name embodiment will be described with reference to FIG. In the description of each of the embodiments described above, the reference voltage generating means is fixed (in the above description, fixed to the equivalent of 5 [A] load), and an overcurrent determination value is used to change the second load (resistance Rr). I responded by changing. That is, a chip is created by setting resistors Rl, R2, and R3 according to the maximum load to be used. If the load 102 is small, a variable resistor RV is added in parallel to the resistor R2 outside the chip, and the overcurrent determination value is set. It was lowered.
[0118]
This method has the following problems. First, the control accuracy decreases as the overcurrent determination value increases. Second, it is necessary to change the overcurrent determination value in the pinch-off region and the ohmic region. In this case, the overcurrent determination value in the pinch-off region needs to be set strictly according to the rising slope of the drain current ID, but the drain current ID rising slope changes as the wiring inductance and wiring resistance change. Difficult to set.
[0119]
As a countermeasure, it is effective to set the reference voltage generating means in accordance with the load 102. That is, first, a reference voltage generating unit corresponding to the maximum current value of the load 102 is set. Next, the drain-source voltage VDS (that is, the drain-source voltage VDSB of the FET QB) in the reference voltage generating means exceeds the load driving transistor (that is, the drain-source voltage VDSA of the thermal FET QA) even a little. Judged as current value.
[0120]
In this method, it is not necessary to change the overcurrent determination value between the pinch-off region and the ohmic region. Since the determination may be made based on whether or not the drain-source voltage VDS of the reference voltage generating means has been exceeded, the detection accuracy is determined only by the resolution of the comparator CMPl.
[0121]
Further, the effects of temperature drift, IC lot variation, wiring inductance, and wiring resistance can be eliminated, and fluctuations in the power supply voltage are not affected as long as the comparator CMPl operates normally. Therefore, in the electric fan, it is possible to realize a power supply control device and a power supply control method with few (almost) error elements.
[0122]
The setting change of the reference voltage generating means may be performed by additionally connecting a variable resistor RV in parallel to the resistor Rr, but may be performed by changing the resistor Rr in the chip.
[0123]
As shown in FIG. 11, several types of resistors Rr1 to Rr4 are arranged in parallel inside the chip, and when the chip is packaged or mounted on the bear chip, the resistors Rrl to Rr4 are selectively connected by the switch SW2. By doing so, it is possible to set the set value (reference) of the reference voltage generating means to the target specification. Thereby, even when the power supply control device is integrated, it is possible to cover a plurality of specifications with one type of chip. In addition, the variable setting of the resistance makes it possible to reliably and accurately detect the determination of an overload state according to the rating and performance of the motor and the separation between complete short circuit and incomplete short circuit.
[0124]
In the circuit configuration of the power supply control device that constitutes the electric fan according to the first, second, third, fourth, and fifth embodiments and the modifications described above, switching elements, that is, thermal FETQA, FETQB, transistor Q5. , Q6, overheat cutoff FETQS and FETQll to Q54 are n-channel type, but the circuit configuration of the power supply control device constituting the electric fan according to the present invention is not limited to this, and the P-channel type May be used. However, it is necessary to change the circuit as the gate potential for performing on / off control of each switching element is reversed to the “L” / “H” level.
[0125]
【The invention's effect】
As explained above,When an overcurrent or an incomplete short circuit having a certain short circuit resistance occurs, the control means repeatedly performs on / off control of the first semiconductor switch to greatly change the current, thereby periodically changing the first semiconductor switch. Promotes fever. The control means turns off the first semiconductor switch when the temperature detected by the temperature sensor reaches a predetermined reference temperature. Accordingly, since the first semiconductor switch can be cut off quickly, the present invention can realize a high-speed response to an overcurrent or an abnormal current when an incomplete short circuit occurs. In the present invention,The conventional shunt resistor is not required, the heat loss of the electric fan is suppressed, the response is high, and safe overcurrent protection is possible. In addition, not only overload but also overcurrent due to complete short circuit, or abnormal current in the case of rare short circuit such as incomplete short circuit with some short-circuit resistance, is continuously detected by program processing such as hardware circuit or microcomputer. Can detect, especiallyFirstWhen the on / off control of the semiconductor switch is configured by a hardware circuit, a microcomputer is not necessary, so that the mounting space can be reduced and the cost of the electric fan can be greatly reduced.
[0126]
Further, according to the electric fan of the present invention, the current capacity of the second semiconductor switch isFirstSet to be smaller than the current capacity of the semiconductor switch, and the resistance value ratio between the motor load and the second loadFirstSince it is set to be equivalent to the current capacity ratio of the semiconductor switch and the second semiconductor switch, the circuit configuration of the reference voltage generating means having the second semiconductor switch and the second load can be reduced, and the mounting space is reduced. As well as being able to reduce the cost of the fan.
[0127]
Moreover, according to the electric fan which concerns on this invention, 2nd loadBecause the resistance value of is variably set,Set the reference voltage generator setting value (reference) to the target specification.Can do. Also,Multiple types can be covered with one type of chip, and it is possible to detect overload according to motor load rating and performance, and to detect complete short-circuit and incomplete short-circuit. Protection can be performed with high accuracy.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a power supply control device constituting a fan according to a first embodiment of the present invention.
FIG. 2 is a detailed circuit configuration diagram of a semiconductor switch (thermal FET) used in the embodiment.
FIG. 3 is an explanatory diagram (No. 1) for explaining the principle used by the power supply control device constituting the electric fan of the embodiment, and a fall characteristic of the drain-to-sus voltage at the transition from the off state to the on state It is explanatory drawing of.
FIG. 4 is an explanatory diagram (No. 2) for explaining the principle used by the power supply control device constituting the electric fan of the embodiment, and is a conceptual circuit diagram.
FIG. 5 is an explanatory diagram (No. 3) for explaining the principle used by the power supply control device constituting the electric fan of the embodiment, and explaining the characteristics of the drain current and the gate-source voltage of the thermal FET; It is.
FIG. 6 is a waveform diagram illustrating a current (a) and a voltage (b) of a semiconductor switch in the power supply control device constituting the electric fan according to the embodiment at the time of a short circuit failure and a normal operation.
FIG. 7 is a circuit configuration diagram of a power supply control device constituting a fan according to a second embodiment of the present invention.
FIG. 8 is a circuit configuration diagram of a power supply control device constituting a fan according to a third embodiment of the present invention.
FIG. 9 is a circuit configuration diagram of a power supply control device constituting a fan according to a fourth embodiment of the present invention.
FIG. 10 is a circuit configuration diagram of a power supply control device constituting a fan according to a fifth embodiment of the present invention.
FIG. 11 is a circuit diagram illustrating a configuration of a second load (resistance) in a power supply control device that constitutes a modified electric fan.
FIG. 12 is a diagram showing a configuration common to the electric fans of the first to fifth embodiments according to the present invention.
FIG. 13 is a configuration diagram of a conventional electric fan.
FIG. 14 is a configuration diagram of another conventional electric fan.
FIG. 15 is a circuit configuration diagram of a power supply control device including a semiconductor switch, which is employed in a conventional electric fan.
[Explanation of symbols]
101 power supply
102 load
105 Inrush current mask circuit (prohibiting means)
106 Overheat cutoff promotion circuit (overheat cutoff promotion means)
107 ON / OFF count integration circuit (same number control means)
110a to 110e Chip components
111 Drive circuit (control means)
QA, QF Thermal FET (semiconductor switch)
RG internal resistance
QB FET (second semiconductor switch)
Rr, Rrl to Rr4 resistance (second load)
Q5, Q6 transistors
Qll to Q54 FET
CMPl comparator (detection means)
R1-R55 expansion
RV variable resistance
ZD1, ZD2 Zener diode
D1-D51 diode
Cll to C31 capacitor
121 Temperature sensor
122 Latch circuit
QS FET for thermal shutdown
SW1, SW2 switch
VB power supply voltage
VP Charge pump output voltage
201 wings
203 motor
204 AC power supply
300 Power supply control device

Claims

電源からモータ負荷へ供給される駆動電力が、制御信号に応じてスイッチング動作する第１半導体スイッチにより制御される扇風機であって、
前記第１半導体スイッチの温度を検出する温度センサと、
前記第１半導体スイッチに過電流または異常電流が流れた際に前記第１半導体スイッチの端子間にかけられる異常電圧のうち、低い方の異常電圧よりも低い基準電圧を生成する基準電圧生成手段と、
前記第１半導体スイッチの端子間電圧が前記基準電圧を超えた場合に、前記第１半導体スイッチのオン／オフの切り替えを所定回数繰り返して行い、且つ、前記温度センサにより検出された温度が所定の基準温度に達した際に前記第１半導体スイッチをオフ制御する制御手段と、
を有することを特徴とする扇風機。The electric power supplied from the power source to the motor load is a fan controlled by a first semiconductor switch that performs a switching operation according to a control signal,
A temperature sensor for detecting a temperature of the first semiconductor switch;
A reference voltage generating means for generating a reference voltage lower than a lower abnormal voltage among abnormal voltages applied between terminals of the first semiconductor switch when an overcurrent or an abnormal current flows through the first semiconductor switch ;
When the voltage between the terminals of the first semiconductor switch exceeds the reference voltage, the on / off switching of the first semiconductor switch is repeated a predetermined number of times, and the temperature detected by the temperature sensor is a predetermined value. Control means for turning off the first semiconductor switch when a reference temperature is reached ;
The electric fan characterized by having.

前記基準電圧生成手段は、前記第１半導体スイッチおよび前記モータ負荷に並列接続され、前記制御信号に応じてスイッチング制御される第２半導体スイッチと第２負荷とを直列接続した回路を備え、
前記第２半導体スイッチの端子間電圧を前記基準電圧として生成することを特徴とする請求項１記載の扇風機。The reference voltage generating means includes a circuit that is connected in parallel to the first semiconductor switch and the motor load, and in which a second semiconductor switch that is switching-controlled according to the control signal and a second load are connected in series,
The electric fan according to claim 1, wherein the inter-terminal voltage of the second semiconductor switch is generated as the reference voltage.

前記第２半導体スイッチの電流容量は前記第１半導体スイッチの電流容量よりも小さく、前記モータ負荷および前記第２負荷の抵抗値比は前記第１半導体スイッチおよび第２半導体スイッチの電流容量比と等価であることを特徴とする請求項２記載の扇風機。The current capacity of the second semiconductor switch is smaller than the current capacity of the first semiconductor switch, the resistance value ratio of the motor load and the second load current capacity ratio equivalent to the first semiconductor switch and the second semiconductor switch The electric fan according to claim 2, wherein

前記第２負荷は、複数個の抵抗を備え、
前記第２負荷の抵抗値は、前記複数個の抵抗の選択接続により可変設定されることを特徴とする請求項２または請求項３記載の扇風機。The second load includes a plurality of resistors,
The electric fan according to claim 2 or 3, wherein a resistance value of the second load is variably set by selective connection of the plurality of resistors.